JP2001092542A - Stabilized power supply - Google Patents
Stabilized power supplyInfo
- Publication number
- JP2001092542A JP2001092542A JP26588699A JP26588699A JP2001092542A JP 2001092542 A JP2001092542 A JP 2001092542A JP 26588699 A JP26588699 A JP 26588699A JP 26588699 A JP26588699 A JP 26588699A JP 2001092542 A JP2001092542 A JP 2001092542A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- output voltage
- resistance
- stabilized power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、レーザートリミン
グによって、出力電圧を広範囲に調節できる安定化電源
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stabilized power supply whose output voltage can be adjusted over a wide range by laser trimming.
【０００２】[0002]
【従来の技術】従来より、超低電流のレギュレータ（直
流安定化電源）においては、特にＣＭＯＳ（Complement
ary Metal Oxide Semiconductor)構成を有するレギュレ
ータＩＣ（集積回路）においては、基準電圧回路部のプ
ロセス（製造上の）ばらつきに起因する出力電圧の変動
を、出力分圧抵抗部をトリミングすることで、上記出力
電圧を所望の電圧値に調整して補正することが知られて
いる。2. Description of the Related Art Conventionally, in an ultra-low current regulator (DC stabilized power supply), particularly, a CMOS (Complement
In a regulator IC (integrated circuit) having an ary Metal Oxide Semiconductor) configuration, output voltage fluctuations caused by process (manufacturing) variations of the reference voltage circuit portion are trimmed by the output voltage dividing resistor portion to perform the above-described operations. It is known that an output voltage is adjusted to a desired voltage value and corrected.
【０００３】このようなレギュレータＩＣでは、出力分
圧抵抗部に流れる電流（Ｉ1 ＝Ｖo／（Ｒ3 ＋Ｒ4 ）を
極力抑制するために、第１抵抗部（Ｒ3 ）と、第２抵抗
部（Ｒ4 ）とに、それぞれ数百ｋΩ〜数ＭΩとかなり大
きい抵抗値を有する抵抗をそれぞれ用いているため、上
記第１抵抗部（Ｒ3 ）、第２抵抗部（Ｒ4 ）は、レギュ
レータＩＣの、本体基板面積すなわちチップ面積を左右
する大きさとなっている。In such a regulator IC, in order to minimize the current (I 1 = V o / (R 3 + R 4 )) flowing through the output voltage dividing resistor, a first resistor (R 3 ) and a second resistor (R 3 ) are used. in the resistor portion (R 4), since it uses a resistor having a fairly large resistance value several hundred kΩ~ number MΩ respectively respectively, the first resistor section (R 3), the second resistance portion (R 4) is , The size of the regulator IC which determines the area of the main body substrate, that is, the chip area.
【０００４】このような出力分圧抵抗部の第１抵抗部
（Ｒ3 ）は、帯状の複数の各抵抗Ｒ31〜Ｒ3n（ｎは、２
以上の正の整数）が互いに直列となるように電気的に接
続されている。さらに、第１抵抗部（Ｒ3 ）では、レー
ザーの照射による加熱によって容易に断線するヒューズ
が、各抵抗Ｒ31〜Ｒ3nに対し、それぞれ並列となるよう
に設けられている。上記ヒューズとしては、多結晶シリ
コン（以下、Poly-Si と称す）、アルミニウム（以下、
Alと称す）、またはAl-Si が用いられている。The first resistance portion (R 3 ) of such an output voltage dividing resistance portion includes a plurality of strip-shaped resistors R 31 to R 3n (n is 2).
(The above positive integers) are electrically connected to each other in series. Further, the first resistance portion (R 3), fuse disconnection easily by heating by laser irradiation is, for each resistor R 31 to R 3n, are provided so as to respectively parallel. The fuses include polycrystalline silicon (hereinafter, referred to as Poly-Si), aluminum (hereinafter, referred to as Poly-Si).
Al) or Al-Si.
【０００５】通常、出力電圧（Ｖo ）の設定は、まず、
ウェハ段階（複数のチップが基板上に形成された状態）
でのテストにて、第１抵抗部（Ｒ3 ）と、第２抵抗部
（Ｒ4）との接続点におけるＶadj （Ｖref ）の電圧値
を測定し、続いて、その電圧値に基づき、所望する出力
電圧値（Ｖo ）となるように、以下の式（１）にてＲ3
値を計算し〔Ｒ3 ＝Ｒ4 ×（Ｖo −Ｖref ）／Ｖref …
（１）〕、その後、その計算したＲ3 値となるようにレ
ーザー加工機によるレーザートリミングによって、Poly
-Si 等からなる各ヒューズをそれぞれ加熱してカットつ
まり断線することにより行われる。[0005] Usually, the setting of the output voltage (V o )
Wafer stage (multiple chips are formed on a substrate)
, The voltage value of V adj (V ref ) at the connection point between the first resistance part (R 3 ) and the second resistance part (R 4 ) is measured, and then, based on the voltage value, , so as to obtain a desired output voltage value (V o), R 3 in the following formula (1)
Calculate the value [R 3 = R 4 × (V o −V ref ) / V ref .
(1)] Then, Poly trimming is performed by laser trimming with a laser processing machine so that the calculated R 3 value is obtained.
This is performed by heating and cutting or breaking each fuse made of -Si or the like.
【０００６】なお、レーザートリミング前では、第１抵
抗部（Ｒ3 ）である各抵抗Ｒ31〜Ｒ 3nに対し、それぞれ
並列に接続されている各ヒューズはそれぞれショート状
態（導通状態）にあるため、Ｖo パッドで、Ｖadj （Ｖ
ref ）の電圧値を測定することが可能である。Before the laser trimming, the first resistor
Anti (RThree) Each resistor R31~ R 3nAgainst
Each fuse connected in parallel is short-circuited
State (conduction state).oOn the pad, Vadj(V
ref) Can be measured.
【０００７】このように出力電圧値（Ｖo ）が設定され
た、ウェハ段階での各レギュレータＩＣは、各チップに
それぞれ分断され、続いて、それぞれモールドアッセン
ブリされた後のファイナルテストを行い、仕様の出力電
圧値（Ｖo ）の規格幅から外れるものを不良としてい
る。[0007] Each regulator IC at the wafer stage, in which the output voltage value (V o ) is set as described above, is divided into chips and then subjected to a final test after being molded and assembled. The output voltage value (V o ) that is out of the specified range is regarded as defective.
【０００８】ここで、レーザートリミング後に、レギュ
レータＩＣを、再度、ウェハ段階でのテストに導入しな
いのは、コスト面を考慮したからである。すなわち、レ
ーザートリミング後に、出力電圧値（Ｖo ）をウェハ段
階（ウェハ状態）で測定することは、可能であるが、時
間がかかりすぎるためコスト面を考慮すると、実質的に
不可能である。このことから、レーザートリミングによ
る出力電圧値（Ｖo ）の調節は、レーザートリミング前
のウェハ段階でのテストのときに、Ｖadj （Ｖ ref ）を
測定して行われる。Here, after laser trimming,
Do not introduce the IC to the wafer stage test again.
The reason is that cost was taken into consideration. That is,
After the user trimming, the output voltage (Vo) The wafer stage
It is possible to measure on the floor (wafer state),
Considering the cost side because it takes too much time, practically
Impossible. From this, laser trimming
Output voltage value (Vo) Adjustment before laser trimming
During testing at the wafer stage, Vadj(V ref)
It is done by measuring.
【０００９】言い換えると、レーザートリミング後で
は、ウェハ状態で、最終の出力電圧値（Ｖo ）を設定で
きないため、第１抵抗部（Ｒ3 ）、第２抵抗部（Ｒ4 ）
については、設定どおり製造されているものとして計算
し、レーザー加工機によるレーザートリミングにより電
圧調節を行っている。In other words, after the laser trimming, since the final output voltage value (V o ) cannot be set in the wafer state, the first resistance section (R 3 ) and the second resistance section (R 4 )
Is calculated as if it is manufactured as set, and the voltage is adjusted by laser trimming with a laser processing machine.
【００１０】図４に示すように、このような第１抵抗部
２２ａ、第２抵抗部２２ｂの配置は、従来では、配線パ
ターンの設定の容易さにより、熱源ともなるパワートラ
ンジスタを含む安定化電源回路２１に対し、隣接すると
共に、それぞれ一つの領域に集めて配置されていた。つ
まり、第１抵抗部２２ａの各抵抗Ｒ31〜Ｒ3nは、互いに
隣り合って平行となるように配置されている。一方、第
２抵抗部２２ｂも、各抵抗Ｒ41〜Ｒ4k（ｋは、２以上の
正の整数）からなり、上記各抵抗Ｒ41〜Ｒ4kが互いに直
列に電気的に接続され、かつ、互いに隣り合って平行と
なるように配置されている。[0010] As shown in FIG. 4, the arrangement of the first resistance portion 22a and the second resistance portion 22b is conventionally based on a stabilized power supply including a power transistor also serving as a heat source due to the ease of setting a wiring pattern. It is adjacent to the circuit 21 and arranged in one area. That is, the resistances R 31 to R 3n of the first resistance part 22 a are arranged so as to be adjacent to and parallel to each other. On the other hand, the second resistance portion 22b also, the resistors R 41 ~R 4k (k is a positive integer greater than 2) consists, each resistor R 41 to R 4k are electrically connected in series to each other, They are arranged so as to be adjacent and parallel to each other.
【００１１】[0011]
【発明が解決しようとする課題】ところが、上記従来で
は、安定化電源回路２１のプロセスばらつきに起因する
出力電圧値（Ｖo ）の変動は第１抵抗部２２ａの各ヒュ
ーズのトリミングにより調節できるが、第１抵抗部２２
ａ、第２抵抗部２２ｂの各抵抗のばらつきがある場合、
計算値により出力電圧値（Ｖo ）を設定しているため、
出力電圧値（Ｖo）の精度が悪く、歩留りが劣化すると
いう問題を生じている。However, in the prior art described above, the fluctuation of the output voltage value (V o ) due to the process variation of the stabilized power supply circuit 21 can be adjusted by trimming each fuse of the first resistance section 22a. , First resistance section 22
a, when there is variation in each resistance of the second resistance portion 22b,
Since the output voltage value (V o ) is set by the calculated value,
The accuracy of the output voltage value (V o ) is poor, and the yield is degraded.
【００１２】すなわち、近年の超低消費電流型のレギュ
レータＩＣにおいては、出力電圧値（Ｖo ）の高精度
化、かつ、低コスト化が求められている。特に、出力電
圧値（Ｖo ）を高精度化すれば、リチウムイオン電池な
どの二次電池で動作する携帯機器などでは電池の寿命を
できるかぎり延ばすことが可能となる。That is, in recent years, regulator ICs of an ultra-low current consumption type are required to have high accuracy of output voltage value (V o ) and low cost. In particular, if the output voltage value (V o ) is made highly accurate, it is possible to extend the life of the battery as much as possible in a portable device or the like that operates with a secondary battery such as a lithium ion battery.
【００１３】従来の技術で述べたとおり、超低消費電流
型のレギュレータＩＣは、ＣＭＯＳ構成をとっており、
出力電圧値（Ｖo ）が、所望値から、基準電圧回路部の
プロセスばらつきに起因して変動するが、出力分圧抵抗
部をトリミングにより抵抗値の比を調整することで出力
電圧値（Ｖo ）を希望の電圧値に合わせ、上記変動を解
消している。As described in the prior art, the regulator IC of the ultra-low current consumption type has a CMOS configuration.
Although the output voltage value (V o ) fluctuates from the desired value due to process variations in the reference voltage circuit section, the output voltage value (V o ) is adjusted by adjusting the resistance value ratio by trimming the output voltage dividing resistor section. o ) is adjusted to the desired voltage value to eliminate the above fluctuation.
【００１４】このような出力電圧値（Ｖo ）の調整で
は、トリミング後では、ウェハ状態にて、最終の出力電
圧値（Ｖo ）を調整できないため、出力分圧抵抗部の各
抵抗については設計どおりに製造されているものと仮定
して計算し、トリミングにより出力電圧値（Ｖo ）の調
節を行っている。[0014] In such adjustment of the output voltage value (V o), the after trimming, in a wafer state, since the final output voltage value (V o) can not be adjusted for each resistance of the output resistor divider section Calculation is performed on the assumption that the device is manufactured as designed, and the output voltage value (V o ) is adjusted by trimming.
【００１５】しかしながら、実際は、抵抗にも、抵抗線
幅、コンタクト抵抗値等のプロセス上のばらつきも生じ
る。第１抵抗部２２ａ、第２抵抗部２２ｂは、それらの
抵抗値の比により出力電圧値（Ｖo ）を設定するため、
１チップ内の各抵抗が同様に、全て例えば＋２％という
ように、ばらつけば問題ないが、１チップ内での各抵抗
のばらつき、つまり変動幅が互いに異なるようにばらつ
く場合、トリミング後の出力電圧値（Ｖo ）は計算値と
ずれてくる。However, in practice, the resistance also has variations in process such as the resistance line width and the contact resistance value. Since the first resistor 22a and the second resistor 22b set the output voltage value (V o ) based on the ratio of their resistance values,
There is no problem if all the resistors in one chip are varied, for example, all at + 2%. However, if the variation of each resistor in one chip varies, that is, the variation ranges are different from each other, the output after trimming is obtained. The voltage value (V o ) deviates from the calculated value.
【００１６】このため、上記従来では、トリミングによ
り調節しているにもかかわらず、出力電圧値（Ｖo ）の
精度が±２％と悪く、また、トリミング後の出力電圧値
（Ｖ o ）の測定が、チップのモールド後となるため、モ
ールド後の測定で仕様の範囲内に収まらないものは不良
となり、廃棄されるため、モールド後に不良品を廃棄す
ることで、歩留りが劣化すると共に製品コストアップの
要因となっているという問題を生じている。[0016] For this reason, in the above-mentioned conventional technique, trimming is performed.
Output voltage (Vo)of
Poor accuracy of ± 2%, and output voltage value after trimming
(V o) Is measured after the chip is molded.
If the measured value does not fall within the specification range after the measurement, it is defective.
Will be discarded.
This reduces yield and increases product costs.
The problem is that it is a factor.
【００１７】[0017]
【課題を解決するための手段】本発明の安定化電源は、
以上の課題を解決するために、出力電圧値を安定化して
出力するための安定化電源回路が本体基板に設けられ、
上記本体基板に、出力電圧値を分圧により調節するため
の、互いに直列に接続された第１抵抗部と第２抵抗部と
が設けられ、上記第１抵抗部は、互いに直列に接続され
た複数の第１分圧抵抗と、上記各第１分圧抵抗に対し、
それぞれ並列に接続され、かつ、電気導電体で加熱によ
り断線するヒューズとを備え、上記各第１分圧抵抗の間
の少なくとも一つに、上記第２抵抗部が配置されている
ことを特徴としている。The stabilized power supply according to the present invention comprises:
In order to solve the above problems, a stabilized power supply circuit for stabilizing and outputting an output voltage value is provided on a main body substrate,
A first resistor and a second resistor connected in series with each other for adjusting an output voltage value by voltage division are provided on the main body substrate, and the first resistor is connected in series with each other. For a plurality of first voltage dividing resistors and each of the first voltage dividing resistors,
A fuse that is connected in parallel with each other, and that is disconnected by heating with an electric conductor, wherein the second resistance portion is disposed at least between the first voltage-dividing resistors. I have.
【００１８】一般に、第１抵抗部の各第１分圧抵抗と第
２抵抗部とを、例えばリソグラフィーによって同時に本
体基板上に対し、例えば帯状にそれぞれ作成した場合、
作成時の各抵抗線幅、コンタクト抵抗値などのプロセス
時（作成時）のばらつきにより、各抵抗値が、それぞれ
変動することがある。Generally, when the first voltage dividing resistor and the second resistor of the first resistor are simultaneously formed on the main body substrate by, for example, lithography, respectively, for example, in a strip shape,
Each resistance value may fluctuate due to variations in the process (at the time of production) such as each resistance line width and contact resistance value at the time of production.
【００１９】ところで、従来では、第１抵抗部と、第２
抵抗部とを、それぞれ、一つの領域内に集め、互いに隣
り合う位置に形成していたため、第１抵抗部と第２抵抗
部との抵抗値の比における、予期しない変動幅が、上記
ばらつきをそのまま反映したものとなり、上記変動幅が
大きくなって、出力電圧値の精度が悪化するという問題
を生じていた。By the way, conventionally, the first resistance portion and the second resistance portion
Since the resistance portions are respectively collected in one region and formed at positions adjacent to each other, an unexpected fluctuation range in the ratio of the resistance values of the first resistance portion and the second resistance portion is caused by the above-mentioned variation. The variation is reflected as it is, causing the problem that the fluctuation width increases and the accuracy of the output voltage value deteriorates.
【００２０】しかしながら、本発明の構成によれば、上
記各第１分圧抵抗の間の少なくとも一つに、上記第２抵
抗部を配置したことにより、上記ばらつきに起因する、
第１抵抗部と第２抵抗部との抵抗値の比における変動幅
を、従来より抑制することができる。However, according to the configuration of the present invention, the second resistor section is disposed in at least one of the first voltage-dividing resistors.
The fluctuation width in the ratio of the resistance value between the first resistance portion and the second resistance portion can be suppressed as compared with the related art.
【００２１】この結果、上記構成では、プロセス時（作
成時）のばらつきにより、各抵抗値がばらついた場合で
も、従来より、そのばらつきの影響を軽減できて、出力
電圧値の精度を向上できるから、歩留りが向上し、コス
トダウンを図れる。As a result, in the above configuration, even when each resistance value varies due to a variation at the time of processing (at the time of fabrication), the influence of the variation can be reduced and the accuracy of the output voltage value can be improved. The yield can be improved and the cost can be reduced.
【００２２】本発明では、第２抵抗部は、互いに直列に
接続された複数の第２抵抗を有し、上記の隣り合う各第
１分圧抵抗の各間に、上記第２抵抗がそれぞれ配置され
ていることが好ましい。In the present invention, the second resistor section has a plurality of second resistors connected in series with each other, and the second resistors are respectively arranged between the adjacent first voltage dividing resistors. It is preferred that
【００２３】上記構成によれば、隣り合う各第１分圧抵
抗の各間に、上記第２抵抗がそれぞれ配置されているの
で、前記ばらつきに起因する、第１抵抗部と第２抵抗部
との抵抗値の比における変動幅を、さらに抑制すること
ができる。According to the above configuration, since the second resistors are respectively arranged between the adjacent first voltage-dividing resistors, the first resistor portion and the second resistor portion are caused by the variation. Can be further suppressed in the resistance value ratio.
【００２４】本発明では、本体基板上における、各第１
分圧抵抗の占める面積に応じて、各第２抵抗の占める面
積が設定されていることが望ましい。According to the present invention, each of the first
It is desirable that the area occupied by each second resistor is set according to the area occupied by the voltage dividing resistors.
【００２５】上記構成によれば、各第１分圧抵抗の占め
る面積に応じて、各第２抵抗の占める面積を設定、例え
ば各第１分圧抵抗の占める面積と、各第２抵抗の占める
面積とを略同一となるように設定することにより、前記
ばらつきに起因する、第１抵抗部と第２抵抗部との抵抗
値の比における変動幅を抑制することができる。According to the above configuration, the area occupied by each second resistor is set according to the area occupied by each first voltage dividing resistor, for example, the area occupied by each first voltage dividing resistor and the area occupied by each second resistor. By setting the areas to be substantially the same, it is possible to suppress the fluctuation width in the ratio of the resistance values of the first resistance portion and the second resistance portion due to the variation.
【００２６】本発明では、本体基板上における、各第１
分圧抵抗の間に対する、各第２抵抗の分布が均一となる
ように設定されていることが好ましい。According to the present invention, each of the first
It is preferable that the distribution of the respective second resistors with respect to the portion between the voltage dividing resistors is set to be uniform.
【００２７】上記構成によれば、各第１分圧抵抗の間に
対する、各第２抵抗の分布を均一となるように設定する
ことにより、前記ばらつきに起因する、第１抵抗部と第
２抵抗部との抵抗値の比における変動幅を抑制すること
ができる。According to the above arrangement, the distribution of each second resistor between the first voltage dividing resistors is set to be uniform, so that the first resistor portion and the second resistor caused by the variation are set. The variation width in the ratio of the resistance value to the part can be suppressed.
【００２８】本発明においては、安定化電源回路は、出
力電圧値を安定に出力するためのパワートランジスタを
有していてもよい。また、本発明では、第１抵抗部と第
２抵抗部とは、パワートランジスタに近接して配置され
ていてもよい。In the present invention, the stabilized power supply circuit may have a power transistor for stably outputting the output voltage value. Further, in the present invention, the first resistance section and the second resistance section may be arranged close to the power transistor.
【００２９】上記構成によれば、パワートランジスタに
よる熱が第１抵抗部と第２抵抗部とに達して上記第１抵
抗部と第２抵抗部の各抵抗値の少なくとも一部が上昇し
ても、各第１分圧抵抗の間の少なくとも一つに、上記第
２抵抗部を配置したことにより、上記熱により抵抗値が
上昇しても、第１抵抗部と第２抵抗部との抵抗値の比に
おける変動幅を抑制することができる。According to the above configuration, even if the heat generated by the power transistor reaches the first resistance section and the second resistance section and at least a part of each resistance value of the first resistance section and the second resistance section rises. By arranging the second resistor in at least one of the first voltage-dividing resistors, even if the resistance increases due to the heat, the resistance of the first resistor and the second resistor is increased. Can be suppressed.
【００３０】[0030]
【発明の実施の形態】本発明の実施の形態について図１
ないし図３に基づいて説明すれば、以下の通りである。
本発明の安定化電源としての超低消費電流型のシリーズ
レギュレータＩＣ（集積回路）は、図２（ａ）に示すよ
うに、シリコン等の半導体からなる本体基板１上に、基
準電圧回路３（図中ではＶref ）と、エラーアンプ４
と、パワートランジスタ５と、定電流源６と、分圧抵抗
部２とを有している。FIG. 1 shows an embodiment of the present invention.
The following is a description based on FIG.
As shown in FIG. 2 (a), an ultra-low current consumption type series regulator IC (integrated circuit) as a stabilized power supply according to the present invention includes a reference voltage circuit 3 ( V ref in the figure) and the error amplifier 4
, A power transistor 5, a constant current source 6, and a voltage dividing resistor 2.
【００３１】基準電圧回路３は、ツェナーダイオードや
抵抗等を用いて安定した基準電圧をエラーアンプ４の−
側の入力端子に供給するものである。エラーアンプ４
は、上記基準電圧に基づいて、出力電圧値の誤差を検出
し、パワートランジスタ５のベース電流を制御すること
により、上記出力電圧値を制御するためのオペアンプで
ある。また、上記エラーアンプ４は、Ｖc パッドからの
駆動電圧により駆動されている。定電流源６は、Ｖi パ
ッドから入力される直流を定電流にて基準電圧回路３に
供給することで、上記基準電圧を容易に設定するための
ものである。The reference voltage circuit 3 supplies a stable reference voltage using a Zener diode, a resistor, etc.
Is supplied to the input terminal on the side. Error amplifier 4
Is an operational amplifier for controlling the output voltage value by detecting an error in the output voltage value based on the reference voltage and controlling the base current of the power transistor 5. Further, the error amplifier 4 is driven by a drive voltage from V c pad. Constant current source 6, to supply the reference voltage circuit 3 a DC input from V i pad at a constant current, is for setting the reference voltage easily.
【００３２】パワートランジスタ５は、Ｖi パッドから
入力される直流の１次電圧を、エラーアンプ４からの制
御電流により、Ｖo パッドから出力される安定した出力
電圧値に変換して出力するためのものであり、例えばＰ
chのものが用いられている。このような本体基板１、基
準電圧回路３、エラーアンプ４、パワートランジスタ５
によって、安定化電源回路が形成されている。The power transistor 5, V i the DC primary voltage input from the pad, the control current from the error amplifier 4, stable and converted into an output voltage value to output the output from V o pad , For example, P
ch's are used. Such a body substrate 1, reference voltage circuit 3, error amplifier 4, power transistor 5
Thereby, a stabilized power supply circuit is formed.
【００３３】分圧抵抗部２は、出力電圧値（Ｖo ）を分
圧によって調節するためのものであって、リンドープト
Poly-Si 、ボロンドープトPoly-Si などの抵抗膜からな
り、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposi
tion）などのＣＶＤ法を用いてPoly-Si をデポジション
（成膜）し、その膜に対し、リンまたはボロンなどの不
純物を拡散（ドーピング）させて作成される。The voltage dividing resistor section 2 adjusts the output voltage value (V o ) by dividing the voltage, and is formed of a phosphorus-doped resistor.
It consists of a resistive film such as Poly-Si and boron-doped Poly-Si, and is made of LPCVD (Low Pressure Chemical Vapor Deposi
) is formed by depositing (depositing) Poly-Si by using a CVD method such as a method, and then diffusing (doping) impurities such as phosphorus or boron into the film.
【００３４】このような分圧抵抗部２は、第１抵抗部
（Ｒ1 ）２ａと、第２抵抗部（Ｒ2 ）２ｂとを互いに直
列に接続して有し、それらの間の接続点（Ｖadj ）の電
圧が、前記エラーアンプ４に供給されて出力電圧値の誤
差を検出するようになっており、よって、第１抵抗部
（Ｒ1 ）２ａの他端はＶo パッドに接続されている。ま
た、第２抵抗部（Ｒ2 ）２ｂの他端は、ＧＮＤパッドに
接続されている。Such a voltage dividing resistor section 2 has a first resistor section (R 1 ) 2 a and a second resistor section (R 2 ) 2 b connected in series with each other, and a connection point therebetween. The voltage of (V adj ) is supplied to the error amplifier 4 to detect an error in the output voltage value. Therefore, the other end of the first resistor (R 1 ) 2a is connected to the V o pad. Have been. The other end of the second resistance section (R 2 ) 2b is connected to a GND pad.
【００３５】このような第１抵抗部（Ｒ1 ）２ａは、図
２（ｂ）に示すように、帯状の複数の各第１分圧抵抗Ｒ
11〜Ｒ1n（ｎは、２以上の正の整数）を、互いに直列と
なるように電気的に接続されて有している。As shown in FIG. 2 (b), the first resistance portion (R 1 ) 2a has a plurality of strip-shaped first voltage-dividing resistors R1.
11 to R 1n (n is a positive integer of 2 or more) electrically connected to each other in series.
【００３６】さらに、第１抵抗部（Ｒ1 ）２ａには、各
第１分圧抵抗Ｒ11〜Ｒ1nに対し、それぞれ並列に電気的
に接続された、帯状の各ヒューズＨ11〜Ｈ1nが設けられ
ている。各ヒューズＨ11〜Ｈ1nは、それぞれ露出してお
り、よって、各第１分圧抵抗Ｒ11〜Ｒ1nに対し上層とな
るように積層されて形成されている。Further, the first resistance portion (R 1 ) 2 a has band-shaped fuses H 11 to H 1n electrically connected in parallel to the first voltage- dividing resistors R 11 to R 1n , respectively. Is provided. Each fuse H 11 to H 1n are exposed respectively, thus formed are laminated so that the upper layer with respect to each of the first voltage divider resistor R 11 to R 1n.
【００３７】上記ヒューズとしては、レーザーの照射に
よる加熱によって容易に断線するものが用いられ、例え
ばPoly-Si 、Al、またはAl-Si が用いられている。この
ような各ヒューズＨ11〜Ｈ1nを設けたことにより、レー
ザートリミングによって、出力電圧値を広範囲にわた
り、例えばＶo ＝１．０Ｖ〜７．０Ｖまで、０．１Ｖき
ざみの設定が可能となる。As the fuse, a fuse that is easily broken by heating by laser irradiation is used, for example, Poly-Si, Al, or Al-Si. By providing each such fuse H 11 to H 1n, by laser trimming, the output voltage value over a wide range, for example up to V o = 1.0V~7.0V, it is possible to set in increments of 0.1V .
【００３８】第２抵抗部（Ｒ2 ）２ｂも、帯状の複数の
各第２抵抗Ｒ21〜Ｒ2k（ｋは、２以上の正の整数）を、
互いに直列に電気的に接続して有している。このような
各第１分圧抵抗Ｒ11〜Ｒ1n、各ヒューズＨ11〜Ｈ1nおよ
び各第２抵抗Ｒ21〜Ｒ2kはリソグラフィー技術により容
易に形成することができる。The second resistance portion (R 2 ) 2b also includes a plurality of strip-shaped second resistors R 21 to R 2k (k is a positive integer of 2 or more).
They are electrically connected to each other in series. Each such first divider resistor R 11 to R 1n, each fuse H 11 to H 1n and the second resistor R 21 to R 2k can be easily formed by lithography.
【００３９】また、各第１分圧抵抗Ｒ11〜Ｒ1n、各ヒュ
ーズＨ11〜Ｈ1n、および各第２抵抗Ｒ21〜Ｒ2kは、図１
に示すように、互いに隣り合って互いに平行に、かつ、
上記三者の長手方向の両端部が互いに揃うように、それ
ぞれ形成されている。これにより、各第１分圧抵抗Ｒ11
〜Ｒ1nおよび各第２抵抗Ｒ21〜Ｒ2kを最密にて配置して
形成できて、それらの、本体基板１上での占有面積を極
小化できる。Each of the first voltage dividing resistors R 11 to R 1n , each of the fuses H 11 to H 1n , and each of the second resistors R 21 to R 2k are shown in FIG.
As shown in the figure, next to each other and parallel to each other, and
The three members are formed so that both end portions in the longitudinal direction are aligned with each other. As a result, each first voltage dividing resistor R 11
To R 1n and the respective second resistors R 21 to R 2k can be formed in the closest arrangement, and the area occupied on the main substrate 1 can be minimized.
【００４０】そして、上記各第１分圧抵抗Ｒ11〜Ｒ1nの
間の少なくとも一つに、上記第２抵抗部（Ｒ2 ）２ｂが
配置されている。具体的には、複数の各第２抵抗Ｒ21〜
Ｒ2kを、上記の隣り合う各第１分圧抵抗Ｒ11〜Ｒ1nの各
間に、それぞれ配置するように、各第１分圧抵抗Ｒ11〜
Ｒ1nおよび各第２抵抗Ｒ21〜Ｒ2kを互いに配線して接続
している。The second resistor (R 2 ) 2b is arranged at least in one of the first voltage dividing resistors R 11 to R 1n . Specifically, the plurality of second resistors R 21 to R 21 .
The R 2k, during each of the first voltage divider resistor R 11 to R 1n adjacent above, as arranged, the first voltage divider resistor R 11 ~
R 1n and each of the second resistors R 21 to R 2k are connected to each other by wiring.
【００４１】言い換えると、本発明では、本体基板１上
における、各第１分圧抵抗Ｒ11〜Ｒ 1nの占める面積に応
じて、各第２抵抗Ｒ21〜Ｒ2kの占める面積が、より好ま
しくは同程度の面積となるように設定されている。ま
た、本発明では、本体基板１上における、各第１分圧抵
抗Ｒ11〜Ｒ1nの間に対する、各第２抵抗Ｒ21〜Ｒ2kの分
布が均一となるように設定されている。In other words, in the present invention, on the main body substrate 1
The first voltage dividing resistors R11~ R 1nDepending on the area occupied by
Therefore, each second resistor Rtwenty one~ R2kArea occupied by
Or the same area. Ma
Further, in the present invention, each first partial pressure resistor on the main body substrate 1 is provided.
Anti-R11~ R1nBetween each second resistor Rtwenty one~ R2kMinute
The cloth is set to be uniform.
【００４２】このようなレギュレータＩＣでは、レーザ
ートリミング前のウェハ段階でのテストで、接続点（Ｖ
adj ）の電圧をＶo パッドを介して測定して、式（２）
〔Ｒ 1 ＝Ｒ2 ×（Ｖo −Ｖref ）／Ｖref …（２）〕に
基づいて、必要な第１抵抗部（Ｒ1 ）２ａの抵抗値を計
算し、その計算値に基づいてレーザー加工機による、各
ヒューズＨ11〜Ｈ1nに対するレーザートリミングによっ
て、出力電圧値を調節して、所望する出力電圧値が得ら
れる。In such a regulator IC, a laser
-At the wafer stage test before trimming, the connection point (V
adj) Voltage to VoMeasured through the pad, the equation (2)
[R 1= RTwo× (Vo-Vref) / Vref... (2)]
Based on the required first resistance part (R1) Measure the resistance value of 2a
Calculated by the laser processing machine based on the calculated value.
Fuse H11~ H1nLaser trimming
Adjust the output voltage value to obtain the desired output voltage value.
It is.
【００４３】その上、上述したように各第１分圧抵抗Ｒ
11〜Ｒ1nからなる第１抵抗部（Ｒ1）２ａおよび第２抵
抗部（Ｒ2 ）２ｂを、できるかぎり交互となるように、
つまり、それらの相互間にそれぞれ配置することによ
り、チップ上での抵抗線幅、コンタクト抵抗値等のばら
つき（製造時の）による抵抗ばらつきに起因する分圧比
の変動幅を抑制でき、たとえ、レーザートリミング前の
ウェハ段階でのテストで、レーザートリミングによっ
て、出力電圧値を調節しても、従来より精度のよい出力
電圧値が得られる。In addition, as described above, each first voltage dividing resistor R
The first resistance part (R 1 ) 2 a and the second resistance part (R 2 ) 2 b composed of 11 to R 1n are alternately arranged as much as possible.
In other words, by arranging them between each other, it is possible to suppress the fluctuation range of the voltage division ratio due to the resistance variation due to the variation (during manufacturing) of the resistance line width and the contact resistance value on the chip. In the test at the wafer stage before trimming, even if the output voltage value is adjusted by laser trimming, an output voltage value with higher accuracy than before can be obtained.
【００４４】例えば、Ｖadj ＝１Ｖ、Ｒ2 ＝１ＭΩとし
て、出力電圧値としてのＶo ＝３Ｖを設定する場合、Ｒ
1 ＝２ＭΩとする必要がある。ここで、各第１分圧抵抗
Ｒ11〜Ｒ1nおよび各第２抵抗Ｒ21〜Ｒ2kについて、１本
当たり５０ｋΩの抵抗を用いたとすると、Ｒ2 として、
５０ｋΩ×２０本、Ｒ1 として、５０ｋΩ×４０本必要
となる。For example, when V adj = 1 V and R 2 = 1 MΩ and V o = 3 V is set as the output voltage value, R
1 = 2 MΩ. Here, each of the first voltage divider resistor R 11 to R 1n and the second resistor R 21 to R 2k, When using a resistance of 50kΩ per one, as R 2,
50kohm × 20 present, as R 1, a forty 50kohm × needed.
【００４５】図３に示したように、それぞれ隣の抵抗値
が０．０２％ずれた場合、従来の配置では、Ｖo ＝３．
０１２Ｖとなるのに対して、本発明の配置では、Ｖo ＝
３．０００６Ｖとなり、さらに、それぞれ隣の抵抗値が
０．０５％ずれた場合、従来の配置では、Ｖo ＝３．０
３０２Ｖとなるのに対して、本発明の配置では、Ｖo＝
３．００１５Ｖとの結果となり、かなり改善されたこと
が分かる。As shown in FIG. 3, when the adjacent resistance values are shifted by 0.02%, in the conventional arrangement, V o = 3.
012 V, whereas in the arrangement of the present invention, V o =
3.0006V next, further, when the resistance value of the next deviates 0.05%, respectively, in the conventional arrangement, V o = 3.0
302 V, whereas in the arrangement of the present invention, V o =
The result was 3.0015 V, and it was found that the result was considerably improved.
【００４６】また、出力電圧値Ｖo ＝３．２Ｖで使用す
る機器の場合、従来では、Ｖo ＝３．２Ｖ±０．０６４
Ｖ（Ｖo ±２％）となるところを、本発明では、Ｖo ＝
３．２Ｖ±０．０３２〜０．０４８Ｖ（Ｖo ±１％〜±
１．５％）と設定可能となるので、Ｖi パッドへの供給
源として電池を用いたときに、最大約３２ｍＶ分の電圧
降下分が有用となる。In the case of a device used at an output voltage value V o = 3.2 V, conventionally, V o = 3.2 V ± 0.064.
Where V (V o ± 2%), in the present invention, V o =
3.2V ± 0.032~0.048V (V o ± 1 % ~ ±
Because the settable 1.5%), when using a battery as a source of the V i pad, a voltage drop of up to about 32mV content would be useful.
【００４７】これにより、このようなレギュレータＩＣ
における、出力電圧値（Ｖo ）の高精度化によって、無
用な電圧降下分が抑制されるので、リチウムイオン電池
などの二次電池で動作する携帯機器などでは電池の寿命
をできるかぎり延ばすことが可能となる。Thus, such a regulator IC
The use of high-accuracy output voltage (V o ) reduces unnecessary voltage drop, so that battery life can be extended as much as possible in portable devices that operate on secondary batteries such as lithium-ion batteries. It becomes possible.
【００４８】また、従来と同じ、Ｖo ＝３．２Ｖ±２％
に仕様を設定すれば、精度が向上した分、モールド状態
でテストしても、不良となる割合が減るため、歩留りが
向上し、製品のコストダウンが図れる。V o = 3.2 V ± 2%, same as the conventional case.
If the specifications are set, the accuracy is improved, so that even if the test is performed in a molded state, the rate of failure is reduced, so that the yield is improved and the cost of the product can be reduced.
【００４９】その上、上記のように各第１分圧抵抗Ｒ11
〜Ｒ1nおよび各第２抵抗Ｒ21〜Ｒ2kの配置を交互とする
ことにより、パワートランジスタ５のアンバランスによ
る、出力電圧値への影響を軽減できる。In addition, as described above, each first voltage dividing resistor R 11
ＲR 1n and each of the second resistors R 21 ＲR 2k are alternately arranged, so that the influence on the output voltage value due to the imbalance of the power transistor 5 can be reduced.
【００５０】例えば、プロセス（製造上）のばらつきに
より、パワートランジスタ５のどこかに電流が集中する
場所がある場合、図１や図３に示すように配置に設定す
れば、パワートランジスタ５のばらつき特性の影響を、
従来の図４の配置と比較して軽減可能である。従来で
は、パワートランジスタ５のＡ部に電流が集中すると、
抵抗の温度特性により、Ａ部付近の、第１抵抗部の抵抗
値が上昇し、よって、出力電圧値が上昇する。For example, if there is a place where current concentrates somewhere in the power transistor 5 due to process (manufacturing) variations, if the arrangement is set as shown in FIG. 1 or FIG. The effect of the characteristics
This can be reduced as compared with the conventional arrangement of FIG. Conventionally, when a current is concentrated on the portion A of the power transistor 5,
Due to the temperature characteristics of the resistance, the resistance value of the first resistance portion near the portion A increases, and thus the output voltage value increases.
【００５１】このように本発明では、出力電流依存特性
の向上が図れると共に、パワートランジスタ５に近接し
て、第１抵抗部（Ｒ1 ）２ａと、第２抵抗部（Ｒ2 ）２
ｂとを配置することができて、設計上の自由度を向上で
きる。As described above, according to the present invention, the output current dependency characteristic can be improved, and the first resistor (R 1 ) 2 a and the second resistor (R 2 ) 2 are provided close to the power transistor 5.
b can be arranged, and the degree of freedom in design can be improved.
【００５２】なお、上記では、安定化電源として、トラ
ンジスタ式のシリーズレギュレータを例に挙げたが、本
発明は、トリミングにより出力電圧値を調整するもので
あれば、特に限定されるものではなく、例えばチョッパ
式のレギュレータや、交流安定化電源にも適用可能であ
る。In the above description, a transistor type series regulator has been described as an example of a stabilized power supply. However, the present invention is not particularly limited as long as the output voltage value is adjusted by trimming. For example, the present invention can be applied to a chopper type regulator or an AC stabilized power supply.
【００５３】[0053]
【発明の効果】本発明の安定化電源は、以上のように、
出力電圧値を安定化して出力するための安定化電源回路
が本体基板に設けられ、上記本体基板に、出力電圧値を
分圧により調節するための、第１抵抗部と第２抵抗部と
が互いに直列に接続されて設けられ、上記第１抵抗部
は、互いに直列に接続された複数の第１分圧抵抗と、上
記各第１分圧抵抗に対し、それぞれ並列に接続され、か
つ、電気導電体で加熱により断線するヒューズとを備
え、上記各第１分圧抵抗の間の少なくとも一つに、上記
第２抵抗部が配置されている構成である。As described above, the stabilized power supply of the present invention has the following features.
A stabilized power supply circuit for stabilizing and outputting the output voltage value is provided on the main body substrate, and the main body substrate includes a first resistance portion and a second resistance portion for adjusting the output voltage value by voltage division. The first resistor unit is provided so as to be connected in series with each other, and the first resistor unit is connected in parallel to each of the plurality of first voltage-dividing resistors connected in series with each other, and is connected to each of the first voltage-dividing resistors. A fuse that is disconnected by heating with a conductor; and wherein the second resistance portion is disposed in at least one of the first voltage-dividing resistors.
【００５４】それゆえ、上記構成は、各第１分圧抵抗の
間の少なくとも一つに、上記第２抵抗部を配置したこと
により、上記ばらつきに起因する、第１抵抗部と第２抵
抗部との抵抗値の比における変動幅を、従来より抑制す
ることができる。Therefore, in the above-described configuration, the second resistor section is disposed at least between the first voltage-dividing resistors. Of the resistance value ratio can be suppressed more than before.
【００５５】この結果、上記構成では、プロセス時（作
成時）のばらつきにより、各抵抗値がばらついた場合で
も、従来より、そのばらつきの影響を軽減できて、出力
電圧値の精度を向上できるから、歩留りが向上し、コス
トダウンを図れるという効果を奏する。As a result, in the above configuration, even if each resistance value varies due to variation during processing (at the time of fabrication), the influence of the variation can be reduced and the accuracy of the output voltage value can be improved. This has the effect of improving yield and reducing costs.
【図１】本発明の安定化電源の概略説明図である。FIG. 1 is a schematic explanatory diagram of a stabilized power supply according to the present invention.
【図２】上記安定化電源の説明図であり、（ａ）は上記
安定化電源のブロック図であり、（ｂ）は上記安定化電
源における分圧抵抗部の回路図である。FIGS. 2A and 2B are explanatory diagrams of the stabilized power supply, FIG. 2A is a block diagram of the stabilized power supply, and FIG. 2B is a circuit diagram of a voltage dividing resistor in the stabilized power supply.
【図３】上記安定化電源の一変形例を示す概略説明図で
ある。FIG. 3 is a schematic explanatory view showing a modified example of the stabilized power supply.
【図４】従来の安定化電源の概略説明図である。FIG. 4 is a schematic explanatory view of a conventional stabilized power supply.
１ 本体基板 ２ 分圧抵抗部 ２ａ 第１抵抗部 ２ｂ 第２抵抗部 ３ 基準電圧回路（安定化電源回路） ４ エラーアンプ（安定化電源回路） ５ パワートランジスタ（安定化電源回路） REFERENCE SIGNS LIST 1 body substrate 2 voltage dividing resistor 2 a first resistor 2 b second resistor 3 reference voltage circuit (stabilized power circuit) 4 error amplifier (stabilized power circuit) 5 power transistor (stabilized power circuit)
Claims (6)
化電源回路が本体基板に設けられ、上記本体基板に、出
力電圧を分圧により調節するための、第１抵抗部と第２
抵抗部とが互いに直列に接続されて設けられ、 上記第１抵抗部は、互いに直列に接続された複数の第１
分圧抵抗と、上記各第１分圧抵抗に対し、それぞれ並列
に接続され、かつ、電気導電体で加熱により断線するヒ
ューズとを備え、 上記各第１分圧抵抗の間の少なくとも一つに、上記第２
抵抗部が配置されていることを特徴とする安定化電源。1. A stabilizing power supply circuit for stabilizing and outputting an output voltage is provided on a main body substrate. The main body substrate has a first resistor and a second resistor for adjusting an output voltage by voltage division.
A plurality of first resistors connected in series with each other; and a plurality of first resistors connected in series with each other.
A voltage dividing resistor, a fuse connected in parallel to each of the first voltage dividing resistors, and being disconnected by heating with an electric conductor, at least one of the first voltage dividing resistors; , The second
A stabilized power supply, wherein a resistance section is disposed.
数の第２抵抗を有し、 上記の隣り合う各第１分圧抵抗の各間に、上記第２抵抗
がそれぞれ配置されていることを特徴とする請求項１記
載の安定化電源。A second resistor section having a plurality of second resistors connected in series with each other, wherein the second resistors are respectively arranged between the adjacent first voltage-dividing resistors; The stabilized power supply according to claim 1, wherein
める面積に応じて、各第２抵抗の占める面積が設定され
ていることを特徴とする請求項２記載の安定化電源。3. The stabilized power supply according to claim 2, wherein the area occupied by each second resistor is set according to the area occupied by each first voltage dividing resistor on the main body substrate.
に対する、各第２抵抗の分布が均一となるように設定さ
れていることを特徴とする請求項２記載の安定化電源。4. The stabilized power supply according to claim 2, wherein the distribution of each second resistor is set so as to be uniform between the first voltage dividing resistors on the main body substrate.
するためのパワートランジスタを有していることを特徴
とする請求項１ないし４の何れか一項に記載の安定化電
源。5. The stabilized power supply according to claim 1, wherein the stabilized power supply circuit has a power transistor for stably outputting an output voltage.
ンジスタに近接して配置されていることを特徴とする請
求項５記載の安定化電源。6. The stabilized power supply according to claim 5, wherein the first resistance section and the second resistance section are arranged close to the power transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26588699A JP3558930B2 (en) | 1999-09-20 | 1999-09-20 | Stabilized power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26588699A JP3558930B2 (en) | 1999-09-20 | 1999-09-20 | Stabilized power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001092542A true JP2001092542A (en) | 2001-04-06 |
| JP3558930B2 JP3558930B2 (en) | 2004-08-25 |
Family
ID=17423475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26588699A Expired - Fee Related JP3558930B2 (en) | 1999-09-20 | 1999-09-20 | Stabilized power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558930B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053898A (en) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | Overcurrent protection circuit and voltage generation circuit and electronic equipment using it |
| JP2010039703A (en) * | 2008-08-04 | 2010-02-18 | Denso Corp | Power supply unit |
| WO2014041950A1 (en) * | 2012-09-14 | 2014-03-20 | セイコーインスツル株式会社 | Voltage divider circuit |
| CN109861674A (en) * | 2019-04-09 | 2019-06-07 | 深圳市万微微电子技术有限公司 | A kind of realization circuit of high-precision absolute voltage comparator |
-
1999
- 1999-09-20 JP JP26588699A patent/JP3558930B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053898A (en) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | Overcurrent protection circuit and voltage generation circuit and electronic equipment using it |
| JP2010039703A (en) * | 2008-08-04 | 2010-02-18 | Denso Corp | Power supply unit |
| JP4591571B2 (en) * | 2008-08-04 | 2010-12-01 | 株式会社デンソー | Power supply |
| US8178996B2 (en) | 2008-08-04 | 2012-05-15 | Denso Corporation | Power supply unit having configurable output voltage ranges |
| WO2014041950A1 (en) * | 2012-09-14 | 2014-03-20 | セイコーインスツル株式会社 | Voltage divider circuit |
| JP2014059620A (en) * | 2012-09-14 | 2014-04-03 | Seiko Instruments Inc | Voltage division circuit |
| CN109861674A (en) * | 2019-04-09 | 2019-06-07 | 深圳市万微微电子技术有限公司 | A kind of realization circuit of high-precision absolute voltage comparator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3558930B2 (en) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450648B1 (en) | Semiconductor device whose output characteristic can be adjusted by functional trimming | |
| US8035355B2 (en) | Charge-controlling semiconductor integrated circuit | |
| US4210996A (en) | Trimming method for resistance value of polycrystalline silicon resistors especially used as semiconductor integrated circuit resistors | |
| KR100337905B1 (en) | Integrated resistor detects electrical parameters | |
| US7898217B2 (en) | Charge control circuit | |
| US8581687B2 (en) | Four-terminal resistor with four resistors and adjustable temperature coefficient of resistance | |
| US20090121694A1 (en) | Non-invasive load current sensing in low dropout (ldo) regulators | |
| US20070085558A1 (en) | On-chip voltage regulator using feedback on process/product parameters | |
| KR20160016623A (en) | Semiconductor integrated circuit device and method of regulating output voltage thereof | |
| US6590445B2 (en) | Reference voltage generation circuit having reduced temperature sensitivity, an output adjusting method, and an electrical power source | |
| JP2001092542A (en) | Stabilized power supply | |
| JP2003037179A (en) | Resistance circuit, and voltage detecting circuit and rated voltage generating circuit using it | |
| CN110352395A (en) | Improved current sense for IC apparatus | |
| US5023693A (en) | Transistor with current sensing function | |
| US6586985B1 (en) | Methods and apparatus for trimming packaged electrical devices | |
| CN100429776C (en) | Trimmer impedance component, semiconductor device and trimming method | |
| CN115236481A (en) | High-precision current detection method and chip module thereof | |
| JPH0775260B2 (en) | Semiconductor device | |
| JP3549740B2 (en) | Reference voltage generation circuit | |
| JP3239052B2 (en) | Semiconductor integrated circuit | |
| US20080218249A1 (en) | Semiconductor device and trimming method therefor | |
| CN116306448B (en) | Design method of digital-analog hybrid integrated circuit based on BCD (binary coded decimal) process | |
| JPS6059413A (en) | Voltage stabilized integrated circuit device | |
| US6903559B2 (en) | Method and apparatus to determine integrated circuit temperature | |
| JPS59121863A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |