JP2001085554A - 半導体装置用パッケージおよび半導体装置 - Google Patents
半導体装置用パッケージおよび半導体装置Info
- Publication number
- JP2001085554A JP2001085554A JP25571799A JP25571799A JP2001085554A JP 2001085554 A JP2001085554 A JP 2001085554A JP 25571799 A JP25571799 A JP 25571799A JP 25571799 A JP25571799 A JP 25571799A JP 2001085554 A JP2001085554 A JP 2001085554A
- Authority
- JP
- Japan
- Prior art keywords
- metal core
- semiconductor chip
- insulating layer
- semiconductor device
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 放熱性に優れる半導体装置用パッケージおよ
び半導体装置を提供する。 【解決手段】 メタルコア２１と、該メタルコア２１の
表裏に絶縁層２４を介して形成され、メタルコア２１に
形成されたスルーホールめっき皮膜３０および絶縁層２
４に形成された導体部３０を介して電気的に接続する配
線パターン３４、３５とを具備し、一方の面に半導体チ
ップの搭載部３８が形成され、他方の面に外部接続部３
５が形成される半導体装置用パッケージ２０において、
半導体チップ搭載部３８の周囲の絶縁層２４が除去され
てメタルコア２１が露出していると共に、他方の面の、
一方の面の半導体チップ搭載部３８の投影部を含むエリ
アの絶縁層２４が除去されてメタルコア２１が露出して
いることを特徴としている。
び半導体装置を提供する。 【解決手段】 メタルコア２１と、該メタルコア２１の
表裏に絶縁層２４を介して形成され、メタルコア２１に
形成されたスルーホールめっき皮膜３０および絶縁層２
４に形成された導体部３０を介して電気的に接続する配
線パターン３４、３５とを具備し、一方の面に半導体チ
ップの搭載部３８が形成され、他方の面に外部接続部３
５が形成される半導体装置用パッケージ２０において、
半導体チップ搭載部３８の周囲の絶縁層２４が除去され
てメタルコア２１が露出していると共に、他方の面の、
一方の面の半導体チップ搭載部３８の投影部を含むエリ
アの絶縁層２４が除去されてメタルコア２１が露出して
いることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置用パッケ
ージおよび半導体装置に関する。
ージおよび半導体装置に関する。
【０００２】
【従来の技術】図１３に従来のメタルコアパッケージ１
０の一例を示す。１１は銅板等の金属からなるメタルコ
アであり、このメタルコア１１の両面に絶縁層１２、１
３を介して配線パターン１４、１５がそれぞれ形成され
ている。両配線パターン１４、１５はメタルコア１１、
絶縁層１２、１３を貫通して形成されたスルーホールめ
っき皮膜１６により電気的に接続される。このメタルコ
アパッケージ１０の一方の面の半導体チップ搭載部１７
上に半導体チップが搭載され、該半導体チップと配線パ
ターン１４とがワイヤにより電気的に接続され、他方の
面の配線パターン１３にはんだバンプ１８が形成されて
半導体装置に完成される。半導体チップは適宜樹脂封止
される。
０の一例を示す。１１は銅板等の金属からなるメタルコ
アであり、このメタルコア１１の両面に絶縁層１２、１
３を介して配線パターン１４、１５がそれぞれ形成され
ている。両配線パターン１４、１５はメタルコア１１、
絶縁層１２、１３を貫通して形成されたスルーホールめ
っき皮膜１６により電気的に接続される。このメタルコ
アパッケージ１０の一方の面の半導体チップ搭載部１７
上に半導体チップが搭載され、該半導体チップと配線パ
ターン１４とがワイヤにより電気的に接続され、他方の
面の配線パターン１３にはんだバンプ１８が形成されて
半導体装置に完成される。半導体チップは適宜樹脂封止
される。
【０００３】
【発明が解決しようとする課題】上記メタルコアパッケ
ージ１０は、メタルコア１１を使用しているので反りが
解消され、強度的にも優れると共に、半導体チップから
発生する熱がメタルコア１１を通じて放出されるので放
熱性も良好である。しかしながら、昨今の半導体チップ
は集積度が増大し、発熱量も大きいことから、一層放熱
性に優れる半導体パッケージが求められている。
ージ１０は、メタルコア１１を使用しているので反りが
解消され、強度的にも優れると共に、半導体チップから
発生する熱がメタルコア１１を通じて放出されるので放
熱性も良好である。しかしながら、昨今の半導体チップ
は集積度が増大し、発熱量も大きいことから、一層放熱
性に優れる半導体パッケージが求められている。
【０００４】本発明は上記要望に応えるべくなされたも
のであり、その目的とするところは、放熱性に優れる半
導体装置用パッケージおよび半導体装置を提供するにあ
る。
のであり、その目的とするところは、放熱性に優れる半
導体装置用パッケージおよび半導体装置を提供するにあ
る。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージは、メタルコアと、該メタルコア
の表裏に絶縁層を介して形成され、メタルコアに形成さ
れたスルーホールめっき皮膜および前記絶縁層に形成さ
れた導体部を介して電気的に接続する配線パターンとを
具備し、一方の面に半導体チップの搭載部が形成され、
他方の面に外部接続部が形成される半導体装置用パッケ
ージにおいて、前記半導体チップ搭載部の周囲の前記絶
縁層が除去されて前記メタルコアが露出していることを
特徴としている。
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージは、メタルコアと、該メタルコア
の表裏に絶縁層を介して形成され、メタルコアに形成さ
れたスルーホールめっき皮膜および前記絶縁層に形成さ
れた導体部を介して電気的に接続する配線パターンとを
具備し、一方の面に半導体チップの搭載部が形成され、
他方の面に外部接続部が形成される半導体装置用パッケ
ージにおいて、前記半導体チップ搭載部の周囲の前記絶
縁層が除去されて前記メタルコアが露出していることを
特徴としている。
【０００６】半導体チップ搭載部の周囲のメタルコアが
露出しているのでそれだけ放熱性に優れる。またこの露
出部と半導体チップとをワイヤで接続して、半導体チッ
プ直下のメタルコアを電源プレーンもしくはグランドプ
レーンとして用いることができ、電気特性にも優れる半
導体装置とすることができる。
露出しているのでそれだけ放熱性に優れる。またこの露
出部と半導体チップとをワイヤで接続して、半導体チッ
プ直下のメタルコアを電源プレーンもしくはグランドプ
レーンとして用いることができ、電気特性にも優れる半
導体装置とすることができる。
【０００７】また本発明に係る半導体装置用パッケージ
によれば、メタルコアと、該メタルコアの表裏に絶縁層
を介して形成され、メタルコアに形成されたスルーホー
ルめっき皮膜および前記絶縁層に形成された導体部を介
して電気的に接続する配線パターンとを具備し、一方の
面に半導体チップの搭載部が形成され、他方の面に外部
接続部が形成される半導体装置用パッケージにおいて、
前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴としている。半導
体チップに対応する他方の面の絶縁層が除去されてメタ
ルコアが露出されているので放熱性に特に優れる。
によれば、メタルコアと、該メタルコアの表裏に絶縁層
を介して形成され、メタルコアに形成されたスルーホー
ルめっき皮膜および前記絶縁層に形成された導体部を介
して電気的に接続する配線パターンとを具備し、一方の
面に半導体チップの搭載部が形成され、他方の面に外部
接続部が形成される半導体装置用パッケージにおいて、
前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴としている。半導
体チップに対応する他方の面の絶縁層が除去されてメタ
ルコアが露出されているので放熱性に特に優れる。
【０００８】さらに本発明に係る半導体装置用パッケー
ジによれば、メタルコアと、該メタルコアの表裏に絶縁
層を介して形成され、メタルコアに形成されたスルーホ
ールめっき皮膜および前記絶縁層に形成された導体部を
介して電気的に接続する配線パターンとを具備し、一方
の面に半導体チップの搭載部が形成され、他方の面に外
部接続部が形成される半導体装置用パッケージにおい
て、前記半導体チップ搭載部の周囲の前記絶縁層が除去
されて前記メタルコアが露出していると共に、前記他方
の面の、前記一方の面の前記半導体チップ搭載部の投影
部を含むエリアの前記絶縁層が除去されて前記メタルコ
アが露出していることを特徴としている。
ジによれば、メタルコアと、該メタルコアの表裏に絶縁
層を介して形成され、メタルコアに形成されたスルーホ
ールめっき皮膜および前記絶縁層に形成された導体部を
介して電気的に接続する配線パターンとを具備し、一方
の面に半導体チップの搭載部が形成され、他方の面に外
部接続部が形成される半導体装置用パッケージにおい
て、前記半導体チップ搭載部の周囲の前記絶縁層が除去
されて前記メタルコアが露出していると共に、前記他方
の面の、前記一方の面の前記半導体チップ搭載部の投影
部を含むエリアの前記絶縁層が除去されて前記メタルコ
アが露出していることを特徴としている。
【０００９】半導体チップ搭載部の周囲および半導体チ
ップに対応する他方の面の絶縁層が除去されてメタルコ
アが露出されているので放熱性に極めて優れる。また、
メタルコアを電源プレーンもしくはグランドプレーンと
して用いることができる。
ップに対応する他方の面の絶縁層が除去されてメタルコ
アが露出されているので放熱性に極めて優れる。また、
メタルコアを電源プレーンもしくはグランドプレーンと
して用いることができる。
【００１０】前記一方の面の半導体チップが搭載される
部位の前記絶縁層を除去し、前記メタルコアを露出さ
せ、該露出したメタルコアの部位を半導体チップ搭載部
に形成することにより、さらに一層放熱性に優れるもの
とすることができる。
部位の前記絶縁層を除去し、前記メタルコアを露出さ
せ、該露出したメタルコアの部位を半導体チップ搭載部
に形成することにより、さらに一層放熱性に優れるもの
とすることができる。
【００１１】また本発明に係る半導体装置は、請求項
１、３または４記載の半導体装置用パッケージの前記半
導体チップ搭載部に半導体チップが搭載され、該半導体
チップと前記一方の面の配線パターンおよび該一方の面
に露出する前記メタルコアの面とがワイヤにより電気的
に接続され、前記メタルコアが電源プレーンもしくはグ
ランドプレーンに形成されていることを特徴としてい
る。放熱性、電気的特性に優れる半導体装置を提供し得
る。
１、３または４記載の半導体装置用パッケージの前記半
導体チップ搭載部に半導体チップが搭載され、該半導体
チップと前記一方の面の配線パターンおよび該一方の面
に露出する前記メタルコアの面とがワイヤにより電気的
に接続され、前記メタルコアが電源プレーンもしくはグ
ランドプレーンに形成されていることを特徴としてい
る。放熱性、電気的特性に優れる半導体装置を提供し得
る。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１〜図８は半
導体装置用パッケージ２０の製造工程を示す。図１は銅
材からなるメタルコア２１であり、その表面には黒色酸
化膜２２が形成されている。黒色酸化膜は常法により形
成される。このメタルコア２１の両面に樹脂付き銅箔２
３を樹脂を接着剤層として接着する。樹脂層が絶縁層２
４となる。黒色酸化膜２２と樹脂からなる絶縁層２４と
の接着は良好に行える。なお黒色酸化膜２２は必ずしも
形成しなくともよい。加熱して樹脂層を硬化させること
により絶縁層２４をメタルコア２１に完全に接着するこ
とができる。
を添付図面に基づいて詳細に説明する。図１〜図８は半
導体装置用パッケージ２０の製造工程を示す。図１は銅
材からなるメタルコア２１であり、その表面には黒色酸
化膜２２が形成されている。黒色酸化膜は常法により形
成される。このメタルコア２１の両面に樹脂付き銅箔２
３を樹脂を接着剤層として接着する。樹脂層が絶縁層２
４となる。黒色酸化膜２２と樹脂からなる絶縁層２４と
の接着は良好に行える。なお黒色酸化膜２２は必ずしも
形成しなくともよい。加熱して樹脂層を硬化させること
により絶縁層２４をメタルコア２１に完全に接着するこ
とができる。
【００１３】次に、図３に示すように、一方の銅箔２５
の、将来半導体チップを搭載するエリアとなる部位を囲
んで所要幅のリング状に除去する（リング部２５ａ）。
また、他方の銅箔２５の、搭載する半導体チップの投影
されるエリアを含む部位（部位２５ｂ）を除去する。こ
の銅箔２５、２５の除去はエッチング加工によって容易
に行える。
の、将来半導体チップを搭載するエリアとなる部位を囲
んで所要幅のリング状に除去する（リング部２５ａ）。
また、他方の銅箔２５の、搭載する半導体チップの投影
されるエリアを含む部位（部位２５ｂ）を除去する。こ
の銅箔２５、２５の除去はエッチング加工によって容易
に行える。
【００１４】次に図４に示すように、リング部２５ａお
よび部位２５ｂの露出する絶縁層２４の部位を公知のプ
ラズマエッチングにより除去し、一方の面にリング状凹
部２６を、他方の面に矩形状もしくは円形状等の凹部２
７を形成する。このプラズマエッチングによっては黒色
酸化皮膜２２、２２は除去されない。
よび部位２５ｂの露出する絶縁層２４の部位を公知のプ
ラズマエッチングにより除去し、一方の面にリング状凹
部２６を、他方の面に矩形状もしくは円形状等の凹部２
７を形成する。このプラズマエッチングによっては黒色
酸化皮膜２２、２２は除去されない。
【００１５】次いで図５に示すように、メタルコア２
１、絶縁層２４、２４、銅箔２５、２５を貫通するスル
ーホール２９をＮＣドリルにより所要パターンで開口す
る。そして、無電解銅めっき、電解銅めっきの常法によ
り、スルーホール２９内壁、リング状凹部２６内壁、凹
部２７内壁にめっき皮膜３０（スルーホールめっき皮
膜、導体部）、３１，３２を形成する。めっき皮膜は黒
色酸化膜２２上には形成しにくいが、この黒色酸化膜２
２はめっき前処理の酸処理により除去されてしまうので
問題はない。このめっき皮膜は銅箔２５、２５上にも形
成されるが、図示しない。なお、スルーホール２９は、
図２に示す工程の後に形成しておいてもよい。
１、絶縁層２４、２４、銅箔２５、２５を貫通するスル
ーホール２９をＮＣドリルにより所要パターンで開口す
る。そして、無電解銅めっき、電解銅めっきの常法によ
り、スルーホール２９内壁、リング状凹部２６内壁、凹
部２７内壁にめっき皮膜３０（スルーホールめっき皮
膜、導体部）、３１，３２を形成する。めっき皮膜は黒
色酸化膜２２上には形成しにくいが、この黒色酸化膜２
２はめっき前処理の酸処理により除去されてしまうので
問題はない。このめっき皮膜は銅箔２５、２５上にも形
成されるが、図示しない。なお、スルーホール２９は、
図２に示す工程の後に形成しておいてもよい。
【００１６】次に図６に示すように、銅箔２５、２５を
エッチング加工して所要の配線パターン３４、３５を形
成する。そして、図７に示すように、配線パターン３
４、３５の部位、リング状凹部２６、凹部２７の部位を
除いてソルダーレジスト層３７を形成し、半導体装置用
パッケージ２０に完成する。なお，必要に応じて、配線
パターン３４、３５上、めっき皮膜３１、３２上にニッ
ケルを下地とする金めっき皮膜等を形成する。
エッチング加工して所要の配線パターン３４、３５を形
成する。そして、図７に示すように、配線パターン３
４、３５の部位、リング状凹部２６、凹部２７の部位を
除いてソルダーレジスト層３７を形成し、半導体装置用
パッケージ２０に完成する。なお，必要に応じて、配線
パターン３４、３５上、めっき皮膜３１、３２上にニッ
ケルを下地とする金めっき皮膜等を形成する。
【００１７】リング状凹部２６で囲まれている部位の上
にもソルダーレジスト層３７を形成する。この部位は半
導体チップ搭載部３８であるが、表面に銅が露出してい
ると、半導体チップを固定する銀ペーストとこの銅との
密着性がよくないので、銅の上にソルダーレジスト層３
７を形成するのである。なお、図８に示すように、配線
パターン３５の端子部に外部接続用のはんだボール４０
をのせて半導体装置用パッケージ２０としてもよい。
にもソルダーレジスト層３７を形成する。この部位は半
導体チップ搭載部３８であるが、表面に銅が露出してい
ると、半導体チップを固定する銀ペーストとこの銅との
密着性がよくないので、銅の上にソルダーレジスト層３
７を形成するのである。なお、図８に示すように、配線
パターン３５の端子部に外部接続用のはんだボール４０
をのせて半導体装置用パッケージ２０としてもよい。
【００１８】上記実施の形態では、一方の面にリング状
凹部２６が、他方の面に凹部２７が形成されたものを示
したが、これらはどちらか１つであってもよい。図９
は、リング状凹部２６を設けたものを示し、凹部２７は
設けていない。図１０は、凹部２７を設けたものを示
し、リング状凹部２６は設けていない。
凹部２６が、他方の面に凹部２７が形成されたものを示
したが、これらはどちらか１つであってもよい。図９
は、リング状凹部２６を設けたものを示し、凹部２７は
設けていない。図１０は、凹部２７を設けたものを示
し、リング状凹部２６は設けていない。
【００１９】図１１は半導体装置用パッケージ２０の他
の実施の形態を示す。本実施の形態では、上記実施の形
態においてリング状凹部２６に囲まれる島状部分をプラ
ズマエッチングによって除去し、半導体チップ搭載部３
８として黒色酸化膜２２を露出させている。他の構成は
図７に示すものと同じである。黒色酸化膜２２上にも銀
ペーストにより半導体チップを良好に接着できる。
の実施の形態を示す。本実施の形態では、上記実施の形
態においてリング状凹部２６に囲まれる島状部分をプラ
ズマエッチングによって除去し、半導体チップ搭載部３
８として黒色酸化膜２２を露出させている。他の構成は
図７に示すものと同じである。黒色酸化膜２２上にも銀
ペーストにより半導体チップを良好に接着できる。
【００２０】図１２は、図７に示す半導体装置用パッケ
ージ２０を用いて半導体装置４５に完成した説明図であ
る。すなわち，半導体チップ搭載部３８に半導体チップ
４２を搭載し、半導体チップ４２と配線パターン３４と
をワイヤ４３で電気的に接続し、さらに半導体チップ４
２のグランド端子（図示せず）とリング状凹部２６に露
出するメタルコア２１（めっき皮膜が形成されている）
とをワイヤ４４で接続し、はんだボール４０を取り付け
たものである。半導体チップ４２等は適宜樹脂封止す
る。
ージ２０を用いて半導体装置４５に完成した説明図であ
る。すなわち，半導体チップ搭載部３８に半導体チップ
４２を搭載し、半導体チップ４２と配線パターン３４と
をワイヤ４３で電気的に接続し、さらに半導体チップ４
２のグランド端子（図示せず）とリング状凹部２６に露
出するメタルコア２１（めっき皮膜が形成されている）
とをワイヤ４４で接続し、はんだボール４０を取り付け
たものである。半導体チップ４２等は適宜樹脂封止す
る。
【００２１】この場合、メタルコア２１はグランドプレ
ーンとして使用される。メタルコア２１は半導体チップ
４２の直下に位置するので，ノイズの吸収等、電気的特
性に優れる。また，メタルコア２１はリング状凹部２
６、凹部２７の部分が露出するので放熱性に優れる。メ
タルコア２１は電源プレーンとして用いてもよい。
ーンとして使用される。メタルコア２１は半導体チップ
４２の直下に位置するので，ノイズの吸収等、電気的特
性に優れる。また，メタルコア２１はリング状凹部２
６、凹部２７の部分が露出するので放熱性に優れる。メ
タルコア２１は電源プレーンとして用いてもよい。
【００２２】図９に示す半導体装置用パッケージ２０に
半導体チップを搭載した場合にあっても（図示せず）、
リング状凹部２６にメタルコア２１が露出するのでそれ
なりに放熱性を発揮し，またメタルコア２１を電源プレ
ーンもしくはグランドプレーンとして用いることができ
る。また図１０に示す半導体装置用パッケージ２０に半
導体チップを搭載した場合にあっても（図示せず）、凹
部２７により半導体チップと対応するメタルコア２１部
分が広く露出するので放熱性に優れる。図１１に示す半
導体装置用パッケージ２０に半導体チップを搭載した場
合に合っては（図示せず）、半導体チップが直接メタル
コア２１上に搭載されるので特に放熱性に優れ、またメ
タルコア２１を電源プレーンもしくはグランドプレーン
に用いることができることはもちろんのこと、半導体チ
ップが凹部内に搭載されるのでそれだけ高さを低くする
ことができる。
半導体チップを搭載した場合にあっても（図示せず）、
リング状凹部２６にメタルコア２１が露出するのでそれ
なりに放熱性を発揮し，またメタルコア２１を電源プレ
ーンもしくはグランドプレーンとして用いることができ
る。また図１０に示す半導体装置用パッケージ２０に半
導体チップを搭載した場合にあっても（図示せず）、凹
部２７により半導体チップと対応するメタルコア２１部
分が広く露出するので放熱性に優れる。図１１に示す半
導体装置用パッケージ２０に半導体チップを搭載した場
合に合っては（図示せず）、半導体チップが直接メタル
コア２１上に搭載されるので特に放熱性に優れ、またメ
タルコア２１を電源プレーンもしくはグランドプレーン
に用いることができることはもちろんのこと、半導体チ
ップが凹部内に搭載されるのでそれだけ高さを低くする
ことができる。
【００２３】また、上記各実施の形態では、メタルコア
２１の両面に各１層ずつの配線パターンを形成した例で
説明したが、メタルコア両面にビルドアップ法により絶
縁層および配線パターンを多層に形成したものにも適用
できることはもちろんである。この場合の各絶縁層間の
配線パターンの接続はスルーホールめっき皮膜ではな
く、絶縁層にレーザー加工もしくはフォトリソグラフィ
ーによって穿孔した孔内に形成しためっき皮膜等の導体
部となる。
２１の両面に各１層ずつの配線パターンを形成した例で
説明したが、メタルコア両面にビルドアップ法により絶
縁層および配線パターンを多層に形成したものにも適用
できることはもちろんである。この場合の各絶縁層間の
配線パターンの接続はスルーホールめっき皮膜ではな
く、絶縁層にレーザー加工もしくはフォトリソグラフィ
ーによって穿孔した孔内に形成しためっき皮膜等の導体
部となる。
【００２４】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２５】
【発明の効果】請求項１によれば、半導体チップ搭載部
の周囲のメタルコアが露出しているのでそれだけ放熱性
に優れる。またこの露出部と半導体チップとをワイヤで
接続して、半導体チップ直下のメタルコアを電源プレー
ンもしくはグランドプレーンとして用いることができ、
電気特性にも優れる半導体装置とすることができる。請
求項２によれば、半導体チップに対応する他方の面の絶
縁層が除去されてメタルコアが露出されているので放熱
性に特に優れる。請求項３によれば、半導体チップ搭載
部の周囲および半導体チップに対応する他方の面の絶縁
層が除去されてメタルコアが露出されているので放熱性
に極めて優れる。また、メタルコアを電源プレーンもし
くはグランドプレーンとして用いることができる。請求
項４によれば、一方の面の半導体チップが搭載される部
位の絶縁層を除去し、メタルコアを露出させ、該露出し
たメタルコアの部位を半導体チップ搭載部に形成するこ
とにより、さらに一層放熱性に優れるものとすることが
できる。請求項５によれば、放熱性、電気的特性に優れ
る半導体装置を提供し得る。
の周囲のメタルコアが露出しているのでそれだけ放熱性
に優れる。またこの露出部と半導体チップとをワイヤで
接続して、半導体チップ直下のメタルコアを電源プレー
ンもしくはグランドプレーンとして用いることができ、
電気特性にも優れる半導体装置とすることができる。請
求項２によれば、半導体チップに対応する他方の面の絶
縁層が除去されてメタルコアが露出されているので放熱
性に特に優れる。請求項３によれば、半導体チップ搭載
部の周囲および半導体チップに対応する他方の面の絶縁
層が除去されてメタルコアが露出されているので放熱性
に極めて優れる。また、メタルコアを電源プレーンもし
くはグランドプレーンとして用いることができる。請求
項４によれば、一方の面の半導体チップが搭載される部
位の絶縁層を除去し、メタルコアを露出させ、該露出し
たメタルコアの部位を半導体チップ搭載部に形成するこ
とにより、さらに一層放熱性に優れるものとすることが
できる。請求項５によれば、放熱性、電気的特性に優れ
る半導体装置を提供し得る。
【図１】メタルコアの説明図である。
【図２】樹脂付き銅箔を積層した状態の説明図である。
【図３】銅箔を一部除去した状態の説明図である。
【図４】絶縁層をプラズマエッチングして一部除去した
状態の説明図である。
状態の説明図である。
【図５】スルーホールめっき皮膜等を形成した状態の説
明図である。
明図である。
【図６】配線パターンを形成した状態の説明図である。
【図７】パッケージ（ＢＧＡ）に完成した状態の説明図
である。
である。
【図８】はんだボールを取り付けた状態の説明図である
（ＢＧＡパッケージ）。
（ＢＧＡパッケージ）。
【図９】片面にのみリング状凹部を設けた状態の説明図
である。
である。
【図１０】他方の面にのみ凹部を設けた状態の説明図で
ある。
ある。
【図１１】半導体チップ搭載部のメタルコアを露出させ
た状態の説明図である。
た状態の説明図である。
【図１２】半導体装置に完成した状態の説明図である。
【図１３】従来の半導体装置用パッケージ（ＢＧＡ）の
説明図である。
説明図である。
２０ 半導体装置用パッケージ ２１ メタルコア ２２ 黒色酸化膜 ２４ 絶縁層 ２６ リング状凹部 ２７ 凹部 ３０ スルーホールめっき皮膜 ３１、３２ めっき皮膜 ３４、３５ 配線パターン ３７ ソルダーレジスト層 ３８ 半導体チップ搭載部 ４０ はんだボール ４２ 半導体チップ ４３、４４ ワイヤ ４５ 半導体装置
Claims (5)
- 【請求項１】 メタルコアと、該メタルコアの表裏に絶
縁層を介して形成され、メタルコアに形成されたスルー
ホールめっき皮膜および前記絶縁層に形成された導体部
を介して電気的に接続する配線パターンとを具備し、一
方の面に半導体チップの搭載部が形成され、他方の面に
外部接続部が形成される半導体装置用パッケージにおい
て、 前記半導体チップ搭載部の周囲の前記絶縁層が除去され
て前記メタルコアが露出していることを特徴とする半導
体装置用パッケージ。 - 【請求項２】 メタルコアと、該メタルコアの表裏に絶
縁層を介して形成され、メタルコアに形成されたスルー
ホールめっき皮膜および前記絶縁層に形成された導体部
を介して電気的に接続する配線パターンとを具備し、一
方の面に半導体チップの搭載部が形成され、他方の面に
外部接続部が形成される半導体装置用パッケージにおい
て、 前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴とする半導体装置
用パッケージ。 - 【請求項３】 メタルコアと、該メタルコアの表裏に絶
縁層を介して形成され、メタルコアに形成されたスルー
ホールめっき皮膜および前記絶縁層に形成された導体部
を介して電気的に接続する配線パターンとを具備し、一
方の面に半導体チップの搭載部が形成され、他方の面に
外部接続部が形成される半導体装置用パッケージにおい
て、 前記半導体チップ搭載部の周囲の前記絶縁層が除去され
て前記メタルコアが露出していると共に、 前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴とする半導体装置
用パッケージ。 - 【請求項４】 前記一方の面の半導体チップが搭載され
る部位の前記絶縁層が除去されて前記メタルコアが露出
し、該露出したメタルコアの部位が半導体チップ搭載部
に形成されていることを特徴とする請求項１または３記
載の半導体装置用パッケージ。 - 【請求項５】 請求項１、３または４記載の半導体装置
用パッケージの前記半導体チップ搭載部に半導体チップ
が搭載され、該半導体チップと前記一方の面の配線パタ
ーンおよび該一方の面に露出する前記メタルコアの面と
がワイヤにより電気的に接続され、前記メタルコアが電
源プレーンもしくはグランドプレーンに形成されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25571799A JP2001085554A (ja) | 1999-09-09 | 1999-09-09 | 半導体装置用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25571799A JP2001085554A (ja) | 1999-09-09 | 1999-09-09 | 半導体装置用パッケージおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085554A true JP2001085554A (ja) | 2001-03-30 |
Family
ID=17282681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25571799A Pending JP2001085554A (ja) | 1999-09-09 | 1999-09-09 | 半導体装置用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219554A (ja) * | 2010-06-04 | 2010-09-30 | Hitachi Automotive Systems Ltd | 半導体装置及びそれを用いた電子制御装置 |
-
1999
- 1999-09-09 JP JP25571799A patent/JP2001085554A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219554A (ja) * | 2010-06-04 | 2010-09-30 | Hitachi Automotive Systems Ltd | 半導体装置及びそれを用いた電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JPH11307674A (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JP3907845B2 (ja) | 半導体装置 | |
| JP2000332145A (ja) | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP2001085554A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP2000082760A (ja) | 半導体装置 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP3074667B2 (ja) | チップキャリア及びその製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2000133745A (ja) | 半導体装置 | |
| JP2501168B2 (ja) | 半導体装置及びその製造方法 | |
| JP2872531B2 (ja) | 半導体モジュール基板，及びそれを用いた半導体装置 | |
| TW202249125A (zh) | 半導體封裝襯底、其製造方法、半導體封裝及其製造方法 | |
| JP3907002B2 (ja) | 半導体装置 | |
| JP2000332155A (ja) | 半導体装置及びその製造方法 | |
| JP3872395B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 | |
| JPH1116957A (ja) | Ｔａｂ用テープキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
| A977 | Report on retrieval |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |