JP2001085554A - 半導体装置用パッケージおよび半導体装置 - Google Patents
半導体装置用パッケージおよび半導体装置Info
- Publication number
- JP2001085554A JP2001085554A JP25571799A JP25571799A JP2001085554A JP 2001085554 A JP2001085554 A JP 2001085554A JP 25571799 A JP25571799 A JP 25571799A JP 25571799 A JP25571799 A JP 25571799A JP 2001085554 A JP2001085554 A JP 2001085554A
- Authority
- JP
- Japan
- Prior art keywords
- metal core
- semiconductor chip
- insulating layer
- semiconductor device
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 放熱性に優れる半導体装置用パッケージおよ
び半導体装置を提供する。 【解決手段】 メタルコア21と、該メタルコア21の
表裏に絶縁層24を介して形成され、メタルコア21に
形成されたスルーホールめっき皮膜30および絶縁層2
4に形成された導体部30を介して電気的に接続する配
線パターン34、35とを具備し、一方の面に半導体チ
ップの搭載部38が形成され、他方の面に外部接続部3
5が形成される半導体装置用パッケージ20において、
半導体チップ搭載部38の周囲の絶縁層24が除去され
てメタルコア21が露出していると共に、他方の面の、
一方の面の半導体チップ搭載部38の投影部を含むエリ
アの絶縁層24が除去されてメタルコア21が露出して
いることを特徴としている。
び半導体装置を提供する。 【解決手段】 メタルコア21と、該メタルコア21の
表裏に絶縁層24を介して形成され、メタルコア21に
形成されたスルーホールめっき皮膜30および絶縁層2
4に形成された導体部30を介して電気的に接続する配
線パターン34、35とを具備し、一方の面に半導体チ
ップの搭載部38が形成され、他方の面に外部接続部3
5が形成される半導体装置用パッケージ20において、
半導体チップ搭載部38の周囲の絶縁層24が除去され
てメタルコア21が露出していると共に、他方の面の、
一方の面の半導体チップ搭載部38の投影部を含むエリ
アの絶縁層24が除去されてメタルコア21が露出して
いることを特徴としている。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置用パッケ
ージおよび半導体装置に関する。
ージおよび半導体装置に関する。
【0002】
【従来の技術】図13に従来のメタルコアパッケージ1
0の一例を示す。11は銅板等の金属からなるメタルコ
アであり、このメタルコア11の両面に絶縁層12、1
3を介して配線パターン14、15がそれぞれ形成され
ている。両配線パターン14、15はメタルコア11、
絶縁層12、13を貫通して形成されたスルーホールめ
っき皮膜16により電気的に接続される。このメタルコ
アパッケージ10の一方の面の半導体チップ搭載部17
上に半導体チップが搭載され、該半導体チップと配線パ
ターン14とがワイヤにより電気的に接続され、他方の
面の配線パターン13にはんだバンプ18が形成されて
半導体装置に完成される。半導体チップは適宜樹脂封止
される。
0の一例を示す。11は銅板等の金属からなるメタルコ
アであり、このメタルコア11の両面に絶縁層12、1
3を介して配線パターン14、15がそれぞれ形成され
ている。両配線パターン14、15はメタルコア11、
絶縁層12、13を貫通して形成されたスルーホールめ
っき皮膜16により電気的に接続される。このメタルコ
アパッケージ10の一方の面の半導体チップ搭載部17
上に半導体チップが搭載され、該半導体チップと配線パ
ターン14とがワイヤにより電気的に接続され、他方の
面の配線パターン13にはんだバンプ18が形成されて
半導体装置に完成される。半導体チップは適宜樹脂封止
される。
【0003】
【発明が解決しようとする課題】上記メタルコアパッケ
ージ10は、メタルコア11を使用しているので反りが
解消され、強度的にも優れると共に、半導体チップから
発生する熱がメタルコア11を通じて放出されるので放
熱性も良好である。しかしながら、昨今の半導体チップ
は集積度が増大し、発熱量も大きいことから、一層放熱
性に優れる半導体パッケージが求められている。
ージ10は、メタルコア11を使用しているので反りが
解消され、強度的にも優れると共に、半導体チップから
発生する熱がメタルコア11を通じて放出されるので放
熱性も良好である。しかしながら、昨今の半導体チップ
は集積度が増大し、発熱量も大きいことから、一層放熱
性に優れる半導体パッケージが求められている。
【0004】本発明は上記要望に応えるべくなされたも
のであり、その目的とするところは、放熱性に優れる半
導体装置用パッケージおよび半導体装置を提供するにあ
る。
のであり、その目的とするところは、放熱性に優れる半
導体装置用パッケージおよび半導体装置を提供するにあ
る。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージは、メタルコアと、該メタルコア
の表裏に絶縁層を介して形成され、メタルコアに形成さ
れたスルーホールめっき皮膜および前記絶縁層に形成さ
れた導体部を介して電気的に接続する配線パターンとを
具備し、一方の面に半導体チップの搭載部が形成され、
他方の面に外部接続部が形成される半導体装置用パッケ
ージにおいて、前記半導体チップ搭載部の周囲の前記絶
縁層が除去されて前記メタルコアが露出していることを
特徴としている。
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージは、メタルコアと、該メタルコア
の表裏に絶縁層を介して形成され、メタルコアに形成さ
れたスルーホールめっき皮膜および前記絶縁層に形成さ
れた導体部を介して電気的に接続する配線パターンとを
具備し、一方の面に半導体チップの搭載部が形成され、
他方の面に外部接続部が形成される半導体装置用パッケ
ージにおいて、前記半導体チップ搭載部の周囲の前記絶
縁層が除去されて前記メタルコアが露出していることを
特徴としている。
【0006】半導体チップ搭載部の周囲のメタルコアが
露出しているのでそれだけ放熱性に優れる。またこの露
出部と半導体チップとをワイヤで接続して、半導体チッ
プ直下のメタルコアを電源プレーンもしくはグランドプ
レーンとして用いることができ、電気特性にも優れる半
導体装置とすることができる。
露出しているのでそれだけ放熱性に優れる。またこの露
出部と半導体チップとをワイヤで接続して、半導体チッ
プ直下のメタルコアを電源プレーンもしくはグランドプ
レーンとして用いることができ、電気特性にも優れる半
導体装置とすることができる。
【0007】また本発明に係る半導体装置用パッケージ
によれば、メタルコアと、該メタルコアの表裏に絶縁層
を介して形成され、メタルコアに形成されたスルーホー
ルめっき皮膜および前記絶縁層に形成された導体部を介
して電気的に接続する配線パターンとを具備し、一方の
面に半導体チップの搭載部が形成され、他方の面に外部
接続部が形成される半導体装置用パッケージにおいて、
前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴としている。半導
体チップに対応する他方の面の絶縁層が除去されてメタ
ルコアが露出されているので放熱性に特に優れる。
によれば、メタルコアと、該メタルコアの表裏に絶縁層
を介して形成され、メタルコアに形成されたスルーホー
ルめっき皮膜および前記絶縁層に形成された導体部を介
して電気的に接続する配線パターンとを具備し、一方の
面に半導体チップの搭載部が形成され、他方の面に外部
接続部が形成される半導体装置用パッケージにおいて、
前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴としている。半導
体チップに対応する他方の面の絶縁層が除去されてメタ
ルコアが露出されているので放熱性に特に優れる。
【0008】さらに本発明に係る半導体装置用パッケー
ジによれば、メタルコアと、該メタルコアの表裏に絶縁
層を介して形成され、メタルコアに形成されたスルーホ
ールめっき皮膜および前記絶縁層に形成された導体部を
介して電気的に接続する配線パターンとを具備し、一方
の面に半導体チップの搭載部が形成され、他方の面に外
部接続部が形成される半導体装置用パッケージにおい
て、前記半導体チップ搭載部の周囲の前記絶縁層が除去
されて前記メタルコアが露出していると共に、前記他方
の面の、前記一方の面の前記半導体チップ搭載部の投影
部を含むエリアの前記絶縁層が除去されて前記メタルコ
アが露出していることを特徴としている。
ジによれば、メタルコアと、該メタルコアの表裏に絶縁
層を介して形成され、メタルコアに形成されたスルーホ
ールめっき皮膜および前記絶縁層に形成された導体部を
介して電気的に接続する配線パターンとを具備し、一方
の面に半導体チップの搭載部が形成され、他方の面に外
部接続部が形成される半導体装置用パッケージにおい
て、前記半導体チップ搭載部の周囲の前記絶縁層が除去
されて前記メタルコアが露出していると共に、前記他方
の面の、前記一方の面の前記半導体チップ搭載部の投影
部を含むエリアの前記絶縁層が除去されて前記メタルコ
アが露出していることを特徴としている。
【0009】半導体チップ搭載部の周囲および半導体チ
ップに対応する他方の面の絶縁層が除去されてメタルコ
アが露出されているので放熱性に極めて優れる。また、
メタルコアを電源プレーンもしくはグランドプレーンと
して用いることができる。
ップに対応する他方の面の絶縁層が除去されてメタルコ
アが露出されているので放熱性に極めて優れる。また、
メタルコアを電源プレーンもしくはグランドプレーンと
して用いることができる。
【0010】前記一方の面の半導体チップが搭載される
部位の前記絶縁層を除去し、前記メタルコアを露出さ
せ、該露出したメタルコアの部位を半導体チップ搭載部
に形成することにより、さらに一層放熱性に優れるもの
とすることができる。
部位の前記絶縁層を除去し、前記メタルコアを露出さ
せ、該露出したメタルコアの部位を半導体チップ搭載部
に形成することにより、さらに一層放熱性に優れるもの
とすることができる。
【0011】また本発明に係る半導体装置は、請求項
1、3または4記載の半導体装置用パッケージの前記半
導体チップ搭載部に半導体チップが搭載され、該半導体
チップと前記一方の面の配線パターンおよび該一方の面
に露出する前記メタルコアの面とがワイヤにより電気的
に接続され、前記メタルコアが電源プレーンもしくはグ
ランドプレーンに形成されていることを特徴としてい
る。放熱性、電気的特性に優れる半導体装置を提供し得
る。
1、3または4記載の半導体装置用パッケージの前記半
導体チップ搭載部に半導体チップが搭載され、該半導体
チップと前記一方の面の配線パターンおよび該一方の面
に露出する前記メタルコアの面とがワイヤにより電気的
に接続され、前記メタルコアが電源プレーンもしくはグ
ランドプレーンに形成されていることを特徴としてい
る。放熱性、電気的特性に優れる半導体装置を提供し得
る。
【0012】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図1〜図8は半
導体装置用パッケージ20の製造工程を示す。図1は銅
材からなるメタルコア21であり、その表面には黒色酸
化膜22が形成されている。黒色酸化膜は常法により形
成される。このメタルコア21の両面に樹脂付き銅箔2
3を樹脂を接着剤層として接着する。樹脂層が絶縁層2
4となる。黒色酸化膜22と樹脂からなる絶縁層24と
の接着は良好に行える。なお黒色酸化膜22は必ずしも
形成しなくともよい。加熱して樹脂層を硬化させること
により絶縁層24をメタルコア21に完全に接着するこ
とができる。
を添付図面に基づいて詳細に説明する。図1〜図8は半
導体装置用パッケージ20の製造工程を示す。図1は銅
材からなるメタルコア21であり、その表面には黒色酸
化膜22が形成されている。黒色酸化膜は常法により形
成される。このメタルコア21の両面に樹脂付き銅箔2
3を樹脂を接着剤層として接着する。樹脂層が絶縁層2
4となる。黒色酸化膜22と樹脂からなる絶縁層24と
の接着は良好に行える。なお黒色酸化膜22は必ずしも
形成しなくともよい。加熱して樹脂層を硬化させること
により絶縁層24をメタルコア21に完全に接着するこ
とができる。
【0013】次に、図3に示すように、一方の銅箔25
の、将来半導体チップを搭載するエリアとなる部位を囲
んで所要幅のリング状に除去する(リング部25a)。
また、他方の銅箔25の、搭載する半導体チップの投影
されるエリアを含む部位(部位25b)を除去する。こ
の銅箔25、25の除去はエッチング加工によって容易
に行える。
の、将来半導体チップを搭載するエリアとなる部位を囲
んで所要幅のリング状に除去する(リング部25a)。
また、他方の銅箔25の、搭載する半導体チップの投影
されるエリアを含む部位(部位25b)を除去する。こ
の銅箔25、25の除去はエッチング加工によって容易
に行える。
【0014】次に図4に示すように、リング部25aお
よび部位25bの露出する絶縁層24の部位を公知のプ
ラズマエッチングにより除去し、一方の面にリング状凹
部26を、他方の面に矩形状もしくは円形状等の凹部2
7を形成する。このプラズマエッチングによっては黒色
酸化皮膜22、22は除去されない。
よび部位25bの露出する絶縁層24の部位を公知のプ
ラズマエッチングにより除去し、一方の面にリング状凹
部26を、他方の面に矩形状もしくは円形状等の凹部2
7を形成する。このプラズマエッチングによっては黒色
酸化皮膜22、22は除去されない。
【0015】次いで図5に示すように、メタルコア2
1、絶縁層24、24、銅箔25、25を貫通するスル
ーホール29をNCドリルにより所要パターンで開口す
る。そして、無電解銅めっき、電解銅めっきの常法によ
り、スルーホール29内壁、リング状凹部26内壁、凹
部27内壁にめっき皮膜30(スルーホールめっき皮
膜、導体部)、31,32を形成する。めっき皮膜は黒
色酸化膜22上には形成しにくいが、この黒色酸化膜2
2はめっき前処理の酸処理により除去されてしまうので
問題はない。このめっき皮膜は銅箔25、25上にも形
成されるが、図示しない。なお、スルーホール29は、
図2に示す工程の後に形成しておいてもよい。
1、絶縁層24、24、銅箔25、25を貫通するスル
ーホール29をNCドリルにより所要パターンで開口す
る。そして、無電解銅めっき、電解銅めっきの常法によ
り、スルーホール29内壁、リング状凹部26内壁、凹
部27内壁にめっき皮膜30(スルーホールめっき皮
膜、導体部)、31,32を形成する。めっき皮膜は黒
色酸化膜22上には形成しにくいが、この黒色酸化膜2
2はめっき前処理の酸処理により除去されてしまうので
問題はない。このめっき皮膜は銅箔25、25上にも形
成されるが、図示しない。なお、スルーホール29は、
図2に示す工程の後に形成しておいてもよい。
【0016】次に図6に示すように、銅箔25、25を
エッチング加工して所要の配線パターン34、35を形
成する。そして、図7に示すように、配線パターン3
4、35の部位、リング状凹部26、凹部27の部位を
除いてソルダーレジスト層37を形成し、半導体装置用
パッケージ20に完成する。なお,必要に応じて、配線
パターン34、35上、めっき皮膜31、32上にニッ
ケルを下地とする金めっき皮膜等を形成する。
エッチング加工して所要の配線パターン34、35を形
成する。そして、図7に示すように、配線パターン3
4、35の部位、リング状凹部26、凹部27の部位を
除いてソルダーレジスト層37を形成し、半導体装置用
パッケージ20に完成する。なお,必要に応じて、配線
パターン34、35上、めっき皮膜31、32上にニッ
ケルを下地とする金めっき皮膜等を形成する。
【0017】リング状凹部26で囲まれている部位の上
にもソルダーレジスト層37を形成する。この部位は半
導体チップ搭載部38であるが、表面に銅が露出してい
ると、半導体チップを固定する銀ペーストとこの銅との
密着性がよくないので、銅の上にソルダーレジスト層3
7を形成するのである。なお、図8に示すように、配線
パターン35の端子部に外部接続用のはんだボール40
をのせて半導体装置用パッケージ20としてもよい。
にもソルダーレジスト層37を形成する。この部位は半
導体チップ搭載部38であるが、表面に銅が露出してい
ると、半導体チップを固定する銀ペーストとこの銅との
密着性がよくないので、銅の上にソルダーレジスト層3
7を形成するのである。なお、図8に示すように、配線
パターン35の端子部に外部接続用のはんだボール40
をのせて半導体装置用パッケージ20としてもよい。
【0018】上記実施の形態では、一方の面にリング状
凹部26が、他方の面に凹部27が形成されたものを示
したが、これらはどちらか1つであってもよい。図9
は、リング状凹部26を設けたものを示し、凹部27は
設けていない。図10は、凹部27を設けたものを示
し、リング状凹部26は設けていない。
凹部26が、他方の面に凹部27が形成されたものを示
したが、これらはどちらか1つであってもよい。図9
は、リング状凹部26を設けたものを示し、凹部27は
設けていない。図10は、凹部27を設けたものを示
し、リング状凹部26は設けていない。
【0019】図11は半導体装置用パッケージ20の他
の実施の形態を示す。本実施の形態では、上記実施の形
態においてリング状凹部26に囲まれる島状部分をプラ
ズマエッチングによって除去し、半導体チップ搭載部3
8として黒色酸化膜22を露出させている。他の構成は
図7に示すものと同じである。黒色酸化膜22上にも銀
ペーストにより半導体チップを良好に接着できる。
の実施の形態を示す。本実施の形態では、上記実施の形
態においてリング状凹部26に囲まれる島状部分をプラ
ズマエッチングによって除去し、半導体チップ搭載部3
8として黒色酸化膜22を露出させている。他の構成は
図7に示すものと同じである。黒色酸化膜22上にも銀
ペーストにより半導体チップを良好に接着できる。
【0020】図12は、図7に示す半導体装置用パッケ
ージ20を用いて半導体装置45に完成した説明図であ
る。すなわち,半導体チップ搭載部38に半導体チップ
42を搭載し、半導体チップ42と配線パターン34と
をワイヤ43で電気的に接続し、さらに半導体チップ4
2のグランド端子(図示せず)とリング状凹部26に露
出するメタルコア21(めっき皮膜が形成されている)
とをワイヤ44で接続し、はんだボール40を取り付け
たものである。半導体チップ42等は適宜樹脂封止す
る。
ージ20を用いて半導体装置45に完成した説明図であ
る。すなわち,半導体チップ搭載部38に半導体チップ
42を搭載し、半導体チップ42と配線パターン34と
をワイヤ43で電気的に接続し、さらに半導体チップ4
2のグランド端子(図示せず)とリング状凹部26に露
出するメタルコア21(めっき皮膜が形成されている)
とをワイヤ44で接続し、はんだボール40を取り付け
たものである。半導体チップ42等は適宜樹脂封止す
る。
【0021】この場合、メタルコア21はグランドプレ
ーンとして使用される。メタルコア21は半導体チップ
42の直下に位置するので,ノイズの吸収等、電気的特
性に優れる。また,メタルコア21はリング状凹部2
6、凹部27の部分が露出するので放熱性に優れる。メ
タルコア21は電源プレーンとして用いてもよい。
ーンとして使用される。メタルコア21は半導体チップ
42の直下に位置するので,ノイズの吸収等、電気的特
性に優れる。また,メタルコア21はリング状凹部2
6、凹部27の部分が露出するので放熱性に優れる。メ
タルコア21は電源プレーンとして用いてもよい。
【0022】図9に示す半導体装置用パッケージ20に
半導体チップを搭載した場合にあっても(図示せず)、
リング状凹部26にメタルコア21が露出するのでそれ
なりに放熱性を発揮し,またメタルコア21を電源プレ
ーンもしくはグランドプレーンとして用いることができ
る。また図10に示す半導体装置用パッケージ20に半
導体チップを搭載した場合にあっても(図示せず)、凹
部27により半導体チップと対応するメタルコア21部
分が広く露出するので放熱性に優れる。図11に示す半
導体装置用パッケージ20に半導体チップを搭載した場
合に合っては(図示せず)、半導体チップが直接メタル
コア21上に搭載されるので特に放熱性に優れ、またメ
タルコア21を電源プレーンもしくはグランドプレーン
に用いることができることはもちろんのこと、半導体チ
ップが凹部内に搭載されるのでそれだけ高さを低くする
ことができる。
半導体チップを搭載した場合にあっても(図示せず)、
リング状凹部26にメタルコア21が露出するのでそれ
なりに放熱性を発揮し,またメタルコア21を電源プレ
ーンもしくはグランドプレーンとして用いることができ
る。また図10に示す半導体装置用パッケージ20に半
導体チップを搭載した場合にあっても(図示せず)、凹
部27により半導体チップと対応するメタルコア21部
分が広く露出するので放熱性に優れる。図11に示す半
導体装置用パッケージ20に半導体チップを搭載した場
合に合っては(図示せず)、半導体チップが直接メタル
コア21上に搭載されるので特に放熱性に優れ、またメ
タルコア21を電源プレーンもしくはグランドプレーン
に用いることができることはもちろんのこと、半導体チ
ップが凹部内に搭載されるのでそれだけ高さを低くする
ことができる。
【0023】また、上記各実施の形態では、メタルコア
21の両面に各1層ずつの配線パターンを形成した例で
説明したが、メタルコア両面にビルドアップ法により絶
縁層および配線パターンを多層に形成したものにも適用
できることはもちろんである。この場合の各絶縁層間の
配線パターンの接続はスルーホールめっき皮膜ではな
く、絶縁層にレーザー加工もしくはフォトリソグラフィ
ーによって穿孔した孔内に形成しためっき皮膜等の導体
部となる。
21の両面に各1層ずつの配線パターンを形成した例で
説明したが、メタルコア両面にビルドアップ法により絶
縁層および配線パターンを多層に形成したものにも適用
できることはもちろんである。この場合の各絶縁層間の
配線パターンの接続はスルーホールめっき皮膜ではな
く、絶縁層にレーザー加工もしくはフォトリソグラフィ
ーによって穿孔した孔内に形成しためっき皮膜等の導体
部となる。
【0024】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【0025】
【発明の効果】請求項1によれば、半導体チップ搭載部
の周囲のメタルコアが露出しているのでそれだけ放熱性
に優れる。またこの露出部と半導体チップとをワイヤで
接続して、半導体チップ直下のメタルコアを電源プレー
ンもしくはグランドプレーンとして用いることができ、
電気特性にも優れる半導体装置とすることができる。請
求項2によれば、半導体チップに対応する他方の面の絶
縁層が除去されてメタルコアが露出されているので放熱
性に特に優れる。請求項3によれば、半導体チップ搭載
部の周囲および半導体チップに対応する他方の面の絶縁
層が除去されてメタルコアが露出されているので放熱性
に極めて優れる。また、メタルコアを電源プレーンもし
くはグランドプレーンとして用いることができる。請求
項4によれば、一方の面の半導体チップが搭載される部
位の絶縁層を除去し、メタルコアを露出させ、該露出し
たメタルコアの部位を半導体チップ搭載部に形成するこ
とにより、さらに一層放熱性に優れるものとすることが
できる。請求項5によれば、放熱性、電気的特性に優れ
る半導体装置を提供し得る。
の周囲のメタルコアが露出しているのでそれだけ放熱性
に優れる。またこの露出部と半導体チップとをワイヤで
接続して、半導体チップ直下のメタルコアを電源プレー
ンもしくはグランドプレーンとして用いることができ、
電気特性にも優れる半導体装置とすることができる。請
求項2によれば、半導体チップに対応する他方の面の絶
縁層が除去されてメタルコアが露出されているので放熱
性に特に優れる。請求項3によれば、半導体チップ搭載
部の周囲および半導体チップに対応する他方の面の絶縁
層が除去されてメタルコアが露出されているので放熱性
に極めて優れる。また、メタルコアを電源プレーンもし
くはグランドプレーンとして用いることができる。請求
項4によれば、一方の面の半導体チップが搭載される部
位の絶縁層を除去し、メタルコアを露出させ、該露出し
たメタルコアの部位を半導体チップ搭載部に形成するこ
とにより、さらに一層放熱性に優れるものとすることが
できる。請求項5によれば、放熱性、電気的特性に優れ
る半導体装置を提供し得る。
【図1】メタルコアの説明図である。
【図2】樹脂付き銅箔を積層した状態の説明図である。
【図3】銅箔を一部除去した状態の説明図である。
【図4】絶縁層をプラズマエッチングして一部除去した
状態の説明図である。
状態の説明図である。
【図5】スルーホールめっき皮膜等を形成した状態の説
明図である。
明図である。
【図6】配線パターンを形成した状態の説明図である。
【図7】パッケージ(BGA)に完成した状態の説明図
である。
である。
【図8】はんだボールを取り付けた状態の説明図である
(BGAパッケージ)。
(BGAパッケージ)。
【図9】片面にのみリング状凹部を設けた状態の説明図
である。
である。
【図10】他方の面にのみ凹部を設けた状態の説明図で
ある。
ある。
【図11】半導体チップ搭載部のメタルコアを露出させ
た状態の説明図である。
た状態の説明図である。
【図12】半導体装置に完成した状態の説明図である。
【図13】従来の半導体装置用パッケージ(BGA)の
説明図である。
説明図である。
20 半導体装置用パッケージ 21 メタルコア 22 黒色酸化膜 24 絶縁層 26 リング状凹部 27 凹部 30 スルーホールめっき皮膜 31、32 めっき皮膜 34、35 配線パターン 37 ソルダーレジスト層 38 半導体チップ搭載部 40 はんだボール 42 半導体チップ 43、44 ワイヤ 45 半導体装置
Claims (5)
- 【請求項1】 メタルコアと、該メタルコアの表裏に絶
縁層を介して形成され、メタルコアに形成されたスルー
ホールめっき皮膜および前記絶縁層に形成された導体部
を介して電気的に接続する配線パターンとを具備し、一
方の面に半導体チップの搭載部が形成され、他方の面に
外部接続部が形成される半導体装置用パッケージにおい
て、 前記半導体チップ搭載部の周囲の前記絶縁層が除去され
て前記メタルコアが露出していることを特徴とする半導
体装置用パッケージ。 - 【請求項2】 メタルコアと、該メタルコアの表裏に絶
縁層を介して形成され、メタルコアに形成されたスルー
ホールめっき皮膜および前記絶縁層に形成された導体部
を介して電気的に接続する配線パターンとを具備し、一
方の面に半導体チップの搭載部が形成され、他方の面に
外部接続部が形成される半導体装置用パッケージにおい
て、 前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴とする半導体装置
用パッケージ。 - 【請求項3】 メタルコアと、該メタルコアの表裏に絶
縁層を介して形成され、メタルコアに形成されたスルー
ホールめっき皮膜および前記絶縁層に形成された導体部
を介して電気的に接続する配線パターンとを具備し、一
方の面に半導体チップの搭載部が形成され、他方の面に
外部接続部が形成される半導体装置用パッケージにおい
て、 前記半導体チップ搭載部の周囲の前記絶縁層が除去され
て前記メタルコアが露出していると共に、 前記他方の面の、前記一方の面の前記半導体チップ搭載
部の投影部を含むエリアの前記絶縁層が除去されて前記
メタルコアが露出していることを特徴とする半導体装置
用パッケージ。 - 【請求項4】 前記一方の面の半導体チップが搭載され
る部位の前記絶縁層が除去されて前記メタルコアが露出
し、該露出したメタルコアの部位が半導体チップ搭載部
に形成されていることを特徴とする請求項1または3記
載の半導体装置用パッケージ。 - 【請求項5】 請求項1、3または4記載の半導体装置
用パッケージの前記半導体チップ搭載部に半導体チップ
が搭載され、該半導体チップと前記一方の面の配線パタ
ーンおよび該一方の面に露出する前記メタルコアの面と
がワイヤにより電気的に接続され、前記メタルコアが電
源プレーンもしくはグランドプレーンに形成されている
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25571799A JP2001085554A (ja) | 1999-09-09 | 1999-09-09 | 半導体装置用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25571799A JP2001085554A (ja) | 1999-09-09 | 1999-09-09 | 半導体装置用パッケージおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001085554A true JP2001085554A (ja) | 2001-03-30 |
Family
ID=17282681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25571799A Pending JP2001085554A (ja) | 1999-09-09 | 1999-09-09 | 半導体装置用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001085554A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219554A (ja) * | 2010-06-04 | 2010-09-30 | Hitachi Automotive Systems Ltd | 半導体装置及びそれを用いた電子制御装置 |
-
1999
- 1999-09-09 JP JP25571799A patent/JP2001085554A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219554A (ja) * | 2010-06-04 | 2010-09-30 | Hitachi Automotive Systems Ltd | 半導体装置及びそれを用いた電子制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
JPH11307674A (ja) | 半導体装置用パッケージおよびその製造方法 | |
JP3907845B2 (ja) | 半導体装置 | |
JP2000332145A (ja) | 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 | |
JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
JPH0897330A (ja) | チップキャリア及びその製造方法 | |
JP2001085554A (ja) | 半導体装置用パッケージおよび半導体装置 | |
JP4386763B2 (ja) | 半導体装置 | |
JP2000082760A (ja) | 半導体装置 | |
JPH08316360A (ja) | Ic実装構造 | |
JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
JPH08330472A (ja) | 半導体装置とその製造方法 | |
JP3177934B2 (ja) | マルチチップ半導体装置 | |
JP3074667B2 (ja) | チップキャリア及びその製造方法 | |
JPH09246416A (ja) | 半導体装置 | |
JP2000133745A (ja) | 半導体装置 | |
JP2501168B2 (ja) | 半導体装置及びその製造方法 | |
JP2872531B2 (ja) | 半導体モジュール基板,及びそれを用いた半導体装置 | |
TW202249125A (zh) | 半導體封裝襯底、其製造方法、半導體封裝及其製造方法 | |
JP3907002B2 (ja) | 半導体装置 | |
JP2000332155A (ja) | 半導体装置及びその製造方法 | |
JP3872395B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JPH1022411A (ja) | 半導体装置及びその製造方法 | |
JPH1116957A (ja) | Tab用テープキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
A977 | Report on retrieval |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |