JP2001085486A - 基板の評価方法 - Google Patents

基板の評価方法

Info

Publication number
JP2001085486A
JP2001085486A JP26373199A JP26373199A JP2001085486A JP 2001085486 A JP2001085486 A JP 2001085486A JP 26373199 A JP26373199 A JP 26373199A JP 26373199 A JP26373199 A JP 26373199A JP 2001085486 A JP2001085486 A JP 2001085486A
Authority
JP
Japan
Prior art keywords
defect
substrate
measurement
defects
light scattering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26373199A
Other languages
English (en)
Inventor
Hiroshi Matsushita
宏 松下
Kenichi Tokano
健一 都鹿野
Yoko Toyomaru
陽子 豊丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP26373199A priority Critical patent/JP2001085486A/ja
Publication of JP2001085486A publication Critical patent/JP2001085486A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 同一の基板において複数回の欠陥測定するに
あたり、基板全面において各欠陥測定間で対応する欠陥
を正確に対応づけし、基板上の欠陥の評価を精度良く行
う。 【解決手段】 本発明は、異なる測定で得られた欠陥の
位置座標から、特定方法で基準欠陥を選択し、基準欠陥
の座標が各測定間で同一になるよう各測定の座標系を変
換して各測定間の座標系を統一し、各測定間で対応する
欠陥を正確に対応づけすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンウエハ等の
基板の欠陥を検出して評価する基板の評価方法に関わ
る。
【0002】
【従来の技術】例えばシリコン基板のうちCZ−Si結
晶中にはgrown−in欠陥と呼ばれる結晶引き上げ
に起因する欠陥が存在することが知られている。TEM
やAFM等の手法を用いてそれらgrown−in欠陥
の実体解析が進められ、その実体はサイズ0.2μm程
度の八面体状の空洞(ボイド)であることが知られてい
る。
【0003】近年半導体素子の微細化が進みgrown
−in欠陥は素子サイズと同等になるため、それらの基
板に存在することにより素子特性に与える影響が懸念さ
れる。
【0004】例えば、grown−in欠陥のうち基板
内部に存在する八面体状の空洞(ボイド)はLSTD
(Laser Scattering Topogra
phyDefect)、また八面体状の空洞(ボイド)
が基板表面に露出した逆ピラミッド型の孔はCOP(C
rystal Originated Particl
e)と呼ばれている。特にCOPはゲート酸化膜耐圧の
劣化やDRAMのリークの原因となることが知られてい
る。
【0005】シリコン基板中のこのようなgrown−
in欠陥の低減を図るために、様々な基板処理が検討さ
れている。例えば基板を水素雰囲気中で高温熱処理する
方法がある。この方法によりCOPはほぼ完全に消滅す
るが、基板表面層の素子活性領域にはLSTDがわずか
に残留する。また、基板上にシリコン層をエピタキシャ
ル成長させる方法がある。この方法によりほぼgrow
n−in欠陥の存在しない素子活性領域を有する基板を
得ることができるが、エピ厚が薄い場合COP形状がエ
ピ層表面まで伝播してしまうことが知られている。
【0006】このように同一基板において基板処理によ
る欠陥の変化を追跡することでその消滅・生成に関する
知見を得ることができる。また基板深さ方向の欠陥の分
布を調べるために基板研磨前と基板研磨後の欠陥の変化
を追跡する場合もある。
【0007】一般に基板の欠陥の形状や位置情報を取得
するためには、光散乱トポグラフィやパーティクルカウ
ンタ等、光散乱を利用した方法が有効である。上述の如
く、同一基板に対しなんらかの処理を施しそれによる欠
陥の変化を追跡する際は、まず処理前に前記の如くの光
散乱を利用した方法で最初の欠陥測定を行い、再び処理
後に同様に欠陥測定する。さらに以下のような評価工程
を行う。すなわちそれぞれの欠陥測定で検知された欠陥
の座標から各測定間で検出された欠陥をそれぞれ対応づ
ける。最終的に処理前後の欠陥の変化に対する知見を得
る。
【0008】従来、異なる測定間で検出された欠陥をそ
れぞれ対応づけるには、基板面内に数点の基準となる欠
陥を決め、それらを基準欠陥として、各測定毎の基準欠
陥を重なりあうように位置合わせをする、すなわちそれ
ぞれの測定における基準欠陥の座標が同一となるように
各測定の座標系を統一することにより位置合わせを行
い、さらにその他の欠陥の対応づけを行っていた。
【0009】しかしこの方法では例えば処理前後で基準
欠陥となる欠陥の形が変化するなどの理由で基板面内で
部分的に位置の誤差が大きくなり、例えば200mmφ
の基板全面に亘って100μm以下の重ね合わせ精度を
得ることは困難であった。したがって各測定間で対応す
る欠陥を正確に対応づけし、欠陥の変化を正確に追跡す
ることが困難であった。
【0010】重ね合わせ精度を上げるにはより多くの基
準欠陥を採用すればよいが、時間がかかり多数の基準欠
陥を取るのは困難であるという欠点があった。また、元
々欠陥が少ない基板では基準欠陥を取ること自体難しい
という問題点があった。
【0011】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みてなされたものであって、同一の基板において複数
回の欠陥測定するにあたり、基板全面において各欠陥測
定間で対応する欠陥を正確に対応づけし、基板上の欠陥
の評価を精度良く行うことを可能にする基板の評価方法
を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明は、基板に含まれ
る欠陥の検知及び座標を取得する欠陥測定方法を用い同
一の基板に対して欠陥測定を行う複数回の欠陥測定工程
と、各回の欠陥測定で検知された欠陥間の対応づけを行
う評価工程とを行う基板の評価方法において、前記評価
工程は、前記基板面に長方形領域を設定し前記長方形領
域内において前記複数回の欠陥測定のうち基準となる回
の欠陥測定で検知された欠陥と、前記基準となる回以外
の回の欠陥測定で検知された欠陥との間で互いに位置が
近接している欠陥を複数個抽出する第1工程と、抽出さ
れた欠陥の、基準となる回の欠陥測定で取得された座標
と前記基準となる回以外の欠陥測定で取得された座標と
の間の差を求める第2工程と、この差を前記抽出された
欠陥の長方形領域の長手方向における位置に対してプロ
ットし直線的な変化をする欠陥を基準欠陥として抽出す
る第3工程と、前記基準欠陥の各回の欠陥測定における
座標が同一の座標で表されるよう各回の欠陥測定で取得
された欠陥の座標の座標系を統一する第4工程と、統一
された座標系にて表された各回の欠陥測定で取得された
欠陥間の対応づけを行う第5工程とを行うことを特徴と
する基板の評価方法である。
【0013】すなわち、本発明者らは、異なる欠陥測定
で得られた基板上の欠陥の位置座標の座標系を統一して
位置あわせを正確に行うにあたり、まず基板上にある長
方形領域を設定し、各測定毎に検出された欠陥のうち前
記領域に含まれる欠陥で、各測定間でその位置が近接し
ている欠陥同士を抽出し、前記抽出された欠陥同士の微
小な座標の違いを前記長方形領域中の長手方向の位置に
対してプロットすると、前記プロットはほぼ直線状にな
ることに着目した。一つの欠陥の座標が各測定毎にずれ
るのは主に基板の回転移動と平行移動によるためであ
り、したがって他の全ての欠陥も同一方向、同一距離に
回転移動及び平行移動を行う。そのため前記プロットが
ほぼ直線状になる。したがって最も多くのプロットの近
傍を通る直線を検索し、その直線から近傍のプロットが
各測定間で対応する欠陥であると判定し、基準欠陥とし
て用いる。さらにその基準欠陥の座標が各測定間で同一
になるよう各測定の座標系を変換すれば各測定間の座標
系は同一となり、正確に位置合わせを行うことができ
る。従って基板処理前後の欠陥の変化も容易に追跡する
ことができる。
【0014】
【発明の実施の形態】以下、実施例を参照しつつ本発明
を説明する。 実施例1 本発明の第1の実施例を、図1、図2、図3、図4を参
照して説明する。
【0015】本発明の基板の評価方法を用い基板に対す
る処理前後の欠陥の変化を追跡することができる。
【0016】本実施例では基板に研磨処理を施し、その
処理前後の結晶欠陥の状態を従来法および図1に示す如
くの本発明の方法で評価した。図1は本発明の基板の評
価方法を示すフローチャートである。
【0017】まず、可視光散乱トポグラフィを用いて欠
陥測定工程1を行い研磨処理前の基板表面に存在するL
STDの検出及び基板面内位置の座標を得た。可視光散
乱トポグラフィは波長690nmの可視光で基板面内を
走査し、基板の表層に存在する欠陥から発生する散乱光
を検出することによって欠陥を検出するものである。本
実施例の可視光散乱トポグラフィでは基板表面から約5
μm深さまでのLSTDを検出し、基板面内位置の座標
を得ることができた。
【0018】本発明においては基板に含まれる欠陥の検
知及び座標を取得する欠陥測定方法として可視光散乱ト
ポグラフィ以外により波長の短い光を用いた異物検査装
置や選択エッチングにより欠陥を顕在化させる方法など
を用いることができるが特に可視光散乱トポグラフィは
基板内部(〜5μm)の欠陥を非破壊かつ高感度で検知
できる評価方法であるため望ましい。
【0019】次に基板処理2を行った。基板処理として
は基板の表層を約0.5μm研磨した。これは素子活性
層となる基板表面から0.5μm深さ領域に存在するL
STDの分布を得るためである。
【0020】研磨を行った基板に対し再び可視光散乱ト
ポグラフィを用いて研磨前と同様に欠陥測定工程3を行
い、LSTDの基板面内位置の座標を得た。
【0021】次に研磨前後のLSTDの座標を元に従来
法及び本発明の評価工程の方法で研磨前後の基板のLS
TDの対応づけを行い、研磨後に消滅したと考えられる
LSTD、すなわち基板表面から0.5μm深さ未満に
存在するLSTDを追跡した。
【0022】従来法の評価工程は、基板面内3箇所で、
研磨で除去されず研磨前後の基板面内位置がほぼ対応し
ていると思われるLSTDを選び出しそれを基準欠陥と
し、それらが重なるよう位置合わせを行った。すなわち
基準欠陥の研磨前後の座標が一致するように各測定で検
出された欠陥の座標の座標系の補正を行った。補正方法
として研磨後の欠陥の座標の座標系をアフィン変換で研
磨前の欠陥の座標の座標系に変換した。
【0023】そして、研磨前後で150μm以下に接近
した散乱体があれば「対応あり」とし0.5μm以上の
深さに存在するLSTDと判断し、150μm以下に近
接した散乱体がなければ「対応なし」として0.5μm
未満の深さに存在する、研磨により消失したLSTDと
判断して抽出した。
【0024】従来法の評価工程で評価した研磨により消
失したLSTDの基板面内位置の分布を図2に示す。図
2に示すように基板の左上半分でLSTDが少ないとい
う特異な面内分布を呈している。結晶の対称性を考える
とLSTDがこのような面内分布を持つことは考えられ
ない。
【0025】原因を調査した結果、右下半分では研磨前
後のLSTD位置のずれが50μmであるのに対し、左
上半分では約300μmになっていた。すなわち左上半
分では位置のずれが大きく研磨で除去されたと誤った判
定がなされていた。
【0026】すなわち基準欠陥をとった場所に応じてあ
る特定の領域で位置合わせのずれが大きくなってしまっ
ていたことがわかる。
【0027】一方、前述のLSTDの基板面内位置の座
標から本発明の評価工程を用いて研磨前後の基板の評価
を行った。
【0028】本実施例においては、まず研磨で除去され
ず位置が対応していると思われるLSTDを選びそれを
基準欠陥として抽出する第1〜第3工程を行った。さら
に前記基準欠陥の研磨前後の座標が一致するように、研
磨後の他のLSTDの座標系の補正を行う第4工程を行
った。最後に統一された座標系で示された研磨前後のL
STDの対応づけを行う第5工程を行った。
【0029】図3に欠陥測定を行った基板の該略図を示
す。本発明の評価工程において前記第1〜第4工程は基
板面内を2以上の領域に分割し、各領域毎に行われるこ
とが望ましい。分割される領域は多ければ多いほど精度
が高くなる。
【0030】本実施例の評価工程は、図3に示すよう
に、まず基板31面内を4領域(上下左右)に分割して
各々の領域毎に下記に示す第1〜第4工程を行った。
【0031】以下に第1工程から第4工程を詳細に説明
する。
【0032】まず第1工程4を行った。図3に示すよう
に基板31面内の各領域にx方向に沿って幅1mm、長
さが1cm以上の細長いライン状の長方形領域32を設
定した。本発明において前記長方形領域32はアスペク
ト比1:5以上の長方形であることが望ましい。この領
域を外れると精度が悪くなる恐れがある。
【0033】次に研磨前後の欠陥測定により得られたL
STDの基板面内位置の座標から、前記長方形領域32
中に含まれるLSTDで、研磨前と研磨後の各座標値が
x軸方向、y軸方向共に1mm以内に接近しているLS
TDを抽出した。前記抽出を繰り返し、前記近接してい
るLSTDを抽出した。
【0034】次に第2工程5を行った。抽出されたそれ
ぞれのLSTDの研磨前の標と研磨後の座標の差(△
x、△y)を前記LSTDに対しそれぞれ求めた。
【0035】次に、第3工程6を行った。前記座標の差
(△x、△y)をy座標として、研磨前の各LSTDの
前記長方形領域中における長手方向に対する位置をx座
標としてプロットした。その結果を図4に示す。研磨前
後の座標の差が主に基板の回転と平行移動に起因するL
STDのプロットは、図4に示すようにプロットはほぼ
直線状に並ぶ。
【0036】ここで前記プロットが直線状に並ぶ根拠を
示す。座標系の回転角をθ、平行移動量を(x
)とすると
【数1】 ここで(x,y)、(x,y)は各々研磨前、
研磨後の欠陥の座標である。従って座標系のずれは(Δ
x,Δy)は
【数2】 (x,y)については長方形領域内の欠陥であるの
で、xの変化量に比べてyの変化量は無視できると
考えられる。特に長方形領域のアスペクト比が1:5以
上と高くなるに従って顕著である。
【0037】 従ってΔx=x(cosθ−1)−ysinθ+x ≒x(cosθ−1)+C Cは定数である。よってΔxはxに対して直線状の変
化を示す。Δyについても同様である。
【0038】図4においては最も多くのプロットの近傍
を通る直線を検索し、その直線からあるしきい値(ここ
では20μm)以内のプロットが研磨前後で対応するL
STDであると判定し、基準欠陥として抽出した。この
ような操作を4領域全てで繰り返し、全面で400個程
度の基準欠陥を抽出した。
【0039】次に第4工程7を行った。前記基準欠陥の
研磨前後の座標が同一の座標で表されるよう研磨前後の
座標系を統一する補正を行った。補正方法として研磨後
の座標系をアフィン変換で研磨前の座標系に座標変換し
た。
【0040】さらに第5工程8を行った。統一された座
標系で表された、研磨後のLSTDの面内位置と、研磨
前のLSTDの面内位置とを比較し、x、y方向共に1
50μm以下に接近した散乱体があれば「対応あり」と
し0.5μm以上の深さに存在するLSTDと判断して
抽出し、150μm以下に近接した散乱体がなければ
「対応なし」として0.5μm未満の深さに存在する研
磨により消失したLSTDと判断して別に抽出し、各回
の欠陥測定で検知された欠陥間の対応づけを行った。
【0041】本発明の評価工程で評価した研磨により消
失したLSTDの基板面内位置の分布を図5に示す。図
5に示すように、研磨前後のLSTDの位置のずれが5
0μm程度となり、0.5μm研磨で除去されたLST
Dの分布も面内で均一な分布となった。本実施例の方法
を用いることにより、基準欠陥を多くすることができ、
研磨前後の座標系の統一を基板全面に亘って正確に行
い、欠陥の分布を正しく評価できることが分かった。
【0042】一方本発明においては、第5工程にて対応
づけされた欠陥毎に基準となる回の欠陥測定による光散
乱強度に対してそれ以外の回の欠陥測定による光散乱強
度をプロットし、前記プロットから基板の評価を行う第
6工程を行うことにより、欠陥の種類を分離して評価す
る、薄膜成長時の膜厚を求めること、研磨取りしろを求
めること、エッチング量を求めること等さまざまな評価
を得ることができる。以下の実施例2以降にその一例を
示す。 実施例2 本発明の第2の実施例を図3及び図6、図7、図8、図
9を用いて説明する。
【0043】本発明の基板の評価方法に係る評価工程の
第1〜第5工程によって対応づけされた欠陥毎に基準と
なる回の欠陥測定による光散乱強度に対するそれ以外の
回の欠陥測定による光散乱強度をプロットし、前記プロ
ットが直線状に並ぶ欠陥群と、それ以外の欠陥群とに分
類する第6工程を行うことにより前記欠陥群の欠陥の種
類を分離して評価することができる。
【0044】欠陥の種類の違いとしては例えば基板表層
内部に生成するLSTD及び表面に生成するCOPの違
いがある。基板表面に生成するCOPと基板表層内部に
生成するLSTDとではデバイス不良のモードが異なる
ため、COPとLSTDとを分離して評価する必要があ
る。しかしながら可視光散乱トポグラフィであると基板
表面のCOPおよび表層内部に存在するLSTDを共に
検出し、基板表面に生成するCOPのみを分離して区別
して検出できない。一方パーティクルカウンタを用いる
と基板表面のCOPでも検出可能であるが、基板に熱処
理あるいはエピ成長などの基板熱処理を施すと基板表面
粗さが増大しそこから散乱光が生じるため、基板処理後
のCOPを正確に検出できないという欠点があった。
【0045】そこで本実施例では基板に熱処理を施し、
その処理前後のCOPを基板表層内部LSTDとを区別
して従来法及び本発明の方法で評価した。
【0046】まず、欠陥測定工程を行った。欠陥測定工
程は可視光散乱トポグラフィを用いて熱処理前の基板に
存在する欠陥の検出及び基板面内位置の座標を得た。さ
らに各欠陥に起因する光の光散乱強度を取得した。ま
た、光散乱を利用したパーティクルカウンタによって同
基板表面のCOPの面内位置の座標を取得した。
【0047】次に基板処理を行った。基板処理としては
基板を水素雰囲気中で30秒間、1000℃の熱処理を
行った。
【0048】熱処理を行った基板に対し欠陥測定工程を
行った。すなわち再び可視光散乱トポグラフィを用いて
熱処理前と同様に基板全面に渡る基板表層の欠陥の基板
面内位置の座標及び各LSTDに起因する光の光散乱強
度を取得した。また、光散乱を利用したパーティクルカ
ウンタによって同基板表面のCOPの面内位置の座標を
取得した。
【0049】次に熱処理前後の基板の欠陥及びCOPの
座標をもとに従来法及び本発明の評価工程の方法で熱処
理前後の基板の欠陥及びCOPの対応づけを行い、熱処
理により欠陥及びCOPの変化を追跡した。
【0050】従来法での評価工程は、可視光散乱トポグ
ラフィを用いてLSTDとCOPを、パーティクルカウ
ンタを用いてCOPの分布を熱処理前後で表示したのみ
である。その分布を図6に示す。熱処理前、LSTD、
COP共に基板全面に渡って分布していることが分か
る。一方熱処理後は可視光散乱トポグラフィで評価した
LSTDとCOPの分布はほとんど変化せず、パーティ
クルカウンタで評価したCOPはほぼ消滅したという結
果が得られた。
【0051】可視光散乱トポグラフィでは基板表面から
約5μm深さまでのLSTDを検出するために、図6の
可視光散乱トポグラフィでの検出結果は、熱処理で変化
する基板表面上のCOPと熱処理で変化しない基板表層
内部のLSTDの分布が現れているもの考えられる。
【0052】一方パーティクルカウンタは基板表面上の
異物しか検出しないため、図6の上記のパーティクルカ
ウンタでの検出結果は、熱処理で変化する基板表面上の
COPの変化が現れていることが考えられる。
【0053】しかしながら上記結果では以下の点が懸念
される。熱処理によって基板の表面に表面粗さが発生
し、表面粗さによって表面散乱光が生じ、微小なCOP
の検出を妨げていることが考えられる。特に感度の低い
パーティクルカウンタでは表面散乱によってCOPが全
く検出できなくなってしまう恐れがある。可視光散乱ト
ポグラフィでも表面散乱の影響はあるが、パーティクル
カウンタほど深刻ではない。
【0054】従って、上記結果からは、熱処理による正
確なCOPの変化を表しているとは言えない可能性があ
る。
【0055】一方、前述の欠陥の基板面内位置の座標か
ら本発明の評価工程を用いて熱処理前後の基板のCOP
の評価を行った。
【0056】本実施例においては、まず熱処理で消滅さ
れず位置が対応していると思われる欠陥を選び出しそれ
を基準欠陥として抽出する第1〜第3工程を行った。さ
らに前記基準欠陥の熱処理前後の座標が一致するよう
に、熱処理前後の他の欠陥の座標の補正を行う第4工程
を行った。最後に統一された測定系で示された熱処理前
後の欠陥の対応づけを行う第5工程を行った。さらに対
応づけされた欠陥毎に熱処理前の欠陥測定による光散乱
強度に対する熱処理後の光散乱強度をプロットし、前記
プロットから基板の評価を行う第6工程を行った。
【0057】本実施例の評価工程は、図3に示すように
基板面内を4領域(上下左右)に分割して各々の領域ご
とに下記に示す第1〜第4工程を行った。
【0058】以下に第1工程から第4工程を詳細に説明
する。
【0059】まず、第1工程を行った。実施例1と同様
に図3に示すような基板31面内の各領域にx方向に沿
って幅1mm長さが1cm以上の細長いライン状の長方
形領域32を設定した。次に熱処理前後の欠陥測定によ
り得られた欠陥の基板面内位置の座標から前記長方形領
域32中に含まれる欠陥で、熱処理前と熱処理後の各座
標値がx軸方向、y軸方向共に1mm以内に接近してい
るLSTDを抽出した。前記抽出を繰り返し、前記近接
している欠陥を複数個抽出した。
【0060】次に第2工程を行った。抽出されたそれぞ
れの欠陥の熱処理前の座標と熱処理後の座標の差(△
x、△y)を複数個の欠陥に対しそれぞれ求めた。
【0061】次に第3工程を行った。前記座標の差(△
x、△y)をy座標として、研磨前の各欠陥の前記長方
形領域中における長手方向に対する位置をx座標として
プロットした。実施例1でも述べたように熱処理前後の
座標の差が主に基板の回転と平行移動に起因する欠陥の
プロットはほぼ直線状になる。そこで最も多くのプロッ
トの近傍を通る直線を検索し、その直線からあるしきい
値(ここでは20μm)以内のプロットが熱処理前後で
対応する欠陥であると判定し、基準欠陥として抽出し
た。このような操作を4領域全てで繰り返し、全面で4
00個程度の基準欠陥を抽出した。
【0062】次に第4工程を行なった。前記基準欠陥の
熱処理前後の座標が同一の座標で表されるよう研磨前後
の座標を統一する補正を行った。補正方法として熱処理
の座標系をアフィン変換で研磨前の測定系の座標に変換
した。
【0063】さらに第5工程を行った。統一された座標
系で表された研磨前後の欠陥の面内位置と、熱処理前の
欠陥の面内位置とを比較し、x、y方向共に150μm
以下に接近した欠陥があれば「対応あり」とした。
【0064】次に、第6工程を行った。第5工程で「対
応あり」と判断された各欠陥について処理前後の光散乱
強度をプロットした。その結果を図7に示す。これは各
欠陥の熱処理前の光散乱強度を横軸、熱処理後の光散乱
強度を縦軸にとったものである。
【0065】大部分の欠陥はグラフの中央にプロット群
を形成する(主分布と呼ぶことにする)。これは熱処理
で変化しなかった基板表層内部の欠陥と推測される。主
分布から外れたプロットも存在し、特に下方にずれたも
のが多いことが分かる。これは熱処理で光散乱強度が低
下した欠陥である。通常基板表層の欠陥(LSTD)は
本実施例で行った極短時間の熱処理では形をほとんど変
えないことがわかっている。従ってこの光散乱強度が低
下した欠陥は、熱処理によって消滅途中にあるCOPで
あると推測される。実際にこの散乱体を特定された座標
を元にAFMで実体観察した所、深さが約10nmの丸
い窪みが観察され、COPであることを確認した。
【0066】さらにここで熱処理の温度を1050℃、
1100℃、1150℃と変化させた場合に行った同様
の評価結果を図7に併記する。主分布から下方に外れた
プロット数が次第に減少し、1150℃ではほとんどな
いことが分かる。すなわち低温の熱処理後には基板表面
に残留するCOPが存在し、温度の上昇と共に次第に減
少していることがわかった。
【0067】一般のパーティクルカウンタでは、熱処理
後のCOPの観察は不可能であり、本発明の方法を用い
ることによって初めてその検出が可能となった。
【0068】なお熱処理後に消滅した散乱体は、熱処理
によって消滅したCOPと考えられる。この消滅したC
OPと、消滅途中にあるCOPを合わせたものが、熱処
理前に基板表面に存在していた全COPと考えられる。
消滅途中にあるCOPとして、図7中に三角形の枠で囲
った範囲内にある欠陥を抽出した。熱処理前の全COP
と、熱処理後に残留したCOPの分布を図8に示す。熱
処理後基板中央部に残留COPが特に多い傾向が分か
る。また熱処理後に残留したCOP数を、熱処理前の全
COP数で割ったもの(COPの残留割合)を図9に示
す。熱処理温度が上昇するにつれ、残留割合が次第に減
少していく様子が分かる。 実施例3 次に本発明の第3の実施例を図10及び図11を用いて
説明する。
【0069】基板処理が薄膜成長処理であり、本発明の
基板の評価方法に係る評価工程の第1〜第5工程によっ
て対応づけされた欠陥毎に基準となる回の欠陥測定によ
る光散乱強度に対してそれ以外の回の欠陥測定による光
散乱強度をプロットし、前記プロットがほぼ直線的に並
ぶ欠陥群を抽出し、前記抽出された欠陥群の前記プロッ
トを直線回帰した傾きを算出する第6工程を行うことに
より薄膜成長時の膜厚を求めることができる。
【0070】一般にエピタキシャルウエハのエピ厚を求
めるには従来光干渉を利用した方法が用いられてきた
が、エピ厚と基板の比抵抗が同程度のエピタキシャルウ
エハには適用できない問題があった。
【0071】そこで本実施例では基板にエピタキシャル
成長を施し、その処理前後の結晶欠陥の変化を従来法お
よび本発明の方法で評価すると同時にエピ厚を求めた。
【0072】まず、欠陥測定工程を行った。欠陥測定工
程は可視光散乱トポグラフィを用いて基板全面にわたっ
てエピ成長前の基板に存在する欠陥の検出及び基板面内
位置の座標を得た。さらに各欠陥に起因する光散乱強度
を取得した。
【0073】次に基板処理を行った。基板処理としては
基板にエピタキシャル層を成長させた。エピタキシャル
成長の条件としては、まず1000℃で30秒間水素中
でべーキングを行い、その後同温度でSiHガスによ
りエピタキシャル層を成長させた。エピ厚は1μm、3
μm、5μmのものを作製した。
【0074】エピタキシャル成長を行った基板に対し欠
陥測定工程を行った。すなわち再び可視光散乱トポグラ
フィを用いてエピタキシャル成長前と同様に基板前面に
わたって基板に存在する欠陥の基板面内位置の座標及び
光散乱強度を取得した。
【0075】そして実施例2と同様の方法により、第1
〜第5工程及び第5工程で対応づけされ「対応あり」と
判断された欠陥毎にエピタキシャル成長前の光散乱強度
に対するエピタキシャル成長後の光散乱強度をプロット
し、前記プロットから基板の評価を行う第6工程を行っ
た。エピタキシャル成長前後の欠陥の光散乱強度をプロ
ットした結果を図10に示す。これは横軸にエピタキシ
ャル成長前の光散乱強度、縦軸にエピタキシャル成長後
の光散乱強度を取ったものである。
【0076】なお今回の測定においては、光散乱強度が
検出器の上限を超えて飽和しないように感度を調節し
た。
【0077】図10において大部分の欠陥はグラフの中
央部にプロットが直線状に並ぶ主分布を形成し、一部そ
こから上下に離れた欠陥があることが分かる。主分布は
水素べーク、エピタキシャル成長を通して変化しなかっ
た基板表層内部の欠陥と考えられる。
【0078】ここで主分布の傾きがエピ厚によって変化
していることが分かる。これはエピタキシャル層が厚く
なると、基板内部のLSTDからの散乱光がエピ層中で
吸収され減衰するためである。逆にこの減衰率からエピ
厚を求めることができる。
【0079】すなわち主分布の傾きをkとすると、エピ
厚tは、 t=−(ξ/2)・Ln(k/a) (1) で求められる。ここでξは測定に用いた光のエピ層中で
の侵入深さ、aはエピ成長前後での装置の感度変動であ
る。kは主分布に属するプロットを最小2乗法で直線回
帰することで求めた。この方法でエピ厚を求めた結果を
図10中に併記する。
【0080】なお今回作製したエピタキシャル基板は、
基板とエピタキシャル層の比抵抗がほぼ同等のものであ
る。
【0081】従来の光干渉を用いる方法ではエピタキシ
ャル層と基板の比抵抗が同程度である場合エピ厚を求め
ることができなかったが、本実施例の手法により0.1
μmの精度でエピ厚を求めることができることが分かっ
た。
【0082】次に主分布から外れた欠陥に着目すると、
エピ厚が1μmと薄い場合、主分布の上下にプロットが
存在することが分かる。エピ厚を3μm,5μmと厚く
していくと、主分布から下方にずれたプロットは存在し
続けるが、上方のプロット数は次第に減少していくこと
が分かる。
【0083】実施例2に示したように、今回のエピタキ
シャル成長において行った1000℃30sの水素べ一
クでは、初めに基板表面に存在していたCOPは30%
程度残留することが分かっている。
【0084】主分布の下方に位置するプロットは水素べ
ーク終了時に基板表面に残留したCOPがエピタキシャ
ル層を通して見えているもので、エピタキシャル層へは
COPの形状が伝播していないと考えられる。
【0085】一方主分布の上方に位置するプロットは、
エピタキシャル層中での光吸収による減衰以上の光散乱
強度を示していることより、エピタキシャル層の表面ま
でCOPが伝播している、すなわち基板COPの影響で
エピタキシャル層の表面にもCOP状の窪みが生じてい
ると考えられる。このようなエピタキシャル層へのCO
Pの伝播はエピ層が厚いほど減少し、5μmのエピ厚で
はほとんど生じていないと考えられる。
【0086】水素べ一クの温度を1100℃にし、約3
μmのエピタキシャル成長をさせた場合について同様に
基板の欠陥を評価しエピタキシャル成長前後の欠陥の光
散乱強度をプロットした結果を図11に示す。1000
℃の場合と異なり、主分布の上方に位置するプロットが
ほとんど存在しないことが分かる。実施例2で示したよ
うにこの水素べークの条件では基板表面のCOPはほぼ
消滅し、エピタキシャル層表面にも窪みは生じていない
ことが分かる。 実施例4 次に本発明の第4の実施例を図12、図13、図14を
参照して説明する。
【0087】基板処理が研磨処理であり、本発明の基板
の評価方法に係る評価工程の第1〜第5工程によって対
応づけされた欠陥毎に基準となる回の欠陥測定による光
散乱強度に対してそれ以外の回の欠陥測定による光散乱
強度をプロットし、前記プロットがほぼ直線的に並ぶ欠
陥群を抽出し、前記抽出された欠陥群の前記プロットを
直線回帰した傾きを算出する第6工程を行うことによ
り、研磨取りしろを求めることができる。
【0088】基板を再研磨した際の研磨取りしろを求め
るには、従来基板の厚みを静電容量より算出し研磨前後
の差として測定していた。しかしこの方法では1μm程
度の精度しかなく、極表層の上方を得るためには1μm
以下の研磨を行った場合、その研磨取りしろを正確に求
めることができなかった。
【0089】そこで本実施例では基板表層を研磨し、研
磨前後の各欠陥の変化を評価することによって研磨取り
しろを求めるものである。
【0090】Czochralski法によって作成さ
れた基板に、水素雰囲気中1200℃で1時間の熱処理
を行なった。
【0091】この基板に対し欠陥測定工程を行った。欠
陥測定工程は可視光散乱トポグラフィを用いて基板全面
にわたって基板表層約5μm深さまでに存在する欠陥の
面内位置の座標および各欠陥に起因する光散乱強度を取
得した。
【0092】次に基板処理を行った。基板処理としては
この基板表層を1μm以下の研磨取りしろで研磨した。
【0093】研磨後欠陥測定工程を行った。すなわち再
び可視光散乱トポグラフィで研磨前と同様に基板前面に
わたって基板に存在する欠陥の基板面内位置の座標及び
光散乱強度を取得した。
【0094】そして実施例2と同様の方法により、第1
〜第5工程及び第5工程で対応づけされ「対応あり」と
判断された欠陥、すなわち研磨で消失しない欠陥毎に研
磨前の光散乱強度に対する研磨後の光散乱強度をプロッ
トし、前記プロットから基板の評価を行う第6工程を行
った。研磨前後の欠陥の光散乱強度をプロットした結果
を図12に示す。これは横軸に研磨前光散乱強度、縦軸
に研磨後光散乱強度を採ったものである。
【0095】図12において大部分の欠陥はグラフの中
央部にプロットが直線状に並ぶ主分布があり、一部そこ
から外れた欠陥が存在することが分かる。主分布はプロ
ットは研磨で残留した基板表層内部のLSTDと考えら
れる。これらのLSTDは基板表層が研磨で除去される
ことにより、光散乱強度が研磨取りしろ分増加してい
る。これを利用し主分布の傾きより研磨取りしろを求め
ることができる。
【0096】すなわち主分布の傾きkより、研磨取りし
ろtは、 t=(ξ/2)・Ln(k/a) (2) ξ、aは(1)式で用いたものと同じである。kは主分
布に属しているプロットを最小2乗法で直線回帰して求
めた。
【0097】研磨取りしろを各種変化させた試料につい
て、(2)式で求めた研磨取りしろと、研磨前後で静電
容量法で測定した基板の厚みの差より求めた値とを比較
した結果を図13に示す。両者に明確な相関は見られな
かった。
【0098】ここで研磨前後に座標が対応する割合(=
対応率)を両方法で求めた研磨取りしろに対してプロッ
トした結果を図14、図15に示す。研磨取りしろが増
大するにつれ、除去される欠陥が増加し、対応率は単調
に減少していくはずである。(2)式で求められた研磨
取りしろに対しては、確かに対応率が単調に減少してい
く傾向が見られた。一方、基板の厚み差より求めた研磨
取りしろに対しては、バラツキが大きいことが分かる。
すなわち(2)式で求められた研磨取りしろの方がより
正確な値が求められていると考えられる。これは基板の
厚み差より求める場合、基板の厚み(=700μm前
後)に対する研磨取りしろ(1μm以下)の変化分がご
く僅かであることに起因する。一方(2)式では光の侵
入深さ(=4μm)に対する変化を求めることになるの
で、相対的な変化量が大きく誤差がより少なくなるため
と考えられる。
【0099】また単にごく少数の欠陥の光散乱強度変化
より研磨取りしろを求めた場合、光散乱強度の測定値に
バラツキがあるため、厚みの差から求めた場合と精度は
あまり変わらなくなってしまうおそれがある。この実施
例のように、多数の欠陥について最小2乗法を適用する
ことにより、精度を上げることができる。
【0100】次に主分布から外れたプロットに着目する
と、主分布の上方にプロットが多く分布していることが
分かる。これは研磨によって基板表面に露出しCOPと
なった欠陥と考えられる。これはCOP化することで、
研磨取りしろ分の光吸収以上に光散乱強度が増している
ためと考えられる。これを利用して研磨後の評価結果に
ついて、基板表層内部のLSTDと表面のCOPを分離
して評価することができる。すなわち図12において、
三角形の枠内に位置する欠陥を研磨でCOP化したLS
TDと判別した。次にCOP化したLSTDについて、
研磨前の光散乱強度と(2)式で求めた研磨取りしろを
用いて、LSTDのサイズを求めた。すなわち研磨前の
光散乱強度をI、研磨取りしろをtとすると、LSTD
の直径Rは、 R=A・(I・exp(2t/ξ))(1/n) (3) A,nは測定された光散乱強度を直径に換算するための
定数である。(3)式を用いて各研磨面上に露出したL
STDの研磨前の直径を主分布より求めた研磨取りしろ
に対してプロットした結果を図16に示す。表面からの
深さが増すにつれ、LSTDサイズが増大していること
が分かる。
【0101】従来研磨した基板を、パーティクルカウン
タで評価し、研磨でCOP化したLSTDの大きさを光
散乱強度から求めていた場合、検知されるサイズが研磨
でLSTDのどの断面で切断されるかによって変化して
いた。そのため研磨面上に位置するLSTDの正確なサ
イズが求められなかった。本実施例の方法によれば、あ
る特定の深さのLSTDサイズを正確に求めることがで
きる。 実施例5 次に本発明の第5の実施例を、図17を参照して説明す
る。
【0102】この実施例は実施例3の方法によるエピ厚
測定方法を用いて、エピ厚の面内分布を求めたものであ
る。
【0103】まず、実施例3と同様にエピ成長前の欠陥
測定工程、基板処理として約3μm厚のエピタキシャル
成長、及びエピ成長後の欠陥処理工程を行った。
【0104】そして実施例3と同様に、評価工程の第1
から第5工程及び第5工程で対応づけされ「対応あり」
と判断された欠陥毎にエピタキシャル成長前の光散乱強
度に対するエピタキシャル成長後の光散乱強度をプロッ
トし、前記プロットから基板の評価を行う第6工程を行
った。
【0105】基板上を1cmのメッシュに区切り、各メ
ッシュ毎にメッシュ内の欠陥について各々プロットし、
主分布の傾きを求めた。ここで主分布の傾きを求める
際、まず最も多くのプロットを通る直線を検索し、次に
あるしきい値を設定し、直線からしきい値以内に位置す
るプロットを求め、そのプロットについて最小2乗法に
より主分布の傾きを求めた。そして(1)式により各メ
ッシュ内のエピ厚を求めた。
【0106】上記操作を全てのメッシュについて繰り返
し、エピ厚の面内分布を求めた。その結果を図17に示
す。このようにマスデータを最小2乗回帰することによ
り、従来正確なエピ厚が求められなかった基板とエピ層
の比抵抗が同程度のエピウエハについて、エピ厚の面内
分布が求められることが分かった。 実施例6 次に本発明の第6の実施例を、図18を用いて説明す
る。
【0107】本実施例は、欠陥を用いた位置合わせが困
難な低欠陥密度基板について、基板処理として研磨処理
を施し本発明の評価工程を行い、研磨前後の欠陥の変化
を示したものである。
【0108】まず、欠陥測定工程を行った。欠陥測定工
程は可視光散乱トポグラフィを用いて基板全面にわたっ
て基板表層約5μm深さまでに存在する欠陥の面内位置
の座標および各欠陥に起因する光散乱強度を取得した。
本実施例で用いた基板は結晶欠陥が少なく、欠陥密度は
約2cm−2程度であった。
【0109】次に基板処理を行った。基板処理としては
この基板表層を0.2μm程度研磨した。
【0110】研磨後欠陥測定工程を行った。すなわち再
び研磨前と同様に可視光散乱トポグラフィで基板全面に
わたって基板に存在する欠陥の基板面内位置の座標及び
光散乱強度を取得した。
【0111】次に実施例1と同様に第1〜第3工程を行
った。座標の差(△x、△y)をy座標として、研磨前
の各欠陥の前記長方形領域中における長手方向に対する
位置をx座標としてプロットした。その結果を図18に
示す。欠陥密度が低いためプロット数が少ないが、明ら
かに直線状に並んだプロット列が存在することが分か
る。そこで最も多くのプロットの近傍を通る直線を検索
し、その直線からあるしきい値(ここでは20μm)以
内のプロットが研磨前後で対応する欠陥であると判定
し、基準欠陥として抽出した。このような操作を4領域
全てで繰り返し、全面で40個程度の基準欠陥を抽出し
た。
【0112】さらに実施例1と同様にして第5工程を行
い、研磨により消失した欠陥の基板面内位置を調べるこ
とが可能となった。
【0113】従来極端に欠陥が少ない基板に対して、基
板に何らかの処理を施して欠陥の変化を追跡する場合、
位置が対応する欠陥が見つけられず、研磨前後の欠陥の
座標の位置合わせを基板全面にわたって正確に行い、欠
陥の分布を正しく評価することは困難であった。本発明
の方法によれば、広範囲の欠陥について位置ずれの傾向
を把握できるため、低欠陥密度の基板に対しても座標の
対応を求めることができる。 実施例7 次に本発明の第7の実施例を説明する。
【0114】本実施例は同一の基板を可視光散乱トポグ
ラフィとパーティクルカウンタで欠陥測定し本発明の評
価工程を行い検出された欠陥の座標の座標系を統一して
評価したものである。
【0115】試料としてCzochralski法によ
って作製された基板を用いた。前記基板に対しパーティ
クルカウンタで欠陥を測定したところ基板全面で625
個の欠陥が検出された。同基板を可視光散乱トポグラフ
ィで欠陥を測定した結果、14325個の欠陥が検出さ
れた。両者の測定結果を実施例1と同様に評価工程の第
1〜第5工程を行ったところ、596個の欠陥で位置が
対応することが判明した。これらは基板上のCOPであ
ると考えられる。位置が対応したものについて、可視光
散乱トポグラフィ上での光散乱強度を調べると、検出器
の上限である飽和レベルに達しているものが8割を占め
ていることが分かった。パーティクルカウンタではこれ
らのCOPは検出下限付近の光散乱強度であり、COP
の検出感度において可視光散乱トポグラフィの感度が高
いことが分かる。 実施例8 次に本発明の第8の実施例を説明する。
【0116】本実施例は基板の欠陥の位置とそれを用い
たデバイスのデバイス不良の位置とを測定し本発明の評
価工程を行いそれらの座標の座標系を統一して評価した
ものである。
【0117】まず基板を可視光散乱トポグラフィで評価
し、LSTD・COPの座標を特定た。次にこの基板を
PROMの工程に投入し、実際のデバイスを作製し
た。作製したEPROMの検査を行ない、動作不良を
起こしたbitを特定し、基板面上の座標を求めた。次
に実施例1で示した方法を用い動作不良を起こしたbi
tに対応するLSTD・COPが存在しないか調べた。
結果動作不良を起こしたbitの30%に対して可視光
散乱トポグラフィが検出していたLSTD・COPが対
応していることが分かった。すなわちLSTD・COP
がEPROMの動作不良の原因の一つであることが分
かった。
【0118】実施例7,8に示すように、異なる装置間
の評価結果に対しても、本発明の方法を適用し、欠陥を
多面的に評価できることが分かった。 実施例9 次に本発明の第9の実施例を説明する。
【0119】本実施例は、基板表層を化学的にエッチン
グし、エッチング前後の各欠陥の変化を評価することに
よってエッチング量を求めるものである。
【0120】基板に対して欠陥測定工程を行った。欠陥
測定工程は可視光散乱トポグラフィを用いて基板全面に
わたって基板表層約5μm深さまでに存在する欠陥の面
内位置の座標および各欠陥に起因する光散乱強度を取得
した。
【0121】次に基板処理を行った。基板処理はH
−H−NHOHの混合薬液を用い、一般にSC
−1洗浄と呼ばれるエッチング処理を施した。
【0122】エッチング処理後欠陥測定工程を行った。
すなわち再び可視光散乱トポグラフィでエッチング前と
同様に基板全面にわたって基板に存在する欠陥の基板面
内位置の座標及び光散乱強度を取得した。
【0123】そして実施例4と同様の方法により、第1
〜第5工程及び第5工程で対応づけされ「対応あり」と
判断された欠陥、すなわちエッチングで消失しない欠陥
毎に研磨前の光散乱強度に対するエッチング後の光散乱
強度をプロットし、前記プロットから基板の評価を行う
第6工程を行った。エッチング前後の光散乱強度をプロ
ットした結果、図12と同様大部分の欠陥はグラフの中
央部にプロットが直線状に並ぶ主分布があり、一部そこ
から外れた欠陥が存在することが分った。主分布はエッ
チングで残留した基板表層内部のLSTDと考えられ
る。このSC−1洗浄を繰り返したのち、上記と同様の
評価を行うと、これらのLSTDは基板表層がエッチン
グで除去されることにより、光散乱強度がエッチング処
理分増加している。これを利用し実施例4と同様にして
主分布の傾きよりエッチング量を求めることができる。
【0124】
【発明の効果】本発明によれば同一の基板において複数
回の欠陥測定をするにあたり、基板全面において各欠陥
測定間で対応する欠陥を正確に対応づけし、基板上の欠
陥の評価を精度良く行うことを可能にする事ができる。
【図面の簡単な説明】
【図1】 図1は本発明の基板の評価方法を示すフロー
チャート。
【図2】 従来法の評価工程で評価した研磨により消失
したLSTDの基板面内位置の分布を示す図。
【図3】 欠陥測定を行った基板の該略図。
【図4】 実施例1の基板の研磨前の各LSTDの前記
長方形領域中における長手方向に対する位置及び研磨前
後の各欠陥の座標の差(△x、△y)を示す特性図。
【図5】 本発明の評価工程で評価した研磨により消失
したLSTDの基板面内位置の分布を示す図。
【図6】 従来法の評価工程で評価した熱処理により消
滅したLSTDの基板面内位置の分布を示す図。
【図7】 実施例2の基板の欠陥の処理前後の光散乱強
度の関係を示す特性図。
【図8】 実施例2の基板の熱処理前の全COPと、熱
処理後に残留したCOPの分布を示す図。
【図9】 実施例2の基板の熱処理後のCOPの残留割
合と熱処理温度の関係を示す特性図。
【図10】 実施例3の基板の欠陥のエピタキシャル成
長前後の光散乱強度の関係を示す特性図。
【図11】 実施例3の基板の欠陥のエピタキシャル成
長前後の光散乱強度の関係を示す特性図。
【図12】 実施例4の基板の欠陥の研磨前後の光散乱
強度の関係を示す特性図。
【図13】 実施例4の基板の主分布より求めた研磨取
りしろと基板の厚みの差より求めた研磨取りしろの値と
の関係を示す特性図。
【図14】 実施例4の基板の研磨前後に座標が対応す
る割合(=対応率)と主分布より求めた研磨取りしろと
の関係を示す特性図。
【図15】 実施例4の基板の研磨前後に座標が対応す
る割合(=対応率)と厚み差より求めた研磨取りしろの
関係を示す特性図。
【図16】 実施例4の基板のLSTDの研磨前の直径
を主分布より求めた研磨取りしろとの関係を示す特性
図。
【図17】 実施例5の基板のエピ厚の面内分布を示す
図。
【図18】 実施例6の基板の研磨前の各LSTDの前
記長方形領域中における長手方向に対する位置及び研磨
前後の各欠陥の座標の差(△x、△y)を示す特性図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01B 21/30 G01B 21/30 Z G01N 21/88 G01N 21/88 J 21/956 21/956 A // G01B 11/06 G01B 11/06 Z 21/02 21/02 Z (72)発明者 都鹿野 健一 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 豊丸 陽子 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内 Fターム(参考) 2F065 AA03 AA30 AA49 AA61 CC19 DD06 FF41 QQ00 QQ36 QQ41 QQ51 2F069 AA03 AA46 AA47 AA60 BB15 DD15 DD30 GG04 GG07 HH30 NN00 NN13 NN25 2G051 AA51 AB07 AC01 EA08 EC01 EC02 EC03 ED05 ED08 4M106 AA01 BA04 BA11 BA20 CA42 CA48 CB19 CB20 DA15 DB07 DB20 DH03 DH12 DH55 DH56 DH57 DJ18 DJ19

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】基板に含まれる欠陥の検知及び座標を取得
    する欠陥測定方法を用い同一の基板に対して欠陥測定を
    行う複数回の欠陥測定工程と、各回の欠陥測定で検知さ
    れた欠陥間の対応づけを行う評価工程とを行う基板の評
    価方法において、前記評価工程は、前記基板面に長方形
    領域を設定し前記長方形領域内において前記複数回の欠
    陥測定のうち基準となる回の欠陥測定で検知された欠陥
    と、前記基準となる回以外の回の欠陥測定で検知された
    欠陥との間で互いに位置が近接している欠陥を複数個抽
    出する第1工程と、抽出された欠陥の、基準となる回の
    欠陥測定で取得された座標と前記基準となる回以外の欠
    陥測定で取得された座標との間の差を求める第2工程
    と、この差を前記抽出された欠陥の長方形領域の長手方
    向における位置に対してプロットし直線的な変化をする
    欠陥を基準欠陥として抽出する第3工程と、前記基準欠
    陥の各回の欠陥測定における座標が同一の座標で表され
    るよう各回の欠陥測定で取得された欠陥の座標の座標系
    を統一する第4工程と、統一された座標系にて表された
    各回の欠陥測定で取得された欠陥間の対応づけを行う第
    5工程とを行うことを特徴とする基板の評価方法。
  2. 【請求項2】前記評価工程の第1〜第4工程は、基板面
    内を2つ以上の領域に分割し各領域毎に行われることを
    特徴とする請求項1記載の基板の評価方法。
  3. 【請求項3】前記第3工程において抽出される基準欠陥
    は各領域で3個以上であることを特徴とする請求項2記
    載の基板の評価方法。
  4. 【請求項4】前記評価工程の第1工程において設定され
    る長方形領域はアスペクト比1:5以上の長方形である
    ことを特徴とする請求項1記載の基板の評価方法。
  5. 【請求項5】前記欠陥測定工程は、少なくとも基板に処
    理を施す前及び後に行われることを特徴とする請求項1
    記載の基板の評価方法。
  6. 【請求項6】基板に含まれる欠陥の検知、座標及び前記
    欠陥に起因する光散乱強度を取得する欠陥測定方法を用
    い同一の基板に対して特定処理を施す前及び前記特定処
    理を施した後に欠陥測定を行う欠陥測定工程と、各回の
    欠陥測定で検知された欠陥間の対応づけを行う評価工程
    とを行う基板の評価方法において、前記評価工程は、前
    記基板面に長方形領域を設定し前記長方形領域内におい
    て、前記複数回の欠陥測定のうち基準となる回の欠陥測
    定で検知された欠陥と、前記基準となる回以外の回の欠
    陥測定で検知された欠陥との間で互いに位置が近接して
    いる欠陥を複数個抽出する第1工程と、抽出された欠陥
    の、基準となる回の欠陥測定で取得された座標と前記基
    準となる回以外の欠陥測定で取得された座標との間の差
    を求める第2工程と、前記差を前記抽出された欠陥の長
    方形領域の長手方向における位置に対してプロットし直
    線的な変化をする欠陥を基準欠陥として抽出する第3工
    程と、前記基準欠陥の各回の欠陥測定における座標が同
    一の座標で表されるよう各回の欠陥測定で取得された欠
    陥の座標の座標系を統一する第4工程と、統一された座
    標系にて表された各回の欠陥測定で取得された欠陥間の
    対応づけを行う第5工程と、対応づけされた欠陥毎に基
    準となる回の欠陥測定による光散乱強度に対してそれ以
    外の回の欠陥測定による光散乱強度をプロットし前記プ
    ロットから基板の評価を行う第6工程を行うことを特徴
    とする基板の評価方法。
  7. 【請求項7】前記評価工程の前記第6工程は、対応づけ
    された欠陥毎に基準となる回の欠陥測定による光散乱強
    度に対するそれ以外の回の欠陥測定による光散乱強度を
    プロットし、前記プロットが直線状に並ぶ欠陥群と、そ
    れ以外の欠陥群とに分類することにより前記欠陥群の欠
    陥の種類を分離して評価することを特徴とする請求項6
    記載の基板の評価方法。
  8. 【請求項8】前記特定処理は薄膜成長処理であり、かつ
    前記評価工程の第6工程は、対応づけされた欠陥毎に基
    準となる回の欠陥測定による光散乱強度に対してそれ以
    外の回の欠陥測定による光散乱強度をプロットし、前記
    プロットがほぼ直線的に並ぶ欠陥群を抽出し、前記抽出
    された欠陥群の前記プロットを直線回帰した傾きより、
    薄膜成長時の膜厚を求めることを特徴とする請求項6記
    載の基板の評価方法。
  9. 【請求項9】前記特定処理は研磨処理であり、かつ前記
    評価工程の前記第6工程は、対応づけされた欠陥毎に基
    準となる回の欠陥測定による光散乱強度に対してそれ以
    外の回の欠陥測定による光散乱強度をプロットし、前記
    プロットがほぼ直線的に並ぶ欠陥群を抽出し、前記抽出
    された欠陥群の前記プロットを直線回帰した傾きより、
    研磨取りしろを求めることを特徴とする請求項6記載の
    基板の評価方法。
  10. 【請求項10】前記特定処理はエッチング処理であり、
    かつ前記評価工程の前記第6工程は、対応づけされた欠
    陥毎に基準となる回の欠陥測定による光散乱強度に対し
    てそれ以外の回の欠陥測定による光散乱強度をプロット
    し、前記プロットがほぼ直線的に並ぶ欠陥群を抽出し、
    前記抽出された欠陥群の前記プロットを直線回帰した傾
    きより、エッチング量を求めることを特徴とする請求項
    6記載の基板の評価方法。
JP26373199A 1999-09-17 1999-09-17 基板の評価方法 Withdrawn JP2001085486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26373199A JP2001085486A (ja) 1999-09-17 1999-09-17 基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26373199A JP2001085486A (ja) 1999-09-17 1999-09-17 基板の評価方法

Publications (1)

Publication Number Publication Date
JP2001085486A true JP2001085486A (ja) 2001-03-30

Family

ID=17393524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26373199A Withdrawn JP2001085486A (ja) 1999-09-17 1999-09-17 基板の評価方法

Country Status (1)

Country Link
JP (1) JP2001085486A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016533A (ja) * 2006-07-04 2008-01-24 Sumco Techxiv株式会社 ウェーハ上の粒子の位置を解析する装置およびコンピュータプログラム
JP2011209271A (ja) * 2011-01-19 2011-10-20 Lasertec Corp 検査装置及び欠陥分類方法
JP2011209085A (ja) * 2010-03-30 2011-10-20 Ckd Corp 錠剤検査装置及びptp包装機
JP2011211035A (ja) * 2010-03-30 2011-10-20 Lasertec Corp 検査装置並びに欠陥分類方法及び欠陥検出方法
CN101929846B (zh) * 2009-06-18 2012-05-30 中芯国际集成电路制造(上海)有限公司 扫描晶圆表面图像的方法
CN103531500A (zh) * 2013-10-21 2014-01-22 上海华力微电子有限公司 晶圆缺陷检测设备的校准方法
CN109690746A (zh) * 2016-09-29 2019-04-26 胜高股份有限公司 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016533A (ja) * 2006-07-04 2008-01-24 Sumco Techxiv株式会社 ウェーハ上の粒子の位置を解析する装置およびコンピュータプログラム
CN101929846B (zh) * 2009-06-18 2012-05-30 中芯国际集成电路制造(上海)有限公司 扫描晶圆表面图像的方法
JP2011209085A (ja) * 2010-03-30 2011-10-20 Ckd Corp 錠剤検査装置及びptp包装機
JP2011211035A (ja) * 2010-03-30 2011-10-20 Lasertec Corp 検査装置並びに欠陥分類方法及び欠陥検出方法
JP2011209271A (ja) * 2011-01-19 2011-10-20 Lasertec Corp 検査装置及び欠陥分類方法
CN103531500A (zh) * 2013-10-21 2014-01-22 上海华力微电子有限公司 晶圆缺陷检测设备的校准方法
CN109690746A (zh) * 2016-09-29 2019-04-26 胜高股份有限公司 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
CN109690746B (zh) * 2016-09-29 2024-02-09 胜高股份有限公司 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
US11948819B2 (en) 2016-09-29 2024-04-02 Sumco Corporation Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer

Similar Documents

Publication Publication Date Title
US5847821A (en) Use of fiducial marks for improved blank wafer defect review
US8269960B2 (en) Computer-implemented methods for inspecting and/or classifying a wafer
CN108376655A (zh) 一种晶圆制造过程中检测缺陷的定位和跟踪方法
JP3451955B2 (ja) 結晶欠陥の評価方法及び結晶欠陥評価装置
US5946543A (en) Semiconductor wafer evaluating method and semiconductor device manufacturing method
KR20180083326A (ko) 결함영역의 판정방법
JP2001085486A (ja) 基板の評価方法
US6410927B1 (en) Semiconductor wafer alignment method using an identification scribe
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP4254584B2 (ja) 結晶欠陥の評価方法
US9372223B2 (en) Method of evaluating metal contamination in semiconductor sample and method of manufacturing semiconductor substrate
EP0898298B1 (en) Determination of the thickness of a denuded zone in a silicon wafer
US5742175A (en) Method of evaluating a density of oxygen-precipitation defects in a silicon wafer
JP2001015567A (ja) 半導体基板の評価装置および評価方法
JP2004525499A (ja) 集積回路における検査層間のオーバーレイ・オフセットの修正
Frascaroli et al. Automatic defect detection in epitaxial layers by micro photoluminescence imaging
US6605482B2 (en) Process for monitoring the thickness of layers in a microelectronic device
US11473907B2 (en) Method for manufacturing semiconductor structure, inspection method, and semiconductor structure
KR102060084B1 (ko) 웨이퍼의 결함 측정 방법
JP2809266B2 (ja) 半導体基板の欠陥検査方法及び欠陥検査装置
KR102037744B1 (ko) 웨이퍼의 평가방법
JP2004259779A (ja) ウェーハの評価方法
KR20100062528A (ko) 에피택셜 웨이퍼의 에피 적층결함 검출방법
JPH10154734A (ja) 半導体結晶の評価方法
Dou et al. A new technique for automated wafer inspection and classification of particles and crystalline defects

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205