JP2001084009A - 冗長化プロセス入出力装置 - Google Patents
冗長化プロセス入出力装置Info
- Publication number
- JP2001084009A JP2001084009A JP25743999A JP25743999A JP2001084009A JP 2001084009 A JP2001084009 A JP 2001084009A JP 25743999 A JP25743999 A JP 25743999A JP 25743999 A JP25743999 A JP 25743999A JP 2001084009 A JP2001084009 A JP 2001084009A
- Authority
- JP
- Japan
- Prior art keywords
- input
- module
- output
- terminal
- output module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 冗長化プロセス入出力装置の稼動側が活線で
抜かれても、稼動権の待機側への移行を誤りなく確実に
行ない、信頼性を向上させる。 【解決手段】 コネクタ１１Ｉ，１１Ｍのプロセス信号
を入出力する端子の近くに活線保守用の信号端子１６を
設け、この端子１６をプロセッサ９１１により監視し、
活線で抜かれたと判断したときは稼動権を放棄して待機
側に処理を引き継ぐようにする。
抜かれても、稼動権の待機側への移行を誤りなく確実に
行ない、信頼性を向上させる。 【解決手段】 コネクタ１１Ｉ，１１Ｍのプロセス信号
を入出力する端子の近くに活線保守用の信号端子１６を
設け、この端子１６をプロセッサ９１１により監視し、
活線で抜かれたと判断したときは稼動権を放棄して待機
側に処理を引き継ぐようにする。
Description
【０００１】
【発明の属する技術分野】この発明は、分散形制御シス
テムの高信頼性化、特にプロセスと直接インタフェース
する入出力装置の二重化方式に関する。
テムの高信頼性化、特にプロセスと直接インタフェース
する入出力装置の二重化方式に関する。
【０００２】
【従来の技術】図６に分散形制御システムの従来例を示
す。同図において、１はマンマシンインタフェース装置
（ＭＭＩ）、２は制御用ＬＡＮ、３１〜３ｎはコントロ
ーラである。分散形制御システムは図に示すように、分
散設置された複数台（大規模の場合は数十台）のコント
ローラ３１〜３ｎを制御用ＬＡＮ２を介して結合し、こ
れらを１台〜数台のマンマシンインタフェース装置１で
管理するものである。
す。同図において、１はマンマシンインタフェース装置
（ＭＭＩ）、２は制御用ＬＡＮ、３１〜３ｎはコントロ
ーラである。分散形制御システムは図に示すように、分
散設置された複数台（大規模の場合は数十台）のコント
ローラ３１〜３ｎを制御用ＬＡＮ２を介して結合し、こ
れらを１台〜数台のマンマシンインタフェース装置１で
管理するものである。
【０００３】図７に図６に示すコントローラの構成例を
示す。図７の符号４は制御ＭＰＵ、５はＩＯリンク、６
１〜６ｎはプロセス入力装置（ＩＯシェルフとも言う）
である。すなわち、制御ＭＰＵはプロセス制御のための
演算を行ない、分散設置された複数台（例えば３２台）
の入力装置とＩＯリンク経由でデータ交換を行なう。入
力装置は４〜２０ｍＡ伝送器や各種センサと接続され、
フィールド機器のプロセス信号のＡ／Ｄ変換を行ない、
そのＡ／Ｄ変換値であるディジタル量を伝送制御モジュ
ールに通知する。
示す。図７の符号４は制御ＭＰＵ、５はＩＯリンク、６
１〜６ｎはプロセス入力装置（ＩＯシェルフとも言う）
である。すなわち、制御ＭＰＵはプロセス制御のための
演算を行ない、分散設置された複数台（例えば３２台）
の入力装置とＩＯリンク経由でデータ交換を行なう。入
力装置は４〜２０ｍＡ伝送器や各種センサと接続され、
フィールド機器のプロセス信号のＡ／Ｄ変換を行ない、
そのＡ／Ｄ変換値であるディジタル量を伝送制御モジュ
ールに通知する。
【０００４】ところで、コントローラは一般的に信頼性
の高いことが要求される。コントローラ高信頼化の例を
図８に示す。図８の４Ａ，４Ｂは制御ＭＰＵ、５Ａ，５
ＢはＩＯリンク、６１〜６ｎは入力装置である。すなわ
ち、制御ＭＰＵとＩＯリンクが二重化され、ＩＯリンク
５Ａ，５Ｂにプロセス入力装置６１〜６ｎが接続されて
構成されている。
の高いことが要求される。コントローラ高信頼化の例を
図８に示す。図８の４Ａ，４Ｂは制御ＭＰＵ、５Ａ，５
ＢはＩＯリンク、６１〜６ｎは入力装置である。すなわ
ち、制御ＭＰＵとＩＯリンクが二重化され、ＩＯリンク
５Ａ，５Ｂにプロセス入力装置６１〜６ｎが接続されて
構成されている。
【０００５】図９に、制御ＭＰＵとＩＯリンクの二重化
に対応する入力装置の構成例を示す。５Ａ，５ＢはＩＯ
リンク、７Ａ，７Ｂは伝送制御モジュール、８はＩＯバ
ス、９１〜９ｎは入力モジュールである。伝送制御モジ
ュール７Ａ，７ＢはＩＯリンク５Ａ，５ＢおよびＩＯバ
ス８とインタフェースし、図示されない制御ＭＰＵと入
力モジュール間相互のデータを中継している。一方、入
力モジュールはプロセスと直接インタフェースしてい
る。この例では、制御ＭＰＵとＩＯリンクの二重化に対
応して、伝送制御モジュールが二重化されており、制御
ＭＰＵとＩＯリンクの稼動／待機の切り替わりに対応し
て、伝送制御モジュールが切り替わるようになってい
る。
に対応する入力装置の構成例を示す。５Ａ，５ＢはＩＯ
リンク、７Ａ，７Ｂは伝送制御モジュール、８はＩＯバ
ス、９１〜９ｎは入力モジュールである。伝送制御モジ
ュール７Ａ，７ＢはＩＯリンク５Ａ，５ＢおよびＩＯバ
ス８とインタフェースし、図示されない制御ＭＰＵと入
力モジュール間相互のデータを中継している。一方、入
力モジュールはプロセスと直接インタフェースしてい
る。この例では、制御ＭＰＵとＩＯリンクの二重化に対
応して、伝送制御モジュールが二重化されており、制御
ＭＰＵとＩＯリンクの稼動／待機の切り替わりに対応し
て、伝送制御モジュールが切り替わるようになってい
る。
【０００６】図１０に伝送制御モジュールに加えて、入
力モジュールおよびＩＯバスも二重化した入力装置の構
成例を示す。６１はＩＯシェルフであり、２枚の伝送制
御モジュール７Ａ，７Ｂと１６個の入力モジュールの実
装スロットを有しており、ＩＯシェルフ１台で１６台の
入力装置を収容している。なお、８Ａ，８ＢはＩＯバ
ス、９１Ａ、９１Ｂ〜９８Ａ，９８Ｂは入力モジュール
である。ここで、スロット番号００と０１、０２と０
３、…１４と１５には、それぞれ同一種の入力モジュー
ル９１，９２…９８を実装し、Ａ，Ｂのペアで二重化し
ている。Ａ，Ｂのペアは一方を稼動，一方を待機とし、
双方がプロセスに接続される。プロセスからの入力信号
は稼動，待機の双方へ入力し、伝送制御モジュールへの
データ送信は稼動，待機の双方が行なう。
力モジュールおよびＩＯバスも二重化した入力装置の構
成例を示す。６１はＩＯシェルフであり、２枚の伝送制
御モジュール７Ａ，７Ｂと１６個の入力モジュールの実
装スロットを有しており、ＩＯシェルフ１台で１６台の
入力装置を収容している。なお、８Ａ，８ＢはＩＯバ
ス、９１Ａ、９１Ｂ〜９８Ａ，９８Ｂは入力モジュール
である。ここで、スロット番号００と０１、０２と０
３、…１４と１５には、それぞれ同一種の入力モジュー
ル９１，９２…９８を実装し、Ａ，Ｂのペアで二重化し
ている。Ａ，Ｂのペアは一方を稼動，一方を待機とし、
双方がプロセスに接続される。プロセスからの入力信号
は稼動，待機の双方へ入力し、伝送制御モジュールへの
データ送信は稼動，待機の双方が行なう。
【０００７】図１１にＩＯシェルフの構成例を示す。同
図において、９は入力モジュール、１０はマザーボー
ド、１１は接続コネクタ、１２はプロセス用端子台であ
る。マザーボード１０には各種の信号線（ライン）また
は端子があり、１３は電源信号線、１４は実装スロット
番号線、１５はプロセス用信号線で、接続コネクタ１１
を経て入力モジュール９に入力される。すなわち、ＩＯ
シェルフはプロセス信号が接続される端子台１２とマザ
ーボード１０との一体構造になっている。マザーボード
１２には電源信号線１３と端子台からの信号線１４とＩ
Ｏバス８等の配線が施され、伝送制御モジュールとＩＯ
モジュールが接続コネクタ経由でマザーボードに接続さ
れる。端子台には、プロセス信号線１５が計装ケーブル
などで接続される。
図において、９は入力モジュール、１０はマザーボー
ド、１１は接続コネクタ、１２はプロセス用端子台であ
る。マザーボード１０には各種の信号線（ライン）また
は端子があり、１３は電源信号線、１４は実装スロット
番号線、１５はプロセス用信号線で、接続コネクタ１１
を経て入力モジュール９に入力される。すなわち、ＩＯ
シェルフはプロセス信号が接続される端子台１２とマザ
ーボード１０との一体構造になっている。マザーボード
１２には電源信号線１３と端子台からの信号線１４とＩ
Ｏバス８等の配線が施され、伝送制御モジュールとＩＯ
モジュールが接続コネクタ経由でマザーボードに接続さ
れる。端子台には、プロセス信号線１５が計装ケーブル
などで接続される。
【０００８】
【発明が解決しようとする課題】しかしながら、図１０
の構成において、二重化された入力モジュールの稼動側
が活線で引き抜かれた（活線脱）場合、二重化切替中の
入力データの変動を防ぐために、稼動側を引き抜く際に
例えば図１１から図１２のようにプロセスに接続されて
いるプロセス信号線１５の信号が抜けたら、稼動側は稼
動権を放棄しなければならない。
の構成において、二重化された入力モジュールの稼動側
が活線で引き抜かれた（活線脱）場合、二重化切替中の
入力データの変動を防ぐために、稼動側を引き抜く際に
例えば図１１から図１２のようにプロセスに接続されて
いるプロセス信号線１５の信号が抜けたら、稼動側は稼
動権を放棄しなければならない。
【０００９】しかるに図１２の場合、プロセス信号線１
５の信号が抜けても入力モジュールには電源線１３から
の信号がまだ入力されているため、稼動側モジュールは
稼動権を放棄できないという問題を生じる。また、入力
モジュールは活線で着脱できなければならないが、例え
ば待機側入力モジュールの活線着時に、マザーボードへ
の接続コネクタが完全に挿入されていない状態では、待
機側入力モジュールは稼動となってはならないにもかか
わらず、電源線１３からの信号が入ると稼動になってし
まい、２つとも稼動になるという不都合も生じる。した
がって、この発明の課題は稼動側モジュールを活線で引
き抜いたり、待機側モジュールを活線着する場合の誤動
作を回避し、信頼性を向上させることにある。
５の信号が抜けても入力モジュールには電源線１３から
の信号がまだ入力されているため、稼動側モジュールは
稼動権を放棄できないという問題を生じる。また、入力
モジュールは活線で着脱できなければならないが、例え
ば待機側入力モジュールの活線着時に、マザーボードへ
の接続コネクタが完全に挿入されていない状態では、待
機側入力モジュールは稼動となってはならないにもかか
わらず、電源線１３からの信号が入ると稼動になってし
まい、２つとも稼動になるという不都合も生じる。した
がって、この発明の課題は稼動側モジュールを活線で引
き抜いたり、待機側モジュールを活線着する場合の誤動
作を回避し、信頼性を向上させることにある。
【００１０】
【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、入出力モジュールと、制
御ＭＰＵとＩＯリンクで接続され、前記入出力モジュー
ルをＩＯバス経由で制御する伝送制御モジュールと、プ
ロセス信号が接続される端子台およびマザーボードを有
し、前記入出力モジュールおよび伝送制御モジュールを
収納するＩＯシェルフとを備え、このＩＯシェルフの隣
接する実装スロット単位に前記入出力モジュールを実装
し、この入出力モジュールペアで一方を稼動，他方を待
機として二重化してなる冗長化プロセス入出力装置にお
いて、前記プロセス信号を入出力するコネクタの近くに
活線保守用の端子を設け、この端子の監視により稼動側
モジュールが活線状態で引き抜かれたことが判明したと
きは、稼動側は稼動権を放棄して待機側に処理を引き継
ぐことにより、切替中の入出力データの変動を防止する
ことを特徴とする。
るため、請求項１の発明では、入出力モジュールと、制
御ＭＰＵとＩＯリンクで接続され、前記入出力モジュー
ルをＩＯバス経由で制御する伝送制御モジュールと、プ
ロセス信号が接続される端子台およびマザーボードを有
し、前記入出力モジュールおよび伝送制御モジュールを
収納するＩＯシェルフとを備え、このＩＯシェルフの隣
接する実装スロット単位に前記入出力モジュールを実装
し、この入出力モジュールペアで一方を稼動，他方を待
機として二重化してなる冗長化プロセス入出力装置にお
いて、前記プロセス信号を入出力するコネクタの近くに
活線保守用の端子を設け、この端子の監視により稼動側
モジュールが活線状態で引き抜かれたことが判明したと
きは、稼動側は稼動権を放棄して待機側に処理を引き継
ぐことにより、切替中の入出力データの変動を防止する
ことを特徴とする。
【００１１】請求項２の発明では、入出力モジュール
と、制御ＭＰＵとＩＯリンクで接続され、前記入出力モ
ジュールをＩＯバス経由で制御する伝送制御モジュール
と、プロセス信号が接続される端子台およびマザーボー
ドを有し、前記入出力モジュールおよび伝送制御モジュ
ールを収納するＩＯシェルフとを備え、このＩＯシェル
フの隣接する実装スロット単位に前記入出力モジュール
を実装し、この入出力モジュールペアで一方を稼動，他
方を待機として二重化してなる冗長化プロセス入出力装
置において、前記プロセス信号を入出力するコネクタの
近くに活線保守用の端子を設け、この端子を前記実装ス
ロットの番号とともに監視し、待機側を活線着時にこの
端子の状態および実装スロットの番号が一定時間変化し
ないことを検出したら、待機として立ち上げることによ
り、活線保守時の立上げ誤動作を防止することを特徴と
する。
と、制御ＭＰＵとＩＯリンクで接続され、前記入出力モ
ジュールをＩＯバス経由で制御する伝送制御モジュール
と、プロセス信号が接続される端子台およびマザーボー
ドを有し、前記入出力モジュールおよび伝送制御モジュ
ールを収納するＩＯシェルフとを備え、このＩＯシェル
フの隣接する実装スロット単位に前記入出力モジュール
を実装し、この入出力モジュールペアで一方を稼動，他
方を待機として二重化してなる冗長化プロセス入出力装
置において、前記プロセス信号を入出力するコネクタの
近くに活線保守用の端子を設け、この端子を前記実装ス
ロットの番号とともに監視し、待機側を活線着時にこの
端子の状態および実装スロットの番号が一定時間変化し
ないことを検出したら、待機として立ち上げることによ
り、活線保守時の立上げ誤動作を防止することを特徴と
する。
【００１２】
【発明の実施の形態】図１はこの発明の実施の形態を示
す構成図、図２は図１で用いられるＩＯシェルフを示す
構造断面図、図３は図２でモジュールを着脱する場合を
説明する説明図、図４は図１で用いられるＩＯシェルフ
の各種コネクタ端子を示す正面図である。すなわち、図
２および図４からも明らかなように、コネクタ１１のプ
ロセス信号を入力するラインまたは端子１５の近傍に、
活線保守用のラインまたは端子１６を設けた点が特徴で
ある。端子１６は通常は有効レベル（ローレベル）にあ
り、この状態で入力モジュール９がマザーボード１０に
確実に接続されているものとする。なお、この端子１６
はマザーボード１０の内部では図５（ａ）のように０Ｖ
に接続され、入力モジュール９の内部では図５（ｂ）の
ように５Ｖにプルアップされている。
す構成図、図２は図１で用いられるＩＯシェルフを示す
構造断面図、図３は図２でモジュールを着脱する場合を
説明する説明図、図４は図１で用いられるＩＯシェルフ
の各種コネクタ端子を示す正面図である。すなわち、図
２および図４からも明らかなように、コネクタ１１のプ
ロセス信号を入力するラインまたは端子１５の近傍に、
活線保守用のラインまたは端子１６を設けた点が特徴で
ある。端子１６は通常は有効レベル（ローレベル）にあ
り、この状態で入力モジュール９がマザーボード１０に
確実に接続されているものとする。なお、この端子１６
はマザーボード１０の内部では図５（ａ）のように０Ｖ
に接続され、入力モジュール９の内部では図５（ｂ）の
ように５Ｖにプルアップされている。
【００１３】図１ではマザーボード側のコネクタを１１
Ｍ、入力モジュール側のコネクタを１１Ｉとしてそれぞ
れ示している。マイクロプロセッサ９１１はこの端子１
６を監視しているが、ここで例えば稼動側で図３のよう
に入力モジュール９がマザーボード１０から抜けると、
マイクロプロセッサ９１１は端子１６が有効レベル（ロ
ーレベル）から無効レベル（ハイレベル）に変化するこ
とから、稼動側モジュールが活線状態で引き抜かれたと
判断する。すると、マイクロプロセッサ９１１はＭＳＴ
Ｃ信号を無効（ローレベル）とすることで、稼動側は稼
動権を放棄して待機側に処理を引き継ぎ、切替中の入出
力データの変動を防止する。なお、図１にはＪＫフリッ
プフロップ，各種ゲート，ウオッチドッグタイマ監視回
路およびリセットパルス発生回路等が設けられている
が、この発明とは直接関係がないので、説明は省略す
る。
Ｍ、入力モジュール側のコネクタを１１Ｉとしてそれぞ
れ示している。マイクロプロセッサ９１１はこの端子１
６を監視しているが、ここで例えば稼動側で図３のよう
に入力モジュール９がマザーボード１０から抜けると、
マイクロプロセッサ９１１は端子１６が有効レベル（ロ
ーレベル）から無効レベル（ハイレベル）に変化するこ
とから、稼動側モジュールが活線状態で引き抜かれたと
判断する。すると、マイクロプロセッサ９１１はＭＳＴ
Ｃ信号を無効（ローレベル）とすることで、稼動側は稼
動権を放棄して待機側に処理を引き継ぎ、切替中の入出
力データの変動を防止する。なお、図１にはＪＫフリッ
プフロップ，各種ゲート，ウオッチドッグタイマ監視回
路およびリセットパルス発生回路等が設けられている
が、この発明とは直接関係がないので、説明は省略す
る。
【００１４】上記のように、コネクタ１１のプロセス信
号を入力するラインまたは端子１５の近傍に設けられた
活線保守用のラインまたは端子１６は、待機側を活線着
する場合にも使用することができる。すなわち、この端
子を前記実装スロットの番号１４とともにマイクロプロ
セッサ９１１により監視し、この端子の状態（有効状
態）および実装スロットの番号が一定時間（例えば１秒
間）変化しないことを検出したら、対応するＭＳＴＣ信
号を有効（ハイレベル）とし、Ｍ／Ｓ信号がローレベル
であることを確認した後、待機ユニットとして立ち上げ
るようにすれば、従来のような活線保守の立上げ誤動作
を防止することが可能となる。
号を入力するラインまたは端子１５の近傍に設けられた
活線保守用のラインまたは端子１６は、待機側を活線着
する場合にも使用することができる。すなわち、この端
子を前記実装スロットの番号１４とともにマイクロプロ
セッサ９１１により監視し、この端子の状態（有効状
態）および実装スロットの番号が一定時間（例えば１秒
間）変化しないことを検出したら、対応するＭＳＴＣ信
号を有効（ハイレベル）とし、Ｍ／Ｓ信号がローレベル
であることを確認した後、待機ユニットとして立ち上げ
るようにすれば、従来のような活線保守の立上げ誤動作
を防止することが可能となる。
【００１５】実装スロットの番号は、図４〜図６に示す
ようにここでは４つの端子で表現され、入力モジュール
は各端子の１，０の状態から自己の実装スロット番号を
認識し、これを図１１に示す伝送制御モジュール７Ａ，
７Ｂに対し、入力データとともに送信する。図１１と同
じく実装スロットは０〜１５まであるので、スロット０
を表現するときは例えば４つの端子を全て“０”、スロ
ット１５を表現するときは例えば４つの端子を全て
“１”とする。なお、以上では主として入力装置につい
て説明したが、この発明は出力装置についても「入力」を
単に「出力」と読み替えることで、同様にして適用するこ
とが可能である。
ようにここでは４つの端子で表現され、入力モジュール
は各端子の１，０の状態から自己の実装スロット番号を
認識し、これを図１１に示す伝送制御モジュール７Ａ，
７Ｂに対し、入力データとともに送信する。図１１と同
じく実装スロットは０〜１５まであるので、スロット０
を表現するときは例えば４つの端子を全て“０”、スロ
ット１５を表現するときは例えば４つの端子を全て
“１”とする。なお、以上では主として入力装置につい
て説明したが、この発明は出力装置についても「入力」を
単に「出力」と読み替えることで、同様にして適用するこ
とが可能である。
【００１６】
【発明の効果】この発明によれば、稼動側モジュールを
活線で引き抜いた場合でも、切替中の入出力データの変
動を防止することができ、また、待機側モジュールを活
線着する場合でも立上げ誤動作を防止することができ、
安定に動作することから信頼性が一段と向上する利点が
もたらされる。
活線で引き抜いた場合でも、切替中の入出力データの変
動を防止することができ、また、待機側モジュールを活
線着する場合でも立上げ誤動作を防止することができ、
安定に動作することから信頼性が一段と向上する利点が
もたらされる。
【図１】この発明の実施の形態を示す構成図である。
【図２】図１で用いられるＩＯシェルフの例を示す構造
断面図である。
断面図である。
【図３】図２でモジュールを着脱する場合を説明する説
明図である。
明図である。
【図４】図１で用いられるモジュールの各種コネクタ端
子を示す正面図である。
子を示す正面図である。
【図５】接続コネクタにおける印加電圧説明図である。
【図６】分散制御システム例を示す概要構成図である。
【図７】コントローラの構成例を示すブロック図であ
る。
る。
【図８】二重化コントローラの構成例を示すブロック図
である。
である。
【図９】プロセス入力装置の例を示すブロック図であ
る。
る。
【図１０】プロセス入力装置の別の例を示すブロック図
である。
である。
【図１１】図１０で用いられるＩＯシェルフの例を示す
構造断面図である。
構造断面図である。
【図１２】図１１でモジュールを着脱する場合を説明す
る説明図である。
る説明図である。
１…マンマシンインタフェース装置（ＭＭＩ）、２…制
御用ＬＡＮ、３１〜３ｎ…コントローラ、４…制御ＭＰ
Ｕ、５…ＩＯリンク、６１〜６ｎ…プロセス入力装置
（ＩＯシェルフ）、７Ａ，７Ｂ…伝送制御モジュール、
８，８Ａ，８Ｂ…ＩＯバス、９，９１〜９ｎ…プロセス
入力モジュール、１０…マザーボード、１１…接続コネ
クタ、１２…プロセス用端子台、１３…電源端子、１４
…実装スロット番号端子、１５…プロセス信号端子、１
６…活性保守端子、９１１…マイクロプロセッサ。
御用ＬＡＮ、３１〜３ｎ…コントローラ、４…制御ＭＰ
Ｕ、５…ＩＯリンク、６１〜６ｎ…プロセス入力装置
（ＩＯシェルフ）、７Ａ，７Ｂ…伝送制御モジュール、
８，８Ａ，８Ｂ…ＩＯバス、９，９１〜９ｎ…プロセス
入力モジュール、１０…マザーボード、１１…接続コネ
クタ、１２…プロセス用端子台、１３…電源端子、１４
…実装スロット番号端子、１５…プロセス信号端子、１
６…活性保守端子、９１１…マイクロプロセッサ。
Claims (2)
- 【請求項１】 入出力モジュールと、制御ＭＰＵとＩＯ
リンクで接続され、前記入出力モジュールをＩＯバス経
由で制御する伝送制御モジュールと、プロセス信号が接
続される端子台およびマザーボードを有し、前記入出力
モジュールおよび伝送制御モジュールを収納するＩＯシ
ェルフとを備え、このＩＯシェルフの隣接する実装スロ
ット単位に前記入出力モジュールを実装し、この入出力
モジュールペアで一方を稼動，他方を待機として二重化
してなる冗長化プロセス入出力装置において、 前記プロセス信号を入出力するコネクタの近くに活線保
守用の端子を設け、この端子の監視により稼動側モジュ
ールが活線状態で引き抜かれたことが判明したときは、
稼動側は稼動権を放棄して待機側に処理を引き継ぐこと
により、切替中の入出力データの変動を防止することを
特徴とする冗長化プロセス入出力装置。 - 【請求項２】 入出力モジュールと、制御ＭＰＵとＩＯ
リンクで接続され、前記入出力モジュールをＩＯバス経
由で制御する伝送制御モジュールと、プロセス信号が接
続される端子台およびマザーボードを有し、前記入出力
モジュールおよび伝送制御モジュールを収納するＩＯシ
ェルフとを備え、このＩＯシェルフの隣接する実装スロ
ット単位に前記入出力モジュールを実装し、この入出力
モジュールペアで一方を稼動，他方を待機として二重化
してなる冗長化プロセス入出力装置において、 前記プロセス信号を入出力するコネクタの近くに活線保
守用の端子を設け、この端子を前記実装スロットの番号
とともに監視し、待機側を活線着時にこの端子の状態お
よび実装スロットの番号が一定時間変化しないことを検
出したら、待機として立ち上げることにより、活線保守
時の立上げ誤動作を防止することを特徴とする冗長化プ
ロセス入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25743999A JP2001084009A (ja) | 1999-09-10 | 1999-09-10 | 冗長化プロセス入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25743999A JP2001084009A (ja) | 1999-09-10 | 1999-09-10 | 冗長化プロセス入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001084009A true JP2001084009A (ja) | 2001-03-30 |
Family
ID=17306381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25743999A Pending JP2001084009A (ja) | 1999-09-10 | 1999-09-10 | 冗長化プロセス入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001084009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104777772A (zh) * | 2014-01-14 | 2015-07-15 | 横河电机株式会社 | 仪表化***及其维护方法 |
-
1999
- 1999-09-10 JP JP25743999A patent/JP2001084009A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104777772A (zh) * | 2014-01-14 | 2015-07-15 | 横河电机株式会社 | 仪表化***及其维护方法 |
| JP2015133002A (ja) * | 2014-01-14 | 2015-07-23 | 横河電機株式会社 | 計装システム及びその保守方法 |
| US9946613B2 (en) | 2014-01-14 | 2018-04-17 | Yokogawa Electric Corporation | Instrumentation system and method for maintaining the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835737A (en) | Method and apparatus for controlled removal and insertion of circuit modules | |
| US4635195A (en) | Power control network using reliable communications protocol | |
| US4683530A (en) | Serial information transfer protocol | |
| US20120297101A1 (en) | Safety module for an automation device | |
| JPH05155632A (ja) | ガラス製品形成マシンのための電子的タイミングシステム | |
| US10908583B2 (en) | Safety control system and safety control unit | |
| EP1232440B1 (en) | FAULT TOLERANT VIRTUAL VMEbus BACKPLANE DESIGN | |
| JP5301088B2 (ja) | モータ制御用シリアル通信装置 | |
| JP3794088B2 (ja) | プロセス入出力装置 | |
| JP2001084009A (ja) | 冗長化プロセス入出力装置 | |
| JP3736062B2 (ja) | 二重化プロセス入出力装置 | |
| JP2993337B2 (ja) | ２重系のバスコントロ−ル方法 | |
| KR100380658B1 (ko) | 삼중화 제어장치의 직렬통신을 이용한 출력장치와 그제어방법 | |
| JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
| US20240037058A1 (en) | Information processing apparatus | |
| KR100564235B1 (ko) | 알티유(ｒｔｕ)의 마이크로 콘트롤러 2중화 제어장치와 방법 | |
| JP2001175307A (ja) | 二重化パルス出力装置 | |
| JP2000322102A (ja) | プロセス入出力装置の二重化構成 | |
| JPH08256191A (ja) | データ処理装置 | |
| JP2001290519A (ja) | シーケンス制御装置 | |
| JP2001142503A (ja) | 多重化装置 | |
| JPH07240770A (ja) | 回線切り換え制御装置 | |
| KR930006862B1 (ko) | 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로 | |
| JPH07253834A (ja) | モジュール挿抜制御装置 | |
| KR100359451B1 (ko) | 이동통신 시스템의 셀버스 이중화 장치 |