JP2001077363A - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法Info
- Publication number
- JP2001077363A JP2001077363A JP26432999A JP26432999A JP2001077363A JP 2001077363 A JP2001077363 A JP 2001077363A JP 26432999 A JP26432999 A JP 26432999A JP 26432999 A JP26432999 A JP 26432999A JP 2001077363 A JP2001077363 A JP 2001077363A
- Authority
- JP
- Japan
- Prior art keywords
- base region
- region
- layer
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 37
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims abstract description 97
- 150000002500 ions Chemical class 0.000 claims abstract description 77
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 43
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 39
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 165
- 239000000758 substrate Substances 0.000 claims description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052754 neon Inorganic materials 0.000 claims description 5
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 25
- 238000005468 ion implantation Methods 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- -1 carbon ion Chemical class 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
拡散を防止する。 【解決手段】 p型ベース領域3の間のJ−FET部6
及び表面チャネル層5に炭素(C)等の不純物とならな
いイオン種をイオン注入する。これにより、J−FET
部6及び表面チャネル層5に介在する炭素サイトの空孔
内に不純物とならないイオン種が入り込み、炭素サイト
の空孔がほぼなくなる。このため、p型ベース領域3を
形成する際に、炭素サイトの空孔に起因して発生するB
の拡散を防止することができる。これにより、p型ベー
ス領域3の間に位置するJ−FET部6の幅を縮めるこ
とがなく、J−FET抵抗上昇によるオン抵抗の上昇を
防止することができる。また、表面チャネル層5がp型
に反転することを防止することができる。
Description
置の製造方法に関し、特に絶縁ゲート型電界効果トラン
ジスタ、とりわけ大電力用の縦型パワーMOSFETに
関するものである。
おいて、チャネル移動度を向上させてオン抵抗を低減さ
せたものを、特願平9−259076号で出願してい
る。
12に示し、この図に基づいてプレーナ型のMOSFE
Tの構造について説明する。
面を主表面1aとし、主表面の反対面である下面を裏面
1bとしている。このn+ 型半導体基板1の主表面1a
上には、基板1よりも低いドーパント濃度を有する炭化
珪素からなるn- 型エピタキシャル層(以下、n- 型エ
ピ層という)2が積層されている。
には、所定深さを有するp型ベース領域3が形成されて
いる。このp型ベース領域3はBをドーパントとして形
成されており、略1×1017cm-3以上の濃度となって
いる。また、p型ベース領域3の表層部の所定領域に
は、該ベース領域3よりも浅いn+ 型ソース領域4が形
成されている。
層2とを繋ぐように、p型ベース領域3の表面部にはn
- 型SiC層5が延設されている。このn- 型SiC層
5は、エピタキシャル成長にて形成されたものであり、
エピタキシャル膜の結晶が4H、6H、3Cのものを用
いる。尚、このn- 型SiC層5はデバイスの動作時に
チャネル形成層として機能する。以下、n- 型SiC層
5を表面チャネル層という。
トに用いて形成されており、そのドーパント濃度は、例
えば1×1015cm-3〜1×1017cm-3程度の低濃度
で、かつ、n- 型エピ層2及びp型ベース領域3のドー
パント濃度以下となっている。これにより、低オン抵抗
化が図られている。
n- 型エピ層2がいわゆるJ−FET部6を構成してい
る。
ス領域4の上面には熱酸化にてゲート酸化膜7が形成さ
れている。さらに、ゲート酸化膜7の上にはゲート電極
8が形成されている。ゲート電極8は絶縁膜9にて覆わ
れている。絶縁膜9としてLTO(Low Tempe
rature Oxide)膜が用いられている。この
絶縁膜9の上にはソース電極10が形成され、ソース電
極10はn+ 型ソース領域4およびp型ベース領域3と
接している。また、n+ 型半導体基板1の裏面1bに
は、ドレイン電極層11が形成されている。
ETは、チャネル形成層の導電型を反転させることなく
チャネルを誘起する蓄積モードで動作するため、導電型
を反転させる反転モードのMOSFETに比べチャネル
移動度を大きくすることができ、オン抵抗を低減させる
ことができる。
ース領域3を形成するためにB(ボロン)を用いると、
活性化アニール等の熱処理時にBが拡散してしまい(米
国特許第57,100,59号明細書参照)、p型ベー
ス領域3の間に位置するJ−FET部の幅を狭くしてし
まったり、p型ベース領域3に隣接している表面チャネ
ル層をp型に反転させてしまうという問題がある。
の拡散によってベース領域の間に位置するJ−FET部
の幅が狭くならないようにすることを第1の目的とす
る。
を構成する表面チャネル層の導電型が反転してしまわな
いようにすることを第2の目的とする。
ス領域3のBがJ−FET部6や表面チャネル層5に拡
散する理由について検討した。
をエピタキシャル成長させるとき、表面チャネル層5を
エピタキシャル成長させるとき、さらにp型ベース領域
3をイオン注入によって形成するとき等において、J−
FET部6、表面チャネル層5及びp型ベース領域3に
炭素サイトの空孔が形成される。この炭素サイトの空孔
が形成されるために、p型ベース領域3のBが拡散して
しまい、上記問題を発生させていると考えられる。
技術的手段を採用する。
領域(3)を形成すると共に、J−FET部(6)を確
定する工程は、ベース領域を形成する領域に、第2導電
型不純物をイオン注入して不純物注入層(30)を形成
する工程と、J−FET部に不活性なイオン種を注入す
る工程と、不純物注入層内の第2導電型不純物を活性化
させてベース領域を形成する工程と、を有していること
を特徴としている。
ことで、J−FET部に形成される炭素サイトの空孔内
に不活性なイオン種が入り込み、空孔をほぼなくすこと
ができる。このため、J−FET部に不活性なイオン種
を注入したのちに、不純物注入層内の第2導電型不純物
を活性化させてベース領域を形成するようにすれば、炭
素サイトの空孔に起因して発生する第2導電型不純物の
拡散を抑制することができる。これにより、不純物の拡
散によってJ−FET部の幅が狭くならないようにでき
る。
ベース領域の上において、ソース領域とJ−FET部と
を繋ぐように第1導電型の表面チャネル層(5)を形成
する工程と、表面チャネル層に不活性なイオン種を注入
する工程と、を含んでいることを特徴としている。
域とする蓄積型の炭化珪素半導体装置においては、表面
チャネル層に不活性なイオン種を注入することにより、
表面チャネル層にベース領域内の不純物が拡散しないよ
うにできる。これにより、不純物の拡散によって表面チ
ャネル層の導電型が反転してしまうことを防止できる。
注入層形成工程では、少なくともJ−FET領域及びベ
ース領域のうちJ−FET部とソース領域とに挟まれる
部位の上部を覆うマスク(40)を用いて、第2導電型
不純物のイオン注入を行い、第2不純物活性化工程で
は、熱処理によって、不純物注入層内の第2導電型不純
物をベース領域のうちJ−FET部とソース領域とに挟
まれる部位まで横方向拡散させて、ベース領域を形成す
る工程であることを特徴としている。
部とソース領域とに挟まれる部位の上部、すなわちチャ
ネル領域を形成する部位においては、第2導電型不純物
がイオン注入されないようにし、横方向拡散によってベ
ース領域を形成するようにすれば、チャネル領域を構成
する炭化珪素の結晶性を良好にすることができる。例え
ば、ベース領域に表面部にチャネル領域を形成する反転
型のMOSFETでは、ベース領域の結晶性を良好にで
き、ベース領域上に表面チャネル層を形成する蓄積型の
MOSFETでは、ベース領域上に形成される表面チャ
ネル層の結晶性を良好にすることができる。これによ
り、チャネル特性を向上させることができ、オン抵抗の
低減を図ることができる。
を形成する工程では、不純物注入層に不活性なイオン種
を注入したのち、第2導電型不純物を活性化させるよう
にすれば、不純物注入層において炭素サイトの空孔をな
くすことができるため、さらに不純物注入層に隣接する
領域に不純物が拡散しないようにできる。
を形成する第2導電型不純物としてボロンを用いる場合
に特に拡散し易いため、J−FET部や表面チャネル層
若しくはベース領域に不活性なイオン種を注入すること
が有効である。
すように、炭素、シリコン、アルゴン、若しくはヘリウ
ムのうちのいずれかを用いることができる。
ET部(6)とベース領域のいずれかには、不活性なイ
オン種が混入されていることを特徴としている。
いずれかに不活性なイオン種が混入されていれば、上記
請求項1に示すように、炭素サイトの空孔に起因して発
生する第2導電型不純物の拡散が抑制されており、J−
FET部の幅が十分に確保された炭化珪素半導体装置で
あるといえる。
(5)に不活性なイオン種が混入されていれば、表面チ
ャネル層の導電型が反転していない良好な蓄積型の炭化
珪素半導体装置であるといえる。
示すように、炭素、シリコン、アルゴン、ネオン、若し
くはヘリウムのうちのいずれかを用いることができる。
実施形態記載の具体的手段との対応関係を示すものであ
る。
について説明する。
して形成したノーマリオフ型のnチャネルタイププレー
ナ型のMOSFET(以下、縦型パワーMOSFETと
いう)の断面構成を示す。本デバイスは、インバータや
車両用オルタネータのレクチファイヤに適用すると好適
なものである。
ETの構造について説明するが、本実施形態における縦
型パワーMOSFETは、上述した図12に示したMO
SFETとほぼ同様の構造を有しているため、異なる部
分についてのみ説明する。なお、本実施形態における縦
型パワーMOSFETのうち、図12に示すMOSFE
Tと同様の部分については同様の符号を付してある。
素)をドーパントに用いて表面チャネル層5を形成した
のみであり、また、p型ベース領域3の間に位置するJ
−FET部6はn- 型エピ層2のみで構成されていた
が、本実施形態では、表面チャネル層5及びJ−FET
部6に不純物とならない不活性なイオン種を注入してい
る。
ル層5に、炭素(C)、シリコン(Si)、アルゴン
(Ar)、ネオン(Ne)、若しくはヘリウム(He)
等のイオン種をドーピングしており、これによりMOS
FET製造時にJ−FET部6や表面チャネル層5に形
成される炭素サイトの空孔内に不純物とならないイオン
種が入り込んで、炭素サイトの空孔がほぼなくなるよう
にしている。
おける深さと不純物とならないイオン種の濃度のプロフ
ァイルを示す。なお、参考として図1(b)中にその深
さに対応するp型ベース領域3内のBの濃度プロファイ
ルを点線で示す。この図に示されるように、J−FET
部6と表面チャネル層5には、不純物とならないイオン
種がp型ベース領域3に注入されたBよりも大きな濃度
で注入された状態となっている。
を、図2〜図4に基づいて説明する。
H、6H、若しくは3C−SiC基板、すなわちn+ 型
半導体基板1を用意する。ここで、n+ 型半導体基板1
はその厚さが400μmであり、主表面1aが(000
1)Si面、又は、(112−0)a面である。この基
板1の主表面1aに厚さ5μmのn- 型エピ層2をエピ
タキシャル成長させる。本例では、n- 型エピ層2は下
地の基板1と同様の結晶が得られ、n型4Hまたは6H
または3C−SiC層となる。
の上の所定領域にLTO膜20を配置し、これをマスク
としてBのイオン注入を行う。このとき、イオン注入条
件は、温度が700℃、ドーズ量が1×1016cm-2と
している。これにより、n- 型エピ層2の表面から所定
深さの位置に、Bが注入された不純物注入層30が形成
される。
除去したのち、再びp型ベース領域3の上においてLT
O膜21を配置し、不純物注入層30の間に位置するn
- 型エピ層2の上においてLTO膜21を開口させる。
LTO膜21をマスクとして、n-型エピ層2に不純物
とならないイオン種、例えば炭素(C)、シリコン(S
i)、ネオン(Ne)、アルゴン(Ar)のいずれかを
注入する。なお、炭素のイオン種を用いる場合には、n
- 型エピ層2を構成しているC+12 を用いてもよく、n
- 型エピ層を構成している炭素イオンとは異なるC+13
を用いてもよい。
るためにイオン注入を行ったBと同等ないしそれ以上の
エネルギーでイオン注入を行って不純物注入層30と同
等ないしそれ以上の深さまで不純物とならないイオン種
が注入されるようにすると共に、Bよりも大きな濃度、
例えばBイオンの濃度に対する不純物とならないイオン
種の濃度の比が1対10となるようにイオン注入を行っ
ている。
イオン注入することにより、n- 型エピ層2(J−FE
T部6)をエピタキシャル成長させた時に発生した炭素
サイトの空孔内に不純物とならないイオン種が入り込
む。そして、不純物でないイオン種のイオン注入量を多
くすることにより、炭素サイトの空孔がほぼなくなる。
子の大きさと同等であるため、この空孔内には炭素が最
も入り込み易いため、比較的小さな濃度のイオン注入に
よって炭素サイトの空孔をほぼなくすことができるが、
シリコン等の炭素以外のイオン種は炭素と比べると炭素
サイトの空孔内に入り込みにくいため、炭素をイオン注
入する場合に比して、イオン注入量を多くすることが好
ましい。
分間の活性化アニールを施し、不純物注入層30におけ
るBを活性化させてp型ベース領域3を形成する。これ
により、p型ベース領域3の間においてJ−FET部6
が形成される。
30の間に位置するn- 型エピ層2において、不純物と
ならないイオン種を注入することで炭素サイトの空孔が
なくなるようにしているため、炭素サイトの空孔が原因
となって発生するBの拡散を抑制することができる。
6の幅を縮めてしまうことがなく、J−FET部6の抵
抗上昇によるオン抵抗の上昇を防止することができると
共に、J−FET部6の上に形成されるチャネル領域の
チャネル長が長くなってしまうことを防止することがで
きる。
のみ不純物とならないイオン種を注入したが、LTO膜
21を使用せずに、表面全面に注入しても構わない。
除去したのち、p型ベース領域3の表面を含むn- 型エ
ピ層2の上に不純物濃度が1×1016cm-2以下、膜厚
が0.3μm以下の表面チャネル層5をエピタキシャル
成長させる。
マリオフ型にするために、表面チャネル層5の厚み(膜
厚)を、ゲート電極8に電圧を印加していない時におけ
るp型ベース領域3から表面チャネル層5に広がる空乏
層の伸び量と、ゲート酸化膜7から表面チャネル層5に
広がる空乏層の伸び量との和よりも小さくなるようにし
ている。
ャネル層5に広がる空乏層の伸び量は、表面チャネル層
5とp型ベース領域3とのPN接合のビルトイン電圧に
よって決定され、ゲート酸化膜7から表面チャネル層5
に広がる空乏層の伸び量は、ゲート酸化膜7の電荷及び
ゲート電極8(金属)と表面チャネル層5(半導体)と
の仕事関数差によって決定されるため、これらに基づい
て表面チャネル層5の膜厚を決定している。
OSFETは、故障などによってゲート電極に電圧が印
加できないような状態となっても、電流が流れないよう
にすることができるため、ノーマリオン型のものと比べ
て安全性を確保することができる。
3は、ソース電極10と接触していて接地状態となって
いる。このため、表面チャネル層5とp型ベース領域3
とのPN接合のビルトイン電圧を利用して表面チャネル
層5をピンチオフすることができる。例えば、p型ベー
ス領域3が接地されてなくてフローティング状態となっ
ている場合には、ビルトイン電圧を利用してp型ベース
領域3から空乏層を延ばすということができないため、
p型ベース領域3をソース電極10と接触させること
は、表面チャネル層5をピンチオフするのに有効な構造
であるといえる。
くすることによりビルトイン電圧をより大きく利用する
ことができる。
型パワーMOSFETを製造しているが、これをシリコ
ンを用いて製造しようとすると、p型ベース領域3や表
面チャネル層5等の不純物層を形成する際における熱拡
散の拡散量の制御が困難であるため、上記構成と同様の
ノーマリオフ型のMOSFETを製造することが困難と
なる。このため、本実施形態のようにSiCを用いるこ
とにより、シリコンを用いた場合と比べて精度良く縦型
パワーMOSFETを製造することができる。
FETにするためには、上記条件を満たすように表面チ
ャネル層5の厚みを設定する必要があるが、シリコンを
用いた場合にはビルトイン電圧が低いため、表面チャネ
ル層5の厚みを薄くしたり不純物濃度を薄くして形成し
なければならず、不純物イオンの拡散量の制御が困難な
ことを考慮すると、非常に製造が困難であるといえる。
しかしながら、SiCを用いた場合にはビルトイン電圧
がシリコンの約3倍と高く、表面チャネル層5の厚みを
厚くしたり不純物濃度を濃くして形成できるため、ノー
マリオフ型の蓄積型MOSFETを製造することが容易
であるといえる。
程と同様に、500℃の温度下において、表面チャネル
層5に不純物とならないイオン種、例えば炭素(C)、
シリコン(Si)、ネオン(Ne)、アルゴン(Ar)
のいずれかを注入する。
不純物とならないイオン種が注入されるようにすると共
に、先にp型ベース領域3を形成するためにイオン注入
を行ったBよりも大きな濃度、例えばBイオンの濃度に
対する不純物とならないイオン種の濃度の比が1対10
となるようにイオン注入を行っている。
イオン注入することにより、表面チャネル層5をエピタ
キシャル成長させた時に発生した炭素サイトの空孔内に
不純物とならないイオン種が入り込み、炭素サイトの空
孔がほぼなくなる。
ネル層5の上の所定領域にLTO膜22を配置し、これ
をマスクとしてN(窒素)等のn型不純物をイオン注入
したのち、熱処理によって注入されたn型不純物イオン
を活性化させてn+ 型ソース領域4を形成する。このと
きのイオン注入条件は、700℃、ドーズ量は1×10
15cm-2としている。
熱処理等、表面チャネル層5を形成したのちに行われる
熱処理時において、p型ベース領域3におけるBが拡散
する可能性があるが、上述したように、p型ベース領域
3に隣接するJ−FET部6や表面チャネル層5に炭素
サイトの空孔がほぼなくなっているため、p型ベース領
域3におけるBがJ−FET部6や表面チャネル層5に
拡散することはない。
膜22を除去した後、フォトレジスト法を用いて表面チ
ャネル層5の上の所定領域にLTO膜23を配置し、こ
れをマスクとしてRIEによりp型ベース領域3上の表
面チャネル層5を部分的にエッチング除去する。
除去した後、基板の上にウェット酸化(H2 +O2 によ
るパイロジェニック法を含む)によりゲート酸化膜7を
形成する。このとき、雰囲気温度は1080℃とする。
ンからなるゲート電極8をLPCVDにより堆積する。
このときの成膜温度は600℃とする。
ト絶縁膜7の不要部分を除去した後、LTOよりなる絶
縁膜9を形成しゲート絶縁膜7を覆う。より詳しくは、
成膜温度は425℃であり、成膜後に1000℃のアニ
ールを行う。
りソース電極10及びドレイン電極11を配置したの
ち、1000℃のアニールを行うと図1に示す縦型パワ
ーMOSFETが完成する。
Tの作用(動作)を説明する。
ードで動作するものであって、ゲート電極8に電圧を印
加しない場合は、表面チャネル層5においてキャリア
は、p型ベース領域3と表面チャネル層5との間の静電
ポテンシャルの差、及び表面チャネル層5とゲート電極
8との間の仕事関数の差により生じた電位によって全域
空乏化される。そして、ゲート電極8に電圧を印加する
ことにより、表面チャネル層5とゲート電極8との間の
仕事関数の差と外部からの印加電圧の和により生じる電
位差を変化させる。このことにより、チャネルの状態を
制御することができる。
仕事関数とし、p型ベース領域3の仕事関数を第2の仕
事関数とし、表面チャネル層5の仕事関数を第3の仕事
関数としたとき、第1〜第3の仕事関数の差を利用し
て、表面チャネル層5のn型のキャリアを空乏化する様
に第1〜第3の仕事関数と表面チャネル層5の不純物濃
度及び膜厚を設定することができる。
型ベース領域3及びゲート電極8により作られた電界に
よって、表面チャネル層5内に形成される。この状態か
らゲート電極8に対して正のバイアスを供給すると、ゲ
ート絶縁膜(SiO2 )7と表面チャネル層5との間の
界面においてn+ 型ソース領域4からn- 型ドリフト領
域2方向へ延びるチャネル領域が形成され、オン状態に
スイッチングされる。このとき、電子は、n+ 型ソース
領域4から表面チャネル層5を経由し表面チャネル層5
からn- 型エピ層2に流れる。そして、n- 型エピ層2
(ドリフト領域)に達すると、電子は、n+ 型半導体基
板1(n+ ドレイン)へ垂直に流れる。
することにより、表面チャネル層5に蓄積型チャネルを
誘起させ、ソース電極10とドレイン電極11との間に
キャリアが流れる。
FET部6と表面チャネル層5に不純物でないイオン種
を注入するようにしているが、本実施形態ではJ−FE
T部6のみに不純物でないイオン種を注入するようにし
ている。なお、他の構成については第1実施形態と同様
であるため説明を省略する。
ーMOSFETの構造を示し、図5(b)に図5(a)
のB−B断面における深さと不純物とならないイオン種
の濃度のプロファイルを示す。なお、参考として図5
(b)中にその深さに対応するp型ベース領域3内のB
の濃度プロファイルを点線で示す。
−FET部6に注入された不純物とならないイオン種
は、p型ベース領域3に注入されたBよりも大きな濃度
で注入されている。
オン種が、J−FET部6に形成されていた空孔内に入
り込み、J−FET部6においては空孔がほぼなくなっ
た状態となっている。
らないイオン種を注入し、J−FET部6における空孔
をなくすことで、p型ベース領域3におけるBがJ−F
ET部6を縮める方向に拡散しないようにできる。
よるオン抵抗の上昇を防止することができると共に、J
−FET部6の上に形成されるチャネル領域のチャネル
長が長くなってしまうことを防止することができる。
FET部6と表面チャネル層5に不純物でないイオン種
を注入するようにしているが、本実施形態では表面チャ
ネル層5のみに不純物でないイオン種を注入するように
している。なお、他の構成については第1実施形態と同
様であるため説明を省略する。
ーMOSFETの構造を示し、図6(b)に図6(a)
のC−C断面における深さと不純物とならないイオン種
の濃度のプロファイルを示す。なお、参考として図6
(b)中にその深さに対応するp型ベース領域3内のB
の濃度プロファイルを点線で示す。
面チャネル層5に注入された不純物とならないイオン種
は、p型ベース領域3に注入されたBよりも大きな濃度
で注入されている。
オン種が、表面チャネル層5に形成されていた空孔内に
入り込み、表面チャネル層5においては空孔がほぼなく
なった状態となっている。
ならないイオン種を注入し、表面チャネル層5における
空孔をなくすことで、p型ベース領域3におけるBが表
面チャネル層5に拡散することを抑制できる。
転してしまうことを防止することができる。
いては、p型ベース領域3に隣接する領域(J−FET
部6や表面チャネル層5)に不純物とならないイオン種
を注入するようにしているが、本実施形態では、p型ベ
ース領域3に直接、不純物とならないイオン種を注入す
るようにしている。
ーMOSFETの構造を示し、図7(b)に図7(a)
のD−D断面における深さと不純物とならないイオン種
の濃度のプロファイルを示す。なお、参考として図7
(b)中にその深さに対応するBの濃度プロファイルを
点線で示す。
型ベース領域3の中には不純物とならないイオン種がB
よりも大きな濃度で注入されている。
オン種が、Bのイオン注入時等にp型ベース領域3に形
成されていた空孔内に入り込み、p型ベース領域3にお
いては空孔がほぼなくなった状態となっている。
FETにおいて、p型ベース領域3におけるBの拡散状
態をSIMS解析によって調べた。具体的には、p型ベ
ース領域3に注入されたBの濃度と、p型ベース領域3
に注入した不純物とならないイオン種(ここでは炭素を
用いた)の濃度との比率を変化させて、p型ベース領域
3におけるBの拡散を調べた。その実験結果を図8に示
す。
3に注入されたBの濃度と、p型ベース領域3に注入し
た不純物とならないイオン種の濃度との比率が1:0.
1のように、不純物とならないイオン種の濃度の方がB
の濃度よりも低い場合には、Bは注入された領域から拡
散している。そして、p型ベース領域3に注入されたB
の濃度と、p型ベース領域3に注入した不純物とならな
いイオン種の濃度との比率が1:10のように、不純物
とならないイオン種の濃度の方がBの濃度よりも大きい
場合には、Bは注入された領域からほとんど拡散してい
ない。
ならないイオン種を注入し、p型ベース領域3における
空孔をなくすことで、Bの活性化の熱処理等においてp
型ベース領域3におけるBがJ−FET部6や表面チャ
ネル層5に拡散することを抑制できる。
よるオン抵抗の上昇を防止することができると共に、J
−FET部6の上に形成されるチャネル領域のチャネル
長が長くなってしまうことを防止することができ、さら
に表面チャネル層5がp型に反転してしまうことを防止
することができる。
ついて、p型ベース領域3にBのみを注入した場合とB
及び不純物とならないイオン種を注入した場合とで3水
準実験を行なった。この実験結果を図13に示す。この
図13は、表面チャネル層5のエピ成膜温度が1550
℃とした時における縦型MOSFETのオン特性を示し
ており、(a)がBのみを注入した場合を示し、(b)
及び(c)がBと共にCを注入した場合を示している。
ただし、(b)はB:C比を1:5としており、(c)
はB:C比を1:10としている。また、上記実験で
は、p型ベース領域3を形成するためのイオン注入の間
隔(マスク間隔)が3μmとなるようにしている。
みを注入した場合には流れる電流量が小さくなっている
ことから、Bの拡散によって隣接するp型ベース領域3
が繋がっていることが判る。また、Bと共にCを注入し
た場合には流れる電流量が大きくなっており、Bの拡散
が抑制されているといえる。
等を注入することによって、Bの拡散を防ぐことがで
き、p型ベース領域3を形成する際に用いられるマスク
間隔が3μmという短い間隔であっても、J−FET抵
抗を低減でき、良好なトランジスタ動作が得られるよう
にできる。
けるMOSFETの断面構成を示す。以下、図9に基づ
いて本実施形態におけるMOSFETについて説明する
が、本実施形態は第1実施形態に対して、製造方法を変
更したものであるため、MOSFETの構成及び製造工
程において第1実施形態と異なる部分についてのみ説明
する。
分が拡散によって形成されており、J−FET部6にお
いて拡散が停止された状態となっている。そして、表面
チャネル層5のうち、チャネル領域となる部分の下部に
おいては、p型ベース領域3がすべて熱拡散で形成され
た状態となっている。
工程を示し、本実施形態におけるMOSの製造方法につ
いて説明する。
示す工程を行い、n+型半導体基板1の上にn-型エピ層
2を形成する。そして、図10に示す工程を行う。
2の上にLTO膜40を配置する。そして、フォトリソ
グラフィによってLTO膜40のうち、J−FET部6
の上部及びp型ベース領域3のうちn+型ソース領域4
とJ−FET部6に挟まれる部位(チャネル領域が形成
される予定の部位(図9参照))の上部をマスクする。
イオン注入を行う。このとき、イオン注入条件は、温度
が700℃、ドーズ量が1×1016cm-2としている。
これにより、n- 型エピ層2の表面から所定深さの位置
に、Bが注入された不純物注入層41が形成される。
マスクしているため、不純物注入層41は、チャネル領
域となる部位には形成されない。
2の表面にJ−FET部6となる予定の部分(図中の点
線部分)の上が開口したLTO膜42を配置し、LTO
膜42をマスクとして不活性なイオン種としてC(炭
素)をイオン注入する。このとき、イオン注入条件を温
度が700℃、ドーズ量が1×1017cm-2としてい
る。すなわち、図10(a)に示す工程において注入す
るBと比較して、B:Cの割合が1:10となるように
している。
おいて炭素サイトに炭素が入り込み、炭素サイトの空孔
をほぼ無くすことができる。
し、不純物注入層41におけるBを活性化させる。これ
により、Bが横方向や下方向に熱拡散し、p型ベース領
域3が形成される。このとき、J−FET部6には不純
物とならない不活性なイオン種が注入されているが、こ
の領域までの間においては不純物注入層41の周囲に不
活性なイオン種が注入されていないため、J−FET部
6の端部まで、つまりチャネル領域下にまでBが横方向
拡散する。
ベース領域3を熱拡散によって形成することができる。
従って、チャネル領域下に直接イオン注入することによ
り、チャネル領域下におけるp型ベース領域3を形成し
た場合には、イオン注入ダメージによって、この上に形
成される表面チャネル層5の結晶性を悪化させる場合が
あるが、本実施形態のように熱拡散によって形成するこ
とにより、表面チャネル層5の結晶性を良好にし欠陥の
少ないものとすることができる。これにより、表面チャ
ネル層5に形成されるチャネル領域のチャネル特性が向
上し、オン抵抗を低減させることができる。
は、不活性なイオン種が注入されていないため、Bの熱
拡散が進み深い位置までp型ベース領域3が形成される
ことになる。このため、深い位置においてp型ベース領
域3がディープベース層として働くようにでき、耐圧を
向上させることができる。
第5実施形態では、J−FET部6の形成においてBの
イオン注入を先に行っているが、不純物とならないイオ
ン種を先にイオン注入してもよい。
に変更してもよい。
ース領域3の形成予定領域が開口したマスク50を用い
て、p型ベース領域3の形成予定領域に不活性なイオン
種である炭素をイオン注入する。これにより、p型ベー
ス領域3の形成予定領域(図中の点線で示した領域)に
おいて、炭素サイトの空孔に炭素イオンが入り込み、空
孔をほぼ無くすことができる。続いて、図11(b)に
示すように、再びマスク50を用いて、Bのイオン注入
を行う。その後、熱処理により注入されたBを活性化さ
せる。このとき、p型ベース領域3が形成される部位に
おいて空孔がほぼ無くされた状態となっているためBが
ほぼ拡散せず、p型ベース領域3が正確に形成され、J
−FET部6の幅を縮めてしまうことはない。
層5をチャネル領域とする蓄積型のプレーナ型のMOS
FETのJ−FET部6にBが拡散しないようにした場
合を示したが、反転型のプレーナ型MOSFETにおい
てJ−FET部6にBが拡散しないようにすることもで
きる。
SFETとしているため、p型ベース領域3の上部に形
成される表面チャネル層5の結晶性が良好になるが、例
えば、p型ベース領域3に表面部にチャネル領域を形成
する反転型のMOSFETであれば、p型ベース領域3
の結晶性を良好にできるため、この場合にもチャネル特
性を向上させることができ、オン抵抗の低減を図ること
ができる。
たプレーナ型MOSFETの断面図であり、(b)は
(a)のA−A断面におけるイオン種の濃度プロファイ
ルを示す図である。
を示す図である。
を示す図である。
を示す図である。
SFETの断面図であり、(b)は(a)のB−B断面
におけるイオン種の濃度プロファイルを示す図である。
SFETの断面図であり、(b)は(a)のC−C断面
におけるイオン種の濃度プロファイルを示す図である。
SFETの断面図であり、(b)は(a)のD−D断面
におけるイオン種の濃度プロファイルを示す図である。
べた結果を示す図である。
の断面図である。
程を示す図である。
Tの製造工程を示す図である。
FETの断面図である。
る。
ベース領域、4…n+ 型ソース領域、5…表面チャネル
層、6…J−FET部、7…ゲート絶縁膜、8…ゲート
電極、9…絶縁膜、10…ソース電極、11…ドレイン
電極。
Claims (10)
- 【請求項1】 炭化珪素よりなる第1導電型の半導体基
板(1)の主表面上に、この半導体基板よりも高抵抗な
炭化珪素よりなる第1導電型の半導体層(2)を形成す
る工程と、 前記半導体層の表層部の所定領域に第2導電型のベース
領域(3)を形成すると共に、前記半導体層の表層部の
うち前記ベース領域に隣接するJ−FET部(6)を確
定する工程と、 前記ベース領域の表層部の所定領域に、前記ベース領域
の深さよりも浅い第1導電型のソース領域(4)を形成
する工程と、 前記ソース領域と前記J−FET部とに挟まれた前記ベ
ース領域の上に、ゲート絶縁膜(7)を介してゲート電
極(8)を形成する工程と、 前記ベース領域及び前記ソース領域に接触するソース電
極(10)を形成する工程と、 前記半導体基板のドレイン領域にドレイン電極(11)
を形成する工程とを備え、 前記ベース領域を形成する工程は、 前記ベース領域を形成する領域に、第2導電型不純物を
イオン注入して不純物注入層(30、41)を形成する
不純物注入層形成工程と、 前記J−FET部に不活性なイオン種を注入する工程
と、 前記不純物注入層内の第2導電型不純物を活性化させて
前記ベース領域を形成する第2導電型不純物活性化工程
と、を有していることを特徴とする炭化珪素半導体装置
の製造方法。 - 【請求項2】 前記ベース領域の上において、前記ソー
ス領域と前記J−FET部とを繋ぐように第1導電型の
表面チャネル層(5)を形成する工程と、 前記表面チャネル層に不活性なイオン種を注入する工程
と、を含んでいることを特徴とする請求項1に記載の炭
化珪素半導体装置の製造方法。 - 【請求項3】 前記不純物注入層形成工程では、 少なくとも前記J−FET部及び前記ベース領域のうち
前記J−FET部と前記ソース領域とに挟まれる部位の
上部を覆うマスク(40)を用いて、第2導電型不純物
のイオン注入を行い、 前記第2不純物活性化工程では、 熱処理によって、前記不純物注入層内の第2導電型不純
物を前記ベース領域のうち前記J−FET部と前記ソー
ス領域とに挟まれる部位まで横方向拡散させて、前記ベ
ース領域を形成する工程であることを特徴とする請求項
1又は2に記載の炭化珪素半導体装置の製造方法。 - 【請求項4】 炭化珪素よりなる第1導電型の半導体基
板(1)の主表面上に、この半導体基板よりも高抵抗な
炭化珪素よりなる第1導電型の半導体層(2)を形成す
る工程と、 前記半導体層の表層部の所定領域に第2導電型不純物を
注入して不純物注入層(30)を形成したのち、前記第
2導電型不純物を活性化させてベース領域(3)を形成
すると共に、前記半導体層の表層部のうち前記ベース領
域に隣接するJ−FET部(6)を確定する工程と、 前記ベース領域の表層部に第1導電型の表面チャネル層
(5)を形成する工程と、 前記表面チャネル層に不活性なイオン種を注入する工程
と、 前記ベース領域の表層部の所定領域に前記表面チャネル
層に接すると共に、前記ベース領域の深さよりも浅い第
1導電型のソース領域(4)を形成する工程と、 前記表面チャネル層上にゲート絶縁膜(7)を介してゲ
ート電極(8)を形成する工程と、 前記ベース領域及び前記ソース領域に接触するソース電
極(10)を形成する工程と、 前記半導体基板のドレイン領域にドレイン電極(11)
を形成する工程とを備えていることを特徴とする炭化珪
素半導体装置の製造方法。 - 【請求項5】 前記ベース領域を形成する工程では、前
記不純物注入層が形成される領域に不活性なイオン種を
注入したのち、前記第2導電型不純物を活性化させるこ
とを特徴とする請求項1乃至4のいずれか1つに記載の
炭化珪素半導体装置の製造方法。 - 【請求項6】 前記ベース領域を形成する工程では、第
2導電型不純物としてボロンを用いていることを特徴と
する請求項1乃至5のいずれか1つに記載の炭化珪素半
導体装置の製造方法。 - 【請求項7】 前記不活性なイオン種として、炭素、シ
リコン、アルゴン、ネオン、若しくはヘリウムのうちの
いずれかを用いることを特徴とする請求項1乃至6のい
ずれか1つに記載の炭化珪素半導体装置の製造方法。 - 【請求項8】 主表面及びこの主表面と反対面である裏
面を有し、炭化珪素よりなる第1導電型の半導体基板
(1)と、 前記半導体基板の主表面上に形成され、前記半導体基板
よりも高抵抗な炭化珪素よりなる第1導電型の半導体層
(2)と、 前記半導体層の表層部の所定領域に形成され、所定深さ
を有する第2導電型のベース領域(3)と、 前記半導体層の表層部において、前記ベース領域と隣接
しているJ−FET部(6)と、 前記ベース領域の表層部の所定領域に形成され、該ベー
ス領域の深さよりも浅い第1導電型のソース領域(4)
と、 前記ソース領域と前記J−FET部とに挟まれた前記ベ
ース領域の上に形成されたゲート絶縁膜(7)と、 前記ゲート絶縁膜上に形成されたゲート電極(8)と、 前記ベース領域及び前記ソース領域に接触するように形
成されたソース電極(10)と、 前記半導体基板のドレイン領域に形成されたドレイン電
極(11)とを備え、 前記J−FET部と前記ベース領域のいずれかには、不
活性なイオン種が混入されていることを特徴とする炭化
珪素半導体装置。 - 【請求項9】 主表面及びこの主表面と反対面である裏
面を有し、炭化珪素よりなる第1導電型の半導体基板
(1)と、 前記半導体基板の主表面上に形成され、前記半導体基板
よりも高抵抗な炭化珪素よりなる第1導電型の半導体層
(2)と、 前記半導体層の表層部の所定領域に形成され、所定深さ
を有する第2導電型のベース領域(3)と、 前記半導体層の表層部において、前記ベース領域と隣接
しているJ−FET部(6)と、 前記ベース領域の表層部の所定領域に形成され、該ベー
ス領域の深さよりも浅い第1導電型のソース領域(4)
と、 前記ベース領域の表層部及び前記半導体層とを繋ぐよう
に形成された、炭化珪素よりなる第1導電型の表面チャ
ネル層(5)と、 前記表面チャネル層の表面に形成されたゲート絶縁膜
(7)と、 前記ゲート絶縁膜の上に形成されたゲート電極(8)
と、 前記ベース領域及び前記ソース領域に接触するように形
成されたソース電極(10)と、 前記半導体基板のドレイン領域に形成されたドレイン電
極(11)とを備え、 前記J−FET部と前記表面チャネル層と前記ベース領
域のいずれかには不活性なイオン種が混入されているこ
とを特徴とする炭化珪素半導体装置。 - 【請求項10】 前記不活性なイオン種は、炭素、シリ
コン、アルゴン、若しくはヘリウムのうちのいずれかで
あることを特徴とする請求項8又は9に記載の炭化珪素
半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26432999A JP4186337B2 (ja) | 1998-09-30 | 1999-09-17 | 炭化珪素半導体装置及びその製造方法 |
US09/408,185 US6297100B1 (en) | 1998-09-30 | 1999-09-29 | Method of manufacturing silicon carbide semiconductor device using active and inactive ion species |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27822798 | 1998-09-30 | ||
JP10-278227 | 1998-09-30 | ||
JP11-184264 | 1998-09-30 | ||
JP18426499 | 1999-06-29 | ||
JP26432999A JP4186337B2 (ja) | 1998-09-30 | 1999-09-17 | 炭化珪素半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001077363A true JP2001077363A (ja) | 2001-03-23 |
JP4186337B2 JP4186337B2 (ja) | 2008-11-26 |
Family
ID=27325399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26432999A Expired - Fee Related JP4186337B2 (ja) | 1998-09-30 | 1999-09-17 | 炭化珪素半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6297100B1 (ja) |
JP (1) | JP4186337B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353450A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Works Ltd | 半導体装置 |
JP2013125763A (ja) * | 2011-12-13 | 2013-06-24 | Toyota Motor Corp | スイッチング素子とその製造方法 |
JP2014029952A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | トランジスタ及びその製造方法 |
JP2014143248A (ja) * | 2013-01-22 | 2014-08-07 | National Institute Of Advanced Industrial & Technology | SiC半導体装置及びその製造方法 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7892974B2 (en) * | 2000-04-11 | 2011-02-22 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
US6475889B1 (en) * | 2000-04-11 | 2002-11-05 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
US7125786B2 (en) * | 2000-04-11 | 2006-10-24 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
US8133789B1 (en) | 2003-04-11 | 2012-03-13 | Purdue Research Foundation | Short-channel silicon carbide power mosfet |
US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
US7528040B2 (en) * | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
EP2631951B1 (en) | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
JP4412335B2 (ja) * | 2007-02-23 | 2010-02-10 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
US7982224B2 (en) * | 2007-10-15 | 2011-07-19 | Panasonic Corporation | Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration |
US8035112B1 (en) | 2008-04-23 | 2011-10-11 | Purdue Research Foundation | SIC power DMOSFET with self-aligned source contact |
US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
JP2010123866A (ja) * | 2008-11-21 | 2010-06-03 | Sharp Corp | 半導体装置及びその製造方法 |
US8828769B2 (en) * | 2008-12-02 | 2014-09-09 | University Of Central Florida | Energy conversion device |
US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
WO2011010608A1 (ja) * | 2009-07-24 | 2011-01-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
CN102097478A (zh) * | 2010-12-19 | 2011-06-15 | 电子科技大学 | 一种极低导通电阻浅槽埋沟vdmos器件 |
US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドCree Inc. | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
JP6032831B2 (ja) * | 2012-03-07 | 2016-11-30 | 国立研究開発法人産業技術総合研究所 | SiC半導体装置及びその製造方法 |
JP2015156429A (ja) * | 2014-02-20 | 2015-08-27 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
US10553494B2 (en) * | 2016-11-29 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Breakdown resistant semiconductor apparatus and method of making same |
IT201800007263A1 (it) * | 2018-07-17 | 2020-01-17 | Sensore ottico a bassa potenza per applicazioni di consumo, industriali e automobilistiche | |
US10957768B1 (en) | 2019-10-07 | 2021-03-23 | Infineon Technologies Ag | Silicon carbide device with an implantation tail compensation region |
US11004940B1 (en) * | 2020-07-31 | 2021-05-11 | Genesic Semiconductor Inc. | Manufacture of power devices having increased cross over current |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982262A (en) * | 1974-04-17 | 1976-09-21 | Karatsjuba Anatoly Prokofievic | Semiconductor indicating instrument |
JP3471823B2 (ja) | 1992-01-16 | 2003-12-02 | 富士電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
US5459107A (en) | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
US5629531A (en) | 1992-06-05 | 1997-05-13 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
US5318915A (en) * | 1993-01-25 | 1994-06-07 | North Carolina State University At Raleigh | Method for forming a p-n junction in silicon carbide |
US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
US5323040A (en) | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
US5543637A (en) | 1994-11-14 | 1996-08-06 | North Carolina State University | Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
SE9501310D0 (sv) * | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
JP3647515B2 (ja) | 1995-08-28 | 2005-05-11 | 株式会社デンソー | p型炭化珪素半導体の製造方法 |
SE9601174D0 (sv) | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A method for producing a semiconductor device having a semiconductor layer of SiC and such a device |
-
1999
- 1999-09-17 JP JP26432999A patent/JP4186337B2/ja not_active Expired - Fee Related
- 1999-09-29 US US09/408,185 patent/US6297100B1/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353450A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Works Ltd | 半導体装置 |
JP2013125763A (ja) * | 2011-12-13 | 2013-06-24 | Toyota Motor Corp | スイッチング素子とその製造方法 |
US8748975B2 (en) | 2011-12-13 | 2014-06-10 | Toyota Jidosha Kabushiki Kaisha | Switching element and manufacturing method thereof |
JP2014029952A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | トランジスタ及びその製造方法 |
US9018637B2 (en) | 2012-07-31 | 2015-04-28 | Kabushiki Kaisha Toshiba | Transistor and method for manufacturing same |
US9099342B2 (en) | 2012-07-31 | 2015-08-04 | Kabushiki Kaisha Toshiba | Transistor and method for manufacturing same |
JP2014143248A (ja) * | 2013-01-22 | 2014-08-07 | National Institute Of Advanced Industrial & Technology | SiC半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6297100B1 (en) | 2001-10-02 |
JP4186337B2 (ja) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4186337B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
US5804483A (en) | Method for producing a channel region layer in a sic-layer for a voltage controlled semiconductor device | |
JP3959856B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP4450122B2 (ja) | 炭化珪素半導体装置 | |
KR101168782B1 (ko) | 탄화규소 소자들 및 그 제조방법들 | |
US6551865B2 (en) | Silicon carbide semiconductor device and method of fabricating the same | |
JP4595144B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
KR100596061B1 (ko) | 이온 주입 및 수평 확산에 의해 실리콘 카바이드 전력소자를 제조하는 자기 정렬 방법 | |
US6262439B1 (en) | Silicon carbide semiconductor device | |
JP3893725B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
JPH11261061A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2001267570A (ja) | 半導体装置及び半導体装置製造方法 | |
KR20020010686A (ko) | 낮은 온-저항을 갖는 고전압 전력 mosfet | |
JP4568929B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2000332239A (ja) | 電界効果トランジスタ | |
JP4568930B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP3496509B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US5786251A (en) | Method for producing a channel region layer in a voltage controlled semiconductor device | |
JP3893734B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US5912491A (en) | MOS device | |
JP3997886B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP3415340B2 (ja) | 炭化珪素半導体装置 | |
JP4320810B2 (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |