JP2001068463A - 半導体集積回路装置の量産方法 - Google Patents

半導体集積回路装置の量産方法

Info

Publication number
JP2001068463A
JP2001068463A JP24514399A JP24514399A JP2001068463A JP 2001068463 A JP2001068463 A JP 2001068463A JP 24514399 A JP24514399 A JP 24514399A JP 24514399 A JP24514399 A JP 24514399A JP 2001068463 A JP2001068463 A JP 2001068463A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
mass
wafer
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24514399A
Other languages
English (en)
Other versions
JP2001068463A5 (ja
Inventor
Takuya Futase
卓也 二瀬
Tomonori Saeki
智則 佐伯
Mieko Kashi
未映子 菓子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP24514399A priority Critical patent/JP2001068463A/ja
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to TW089115942A priority patent/TW490756B/zh
Priority to KR1020000050661A priority patent/KR100907767B1/ko
Publication of JP2001068463A publication Critical patent/JP2001068463A/ja
Priority to US10/245,503 priority patent/US6586161B2/en
Priority to US10/424,854 priority patent/US6737221B2/en
Priority to US10/795,249 priority patent/US20040259300A1/en
Publication of JP2001068463A5 publication Critical patent/JP2001068463A5/ja
Priority to US12/018,154 priority patent/US7964509B2/en
Priority to US12/207,530 priority patent/US8034717B2/en
Priority to KR1020080092104A priority patent/KR101059350B1/ko
Priority to US13/239,571 priority patent/US8293648B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 半導体量産プロセスにおいて、遷移金属によ
るウエハの汚染を防止する。 【解決手段】 本発明の半導体集積回路装置の量産方法
は、ウエハプロセスを流れる各ウエハに対して、Ru膜
の堆積処理を行う工程と、前記Ru膜が堆積された前記
各ウエハに対して、前記各ウエハのデバイス面の外縁部
または裏面の前記Ru膜を、オルト過ヨウ素酸と硝酸と
を含む水溶液を用いて除去する工程と、前記Ru膜が除
去された前記各ウエハに対して、下層工程(ゲート絶縁
膜形成前の初期素子形成工程および配線工程)群に属す
る複数枚のウエハと共用関係にあるリソグラフィ工程、
検査工程または熱処理工程を実行する工程とを有してい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置の量産技術に関し、特に、大量のウエハを複数の工程
に渡って連続処理する際に、ルテニウム(Ru)などの
遷移金属を含有する膜を堆積したウエハに対するリソグ
ラフィ工程と、他の工程群に属するウエハに対するリソ
グラフィ工程とを共用する量産ラインで行われる半導体
製造プロセスに適用して有効な技術に関する。
【0002】
【従来の技術】従来、半導体製造以外の産業分野におい
ては、廃棄物などに含まれる白金族元素の回収を目的と
して、白金族元素を溶解液に溶かして分離する技術が知
られている。
【0003】特開平7−157832号公報(伊藤等)
は、廃電子部品、貴金属含有廃触媒、廃宝飾品などに含
まれる金や白金族元素などの貴金属を溶解液に溶かして
回収する技術を開示している。貴金属の溶解には、2種
類のハロゲンからなるハロゲン間化合物(ClF、Br
F、BrCl、ICl、ICl3 、IBrなど)の水溶
液とハロゲン化オキソ酸(ヨウ素酸、臭素酸または塩素
酸)の水溶液とを1:9〜9:1の範囲で混合した溶解
液が使用される。この溶解液に溶解した貴金属は、まず
ハロゲン化錯体として分離され、次いでこのハロゲン化
錯体を分解する液(水酸化ナトリウム、水酸化ホウ素ナ
トリウム、ヒドラジンまたはその塩、亜硫酸またはその
塩、重亜硫酸など)を添加することにより、金属として
回収される。
【0004】特開平7−224333号公報(和田等)
は、使用済み核燃料の再処理工程で発生する不溶解残渣
中に含まれるルテニウム(Ru)、ロジウム(Rh)、
パラジウム(Pd)などの貴金属を含む核***生成合金
を、ヨウ素単体(または臭素単体)を添加したヨウ化水
素酸(または臭化水素酸)の溶解液に浸漬することによ
り、液体金属抽出などの前処理を経ることなく水溶液と
して溶解させる技術を開示している。ここで、上記溶解
液は、ヨウ化水素酸(または臭化水素酸)の濃度を5〜
57重量%の範囲、添加するヨウ素単体(または臭素単
体)の濃度を前者の水溶液1リットル当たり0.01〜
0.5モルの範囲とすることが好ましいとされている。
【0005】
【発明が解決しようとする課題】1Gbit 以降の大容量
DRAM(Dynamic Random Access Memory)は、微細化さ
れたメモリセルの蓄積電荷量を確保するために、情報蓄
積容量素子(キャパシタ)の容量絶縁膜を、比誘電率が
100以上のABO3 型複酸化物、すなわちペロブスカ
イト型複酸化物であるBST((Ba,Sr)Ti
3 )などの高誘電体材料で構成する。また、さらに次
世代の容量絶縁膜材料として、PZT(PbZrX Ti
1-X 3 )、PLT(PbLaX Ti1-X 3 )、PL
ZT、SBT、PbTiO3 、SrTiO3 、BaTi
3 といったペロブスカイト型結晶構造を含む強誘電体
材料の導入も検討されている。
【0006】キャパシタの容量絶縁膜に上記のような高
/強誘電体材料を使用する場合は、容量絶縁膜を挟む上
下部電極用の導電膜も上記高/強誘電体材料に対して親
和性が高い金属、例えば白金族金属(Ru(ルテニウ
ム)、Rh(ロジウム)、Pd(パラジウム)、Os
(オスミウム)、Ir(イリジウム)、Pt(白金))
を主構成材料として含有する導電膜を使用する必要があ
る。特に、ルテニウム(Ru)は、エッチングの制御性
や膜の安定性に優れていることから、容量絶縁膜を前記
のような高/強誘電体材料で構成するキャパシタの電極
材料として有力視されている。
【0007】一方、高速ロジックLSIの分野では、配
線幅の微細化に伴う配線抵抗の増大および信頼性の低下
を防ぐ対策として、基板上に堆積した絶縁膜に配線溝
(およびスルーホール)を形成し、次いでこの配線溝
(およびスルーホール)の内部を含む絶縁膜上にAl膜
よりも電気抵抗が低い銅(Cu)膜を堆積した後、配線
溝の外部の不要な銅膜を化学機械研磨(CMP)法によ
って除去する、いわゆるダマシン(Damascene) 法による
埋め込み銅配線の導入が進められている。この埋め込み
銅配線は、ロジックLSIのみならず、DRAMなどの
メモリ分野においても導入が検討されている。
【0008】しかし、上記した白金族金属、ペロブスカ
イト型高/強誘電体あるいは銅のように、従来のウエハ
プロセスでは使用されていなかった新規な遷移金属やそ
れを含有する材料を半導体製造プロセスに導入するに際
しては、これらの遷移金属によるウエハの汚染を防止す
る対策が必要となる。特に、銅などの遷移金属はシリコ
ン(Si)中での拡散係数が大きく、アニール工程(熱
処理工程)で容易に基板に到達するため、極めて低濃度
であってもデバイス特性に深刻な悪影響を及ぼす怖れが
ある。
【0009】例えばDRAMなどの汎用LSIの製造プ
ロセスでは、設備投資を極力抑制して製造コストを低減
するために、リソグラフィ装置(光露光装置、EB露光
装置)、各種検査装置、アニール(熱処理)装置などを
ゲート絶縁膜形成前の初期素子形成工程および配線工程
で共用しており、前記のような新材料を使用するキャパ
シタ形成工程でもこれらの共用装置が使用される。すな
わち、これらの共用装置においては、キャパシタ形成工
程を実行するためのウエハが装置から搬出された後、初
期素子形成工程を実行するためのウエハや配線工程を実
行するためのウエハが装置に搬入される。また、キャパ
シタの上層の配線を前述したダマシン法による埋め込み
銅配線とする場合には、キャパシタの上層に堆積した銅
膜をアニール(熱処理)するためのウエハが他の工程を
実行するためのウエハと前後して共用装置に搬入され
る。
【0010】スパッタリング法やCVD法を用いてウエ
ハのデバイス面に堆積した白金族金属、ペロブスカイト
型高/強誘電体あるいは銅などの遷移金属を含有する膜
は、ウエハの外縁部(エッジ部)や裏面にも堆積する。
そのため、ウエハの外縁部や裏面に堆積した遷移金属含
有膜を十分に除去せずにウエハを共用装置に搬入する
と、ウエハの外縁部や裏面と接触したウエハステージ、
ウエハキャリア、コンベアなどの表面に遷移金属含有膜
が付着し、その後に共用装置に搬入されてくる下層工程
(ゲート絶縁膜形成前の初期素子形成工程、配線工程)
を実行するためのウエハが遷移金属に汚染されてしま
う。
【0011】従って、上記のような遷移金属含有膜を堆
積したウエハに対するリソグラフィ工程と、下層工程を
含む他の工程群に属するウエハに対するリソグラフィ工
程とを共用装置を使って実行する量産ラインにおいて
は、遷移金属含有膜を堆積したウエハを共用装置に搬入
するに先だって、ウエハの外縁部や裏面に堆積した遷移
金属含有膜を除去するための洗浄工程が不可欠となる。
【0012】しかしながら、前述した遷移金属の中に
は、例えばルテニウムなどのように、これを溶解する溶
液が見出されていないために有効な洗浄方法が確立され
ていないものもある。前記のように、半導体製造以外の
産業分野では白金族金属の溶解液が幾つか提案されてい
るが、これらの溶解液は、ルテニウムを溶解する速度が
極めて遅いことから、半導体の量産ラインで使用するこ
とができない。
【0013】また、遷移金属によるウエハの汚染を防ぐ
別の対策として、遷移金属含有膜を堆積したウエハに対
するリソグラフィ工程を実行するための専用装置を前記
共用装置とは別に用意することは、製造コスト低減の観
点から現実的でない。
【0014】本発明の目的は、ゲート絶縁膜形成前の初
期素子形成工程、配線工程および遷移金属含有膜加工工
程でリソグラフィ装置、検査装置、アニール(熱処理)
装置などを共用する半導体量産プロセスにおいて、初期
素子形成工程や配線工程を実行するウエハが遷移金属に
よって汚染される不具合を確実に防止する技術を提供す
ることにある。
【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0017】本発明の半導体集積回路装置の量産方法
は、以下の工程からなる; (a)ウエハプロセスを流れる各ウエハに対して、Ru
膜の堆積処理を行う工程、(b)前記Ru膜が堆積され
た前記各ウエハに対して、前記ウエハのデバイス面の外
縁部または裏面の前記Ru膜を、オルト過ヨウ素酸を含
む溶液を用いて除去する工程、(c)前記Ru膜が除去
された前記各ウエハに対して、下層工程群に属する複数
枚のウエハと共用関係にあるリソグラフィ工程、検査工
程または熱処理工程を実行する工程。
【0018】上記した発明以外の本願発明の概要を簡単
に項分けして記載すれば、以下の通りである。すなわ
ち、 1.以下の工程からなる半導体集積回路装置の量産方
法; (a)ウエハプロセスを流れる複数枚のウエハのうち、
第1のウエハのデバイス面上に白金族金属膜を堆積する
工程、(b)前記白金族金属膜が堆積された前記第1の
ウエハのデバイス面の外縁部または裏面の前記白金族金
属膜を除去する工程、(c)前記(b)工程の後、前記
第1のウエハのデバイス面上の前記白金族金属膜を、リ
ソグラフィ工程により形成した耐エッチングマスクパタ
ーンを使ってパターニングする工程、(d)前記ウエハ
プロセスを流れる複数枚のウエハのうち、第2のウエハ
のデバイス面上に前記白金族金属膜とは異なる被加工膜
を堆積する工程、(e)前記リソグラフィ工程により、
前記第2のウエハの前記デバイス面上に堆積された前記
被加工膜をパターニングする工程。
【0019】2.前記1項において、前記白金族金属膜
は、ルテニウム膜であることを特徴とする半導体集積回
路装置の量産方法。
【0020】3.前記1項または2項において、前記被
加工膜をパターニングする工程は、前記白金族金属膜を
パターニングする工程よりも下層の工程であることを特
徴とする半導体集積回路装置の量産方法。
【0021】4.前記1項〜3項のいずれか一項におい
て、前記白金族金属膜の除去は、オルト過ヨウ素酸を含
む溶液を用いて行われることを特徴とする半導体集積回
路装置の量産方法。
【0022】5.前記1項〜4項のいずれか一項におい
て、前記白金族金属膜の除去は、オルト過ヨウ素酸と第
2の酸とを含む溶液を用いて行われることを特徴とする
半導体集積回路装置の量産方法。
【0023】6.前記5項において、前記第2の酸は、
硝酸であることを特徴とする半導体集積回路装置の量産
方法。
【0024】7.前記6項において、前記溶液における
オルト過ヨウ素酸の濃度は、20wt%から40wt%
であり、硝酸の濃度は、20wt%から40wt%であ
ることを特徴とする半導体集積回路装置の量産方法。
【0025】8.前記6項において、前記溶液における
オルト過ヨウ素酸の濃度は、25wt%から35wt%
であり、硝酸の濃度は、25wt%から35wt%であ
ることを特徴とする半導体集積回路装置の量産方法。
【0026】9.前記5項において、前記第2の酸は、
酢酸であることを特徴とする半導体集積回路装置の量産
方法。
【0027】10.前記1項〜9項のいずれか一項にお
いて、前記白金族金属膜の除去は、少なくとも前記各ウ
エハの前記裏面のほぼ全面および前記デバイス面の外縁
部について行われることを特徴とする半導体集積回路装
置の量産方法。
【0028】11.以下の工程からなる半導体集積回路
装置の量産方法; (a)ウエハプロセスを流れる複数枚のウエハのうち、
第1のウエハのデバイス面上に遷移金属含有膜を堆積す
る工程、(b)前記遷移金属含有膜が堆積された前記第
1のウエハのデバイス面の外縁部または裏面の前記遷移
金属含有膜を除去する工程、(c)前記(b)工程の
後、前記第1のウエハのデバイス面上の前記遷移金属含
有膜を、リソグラフィ工程により形成した耐エッチング
マスクパターンを使ってパターニングする工程、(d)
前記ウエハプロセスを流れる複数枚のウエハのうち、第
2のウエハのデバイス面上に前記遷移金属含有膜とは異
なる被加工膜を堆積する工程、(e)前記リソグラフィ
工程により、前記第2のウエハの前記デバイス面上に堆
積された前記被加工膜をパターニングする工程。
【0029】12.前記11項において、前記遷移金属
含有膜は、ペロブスカイト型高誘電体または強誘電体か
らなることを特徴とする半導体集積回路装置の量産方
法。
【0030】13.前記12項において、前記ペロブス
カイト型高誘電体または強誘電体は、BSTであること
を特徴とする半導体集積回路装置の量産方法。
【0031】14.前記11項において、前記ペロブス
カイト型高誘電体または強誘電体は、PZT、PLT、
PLZT、SBT、PbTiO3 、SrTiO3 または
BaTiO3 のいずれかであることを特徴とする半導体
集積回路装置の量産方法。
【0032】15.前記11項において、前記遷移金属
は、銅であることを特徴とする半導体集積回路装置の量
産方法。
【0033】16.以下の工程からなる半導体集積回路
装置の量産方法; (a)ウエハプロセスを流れる複数枚のウエハのうち、
第1のウエハのデバイス面上にRu膜を堆積する工程、
(b)前記Ru膜が堆積された前記第1のウエハのデバ
イス面の外縁部または裏面の前記Ru膜を除去する工
程、(c)前記(b)工程の後、前記第1のウエハのデ
バイス面上の前記Ru膜を、リソグラフィ工程により形
成した耐エッチングマスクパターンを使ってパターニン
グすることによって、キャパシタの電極を形成する工
程、(d)前記ウエハプロセスを流れる複数枚のウエハ
のうち、第2のウエハのデバイス面上に前記Ru膜とは
異なる被加工膜を堆積する工程、(e)前記リソグラフ
ィ工程により、前記第2のウエハの前記デバイス面上に
堆積された前記被加工膜をパターニングする工程。
【0034】17.前記16項において、前記被加工膜
をパターニングする工程は、前記Ru膜をパターニング
する工程よりも下層の工程であることを特徴とする半導
体集積回路装置の量産方法。
【0035】18.前記16項または17項において、
前記Ru膜の除去は、オルト過ヨウ素酸を含む溶液を用
いて行われることを特徴とする半導体集積回路装置の量
産方法。
【0036】19.前記16項または17項において、
前記Ru膜の除去は、オルト過ヨウ素酸と第2の酸とを
含む溶液を用いて行われることを特徴とする半導体集積
回路装置の量産方法。
【0037】20.前記19項において、前記第2の酸
は、硝酸であることを特徴とする半導体集積回路装置の
量産方法。
【0038】21.前記20項において、前記溶液にお
けるオルト過ヨウ素酸の濃度は、20wt%から40w
t%であり、硝酸の濃度は、20wt%から40wt%
であることを特徴とする半導体集積回路装置の量産方
法。
【0039】22.前記20項において、前記溶液にお
けるオルト過ヨウ素酸の濃度は、25wt%から35w
t%であり、硝酸の濃度は、25wt%から35wt%
であることを特徴とする半導体集積回路装置の量産方
法。
【0040】23.以下の工程からなる半導体集積回路
装置の量産方法; (a)ウエハプロセスを流れる複数枚のウエハのうち、
第1のウエハのデバイス面上にRu膜を堆積する工程、
(b)オルト過ヨウ素酸を含む溶液を用いて、前記Ru
膜が堆積された前記第1のウエハのデバイス面の外縁部
または裏面の前記Ru膜を除去する工程、(c)前記
(b)工程の後、前記第1のウエハのデバイス面上の前
記Ru膜を、リソグラフィ工程により形成した耐エッチ
ングマスクパターンを使ってパターニングすることによ
って、DRAMのキャパシタの電極を形成する工程、
(d)前記ウエハプロセスを流れる複数枚のウエハのう
ち、第2のウエハのデバイス面上に前記Ru膜とは異な
る被加工膜を堆積する工程、(e)前記リソグラフィ工
程により、前記第2のウエハの前記デバイス面上に堆積
された前記被加工膜をパターニングする工程。
【0041】24.前記23項において、前記被加工膜
をパターニングする工程は、前記Ru膜をパターニング
する工程よりも下層の工程であることを特徴とする半導
体集積回路装置の量産方法。
【0042】25.前記24項において、前記被加工膜
をパターニングする工程は、ゲート電極を形成する工程
またはビット線を形成する工程であることを特徴とする
半導体集積回路装置の量産方法。
【0043】26.前記23項から25項のいずれか一
項において、前記Ru膜の除去は、オルト過ヨウ素酸と
硝酸とを含む溶液を用いて行われることを特徴とする半
導体集積回路装置の量産方法。
【0044】27.前記26項において、前記溶液にお
けるオルト過ヨウ素酸の濃度は、20wt%から40w
t%であり、硝酸の濃度は、20wt%から40wt%
であることを特徴とする半導体集積回路装置の量産方
法。
【0045】28.前記27項において、前記溶液にお
けるオルト過ヨウ素酸の濃度は、25wt%から35w
t%であり、硝酸の濃度は、25wt%から35wt%
であることを特徴とする半導体集積回路装置の量産方
法。
【0046】29.以下の工程からなる半導体集積回路
装置の量産方法; (a)ウエハプロセスを流れる複数枚のウエハのうち、
第1のウエハのデバイス面上にペロブスカイト型高誘電
体または強誘電体からな遷移金属含有膜を堆積する工
程、(b)前記遷移金属含有膜が堆積された前記第1の
ウエハのデバイス面の外縁部または裏面の前記遷移金属
含有膜を除去する工程、(c)前記(b)工程の後、前
記第1のウエハのデバイス面上の前記遷移金属含有膜
を、リソグラフィ工程によりリソグラフィ工程により形
成した耐エッチングマスクパターンを使ってパターニン
グすることによって、DRAMのキャパシタの容量絶縁
膜を形成する工程、(d)前記ウエハプロセスを流れる
複数枚のウエハのうち、第2のウエハのデバイス面上に
前記遷移金属含有膜とは異なる被加工膜を堆積する工
程、(e)前記リソグラフィ工程により、前記第2のウ
エハの前記デバイス面上に堆積された前記被加工膜をパ
ターニングする工程。
【0047】30.前記29項において、前記ペロブス
カイト型高誘電体または強誘電体は、BSTであること
を特徴とする半導体集積回路装置の量産方法。
【0048】以下、本願において使用する用語の一般的
意味について説明する。
【0049】1.「CMIS集積回路」とは、相補性絶
縁ゲート型FETよりなる集積回路を示し、一般のCM
OS集積回路の他、例えば窒化シリコンや酸化タンタル
のような酸化膜以外の誘電体材料からなるゲート絶縁膜
を有するデバイスを含む。
【0050】2.「デバイス面」とは、ウエハの主面で
あって、その面にフォトリソグラフィーにより、複数の
チップ領域に対応する集積回路パターンが形成される面
をいう。すなわち、「裏面」に対して、その反対側の主
面をいう。
【0051】3.「埋め込み配線」とは、シングルダマ
シン(Single Damascene)やデュアルダマシン(Dual D
amascene)などのように、絶縁膜に溝などを形成して、
そこに銅などの導電膜を埋め込み、その後に不要な導電
膜を除去する配線形成技術によりパターニングされた配
線をいう。
【0052】4.「半導体集積回路ウエハ」または「半
導体ウエハ」とは、半導体集積回路の製造に用いるシリ
コン単結晶基板(一般にほぼ円形)、サファイア基板、
ガラス基板その他の絶縁、反絶縁または半導体基板など
ならびにそれらの複合的基板をいう。また、「半導体集
積回路装置」(あるいは「電子装置」、「電子回路装
置」など)というときは、単結晶シリコン基板上に作ら
れるものだけでなく、特にそうでない旨が明示された場
合を除き、上記した各種基板、あるいはさらにSOI(S
ilicon On Insulator)基板、TFT(Thin Film Transis
tor)液晶製造用基板、STN(Super Twisted Nematic)
液晶製造用基板などといった他の基板上に作られるもの
を含むものとする。
【0053】5.「チップ形成部」とは、ウエハのデバ
イス面上の複数のチップ領域を含む部分であって、周辺
のチップを作ることを意図しない「外縁部」を除いた内
部領域をいう。
【0054】6.「高誘電体」とは、Ta2 5 のよう
な比誘電率が20以上の高誘電体材料や、さらに比誘電
率が100を越えるBST((Ba,Sr)TiO3
などの高誘電体材料などをいう。
【0055】7.「強誘電体」とは常温で強誘電相にあ
るペロブスカイト構造を含むPZT、PLT、PLZ
T、SBT、PbTiO3 、SrTiO3 およびBaT
iO3 などをいう。
【0056】8.「遷移金属」とは、一般に周期律表の
イットリウム、ランタンなどの属する3族から銅などの
属する11族までの元素をいう。「遷移金属含有膜」と
は、遷移金属または遷移金属を主要なまたは副次的な構
成要素として含む材料を含む膜をいう(例えばRu、R
uO2 、Ta2 5 など)。「遷移金属含有膜堆積処
理」とは、前記遷移金属含有膜が意図的にまたは意図に
反して付着または堆積する処理をいう。従って、絶縁膜
や金属膜の堆積工程のほか、そのエッチング工程も含ま
れる。本願において、「有害遷移金属」とは、半導体プ
ロセスに使用される遷移金属のうち、現時点でコンタミ
ネーションとしての性質が十分に検証されていないもの
であって、例えば白金族および銅族のみからなる群から
選ばれたものをいう。また、本願において、「銅からな
る」という場合には、特に限定する旨の明示がない限り
純粋な銅に限定されるものではなく、その機能を損なわ
ない範囲で他の構成要素、添加物、不純物などを含んだ
ものを包含することはいうまでもない。
【0057】9.「白金属元素」とは、一般に周期律表
8から10族に属する元素のうち、ルテニウム、ロジウ
ム、パラジウム、オスミウム、イリジウム、白金をい
う。
【0058】10.ウエハプロセスについて「下層工程
群」とは、一つのウエハに注目した場合は当該工程より
先に通過する被加工膜形成、同レジスト膜形成工程、露
光、現像、前記膜のパターニングなどからなる一連の工
程の集合をいう。例えば下層配線工程群は上層配線工程
群より下層工程である。その逆を「上層工程群」とい
う。ただし、必ずしも物理的上下関係に限らない。
【0059】11.「リソグラフィ工程」とは、例えば
光露光の場合、ある膜の形成工程の後、同ウエハに対し
てフォトレジストを塗布する工程から、そのフォトレジ
ストを露光して現像する工程(必要に応じてベーク工程
などを含む)までをいう。リソグラフィ工程について
「共用関係」とは、異なる工程群に属するウエハが同一
の設備からなるリソグラフィ工程を通過する関係をい
う。この場合、同一の設備といっても、すべての装置を
共有する必要はない。どれか一つの装置、例えば露光装
置(光露光装置、EB露光装置)を共有するだけでもよ
い。
【0060】12.ウエハラインについて「量産」と
は、一般にスループットがウエハで1000枚/日程度
のものをいうが、本願においては、ウエハの大口径化を
考慮して、100枚/日程度のものも含めるものとす
る。この場合、品種などが同一である必要はないことは
いうまでもない。
【0061】13.「化学機械研磨(Chemical Mechani
cal Polishing;CMP)」とは、一般に被研磨面を相対
的に軟らかい布様のシート材料などからなる研磨パッド
に接触させた状態で、スラリを供給しながら面方向に相
対移動させて研磨を行うことをいい、本願においてはそ
の他、被研磨面を硬質の砥石面に対して相対移動させる
ことによって研磨を行うCML(Chemical Mechanical L
apping) なども含むものとする。
【0062】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。ま
た、以下の実施の形態では、特に必要なとき以外は同一
または同様な部分の説明を原則として繰り返さない。
【0063】さらに、以下の実施の形態では、便宜上そ
の必要があるときは、複数のセクションまたは実施の形
態に分割して説明するが、特に明示した場合を除き、そ
れらは互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。また、以下の実施の形態において、要素の数など
(個数、数値、量、範囲などを含む)に言及する場合、
特に明示したときおよび原理的に明らかに特定の数に限
定されるときを除き、その特定の数に限定されるもので
はなく、特定の数以上でも以下でもよい。さらに、以下
の実施の形態において、その構成要素(要素ステップな
どを含む)は、特に明示した場合および原理的に明らか
に必須であると考えられる場合を除き、必ずしも必須の
ものではないことは言うまでもない。
【0064】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。
【0065】本発明の実施形態であるDRAMの製造方
法を図1〜図28を用いて工程順に説明する。
【0066】まず、図1に示すように、例えばp型で比
抵抗が10Ωcm程度の単結晶シリコンからなる半導体基
板(ウエハ)1の主面に素子分離溝2を形成した後、基
板1にp型ウエル3を形成する。素子分離溝2は、素子
分離領域の基板1をドライエッチングして溝を形成した
後、溝の内部を含む基板1上にCVD法で酸化シリコン
膜4を堆積し、続いて酸化シリコン膜4を化学機械研磨
(Chemical MechanicalPolishing; CMP) 法で研磨し
て溝の内部に残すことにより形成する。また、p型ウエ
ル3は、基板1にn型不純物、例えばP(リン)をイオ
ン打ち込みし、続いて基板1をアニール(熱処理)して
n型不純物を拡散させることにより形成する。
【0067】次に、p型ウエル3の表面をフッ酸(H
F)系の洗浄液を使って洗浄した後、基板1をウェット
酸化してp型ウエル3の表面に清浄なゲート酸化膜5を
形成する。
【0068】次に、図2に示すように、ゲート酸化膜5
の上部にゲート電極6(ワード線WL)を形成し、続い
てゲート電極6の両側のp型ウエル3に低不純物濃度の
n型半導体領域7を形成する。
【0069】ゲート電極6(ワード線WL)は、例えば
Pなどのn型不純物をドープした多結晶シリコン膜を基
板1上にCVD法で堆積し、次いでその上部にWN(窒
化タングステン)膜とW(タングステン)膜とをスパッ
タリング法で堆積し、さらにその上部に窒化シリコン膜
8をCVD法で堆積した後、フォトレジスト膜をマスク
にしてこれらの膜をドライエッチングすることにより形
成する。また、n型半導体領域7は、p型ウエル3にn
型不純物、例えばヒ素(As)をイオン打ち込みして形
成する。
【0070】次に、図3に示すように、基板1上にCV
D法で窒化シリコン膜9および酸化シリコン膜10を堆
積し、続いて酸化シリコン膜10の表面を化学機械研磨
法で平坦化する。
【0071】次に、図4に示すように、フォトレジスト
膜(図示せず)をマスクにしてn型半導体領域7の上部
の酸化シリコン膜10および窒化シリコン膜9をドライ
エッチングしてコンタクトホール11、12を形成した
後、図5に示すように、コンタクトホール11、12の
内部に多結晶シリコン膜からなるプラグ13を形成す
る。プラグ13は、例えばコンタクトホール11、12
の内部および酸化シリコン膜10の上部にPなどのn型
不純物をドープした多結晶シリコン膜をCVD法で堆積
した後、酸化シリコン膜10の上部の多結晶シリコン膜
を化学機械研磨(またはエッチバック)法で除去してコ
ンタクトホール11、12の内部に残すことにより形成
する。
【0072】続いて、基板1をアニール(熱処理)し、
プラグ13を構成する多結晶シリコン膜中のn型不純物
を基板1(n型半導体領域7)に拡散させることによ
り、高不純物濃度のn型半導体領域14(ソース、ドレ
イン)を形成する。ここまでの工程により、DRAMの
メモリセルの一部を構成するnチャネル型のメモリセル
選択用MISFETQsが完成する。
【0073】次に、図6に示すように、酸化シリコン膜
10の上部にCVD法で酸化シリコン膜15を堆積し、
続いて酸化シリコン膜15をドライエッチングしてコン
タクトホール11の上部にスルーホール16を形成した
後、スルーホール16の内部にプラグ17を形成し、さ
らにプラグ17の上部にビット線BLを形成する。
【0074】プラグ17は、例えばスルーホール16の
内部および酸化シリコン膜15の上部にCVD法または
スパッタリング法でTiN(窒化タングステン)膜およ
びW膜を堆積した後、酸化シリコン膜15の上部のTi
N膜およびW膜を化学機械研磨法で除去してスルーホー
ル16の内部に残すことにより形成する。また、ビット
線BLは、例えば酸化シリコン膜15の上部にスパッタ
リング法でW膜を堆積した後、フォトレジスト膜をマス
クにしてW膜をドライエッチングすることにより形成す
る。ビット線BLは、スルーホール16内のプラグ17
およびコンタクトホール11内のプラグ13を介してメ
モリセル選択用MISFETQsのソース、ドレインの
一方(n型半導体領域14)と電気的に接続される。
【0075】次に、図7に示すように、酸化シリコン膜
15の上部にCVD法で酸化シリコン膜18を堆積し、
酸化シリコン膜18の上部にスパッタリング法でTiN
膜19を堆積した後、TiN膜19および酸化シリコン
膜18をドライエッチングしてコンタクトホール12の
上部にスルーホール20を形成し、さらにスルーホール
20の内部にプラグ21を形成する。プラグ21は、例
えばスルーホール20の内部およびTiN膜19の上部
にPなどのn型不純物をドープした多結晶シリコン膜を
CVD法で堆積した後、TiN膜19の上部の多結晶シ
リコン膜をエッチバック法で除去してスルーホール20
の内部に残すことにより形成する。このとき、プラグ2
1を構成する多結晶シリコン膜をオーバーエッチング
し、プラグ21の表面をTiN膜19の表面よりも下方
に後退させておく。
【0076】次に、図8に示すように、プラグ21の上
部にバリアメタル22を形成する。バリアメタル22
は、例えばスルーホール20の内部およびTiN膜19
の上部にスパッタリング法でWN膜を堆積した後、Ti
N膜19の上部のWN膜を化学機械研磨(またはエッチ
バック)法で除去してスルーホール20の内部に残すこ
とにより形成する。
【0077】プラグ21の上部のバリアメタル22は、
次の工程でTiN膜19の上部に堆積する情報蓄積容量
素子の下部電極材料(Ru)とプラグ21(多結晶シリ
コン膜)との反応を防止したり、容量絶縁膜材料(BS
T)中の酸素によるプラグ21(多結晶シリコン膜)の
酸化を防止したりする目的で形成する。バリアメタル2
2は、WNの他、TiN、TaN(窒化タンタル)、T
aSiN、WSiN、TiSiNなどによって構成する
こともできる。
【0078】次に、図9に示すように、TiN膜19の
上部に情報蓄積容量素子の下部電極材料であるRu膜2
3をスパッタリング法で堆積する。
【0079】ところで、DRAMのような汎用LSIの
製造プロセスでは、設備投資を極力抑制して製造コスト
を低減するために、図10に示すように、リソグラフィ
装置(光露光装置、EB露光装置)、各種検査装置、ア
ニール(熱処理)装置などをゲート絶縁膜形成前の初期
素子形成工程および配線工程で共用しており、上記Ru
膜23や後述するBST膜など、従来のウエハプロセス
で使用されていない新規な遷移金属やそれを含有する材
料を加工する情報蓄積用容量素子の形成工程において
も、これらの共用装置が使用される。そのため、これら
の共用装置においては、上記Ru膜23やBST膜が堆
積されたウエハ(基板)1が装置から搬出された後、初
期素子形成工程あるいは配線工程を実行するためのウエ
ハ1が装置に搬入される。なお、ここで配線工程とは、
前記図2〜図8に示したゲート電極6およびビット線B
Lの形成工程と、後述する情報蓄積容量素子の上部の配
線形成工程とをいう。
【0080】図11は、Ru膜23が堆積されたウエハ
1の周辺部を示す断面図である。図示のように、スパッ
タリング法を用いてRu膜23をウエハ(基板)1のデ
バイス面(主面)上に堆積すると、Ru膜23は、デバ
イス面のチップ形成部および外縁部のみならず側面(エ
ッジ部)にも堆積し、その一部はウエハ1の裏面にも付
着する。そのため、側面や裏面のRu膜23を十分に除
去せずにウエハ1を共用装置に搬入すると、ウエハ1の
側面や裏面と接触したウエハステージ、ウエハキャリ
ア、コンベアなどの表面にRu膜23が付着し、その後
に共用装置に搬入されてくる下層工程群(ゲート絶縁膜
形成前の初期素子形成工程、配線工程)のウエハ1がR
uに汚染されてしまう。
【0081】そこで、本実施形態では、Ru膜23が堆
積されたウエハ1を共用装置に搬入して下部電極を形成
する工程に先だち、ウエハ1の側面や裏面に堆積した不
要なRu膜23を次のような方法によって除去する。
【0082】図12は、ウエハ1の側面や裏面に堆積し
たRu膜23の除去に用いる洗浄装置の一例を示す概略
断面図、図13は、この洗浄装置のステージを示す平面
図である。
【0083】洗浄装置100の処理室101の中央部に
は、ウエハ1を載置するステージ102が設置されてい
る。ステージ102の上面にはウエハ1の側面と接触す
る4本のピン103が等間隔で配置されている。これら
のピン103は、それ自体が水平面内で回転できるよう
になっている。ウエハ1は、これらのピン103に挟ま
れることにより、その裏面を上に向けた状態で水平に保
持される。ピン103によって支持されたウエハ1は、
ピン103と接触している側面の4点を除き、ステージ
102とは非接触状態となる。
【0084】処理室101の下方には、ステージ102
を水平面内で回転させる駆動部104と、窒素などの不
活性ガスが充填されたガス供給部105とが設置されて
いる。ガス供給部105内の窒素ガスは、ステージ10
2の下部の配管106を通ってステージ102の上面に
供給される。
【0085】図14に示すように、ステージ102の上
面に配置された4本のピン103は、ウエハ1から離れ
る方向に水平移動できるようになっている。ウエハ1を
4本のピン103で保持するときは、あらかじめこれら
のピン103をウエハ1から離れる位置に移動させてお
き、まずウエハ1の下面に前記窒素ガスを供給すること
によってウエハ1を浮遊させ、この状態でウエハ1の側
面にピン103を押し付ける。
【0086】ステージ102の上方には、洗浄槽108
が設置されている。洗浄槽108の内部には、ウエハ1
の側面や裏面に堆積したRu膜23を除去するための洗
浄液107が充填されている。この洗浄液107は、ノ
ズル109を通じてウエハ1の上面(裏面)に供給さ
れ、ピン103に保持された状態で回転するウエハ1の
裏面と側面とを洗浄する。このとき、ステージ102の
回転速度を制御することにより、ウエハ1の下面(デバ
イス面)の外縁部に洗浄液107を回り込ませることも
できる。
【0087】次に、上記洗浄液107の組成について説
明する。まず、半導体製造プロセスで使用されている各
種洗浄液によるRuのエッチングレートを図15に示
す。試料は、膜厚100nmのRu膜を堆積した3cm×4
cm角のシリコンチップを使用し、1分間当たりにエッチ
ングされるRu膜の厚さを測定した。図示のように、い
ずれの洗浄液を使用した場合も、Ruのエッチングレー
トは0.1nm/分以下であった。なお、0.1nm/分
は、ここで使用した機器の測定限界値である。この結果
から、半導体製造プロセスで使用されている既知の洗浄
液では、Ruを除去できないことが判る。
【0088】次に、Ruの溶解メカニズムについて説明
する。Ru膜23を除去するためには、Ruを溶解する
ことのできる薬液を用いる必要があるが、Ruを溶解す
るためには、Ruを酸化する必要がある。Ruの酸化反
応は、次式に示すとおりであり、 Ru+4H2 O→RuO4 +8H+ +8e- (pH=
0) Ru+8OH- →RuO4 +4H2 O+8e- (pH=
14) このとき必要な酸化還元電位(E)は、酸性水溶液(p
H=0)中で1.13V、アルカリ性水溶液(pH=1
4)中で0.30Vである。従って、Ruを酸化するた
めには、酸性水溶液中で1.13V以上、またはアルカ
リ性水溶液中で0.30V以上の酸化還元電位を持った
酸化剤が必要である。
【0089】図16は、上記の値より大きい酸化還元電
位を持った各種酸化剤(ヨウ素を除く)の所定濃度にお
けるRuのエッチングレートを示している。なお、使用
した試料およびエッチングレートの測定方法は、前記図
15と同じである。
【0090】図示のように、酸性で大きいエッチングレ
ートを示す酸化剤は、オルト過ヨウ素酸(H5 IO6
のみである。また、アルカリ性で大きいエッチングレー
トを示す酸化剤は、次亜塩素酸、メタ過ヨウ素酸および
オルト過ヨウ素酸の3種である。しかし、アルカリ性で
大きいエッチングレートを示す酸化剤のうち、次亜塩素
酸およびメタ過ヨウ素酸は、ナトリウム(Na)のよう
なアルカリ金属の塩であるため、アルカリ金属による汚
染を嫌う半導体製造プロセスでは使用できない。従っ
て、これらの酸化剤のうち、Ru膜23の洗浄液107
として使用できる酸化剤は、実質的にオルト過ヨウ素酸
のみといえる。酸性で使用される酸化剤の利点として
は、アルカリ性で使用される酸化剤と異なり、溶質との
間で塩を生成することがない点が挙げられる。
【0091】図17は、各種濃度のオルト過ヨウ素酸水
溶液(温度60℃)とRuのエッチングレート(nm/mi
n )との関係を示すグラフである。図示のように、水溶
液中のオルト過ヨウ素酸濃度が約10wt%以上の場合、
Ruのエッチングレートはオルト過ヨウ素酸の濃度にほ
ぼ比例して増加することが判る。従って、オルト過ヨウ
素酸水溶液をRu膜23の洗浄液107として使用する
場合は、オルト過ヨウ素酸の濃度を約10wt%〜飽和濃
度の範囲とすればよい。
【0092】また、本発明者らは、上記オルト過ヨウ素
酸水溶液に硝酸を混合することによって、Ruのエッチ
ングレートがさらに大きくなるという知見を得た。
【0093】図18は、濃度47wt%のオルト過ヨウ素
酸水溶液に硝酸を添加した水溶液(温度60℃)を使っ
てRuをエッチングしたときの硝酸濃度とエッチングレ
ートとの関係を示すグラフである(試料は前記図15で
使用したものと同じ)。図示のように、硝酸濃度が〜2
mol /lの範囲では、硝酸の添加量にほぼ比例してRu
のエッチングレートが増加した。
【0094】また、図19は、4種類の濃度(20wt
%、30wt%、40wt%、50wt%)のオルト過ヨウ素
酸水溶液10に対し、濃度69wt%の硝酸水溶液を0
(無添加)、1、2、5、10の比率で添加した水溶液
(温度60℃)を使ってRuをエッチングしたときの硝
酸混合比率とエッチングレートとの関係を示すグラフで
ある(試料は前記図15で使用したものと同じ)。いず
れの場合も、硝酸を添加することにより、オルト過ヨウ
素酸単独の場合に比べてRuのエッチングレートが大幅
に増加した。
【0095】図20は、上記図19の例において、オル
ト過ヨウ素酸および硝酸の濃度を重量%として計算し直
し、Ruのエッチングレートを等高線(単位:nm/分)
で表示したグラフである。図示のように、オルト過ヨウ
素酸濃度が20wt%〜40wt%、かつ硝酸濃度が20wt
%〜40wt%の水溶液は、Ruのエッチングレートの変
動が少ない。特に、図の破線で示すオルト過ヨウ素酸濃
度が25wt%〜35wt%、かつ硝酸濃度が25wt%〜3
5wt%の水溶液は、Ruのエッチングレートの変動が1
0%程度と小さいことが判る。
【0096】このことから、Ru膜23の洗浄液107
として、オルト過ヨウ素酸と硝酸とを含んだ水溶液を使
う場合は、オルト過ヨウ素酸濃度および硝酸濃度がそれ
ぞれ20wt%〜40wt%の範囲、好ましくはオルト過ヨ
ウ素酸濃度および硝酸濃度がそれぞれ25wt%〜35wt
%の範囲の水溶液を使うことにより、洗浄液107の濃
度変化によるRuのエッチングレートの変動を抑制する
ことができ、プロセスマージンを広く取ることが可能と
なる。すなわち、上記濃度範囲のオルト過ヨウ素酸+硝
酸混合水溶液は、大量のウエハを連続処理する量産プロ
セスに好適な洗浄液である。
【0097】オルト過ヨウ素酸水溶液に硝酸を混合する
ことによって、Ruのエッチングレートが大きくなる理
由は、次のようであると推定される。すなわち、オルト
過ヨウ素酸(H5 IO6 )は、水溶液中で次式で示され
る電離平衡状態にある。
【0098】 H5 IO6 ⇔ H4 IO6 - +H+4 IO6 - ⇔ H3 IO6 2- +H+3 IO6 2- ⇔ H2 IO6 3- +H+4 IO6 - ⇔ IO4 - +H2 O 2H3 IO6 2- ⇔ H2 2 10 4-+2H2 O 水溶液中に含まれるこれらの分子やイオン種のうち、R
uを酸化する能力を備えているのはオルト過ヨウ素酸
(H5 IO6 )のみである。このオルト過ヨウ素酸水溶
液に硝酸を加えると、水溶液中には硝酸に由来するプロ
トン(H+ )の濃度が高くなるために、上記の平衡が左
辺側に進む。その結果、Ruを酸化することのできるオ
ルト過ヨウ素酸(H5 IO6 )の濃度が高くなり、Ru
のエッチングレートが大きくなるものと推定される。
【0099】従って、硝酸に限らず上記の平衡を左辺側
に進めるような酸を添加することにより、Ruのエッチ
ングレートを大きくすることができる。例えば図21
は、オルト過ヨウ素酸水溶液に市販の各種酸を添加した
場合のRuのエッチングレートの変化を示している。図
示のように、硝酸だけでなく酢酸を添加した場合でもR
uのエッチングレートが大きくなることが分かる。
【0100】Ruのエッチングレートを大きくする酸と
しては、例えば上記酢酸やHCOOH(ギ酸)に代表さ
れるカルボン酸;HF(フッ化水素)、HBr(臭化水
素)、HI(ヨウ化水素)などのハロゲン化水素酸;H
ClO3 (塩素酸)、HClO4 (過塩素酸)、HBr
3 (臭素酸)、HBrO4 (過臭素酸)などのハロゲ
ン化オキソ酸;H2 S(硫化水素)、H2 3 、H2
4 などのポリ硫化水素、H2 Se(セレン化水素)、H
2 Te(テルル化水素)などの6族元素水素化物;H2
2 3 (チオ硫酸)、H2 2 7 (二硫酸)、H2
SO6 (ポリチオン酸)、H2 SO5 (ペルオキソ硫
酸)、H2 2 8 (ペルオキソ二硫酸)などの硫黄の
オキソ酸;H2 SeO4 (セレン酸)、H6 TeO
6 (テルル酸);H3 PO4 (オルトリン酸)、H4
2 7 (ピロリン酸)、H5 3 10(三リン酸)、H
6 4 13(四リン酸)などのポリリン酸、( HPO3)
n (cyclo-リン酸)に代表されるリンのオキソ酸;H3
AsO4 (ヒ酸)、HN3 (アジ化水素)、H2 CO3
(炭酸)、H3 BO3 (ホウ酸)などを例示することが
できる。
【0101】次に、オルト過ヨウ素酸水溶液またはこれ
に上記の各種酸を混合した水溶液からなる洗浄液107
を使ったウエハ1の洗浄方法を前記図12〜図14を参
照しながら説明する。
【0102】まず、Ru膜23が堆積されたウエハ1を
洗浄装置100の処理室101に搬入し、ガス供給部1
05からステージ102の上面に窒素ガスを供給するこ
とによってウエハ1を浮遊させ(図14)、次いでウエ
ハ1の側面にピン103を押し付けることによって、ウ
エハ1を水平に保持する(図12、図13)。
【0103】続いて、ステージ102を回転させながら
ウエハ1の上面(裏面)にノズル109を通じて洗浄槽
108内の洗浄液107を供給し、ウエハ1の裏面と側
面とを洗浄する。また、必要に応じてウエハ1の下面
(デバイス面)の外縁部も洗浄する。洗浄液107は、
例えば60℃に加温したオルト過ヨウ素酸(濃度30wt
%)と硝酸(濃度30wt%)の混合水溶液を使用する。
【0104】洗浄中は、ウエハ1と接触しているピン1
03を水平面内で回転させる。これにより、ピン103
との摩擦力によってウエハ1が回転し、ピン103と接
触している側面の位置が変わるために、ウエハ1の側面
全体を洗浄することができる。なお、ここで用いた洗浄
装置100については、本発明者らによる特願平11−
117690号に詳細な記載がある。
【0105】本実施形態の洗浄液107を使ったウエハ
1の裏面および側面洗浄は、例えば公知のベルヌーイチ
ャック式スピンエッチング装置など、上記洗浄装置10
0以外の装置を使って行うこともできる。また、本実施
形態の洗浄に先だって、ウエハ1の裏面をブラシ洗浄し
てもよい。
【0106】上記オルト過ヨウ素酸+硝酸混合水溶液
(60℃)を使用したRu膜23のエッチングレート
は、重量換算で2.244×10-3g/分であった。こ
れに対し、前記特開平7−157832号公報の場合、
33%HIO3 :20%ICl=1:1の溶液(100
℃)を使用したときのRuのエッチングレートは、1.
567×10-6g/分、また前記特開平7−22433
3号公報の場合、37%HI+0.01mol /l I2
液(70℃)を使用したときのRuのエッチングレート
は、0.9625×10-6g/分といずれも極めて小さ
く、定性的には実質的に溶解しないということができ
る。すなわち、本発明方法によれば、これらの従来技術
に比べて1000倍以上の高いエッチングレートでRu
を溶解することができる。しかも、本発明方法は、従来
技術の溶液よりも低い温度でRuを溶かすことができ
る、という利点もある。
【0107】次に、Ru膜23を電極材料に使った下部
電極の形成方法を説明する。まず、上記の洗浄処理が終
わったウエハ1を前記図10に示す共用の検査装置に搬
入し、裏面や側面の汚染度をチェックした後、共用のア
ニール(熱処理)装置を使い、700℃程度の窒素雰囲
気中でウエハ1をアニール(熱処理)することにより、
Ru膜23の応力を緩和する。
【0108】次に、ウエハ1をCVD装置(図示せず)
に搬送し、図22に示すように、Ru膜23の上部に酸
化シリコン膜24を堆積する。Ru膜23のドライエッ
チングには酸素系のガスが使用されるので、エッチング
のマスクには酸化シリコン膜24のような耐酸化性の材
料が使用される。
【0109】次に、上記ウエハ1に対し、前記図10に
示す共用装置を使ってリソグラフィ工程を実行する。す
なわち、図23に示すように、酸化シリコン膜24の上
部に堆積したフォトレジスト膜25をマスクにして酸化
シリコン膜24をドライエッチングすることにより、R
u膜23をドライエッチングするためのハードマスクを
形成する。
【0110】次に、上記フォトレジスト膜25をアッシ
ングで除去した後、図24に示すように、酸化シリコン
膜24をマスクにしてRu膜23をドライエッチングす
ることにより、情報蓄積用容量素子の下部電極23Aを
形成する。Ru膜23のエッチングには、例えば酸素ガ
スと塩素ガスとの混合ガスを使用する。また、エッチン
グ装置は、誘導結合プラズマエッチング装置、ECR(E
lectron Cyclotron Resonance)プラズマエッチング装
置、ICP(Inductively Coupled Plasma)エッチング装
置、マグネトロンRIE(Reactive Ion Etching)プラズ
マエッチング装置、ヘリコン波プラズマエッチング装置
などを使用する。Ru膜23のエッチングは、下層のT
iN膜19をエッチングのストッパに用い、例えばTi
の発光ピークである波長406nmの光をモニタしながら
行う。
【0111】次に、Ru膜23のエッチング残渣を除去
するために、前記図12〜図14に示す洗浄装置を使っ
てウエハ1を洗浄する。このとき、洗浄液として前述し
たオルト過ヨウ素酸+硝酸混合水溶液を使用することに
より、ウエハ1の側面や裏面に付着したRu残渣を十分
に除去することができる。
【0112】次に、図25に示すように、酸化シリコン
膜24をマスクにしてTiN膜19をドライエッチング
する。TiN膜19のエッチングには、例えば三塩化ホ
ウ素(BCl3 )と塩素との混合ガスを使用する。ま
た、エッチング装置は、例えばECRプラズマエッチン
グ装置を使用する。
【0113】次に、酸化シリコン膜24をドライエッチ
ングで除去した後、図26に示すように、下部電極23
Aの上部に容量絶縁膜材料であるBST膜26をCVD
法でを堆積する。続いて、前記図12〜図14に示す洗
浄装置を使ってウエハ1を洗浄することにより、ウエハ
1の側面や裏面に堆積したBST膜26を除去する。こ
のときの洗浄液は、例えばフッ酸を使用する。
【0114】容量絶縁膜材料には、上記BST膜26の
他、Ta2 5 (酸化タンタル)のような高誘電体材料
や、PZT、PLT、PLZT、SBT、PbTi
3 、SrTiO3 、BaTiO3 といったペロブスカ
イト型結晶構造を含む強誘電体材料を使用することもで
きる。この場合も、前記図12〜図14に示す洗浄装置
を使ってウエハ1を洗浄することにより、ウエハ1の側
面や裏面に堆積した不要な高/強誘電体膜を除去する。
これらの材料の洗浄液には、例えば高濃度フッ酸を使用
する。
【0115】次に、BST膜26の結晶欠陥を除去する
ために、700℃程度の酸素雰囲気中でウエハ1をアニ
ール(熱処理)する。また、前記Ta2 5 のような高
誘電体材料や、PZT、PLT、PLZT、SBT、P
bTiO3 、SrTiO3 、BaTiO3 といったペロ
ブスカイト型結晶構造を含む強誘電体材料を使用する場
合も、結晶欠陥を除去するために酸素雰囲気中でウエハ
1をアニール(熱処理)する。
【0116】次に、図27に示すように、BST膜26
の上部に上部電極材料であるRu膜27をCVD法で堆
積する。この場合も、Ru膜27の成膜後に前記図12
〜図14に示す洗浄装置を使ってウエハ1を洗浄する。
このとき、洗浄液として前述したオルト過ヨウ素酸+硝
酸混合水溶液を使用することにより、ウエハ1の側面や
裏面に付着したRu膜27を十分に除去することができ
る。
【0117】これにより、Ru膜23からなる下部電極
23A、BST膜26からなる容量絶縁膜およびRu膜
27からなる上部電極29によって構成される情報蓄積
用容量素子Cが完成する。また、ここまでの工程によ
り、メモリセル選択用MISFETQsとこれに直列に
接続された情報蓄積容量素子Cとで構成されるDRAM
のメモリセルが完成する。
【0118】その後、図28に示すように、情報蓄積容
量素子Cの上部にCVD法で酸化シリコン膜28、窒化
シリコン膜29および酸化シリコン膜30を順次堆積し
た後、窒化シリコン膜29をエッチングのストッパにし
たドライエッチングで酸化シリコン膜30に配線溝31
を形成し、続いて配線溝31の内部にバリアメタル膜3
2を介して埋め込みCu配線33を形成する。
【0119】埋め込みCu配線33を形成するには、例
えば配線溝31の内部および酸化シリコン膜30の上部
にスパッタリング法(またはCVD法)でTiN膜、T
aN膜などからなるバリアメタル膜32を堆積し、続い
てバリアメタル膜32の上部にスパッタリング法でCu
膜(33)を堆積する。
【0120】次に、ウエハ1の側面や裏面に付着したC
u膜を除去するために、前記図12〜図14に示す洗浄
装置を使ってウエハ1を洗浄する。洗浄液には、例えば
硝酸または濃硫酸などを使用する。この洗浄を行うこと
により、下層工程群(ゲート絶縁膜形成前の初期素子形
成工程、配線工程)のウエハ1のCu汚染を防止するこ
とができる。
【0121】次に、Cu膜(33)をアニール(熱処
理)して配線溝31の内部にCu膜(33)を十分に埋
め込んだ後、配線溝31の外部の不要なCu膜(33)
を化学機械研磨法によって除去する、いわゆるダマシン
法によって埋め込みCu配線33を形成する。なお、埋
め込みCu配線33の形成方法については、特願平11
−117690号(田辺)に詳細な記載がある。
【0122】以上、本発明者によってなされた発明をそ
の実施形態に基づき具体的に説明したが、本発明は前記
実施形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることは言うまでもない。
【0123】前記実施の形態では、洗浄液として、溶質
との反応やウエハへの汚染が問題とならない水を溶媒と
する水溶液を使用した場合について説明したが、それに
限定されるものではなく、例えば有機溶媒や水以外の無
機溶媒を使用したものであってもよい。
【0124】前記実施の形態では、キャパシタの電極を
Ruで構成した場合について説明したが、本発明のウエ
ハ洗浄方法は、キャパシタの電極をRu以外の白金属金
属、例えばPt(白金)、Ir(イリジウム)、Rh
(ロジウム)、Pd(パラジウム)、Os(オスミウ
ム)などで構成する場合にも適用することができる。電
極をIrで構成する場合の洗浄液には、オルト過ヨウ素
酸などを使用する。また、Ptの洗浄液には王水を使用
し、Pdの洗浄液には王水や濃硝酸を使用する。
【0125】本発明は、キャパシタ材料に遷移金属含有
膜を使用するDRAMのみならず、例えばMISFET
のゲート絶縁膜をTa2 5 (酸化タンタル)のような
高誘電体材料で構成するCMIS集積回路などにも適用
することができる。
【0126】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【0127】本発明によれば、ゲート絶縁膜形成前の初
期素子形成工程、配線工程および遷移金属含有膜加工工
程でリソグラフィ装置、検査装置、アニール(熱処理)
装置などを共用する半導体量産プロセスにおいて、上記
装置を使用して初期素子形成工程や配線工程を実行する
ウエハの遷移金属汚染を確実に防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図2】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図3】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図4】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図5】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図6】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図7】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図8】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図9】本発明の一実施の形態である半導体集積回路装
置の量産方法を示す半導体基板の要部断面図である。
【図10】半導体集積回路装置の量産プロセスにおける
リソグラフィ工程の共用概念を説明する図である。
【図11】Ru膜が堆積されたウエハの周辺部を示す断
面図である。
【図12】本発明の一実施の形態で使用する洗浄装置の
一例を示す概略断面図である。
【図13】図12に示す洗浄装置のステージを示す平面
図である。
【図14】図12に示す洗浄装置のウエハ保持方法を示
す概略断面図である。
【図15】半導体製造プロセスで使用されている各種洗
浄液によるRuのエッチングレートを示す図である。
【図16】各種酸化剤におけるRuのエッチングレート
を示す図である。
【図17】各種濃度のオルト過ヨウ素酸水溶液とRuの
エッチングレートとの関係を示すグラフである。
【図18】オルト過ヨウ素酸水溶液に硝酸を添加した水
溶液を使ってRuをエッチングしたときの硝酸濃度とエ
ッチングレートとの関係を示すグラフである。
【図19】(a)〜(d)は、オルト過ヨウ素酸水溶液
に硝酸水溶液を添加した溶液を使ってRuをエッチング
したときの硝酸混合比率とエッチングレートとの関係を
示すグラフである。
【図20】オルト過ヨウ素酸水溶液に硝酸水溶液を添加
した溶液におけるRuのエッチングレートを等高線で表
示したグラフである。
【図21】オルト過ヨウ素酸水溶液に市販の各種酸を添
加した場合のRuのエッチングレートの変化を示す図で
ある。
【図22】本発明の一実施の形態である半導体集積回路
装置の量産方法を示す半導体基板の要部断面図である。
【図23】本発明の一実施の形態である半導体集積回路
装置の量産方法を示す半導体基板の要部断面図である。
【図24】本発明の一実施の形態である半導体集積回路
装置の量産方法を示す半導体基板の要部断面図である。
【図25】本発明の一実施の形態である半導体集積回路
装置の量産方法を示す半導体基板の要部断面図である。
【図26】本発明の一実施の形態である半導体集積回路
装置の量産方法を示す半導体基板の要部断面図である。
【図27】本発明の一実施の形態である半導体集積回路
装置の量産方法を示す半導体基板の要部断面図である。
【図28】本発明の一実施の形態である半導体集積回路
装置の量産方法を示す半導体基板の要部断面図である。
【符号の説明】
1 半導体基板(ウエハ) 2 素子分離溝 3 p型ウエル 4 酸化シリコン膜 5 ゲート酸化膜 6 ゲート電極 7 n型半導体領域 8 窒化シリコン膜 9 窒化シリコン膜 10 酸化シリコン膜 11、12 コンタクトホール 13 プラグ 14 n型半導体領域(ソース、ドレイン) 15 酸化シリコン膜 16 スルーホール 17 プラグ 18 酸化シリコン膜 19 TiN膜 20 スルーホール 21 プラグ 22 バリアメタル 23 Ru膜 23A 下部電極 24 酸化シリコン膜 25 フォトレジスト膜 26 BST膜 27 Ru膜 28 酸化シリコン膜 29 窒化シリコン膜 30 酸化シリコン膜 31 配線溝 32 バリアメタル膜 33 埋め込みCu配線 100 洗浄装置 101 処理室 102 ステージ 103 ピン 104 駆動部 105 ガス供給部 106 配管 107 洗浄液 108 洗浄槽 109 ノズル BL ビット線 C 情報蓄積用容量素子 Qs メモリセル選択用MISFET WL ワード線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐伯 智則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 菓子 未映子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 5F043 AA22 AA26 BB18 EE22 EE23 EE33 GG04 GG10 5F083 AD10 AD42 AD48 AD49 GA25 JA06 JA13 JA14 JA15 JA37 JA38 JA39 JA40 KA20 MA03 MA06 MA17 MA20 PR01 PR03 PR05 PR07 PR29 PR40 ZA20

Claims (30)

    【特許請求の範囲】
  1. 【請求項1】 以下の工程からなる半導体集積回路装置
    の量産方法; (a)ウエハプロセスを流れる各ウエハに対して、遷移
    金属含有膜の堆積処理を行う工程、(b)前記遷移金属
    含有膜が堆積された前記各ウエハに対して、そのデバイ
    ス面の外縁部または裏面の前記遷移金属含有膜を除去す
    る工程、(c)前記遷移金属含有膜が除去された前記各
    ウエハに対して、下層工程群に属する複数枚のウエハと
    共用関係にあるリソグラフィ工程、検査工程または熱処
    理工程を実行する工程。
  2. 【請求項2】 請求項1記載の半導体集積回路装置の量
    産方法であって、前記遷移金属含有膜の除去は、少なく
    とも前記各ウエハの前記裏面のほぼ全面について行われ
    ることを特徴とする半導体集積回路装置の量産方法。
  3. 【請求項3】 請求項1記載の半導体集積回路装置の量
    産方法であって、前記遷移金属含有膜の除去は、少なく
    とも前記各ウエハの前記デバイス面の外縁部について行
    われることを特徴とする半導体集積回路装置の量産方
    法。
  4. 【請求項4】 請求項1記載の半導体集積回路装置の量
    産方法であって、前記遷移金属含有膜の除去は、少なく
    とも前記各ウエハの前記裏面のほぼ全面および前記デバ
    イス面の外縁部について行われることを特徴とする半導
    体集積回路装置の量産方法。
  5. 【請求項5】 請求項1記載の半導体集積回路装置の量
    産方法であって、前記遷移金属は、白金族金属であるこ
    とを特徴とする半導体集積回路装置の量産方法。
  6. 【請求項6】 請求項5記載の半導体集積回路装置の量
    産方法であって、前記遷移金属は、ルテニウムであるこ
    とを特徴とする半導体集積回路装置の量産方法。
  7. 【請求項7】 請求項1記載の半導体集積回路装置の量
    産方法であって、前記遷移金属含有膜は、銅であること
    を特徴とする半導体集積回路装置の量産方法。
  8. 【請求項8】 請求項1記載の半導体集積回路装置の量
    産方法であって、前記遷移金属含有膜は、ペロブスカイ
    ト型高誘電体または強誘電体からなるものであることを
    特徴とする半導体集積回路装置の量産方法。
  9. 【請求項9】 請求項8記載の半導体集積回路装置の量
    産方法であって、前記ペロブスカイト型高誘電体または
    強誘電体は、BSTであることを特徴とする半導体集積
    回路装置の量産方法。
  10. 【請求項10】 請求項1記載の半導体集積回路装置の
    量産方法であって、前記遷移金属含有膜は、タンタルで
    あることを特徴とする半導体集積回路装置の量産方法。
  11. 【請求項11】 請求項6記載の半導体集積回路装置の
    量産方法であって、前記遷移金属含有膜の除去は、ハロ
    ゲン化オキソ酸を含む溶液を用いて行われることを特徴
    とする半導体集積回路装置の量産方法。
  12. 【請求項12】 請求項11記載の半導体集積回路装置
    の量産方法であって、前記ハロゲン化オキソ酸は、オル
    ト過ヨウ素酸であることを特徴とする半導体集積回路装
    置の量産方法。
  13. 【請求項13】 請求項12記載の半導体集積回路装置
    の量産方法であって、前記溶液は、酸性水溶液であるこ
    とを特徴とする半導体集積回路装置の量産方法。
  14. 【請求項14】 請求項13記載の半導体集積回路装置
    の量産方法であって、前記溶液は、オルト過ヨウ素酸と
    硝酸を含むことを特徴とする半導体集積回路装置の量産
    方法。
  15. 【請求項15】 請求項14記載の半導体集積回路装置
    の量産方法であって、前記溶液におけるオルト過ヨウ素
    酸の濃度は、20wt%から40wt%であり、硝酸の
    濃度は、20wt%から40wt%であることを特徴と
    する半導体集積回路装置の量産方法。
  16. 【請求項16】 請求項15記載の半導体集積回路装置
    の量産方法であって、前記溶液におけるオルト過ヨウ素
    酸の濃度は、25wt%から35wt%であり、硝酸の
    濃度は、25wt%から35wt%であることを特徴と
    する半導体集積回路装置の量産方法。
  17. 【請求項17】 以下の工程からなる半導体集積回路装
    置の量産方法; (a)ウエハプロセスを流れる第1の工程群に属する各
    ウエハに対して、ルテニウム含有膜の堆積処理を行う工
    程、(b)前記ルテニウム含有膜が堆積された前記各ウ
    エハに対して、そのデバイス面の外縁部または裏面の前
    記ルテニウム含有膜を除去する工程、(c)前記ルテニ
    ウム含有膜が除去された前記各ウエハに対して、前記ウ
    エハプロセスを流れる大量のウエハのうち、前記第1の
    工程群と比較して、下層工程群に属するウエハ群と共用
    関係にあるリソグラフィ工程、検査工程または熱処理工
    程を実行する工程。
  18. 【請求項18】 請求項17記載の半導体集積回路装置
    の量産方法であって、前記下層工程群における各ウエハ
    に対する最高熱処理温度は、前記第1の工程群における
    各ウエハに対する最高熱処理温度と比較して高いことを
    特徴とする半導体集積回路装置の量産方法。
  19. 【請求項19】 請求項18記載の半導体集積回路装置
    の量産方法であって、前記ルテニウム含有膜の除去は、
    ハロゲン化オキソ酸を含む溶液を用いて行われることを
    特徴とする半導体集積回路装置の量産方法。
  20. 【請求項20】 請求項19記載の半導体集積回路装置
    の量産方法であって、前記ハロゲン化オキソ酸はオルト
    過ヨウ素酸であることを特徴とする半導体集積回路装置
    の量産方法。
  21. 【請求項21】 請求項20記載の半導体集積回路装置
    の量産方法であって、前記溶液は酸性水溶液であること
    を特徴とする半導体集積回路装置の量産方法。
  22. 【請求項22】 請求項21記載の半導体集積回路装置
    の量産方法であって、前記溶液はオルト過ヨウ素酸と硝
    酸を含むことを特徴とする半導体集積回路装置の量産方
    法。
  23. 【請求項23】 請求項22記載の半導体集積回路装置
    の量産方法であって、前記溶液におけるオルト過ヨウ素
    酸の濃度は20wt%から40wt%であり、硝酸の濃
    度は20wt%から40wt%であることを特徴とする
    半導体集積回路装置の量産方法。
  24. 【請求項24】 請求項23記載の半導体集積回路装置
    の量産方法であって、前記溶液におけるオルト過ヨウ素
    酸の濃度は25wt%から35wt%であり、硝酸の濃
    度は25wt%から35wt%であることを特徴とする
    半導体集積回路装置の量産方法。
  25. 【請求項25】 以下の工程からなる半導体集積回路装
    置の量産方法; (a)ウエハプロセスを流れる第1の工程群に属する各
    ウエハに対して、有害遷移金属含有膜の堆積処理を行う
    工程、(b)前記有害遷移金属含有膜が堆積された前記
    各ウエハに対して、そのデバイス面の外縁部または裏面
    の前記有害遷移金属含有膜を除去する工程、(c)前記
    有害遷移金属含有膜が除去された前記各ウエハに対し
    て、前記ウエハプロセスを流れる大量のウエハのうち、
    前記第1の工程群と比較して、下層工程群に属するウエ
    ハ群と共用関係にあるリソグラフィ工程、検査工程また
    は熱処理工程を実行する工程。
  26. 【請求項26】 請求項25記載の半導体集積回路装置
    の量産方法であって、前記有害遷移金属は白金族および
    銅族のみからなる群から選ばれたものであることを特徴
    とする半導体集積回路装置の量産方法。
  27. 【請求項27】 以下の工程からなる半導体集積回路装
    置の量産方法; (a)ウエハプロセスを流れる第1の工程群に属する各
    ウエハに対して、アルカリ土類金属含有膜の堆積処理を
    行う工程、(b)前記アルカリ土類金属含有膜が堆積さ
    れた前記各ウエハに対して、そのデバイス面の外縁部ま
    たは裏面の前記アルカリ土類金属含有膜を除去する工
    程、(c)前記アルカリ土類金属含有膜が除去された前
    記各ウエハに対して、前記ウエハプロセスを流れる大量
    のウエハのうち、前記第1の工程群と比較して、下層工
    程群に属するウエハ群と共用関係にあるリソグラフィ工
    程、検査工程または熱処理工程を実行する工程。
  28. 【請求項28】 請求項27記載の半導体集積回路装置
    の量産方法であって、前記アルカリ土類金属含有膜はペ
    ロブスカイト型高誘電体または強誘電体からなるもので
    あることを特徴とする半導体集積回路装置の量産方法。
  29. 【請求項29】 以下の工程からなる半導体集積回路装
    置の量産方法; (a)ウエハプロセスを流れる第1の工程群に属する各
    ウエハに対して、鉛含有膜の堆積処理を行う工程、
    (b)前記鉛含有膜が堆積された前記各ウエハに対し
    て、そのデバイス面の外縁部または裏面の前記鉛含有膜
    を除去する工程、(c)前記鉛含有膜が除去された前記
    各ウエハに対して、前記ウエハプロセスを流れる大量の
    ウエハのうち、前記第1の工程群と比較して、下層工程
    群に属するウエハ群と共用関係にあるリソグラフィ工
    程、検査工程または熱処理工程を実行する工程。
  30. 【請求項30】 請求項29記載の半導体集積回路装置
    の量産方法であって、前記鉛含有膜はペロブスカイト型
    高誘電体または強誘電体からなるものであることを特徴
    とする半導体集積回路装置の量産方法。
JP24514399A 1999-08-31 1999-08-31 半導体集積回路装置の量産方法 Pending JP2001068463A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP24514399A JP2001068463A (ja) 1999-08-31 1999-08-31 半導体集積回路装置の量産方法
TW089115942A TW490756B (en) 1999-08-31 2000-08-08 Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
KR1020000050661A KR100907767B1 (ko) 1999-08-31 2000-08-30 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의제조 방법
US10/245,503 US6586161B2 (en) 1999-08-31 2002-09-18 Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
US10/424,854 US6737221B2 (en) 1999-08-31 2003-04-29 Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
US10/795,249 US20040259300A1 (en) 1999-08-31 2004-03-09 Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
US12/018,154 US7964509B2 (en) 1999-08-31 2008-01-22 Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
US12/207,530 US8034717B2 (en) 1999-08-31 2008-09-10 Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
KR1020080092104A KR101059350B1 (ko) 1999-08-31 2008-09-19 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의 제조 방법
US13/239,571 US8293648B2 (en) 1999-08-31 2011-09-22 Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24514399A JP2001068463A (ja) 1999-08-31 1999-08-31 半導体集積回路装置の量産方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005361467A Division JP4199232B2 (ja) 2005-12-15 2005-12-15 半導体集積回路装置の量産方法

Publications (2)

Publication Number Publication Date
JP2001068463A true JP2001068463A (ja) 2001-03-16
JP2001068463A5 JP2001068463A5 (ja) 2004-11-04

Family

ID=17129273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24514399A Pending JP2001068463A (ja) 1999-08-31 1999-08-31 半導体集積回路装置の量産方法

Country Status (1)

Country Link
JP (1) JP2001068463A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060163A (ja) * 2001-08-14 2003-02-28 Hitachi Ltd 半導体集積回路装置の製造方法
US6537461B1 (en) * 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
JP2003158115A (ja) * 2001-08-08 2003-05-30 Agilent Technol Inc 埋め込み強誘電体デバイス製作プロセスのための汚染コントロール方法
KR100445790B1 (ko) * 2000-02-24 2004-08-25 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치 제조방법
US7442652B2 (en) 2002-02-04 2008-10-28 Nec Electronics Corporation Method for removing contamination and method for fabricating semiconductor device
JP2018121086A (ja) * 2018-05-10 2018-08-02 富士フイルム株式会社 ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液
WO2020204121A1 (ja) * 2019-04-02 2020-10-08 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN112792036A (zh) * 2020-12-31 2021-05-14 至微半导体(上海)有限公司 一种半导体湿法工艺中晶圆清洗液循环利用***及方法
JP2022140501A (ja) * 2018-09-12 2022-09-26 富士フイルム株式会社 薬液、基板の処理方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613242B2 (en) 1998-10-26 2003-09-02 Hitachi Ltd Process for treating solid surface and substrate surface
KR100445790B1 (ko) * 2000-02-24 2004-08-25 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치 제조방법
US6537461B1 (en) * 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
US7264677B2 (en) 2000-04-24 2007-09-04 Renesas Technology Corp. Process for treating solid surface and substrate surface
KR100880109B1 (ko) * 2001-08-08 2009-01-21 애질런트 테크놀로지스, 인크. 내장된 강유전성 소자의 제조공정을 위한 오염 제어법
JP2003158115A (ja) * 2001-08-08 2003-05-30 Agilent Technol Inc 埋め込み強誘電体デバイス製作プロセスのための汚染コントロール方法
JP2003060163A (ja) * 2001-08-14 2003-02-28 Hitachi Ltd 半導体集積回路装置の製造方法
US7442652B2 (en) 2002-02-04 2008-10-28 Nec Electronics Corporation Method for removing contamination and method for fabricating semiconductor device
JP2018121086A (ja) * 2018-05-10 2018-08-02 富士フイルム株式会社 ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液
JP2022140501A (ja) * 2018-09-12 2022-09-26 富士フイルム株式会社 薬液、基板の処理方法
WO2020204121A1 (ja) * 2019-04-02 2020-10-08 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JPWO2020204121A1 (ja) * 2019-04-02 2020-10-08
JP7159456B2 (ja) 2019-04-02 2022-10-24 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN112792036A (zh) * 2020-12-31 2021-05-14 至微半导体(上海)有限公司 一种半导体湿法工艺中晶圆清洗液循环利用***及方法

Similar Documents

Publication Publication Date Title
US7964509B2 (en) Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
USRE37786E1 (en) Copper-based metal polishing solution and method for manufacturing semiconductor device
KR100356528B1 (ko) 반도체 장치의 제조 방법
JP4848402B2 (ja) 半導体集積回路装置の製造方法
JP4759079B2 (ja) 半導体装置の製造方法
JP3189892B2 (ja) 半導体基板の洗浄方法及び洗浄液
JP3645144B2 (ja) 半導体装置の製造方法
JP4285954B2 (ja) 埋め込み強誘電体デバイス製作プロセスのための汚染コントロール方法
JP2001068463A (ja) 半導体集積回路装置の量産方法
KR20040054050A (ko) 세정액 및 이를 이용한 반도체 장치의 세정방법
JP4199232B2 (ja) 半導体集積回路装置の量産方法
JP2002016053A (ja) 半導体装置の製造方法
US20010039116A1 (en) Fabrication method for semiconductor device
US6992009B2 (en) Method of manufacturing a semiconductor device
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
JP2002231676A (ja) ウェハ洗浄方法及びウェハ洗浄装置
JP4876306B2 (ja) 半導体装置の製造方法
KR100709564B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523