JP2001066568A - 液晶モジュールのバイアス回路 - Google Patents
液晶モジュールのバイアス回路Info
- Publication number
- JP2001066568A JP2001066568A JP24456199A JP24456199A JP2001066568A JP 2001066568 A JP2001066568 A JP 2001066568A JP 24456199 A JP24456199 A JP 24456199A JP 24456199 A JP24456199 A JP 24456199A JP 2001066568 A JP2001066568 A JP 2001066568A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- voltage
- power supply
- bias
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で液晶モジュールのバイアス駆動
に係る総合消費電流を低減する。 【解決手段】 電圧Ｖ１−Ｖ６間の電圧を直列接続した
抵抗Ｒ１１〜Ｒ１５で分圧して、電圧Ｖ２〜Ｖ５を発生
させ、オペアンプＯＰ１１〜ＯＰ１４による電流バッフ
ァを用いて充分な駆動電流を得る。Ｖ１−Ｖ２間、Ｖ２
−Ｖ３間、Ｖ４−Ｖ５間およびＶ５−Ｖ６間に、それぞ
れコンデンサＣ１１、Ｃ１２、Ｃ１３およびＣ１４を設
ける。電圧Ｖ２およびＶ３を供給するオペアンプＯＰ１
１およびＯＰ１２は、電源電位ＶBとグラウンド電位Ｇ
ＮＤとの間の第２の電源を電源として動作し、電圧Ｖ４
およびＶ５を供給するオペアンプＯＰ１３およびＯＰ１
４は、第１の電源の電源電位ＶEEと第２の電源の電源電
位ＶBとの間の電圧を電源として動作する。
に係る総合消費電流を低減する。 【解決手段】 電圧Ｖ１−Ｖ６間の電圧を直列接続した
抵抗Ｒ１１〜Ｒ１５で分圧して、電圧Ｖ２〜Ｖ５を発生
させ、オペアンプＯＰ１１〜ＯＰ１４による電流バッフ
ァを用いて充分な駆動電流を得る。Ｖ１−Ｖ２間、Ｖ２
−Ｖ３間、Ｖ４−Ｖ５間およびＶ５−Ｖ６間に、それぞ
れコンデンサＣ１１、Ｃ１２、Ｃ１３およびＣ１４を設
ける。電圧Ｖ２およびＶ３を供給するオペアンプＯＰ１
１およびＯＰ１２は、電源電位ＶBとグラウンド電位Ｇ
ＮＤとの間の第２の電源を電源として動作し、電圧Ｖ４
およびＶ５を供給するオペアンプＯＰ１３およびＯＰ１
４は、第１の電源の電源電位ＶEEと第２の電源の電源電
位ＶBとの間の電圧を電源として動作する。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示素子を
用いた液晶モジュールの駆動技術に係り、特に、液晶モ
ジュールの多レベルバイアスに好適な液晶モジュールの
バイアス回路に関する。
用いた液晶モジュールの駆動技術に係り、特に、液晶モ
ジュールの多レベルバイアスに好適な液晶モジュールの
バイアス回路に関する。
【０００２】
【従来の技術】例えば、ＳＴＮ（Supertwisted Nemati
c）型の液晶表示素子（Liquid CrystalDisplay〜以下、
「ＬＣＤ」と称する）を用いた液晶モジュールは、複数
の異なる電圧を用いて駆動される。たとえば、６レベル
の駆動電圧を用いて駆動する場合、６レベルの駆動電圧
を低電圧側から順次電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５
およびＶ６とすると、電圧Ｖ１は共通電位すなわちグラ
ウンド（アース）電位ＧＮＤであり、電圧Ｖ６は電源電
圧の最高値ＶEEである。これら６レベルを用いた液晶モ
ジュールの駆動方式の一例について簡単に説明する。
c）型の液晶表示素子（Liquid CrystalDisplay〜以下、
「ＬＣＤ」と称する）を用いた液晶モジュールは、複数
の異なる電圧を用いて駆動される。たとえば、６レベル
の駆動電圧を用いて駆動する場合、６レベルの駆動電圧
を低電圧側から順次電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５
およびＶ６とすると、電圧Ｖ１は共通電位すなわちグラ
ウンド（アース）電位ＧＮＤであり、電圧Ｖ６は電源電
圧の最高値ＶEEである。これら６レベルを用いた液晶モ
ジュールの駆動方式の一例について簡単に説明する。
【０００３】液晶モジュールの走査電極には、順次１行
ずつ選択電圧Ｖ６またはＶ１が印加され、その他の期間
は非選択電圧Ｖ２またはＶ５が印加される。液晶モジュ
ールの信号電極には選択されている行の各ドットのオン
／オフ情報が順次印加される。すなわち、選択行への印
加電圧が電圧Ｖ６の期間は、選択行のオンドットの信号
電極には電圧Ｖ１が印加され、且つオフドットの信号電
極には電圧Ｖ３が印加される。そして、選択行への印加
電圧が電圧Ｖ１の期間は、選択行のオンドットの信号電
極には電圧Ｖ６が印加され、且つオフドットの信号電極
には電圧Ｖ４が印加される。各ドットの液晶に加わる電
圧は、走査電圧と信号電圧との差電圧であり、この実効
差電圧が高いドットはオンとなり、実効差電圧が低いド
ットはオフとなる。このようにして液晶モジュールは液
晶の劣化を防止するために交流的に駆動される。各駆動
電圧Ｖ１〜Ｖ６には、Ｖ６−Ｖ５＝Ｖ５−Ｖ４＝Ｖ３−
Ｖ２＝Ｖ２−Ｖ１という関係がある。一般に、１／２０
０デューティ（デューティは１行の選択期間と、選択周
期つまり１フレーム期間との比）の場合、Ｖ６−Ｖ５は
約１．７Ｖ、Ｖ６−Ｖ１（ＬＣＤの動作電圧）は約２２
Ｖ程度である。
ずつ選択電圧Ｖ６またはＶ１が印加され、その他の期間
は非選択電圧Ｖ２またはＶ５が印加される。液晶モジュ
ールの信号電極には選択されている行の各ドットのオン
／オフ情報が順次印加される。すなわち、選択行への印
加電圧が電圧Ｖ６の期間は、選択行のオンドットの信号
電極には電圧Ｖ１が印加され、且つオフドットの信号電
極には電圧Ｖ３が印加される。そして、選択行への印加
電圧が電圧Ｖ１の期間は、選択行のオンドットの信号電
極には電圧Ｖ６が印加され、且つオフドットの信号電極
には電圧Ｖ４が印加される。各ドットの液晶に加わる電
圧は、走査電圧と信号電圧との差電圧であり、この実効
差電圧が高いドットはオンとなり、実効差電圧が低いド
ットはオフとなる。このようにして液晶モジュールは液
晶の劣化を防止するために交流的に駆動される。各駆動
電圧Ｖ１〜Ｖ６には、Ｖ６−Ｖ５＝Ｖ５−Ｖ４＝Ｖ３−
Ｖ２＝Ｖ２−Ｖ１という関係がある。一般に、１／２０
０デューティ（デューティは１行の選択期間と、選択周
期つまり１フレーム期間との比）の場合、Ｖ６−Ｖ５は
約１．７Ｖ、Ｖ６−Ｖ１（ＬＣＤの動作電圧）は約２２
Ｖ程度である。
【０００４】このような液晶モジュールを駆動するため
の６レベルのバイアス電圧を発生する６レベルのバイア
ス発生回路の従来の構成の一例を図３に示す。原電源か
らは、電源電位ＶEEおよびグラウンド電位（共通電位）
ＧＮＤが供給され、これらの電源電圧ＶEEおよびグラウ
ンド電位ＧＮＤをそれぞれ電圧Ｖ６およびＶ１として導
出する。電圧Ｖ１−Ｖ６間の電圧を直列接続した抵抗Ｒ
１、Ｒ２、Ｒ３、Ｒ４およびＲ５で分圧して、Ｖ２、Ｖ
３、Ｖ４およびＶ５に相当する電圧を発生させる。基本
的には、抵抗Ｒ１＝Ｒ２＝Ｒ４＝Ｒ５であり、数ｋΩ〜
数十ｋΩとする。抵抗Ｒ３は、１／２００デューティの
場合には、数十ｋΩ〜数百ｋΩとする。このような単純
な直列抵抗による分圧回路では、液晶モジュールを駆動
するのに充分な電流を得ることができないため、分圧さ
れた電圧を電流バッファを用いて充分な駆動電流として
いる。電流バッファとしては、通常、図示するようにオ
ペアンプ（演算増幅器）ＯＰ１、ＯＰ２、ＯＰ３および
ＯＰ４をボルテージフォロワ接続して用いる。
の６レベルのバイアス電圧を発生する６レベルのバイア
ス発生回路の従来の構成の一例を図３に示す。原電源か
らは、電源電位ＶEEおよびグラウンド電位（共通電位）
ＧＮＤが供給され、これらの電源電圧ＶEEおよびグラウ
ンド電位ＧＮＤをそれぞれ電圧Ｖ６およびＶ１として導
出する。電圧Ｖ１−Ｖ６間の電圧を直列接続した抵抗Ｒ
１、Ｒ２、Ｒ３、Ｒ４およびＲ５で分圧して、Ｖ２、Ｖ
３、Ｖ４およびＶ５に相当する電圧を発生させる。基本
的には、抵抗Ｒ１＝Ｒ２＝Ｒ４＝Ｒ５であり、数ｋΩ〜
数十ｋΩとする。抵抗Ｒ３は、１／２００デューティの
場合には、数十ｋΩ〜数百ｋΩとする。このような単純
な直列抵抗による分圧回路では、液晶モジュールを駆動
するのに充分な電流を得ることができないため、分圧さ
れた電圧を電流バッファを用いて充分な駆動電流として
いる。電流バッファとしては、通常、図示するようにオ
ペアンプ（演算増幅器）ＯＰ１、ＯＰ２、ＯＰ３および
ＯＰ４をボルテージフォロワ接続して用いる。
【０００５】オペアンプＯＰ１、ＯＰ２、ＯＰ３および
ＯＰ４は、それぞれ抵抗Ｒ６、Ｒ７、Ｒ８およびＲ９を
介して、電圧Ｖ２、Ｖ３、Ｖ４およびＶ５を出力する。
抵抗Ｒ６〜Ｒ９は、オペアンプＯＰ１〜ＯＰ４の出力電
流を制限して動作を安定化し、且つオペアンプＯＰ１〜
ＯＰ４における消費電力を低減するために設けられてお
り、例えば数Ω〜数十Ωとする。さらに、電圧Ｖ１−Ｖ
２の出力端間、電圧Ｖ２−Ｖ３の出力端間、電圧Ｖ４−
Ｖ５の出力端間および電圧Ｖ５−Ｖ６の出力端間には、
それぞれ数μＦのコンデンサＣ１、Ｃ２、Ｃ３およびＣ
４を設けて、電圧Ｖ２〜Ｖ５の変動を抑制するようにし
ている。
ＯＰ４は、それぞれ抵抗Ｒ６、Ｒ７、Ｒ８およびＲ９を
介して、電圧Ｖ２、Ｖ３、Ｖ４およびＶ５を出力する。
抵抗Ｒ６〜Ｒ９は、オペアンプＯＰ１〜ＯＰ４の出力電
流を制限して動作を安定化し、且つオペアンプＯＰ１〜
ＯＰ４における消費電力を低減するために設けられてお
り、例えば数Ω〜数十Ωとする。さらに、電圧Ｖ１−Ｖ
２の出力端間、電圧Ｖ２−Ｖ３の出力端間、電圧Ｖ４−
Ｖ５の出力端間および電圧Ｖ５−Ｖ６の出力端間には、
それぞれ数μＦのコンデンサＣ１、Ｃ２、Ｃ３およびＣ
４を設けて、電圧Ｖ２〜Ｖ５の変動を抑制するようにし
ている。
【０００６】上述したように、中間電圧、すなわち電圧
Ｖ２〜Ｖ５は、特に消費電力の少ない小型のものを除
き、通常は、オぺアンプＯＰ１〜ＯＰ４等を使用した電
流バッファによりバッファリングして、充分な駆動電流
を得るようにしている。
Ｖ２〜Ｖ５は、特に消費電力の少ない小型のものを除
き、通常は、オぺアンプＯＰ１〜ＯＰ４等を使用した電
流バッファによりバッファリングして、充分な駆動電流
を得るようにしている。
【０００７】
【発明が解決しようとする課題】上述した図３に示すよ
うな従来の６レベルバイアス回路において、原電源ＧＮ
Ｄ〜ＶEEから消費される電流は、電圧Ｖ１〜Ｖ６の各流
入および流出電流と電流バッファを構成する各オペアン
プＯＰ１〜ＯＰ４のバイアス電流とを総合したものであ
る。
うな従来の６レベルバイアス回路において、原電源ＧＮ
Ｄ〜ＶEEから消費される電流は、電圧Ｖ１〜Ｖ６の各流
入および流出電流と電流バッファを構成する各オペアン
プＯＰ１〜ＯＰ４のバイアス電流とを総合したものであ
る。
【０００８】図３の従来の６レベルバイアス回路におい
ては、電流バッファを構成する各オペアンプＯＰ１〜Ｏ
Ｐ４は、原電源の電位ＧＮＤ〜ＶEEすなわち電圧Ｖ１−
Ｖ６間に並列に接続されているため、電圧Ｖ１〜Ｖ６の
各流入および流出電流の電流ループも並列に存在するこ
とになり、このままでは消費電流を減らすことはできな
い。図３に電流ループの例として、電圧Ｖ３の流出電流
に係る電流ループａ１および電圧Ｖ４の流入電流に係る
電流ループａ２を示している。
ては、電流バッファを構成する各オペアンプＯＰ１〜Ｏ
Ｐ４は、原電源の電位ＧＮＤ〜ＶEEすなわち電圧Ｖ１−
Ｖ６間に並列に接続されているため、電圧Ｖ１〜Ｖ６の
各流入および流出電流の電流ループも並列に存在するこ
とになり、このままでは消費電流を減らすことはできな
い。図３に電流ループの例として、電圧Ｖ３の流出電流
に係る電流ループａ１および電圧Ｖ４の流入電流に係る
電流ループａ２を示している。
【０００９】この発明は、上述した事情に鑑みてなされ
たもので、簡単な構成で液晶モジュールのバイアス駆動
に係る総合消費電流を低減することが可能な液晶モジュ
ールのバイアス回路を提供することを目的とする。さら
にこの発明は、簡単な構成で損失を低減し、一層効率よ
く液晶モジュールをバイアスすることが可能な液晶モジ
ュールのバイアス回路を提供することを目的とする。
たもので、簡単な構成で液晶モジュールのバイアス駆動
に係る総合消費電流を低減することが可能な液晶モジュ
ールのバイアス回路を提供することを目的とする。さら
にこの発明は、簡単な構成で損失を低減し、一層効率よ
く液晶モジュールをバイアスすることが可能な液晶モジ
ュールのバイアス回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点による液晶モジュールのバイ
アス回路は、電源電圧を、複数個直列に接続した抵抗に
より分圧し、該直列抵抗の各接続点の電位を、前記直列
抵抗の両端電位と共に、それぞれバイアス電圧として出
力する液晶モジュールのバイアス回路において、前記バ
イアス電圧のうちの最高電位に相当する前記電源電圧を
発生する第１の電源と、前記バイアス電圧のうちの前記
最高電位と前記バイアス電圧のうちの共通電位に相当す
る最低電位との中間電位の電源電圧を発生する第２の電
源と、前記第２の電源の前記中間電位に対応する中間電
圧出力と、前記最低電位に対応する共通電圧との間を電
源として動作し、前記直列抵抗の接続点の電位をバイア
ス電圧として出力する１以上の低電位側電流バッファ回
路と、前記第１の電源の前記最高電位に対応する高電圧
出力と前記第２の電源の前記中間電位に対応する中間電
圧出力との間を電源として動作し、前記直列抵抗の接続
点の電位をバイアス電圧として出力する１以上の高電位
側電流バッファ回路と、を具備する。
め、この発明の第１の観点による液晶モジュールのバイ
アス回路は、電源電圧を、複数個直列に接続した抵抗に
より分圧し、該直列抵抗の各接続点の電位を、前記直列
抵抗の両端電位と共に、それぞれバイアス電圧として出
力する液晶モジュールのバイアス回路において、前記バ
イアス電圧のうちの最高電位に相当する前記電源電圧を
発生する第１の電源と、前記バイアス電圧のうちの前記
最高電位と前記バイアス電圧のうちの共通電位に相当す
る最低電位との中間電位の電源電圧を発生する第２の電
源と、前記第２の電源の前記中間電位に対応する中間電
圧出力と、前記最低電位に対応する共通電圧との間を電
源として動作し、前記直列抵抗の接続点の電位をバイア
ス電圧として出力する１以上の低電位側電流バッファ回
路と、前記第１の電源の前記最高電位に対応する高電圧
出力と前記第２の電源の前記中間電位に対応する中間電
圧出力との間を電源として動作し、前記直列抵抗の接続
点の電位をバイアス電圧として出力する１以上の高電位
側電流バッファ回路と、を具備する。
【００１１】この発明の第１の観点に係る液晶モジュー
ルのバイアス回路は、複数のバイアス電圧の高電圧側と
低電圧側の中間近傍の電位を境界として、第１の電源お
よび第２の電源を実質的に直列に積み重ね接続して用い
るとともに、前記第２の電源を電源として動作する１以
上の低電位側電流バッファ回路により、直列抵抗の低電
位側の接続点の電位をバイアス電圧として出力し、前記
第１の電源の高電圧側出力と前記第２の電源の高電圧側
出力との間を電源として動作する１以上の高電位側電流
バッファ回路により、直列抵抗の高電位側の接続点の電
位をバイアス電圧として出力する。この液晶モジュール
のバイアス回路では、電流バッファ回路の電源を第１お
よび第２の電源に分割し、これらを直列に積み重ね接続
して、入出力電流の流用および打ち消し効果により、総
合的な消費電流を低減することができる。
ルのバイアス回路は、複数のバイアス電圧の高電圧側と
低電圧側の中間近傍の電位を境界として、第１の電源お
よび第２の電源を実質的に直列に積み重ね接続して用い
るとともに、前記第２の電源を電源として動作する１以
上の低電位側電流バッファ回路により、直列抵抗の低電
位側の接続点の電位をバイアス電圧として出力し、前記
第１の電源の高電圧側出力と前記第２の電源の高電圧側
出力との間を電源として動作する１以上の高電位側電流
バッファ回路により、直列抵抗の高電位側の接続点の電
位をバイアス電圧として出力する。この液晶モジュール
のバイアス回路では、電流バッファ回路の電源を第１お
よび第２の電源に分割し、これらを直列に積み重ね接続
して、入出力電流の流用および打ち消し効果により、総
合的な消費電流を低減することができる。
【００１２】この発明の第２の観点による液晶モジュー
ルのバイアス回路は、電源電圧を、複数個直列に接続し
た抵抗により分圧し、該直列抵抗の各接続点の電位を、
前記直列抵抗の両端電位と共に、それぞれバイアス電圧
として出力する液晶モジュールのバイアス回路におい
て、前記バイアス電圧のうちの最高電位に相当する前記
電源電圧を発生する第１の電源と、前記バイアス電圧の
うちの前記最高電位と前記バイアス電圧のうちの共通電
位に相当する最低電位との中間電位の電源電圧を発生す
る第２の電源と、前記第２の電源の前記中間電位に対応
する中間電圧出力と、前記最低電位に対応する共通電圧
との間を電源として動作し、前記直列抵抗の接続点の電
位をバイアス電圧として出力する１以上の低電位側電流
バッファ回路と、前記第２の電源の前記中間電位に対応
する前記中間電圧出力に一端が接続された伝達電力制御
用の直流／直流コンバータと、前記第１の電源の前記最
高電位に対応する高電圧出力と、前記第２の電源の前記
中間電位に対応する中間電圧出力に接続された前記直流
／直流コンバータの他端との間の電圧を電源として動作
し、前記直列抵抗の接続点の電位をバイアス電圧として
出力する１以上の高電位側電流バッファ回路と、を具備
する。
ルのバイアス回路は、電源電圧を、複数個直列に接続し
た抵抗により分圧し、該直列抵抗の各接続点の電位を、
前記直列抵抗の両端電位と共に、それぞれバイアス電圧
として出力する液晶モジュールのバイアス回路におい
て、前記バイアス電圧のうちの最高電位に相当する前記
電源電圧を発生する第１の電源と、前記バイアス電圧の
うちの前記最高電位と前記バイアス電圧のうちの共通電
位に相当する最低電位との中間電位の電源電圧を発生す
る第２の電源と、前記第２の電源の前記中間電位に対応
する中間電圧出力と、前記最低電位に対応する共通電圧
との間を電源として動作し、前記直列抵抗の接続点の電
位をバイアス電圧として出力する１以上の低電位側電流
バッファ回路と、前記第２の電源の前記中間電位に対応
する前記中間電圧出力に一端が接続された伝達電力制御
用の直流／直流コンバータと、前記第１の電源の前記最
高電位に対応する高電圧出力と、前記第２の電源の前記
中間電位に対応する中間電圧出力に接続された前記直流
／直流コンバータの他端との間の電圧を電源として動作
し、前記直列抵抗の接続点の電位をバイアス電圧として
出力する１以上の高電位側電流バッファ回路と、を具備
する。
【００１３】この発明の第２の観点に係る液晶モジュー
ルのバイアス回路は、第２の電源の高電圧側の電源出力
と高電位側電流バッファ回路との間に伝達電力制御用の
直流／直流コンバータを挿入する。この液晶モジュール
のバイアス回路では、高電位側電流バッファ回路に供給
する電源電圧は必要最小限とし、残りの電圧差部分に直
流／直流コンバータを挿入することにより、損失なく電
流ループを構成して、電力損失を低減することができ
る。
ルのバイアス回路は、第２の電源の高電圧側の電源出力
と高電位側電流バッファ回路との間に伝達電力制御用の
直流／直流コンバータを挿入する。この液晶モジュール
のバイアス回路では、高電位側電流バッファ回路に供給
する電源電圧は必要最小限とし、残りの電圧差部分に直
流／直流コンバータを挿入することにより、損失なく電
流ループを構成して、電力損失を低減することができ
る。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、液晶モジュールを駆動するための６レベルのバイ
アス電圧を発生する６レベルのバイアス発生回路を例と
して、図面を参照して説明する。
いて、液晶モジュールを駆動するための６レベルのバイ
アス電圧を発生する６レベルのバイアス発生回路を例と
して、図面を参照して説明する。
【００１５】ＳＴＮ型等の液晶モジュールを駆動するた
めのバイアス電圧系は、低電圧側電圧群Ｖ１〜Ｖ３と高
電圧側電圧群Ｖ６〜Ｖ４とが電圧的に対称であり、これ
ら低電圧側電圧群Ｖ１〜Ｖ３と高電圧側電圧群Ｖ４〜Ｖ
６との間の電圧差は大きい。また、低電圧側電圧群Ｖ１
〜Ｖ３と高電圧側電圧群Ｖ６〜Ｖ４との各電源出力電流
は極性が反対で絶対値はほぼ等しい。さらに、オペアン
プＯＰ１１〜ＯＰ１４からなる各電流バッファのバイア
ス電流の大きさはほぼ等しい。
めのバイアス電圧系は、低電圧側電圧群Ｖ１〜Ｖ３と高
電圧側電圧群Ｖ６〜Ｖ４とが電圧的に対称であり、これ
ら低電圧側電圧群Ｖ１〜Ｖ３と高電圧側電圧群Ｖ４〜Ｖ
６との間の電圧差は大きい。また、低電圧側電圧群Ｖ１
〜Ｖ３と高電圧側電圧群Ｖ６〜Ｖ４との各電源出力電流
は極性が反対で絶対値はほぼ等しい。さらに、オペアン
プＯＰ１１〜ＯＰ１４からなる各電流バッファのバイア
ス電流の大きさはほぼ等しい。
【００１６】以上に着目し、図１に示した本発明の第１
の実施の形態による液晶モジュールのバイアス回路は、
オペアンプＯＰ１１〜ＯＰ１４からなる電流バッファを
バイアス電圧によって高電位側と低電位側の２つの電流
バッファ群に分割し、中間電位ＶBを介して電位ＶEE−
ＧＮＤ間に各電流バッファ群の電源を直列に接続してい
る。
の実施の形態による液晶モジュールのバイアス回路は、
オペアンプＯＰ１１〜ＯＰ１４からなる電流バッファを
バイアス電圧によって高電位側と低電位側の２つの電流
バッファ群に分割し、中間電位ＶBを介して電位ＶEE−
ＧＮＤ間に各電流バッファ群の電源を直列に接続してい
る。
【００１７】図１を参照して、この発明の第１の実施の
形態に係る液晶モジュールのバイアス回路を説明する。
図１は、液晶モジュールのバイアス回路の構成を模式的
に示している。
形態に係る液晶モジュールのバイアス回路を説明する。
図１は、液晶モジュールのバイアス回路の構成を模式的
に示している。
【００１８】図１に示す液晶モジュールのバイアス回路
は、電源装置１１から供給される電源電位ＶEEを持った
第１の電源、およびグラウンド電位（共通電位）ＧＮＤ
が供給され、これらの電源電位ＶEEおよびグラウンド電
位ＧＮＤをそれぞれ電圧Ｖ６および電圧Ｖ１として導出
する。また、電源装置１２から、電源電位ＶEEとグラウ
ンド電位ＧＮＤの中間の電位、すなわち電圧Ｖ６と電圧
Ｖ１の中間の電位に対応する中間電位ＶBを持った第２
の電源が供給される。
は、電源装置１１から供給される電源電位ＶEEを持った
第１の電源、およびグラウンド電位（共通電位）ＧＮＤ
が供給され、これらの電源電位ＶEEおよびグラウンド電
位ＧＮＤをそれぞれ電圧Ｖ６および電圧Ｖ１として導出
する。また、電源装置１２から、電源電位ＶEEとグラウ
ンド電位ＧＮＤの中間の電位、すなわち電圧Ｖ６と電圧
Ｖ１の中間の電位に対応する中間電位ＶBを持った第２
の電源が供給される。
【００１９】電源電位ＶEEとグラウンド電位ＧＮＤとの
間には、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４およびＲ
１５が直列接続され、電源電位ＶEEとグラウンド電位Ｇ
ＮＤとの間の電圧、すなわち電圧Ｖ１−Ｖ６間の電圧を
抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４およびＲ１５で分
圧して、Ｖ２、Ｖ３、Ｖ４およびＶ５に相当する電圧を
発生させる。抵抗Ｒ１１、Ｒ１２、Ｒ１４およびＲ１５
の値は、例えば抵抗Ｒ１１＝Ｒ１２＝Ｒ１４＝Ｒ１５で
あり、数ｋΩ〜数十ｋΩである。抵抗Ｒ１３は、１／２
００デューティの場合には、数十ｋΩ〜数百ｋΩであ
る。抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４およびＲ１５
の各接続点には、分圧された電圧で充分な駆動電流を得
るために電流バッファが接続されている。電流バッファ
としては、図示するようにボルテージフォロワ接続され
たオペアンプＯＰ１１、ＯＰ１２、ＯＰ１３およびＯＰ
１４が用いられている。
間には、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４およびＲ
１５が直列接続され、電源電位ＶEEとグラウンド電位Ｇ
ＮＤとの間の電圧、すなわち電圧Ｖ１−Ｖ６間の電圧を
抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４およびＲ１５で分
圧して、Ｖ２、Ｖ３、Ｖ４およびＶ５に相当する電圧を
発生させる。抵抗Ｒ１１、Ｒ１２、Ｒ１４およびＲ１５
の値は、例えば抵抗Ｒ１１＝Ｒ１２＝Ｒ１４＝Ｒ１５で
あり、数ｋΩ〜数十ｋΩである。抵抗Ｒ１３は、１／２
００デューティの場合には、数十ｋΩ〜数百ｋΩであ
る。抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４およびＲ１５
の各接続点には、分圧された電圧で充分な駆動電流を得
るために電流バッファが接続されている。電流バッファ
としては、図示するようにボルテージフォロワ接続され
たオペアンプＯＰ１１、ＯＰ１２、ＯＰ１３およびＯＰ
１４が用いられている。
【００２０】オペアンプＯＰ１１、ＯＰ１２、ＯＰ１３
およびＯＰ１４は、それぞれ抵抗Ｒ１６、Ｒ１７、Ｒ１
８およびＲ１９を介して、電圧Ｖ２、Ｖ３、Ｖ４および
Ｖ５を出力する。抵抗Ｒ１６〜Ｒ１９は、オペアンプＯ
Ｐ１１〜ＯＰ１４の出力電流を制限して動作を安定化
し、且つオペアンプＯＰ１１〜ＯＰ１４における消費電
力を低減するために設けられており、例えば数Ω〜数十
Ωである。さらに、電圧Ｖ１−Ｖ２の出力端間、電圧Ｖ
２−Ｖ３の出力端間、電圧Ｖ４−Ｖ５の出力端間および
電圧Ｖ５−Ｖ６の出力端間には、それぞれ数μＦのコン
デンサＣ１１、Ｃ１２、Ｃ１３およびＣ１４を設けて、
電圧Ｖ２〜Ｖ５の変動を抑制するようにしている。
およびＯＰ１４は、それぞれ抵抗Ｒ１６、Ｒ１７、Ｒ１
８およびＲ１９を介して、電圧Ｖ２、Ｖ３、Ｖ４および
Ｖ５を出力する。抵抗Ｒ１６〜Ｒ１９は、オペアンプＯ
Ｐ１１〜ＯＰ１４の出力電流を制限して動作を安定化
し、且つオペアンプＯＰ１１〜ＯＰ１４における消費電
力を低減するために設けられており、例えば数Ω〜数十
Ωである。さらに、電圧Ｖ１−Ｖ２の出力端間、電圧Ｖ
２−Ｖ３の出力端間、電圧Ｖ４−Ｖ５の出力端間および
電圧Ｖ５−Ｖ６の出力端間には、それぞれ数μＦのコン
デンサＣ１１、Ｃ１２、Ｃ１３およびＣ１４を設けて、
電圧Ｖ２〜Ｖ５の変動を抑制するようにしている。
【００２１】バイアス電圧Ｖ２およびＶ３を供給する低
電位側のオペアンプＯＰ１１およびＯＰ１２は、中間電
位ＶBとグラウンド電位ＧＮＤとの間、すなわち第２の
電源を電源として動作し、バイアス電圧Ｖ４およびＶ５
を供給する高電位側のオペアンプＯＰ１３およびＯＰ１
４は、電源電位ＶEEと中間電位ＶBとの間、すなわち第
１の電源の高電圧出力と第２の電源の中間電圧出力との
間、を電源として動作する。
電位側のオペアンプＯＰ１１およびＯＰ１２は、中間電
位ＶBとグラウンド電位ＧＮＤとの間、すなわち第２の
電源を電源として動作し、バイアス電圧Ｖ４およびＶ５
を供給する高電位側のオペアンプＯＰ１３およびＯＰ１
４は、電源電位ＶEEと中間電位ＶBとの間、すなわち第
１の電源の高電圧出力と第２の電源の中間電圧出力との
間、を電源として動作する。
【００２２】すなわち、第１の実施の形態に係る液晶モ
ジュールのバイアス回路は、低電位側のオペアンプＯＰ
１１およびＯＰ１２を一方の電流バッファ群とし、高電
位側のオペアンプＯＰ１３およびＯＰ１４を他方の電流
バッファ群とし、これらの電流バッファ群を中間電圧Ｖ
Bを介して積み重ねた回路構成となっている。
ジュールのバイアス回路は、低電位側のオペアンプＯＰ
１１およびＯＰ１２を一方の電流バッファ群とし、高電
位側のオペアンプＯＰ１３およびＯＰ１４を他方の電流
バッファ群とし、これらの電流バッファ群を中間電圧Ｖ
Bを介して積み重ねた回路構成となっている。
【００２３】上述した第１の実施の形態に係る液晶モジ
ュールのバイアス回路は、以下のように動作する。
ュールのバイアス回路は、以下のように動作する。
【００２４】上記電流バッファ群の中で、特に全体電流
に対する電流比率が大きいのは電圧Ｖ３と電圧Ｖ４であ
って、電圧Ｖ３は流れ出し電流が支配的であり、電圧Ｖ
４は流れ込み電流が支配的である。このため、図１に示
す電流ループｂのように、電圧Ｖ４から流れ込んだ電流
は、第２の電源による中間電位ＶBを介して電圧Ｖ３か
ら流れ出す。したがって、電流を流用し消費電流を打ち
消す効果により、第２の電源は、電流バッファの電源と
しては消費電流をあまり消費しない。これに対して、従
来は図３に示す電流ループａ１およびａ２のように電圧
Ｖ３と電圧Ｖ４とでそれぞれ個別に電源電流が消費され
る。
に対する電流比率が大きいのは電圧Ｖ３と電圧Ｖ４であ
って、電圧Ｖ３は流れ出し電流が支配的であり、電圧Ｖ
４は流れ込み電流が支配的である。このため、図１に示
す電流ループｂのように、電圧Ｖ４から流れ込んだ電流
は、第２の電源による中間電位ＶBを介して電圧Ｖ３か
ら流れ出す。したがって、電流を流用し消費電流を打ち
消す効果により、第２の電源は、電流バッファの電源と
しては消費電流をあまり消費しない。これに対して、従
来は図３に示す電流ループａ１およびａ２のように電圧
Ｖ３と電圧Ｖ４とでそれぞれ個別に電源電流が消費され
る。
【００２５】また、各電流バッファの電源としての電流
は、それぞれ上位２個の電流バッファ群のオペアンプＯ
Ｐ１３およびＯＰ１４のバイアス電流が、第２の電源に
よる中間電位ＶBを介して下位２個の電流バッファ群の
オペアンプＯＰ１１およびＯＰ１２のバイアス電流とし
て流れて再消費される。すなわち、従来は図３のように
共通の電源に対して、それぞれ電流バッファを構成する
４個のオペアンプＯＰ１〜ＯＰ４が並列に接続されてオ
ペアンプ４個分のバイアス電流を消費していたのに対
し、図１の構成とすれば、上述のようにオペアンプ２個
分のバイアス電流で済むことになる。
は、それぞれ上位２個の電流バッファ群のオペアンプＯ
Ｐ１３およびＯＰ１４のバイアス電流が、第２の電源に
よる中間電位ＶBを介して下位２個の電流バッファ群の
オペアンプＯＰ１１およびＯＰ１２のバイアス電流とし
て流れて再消費される。すなわち、従来は図３のように
共通の電源に対して、それぞれ電流バッファを構成する
４個のオペアンプＯＰ１〜ＯＰ４が並列に接続されてオ
ペアンプ４個分のバイアス電流を消費していたのに対
し、図１の構成とすれば、上述のようにオペアンプ２個
分のバイアス電流で済むことになる。
【００２６】なお、この実施の形態による図１に示す構
成とした場合、図３の従来の構成に比べて、第２の電源
として安定化された別電源が必要となるが、この第２の
電源で消費される電力は、上述した上位ブロックと下位
ブロックとの差分にとどまりごく小さいものである。
成とした場合、図３の従来の構成に比べて、第２の電源
として安定化された別電源が必要となるが、この第２の
電源で消費される電力は、上述した上位ブロックと下位
ブロックとの差分にとどまりごく小さいものである。
【００２７】上述したように、電流バッファ素子である
全てのオペアンプＯＰ１〜ＯＰ４が、単一電源に単に並
列に接続されていた図３の従来回路に比べ、図１に示す
この発明の実施の形態では、オペアンプＯＰ１１〜ＯＰ
１４を低電位側オペアンプＯＰ１１およびＯＰ１２と高
電位側オペアンプＯＰ１３およびＯＰ１４との２つの部
分に分け、これらを直列に接続して有効に電流を流用で
きるようにした。したがって、総合的な消費電流を大き
く低減することが可能となる。
全てのオペアンプＯＰ１〜ＯＰ４が、単一電源に単に並
列に接続されていた図３の従来回路に比べ、図１に示す
この発明の実施の形態では、オペアンプＯＰ１１〜ＯＰ
１４を低電位側オペアンプＯＰ１１およびＯＰ１２と高
電位側オペアンプＯＰ１３およびＯＰ１４との２つの部
分に分け、これらを直列に接続して有効に電流を流用で
きるようにした。したがって、総合的な消費電流を大き
く低減することが可能となる。
【００２８】なお、実負荷による実験では、この実施の
形態による構成では、従来に比べて電流バッファのオぺ
アンプＯＰ１１〜ＯＰ１４部分の電源消費電流を大きく
低減できることが確認された。すなわち、電流バッファ
のオぺアンプＯＰ１１〜ＯＰ１４部分の電源消費電流
は、実負荷による実験レベルで、多いときで従来の１／
２．５に低減することが確認できた。
形態による構成では、従来に比べて電流バッファのオぺ
アンプＯＰ１１〜ＯＰ１４部分の電源消費電流を大きく
低減できることが確認された。すなわち、電流バッファ
のオぺアンプＯＰ１１〜ＯＰ１４部分の電源消費電流
は、実負荷による実験レベルで、多いときで従来の１／
２．５に低減することが確認できた。
【００２９】次にこの発明の第２の実施の形態に係る液
晶モジュールのバイアス回路について説明する。
晶モジュールのバイアス回路について説明する。
【００３０】上述したように、液晶モジュールのバイア
ス回路における６レベル出力電圧をＶ１〜Ｖ６とする
と、その電圧Ｖ１〜Ｖ６の大小関係はＶ１＜Ｖ２＜Ｖ３
＜Ｖ４＜Ｖ５＜Ｖ６であらわされ、特に電圧Ｖ３と電圧
Ｖ４の電圧差が他の電圧差に比べて大きく設定される。
このため、グラウンド電位ＧＮＤに電圧レベルが近い側
の電圧Ｖ１〜Ｖ３と、最高電源電位ＶEEに電圧レベルが
近い側の電圧Ｖ４〜Ｖ６とにブロック分けすることがで
きる。
ス回路における６レベル出力電圧をＶ１〜Ｖ６とする
と、その電圧Ｖ１〜Ｖ６の大小関係はＶ１＜Ｖ２＜Ｖ３
＜Ｖ４＜Ｖ５＜Ｖ６であらわされ、特に電圧Ｖ３と電圧
Ｖ４の電圧差が他の電圧差に比べて大きく設定される。
このため、グラウンド電位ＧＮＤに電圧レベルが近い側
の電圧Ｖ１〜Ｖ３と、最高電源電位ＶEEに電圧レベルが
近い側の電圧Ｖ４〜Ｖ６とにブロック分けすることがで
きる。
【００３１】既に述べたように、従来は、電圧Ｖ２〜Ｖ
５の出力電流のバッファリングに使用しているオぺアン
プ（図３のＯＰ１〜ＯＰ４）の電源を電位ＶEE−ＧＮＤ
間の単一電圧にて供給していた。これに対して、第１の
実施の形態では、上述したブロック分けにより、図１に
示したように、グラウンド電位ＧＮＤに近い低電位側の
オペアンプＯＰ１１およびＯＰ１２の電源を、高電位側
のオペアンプＯＰ１３およびＯＰ１４に供給する最高電
源電位ＶEEより低い中間の電源電圧ＶBにて供給するこ
とによって消費電流を低減するようにした。
５の出力電流のバッファリングに使用しているオぺアン
プ（図３のＯＰ１〜ＯＰ４）の電源を電位ＶEE−ＧＮＤ
間の単一電圧にて供給していた。これに対して、第１の
実施の形態では、上述したブロック分けにより、図１に
示したように、グラウンド電位ＧＮＤに近い低電位側の
オペアンプＯＰ１１およびＯＰ１２の電源を、高電位側
のオペアンプＯＰ１３およびＯＰ１４に供給する最高電
源電位ＶEEより低い中間の電源電圧ＶBにて供給するこ
とによって消費電流を低減するようにした。
【００３２】しかしながら、図１のようにしても高電位
側の電源電位ＶEEに近い側のブロックのオペアンプＯＰ
１３およびＯＰ１４については、電位ＶEE−ＶB間にて
供給することになり、電源電位ＶEEからグラウンド電位
ＧＮＤまでの電圧差が大きな電流ループでオぺアンプＯ
Ｐ１３およびＯＰ１４を動作させることになり、この部
分の消費電流は大きいままである。
側の電源電位ＶEEに近い側のブロックのオペアンプＯＰ
１３およびＯＰ１４については、電位ＶEE−ＶB間にて
供給することになり、電源電位ＶEEからグラウンド電位
ＧＮＤまでの電圧差が大きな電流ループでオぺアンプＯ
Ｐ１３およびＯＰ１４を動作させることになり、この部
分の消費電流は大きいままである。
【００３３】そこで、この発明の第２の実施の形態に係
る液晶モジュールのバイアス回路は、図２に模式的に示
すように構成する。図２において、図１と同様の部分に
は同一の参照符号を付す。
る液晶モジュールのバイアス回路は、図２に模式的に示
すように構成する。図２において、図１と同様の部分に
は同一の参照符号を付す。
【００３４】すなわち、第２の実施の形態に係る液晶モ
ジュールは図１と異なり、高電位側の電流バッファ群を
形成するオペアンプＯＰ１３およびＯＰ１４の低電位側
の電源端子と中間電位ＶBとの間に、直流／直流コンバ
ータ（ＤＣ／ＤＣコンバータ）ＤＤが挿入されている。
直流／直流コンバータＤＤの入力側には、オペアンプＯ
Ｐ１３およびＯＰ１４の低電位側の電源端子を共通に接
続し、直流／直流コンバータＤＤの出力側は、第２の電
源の高電位側である中間電位ＶBに接続される。なお、
直流／直流コンバータＤＤは、必要に応じて、例えば基
準電位を得るために、図示するようにグラウンド電位Ｇ
ＮＤに接続される。この直流／直流コンバータＤＤの制
御方式は、入力電圧ＶB−ＶA点間の電圧が安定化される
ように伝達電力を制御する。
ジュールは図１と異なり、高電位側の電流バッファ群を
形成するオペアンプＯＰ１３およびＯＰ１４の低電位側
の電源端子と中間電位ＶBとの間に、直流／直流コンバ
ータ（ＤＣ／ＤＣコンバータ）ＤＤが挿入されている。
直流／直流コンバータＤＤの入力側には、オペアンプＯ
Ｐ１３およびＯＰ１４の低電位側の電源端子を共通に接
続し、直流／直流コンバータＤＤの出力側は、第２の電
源の高電位側である中間電位ＶBに接続される。なお、
直流／直流コンバータＤＤは、必要に応じて、例えば基
準電位を得るために、図示するようにグラウンド電位Ｇ
ＮＤに接続される。この直流／直流コンバータＤＤの制
御方式は、入力電圧ＶB−ＶA点間の電圧が安定化される
ように伝達電力を制御する。
【００３５】先に述べた図１のような第１の実施の形態
による構成における問題は、オペアンプＯＰ１３および
ＯＰ１４の低電位側の共通接続された電源端子、すなわ
ち図２に示すＶA点の電圧と中間電位ＶBとの間の電圧差
が大きく、この電圧差分に流れる電流による電力損失が
生じることに起因している。
による構成における問題は、オペアンプＯＰ１３および
ＯＰ１４の低電位側の共通接続された電源端子、すなわ
ち図２に示すＶA点の電圧と中間電位ＶBとの間の電圧差
が大きく、この電圧差分に流れる電流による電力損失が
生じることに起因している。
【００３６】そこで、図２に示す第２の実施の形態に係
る液晶モジュールのバイアス回路のように、中間電位Ｖ
BとＶA点の間に直流／直流コンバータＤＤを挿入し、こ
の部分に流入するバイアス電流ｃを制御するようにし
て、電力損失を生じることなく接続して、効率良くオペ
アンプＯＰ１３およびＯＰ１４を駆動することができる
ようにした。
る液晶モジュールのバイアス回路のように、中間電位Ｖ
BとＶA点の間に直流／直流コンバータＤＤを挿入し、こ
の部分に流入するバイアス電流ｃを制御するようにし
て、電力損失を生じることなく接続して、効率良くオペ
アンプＯＰ１３およびＯＰ１４を駆動することができる
ようにした。
【００３７】上述したように、高電位側のオぺアンプＯ
Ｐ１３およびＯＰ１４が本来必要な電源電圧以上の電圧
により駆動される液晶モジュールのバイアス回路におい
て、これらオぺアンプＯＰ１３およびＯＰ１４に供給す
る電源電圧は必要最小限とし、残りの電圧差部分に制御
方式を工夫した直流／直流コンバータＤＤを挿入するこ
とによって、損失なく電流ループを構成する。このよう
にすることによって、液晶モジュールのバイアス回路に
おける不要な電力損失をなくすことができる。
Ｐ１３およびＯＰ１４が本来必要な電源電圧以上の電圧
により駆動される液晶モジュールのバイアス回路におい
て、これらオぺアンプＯＰ１３およびＯＰ１４に供給す
る電源電圧は必要最小限とし、残りの電圧差部分に制御
方式を工夫した直流／直流コンバータＤＤを挿入するこ
とによって、損失なく電流ループを構成する。このよう
にすることによって、液晶モジュールのバイアス回路に
おける不要な電力損失をなくすことができる。
【００３８】なお、上述においては、各オペアンプの出
力側に抵抗を、高電位群および低電位群の各出力電圧間
にコンデンサを介挿するものとして説明したが、直列分
圧抵抗以外の抵抗およびコンデンサ等は回路上の必要に
応じてさらに挿入したり、省略したりすることができ
る。また、上述においては、６レベルバイアス電圧を発
生する場合について説明したが、この発明は６レベルに
限定されるものではなく、対照的な高電位の電圧群と低
電位の電圧群を供給する回路であれば、どのようなもの
にも適用することができる。
力側に抵抗を、高電位群および低電位群の各出力電圧間
にコンデンサを介挿するものとして説明したが、直列分
圧抵抗以外の抵抗およびコンデンサ等は回路上の必要に
応じてさらに挿入したり、省略したりすることができ
る。また、上述においては、６レベルバイアス電圧を発
生する場合について説明したが、この発明は６レベルに
限定されるものではなく、対照的な高電位の電圧群と低
電位の電圧群を供給する回路であれば、どのようなもの
にも適用することができる。
【００３９】
【発明の効果】以上説明したように、この発明によれ
ば、簡単な構成で液晶モジュールのバイアス駆動に係る
総合消費電流を低減することが可能な液晶モジュールの
バイアス回路を提供することができる。
ば、簡単な構成で液晶モジュールのバイアス駆動に係る
総合消費電流を低減することが可能な液晶モジュールの
バイアス回路を提供することができる。
【図１】この発明の第１の実施の形態に係る液晶モジュ
ールのバイアス回路の構成を模式的に示す回路構成図で
ある。
ールのバイアス回路の構成を模式的に示す回路構成図で
ある。
【図２】この発明の第２の実施の形態に係る液晶モジュ
ールのバイアス回路の構成を模式的に示す回路構成図で
ある。
ールのバイアス回路の構成を模式的に示す回路構成図で
ある。
【図３】従来の液晶モジュールのバイアス回路の構成の
一例を模式的に示す回路構成図である。
一例を模式的に示す回路構成図である。
Ｒ１１〜Ｒ１９・・・抵抗、ＯＰ１１〜ＯＰ１４・・・オペア
ンプ（演算増幅器）、Ｃ１１〜Ｃ１４・・・コンデンサ、
ＤＤ・・・直流／直流コンバータ（ＤＣ／ＤＣコンバー
タ）、ＶEE・・・電源電位、ＶB・・・中間電位、ＧＮＤ・・・グ
ラウンド電位
ンプ（演算増幅器）、Ｃ１１〜Ｃ１４・・・コンデンサ、
ＤＤ・・・直流／直流コンバータ（ＤＣ／ＤＣコンバー
タ）、ＶEE・・・電源電位、ＶB・・・中間電位、ＧＮＤ・・・グ
ラウンド電位
Claims (2)
- 【請求項１】電源電圧を、複数個直列に接続した抵抗に
より分圧し、該直列抵抗の各接続点の電位を、前記直列
抵抗の両端電位と共に、それぞれバイアス電圧として出
力する液晶モジュールのバイアス回路において、 前記バイアス電圧のうちの最高電位に相当する前記電源
電圧を発生する第１の電源と、 前記バイアス電圧のうちの前記最高電位と前記バイアス
電圧のうちの共通電位に相当する最低電位との中間電位
の電源電圧を発生する第２の電源と、 前記第２の電源の前記中間電位に対応する中間電圧出力
と、前記最低電位に対応する共通電圧との間を電源とし
て動作し、前記直列抵抗の接続点の電位をバイアス電圧
として出力する１以上の低電位側電流バッファ回路と、 前記第１の電源の前記最高電位に対応する高電圧出力と
前記第２の電源の前記中間電位に対応する中間電圧出力
との間を電源として動作し、前記直列抵抗の接続点の電
位をバイアス電圧として出力する１以上の高電位側電流
バッファ回路と、を具備することを特徴とする液晶モジ
ュールのバイアス回路。 - 【請求項２】電源電圧を、複数個直列に接続した抵抗に
より分圧し、該直列抵抗の各接続点の電位を、前記直列
抵抗の両端電位と共に、それぞれバイアス電圧として出
力する液晶モジュールのバイアス回路において、 前記バイアス電圧のうちの最高電位に相当する前記電源
電圧を発生する第１の電源と、 前記バイアス電圧のうちの前記最高電位と前記バイアス
電圧のうちの共通電位に相当する最低電位との中間電位
の電源電圧を発生する第２の電源と、 前記第２の電源の前記中間電位に対応する中間電圧出力
と、前記最低電位に対応する共通電圧との間を電源とし
て動作し、前記直列抵抗の接続点の電位をバイアス電圧
として出力する１以上の低電位側電流バッファ回路と、 前記第２の電源の前記中間電位に対応する前記中間電圧
出力に一端が接続された伝達電力制御用の直流／直流コ
ンバータと、 前記第１の電源の前記最高電位に対応する高電圧出力
と、前記第２の電源の前記中間電位に対応する中間電圧
出力に接続された前記直流／直流コンバータの他端との
間の電圧を電源として動作し、前記直列抵抗の接続点の
電位をバイアス電圧として出力する１以上の高電位側電
流バッファ回路と、を具備することを特徴とする液晶モ
ジュールのバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24456199A JP3764991B2 (ja) | 1999-08-31 | 1999-08-31 | 液晶モジュールのバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24456199A JP3764991B2 (ja) | 1999-08-31 | 1999-08-31 | 液晶モジュールのバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001066568A true JP2001066568A (ja) | 2001-03-16 |
| JP3764991B2 JP3764991B2 (ja) | 2006-04-12 |
Family
ID=17120557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24456199A Expired - Fee Related JP3764991B2 (ja) | 1999-08-31 | 1999-08-31 | 液晶モジュールのバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764991B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010095819A2 (ko) * | 2009-02-18 | 2010-08-26 | (주)실리콘웍스 | 전류소모가 적은 액정디스플레이 구동회로 |
-
1999
- 1999-08-31 JP JP24456199A patent/JP3764991B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010095819A2 (ko) * | 2009-02-18 | 2010-08-26 | (주)실리콘웍스 | 전류소모가 적은 액정디스플레이 구동회로 |
| WO2010095819A3 (ko) * | 2009-02-18 | 2010-12-09 | (주)실리콘웍스 | 전류소모가 적은 액정디스플레이 구동회로 |
| KR101037561B1 (ko) | 2009-02-18 | 2011-05-27 | 주식회사 실리콘웍스 | 전류소모가 적은 액정디스플레이 구동회로 |
| US9030453B2 (en) | 2009-02-18 | 2015-05-12 | Silicon Works Co., Ltd. | Liquid crystal display driving circuit with less current consumption |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3764991B2 (ja) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929847A (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
| KR100348644B1 (ko) | 중간 탭을 구비하는 전압 증배기 | |
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| EP0631269A2 (en) | Liquid crystal driving power supply circuit | |
| JP3948224B2 (ja) | 表示装置 | |
| US7411585B2 (en) | Driving voltage generation device and method for controlling driving voltage generation device | |
| EP0772182B1 (en) | Display-driving voltage generating apparatus | |
| JP3910579B2 (ja) | 表示装置用駆動装置及びそれを用いた表示装置 | |
| EP1837990A1 (en) | Capacitive load driving method, capacitive load driving apparatus, and liquid crystal display apparatus | |
| JP3764991B2 (ja) | 液晶モジュールのバイアス回路 | |
| JPH1031200A (ja) | 液晶駆動用分割電圧発生器 | |
| KR100683091B1 (ko) | 급속 증폭기 및 저속 증폭기를 포함하는 전압 발생 장치 | |
| JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same | |
| JPH04348385A (ja) | 電気光学的表示装置 | |
| JPH06237162A (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の信号配線駆動回路 | |
| JP2000305063A (ja) | 液晶表示装置 | |
| EP0599622B1 (en) | A driving circuit for driving a display apparatus and a method for the same | |
| JP3545090B2 (ja) | 液晶表示装置 | |
| JPH03274090A (ja) | 液晶表示装置 | |
| US7817148B2 (en) | Voltage generating system | |
| JP4582858B2 (ja) | 液晶表示装置 | |
| JPH08179273A (ja) | 液晶表示装置 | |
| KR100997512B1 (ko) | 하프 감마 구동용 액정표시장치 | |
| JP3299678B2 (ja) | Ｌｃｄ駆動電源回路及びｌｃｄ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060109 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |