JP2001060543A - 認識マーク - Google Patents
認識マークInfo
- Publication number
- JP2001060543A JP2001060543A JP11233697A JP23369799A JP2001060543A JP 2001060543 A JP2001060543 A JP 2001060543A JP 11233697 A JP11233697 A JP 11233697A JP 23369799 A JP23369799 A JP 23369799A JP 2001060543 A JP2001060543 A JP 2001060543A
- Authority
- JP
- Japan
- Prior art keywords
- recognition mark
- wavelength
- patterns
- recognition
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の露光工程における回路パターン
の重ね合わせ精度を向上することができる認識マークを
提供する。 【解決手段】 基板１上に形成されたパターン重ね合わ
せ用の認識マークであって、前記基板１の凹部または凸
部によって形成され、認識マーク３Ｘに照射する光の波
長またはこの波長に近い長さを有すると共に、前記光の
波長またはこの波長に近い一定の間隔で規則正しく配列
された多数のサブパターン３１Ａ〜３１Ｄを備えたもの
である。
の重ね合わせ精度を向上することができる認識マークを
提供する。 【解決手段】 基板１上に形成されたパターン重ね合わ
せ用の認識マークであって、前記基板１の凹部または凸
部によって形成され、認識マーク３Ｘに照射する光の波
長またはこの波長に近い長さを有すると共に、前記光の
波長またはこの波長に近い一定の間隔で規則正しく配列
された多数のサブパターン３１Ａ〜３１Ｄを備えたもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は認識マーク、特に、
半導体装置の露光工程時に、画像認識を通じて重ね合わ
せを行なう際に用いるパターン重ね合わせ用の認識マー
クに関するものである。
半導体装置の露光工程時に、画像認識を通じて重ね合わ
せを行なう際に用いるパターン重ね合わせ用の認識マー
クに関するものである。
【０００２】
【従来の技術】半導体集積回路装置を製造するための回
路パターン形成用露光工程では、ガラス基板（以下レチ
クルという）上に露光に用いる光を遮るクロム膜で形成
した回路パターンをレジストが塗布された半導体基板上
に縮小投影し、各ショット（露光）領域毎に回路パター
ンを形成する装置（以下ステッパーという）が使用され
ている。
路パターン形成用露光工程では、ガラス基板（以下レチ
クルという）上に露光に用いる光を遮るクロム膜で形成
した回路パターンをレジストが塗布された半導体基板上
に縮小投影し、各ショット（露光）領域毎に回路パター
ンを形成する装置（以下ステッパーという）が使用され
ている。
【０００３】半導体集積回路装置では半導体基板上に複
数回露光する工程とエッチングの工程を繰り返すことに
よってパターンが形成される。ここで、１層目のパター
ンを形成した後、２層目以降のパターンを半導体基板上
に形成するには、各ショット領域とレチクルの回路パタ
ーン像の重ね合わせを正確に行なう必要がある。重ね合
わせを正確に行なうためには、１層目のパターンに認識
マークを回路パターンと同時に形成し、この認識マーク
の位置を認識して２層目のパターンの重ね合わせ位置を
決定し、露光を行なうのが一般的である。
数回露光する工程とエッチングの工程を繰り返すことに
よってパターンが形成される。ここで、１層目のパター
ンを形成した後、２層目以降のパターンを半導体基板上
に形成するには、各ショット領域とレチクルの回路パタ
ーン像の重ね合わせを正確に行なう必要がある。重ね合
わせを正確に行なうためには、１層目のパターンに認識
マークを回路パターンと同時に形成し、この認識マーク
の位置を認識して２層目のパターンの重ね合わせ位置を
決定し、露光を行なうのが一般的である。
【０００４】認識マークの位置を認識する方法は、レー
ザー光を該当認識マークに照射してその回折光により検
出する方法や、マークの画像認識により検出する方法が
ある。前記画像認識により検出する認識マークは凸部も
しくは凹部によって作られたライン状パターンが一定の
間隔で並んでいる場合が殆どである。
ザー光を該当認識マークに照射してその回折光により検
出する方法や、マークの画像認識により検出する方法が
ある。前記画像認識により検出する認識マークは凸部も
しくは凹部によって作られたライン状パターンが一定の
間隔で並んでいる場合が殆どである。
【０００５】以下、従来の画像認識に用いられている認
識マークの構成について図面を参照しながら説明する。
図５は従来の認識マークの構成図であり、図５（ａ）は
凹型の画像認識に用いる認識マークの平面図、図５
（ｂ）は図５（ａ）のＸ−Ｘ’線に沿う断面図である。
識マークの構成について図面を参照しながら説明する。
図５は従来の認識マークの構成図であり、図５（ａ）は
凹型の画像認識に用いる認識マークの平面図、図５
（ｂ）は図５（ａ）のＸ−Ｘ’線に沿う断面図である。
【０００６】図５に示すように、半導体基板１の表面上
には凹型溝からなるメインパターン２Ａ，２Ｂ，２Ｃ，
２Ｄが形成され、このメインパターン２Ａ〜２Ｄは複数
本平行に一定の間隔で配置されており、これによって画
像認識に用いる凹型の認識マーク２Ｘが構成されてい
る。このように構成された認識マーク２Ｘは前記ステッ
パーにおいて、認識マークの中心部、すなわち凹部と認
識マークの周辺部とのコントラストを電気信号に変換し
たものとして検出され、認識される。
には凹型溝からなるメインパターン２Ａ，２Ｂ，２Ｃ，
２Ｄが形成され、このメインパターン２Ａ〜２Ｄは複数
本平行に一定の間隔で配置されており、これによって画
像認識に用いる凹型の認識マーク２Ｘが構成されてい
る。このように構成された認識マーク２Ｘは前記ステッ
パーにおいて、認識マークの中心部、すなわち凹部と認
識マークの周辺部とのコントラストを電気信号に変換し
たものとして検出され、認識される。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では、半導体集積回路装置のパターンの微細化
と共に要求される露光工程における各パターンの重ね合
わせ精度に対して、画像認識時の認識マークの画像コン
トラストが弱いため、ステッパーで検知する画像信号波
形の形状が悪く、従って重ね合わせ精度が低いという問
題点があった。
うな構成では、半導体集積回路装置のパターンの微細化
と共に要求される露光工程における各パターンの重ね合
わせ精度に対して、画像認識時の認識マークの画像コン
トラストが弱いため、ステッパーで検知する画像信号波
形の形状が悪く、従って重ね合わせ精度が低いという問
題点があった。
【０００８】本発明は上記従来の問題点を解決するもの
であり、半導体装置の露光工程における回路パターンの
重ね合わせ精度を向上することができる認識マークを提
供することを目的とする。
であり、半導体装置の露光工程における回路パターンの
重ね合わせ精度を向上することができる認識マークを提
供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の認識マークは、
基板上に形成されたパターン重ね合わせ用の認識マーク
であって、前記基板の凹部または凸部によって形成さ
れ、認識マークに照射する光の波長またはこの波長に近
い長さを有すると共に、前記光の波長またはこの波長に
近い一定の間隔で規則正しく配列された多数のサブパタ
ーンを備えたものである。
基板上に形成されたパターン重ね合わせ用の認識マーク
であって、前記基板の凹部または凸部によって形成さ
れ、認識マークに照射する光の波長またはこの波長に近
い長さを有すると共に、前記光の波長またはこの波長に
近い一定の間隔で規則正しく配列された多数のサブパタ
ーンを備えたものである。
【００１０】この発明によれば、認識のために認識マー
クに照射される光はサブパターンで反射、干渉、散乱し
て認識マーク画像のコントラストを向上させるので、回
路パターン重ね合わせ精度を向上することが可能とな
る。
クに照射される光はサブパターンで反射、干渉、散乱し
て認識マーク画像のコントラストを向上させるので、回
路パターン重ね合わせ精度を向上することが可能とな
る。
【００１１】
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照しながら説明する。なお、前記従来のも
のと同一の部分については同一符号を用いるものとす
る。
いて図面を参照しながら説明する。なお、前記従来のも
のと同一の部分については同一符号を用いるものとす
る。
【００１２】（実施の形態１）図１は本発明の認識マー
クの実施の形態１における構成図であり、図１（ａ）は
凹型の認識マークの平面図、図１（ｂ）は図１（ａ）の
Ａ〜Ａ’線に沿う断面図である。
クの実施の形態１における構成図であり、図１（ａ）は
凹型の認識マークの平面図、図１（ｂ）は図１（ａ）の
Ａ〜Ａ’線に沿う断面図である。
【００１３】図１に示すように、半導体基板１上には大
きい長方形で構成されたメインパターン３Ａ，３Ｂ，３
Ｃ，３Ｄと、これらメインパターン３Ａ〜３Ｄの長方形
の中に小さい長方形で構成されたサブパターン３１Ａ，
３１Ｂ，３１Ｃ，３１Ｄが設けられ、認識マーク３Ｘが
構成されている。ここで、メインパターン３Ａ〜３Ｄの
各辺の長さは縦が５０μｍ〜１００μｍ程度、横が５μ
ｍ〜１０μｍであり、パターンの間隔も横幅と同程度で
ある。サブパターン３１Ａ〜３１Ｄは島状に形成されて
メインパターン３Ａ〜３Ｄの中に複数本平行に配置され
る。メインパターン３Ａ〜３Ｄの長方形とサブパターン
３１Ａ〜３１Ｄの島との間は凹部となっており、例えば
半導体基板１上に形成された絶縁膜や導電膜をエッチン
グして得ることができる。従って凹部の深さはこれら膜
厚に依存して決定されることになる。
きい長方形で構成されたメインパターン３Ａ，３Ｂ，３
Ｃ，３Ｄと、これらメインパターン３Ａ〜３Ｄの長方形
の中に小さい長方形で構成されたサブパターン３１Ａ，
３１Ｂ，３１Ｃ，３１Ｄが設けられ、認識マーク３Ｘが
構成されている。ここで、メインパターン３Ａ〜３Ｄの
各辺の長さは縦が５０μｍ〜１００μｍ程度、横が５μ
ｍ〜１０μｍであり、パターンの間隔も横幅と同程度で
ある。サブパターン３１Ａ〜３１Ｄは島状に形成されて
メインパターン３Ａ〜３Ｄの中に複数本平行に配置され
る。メインパターン３Ａ〜３Ｄの長方形とサブパターン
３１Ａ〜３１Ｄの島との間は凹部となっており、例えば
半導体基板１上に形成された絶縁膜や導電膜をエッチン
グして得ることができる。従って凹部の深さはこれら膜
厚に依存して決定されることになる。
【００１４】サブパターン３１Ａ〜３１Ｄの短辺方向の
長さあるいは島の間隔は、この認識に用いるステッパー
に装備された可視光域の光を発するハロゲンランプのよ
うな単色光の波長に近い寸法を有している。半導体装置
の製造工程に用いられるステッパーは、０．５μｍ以下
のパターン形成が可能な能力を持っているから、サブパ
ターン３１Ａ〜３１Ｄは小さくても充分加工することが
できるものである。
長さあるいは島の間隔は、この認識に用いるステッパー
に装備された可視光域の光を発するハロゲンランプのよ
うな単色光の波長に近い寸法を有している。半導体装置
の製造工程に用いられるステッパーは、０．５μｍ以下
のパターン形成が可能な能力を持っているから、サブパ
ターン３１Ａ〜３１Ｄは小さくても充分加工することが
できるものである。
【００１５】以上のように本実施の形態によれば、露光
工程における回路パターンの重ね合わせ時において認識
マークにマーク画像認識用の光を照射すると、メインパ
ターン内に配置された重ね合わせ時の個々の島からの反
射光は干渉もしくは散乱され、認識マーク領域とその周
辺領域とのコントラストが向上し、画像認識時の信号波
形の形状が明瞭化して、重ね合わせ測定の精度を向上さ
せることができる。
工程における回路パターンの重ね合わせ時において認識
マークにマーク画像認識用の光を照射すると、メインパ
ターン内に配置された重ね合わせ時の個々の島からの反
射光は干渉もしくは散乱され、認識マーク領域とその周
辺領域とのコントラストが向上し、画像認識時の信号波
形の形状が明瞭化して、重ね合わせ測定の精度を向上さ
せることができる。
【００１６】なお、図１に示した認識マーク３Ｘでは基
板上に形成された膜をエッチングした凹型の認識マーク
を用いたが、基板上に１層もしくは複数層、堆積及び成
長した被膜をエッチングしてサブパターン５１Ａ〜５１
Ｄの島だけを図１（ａ）と同様に配列したものを認識マ
ークにすることができる。すなわち、メインパターン３
Ａ〜３Ｄに相当する「ワク」がなく、サブパターンの多
数の配列が１つの群をなして、さらにこの群が一定の間
隔で並べられたものになる。この場合も図１の認識マー
ク３Ｘと同様サブパターン３１Ａ〜３１Ｄの島からの反
射光が干渉もしくは散乱され、認識マーク領域とその周
辺領域とのコントラストが向上する。しかし、メインパ
ターン３Ａ〜３Ｄが存在する認識マークの方が、その
「ワク」も認識するのでマーク画像に対応する信号が明
瞭になり、望ましいといえる。
板上に形成された膜をエッチングした凹型の認識マーク
を用いたが、基板上に１層もしくは複数層、堆積及び成
長した被膜をエッチングしてサブパターン５１Ａ〜５１
Ｄの島だけを図１（ａ）と同様に配列したものを認識マ
ークにすることができる。すなわち、メインパターン３
Ａ〜３Ｄに相当する「ワク」がなく、サブパターンの多
数の配列が１つの群をなして、さらにこの群が一定の間
隔で並べられたものになる。この場合も図１の認識マー
ク３Ｘと同様サブパターン３１Ａ〜３１Ｄの島からの反
射光が干渉もしくは散乱され、認識マーク領域とその周
辺領域とのコントラストが向上する。しかし、メインパ
ターン３Ａ〜３Ｄが存在する認識マークの方が、その
「ワク」も認識するのでマーク画像に対応する信号が明
瞭になり、望ましいといえる。
【００１７】また、図１（ａ）において凹部溝であった
領域を反対に凸部とし、それ以外の部分を凹部にした認
識マークも可能である。この場合は図１のサブパターン
の島の間が凸部となり、画像認識用の光を反射、散乱
し、認識マーク領域とその周辺領域とのコントラストが
向上する。
領域を反対に凸部とし、それ以外の部分を凹部にした認
識マークも可能である。この場合は図１のサブパターン
の島の間が凸部となり、画像認識用の光を反射、散乱
し、認識マーク領域とその周辺領域とのコントラストが
向上する。
【００１８】（実施の形態２）図２は本発明の認識マー
クの実施の形態２における構成図であり、凹部からなる
メインパターン内のサブパターンが、凸パターンで形成
されている認識マークの平面図、図３は本発明の認識マ
ークの実施の形態２における他の構成図であり、凹部か
らなるメインパターン内のサブパターンが、凹凸部で形
成されている認識マークの平面図である。
クの実施の形態２における構成図であり、凹部からなる
メインパターン内のサブパターンが、凸パターンで形成
されている認識マークの平面図、図３は本発明の認識マ
ークの実施の形態２における他の構成図であり、凹部か
らなるメインパターン内のサブパターンが、凹凸部で形
成されている認識マークの平面図である。
【００１９】図２に示す認識マーク４Ｘは凹部からなる
メインパターン４Ａ，４Ｂ，４Ｃ，４Ｄ内のサブパター
ンが、２次元のほぼ正方形の島を縦横に規則正しく配列
した凸パターン４１Ａ，４１Ｂ，４１Ｃ，４１Ｄで形成
されたものであり、また、図３に示す認識マーク５Ｘは
凹部からなるメインパターン５Ａ，５Ｂ，５Ｃ，５Ｄ内
のサブパターン５１Ａ，５１Ｂ，５１Ｃ，５１Ｄが、メ
インパターン５Ａ〜５Ｄに対し非平行な凹凸部で形成さ
れたもので、この認識マーク５Ｘでは斜めになった凹部
の幅および間隔が画像認識用の光の波長に近いものとな
っている。
メインパターン４Ａ，４Ｂ，４Ｃ，４Ｄ内のサブパター
ンが、２次元のほぼ正方形の島を縦横に規則正しく配列
した凸パターン４１Ａ，４１Ｂ，４１Ｃ，４１Ｄで形成
されたものであり、また、図３に示す認識マーク５Ｘは
凹部からなるメインパターン５Ａ，５Ｂ，５Ｃ，５Ｄ内
のサブパターン５１Ａ，５１Ｂ，５１Ｃ，５１Ｄが、メ
インパターン５Ａ〜５Ｄに対し非平行な凹凸部で形成さ
れたもので、この認識マーク５Ｘでは斜めになった凹部
の幅および間隔が画像認識用の光の波長に近いものとな
っている。
【００２０】以上のように本実施の形態によれば、露光
工程における回路パターンの重ね合わせ時において、認
識マーク４Ｘまたは５Ｘにマーク画像認識用の光を照射
すると、メインパターン内に配置されるサブパターンは
ある一定の法則で規則正しく並べられ、しかもその１つ
の長さがマーク認識に用いられる光の波長に近いので、
サブパターンからの反射干渉光、散乱光によって認識画
像コントラスト信号強度の向上が図られる。
工程における回路パターンの重ね合わせ時において、認
識マーク４Ｘまたは５Ｘにマーク画像認識用の光を照射
すると、メインパターン内に配置されるサブパターンは
ある一定の法則で規則正しく並べられ、しかもその１つ
の長さがマーク認識に用いられる光の波長に近いので、
サブパターンからの反射干渉光、散乱光によって認識画
像コントラスト信号強度の向上が図られる。
【００２１】なお、図２および図３のようなサブパター
ンの形状であって、例えばメインパターンの内部に小さ
い円形の島を多数縦横に規則正しく配列したものも同様
の効果を発揮する。
ンの形状であって、例えばメインパターンの内部に小さ
い円形の島を多数縦横に規則正しく配列したものも同様
の効果を発揮する。
【００２２】（実施の形態３）図１の実施の形態１に示
した凹型の認識マークは、通常半導体基板上の回路パタ
ーンを加工するために形成した膜をエッチングする工程
と同時に得られるものであり、そしてこのエッチングの
次の工程がフォトリソグラフ工程である場合には、この
実施の形態１に示した凹型の認識マークを用いてステッ
パーで重ね合わせが行われる。しかし、このようなエッ
チング工程の次工程が露光工程ではなく成膜工程などが
来る場合は本実施の形態に示すような構成となる。
した凹型の認識マークは、通常半導体基板上の回路パタ
ーンを加工するために形成した膜をエッチングする工程
と同時に得られるものであり、そしてこのエッチングの
次の工程がフォトリソグラフ工程である場合には、この
実施の形態１に示した凹型の認識マークを用いてステッ
パーで重ね合わせが行われる。しかし、このようなエッ
チング工程の次工程が露光工程ではなく成膜工程などが
来る場合は本実施の形態に示すような構成となる。
【００２３】図４は本発明の認識マークの実施の形態３
における構成図であり、図４（ａ）は凹型の認識マーク
の平面図、図４（ｂ）は図４（ａ）のＢ〜Ｂ’線に沿う
断面図である。
における構成図であり、図４（ａ）は凹型の認識マーク
の平面図、図４（ｂ）は図４（ａ）のＢ〜Ｂ’線に沿う
断面図である。
【００２４】図４に示す認識マーク７Ｘは、そのメイン
パターン７Ａ，７Ｂ，７Ｃ，７Ｄおよびサブパターン７
１Ａ，７１Ｂ，７１Ｃ，７１Ｄの凹部を絶縁物もしくは
金属等の埋め込み材６を成長もしくは堆積することで埋
め込んだものである。このようにメインパターン７Ａ〜
７Ｄおよびサブパターン７１Ａ〜７１Ｄの凹部を埋め込
み材６で埋め込みした認識マーク７Ｘを用いて、画像認
識による重ね合わせ測定を行なった際に得られる効果は
前記実施の形態１による認識マークと同様の結果とな
り、従来と比較して認識マークのコントラストを向上さ
せることができる。
パターン７Ａ，７Ｂ，７Ｃ，７Ｄおよびサブパターン７
１Ａ，７１Ｂ，７１Ｃ，７１Ｄの凹部を絶縁物もしくは
金属等の埋め込み材６を成長もしくは堆積することで埋
め込んだものである。このようにメインパターン７Ａ〜
７Ｄおよびサブパターン７１Ａ〜７１Ｄの凹部を埋め込
み材６で埋め込みした認識マーク７Ｘを用いて、画像認
識による重ね合わせ測定を行なった際に得られる効果は
前記実施の形態１による認識マークと同様の結果とな
り、従来と比較して認識マークのコントラストを向上さ
せることができる。
【００２５】この認識マーク７Ｘが形成される具体的な
半導体装置での工程は複数工程存在する。まず、半導体
基板に素子絶縁分離用溝を形成する工程では素子絶縁分
離用溝を半導体基板にエッチングで形成すると同時に認
識マーク７Ｘの凹部が形成され、次に絶縁分離溝を絶縁
膜で埋め込むと同時に認識マーク７Ｘの凹部が同じ絶縁
膜で埋め込まれて図４に示す構成が完成する。また、半
導体基板にＭＯＳ型半導体装置のゲート電極を形成する
工程ではゲート電極をエッチングで形成すると共に認識
マーク７Ｘの凹部が形成され、ゲート電極のサイドウオ
ール絶縁膜形成工程でその凹部が埋め込まれる。これは
凹部の幅が非常に狭いためである。このほか、コンタク
トホール形成工程で認識マーク７Ｘの凹部ができ、コン
タクトホールのタングステンなどの埋め込みでその凹部
が埋め込まれる。さらに、金属配線エッチングで認識マ
ーク７Ｘの凹部が形成され、配線上の層間絶縁膜形成で
その凹部埋め込みがなされるのである。
半導体装置での工程は複数工程存在する。まず、半導体
基板に素子絶縁分離用溝を形成する工程では素子絶縁分
離用溝を半導体基板にエッチングで形成すると同時に認
識マーク７Ｘの凹部が形成され、次に絶縁分離溝を絶縁
膜で埋め込むと同時に認識マーク７Ｘの凹部が同じ絶縁
膜で埋め込まれて図４に示す構成が完成する。また、半
導体基板にＭＯＳ型半導体装置のゲート電極を形成する
工程ではゲート電極をエッチングで形成すると共に認識
マーク７Ｘの凹部が形成され、ゲート電極のサイドウオ
ール絶縁膜形成工程でその凹部が埋め込まれる。これは
凹部の幅が非常に狭いためである。このほか、コンタク
トホール形成工程で認識マーク７Ｘの凹部ができ、コン
タクトホールのタングステンなどの埋め込みでその凹部
が埋め込まれる。さらに、金属配線エッチングで認識マ
ーク７Ｘの凹部が形成され、配線上の層間絶縁膜形成で
その凹部埋め込みがなされるのである。
【００２６】以上のように本実施の形態によれば、露光
工程における回路パターンの重ね合わせ時において、認
識マークにマーク画像認識用の光を照射すると、前記各
実施の形態と同様、メインパターン内のサブパターンか
らの反射干渉光、散乱光によって認識画像コントラスト
信号強度の向上が図られ、画像認識時の信号波形の形状
が明瞭化して、重ね合わせ測定の精度を向上させること
ができる。
工程における回路パターンの重ね合わせ時において、認
識マークにマーク画像認識用の光を照射すると、前記各
実施の形態と同様、メインパターン内のサブパターンか
らの反射干渉光、散乱光によって認識画像コントラスト
信号強度の向上が図られ、画像認識時の信号波形の形状
が明瞭化して、重ね合わせ測定の精度を向上させること
ができる。
【００２７】なお、上記の各実施の形態において述べた
認識マークは、ステッパー方式の露光装置だけでなく、
レチクルとウェハとを相対的に走査して露光を行なうス
キャン方式の露光装置にも同様に適用することができ
る。また、上記の各実施の形態も前記の態様に限られる
ものではない。
認識マークは、ステッパー方式の露光装置だけでなく、
レチクルとウェハとを相対的に走査して露光を行なうス
キャン方式の露光装置にも同様に適用することができ
る。また、上記の各実施の形態も前記の態様に限られる
ものではない。
【００２８】
【発明の効果】以上のように本発明によれば、基板上に
認識用の光源の波長に近い長さの多数のサブパターンを
形成すると共に、これを前記光源の波長に近い一定の間
隔で規則正しく配列することにより、認識マークの画像
認識時のコントラスト信号波形の形状を明瞭化すること
ができ、これによって重ね合わせ精度を向上することが
できるという有利な効果が得られる。
認識用の光源の波長に近い長さの多数のサブパターンを
形成すると共に、これを前記光源の波長に近い一定の間
隔で規則正しく配列することにより、認識マークの画像
認識時のコントラスト信号波形の形状を明瞭化すること
ができ、これによって重ね合わせ精度を向上することが
できるという有利な効果が得られる。
【図１】本発明の認識マークの実施の形態１における構
成図
成図
【図２】本発明の認識マークの実施の形態２における構
成図
成図
【図３】本発明の認識マークの実施の形態３における構
成図
成図
【図４】本発明の認識マークの実施の形態３における他
の構成図
の構成図
【図５】従来の認識マークの構成図
１ 基板 ２Ａ〜２Ｄ，３Ａ〜３Ｄ，４Ａ〜４Ｄ，５Ａ〜５Ｄ，７
Ａ〜７Ｄ 認識マークのメインパターン ３Ｘ，４Ｘ，５Ｘ，７Ｘ 認識マーク ６ 埋め込み材 ３１Ａ〜３１Ｄ，４１Ａ〜４１Ｄ，５１Ａ〜５１Ｄ，７
１Ａ〜７１Ｄ 認識マークのサブパターン
Ａ〜７Ｄ 認識マークのメインパターン ３Ｘ，４Ｘ，５Ｘ，７Ｘ 認識マーク ６ 埋め込み材 ３１Ａ〜３１Ｄ，４１Ａ〜４１Ｄ，５１Ａ〜５１Ｄ，７
１Ａ〜７１Ｄ 認識マークのサブパターン
Claims (4)
- 【請求項１】 基板上に形成されたパターン重ね合わせ
用の認識マークであって、前記基板の凹部または凸部に
よって形成され、認識マークに照射する光の波長または
この波長に近い長さを有すると共に、前記光の波長また
はこの波長に近い一定の間隔で規則正しく配列された多
数のサブパターンを備えたことを特徴とする認識マー
ク。 - 【請求項２】 基板上に形成されたパターン重ね合わせ
用の認識マークであって、前記基板の凹部または凸部に
よって形成されたメインパターンと、前記メインパター
ンのそれぞれの内部領域に前記基板の凹部または凸部に
よって形成され、認識マークに照射する光の波長または
この波長に近い長さを有すると共に、前記光の波長また
はこの波長に近い一定の間隔で規則正しく配列された多
数のサブパターンを備えたことを特徴とする認識マー
ク。 - 【請求項３】 多数のサブパターンは、その配列の群が
複数個一定の間隔で配置されていることを特徴とする請
求項１記載の認識マーク。 - 【請求項４】 メインパターンは、複数個一定の間隔で
配置されていることを特徴とする請求項２記載の認識マ
ーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23369799A JP3615430B2 (ja) | 1999-08-20 | 1999-08-20 | 認識マーク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23369799A JP3615430B2 (ja) | 1999-08-20 | 1999-08-20 | 認識マーク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060543A true JP2001060543A (ja) | 2001-03-06 |
| JP3615430B2 JP3615430B2 (ja) | 2005-02-02 |
Family
ID=16959142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23369799A Expired - Fee Related JP3615430B2 (ja) | 1999-08-20 | 1999-08-20 | 認識マーク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615430B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339647A (ja) * | 2005-06-01 | 2006-12-14 | Asml Netherlands Bv | 位置合わせ装置への２次元フォトニック結晶の応用 |
| JP2008135780A (ja) * | 2008-02-08 | 2008-06-12 | Sony Corp | Ｘ−ｙアドレス型固体撮像素子の製造方法 |
| US7619738B2 (en) | 2002-09-20 | 2009-11-17 | Asml Netherlands B.V. | Marker structure for optical alignment of a substrate, a substrate including such a marker structure, an alignment method for aligning to such a marker structure, and a lithographic projection apparatus |
| US7737566B2 (en) | 2005-06-01 | 2010-06-15 | Asml Netherlands B.V. | Alignment devices and methods for providing phase depth control |
| US8471317B2 (en) | 2001-07-11 | 2013-06-25 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| JP2014225648A (ja) * | 2013-04-23 | 2014-12-04 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| JP2014225649A (ja) * | 2013-04-23 | 2014-12-04 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| WO2015151323A1 (ja) * | 2014-04-01 | 2015-10-08 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| JP2020021843A (ja) * | 2018-08-01 | 2020-02-06 | 日本電気硝子株式会社 | カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット |
-
1999
- 1999-08-20 JP JP23369799A patent/JP3615430B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519460B2 (en) | 2001-07-11 | 2013-08-27 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US9455293B2 (en) | 2001-07-11 | 2016-09-27 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US9443897B2 (en) | 2001-07-11 | 2016-09-13 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8994083B2 (en) | 2001-07-11 | 2015-03-31 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8623690B2 (en) | 2001-07-11 | 2014-01-07 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8604575B2 (en) | 2001-07-11 | 2013-12-10 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8552483B2 (en) | 2001-07-11 | 2013-10-08 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8471317B2 (en) | 2001-07-11 | 2013-06-25 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US7880880B2 (en) | 2002-09-20 | 2011-02-01 | Asml Netherlands B.V. | Alignment systems and methods for lithographic systems |
| US7619738B2 (en) | 2002-09-20 | 2009-11-17 | Asml Netherlands B.V. | Marker structure for optical alignment of a substrate, a substrate including such a marker structure, an alignment method for aligning to such a marker structure, and a lithographic projection apparatus |
| US7944063B2 (en) | 2005-06-01 | 2011-05-17 | Asml Netherlands B.V. | Application of 2-dimensional photonic crystals in alignment devices |
| JP2006339647A (ja) * | 2005-06-01 | 2006-12-14 | Asml Netherlands Bv | 位置合わせ装置への２次元フォトニック結晶の応用 |
| JP4520429B2 (ja) * | 2005-06-01 | 2010-08-04 | エーエスエムエル ネザーランズ ビー．ブイ． | 位置合わせ装置への２次元フォトニック結晶の応用 |
| US7737566B2 (en) | 2005-06-01 | 2010-06-15 | Asml Netherlands B.V. | Alignment devices and methods for providing phase depth control |
| JP2008135780A (ja) * | 2008-02-08 | 2008-06-12 | Sony Corp | Ｘ−ｙアドレス型固体撮像素子の製造方法 |
| JP2014225648A (ja) * | 2013-04-23 | 2014-12-04 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| JP2014225649A (ja) * | 2013-04-23 | 2014-12-04 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| WO2015151323A1 (ja) * | 2014-04-01 | 2015-10-08 | 大日本印刷株式会社 | インプリント用モールドおよびインプリント方法 |
| JP2020021843A (ja) * | 2018-08-01 | 2020-02-06 | 日本電気硝子株式会社 | カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット |
| WO2020026563A1 (ja) * | 2018-08-01 | 2020-02-06 | 日本電気硝子株式会社 | カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット |
| JP7022340B2 (ja) | 2018-08-01 | 2022-02-18 | 日本電気硝子株式会社 | カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3615430B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399597B1 (ko) | 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법 | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| JP5623033B2 (ja) | 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 | |
| KR20010112104A (ko) | 반도체장치 및 그 제조방법 | |
| WO2000024057A1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with a grating and an at least partially recessed oxide pattern | |
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3615430B2 (ja) | 認識マーク | |
| JPH0321901B2 (ja) | ||
| JP5190165B2 (ja) | 整列マーク並びにこれを用いた露光整列システム及び整列方法 | |
| JP2666761B2 (ja) | 半導体ウェハ | |
| JP2001083688A (ja) | フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 | |
| KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
| US6468704B1 (en) | Method for improved photomask alignment after epitaxial process through 90° orientation change | |
| JP2002025888A (ja) | アライメントマークおよびその形成方法、並びに半導体装置の製造方法 | |
| JPH11354415A (ja) | アライメントマークの形成方法、アライメント方法、半導体装置の製造方法及び露光装置 | |
| JP2010153697A (ja) | 半導体装置及びアライメントマークの検出方法 | |
| JP3019839B2 (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP4225358B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| JPH1167620A (ja) | アライメントマークを有する半導体装置 | |
| TW591784B (en) | Overlay mark and method for making the same | |
| KR100209737B1 (ko) | 반도체 장치의 얼라인 타겟 형성방법 | |
| KR20020045743A (ko) | 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법 | |
| JPH11317340A (ja) | 重ね合わせ精度測定用マーク及びそれを用いた測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041029 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |