JP2001060124A - Squib driver circuit - Google Patents
Squib driver circuitInfo
- Publication number
- JP2001060124A JP2001060124A JP11236536A JP23653699A JP2001060124A JP 2001060124 A JP2001060124 A JP 2001060124A JP 11236536 A JP11236536 A JP 11236536A JP 23653699 A JP23653699 A JP 23653699A JP 2001060124 A JP2001060124 A JP 2001060124A
- Authority
- JP
- Japan
- Prior art keywords
- squib
- driver circuit
- circuit
- power supply
- squib driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、スクイブドライバ
回路に関し、詳しくは、起動用のスクイブに電流を供給
するスクイブドライバ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a squib driver circuit, and more particularly to a squib driver circuit for supplying a current to a squib for starting.
【０００２】[0002]
【従来の技術】従来、この種のスクイブドライバ回路と
しては、図４に例示する従来例のスクイブドライバ回路
１１０のように、電源１１１に接続されて所定状態のと
きにオンする状態スイッチ１１２と、この状態スイッチ
１１２と配線１１３とを介して電源１１１と起動用のス
クイブ１１４とに鏡像的に接続された二つのＭＯＳＦＥ
Ｔ１１６，１１７と、状態スイッチ１１２がオンしたと
きに状態スイッチ１１２を介して接続される電源１１１
に基づく電圧を二つのＭＯＳＦＥＴ１１６，１１７のゲ
ートに出力するアンプ１２０とを備えるものが提案され
ている。鏡像的に二つのＭＯＳＦＥＴ１１６，１１７を
接続することにより、各ＭＯＳＦＥＴ１１６，１１７に
流れる電流を抵抗１１８の値により所望の比に設定する
ことができる。アンプ１２０の二つの入力端子には、抵
抗１１８を介して電源１１１からの電圧と、電源１１１
からの電圧を電源１１９により所定の電圧だけ降下させ
た基準電圧とが入力されており、抵抗１１８を介して入
力された電圧が基準電圧より高くなると、ＭＯＳＦＥＴ
１１６，１１７のゲートに電圧を印加してＭＯＳＦＥＴ
１１６，１１７をオンするようになっている。なお、抵
抗１２２は、ＭＯＳＦＥＴ１１６，１１７のソースに対
してゲートの電位を保つために配置されたものである。
また、ＩＣ内電源１２３から駆動抵抗１２４を介してゲ
ート入力するＭＯＳＦＥＴ１２５は、スクイブ１１４に
電流を流すスイッチとして用いられている。こうした従
来例のスクイブドライバ回路１１０は、状態スイッチ１
１２とスクイブ１１４を除いてワンチップの集積回路と
して構成されている。2. Description of the Related Art Conventionally, a squib driver circuit of this type includes a state switch 112 which is connected to a power supply 111 and is turned on when a predetermined state is established, as in a conventional squib driver circuit 110 shown in FIG. Two MOSFEs mirror-connected to the power supply 111 and the starting squib 114 via the state switch 112 and the wiring 113.
T116, 117 and a power supply 111 connected via the status switch 112 when the status switch 112 is turned on.
And an amplifier 120 that outputs a voltage based on the current to the gates of the two MOSFETs 116 and 117. By connecting the two MOSFETs 116 and 117 in a mirror image, the current flowing through each MOSFET 116 and 117 can be set to a desired ratio by the value of the resistor 118. Two input terminals of the amplifier 120 are connected to a voltage from a power supply 111 via a resistor 118 and a power supply 111
And a reference voltage obtained by lowering the voltage from the power supply 119 by a predetermined voltage by the power supply 119, and when the voltage inputted through the resistor 118 becomes higher than the reference voltage, the MOSFET
MOSFET by applying voltage to the gates of 116 and 117
116 and 117 are turned on. Note that the resistor 122 is arranged to maintain the potential of the gate with respect to the sources of the MOSFETs 116 and 117.
Further, a MOSFET 125 that is gate-input from a power supply 123 in the IC via a driving resistor 124 is used as a switch for flowing a current to the squib 114. Such a conventional squib driver circuit 110 includes a state switch 1
Except for the squib 12 and the squib 114, it is configured as a one-chip integrated circuit.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、この従
来例のスクイブドライバ回路１１０では、図５に例示す
るように、スクイブ１１４に供給される電流が発振する
場合がある。図５中、ａ０，ｂ０，ｃ０は、図４のＩＣ
の接続端子ａ０，ｂ０，ｃ０のポイントの電圧である。
電源１１１から二つのＭＯＳＦＥＴ１１６，１１７まで
の間には配線１１３のインダクタンスがあるためにＭＯ
ＳＦＥＴ１１６，１１７のドレインに供給される電圧は
発振する。ＭＯＳＦＥＴ１１６，１１７のゲートに接続
されたアンプ１２０は、定電流制御アンプとして構成さ
れているが、高周波の発振に対しては追従できないか
ら、ＭＯＳＦＥＴ１１６，１１７のゲートには固定され
た電圧が印加されることになる。このため、ＭＯＳＦＥ
Ｔ１１６，１１７のソースに接続されたスクイブ１１４
に発振する電圧、即ち発振する電流が供給されてしま
う。In the conventional squib driver circuit 110, however, the current supplied to the squib 114 may oscillate, as shown in FIG. In FIG. 5, a0, b0, and c0 are the ICs in FIG.
At the points of the connection terminals a0, b0, and c0.
Since the inductance of the wiring 113 exists between the power supply 111 and the two MOSFETs 116 and 117,
The voltage supplied to the drains of the SFETs 116 and 117 oscillates. Although the amplifier 120 connected to the gates of the MOSFETs 116 and 117 is configured as a constant current control amplifier, it cannot follow high-frequency oscillation, so a fixed voltage is applied to the gates of the MOSFETs 116 and 117. Will be. Therefore, MOSFE
Squib 114 connected to the source of T116, 117
, An oscillating current, that is, an oscillating current is supplied.
【０００４】本発明のスクイブドライバ回路は、配線イ
ンダクタンスによる発振を低減してスクイブに発振しな
い電流を供給することを目的の一つとする。また、本発
明のスクイブドライバ回路は、簡易な構成により配線イ
ンダクタンスによる発振を低減することを目的の一つと
する。An object of the squib driver circuit of the present invention is to reduce oscillation due to wiring inductance and supply a current that does not oscillate to the squib. Another object of the squib driver circuit of the present invention is to reduce oscillation due to wiring inductance with a simple configuration.
【０００５】なお、ソースホロワ型のＭＯＳ増幅回路に
おける発振を防止するものとして、ＭＯＳＦＥＴのゲー
トに発振防止用の高抵抗を接続するものが提案されてい
る（例えば、特開昭５４−３７４５０号公報など）。こ
の回路では、ＭＯＳＦＥＴのゲートに高抵抗を接続する
ことにより、入力インピーダンスの実数部を大きくして
発振を防止している。In order to prevent oscillation in a source-follower type MOS amplifying circuit, there has been proposed a device in which a high resistance for preventing oscillation is connected to the gate of a MOSFET (for example, Japanese Patent Application Laid-Open No. 54-37450). ). In this circuit, by connecting a high resistance to the gate of the MOSFET, the real part of the input impedance is increased to prevent oscillation.
【０００６】[0006]
【課題を解決するための手段およびその作用・効果】本
発明のスクイブドライバ回路は、上述の目的の少なくと
も一部を達成するために以下の手段を採った。The squib driver circuit of the present invention employs the following means in order to achieve at least a part of the above object.
【０００７】本発明のスクイブドライバ回路は、起動用
のスクイブに電流を供給するスクイブドライバ回路であ
って、電源に接続され、所定状態のときにオンする状態
スイッチと、前記状態スイッチを介して前記電源に接続
されると共に前記スクイブに接続された半導体スイッチ
素子と、前記状態スイッチがオンしたときに該オンに伴
って接続される前記電源に基づく電圧を前記半導体スイ
ッチ素子のスイッチ制御端子に出力するスイッチ回路
と、該スイッチ回路の出力端子と前記電源とに接続さ
れ、該電源側の電圧の発振を低減する発振低減回路とを
備えることを要旨とする。A squib driver circuit according to the present invention is a squib driver circuit for supplying a current to a starting squib, wherein the squib driver circuit is connected to a power supply and is turned on when a predetermined state is reached. A semiconductor switch element connected to a power supply and connected to the squib, and a voltage based on the power supply connected with the state switch when the state switch is turned on is output to a switch control terminal of the semiconductor switch element. The gist of the present invention includes a switch circuit and an oscillation reduction circuit connected to an output terminal of the switch circuit and the power supply and configured to reduce oscillation of a voltage on the power supply side.
【０００８】この本発明のスクイブドライバ回路では、
発振低減回路が、電源側に生じ得る配線インダクタンス
による電圧の発振を低減するから、半導体スイッチ素子
がオンされたときに半導体スイッチ素子に流れる電流の
発振も抑えられる。その結果、スクイブに発振の抑えら
れた電流を流すことができる。In the squib driver circuit of the present invention,
Since the oscillation reducing circuit reduces voltage oscillation due to wiring inductance that can occur on the power supply side, oscillation of current flowing through the semiconductor switch element when the semiconductor switch element is turned on can also be suppressed. As a result, a current with suppressed oscillation can flow through the squib.
【０００９】こうした本発明のスクイブドライバ回路に
おいて、前記半導体スイッチ素子は、二つのスイッチ素
子が鏡像的に接続されてなるものとすることもできる。
こうすれば、スクイブに流す電流をより確実に所定の電
流に制御することができる。In the squib driver circuit according to the present invention, the semiconductor switch element may be formed by connecting two switch elements in a mirror image.
This makes it possible to more reliably control the current flowing through the squib to a predetermined current.
【００１０】また、本発明のスクイブドライバ回路にお
いて、前記半導体スイッチ素子は電界効果トランジスタ
であり、前記発振低減回路は前記スイッチ回路の出力端
子と前記半導体スイッチ素子のスイッチ制御端子との間
に接続された抵抗を含む回路であるものとすることもで
きる。電界効果トランジスタは、その物理的な構造か
ら、ゲートとドレイン間およびゲートとソース間にはコ
ンデンサが存在するとみなせるから、発振低減回路は、
コンデンサと抵抗とを直列に接続してなるものとなる。Further, in the squib driver circuit of the present invention, the semiconductor switch element is a field effect transistor, and the oscillation reducing circuit is connected between an output terminal of the switch circuit and a switch control terminal of the semiconductor switch element. It may be a circuit including a resistor. Because of the physical structure of a field-effect transistor, it can be considered that a capacitor exists between the gate and the drain and between the gate and the source.
The capacitor and the resistor are connected in series.
【００１１】さらに、本発明のスクイブドライバ回路に
おいて、前記発振低減回路は、コンデンサと抵抗とを直
列に接続して構成されてなるものとすることもできる。Further, in the squib driver circuit according to the present invention, the oscillation reducing circuit may be constituted by connecting a capacitor and a resistor in series.
【００１２】[0012]
【発明の実施の形態】次に、本発明の実施の形態を実施
例を用いて説明する。図１は、本発明の一実施例である
スクイブドライバ回路１０の構成の概略を示す構成図で
ある。実施例のスクイブドライバ回路１０は、図示する
ように、図５で例示した従来例のスクイブドライバ回路
１１０とほぼ同様の構成をしている。即ち、実施例のス
クイブドライバ回路１０は、電源１１に接続されて所定
状態のときにオンする状態スイッチ１２と、この状態ス
イッチ１２と配線１３とを介して電源１１と起動用のス
クイブ１４とに鏡像的に接続された二つのＭＯＳＦＥＴ
１６，１７と、状態スイッチ１２がオンしたときに状態
スイッチ１２を介して接続される電源１１に基づく電圧
を二つのＭＯＳＦＥＴ１６，１７のゲートに出力するア
ンプ２０とを備える。ここで、起動用のスクイブ１４と
しては、車載されたエアバックの点火用のスクイブなど
とすることができ、この場合、状態スイッチ１２は加速
度センサに基づいて動作するスイッチとすることができ
る。Next, embodiments of the present invention will be described with reference to examples. FIG. 1 is a configuration diagram schematically showing the configuration of a squib driver circuit 10 according to one embodiment of the present invention. As shown, the squib driver circuit 10 of the embodiment has a configuration substantially similar to that of the squib driver circuit 110 of the conventional example illustrated in FIG. That is, the squib driver circuit 10 of the embodiment includes a state switch 12 connected to the power supply 11 and turned on in a predetermined state, and the power supply 11 and the starting squib 14 via the state switch 12 and the wiring 13. Two mirror-connected MOSFETs
16 and an amplifier 20 that outputs a voltage based on the power supply 11 connected via the state switch 12 to the gates of the two MOSFETs 16 and 17 when the state switch 12 is turned on. Here, the starting squib 14 may be a squib for igniting an airbag mounted on a vehicle, and in this case, the state switch 12 may be a switch that operates based on an acceleration sensor.
【００１３】実施例のスクイブドライバ回路１０が備え
る抵抗１８や抵抗２２，電源２３から駆動抵抗２４を介
してゲート入力するＭＯＳＦＥＴ２５も、従来例のスク
イブドライバ回路１１０が備える抵抗１１８や抵抗１２
２，ＭＯＳＦＥＴ１２５と同様である。実施例のスクイ
ブドライバ回路１０も状態スイッチ１２とスクイブ１４
とを除いて、ワンチップの集積回路として構成されてい
る。なお、スクイブ１４に流れる電流値は、ＭＯＳＦＥ
Ｔ１６，１７の比をＮ：１とし、抵抗１８の値をＲ，電
源電圧をＶとすれば、次式で表わされる。The squib driver circuit 10 of the embodiment has a resistor 18 and a resistor 22 and a MOSFET 25 which is gate-input from a power supply 23 via a driving resistor 24.
2, the same as the MOSFET 125. The squib driver circuit 10 of the embodiment also includes a state switch 12 and a squib 14.
Except for the above, it is configured as a one-chip integrated circuit. The value of the current flowing through the squib 14 is MOSFE
Assuming that the ratio of T16 and T17 is N: 1, the value of the resistor 18 is R, and the power supply voltage is V, it is expressed by the following equation.
【００１４】Ｉ＝Ｎ×Ｖ／Ｒ （Ｎ≫１）I = N × V / R (N≫1)
【００１５】実施例のスクイブドライバ回路１０のアン
プ２０の出力端子は、抵抗２１を介して二つのＭＯＳＦ
ＥＴ１６，１７のゲートに接続されている。一般的に、
ＭＯＳＦＥＴは、その物理的な構造から、ゲートとドレ
イン間およびゲートとソース間にはコンデンサが存在す
るから、アンプ２０の出力端子は、直列に接続された抵
抗２１とコンデンサとを介して電源１１に接続されてい
ることになる。この直列に接続されたコンデンサと抵抗
２１は、配線１３のインダクタンスによる電源１１側の
電圧の発振を低減する機能を有する。発振の程度の低減
は、抵抗２１の値を調節することにより行なうことがで
きる。The output terminal of the amplifier 20 of the squib driver circuit 10 of the embodiment is connected to two MOSFs via a resistor 21.
It is connected to the gates of ET16 and ET17. Typically,
Since the MOSFET has a capacitor between the gate and the drain and between the gate and the source due to its physical structure, the output terminal of the amplifier 20 is connected to the power supply 11 via the resistor 21 and the capacitor connected in series. It will be connected. The capacitor and the resistor 21 connected in series have a function of reducing the oscillation of the voltage on the power supply 11 side due to the inductance of the wiring 13. The degree of oscillation can be reduced by adjusting the value of the resistor 21.
【００１６】実施例のスクイブドライバ回路１０の動作
の様子の一例を図２に示す。図２中、ａ１，ｂ１，ｃ１
は、図１に例示するスクイブドライバ回路１０を構成す
るＩＣの接続端子ａ１，ｂ１，ｃ１のポイントにおける
電圧である。図示するように、実施例のスクイブドライ
バ回路１０では、従来例のスクイブドライバ回路１１０
（図５参照）に比して電源１１側の電圧の発振が低減さ
れている。この結果、スクイブ１４に流れる電流も発振
しない。FIG. 2 shows an example of the operation of the squib driver circuit 10 according to the embodiment. In FIG. 2, a1, b1, c1
Are voltages at points of connection terminals a1, b1 and c1 of the IC constituting the squib driver circuit 10 illustrated in FIG. As shown in the figure, the squib driver circuit 10 of the embodiment is different from the squib driver circuit 110 of the conventional example.
The oscillation of the voltage on the power supply 11 side is reduced as compared with (see FIG. 5). As a result, the current flowing through the squib 14 does not oscillate.
【００１７】以上説明した実施例のスクイブドライバ回
路１０によれば、アンプ２０の出力端子とＭＯＳＦＥＴ
１６，１７のゲートとの間に抵抗２１を設けることによ
り、配線１３のインダクタンスによる電圧の発振を低減
することができる。この結果、スクイブ１４に発振のな
い電流を流すことができる。According to the squib driver circuit 10 of the embodiment described above, the output terminal of the amplifier 20 and the MOSFET
By providing the resistor 21 between the gates 16 and 17, voltage oscillation due to the inductance of the wiring 13 can be reduced. As a result, a current without oscillation can flow through the squib 14.
【００１８】実施例のスクイブドライバ回路１０では、
アンプ２０の出力端子とＭＯＳＦＥＴ１６，１７のゲー
トとの間に抵抗２１だけを設けたが、更に、ＭＯＳＦＥ
Ｔ１６，１７のゲートと電源１１とにコンデンサを設け
るものとしてもよい。この場合、ＭＯＳＦＥＴに代えて
バイポーラトランジスタを用いるものとしてもよい。な
お、配線１３のインダクタンスによる発振の低減の程度
はコンデンサの容量と抵抗２１の値とにより設定するこ
とができる。In the squib driver circuit 10 of the embodiment,
Although only the resistor 21 is provided between the output terminal of the amplifier 20 and the gates of the MOSFETs 16 and 17,
A capacitor may be provided between the gates of T16 and T17 and the power supply 11. In this case, a bipolar transistor may be used instead of the MOSFET. The degree of reduction in oscillation due to the inductance of the wiring 13 can be set by the capacitance of the capacitor and the value of the resistor 21.
【００１９】実施例のスクイブドライバ回路１０では、
ＭＯＳＦＥＴ１６，１７としてＮチャンネルのＭＯＳＦ
ＥＴを用いたが、図３の変形例のスクイブドライバ回路
１０Ｂに示すように、ＰチャンネルのＭＯＳＦＥＴ１６
Ｂ，１７Ｂを用いるものとしてもよい。この場合、Ｐチ
ャンネルのＭＯＳＦＥＴを用いることに伴って、電流調
整用の抵抗１８Ｂや駆動用の抵抗２２Ｂ，基準電圧を得
る電源１９Ｂの配置は異なるものとなる。In the squib driver circuit 10 of the embodiment,
N-channel MOSF as MOSFETs 16 and 17
Although the ET was used, as shown in the squib driver circuit 10B of the modification of FIG.
B and 17B may be used. In this case, with the use of the P-channel MOSFET, the arrangement of the current adjusting resistor 18B, the driving resistor 22B, and the power supply 19B for obtaining the reference voltage is different.
【００２０】以上、本発明の実施の形態について実施例
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、種々なる形態で実施し得ることは勿論であ
る。The embodiments of the present invention have been described with reference to the embodiments. However, the present invention is not limited to these embodiments, and various embodiments may be made without departing from the scope of the present invention. Of course, it can be carried out.
【図１】 本発明の一実施例であるスクイブドライバ回
路１０の構成の概略を示す構成図である。FIG. 1 is a configuration diagram schematically showing a configuration of a squib driver circuit 10 according to an embodiment of the present invention.
【図２】 実施例のスクイブドライバ回路１０の動作の
様子を説明する説明図である。FIG. 2 is an explanatory diagram illustrating an operation state of the squib driver circuit 10 according to the embodiment.
【図３】 変形例のスクイブドライバ回路１０Ｂの構成
の概略を示す構成図である。FIG. 3 is a configuration diagram schematically illustrating a configuration of a squib driver circuit 10B according to a modified example.
【図４】 従来例のスクイブドライバ回路１１０の構成
の概略を示す構成図である。FIG. 4 is a configuration diagram schematically showing a configuration of a conventional squib driver circuit 110.
【図５】 従来例のスクイブドライバ回路１１０の動作
の様子を説明する説明図である。FIG. 5 is an explanatory diagram illustrating an operation state of a conventional squib driver circuit 110.
１０，１０Ｂ，１１０ スクイブドライバ回路、１１，
１１１ 電源、１２，１１２ 状態スイッチ、１３，１
１３ 配線、１４，１１４ スクイブ、１６，１６Ｂ，
１７，１７Ｂ，１１６，１１７ ＭＯＳＦＥＴ、１８，
１８Ｂ，１１８抵抗、１９，１９Ｂ，１１９ 電源、２
０，１２０ アンプ、２１ 発振低減用の抵抗、２２，
２２Ｂ，１２２ 駆動用の抵抗、２３，１２３ ＩＣ内
電源、２４，１２４ 駆動用の抵抗、２５，１２５ Ｍ
ＯＳＦＥＴ。10, 10B, 110 squib driver circuit, 11,
111 power supply, 12,112 status switch, 13,1
13 wiring, 14,114 squib, 16,16B,
17, 17B, 116, 117 MOSFET, 18,
18B, 118 resistance, 19, 19B, 119 power supply, 2
0, 120 amplifier, 21 oscillation reduction resistor, 22,
22B, 122 Driving resistance, 23, 123 IC power supply, 24, 124 Driving resistance, 25, 125 M
OSFET.
Claims (4)
イブドライバ回路であって、 電源に接続され、所定状態のときにオンする状態スイッ
チと、 前記状態スイッチを介して前記電源に接続されると共に
前記スクイブに接続された半導体スイッチ素子と、 前記状態スイッチがオンしたときに該オンに伴って接続
される前記電源に基づく電圧を前記半導体スイッチ素子
のスイッチ制御端子に出力するスイッチ回路と、 該スイッチ回路の出力端子と前記電源とに接続され、該
電源側の電圧の発振を低減する発振低減回路とを備える
スクイブドライバ回路。1. A squib driver circuit for supplying a current to a starting squib, wherein the squib driver circuit is connected to a power supply and turned on in a predetermined state, and is connected to the power supply via the state switch. A semiconductor switch element connected to the squib; a switch circuit for outputting a voltage based on the power supply connected with the state switch to a switch control terminal of the semiconductor switch element when the state switch is turned on; A squib driver circuit, comprising: an oscillation reduction circuit connected to an output terminal of the circuit and the power supply, for reducing oscillation of a voltage on the power supply side.
ッチ素子が鏡像的に接続されてなる請求項１記載のスク
イブドライバ回路。2. The squib driver circuit according to claim 1, wherein said semiconductor switch element comprises two switch elements connected in a mirror image.
バ回路であって、 前記半導体スイッチ素子は、電界効果トランジスタであ
り、 前記発振低減回路は、前記スイッチ回路の出力端子と前
記半導体スイッチ素子のスイッチ制御端子との間に接続
された抵抗を含む回路であるスクイブドライバ回路。3. The squib driver circuit according to claim 1, wherein said semiconductor switch element is a field effect transistor, and said oscillation reducing circuit is an output terminal of said switch circuit and a switch of said semiconductor switch element. A squib driver circuit which is a circuit including a resistor connected between the control terminal and the control terminal.
とを直列に接続してなる回路である請求項１または２記
載のスクイブドライバ回路。4. The squib driver circuit according to claim 1, wherein said oscillation reducing circuit is a circuit formed by connecting a capacitor and a resistor in series.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23653699A JP3567811B2 (en) | 1999-08-24 | 1999-08-24 | Squib driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23653699A JP3567811B2 (en) | 1999-08-24 | 1999-08-24 | Squib driver circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060124A true JP2001060124A (en) | 2001-03-06 |
| JP3567811B2 JP3567811B2 (en) | 2004-09-22 |
Family
ID=17002138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23653699A Expired - Fee Related JP3567811B2 (en) | 1999-08-24 | 1999-08-24 | Squib driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567811B2 (en) |
-
1999
- 1999-08-24 JP JP23653699A patent/JP3567811B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3567811B2 (en) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292903B1 (en) | Regulator built-in semiconductor integrated circuit | |
| US7304458B2 (en) | Regulator circuit | |
| US6025757A (en) | Piezoelectric oscillator circuit | |
| JP2001060124A (en) | Squib driver circuit | |
| JP2000111867A (en) | Liquid crystal driving power source circuit | |
| JP2002217691A (en) | Comparator circuit | |
| JP2001274627A (en) | Quartz oscillator | |
| JP3719242B2 (en) | Semiconductor device and oscillation circuit | |
| JP3676168B2 (en) | Power supply control device | |
| JP2607304B2 (en) | Semiconductor integrated circuit device | |
| JP2840912B2 (en) | Semiconductor integrated circuit | |
| JP4362973B2 (en) | Voltage level conversion circuit | |
| JP3540872B2 (en) | Starting circuit | |
| JP3022812B2 (en) | Output buffer circuit | |
| US20030006830A1 (en) | MOSFET resistant control circuit and time constant control circuit used therewith | |
| JP2933620B1 (en) | Output buffer circuit | |
| JPH11243639A (en) | Semiconductor circuit | |
| JPH06252737A (en) | Transistor switching | |
| KR200331871Y1 (en) | Buffer circuit for semiconductor device | |
| JPH0537343A (en) | Bidirectional buffer | |
| KR19980068902A (en) | Bandgap Voltage Reference Circuit with Power-Down Function | |
| JP4064245B2 (en) | CMOS integrated circuit | |
| JP3497963B2 (en) | Integrated circuit device | |
| JPH05304418A (en) | Cmos crystal oscillation circuit | |
| JP2000031805A (en) | Voltage driving element module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |