JP2001053277A - Manufacture of thin film transistor - Google Patents
Manufacture of thin film transistorInfo
- Publication number
- JP2001053277A JP2001053277A JP11221755A JP22175599A JP2001053277A JP 2001053277 A JP2001053277 A JP 2001053277A JP 11221755 A JP11221755 A JP 11221755A JP 22175599 A JP22175599 A JP 22175599A JP 2001053277 A JP2001053277 A JP 2001053277A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- impurity region
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は絶縁体上あるいは半
導体基板上に形成され、回路の構成素子として利用され
る薄膜トランジスタの製造方法に関するものである。The present invention relates to a method of manufacturing a thin film transistor formed on an insulator or a semiconductor substrate and used as a circuit element.
【０００２】[0002]
【従来の技術】多結晶シリコン（ ｐｏｌｙ−Ｓｉ）等
の半導体膜は薄膜トランジスタ（以下本願明細書中では
ＴＦＴと称する）や太陽電池に広く利用されている。と
りわけ多結晶シリコンＴＦＴは高移動度化が可能であり
ながらガラス基板のように透明で絶縁性の基板上に作成
できるという特徴を生かして、液晶表示装置（ＬＣＤ）
や液晶プロジェクターなどの光変調素子あるいは液晶駆
動用内蔵ドライバーの構成素子として広く用いられ、新
しい市場の創出に成功している。2. Description of the Related Art Semiconductor films such as polycrystalline silicon (poly-Si) are widely used for thin film transistors (hereinafter referred to as TFTs) and solar cells. In particular, polycrystalline silicon TFTs can be formed on a transparent and insulating substrate such as a glass substrate while being capable of increasing the mobility, and are used for a liquid crystal display (LCD).
It is widely used as a light modulation element for LCDs and liquid crystal projectors, or as a component of a built-in driver for driving liquid crystals, and has successfully created a new market.
【０００３】ガラス基板上に高性能なＴＦＴを作成する
方法としては高温プロセスと呼ばれる製造方法がすでに
実用化されている。ＴＦＴの製造方法として工程最高温
度が１０００℃程度の高温を用いるプロセスを一般的に
高温プロセスと呼んでいる。高温プロセスの特徴は、シ
リコンの固相成長により比較的良質のｐｏｌｙ−Ｓｉを
作成する事ができることと、熱酸化により良質のゲート
絶縁膜（一般的に二酸化珪素）および清浄なｐｏｌｙ−
Ｓｉとゲート絶縁膜の界面を形成できることである。高
温プロセスではこれらの特徴により、高移動度でしかも
信頼性の高い高性能ＴＦＴを安定的に製造することがで
きる。しかし、高温プロセスを用いるためにはＴＦＴを
作成する基板が１０００℃以上の高温の熱工程に耐え得
る必要がある。この条件を満たす透明な基板は現在のと
ころ石英ガラスしかない。このため昨今のｐｏｌｙ−Ｓ
ｉ ＴＦＴは総て高価で小さい石英ガラス基板上に作成
されており、コストの問題上大型化には向かないとされ
ている。また、固相成長法では十数時間という長時間の
熱処理が必要であり、生産性が極めて低いとの課題があ
る。また、この方法では基板全体が長時間加熱されてい
る事に起因して基板の熱変形が大きな問題と化し実質的
に安価な大型ガラス基板を使用し得ないとの課題が生じ
ており、これもまた低コスト化の妨げとなっている。As a method of forming a high-performance TFT on a glass substrate, a manufacturing method called a high-temperature process has already been put to practical use. As a method of manufacturing a TFT, a process using a high temperature of about 1000 ° C. is generally called a high-temperature process. The features of the high-temperature process are that relatively high-quality poly-Si can be formed by solid-phase growth of silicon, and that a high-quality gate insulating film (generally silicon dioxide) and a clean poly-
That is, an interface between Si and the gate insulating film can be formed. Due to these characteristics in a high-temperature process, a high-performance TFT with high mobility and high reliability can be stably manufactured. However, in order to use a high-temperature process, a substrate on which a TFT is formed must be able to withstand a high-temperature heat process of 1000 ° C. or higher. Currently, the only transparent substrate that meets this condition is quartz glass. For this reason, the recent poly-S
All iTFTs are formed on a small and expensive quartz glass substrate, and are not suitable for a large size due to cost issues. In addition, the solid phase growth method requires a heat treatment for a long time of about ten hours, and there is a problem that productivity is extremely low. In addition, in this method, since the entire substrate is heated for a long time, thermal deformation of the substrate becomes a big problem, and there is a problem that it is not possible to use a substantially inexpensive large glass substrate. Also hinder cost reduction.
【０００４】一方、高温プロセスが持つ上記欠点を解消
し、尚且つ高移動度のｐｏｌｙ−Ｓｉ ＴＦＴを実現し
ようとしているのが低温プロセスと呼ばれる技術であ
る。比較的安価な耐熱性ガラス基板を使うために、工程
最高温度としておおむね６００℃以下のｐｏｌｙ−Ｓｉ
ＴＦＴ製造プロセスを一般的に低温プロセスと呼ぶ。
低温プロセスでは発振時間が極短時間のパルスレーザー
を用いてシリコン膜の結晶化をおこなう技術が広く使わ
れている。レーザー結晶化とは、ガラス基板上のアモル
ファスシリコン膜に高出力のパルスレーザー光を照射す
ることによって瞬時に溶融させ、これが凝固する過程で
結晶化する性質を利用する技術である。最近ではガラス
基板上のアモルファスシリコン膜にエキシマレーザービ
ームをくり返し照射しながらスキャンすることによって
大面積のｐｏｌｙ−Ｓｉ膜を作成する技術が広く使われ
るようになった。また、ゲート絶縁膜としてはプラズマ
ＣＶＤをもちいた成膜方法で比較的高品質の二酸化珪素
（ＳｉＯ２）膜が成膜可能となり実用化への見通しが得
られるほどになった。これらの技術によって、現在では
一辺が数十センチほどもある大型のガラス基板上にｐｏ
ｌｙ−Ｓｉ ＴＦＴが作成可能となっている。On the other hand, a technique called a low-temperature process is intended to solve the above-mentioned disadvantages of the high-temperature process and to realize a poly-Si TFT with high mobility. In order to use a relatively inexpensive heat-resistant glass substrate, poly-Si with a process maximum temperature of approximately 600 ° C or less
The TFT manufacturing process is generally called a low temperature process.
In the low-temperature process, a technique of crystallizing a silicon film using a pulse laser having an extremely short oscillation time is widely used. Laser crystallization is a technique that utilizes the property that an amorphous silicon film on a glass substrate is instantaneously melted by irradiating it with a high-power pulsed laser beam and then crystallized in the process of solidification. Recently, a technique of forming a large-area poly-Si film by scanning while repeatedly irradiating an amorphous silicon film on a glass substrate with an excimer laser beam has been widely used. Further, as a gate insulating film, a silicon dioxide (SiO 2) film of relatively high quality can be formed by a film forming method using plasma CVD, and the prospect of practical use can be obtained. With these technologies, po is now available on large glass substrates with
The ly-Si TFT can be formed.
【０００５】しかし従来の低温プロセスで問題となるの
は、トランジスタ作製プロセスにおいてもっとも重要な
ＭＯＳ構造内に多数の欠陥や固定電荷が存在すること
と、ソース、ドレイン領域の不純物活性化が不十分であ
ることである。以下に現在の低温プロセスによるＴＦＴ
の作製工程を図４にそって簡単に述べる。ガラス基板１
０１上にバッファ層となる下地絶縁膜１０２を形成した
のち、非晶質のシリコン膜１０３を形成する。しかる
後、この非晶質シリコン膜をレーザー結晶化し、能動層
となるｐｏｌｙ−Ｓｉ１１０を形成する。このｐｏｌｙ
−Ｓｉをフォトリソグラフィー技術を用いてパターニン
グした後、ゲート絶縁膜１１３を形成する。ゲート電極
として金属薄膜を成膜した後パターニングをおこない、
このゲート電極１１４をマスクとして不純物をソース、
ドレイン領域１１５に注入する。次に、この不純物を効
率的に活性化するためにレーザー活性化をおこなう。レ
ーザー活性化は図に示すようにソース、ドレイン領域１
１５のパターニングやゲート電極１１４のパターニング
の後に全面にレーザー照射することによっておこなう。
この後層間絶縁膜１１６、コンタクトホールおよびソー
ス、ドレイン電極１１７を形成しＴＦＴが完成する。[0005] However, the conventional low-temperature process is problematic because there are many defects and fixed charges in the MOS structure, which is the most important in the transistor fabrication process, and insufficient activation of impurities in the source and drain regions. That is. Below is the TFT by the current low temperature process
Will be briefly described with reference to FIG. Glass substrate 1
After a base insulating film 102 serving as a buffer layer is formed on the substrate 01, an amorphous silicon film 103 is formed. Thereafter, the amorphous silicon film is laser-crystallized to form poly-Si 110 serving as an active layer. This poly
After patterning -Si using photolithography technology, a gate insulating film 113 is formed. After forming a metal thin film as a gate electrode, perform patterning,
Using the gate electrode 114 as a mask, an impurity is
It is implanted into the drain region 115. Next, laser activation is performed to efficiently activate the impurities. Laser activation is performed in the source and drain regions 1 as shown in the figure.
After the patterning of the gate electrode 114 and the patterning of the gate electrode 114, the entire surface is irradiated with a laser.
Thereafter, an interlayer insulating film 116, contact holes, source and drain electrodes 117 are formed, and a TFT is completed.
【０００６】以上の従来プロセスではおおきな問題点が
３つある。The above conventional process has three major problems.
【０００７】１番目はレーザー結晶化ｐｏｌｙ−Ｓｉ膜
１１０である。レーザー結晶化は高速の結晶成長過程
（結晶成長速度：毎秒数ｍ）を利用したプロセスであ
る。これは単結晶シリコンを作製する際の引き上げ法
（ＣＺ法）などの結晶成長速度より１００倍から１００
０倍のスピードである。この高速の結晶成長のため高い
密度でｐｏｌｙ−Ｓｉ膜中１１０に欠陥を発生してしま
う。特に結晶粒と結晶粒の境界である結晶粒界に１０
１８ｃｍ−３以上の高い欠陥密度が存在する。これらの
欠陥は図５に示すように、ゲート電圧により誘起された
キャリアを捕獲２０１してしまうため伝導に寄与できる
キャリアをえるために高いゲート電圧を必要とする結果
になってしまう。また、捕獲されたキャリアはフリーキ
ャリアのクーロン散乱の原因になるため、キャリア移動
度も同時に低下させてしまう。The first is a laser-crystallized poly-Si film 110. Laser crystallization is a process utilizing a high-speed crystal growth process (crystal growth speed: several meters per second). This is 100 to 100 times higher than the crystal growth rate such as the pulling method (CZ method) when manufacturing single crystal silicon.
It is 0 times faster. Due to the high-speed crystal growth, defects occur in the poly-Si film 110 at a high density. In particular, a grain boundary which is a boundary between crystal grains is 10
There is a high defect density of 18 cm −3 or more. As shown in FIG. 5, these defects capture 201 the carriers induced by the gate voltage, so that a high gate voltage is required to obtain carriers that can contribute to conduction. Further, the captured carriers cause Coulomb scattering of free carriers, so that the carrier mobility is also reduced.
【０００８】２番目の問題はＭＯＳ界面である。レーザ
ー結晶化したｐｏｌｙ−Ｓｉ表面１１２はフォトリソグ
ラフィー工程のため大気やフォトレジスト、薬液等にさ
らされることになるのである。これが最終的には重要な
ＭＯＳ界面を形成するのであるが、従来のプロセスでは
清浄なＭＯＳ界面が形成されないため、図５に示すよう
にＭＯＳ界面にも高い密度の欠陥が発生してしまう。こ
の結果、ＭＯＳ界面トラップがキャリアの捕獲、散乱中
心２０２となり、高い移動度を持ったＴＦＴ作製の妨げ
となっている。The second problem is the MOS interface. The laser-crystallized poly-Si surface 112 is exposed to the atmosphere, a photoresist, a chemical, or the like for the photolithography process. This ultimately forms an important MOS interface, but since a clean MOS interface is not formed by the conventional process, high-density defects also occur at the MOS interface as shown in FIG. As a result, the MOS interface trap becomes a carrier capture and scattering center 202, which hinders fabrication of a TFT having high mobility.
【０００９】３番目の問題はレーザー活性化である。先
に述べたように、ソース、ドレイン部分に不純物を注入
した後レーザー照射により活性化をおこなうのである
が、この方法ではゲート電極１１４の直下部分の不純物
活性化が不十分となってしまう。レーザー光を照射する
際にすでにゲート電極１１４のパターンがあるのである
が、レーザー光はゲート電極１１４パターンのエッジ部
分で回折をおこすため、ゲート電極１１４端部直下の波
長と同程度（エキシマレーザーなら０．３μｍ程度）の
領域２０３にはレーザー光が到達できないのである。こ
のため図５に示すようにチャネルとソース、ドレイン領
域の境界部分（ジャンクション）に高抵抗の部分ができ
２０３、実効的なＴＦＴの移動度を低下させてしまう。
また、不完全な活性化により欠陥が多数発生し、リーク
電流の増大にもつながる。[0009] The third problem is laser activation. As described above, activation is performed by laser irradiation after injecting impurities into the source and drain portions. However, in this method, the activation of impurities directly below the gate electrode 114 becomes insufficient. There is already a pattern of the gate electrode 114 when irradiating the laser beam. However, since the laser beam is diffracted at the edge of the gate electrode 114 pattern, the wavelength is almost equal to the wavelength immediately below the end of the gate electrode 114 (excimer laser The laser beam cannot reach the region 203 of about 0.3 μm). For this reason, as shown in FIG. 5, a high resistance portion 203 is formed at the boundary (junction) between the channel and the source / drain region, and the effective TFT mobility is reduced.
In addition, a large number of defects are generated due to incomplete activation, which leads to an increase in leak current.
【００１０】以上のように、従来のＴＦＴ作製プロセス
には主に３つの重大な問題があり、これらをすべて解決
しない限り高性能ＴＦＴを実現するのは不可能なのであ
る。As described above, the conventional TFT fabrication process has three major problems, and it is impossible to realize a high-performance TFT unless all of these problems are solved.
【００１１】従来技術として、Appl. Surf. Sci. 96-98
(1996) 352-358 がある。これははじめにドープシリコ
ン、真性シリコンの順に成膜しそれぞれをパターニング
してからレーザー照射をおこなうものである。この方法
によってレーザー活性化の問題は解消するが、パターニ
ングしたシリコンをレーザー結晶化すると、基板とシリ
コン膜の熱膨張係数の違いにより、パターン端部が盛り
上がってしまうという現象が起こる。このためｐｏｌｙ
−Ｓｉパターンの端部でゲート絶縁膜厚が薄くなり、特
に５０ｎｍ以下の薄いゲート絶縁膜を形成すると、絶縁
膜が切れてしまうという問題を生じてしまう。As a prior art, Appl. Surf. Sci. 96-98
(1996) 352-358. In this method, first, doped silicon and intrinsic silicon are formed in this order, and each is patterned, and then laser irradiation is performed. This method solves the problem of laser activation, but when the patterned silicon is laser-crystallized, a phenomenon occurs in which the pattern edge rises due to the difference in the thermal expansion coefficient between the substrate and the silicon film. For this reason poly
When the thickness of the gate insulating film is reduced at the end of the -Si pattern, particularly when a thin gate insulating film having a thickness of 50 nm or less is formed, a problem that the insulating film is cut off occurs.
【００１２】別の従来技術として、酸素リッチなアモル
ファスシリコンをレーザー照射することによってゲート
絶縁膜を形成しようとする試みがある（Jpn. J. Appl.
Phys. Vol.36 (1997) pp.1614 1617）。これは絶縁性
の膜がレーザー照射によって形成できることを示してい
るが、この絶縁膜をゲート絶縁膜として用いている。し
かし、化学的組成がＳｉＯ２となるようにこの絶縁膜を
形成するには当然のことながら酸素がシリコンの２倍必
要となる。このような多量の酸素をあらかじめアモルフ
ァスシリコン中に導入するのは極めて困難である。した
がって、従来技術のレーザー照射によって得られた絶縁
膜は酸素欠損に起因する固定電荷が大量に存在し、これ
をゲート絶縁膜に適用するとトランジスタの閾値電圧を
シフトさせる結果となってしまうのである。しかし、本
発明はこのレーザー照射による絶縁膜形成方法を素子分
離領域に応用することによって、従来予想される以上の
絶大な効果が得られることを開示するものである。As another prior art, there is an attempt to form a gate insulating film by irradiating oxygen-rich amorphous silicon with a laser (Jpn. J. Appl.
Phys. Vol. 36 (1997) pp. 1614 1617). This indicates that an insulating film can be formed by laser irradiation, and this insulating film is used as a gate insulating film. However, forming this insulating film so that the chemical composition becomes SiO2 naturally requires twice as much oxygen as silicon. It is extremely difficult to introduce such a large amount of oxygen into amorphous silicon in advance. Therefore, the insulating film obtained by the conventional laser irradiation has a large amount of fixed charges due to oxygen vacancies, and applying this to the gate insulating film results in shifting the threshold voltage of the transistor. However, the present invention discloses that by applying this method of forming an insulating film by laser irradiation to an element isolation region, a greater effect than previously expected can be obtained.
【００１３】[0013]
【発明が解決しようとする課題】そこで本発明は上述の
諸課題を鑑み、ｐｏｌｙ−Ｓｉ膜の欠陥低減、清浄なＭ
ＯＳ界面形成、効率的な不純物活性化を同時に実現し、
ｐｏｌｙ−ＳｉＴＦＴおよび回路の飛躍的特性向上を実
現する薄膜トランジスタの製造方法を与えるものであ
る。SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention has been made in consideration of the above-described problems, and has been made in view of the foregoing.
Simultaneously realizes OS interface formation and efficient impurity activation,
An object of the present invention is to provide a method of manufacturing a poly-Si TFT and a thin film transistor which realizes a dramatic improvement in circuit characteristics.
【００１４】[0014]
【課題を解決するための手段】上記課題を解決する為に
請求項１記載の薄膜トランジスタの製造方法は、非晶質
半導体に真性半導体領域、ドナー不純物領域とアクセプ
タ不純物領域のどちらかまたは両方、および第３の不純
物領域を形成し、しかる後に該非晶質半導体に光照射を
おこなう工程を有することを特徴とする。ここで領域と
は、基板上の半導体薄膜の平面領域に対して、ある特定
の部分を言う（膜厚方向ではない）。ここで真性半導体
とはドナー不純物およびアクセプタ不純物の濃度がおお
むね１０１７ｃｍ−３未満の半導体を指し、通常のガス
を原料とした成膜により実現できる程度の純度の半導体
を言う。また、ここでドナー不純物およびアクセプタ不
純物とは半導体中において浅い順位を形成しキャリアを
発生する不純物で、荷電子帯および導伝帯からおおむね
５０ミリ電子ボルト以下程度の浅い順位を形成するもの
とし、これ以上の深い順位を形成する不純物はここでは
ドナー、アクセプタとしない。According to a first aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising the steps of: providing an amorphous semiconductor with an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region; A step of forming a third impurity region and thereafter irradiating the amorphous semiconductor with light. Here, the region refers to a specific portion with respect to the plane region of the semiconductor thin film on the substrate (not in the film thickness direction). Here, an intrinsic semiconductor refers to a semiconductor having a concentration of a donor impurity and an acceptor impurity of less than about 10 17 cm −3 , and has a purity that can be realized by film formation using a normal gas as a raw material. Further, the donor impurity and the acceptor impurity here are impurities that form a shallow order in the semiconductor and generate carriers, and form a shallow order of about 50 millielectron volts or less from the valence band and the conduction band, Here, impurities forming deeper ranks are not used as donors and acceptors.
【００１５】上記課題を解決する為に請求項２記載の薄
膜トランジスタの製造方法は、非晶質半導体に真性半導
体領域、ドナー不純物領域とアクセプタ不純物領域のど
ちらかまたは両方、および第３の不純物領域を形成する
工程、しかる後に該非晶質半導体に光照射をおこなう工
程、しかる後にプラズマ処理をおこなう工程を有するこ
とを特徴とする。According to a second aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: forming an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region, and a third impurity region in an amorphous semiconductor; A step of forming, a step of subsequently irradiating the amorphous semiconductor with light, and a step of subsequently performing a plasma treatment.
【００１６】上記課題を解決する為に請求項３記載の発
明は請求項２記載の薄膜トランジスタの製造方法におい
て、前記光照射をおこなう工程およびプラズマ処理をお
こなう工程は真空中連続でおこなうことを特徴とする。According to a third aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the second aspect, wherein the step of performing light irradiation and the step of performing plasma processing are continuously performed in a vacuum. I do.
【００１７】上記課題を解決する為に請求項４記載の発
明は請求項２または３記載の薄膜トランジスタの製造方
法において、前記プラズマ処理は酸素プラズマによって
おこなうことを特徴とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the second or third aspect, wherein the plasma processing is performed by oxygen plasma.
【００１８】上記課題を解決する為に請求項５記載の発
明は請求項２、３または４記載の薄膜トランジスタの製
造方法において、前記プラズマ処理は不活性ガスで酸素
ガスを希釈したプラズマによっておこなうことを特徴と
する。According to a fifth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the second aspect of the present invention, wherein the plasma processing is performed by a plasma obtained by diluting oxygen gas with an inert gas. Features.
【００１９】上記課題を解決する為に請求項６記載の薄
膜トランジスタの製造方法は、非晶質半導体に真性半導
体領域、ドナー不純物領域とアクセプタ不純物領域のど
ちらかまたは両方、および第３の不純物領域を形成する
工程、しかる後に該非晶質半導体に光照射をおこなう工
程、しかる後にプラズマ処理をおこなう工程、しかる後
に絶縁膜形成をおこなう工程を有することを特徴とす
る。According to a sixth aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: forming an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region, and a third impurity region in an amorphous semiconductor; The method is characterized by including a step of forming, a step of irradiating the amorphous semiconductor with light, a step of performing plasma processing, and a step of forming an insulating film.
【００２０】上記課題を解決する為に請求項７記載の発
明は請求項６記載の薄膜トランジスタの製造方法におい
て、前記光照射をおこなう工程およびプラズマ処理をお
こなう工程および絶縁膜形成をおこなう工程は真空中連
続でおこなうことを特徴とする。According to a seventh aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the sixth aspect, wherein the step of performing light irradiation, the step of performing plasma processing, and the step of performing insulating film formation are performed in a vacuum. It is characterized in that it is performed continuously.
【００２１】上記課題を解決する為に請求項８記載の薄
膜トランジスタの製造方法は、第１の非晶質半導体に真
性半導体領域、ドナー不純物領域とアクセプタ不純物領
域のどちらかまたは両方、および第３の不純物領域を形
成する工程、しかる後に第１の非晶質半導体の上に第２
の非晶質半導体を形成する工程、しかる後に第１および
第２の非晶質半導体に光照射をおこなう工程、しかる後
にプラズマ処理をおこなう工程、しかる後に絶縁膜形成
をおこなう工程を有することを特徴とする。According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: a first amorphous semiconductor; an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region; Forming an impurity region, and then forming a second region on the first amorphous semiconductor;
A step of forming an amorphous semiconductor, a step of irradiating the first and second amorphous semiconductors with light, a step of performing plasma processing, and a step of forming an insulating film thereafter. And
【００２２】上記課題を解決する為に請求項９記載の発
明は請求項８記載の薄膜トランジスタの製造方法におい
て、前記光照射をおこなう工程およびプラズマ処理をお
こなう工程および絶縁膜形成をおこなう工程は真空中連
続でおこなうことを特徴とする。According to a ninth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the eighth aspect, wherein the step of performing light irradiation, the step of performing plasma processing, and the step of forming an insulating film are performed in a vacuum. It is characterized in that it is performed continuously.
【００２３】上記課題を解決する為に請求項１０記載の
発明は請求項８または９記載の薄膜トランジスタの製造
方法において、前記第２の非晶質半導体の膜厚は５０ｎ
ｍ以下であることを特徴とする。According to a tenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the eighth or ninth aspect, wherein the thickness of the second amorphous semiconductor is 50 n.
m or less.
【００２４】上記課題を解決する為に請求項１１記載の
発明は請求項１、２、３、４、５，６、７、８、９また
は１０記載の薄膜トランジスタの製造方法において、前
記第３の不純物は酸素または窒素であることを特徴とす
る。In order to solve the above-mentioned problem, the invention according to claim 11 is directed to the method for manufacturing a thin film transistor according to claim 1, 2, 3, 4, 5, 6, 7, 8, 9 or 10; The impurity is oxygen or nitrogen.
【００２５】上記課題を解決する為に請求項１２記載の
発明は請求項１、２、３、４、５，６、７、８、９、１
０または１１記載の薄膜トランジスタの製造方法におい
て、前記ドナー不純物領域、アクセプタ不純物領域およ
び第３の不純物領域は、イオン注入法によって形成され
ることを特徴とする。In order to solve the above-mentioned problems, the invention according to claim 12 is based on claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
12. The method for manufacturing a thin film transistor according to 0 or 11, wherein the donor impurity region, the acceptor impurity region, and the third impurity region are formed by an ion implantation method.
【００２６】上記課題を解決する為に請求項１３記載の
発明は請求項１、２、３、４、５，６、７、８、９、１
０、１１または１２記載の薄膜トランジスタの製造方法
において、前記第３の不純物領域は１０１８ｃｍ−３以
上の不純物濃度を有することを特徴とする。In order to solve the above problem, the invention according to claim 13 is based on claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
13. The method for manufacturing a thin film transistor according to 0, 11, or 12, wherein the third impurity region has an impurity concentration of 10 18 cm −3 or more.
【００２７】上記課題を解決する為に請求項１４記載の
発明は請求項１、２、３、４、５，６、７、８、９、１
０、１１、１２または１３記載の薄膜トランジスタの製
造方法において、前記ドナー不純物領域およびアクセプ
タ不純物領域の少なくとも一方は、不純物濃度が異なる
領域を有することを特徴とする。In order to solve the above problem, the invention according to claim 14 is based on claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
14. The method for manufacturing a thin film transistor according to 0, 11, 12, or 13, wherein at least one of the donor impurity region and the acceptor impurity region has a region having a different impurity concentration.
【００２８】上記課題を解決する為に請求項１５記載の
発明は請求項１、２、３、４、５，６、７、８、９、１
０、１１、１２または１３記載の薄膜トランジスタの製
造方法において、前記光照射はエキシマレーザーをもち
いておこなうことを特徴とする。In order to solve the above problem, the invention according to claim 15 is based on claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
14. The method for producing a thin film transistor according to 0, 11, 12, or 13, wherein the light irradiation is performed using an excimer laser.
【００２９】[0029]
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づいて詳述する。図１に工程を追うごとのｐ
ｏｌｙ−Ｓｉ ＴＦＴの構造を図示する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows that p
The structure of the poly-Si TFT is illustrated.
【００３０】（１．半導体薄膜の形成）本願発明の実施
のためには通常、基板３０１の上に下地保護膜３０２を
形成しその上に半導体薄膜３０３を形成するので、この
一連の形成方法について説明する。(1. Formation of Semiconductor Thin Film) In order to carry out the present invention, usually, a base protective film 302 is formed on a substrate 301 and a semiconductor thin film 303 is formed thereon. explain.
【００３１】本発明を適応し得る基板３０１としては金
属等の導電性物質、シリコン・カーバイト（ＳｉＣ）や
アルミナ（Ａｌ２ Ｏ３ ）や窒化アルミニウム（Ａｌ
Ｎ）等のセラミック材料、溶融石英やガラス、樹脂やプ
ラスティック等の透明または非透明絶縁性物質、シリコ
ンウェーハー等の半導体物質、並びにそれを加工したＬ
ＳＩ基板等が可能である。半導体膜は基板上に直接又は
下地保護膜や下部電極等を介して堆積する。The substrate 301 to which the present invention can be applied is made of a conductive material such as metal, silicon carbide (SiC), alumina (Al 2 O 3 ), aluminum nitride (Al
N) or the like; a transparent or non-transparent insulating material such as fused quartz or glass, resin or plastic; a semiconductor material such as a silicon wafer;
An SI substrate or the like is possible. The semiconductor film is deposited directly on the substrate or via a lower protective film, a lower electrode, and the like.
【００３２】下地保護膜３０２としては酸化硅素膜（Ｓ
ｉＯＸ ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ
３ Ｎｘ ：０＜ｘ≦４）等の絶縁性物質が挙げられ
る。ＴＦＴなどの薄膜半導体装置を通常のガラス基板上
に作成する場合の様な半導体膜への不純物制御が重要で
ある時、ガラス基板中に含まれているナトリウム（Ｎ
ａ）等の可動イオンが半導体膜中に混入しない様に下地
保護膜を形成した後に半導体膜を堆積する事が好まし
い。金属材料などの導電性材料を基板として用い、且つ
半導体膜が金属基板と電気的に絶縁されていなければな
らない場合には、絶縁性を確保する為に当然下地保護膜
は必要不可欠である。更に半導体基板やＬＳＩ素子上に
半導体膜を形成する時にはトランジスタ間や配線間の層
間絶縁膜や平坦化絶縁膜が下地保護膜となりうる。As the underlying protective film 302, a silicon oxide film (S
iO X: 0 <x ≦ 2 ) or silicon nitride film (Si
3 N x : 0 <x ≦ 4). When it is important to control impurities in a semiconductor film such as when a thin-film semiconductor device such as a TFT is formed on a normal glass substrate, sodium (N) contained in the glass substrate is required.
It is preferable to deposit a semiconductor film after forming a base protective film so that mobile ions such as a) do not enter the semiconductor film. When a conductive material such as a metal material is used as a substrate and the semiconductor film must be electrically insulated from the metal substrate, a base protective film is indispensable to ensure insulation. Further, when a semiconductor film is formed on a semiconductor substrate or an LSI element, an interlayer insulating film between transistors or wirings or a planarizing insulating film can be a base protective film.
【００３３】下地保護膜はまず基板を純水やアルコール
などの有機溶剤で洗浄した後、基板上に常圧化学気相堆
積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶ
Ｄ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等の
ＣＶＤ法或いはスパッター法等で形成する。下地保護膜
として酸化硅素膜を用いる場合、常圧化学気相堆積法で
は基板温度を２５０℃程度から４５０℃程度としてモノ
シラン（ＳｉＨ４ ）や酸素を原料として堆積し得る。
プラズマ化学気相堆積法やスパッター法では基板温度は
室温から４００℃程度である。下地保護膜の膜厚は基板
からの不純物元素の拡散と混入を防ぐのに十分な厚さが
必要で、その値は最小で１００ｎｍ程度以上である。ロ
ット間や基板間のばらつきを考慮すると２００ｎｍ程度
以上が好ましく、３００ｎｍ程度あれば保護膜としての
機能を十分に果たし得る。下地保護膜がＩＣ素子間やこ
れらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常
４００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が
余りにも厚くなると絶縁膜のストレスに起因するクラッ
クが生ずる。その為最大膜厚は２μｍ程度が好ましい。
生産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程
度が上限である。The undercoat protective film is first cleaned of the substrate with an organic solvent such as pure water or alcohol, and then is deposited on the substrate by atmospheric pressure chemical vapor deposition (APCVD) or low pressure chemical vapor deposition (LPCV).
D method), a CVD method such as a plasma enhanced chemical vapor deposition method (PECVD method), or a sputtering method. When a silicon oxide film is used as the base protective film, the atmospheric pressure chemical vapor deposition method can deposit monosilane (SiH 4 ) or oxygen as a raw material at a substrate temperature of about 250 ° C. to about 450 ° C.
In the plasma chemical vapor deposition method and the sputtering method, the substrate temperature is from room temperature to about 400 ° C. The thickness of the base protective film must be sufficient to prevent diffusion and mixing of the impurity element from the substrate, and the value is at least about 100 nm or more. Considering the variation between lots and substrates, the thickness is preferably about 200 nm or more, and if it is about 300 nm, it can sufficiently function as a protective film. When the underlying protective film also serves as an interlayer insulating film between IC elements and wiring connecting them, the thickness is usually about 400 nm to 600 nm. If the insulating film is too thick, cracks occur due to stress in the insulating film. Therefore, the maximum thickness is preferably about 2 μm.
When it is strongly necessary to consider productivity, the upper limit of the insulating film thickness is about 1 μm.
【００３４】次に半導体薄膜３０３について説明する。
本発明が適用される半導体膜としてはシリコン（Ｓｉ）
やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の他
に、シリコン・ゲルマニウム（Ｓｉｘ Ｇｅ１−ｘ ：
０＜ｘ＜１）やシリコン・カーバイド（Ｓｉｘ Ｃ
１−ｘ ：０＜ｘ＜１）やゲルマニウム・カーバイド
（Ｇｅｘ Ｃ１−ｘ ：０＜ｘ＜１）等の四族元素複合
体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウ
ム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素と
の複合体化合物半導体膜、またはカドミウム・セレン
（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物
半導体膜等がある。或いはシリコン・ゲルマニウム・ガ
リウム・ヒ素（Ｓｉｘ Ｇｅｙ Ｇａｚ Ａｓｚ ：ｘ
＋ｙ＋ｚ＝１）と云った更なる複合化合物半導体膜やこ
れらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモ
ン（Ｓｂ）などのドナー元素を添加したＮ型半導体膜、
或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム
（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を
添加したＰ型半導体膜に対しても本発明は適応可能であ
る。これら半導体膜はＡＰＣＶＤ法やＬＰＣＶＤ法、Ｐ
ＥＣＶＤ法等のＣＶＤ法、或いはスパッター法等や蒸着
法等のＰＶＤ法で形成する。半導体膜としてシリコン膜
を用いる場合、ＬＰＣＶＤ法では基板温度を４００℃程
度から７００℃程度としてジシラン（Ｓｉ２Ｈ６）など
を原料として堆積し得る。ＰＥＣＶＤ法ではモノシラン
（ＳｉＨ４）などを原料として基板温度が１００℃程度
から５００℃程度で堆積可能である。スパッター法を用
いる時には基板温度は室温から４００℃程度である。こ
の様に堆積された半導体膜の初期状態（ａｓ−ｄｅｐｏ
ｓｉｔｅｄ状態）は非晶質や混晶質、微結晶質、或いは
多結晶質等様々な状態があるが、本願発明にあっては初
期状態はいずれの状態であっても構わない。尚本願明細
書中では非晶質の結晶化のみならず、多結晶質や微結晶
質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の
膜厚はそれをＴＦＴに用いる時には２０ｎｍ程度から１
００ｎｍ程度が適している。Next, the semiconductor thin film 303 will be described.
The semiconductor film to which the present invention is applied is silicon (Si)
Silicon germanium (Si x Ge 1-x) :
0 <x <1) or silicon carbide (Si x C)
1-x: 0 <x < 1) and germanium carbide (Ge x C 1-x: 0 <x <1) group IV element complexes of the semiconductor film such as gallium arsenide (GaAs) and indium antimonide ( There is a composite compound semiconductor film of a group III element and a group V element such as InSb) or a composite compound semiconductor film of a group II element and a group VI element such as cadmium selenium (CdSe). Or a silicon-germanium, gallium arsenide (Si x Ge y Ga z As z: x
+ Y + z = 1), an N-type semiconductor film in which a donor element such as phosphorus (P), arsenic (As), or antimony (Sb) is added to these compound semiconductor films;
Alternatively, the present invention is applicable to a P-type semiconductor film to which an acceptor element such as boron (B), aluminum (Al), gallium (Ga), and indium (In) is added. These semiconductor films are formed by APCVD, LPCVD, P
It is formed by a CVD method such as an ECVD method, or a PVD method such as a sputtering method or an evaporation method. In the case where a silicon film is used as a semiconductor film, disilane (Si 2 H 6 ) or the like can be deposited by using LPCVD at a substrate temperature of about 400 ° C. to about 700 ° C. In the PECVD method, deposition can be performed at a substrate temperature of about 100 ° C. to about 500 ° C. using monosilane (SiH 4 ) as a raw material. When using the sputter method, the substrate temperature is from room temperature to about 400 ° C. The initial state of the semiconductor film thus deposited (as-depo)
There are various states such as an amorphous state, a mixed crystal state, a microcrystalline state, and a polycrystalline state. In the present invention, the initial state may be any state. In the specification of the present application, not only amorphous crystallization but also polycrystalline or microcrystalline recrystallization is referred to as crystallization. The thickness of the semiconductor film is from about 20 nm to 1 when it is used for a TFT.
About 00 nm is suitable.
【００３５】（２．不純物領域の形成）次に、半導体薄
膜にドナーおよびアクセプタ不純物領域３１５を形成す
る。はじめにソース、ドレイン領域にドナーまたはアク
セプタ不純物を導入する。半導体薄膜３０３上にフォト
レジストを形成し、特定領域のみに不純物を導入するパ
ターンをマスクに使い、不純物注入をおこなう。不純物
注入は質量分離型イオン注入装置を用いて所望の不純物
元素のみを注入するイオン打ち込み法が適応され得る。
この方法を用いることによって、高濃度（〜１０２０ｃ
ｍ−３）不純物注入領域に加えて、低濃度（〜１０１７
ｃｍ−３）不純物注入領域も同時に形成できるのであ
る。したがって、例えばＬＤＤ領域をこの工程で形成す
る際にイオン注入法は極めて優れている。イオン注入法
の原料ガスとしては水素中に希釈された濃度０．１％程
度から１０％程度のホスフィン（ＰＨ３）やジボラン
（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。
ｎ型トランジスタを形成する領域にはリンなどの不純物
を、ｐ型トランジスタを形成する領域にはボロンなどの
不純物をそれぞれイオン注入する。トランジスタのしき
い値電圧を調整する為にチャンネル・ドープを行うと
か、或いはＬＤＤ構造を作成すると云った目的で低濃度
に不純物注入をおこなう領域をこの時に形成してもよ
い。(2. Formation of Impurity Region) Next, donor and acceptor impurity regions 315 are formed in the semiconductor thin film. First, donor or acceptor impurities are introduced into the source and drain regions. A photoresist is formed on the semiconductor thin film 303, and impurities are implanted using a pattern for introducing impurities only into a specific region as a mask. As the impurity implantation, an ion implantation method in which only a desired impurity element is implanted using a mass separation type ion implantation apparatus can be applied.
By using this method, a high concentration (〜１０10 20 c
m −3 ) low concentration (注入 10 17)
cm −3 ) The impurity implantation region can be formed at the same time. Therefore, for example, when the LDD region is formed in this step, the ion implantation method is extremely excellent. As a source gas of the ion implantation method, a hydride of an implanted impurity element such as phosphine (PH 3 ) or diborane (B 2 H 6 ) having a concentration of about 0.1% to about 10% diluted in hydrogen is used.
An impurity such as phosphorus is ion-implanted into a region where an n-type transistor is formed, and an impurity such as boron is ion-implanted into a region where a p-type transistor is formed. At this time, a region where impurities are implanted at a low concentration may be formed at this time for the purpose of channel doping for adjusting the threshold voltage of the transistor or for the purpose of forming an LDD structure.
【００３６】次に素子分離のための第３の不純物注入を
おこなう。前述の方法と同様に、イオン注入によってチ
ャネル部分およびソース、ドレイン領域を取り囲む領域
（３２０）に不純物を導入する。ここで不純物はシリコ
ン中で浅い順位を形成するドナーやアクセプタ以外のも
のが必要である。この不純物としてはアルゴンやキセノ
ンなどの不活性ガスあるいは酸素や窒素、フッ素など半
導体と結合を形成しうる元素が適している。特に酸素や
窒素はシリコンと結合を形成し、バンドギャップの広い
絶縁体に近い性質の膜を形成しうるので有効である。こ
れらの不純物を半導体薄膜中に導入した後これに光照射
をおこなうことで、不純物は半導体と結合を形成し、こ
の不純物領域のみが絶縁体にちかい性質に変化する。こ
のときの不純物の濃度は、光照射後の膜の絶縁性を左右
するので重要である。おおむね１０１８ｃｍ−３以上の
酸素あるいは窒素原子をシリコン中に導入してやればレ
ーザー照射後に絶縁抵抗の高い膜を得ることができる。
このようにして形成した絶縁性の薄膜は従来技術のよう
にゲート絶縁膜には適用困難であるが、素子分離の目的
に用いるには十分に高い絶縁抵抗を示す。これによっ
て、半導体薄膜をパターニングすること無く薄膜トラン
ジスタ同士を電気的に分離することができるのである。
これに加えて、このようにして形成した領域は光学的に
も特徴的な性質を示す。バンドギャップが広がるのに伴
って、徐々に膜は透明に近づく。このため、この素子分
離領域をたとえば液晶表示装置の画素領域にまで広げる
ことによって、半導体層をエッチングしなくても透明な
領域を形成することができるので、表示装置への適用に
もまったく問題ない。以上のように、レーザー照射によ
って絶縁膜を形成する技術をゲート絶縁膜でなく素子分
離あるいは透明膜形成に適用することによって従来予想
できなかったような画期的な製造プロセスを構築するこ
とができるのである。Next, a third impurity implantation for element isolation is performed. Similarly to the above-described method, an impurity is introduced into the channel portion and the region (320) surrounding the source and drain regions by ion implantation. Here, the impurities need to be other than donors and acceptors that form a shallow order in silicon. As the impurity, an inert gas such as argon or xenon, or an element capable of forming a bond with a semiconductor such as oxygen, nitrogen, or fluorine is suitable. In particular, oxygen and nitrogen are effective because they form a bond with silicon and can form a film having a property close to that of an insulator having a wide band gap. By introducing these impurities into the semiconductor thin film and then irradiating them with light, the impurities form bonds with the semiconductor, and only this impurity region changes to a property close to that of an insulator. The impurity concentration at this time is important because it affects the insulating property of the film after light irradiation. If oxygen or nitrogen atoms of about 10 18 cm −3 or more are introduced into silicon, a film having high insulation resistance can be obtained after laser irradiation.
The insulating thin film thus formed is difficult to apply to the gate insulating film as in the prior art, but exhibits a sufficiently high insulation resistance to be used for the purpose of element isolation. Thus, the thin film transistors can be electrically separated from each other without patterning the semiconductor thin film.
In addition, the region formed in this way exhibits optically characteristic properties. As the bandgap widens, the film gradually becomes transparent. Therefore, by extending the element isolation region to, for example, a pixel region of a liquid crystal display device, a transparent region can be formed without etching the semiconductor layer, and there is no problem in application to a display device. . As described above, by applying the technique of forming an insulating film by laser irradiation to element isolation or formation of a transparent film instead of a gate insulating film, it is possible to construct an epoch-making manufacturing process that could not be predicted conventionally. It is.
【００３７】尚、上述のドナー、アクセプタおよび第３
の不純物のイオン注入工程は、非晶質半導体の上にＳｉ
Ｏ２等の絶縁膜を形成してからおこなうと、イオン注入
装置のビーム電流が大きく取れスループットを高めるこ
とができ有効である。The above-described donor, acceptor, and third
In the ion implantation step of the impurity of
It is effective to carry out the process after forming an insulating film such as O2 because the beam current of the ion implantation apparatus can be increased and the throughput can be increased.
【００３８】（３．半導体薄膜のレーザー結晶化）下地
絶縁膜と半導体膜および不純物領域を形成した後、この
半導体膜をレーザー照射によって結晶化する。通常、
ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法で堆積させた
シリコン膜表面は自然酸化膜で覆われていることが多
い。従って、レーザー光を照射する前にこの自然酸化膜
を除去する必要がある。このためには弗酸溶液に浸して
ウエットエッチングする方法や、フッ素ガスを含んだプ
ラズマ中でのドライエッチング等がある。(3. Laser Crystallization of Semiconductor Thin Film) After forming a base insulating film, a semiconductor film, and an impurity region, the semiconductor film is crystallized by laser irradiation. Normal,
The surface of a silicon film deposited by a CVD method such as an LPCVD method or a PECVD method is often covered with a natural oxide film. Therefore, it is necessary to remove the natural oxide film before irradiating the laser beam. For this purpose, there are a method of immersing in a hydrofluoric acid solution for wet etching, a method of dry etching in plasma containing fluorine gas, and the like.
【００３９】次に半導体膜のついた基板をレーザー照射
チャンバーにセットする。レーザー照射チャンバーは一
部分が石英の窓によってできており、チャンバーを真空
に排気した後この石英窓からレーザー光３０７を照射す
る。Next, the substrate provided with the semiconductor film is set in a laser irradiation chamber. A part of the laser irradiation chamber is made of a quartz window, and after evacuating the chamber to vacuum, a laser beam 307 is emitted from the quartz window.
【００４０】ここでレーザー光について説明する。レー
ザー光は半導体薄膜３０３表面で強く吸収され、その直
下の絶縁膜３０２にはほとんど吸収されないことが望ま
れる。従ってこのレーザー光としては紫外域またはその
近傍の波長を持つエキシマレーザー、アルゴンイオンレ
ーザー、ＹＡＧレーザー高調波等が好ましい。また、半
導体薄膜を高温に加熱すると同時に基板へのダメージを
防ぐためには大出力でしかも極短時間のパルス発振であ
ることが必要となる。従って、上記レーザー光の中でも
特にキセノン・クロライド（ＸｅＣｌ）レーザー（波長
３０８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザ
ー（波長２４８ｎｍ）等のエキシマ・レーザーが最も適
している。これらのレーザーは不純物を導入した半導体
領域においても効率的に吸収されるため、特に本発明の
製造プロセスに適合しやすいという特徴がある。Here, the laser beam will be described. It is desired that the laser light is strongly absorbed by the surface of the semiconductor thin film 303 and hardly absorbed by the insulating film 302 immediately below the surface. Therefore, as the laser light, an excimer laser, an argon ion laser, a YAG laser harmonic, or the like having a wavelength in or near the ultraviolet region is preferable. Further, in order to heat the semiconductor thin film to a high temperature and to prevent damage to the substrate at the same time, it is necessary to have a large output and an extremely short pulse oscillation. Accordingly, among the above laser beams, an excimer laser such as a xenon chloride (XeCl) laser (wavelength 308 nm) or a krypton fluoride (KrF) laser (wavelength 248 nm) is most suitable. These lasers are efficiently absorbed even in the semiconductor region into which impurities are introduced, and thus have a feature that they are particularly suitable for the manufacturing process of the present invention.
【００４１】次にこれらのレーザー光の照射方法につい
て図２にそって述べる。レーザーパルスの強度半値幅は
１０ｎｓ程度から５００ｎｓ程度の極短時間である。レ
ーザー照射は基板を室温（２５℃）程度から４００℃程
度の間とし、背景真空度が１０−４Ｔｏｒｒ程度から１
０−９Ｔｏｒｒ程度の真空中にて行う。レーザー照射の
一回の照射面積は対角５ｍｍ□程度から６０ｍｍ□程度
の正方形または長方形状である。レーザー照射の一回の
照射で例えば８ｍｍ□の正方形面積が結晶化できるビー
ムを用いた場合について説明する。１カ所に１発のレー
ザー照射４０１をおこなった後、基板とレーザーとの位
置を相対的に水平方向４０３にわずかにずらす。この後
再び１発のレーザー照射４０２をおこなう。このショッ
トアンドスキャンを連続的に繰り返していく事によって
大面積の基板にも対応できる。更に具体的には、各照射
毎に照射領域を１％程度から９９％程度ずらして行く
（例えば５０％：先の例では４ｍｍ）。最初に水平方向
（Ｘ方向）に走査した後、次に垂直方向（Ｙ方向）に適
当量４０４ずらせて、再び水平方向に所定量４０３ずつ
ずらせて走査し、以後この走査を繰り返して基板全面に
第一回目のレーザー照射を行う。この第一回目のレーザ
ー照射エネルギー密度は５０ｍＪ／ｃｍ２程度から６０
０ｍＪ／ｃｍ２程度の間が好ましい。第一回目のレーザ
ー照射が終了した後、必要に応じて第二回目のレーザー
照射を全面に施す。第二回目のレーザー照射を行う場
合、そのエネルギー密度は一回目より高い値が好まし
く、１００ｍＪ／ｃｍ２程度から１０００ｍＪ／ｃｍ２
程度の間としても良い。走査方法は第一回目のレーザー
照射と同じで正方形状の照射領域をＹ方向とＸ方向に適
当量ずらせて走査する。更に必要に応じてエネルギー密
度をより高くした第三回目或いは第四回目のレーザー照
射を行う事も可能で有る。こうした多段階レーザー照射
法を用いるとレーザー照射領域端部に起因するばらつき
を完全に消失させる事が可能になる。多段階レーザー照
射の各回目の照射に限らず通常の一段階照射でも、レー
ザー照射は総て半導体膜に損傷が入らぬエネルギー密度
で行う。これ以外にも図３に示すように、照射領域形状
を幅１００μｍ程度以上で長さが数１０ｃｍ以上のライ
ン状５０１とし、このライン状レーザー光を走査して結
晶化を進めても良い。この場合各照射毎のビームの幅方
向の重なりはビーム幅の５％程度から９５％程度とす
る。ビーム幅が１００μｍでビーム毎の重なり量が９０
％で有れば、一回の照射毎にビームは１０μｍ進むので
同一点は１０回のレーザー照射を受ける事となる。通常
半導体膜を基板全体で均一に結晶化させるには少なくと
も５回程度以上のレーザー照射が望まれるので、照射毎
のビームの重なり量は８０％程度以上が求められる。高
い結晶性の多結晶膜を確実に得るには同一点が１０回程
度から３０回程度の照射が行われる様に重なり量を９０
％程度から９７％程度へと調整するのが好ましい。Next, the method of irradiating these laser beams will be described with reference to FIG. The half width of the laser pulse intensity is very short, about 10 ns to about 500 ns. Laser irradiation is performed on the substrate between room temperature (about 25 ° C.) and about 400 ° C., and the background vacuum degree is about 10 −4 Torr to about 1 ° C.
0 carried out at -9 Torr about in a vacuum. One irradiation area of the laser irradiation has a square or rectangular shape with a diagonal of about 5 mm □ to about 60 mm □. A case where a beam that can crystallize a square area of, for example, 8 mm square by one irradiation of laser is described. After one laser irradiation 401 is performed in one place, the position of the laser is slightly shifted in the horizontal direction 403 relative to the substrate. Thereafter, one laser irradiation 402 is performed again. By continuously repeating the shot and scan, it is possible to cope with a substrate having a large area. More specifically, the irradiation area is shifted from about 1% to about 99% for each irradiation (for example, 50%: 4 mm in the above example). After scanning in the horizontal direction (X direction) first, then shift in the vertical direction (Y direction) by an appropriate amount 404, and scan again in the horizontal direction by a predetermined amount 403, and then repeat this scanning over the entire surface of the substrate. The first laser irradiation is performed. The first laser irradiation energy density is about 50 mJ / cm 2 to 60
It is preferably between about 0 mJ / cm 2 . After the first laser irradiation is completed, a second laser irradiation is performed on the entire surface as necessary. When the second laser irradiation is performed, the energy density is preferably higher than that of the first laser irradiation, and is about 100 mJ / cm 2 to 1000 mJ / cm 2.
It may be between degrees. The scanning method is the same as that of the first laser irradiation, and scans the square irradiation area by shifting it by an appropriate amount in the Y direction and the X direction. Further, if necessary, the third or fourth laser irradiation with a higher energy density can be performed. When such a multi-step laser irradiation method is used, it is possible to completely eliminate the variation caused by the end portion of the laser irradiation area. The laser irradiation is performed not only at each irradiation of the multi-stage laser irradiation but also at an ordinary one-step irradiation at an energy density that does not damage the semiconductor film. In addition, as shown in FIG. 3, the irradiation region may be formed into a line 501 having a width of about 100 μm or more and a length of several tens cm or more, and crystallization may be advanced by scanning this line laser beam. In this case, the overlap in the width direction of the beam for each irradiation is about 5% to about 95% of the beam width. The beam width is 100 μm and the overlap amount per beam is 90
%, The beam advances by 10 μm for each irradiation, so that the same point receives 10 laser irradiations. Normally, at least about five times of laser irradiation is desired to uniformly crystallize the semiconductor film over the entire substrate, so that the beam overlap amount for each irradiation needs to be about 80% or more. In order to surely obtain a polycrystalline film having high crystallinity, the overlap amount is set to 90 so that the same point is irradiated about 10 to 30 times.
% Is preferably adjusted to about 97%.
【００４２】レーザー結晶化はごく短時間に薄膜の温度
を融点以上に上昇させ、その後短時間で凝固させる技術
である。前述のレーザー結晶化によって、あらかじめ不
純物を導入した半導体薄膜は溶融、結晶化あるいは不純
物と半導体の結合の形成をおこす。このため、チャネル
部分の半導体薄膜のｐｏｌｙ−Ｓｉ形成、ソース、ドレ
イン領域の結晶化と同時に不純物の活性化、素子分離領
域の絶縁体形成を同時におこなうことができるのであ
る。レーザー照射で半導体薄膜は一時的に高温状態（＞
１０００℃）になるため、あらかじめ導入した不純物と
シリコンとの反応が促進されるものの、高温状態はごく
短時間しか存在しないため実効的には低温プロセスであ
り、ガラス基板などの耐熱性の低い基板上でもなんら問
題なくこのプロセスが実行できるのである。この技術に
より、ゲート電極を形成する前にソース、ドレイン領域
の不純物活性化をおこなうので、従来技術のようにゲー
ト電極直下の不純物活性化が不十分となるような問題は
一切発生しない。また、素子分離領域が存在するのでｐ
ｏｌｙ−ＳｉをエッチングすることなくＴＦＴ素子が電
気的に分離されており、ｐｏｌｙ−Ｓｉ膜は平坦である
ので、従来例のようにｐｏｌｙ−Ｓｉパターンのエッジ
によるゲート絶縁膜の薄膜化効果や膜切れの問題を解決
することができるのである。Laser crystallization is a technique in which the temperature of a thin film is raised above its melting point in a very short time and then solidified in a short time. By the above-described laser crystallization, the semiconductor thin film into which the impurity has been introduced in advance melts, crystallizes, or forms a bond between the impurity and the semiconductor. Therefore, poly-Si formation of the semiconductor thin film in the channel portion, crystallization of the source and drain regions, activation of impurities and formation of an insulator in the element isolation region can be performed simultaneously. The semiconductor thin film is temporarily heated to a high temperature by laser irradiation (>
1000 ° C.), which promotes the reaction between the impurities introduced in advance and silicon, but is a low-temperature process because the high-temperature state exists only for a very short time, and is a low-temperature process such as a glass substrate. This process can be performed without any problem. According to this technique, the impurity is activated in the source and drain regions before the gate electrode is formed, so that there is no problem that the impurity activation immediately below the gate electrode becomes insufficient unlike the related art. Also, since an element isolation region exists, p
Since the TFT element is electrically isolated without etching the poly-Si and the poly-Si film is flat, the thinning effect of the gate insulating film due to the edge of the poly-Si pattern and the film as in the conventional example are obtained. The problem of cutting can be solved.
【００４３】第３の不純物を導入した領域ではレーザー
の照射と共に膜の光学的性質が急激に変化するため、レ
ーザー照射を繰り返すと極端にレーザーの吸収が小さく
なってしまい、十分な熱エネルギーが投入されない場合
がある。この場合には、ドナー不純物、アクセプタ不純
物、第３の不純物を非晶質半導体にイオン注入で導入し
た後、この上に再度薄い非晶質半導体膜を形成しレーザ
ー照射するのが有効である。これによって第３の不純物
領域でもレーザー光は効率的に吸収される。また、ソー
ス、ドレイン領域では繰り返しのレーザー照射でドナ
ー、アクセプタが膜表面まで拡散してくるので、この薄
い非晶質半導体膜があっても最終的には良好なソース、
ドレイン電極コンタクトが確保できる。更に、ドナー、
アクセプタ領域に直接レーザー照射をすると、レーザー
照射真空チャンバーがドナー、アクセプタで汚染されて
しまう可能性がある。チャンバーが汚染されてしまう
と、レーザー結晶化をする際に真性半導体領域にもドナ
ー、アクセプタが真空雰囲気からドーピングされ、ＴＦ
Ｔの閾値電圧が徐々に変化してしまうという問題をひき
おこす。先に述べたように薄い非晶質半導体膜を不純物
領域の上に形成することで、この問題も解決することが
できるのである。In the region into which the third impurity has been introduced, the optical properties of the film rapidly change with the laser irradiation. Therefore, when the laser irradiation is repeated, the absorption of the laser becomes extremely small, and sufficient heat energy is applied. May not be. In this case, it is effective to introduce a donor impurity, an acceptor impurity, and a third impurity into an amorphous semiconductor by ion implantation, and then form a thin amorphous semiconductor film thereon again and irradiate a laser. Thus, the laser light is efficiently absorbed even in the third impurity region. Also, in the source and drain regions, donors and acceptors diffuse to the film surface by repeated laser irradiation, so that even with this thin amorphous semiconductor film, a good source,
A drain electrode contact can be secured. In addition, donors,
If laser irradiation is performed directly on the acceptor region, the laser irradiation vacuum chamber may be contaminated with donors and acceptors. If the chamber is contaminated, donors and acceptors are doped from a vacuum atmosphere into the intrinsic semiconductor region during laser crystallization, and TF
This causes a problem that the threshold voltage of T gradually changes. This problem can be solved by forming a thin amorphous semiconductor film on the impurity region as described above.
【００４４】（４．半導体薄膜の酸素プラズマおよび水
素プラズマを用いた処理）図１にもどって、上記工程に
よって全面結晶化が終了した後、真空雰囲気であったレ
ーザー結晶化チャンバー内に酸素ガスをマスフローコン
トローラを経て導入し、ＲＦ電極３０９により試料全面
にてプラズマ放電をおこなう。ここで酸素ガスは例えば
１Ｔｏｒｒの圧力までレーザー結晶化チャンバーに導入
する。酸素プラズマ３０８は、ＲＦ放電や直流放電ある
いは熱フィラメントによる熱電子をもちいた電離によっ
て発生させることが出来る。レーザー結晶化したｐｏｌ
ｙ−Ｓｉ膜にこの処理を３０秒から６０分施すことによ
って膜中の欠陥は劇的に減少し、優れた結晶性のｐｏｌ
ｙ−Ｓｉ膜を得ることが出来る。加えて、ｐｏｌｙ−Ｓ
ｉ表面の酸素原子による結合が実現できるため、ＴＦＴ
のＭＯＳ界面を引き続くプロセスにおいても清浄に保つ
ことができる。プラズマによる酸化で、２５０℃程度の
温度でも良好な絶縁膜が形成できる。また、プラズマに
よる酸化を促進させるためには不活性ガスで酸素ガスを
希釈してプラズマ処理をおこなうと有効である。特に、
ヘリウムガスやクリプトンガスで酸素を５％以下に希釈
してプラズマ放電をおこなうと、高効率で酸素ラジカル
が発生し、酸素プラズマによるｐｏｌｙ−Ｓｉ膜中の欠
陥低減およびｐｏｌｙ−Ｓｉ表面の酸化によるＭＯＳ界
面形成が実現でき、しかも酸素のみのプラズマ処理より
１０倍の速い速度でプロセスを完了することができる。
これにより、高品質のｐｏｌｙ−Ｓｉ膜とＭＯＳ界面を
形成できるのである。さらに、酸素とシリコンの結合エ
ネルギーは高いので、引き続くＴＦＴ作製プロセスでの
熱工程に対しても極めて安定である。レーザー結晶化直
後のｐｏｌｙ−Ｓｉ表面は極めて活性であるので、清浄
なＭＯＳ界面を形成するためにはレーザー結晶化後の水
素プラズマおよび酸素プラズマ処理は真空中連続プロセ
スでおこなうことが本質的である。本発明の薄膜トラン
ジスタの製造法方によれば、ｐｏｌｙ−Ｓｉ膜のパター
ニングが必要ないので、酸素プラズマによるｐｏｌｙ−
Ｓｉ表面の酸化を真空中連続でおこなうことができる。
これに引き続き、導入するガスを水素に切り替えてプラ
ズマ放電をおこなう。水素はシリコン膜中での拡散速度
が極めて大きいので、処理時間は１０秒から４００秒程
度で十分である。酸素プラズマでｐｏｌｙ−Ｓｉ表面は
効率的にパシベーションされるが、膜の深い位置の欠陥
はなかなかパシベーションできない。ところが水素は原
子半径が小さくｐｏｌｙ−Ｓｉ膜の深い位置、すなわち
下地層との界面まで効率的に欠陥パシベーションが短時
間で可能となる。このため酸素プラズマおよび水素プラ
ズマを併用することにより、安定でかつ効果的な欠陥終
端処理が可能となるのである。欠点としては水素プラズ
マは基板温度に依存してシリコンエッチングモードの効
果が生じる。これを回避するためにも酸素プラズマ処理
で表面の酸化を先におこなっておくことが極めて重要で
ある。極薄い酸化膜でも水素プラズマによるエッチング
を阻止するには十分有効である。尚、工程のタクトタイ
ムを短縮するためにはレーザー結晶化を行った後基板を
ロボットアームによって別の真空チャンバーに移動さ
せ、前記酸素、水素のプラズマ処理を行うことが有効で
ある。(4. Treatment of Semiconductor Thin Film Using Oxygen Plasma and Hydrogen Plasma) Returning to FIG. 1, after the entire crystallization is completed by the above-described process, oxygen gas is supplied into the laser crystallization chamber which was in a vacuum atmosphere. The plasma is introduced through a mass flow controller, and plasma discharge is performed by the RF electrode 309 over the entire surface of the sample. Here, oxygen gas is introduced into the laser crystallization chamber to a pressure of, for example, 1 Torr. The oxygen plasma 308 can be generated by RF discharge, DC discharge, or ionization using thermoelectrons by a hot filament. Laser crystallized pol
By subjecting the y-Si film to this treatment for 30 seconds to 60 minutes, defects in the film are dramatically reduced, and the crystalline pol
A y-Si film can be obtained. In addition, poly-S
Since bonding by oxygen atoms on the i surface can be realized, TFT
MOS interface can be kept clean even in the subsequent process. Oxidation by plasma can form a good insulating film even at a temperature of about 250 ° C. In order to promote oxidation by plasma, it is effective to dilute oxygen gas with an inert gas and perform plasma treatment. In particular,
When plasma is discharged by diluting oxygen to 5% or less with helium gas or krypton gas, oxygen radicals are generated with high efficiency, reducing defects in the poly-Si film by oxygen plasma and MOS by oxidizing the poly-Si surface. An interface can be formed, and the process can be completed at a speed 10 times faster than the plasma treatment using only oxygen.
Thereby, a high quality poly-Si film and a MOS interface can be formed. Further, since the binding energy between oxygen and silicon is high, the semiconductor is extremely stable to a subsequent heating step in a TFT manufacturing process. Since the poly-Si surface immediately after laser crystallization is extremely active, in order to form a clean MOS interface, it is essential that hydrogen plasma and oxygen plasma treatment after laser crystallization be performed in a continuous process in a vacuum. . According to the method for manufacturing a thin film transistor of the present invention, since patterning of the poly-Si film is not necessary,
Oxidation of the Si surface can be performed continuously in a vacuum.
Subsequently, the gas to be introduced is switched to hydrogen, and plasma discharge is performed. Since the diffusion rate of hydrogen in the silicon film is extremely high, a processing time of about 10 seconds to 400 seconds is sufficient. Although the poly-Si surface is efficiently passivated by oxygen plasma, defects at deep positions in the film cannot be easily passivated. However, hydrogen has a small atomic radius and can efficiently passivate defects to a deep position of the poly-Si film, that is, the interface with the underlayer. Therefore, by using oxygen plasma and hydrogen plasma together, stable and effective defect termination processing can be performed. As a disadvantage, the hydrogen plasma has the effect of the silicon etching mode depending on the substrate temperature. In order to avoid this, it is very important to oxidize the surface first by oxygen plasma treatment. Even an extremely thin oxide film is sufficiently effective to prevent etching by hydrogen plasma. In order to reduce the tact time of the process, it is effective to move the substrate to another vacuum chamber by a robot arm after performing laser crystallization and perform the oxygen and hydrogen plasma treatment.
【００４５】（５．ゲート絶縁膜形成）この後ゲート絶
縁膜３１３を真空中で連続成膜する。ゲート絶縁膜の成
膜方法としては、ＥＣＲプラズマＣＶＤ法、平行平板プ
ラズマＣＶＤ法などがある。ここで、ゲート絶縁膜の形
成はレーザー結晶化、プラズマ処理に引き続いて真空中
で連続しておこなうことが清浄なＭＯＳ構造を実現する
上で必要不可欠である。したがって、ここでも基板をロ
ボットアームによって別の真空チャンバーに移動させ、
前記レーザー結晶化、水素、酸素のプラズマ処理にひき
つづき真空中で処理を行うことが有効である。従来のＴ
ＦＴ作製プロセスではｐｏｌｙ−Ｓｉ膜のパターニング
をおこなった後でゲート絶縁膜を形成する必要があっ
た。すなわち、ｐｏｌｙ−Ｓｉ膜を一旦大気中に取り出
し、フォトリソグラフィーによりパターニングしていた
のである。しかし、本発明の薄膜トランジスタの製造方
法を用いればすでにｐｏｌｙ−Ｓｉ膜は真性半導体領
域、ソース、ドレイン領域、素子分離領域に分けられて
おり、ｐｏｌｙ−Ｓｉのパターニングをする必要が無い
ため、レーザー結晶化、プラズマ処理につづいてゲート
絶縁膜の真空中連続成膜を実現することができるのであ
る。このようにレーザー結晶化によってソース、ドレイ
ン、および素子分離領域を一括形成する技術により、Ｍ
ＯＳ構造を真空中一貫プロセスで作製できるという、従
来は予想できなかった絶大な効果が得られるのである。
これにより、ＭＯＳ構造内の欠陥すなわちｐｏｌｙ−Ｓ
ｉ内の欠陥およびＭＯＳ界面の欠陥を劇的に低減するこ
とができ、単結晶シリコンのＭＯＳ電界効果型トランジ
スタと同等の高性能ＴＦＴを実現できるのである。(5. Formation of Gate Insulating Film) Thereafter, the gate insulating film 313 is continuously formed in a vacuum. As a method for forming the gate insulating film, there are an ECR plasma CVD method, a parallel plate plasma CVD method, and the like. Here, it is indispensable to form the gate insulating film continuously in a vacuum following the laser crystallization and plasma treatment in order to realize a clean MOS structure. Therefore, here too, the substrate is moved to another vacuum chamber by the robot arm,
It is effective to carry out the treatment in a vacuum following the laser crystallization and the plasma treatment of hydrogen and oxygen. Conventional T
In the FT fabrication process, it was necessary to form a gate insulating film after patterning the poly-Si film. That is, the poly-Si film was once taken out into the atmosphere and patterned by photolithography. However, if the method of manufacturing a thin film transistor of the present invention is used, the poly-Si film is already divided into an intrinsic semiconductor region, a source, a drain region, and an element isolation region, and it is not necessary to pattern the poly-Si. It is possible to realize the continuous formation of the gate insulating film in a vacuum after the formation and the plasma treatment. As described above, the technique of forming the source, drain, and element isolation region at once by laser crystallization enables
This is an enormous effect that could not be expected in the past, that the OS structure can be manufactured by an integrated process in a vacuum.
Thereby, a defect in the MOS structure, that is, poly-S
Defects in i and defects at the MOS interface can be dramatically reduced, and a high-performance TFT equivalent to a single-crystal silicon MOS field-effect transistor can be realized.
【００４６】（６．以降の工程）引き続いてゲート電極
３１４となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積
する。この材質は電気抵抗が低く、３５０℃程度の熱工
程に対して安定である事が望まれ、例えばタンタル、タ
ングステン、クロム等の高融点金属がふさわしい。前記
高融点金属の中で７００ｎｍもの膜厚で成膜しても膜ス
トレスによるクラックが生じない材料となると、タンタ
ルが最もふさわしい。ゲート電極となる薄膜を堆積後パ
ターニングを行い、層間絶縁膜３１６を形成し、次にソ
ース・ドレイン上にコンタクトホールを開孔し、ソース
・ドレイン取り出し電極３１７と配線をＰＶＤ法やＣＶ
Ｄ法などで形成して薄膜トランジスタが完成する。(6. Subsequent Steps) Subsequently, a thin film to be the gate electrode 314 is deposited by a PVD method or a CVD method. This material is desired to have a low electric resistance and to be stable to a heat process at about 350 ° C., for example, a high melting point metal such as tantalum, tungsten, and chromium is suitable. Tantalum is the most suitable as the material which does not cause cracks due to film stress even when formed into a film having a thickness of 700 nm among the refractory metals. After depositing a thin film to be a gate electrode, patterning is performed, an interlayer insulating film 316 is formed, a contact hole is formed on the source / drain, and the source / drain extraction electrode 317 and the wiring are connected by PVD or CV.
The thin film transistor is completed by forming the thin film transistor by the method D or the like.
【００４７】[0047]
【実施例】本発明の実施例を図１にそって説明する。本
発明で用いられる基板及び下地保護膜に関しては前述の
説明に準ずるが、ここでは基板の一例として３００ｍｍ
×３００ｍｍの正方形状汎用無アルカリガラスを用い
る。まず基板３０１上に絶縁性物質である下地保護膜３
０２を形成する。ここでは基板温度を１５０゜Ｃとして
ＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度の膜厚を有す
る酸化硅素膜を堆積する。次に後に薄膜トランジスタの
能動層となる真性シリコン膜等の半導体膜３０３を堆積
する。半導体膜の厚みは５０ｎｍ程度で有る。本例では
高真空型ＬＰＣＶＤ装置を用いて、原料ガスで有るジシ
ラン（Ｓｉ２ Ｈ６ ）を２００ＳＣＣＭ流し、４２５
℃の堆積温度で非晶質シリコン膜３０３を堆積する。ま
ず高真空型ＬＰＣＶＤ装置の反応室を２５０℃とした状
態で反応室の内部に複数枚（例えば１７枚）の基板を表
側を下向きとして配置する。こうした後にターボ分子ポ
ンプの運転を開始する。ターボ分子ポンプが定常回転に
達した後、反応室内の温度を約１時間掛けて２５０℃か
ら４２５℃の堆積温度に迄上昇させる。昇温開始後の最
初の１０分間は反応室にガスを全く導入せず真空中で昇
温を行ない、しかる後純度が９９．９９９９％以上の窒
素ガスを３００ＳＣＣＭ流し続ける。この時の反応室内
における平衡圧力は、３．０×１０−３Ｔｏｒｒで有
る。堆積温度に到達した後、原料ガスであるジシラン
（Ｓｉ２ Ｈ６ ）を２００ＳＣＣＭ流すと共に、純度
が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１
０００ＳＣＣＭ流す。堆積開始直後の反応室内圧力は凡
そ０．８５Ｔｏｒｒで有る。堆積の進行と共に反応室内
の圧力は徐々に上昇し、堆積終了直前の圧力は凡そ１．
２５Ｔｏｒｒと成る。斯様に堆積したシリコン膜３０３
は基板の周辺部約７ｍｍを除いた２８６ｍｍ角の領域内
に於いて、その膜厚変動は±５％以内で有る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. The substrate and the underlying protective film used in the present invention conform to the above description, but here, as an example of the substrate, 300 mm
A 300 mm square general-purpose non-alkali glass is used. First, a base protective film 3 made of an insulating material is formed on a substrate 301.
02 is formed. Here, a silicon oxide film having a thickness of about 200 nm is deposited by ECR-PECVD at a substrate temperature of 150 ° C. Next, a semiconductor film 303 such as an intrinsic silicon film to be an active layer of a thin film transistor is deposited later. The thickness of the semiconductor film is about 50 nm. In this example, using a high-vacuum LPCVD apparatus, disilane (Si 2 H 6 ) as a source gas was flowed at 200 SCCM, and 425 was used.
An amorphous silicon film 303 is deposited at a deposition temperature of ° C. First, a plurality of (for example, 17) substrates are placed inside a reaction chamber of a high-vacuum LPCVD apparatus with the reaction chamber at 250 ° C., with the front side facing down. After this, the operation of the turbo-molecular pump is started. After the turbo-molecular pump reaches steady rotation, the temperature in the reaction chamber is raised from 250 ° C. to a deposition temperature of 425 ° C. over about one hour. During the first 10 minutes after the start of the temperature rise, the temperature is raised in a vacuum without introducing any gas into the reaction chamber, and thereafter nitrogen gas having a purity of 99.9999% or more is continuously flowed at 300 SCCM. At this time, the equilibrium pressure in the reaction chamber is 3.0 × 10 −3 Torr. After reaching the deposition temperature, disilane (Si 2 H 6 ) as a raw material gas was flowed at 200 SCCM, and helium (He) for dilution having a purity of 99.9999% or more was added to 1 at a time.
Run 000 SCCM. The pressure in the reaction chamber immediately after the start of the deposition is about 0.85 Torr. As the deposition proceeds, the pressure in the reaction chamber gradually increases, and the pressure immediately before the end of the deposition is approximately 1.
25 Torr. The silicon film 303 thus deposited
In the area of 286 mm square excluding the peripheral part of about 7 mm of the substrate, the thickness variation is within ± 5%.
【００４８】次に不純物導入工程をおこなう。不純物の
導入はイオン注入装置を用いておこなう。注入時間を短
縮するために、シリコン膜３０３の上に絶縁膜３５０を
１００ｎｍ堆積する。次にｎ型トランジスタのソース、
ドレイン部にリンイオンを８０ｋＶの加速電圧で１０
１５ｃｍ−２注入し、つぎにｐ型トランジスタのソー
ス、ドレイン部にボロンイオンを４０ｋＶの加速電圧で
１０１５ｃｍ−２注入する。所望の領域以外はフォトレ
ジスト３５１によって覆われているので、不純物は導入
されない。次に素子分離領域以外にフォトレジスト３５
２を形成し、酸素イオンを５０ｋＶの加速電圧で１０
１７ｃｍ−２注入する。これらの不純物注入が終了した
後、絶縁膜３５０をエッチングする。Next, an impurity introduction step is performed. The introduction of impurities is performed using an ion implantation apparatus. To shorten the implantation time, an insulating film 350 is deposited on the silicon film 303 to a thickness of 100 nm. Next, the source of the n-type transistor,
Phosphorus ions are added to the drain at an acceleration voltage of 80 kV for 10
15 cm -2 and implantation, then the source of the p-type transistor and the drain part 10 15 cm -2 implanting boron ions at an accelerating voltage of 40kV to. Since the area other than the desired area is covered with the photoresist 351, no impurity is introduced. Next, a photoresist 35 is formed in areas other than the element isolation region.
2 and oxygen ions are accelerated to 10 at an acceleration voltage of 50 kV.
Inject 17 cm- 2 . After these impurity implantations are completed, the insulating film 350 is etched.
【００４９】次にレーザー光吸収効率の確保とレーザー
チャンバの汚染防止を目的として薄いシリコン膜を成膜
する。成膜方法は前出のものと同じで、膜厚は１０ｎｍ
程度とした。Next, a thin silicon film is formed for the purpose of securing the absorption efficiency of laser light and preventing contamination of the laser chamber. The film formation method is the same as that described above, and the film thickness is 10 nm.
Degree.
【００５０】次にレーザー光の照射をおこなう。本例で
はキセノン・クロライド（ＸｅＣｌ）のエキシマ・レー
ザー（波長：３０８ｎｍ）を照射する。レーザーパルス
の強度半値幅（時間に対する半値幅）は２５ｎｓであ
る。基板３０１をレーザー結晶化チャンバーにセットし
た後、真空排気をおこなう。基板３０１を加熱した状態
でレーザー照射することでｐ−Ｓｉ膜の結晶性を向上す
ることができるので、真空排気後基板温度を２５０度℃
まで上昇させる。一回のレーザー照射面積は１０ｍｍ角
の正方形状で、照射面でのエネルギー密度は１６０ｍＪ
／ｃｍ２ である。このレーザー光を９０％ずつ重ねつ
つ（つまり照射するごとに１ｍｍづつ）相対的にずらし
ながら照射を繰り返す（図２参照）。こうして一辺３０
０ｍｍの基板全体のアモルファスシリコンを結晶化す
る。同様な照射方法を用いて２回目のレーザー照射を行
う。２回目のエネルギー密度は１８０ｍＪ／ｃｍ２で有
る。これをくり返し、３回目、４回目と約２０ｍＪ／ｃ
ｍ２づつ照射エネルギー密度を上昇させながら最終的に
はのエネルギー密度４４０ｍＪ／ｃｍ２の照射をおこな
いレーザー照射を終了する。ここで４５０ｍＪ／ｃｍ２
の照射レーザーエネルギー密度を超えた高いエネルギー
を照射すると、微結晶化を起こすため、これ以上のエネ
ルギー照射を避けた。Next, laser light irradiation is performed. In the present embodiment, an excimer laser (wavelength: 308 nm) of xenon chloride (XeCl) is applied. The half width of the laser pulse intensity (half width with respect to time) is 25 ns. After setting the substrate 301 in the laser crystallization chamber, vacuum evacuation is performed. By irradiating the laser with the substrate 301 heated, the crystallinity of the p-Si film can be improved.
Up to One laser irradiation area is a square shape of 10 mm square, and the energy density on the irradiation surface is 160 mJ.
/ Cm 2 . Irradiation is repeated while overlapping the laser beams by 90% (that is, 1 mm each time they are irradiated) and relatively displaced (see FIG. 2). Thus one side 30
Crystallize the amorphous silicon of the entire 0 mm substrate. A second laser irradiation is performed using a similar irradiation method. The second energy density is 180 mJ / cm 2 . Repeat this for the third and fourth times and about 20 mJ / c
While increasing the irradiation energy density by m 2, irradiation is finally performed at an energy density of 440 mJ / cm 2 , and the laser irradiation is completed. Here, 450 mJ / cm 2
Irradiation with a high energy exceeding the irradiation laser energy density causes microcrystallization, so that further energy irradiation was avoided.
【００５１】次に基板をプラズマ処理チャンバーに真空
ロボットで搬送し、このチャンバーに酸素ガスを導入す
る。本例では９９．９９９％酸素ガスを約１Ｔｏｒｒで
マスフローコントローラから導入した。この状態で平行
平板電極３０９に１３．５６ＭＨｚのＲＦを印可するこ
とによって放電を行い、酸素プラズマ３０８によるレー
ザー結晶化ｐｏｌｙ−Ｓｉ膜中の欠陥終端とｐｏｌｙ−
Ｓｉ表面のパシベーションをおこなった。投入したＲＦ
パワーは３ｋＷ／ｃｍ２とした。基板温度は２５０℃の
ままである。酸素ガス１００％のＲＦプラズマ放電では
酸素活性種の生成効率が低いため、この方法でレーザー
結晶化ｐｏｌｙ−Ｓｉ膜の欠陥終端をおこなうには最低
４０分の時間がかかる。これを短縮するためには不活性
ガスの混合により高い希釈率で酸素分圧を減らすと有効
である。とくに今回はヘリウムガスを希釈ガスとして用
い、酸素５％ヘリウム９５％の混合比とした。この混合
ガスによる酸素プラズマ処理は５分おこなった。これに
より、ｐｏｌｙ−Ｓｉ表面のパシベーション（酸化）お
よび膜中の欠陥の終端がなされる。Next, the substrate is transferred to a plasma processing chamber by a vacuum robot, and oxygen gas is introduced into the chamber. In this example, 99.999% oxygen gas was introduced from the mass flow controller at about 1 Torr. In this state, discharge is performed by applying RF of 13.56 MHz to the parallel plate electrode 309, and the defect termination in the laser-crystallized poly-Si film by the oxygen plasma 308 and the poly-
The Si surface was passivated. RF input
The power was 3 kW / cm 2 . The substrate temperature remains at 250 ° C. Since the generation efficiency of oxygen active species is low in the RF plasma discharge of 100% oxygen gas, it takes at least 40 minutes to terminate defects in the laser-crystallized poly-Si film by this method. In order to shorten this, it is effective to reduce the oxygen partial pressure at a high dilution ratio by mixing an inert gas. In particular, this time, helium gas was used as a diluent gas, and the mixture ratio was 5% oxygen and 95% helium. The oxygen plasma treatment with this mixed gas was performed for 5 minutes. As a result, passivation (oxidation) of the poly-Si surface and termination of defects in the film are performed.
【００５２】これにひきつづき同一チャンバーに水素ガ
スを導入し、水素プラズマ処理をおこなった。水素ガス
圧は１Ｔｏｒｒ，ＲＦパワーは３ｋＷ／ｃｍ２とし、基
板温度２５０℃で２分間の処理をおこなった。水素は十
分短時間に膜中に拡散しうるので、２分の処理で特にｐ
ｏｌｙ−Ｓｉ膜の深い位置および下地層との界面に存在
する欠陥を効率的に終端する。Subsequently, hydrogen gas was introduced into the same chamber, and a hydrogen plasma treatment was performed. The hydrogen gas pressure was 1 Torr, the RF power was 3 kW / cm 2, and the treatment was performed at a substrate temperature of 250 ° C. for 2 minutes. Since hydrogen can diffuse into the film in a sufficiently short time, the treatment for 2 minutes particularly
Defects existing at a deep position of the poly-Si film and at the interface with the underlying layer are efficiently terminated.
【００５３】次に真空を保ったままで基板をゲート絶縁
膜成膜チャンバーへと搬送する。ここでＣＶＤ法やＰＶ
Ｄ法などでゲート絶縁膜３１３を形成する。本例では平
行平板型ｒｆ放電ＰＥＣＶＤ法で基板温度を３５０℃と
して１２０ｎｍの酸化硅素膜を堆積する。原料ガスとし
てはＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ２−ＣＨ３）４）と酸
素（Ｏ２）の混合ガスをもちいた。清浄な界面を形成す
るために連続でゲート絶縁膜を成膜する事はその効果が
あることがわかった。Next, the substrate is transferred to the gate insulating film formation chamber while maintaining the vacuum. Here, CVD method and PV
The gate insulating film 313 is formed by a method D or the like. In this example, a silicon oxide film of 120 nm is deposited at a substrate temperature of 350 ° C. by a parallel plate type rf discharge PECVD method. As the raw material gas using a mixed gas of TEOS (Si- (O-CH 2 -CH 3) 4) and oxygen (O 2). It has been found that it is effective to form a gate insulating film continuously to form a clean interface.
【００５４】引き続いてゲート電極３１４となる薄膜を
ＰＶＤ法或いはＣＶＤ法などで堆積する。通常はゲート
電極３１４とゲート配線は同一材料にて同一工程で作ら
れる為、この材質は電気抵抗が低く、３５０℃程度の熱
工程に対して安定である事が望まれる。本例では膜厚が
６００ｎｍのタンタル薄膜をスパッタ法により形成す
る。タンタル薄膜を形成する際の基板温度は１８０℃で
あり、スパッタガスとして窒素ガスを６．７％含むアル
ゴンガスを用いる。斯様に形成したタンタル薄膜は結晶
構造がα構造と成っており、その比抵抗は凡そ４０μΩ
ｃｍである。Subsequently, a thin film to be the gate electrode 314 is deposited by a PVD method or a CVD method. Normally, since the gate electrode 314 and the gate wiring are made of the same material in the same process, it is desired that this material has low electric resistance and is stable to a heat process at about 350 ° C. In this example, a tantalum thin film having a thickness of 600 nm is formed by a sputtering method. The substrate temperature for forming the tantalum thin film is 180 ° C., and an argon gas containing 6.7% of a nitrogen gas is used as a sputtering gas. The thus formed tantalum thin film has an α-structure crystal structure, and its specific resistance is approximately 40 μΩ.
cm.
【００５５】次に層間絶縁膜３１６をＣＶＤ法或いはＰ
ＶＤ法で形成する。本例ではＴＥＯＳ（Ｓｉ−（Ｏ−Ｃ
Ｈ２−ＣＨ３）４）と酸素（Ｏ２）、水（Ｈ２Ｏ）を原
料気体とし、希釈気体としてアルゴンを用いて基板表面
温度３００℃で５００ｎｍの膜厚に成膜する。層間絶縁
膜形成後、３５０℃程度以下の適当な熱環境下にて数十
分から数時間の熱処理を施して層間絶縁膜の焼き締めを
行う。又層間絶縁膜を効能的に焼き締めるには３００℃
以上の温度が好ましい。通常ゲート絶縁膜と層間絶縁膜
とではその膜品質が異なっている。その為に層間絶縁膜
形成後二つの絶縁膜にコンタクトホールを開ける際、絶
縁膜のエッチング速度が違っているのが普通である。斯
様な条件下ではコンタクトホールの形状が下方程広い逆
テーパー状に成ったり或いは庇が発生して仕舞い、その
後電極形成した時に電気的な導通がうまく取れない所謂
接触不良の原因となる。層間絶縁膜を効能的に焼き締め
るとこうした接触不良の発生を最小限に止められるので
有る。本例では露点が８０℃の水蒸気を含んだ酸素雰囲
気１気圧下にて３００℃１時間の熱処理を施す。単純な
熱処理に比べ、水蒸気を露点で３５℃程度から１００℃
程度含んだ酸素含有気体（酸素濃度は２５％程度から１
００％が好ましい）雰囲気下で圧力を０．５気圧程度か
ら１．５気圧程度として１００℃程度から４００℃程度
の温度で熱処理を３０分程度から６時間程度行うと、酸
化膜（下地保護膜、ゲート絶縁膜、層間絶縁膜等）の膜
質改善が進み、高電圧や高電流下でも安定に動作する信
頼性の高いトランジスタが得られる。層間絶縁膜形成後
ソース・ドレイン上にコンタクトホールを開孔し、ソー
ス・ドレイン取り出し電極３１７と配線をＰＶＤ法やＣ
ＶＤ法などで形成して薄膜トランジスタが完成する。Next, the interlayer insulating film 316 is formed by CVD or P
It is formed by the VD method. In this example, TEOS (Si- (O-C
H 2 —CH 3 ) 4 ), oxygen (O 2 ), and water (H 2 O) are used as source gases, and a film is formed to a thickness of 500 nm at a substrate surface temperature of 300 ° C. using argon as a diluent gas. After the formation of the interlayer insulating film, a heat treatment for several tens minutes to several hours is performed in an appropriate thermal environment of about 350 ° C. or less to perform the baking of the interlayer insulating film. 300 ° C to effectively bake the interlayer insulating film
The above temperatures are preferred. Normally, the film quality of the gate insulating film differs from that of the interlayer insulating film. Therefore, when contact holes are opened in the two insulating films after the formation of the interlayer insulating film, the etching rates of the insulating films are usually different. Under such conditions, the shape of the contact hole becomes inversely tapered as it goes downward, or an eave is formed, and the contact hole is cut off, which causes a so-called poor contact in which electrical conduction cannot be taken well when the electrode is formed. By effectively baking the interlayer insulating film, the occurrence of such contact failure can be minimized. In this example, heat treatment is performed at 300 ° C. for one hour under an atmosphere of oxygen containing steam having a dew point of 80 ° C. and 1 atm. Dew point is about 35 ℃ to 100 ℃ in comparison with simple heat treatment
Oxygen containing gas (oxygen concentration is about 25% to 1
When the pressure is about 0.5 to 1.5 atm and the heat treatment is performed at about 100 to 400 ° C. for about 30 minutes to 6 hours in an atmosphere, an oxide film (underlying protective film) is formed. , A gate insulating film, an interlayer insulating film, and the like), and a highly reliable transistor that operates stably even under a high voltage or a high current can be obtained. After forming the interlayer insulating film, a contact hole is formed on the source / drain, and the source / drain extraction electrode 317 and the wiring are connected by PVD or C
The thin film transistor is completed by being formed by the VD method or the like.
【００５６】[0056]
【発明の効果】従来の技術では、レーザー結晶化ｐｏｌ
ｙ−Ｓｉ膜中の欠陥、特に結晶粒界に存在する欠陥とＭ
ＯＳ界面の欠陥により、ＴＦＴの閾値電圧の増大および
キャリア移動度の低下が著しかった。しかし、以上述べ
て来た様に本発明の薄膜トランジスタの製造方法を用い
ることによってｐｏｌｙ−Ｓｉ膜のパターニングをおこ
なうこと無くレーザー結晶化、プラズマ処理、ゲート絶
縁膜形成が真空中一貫プロセスで実行することが可能と
なった。更に従来問題であった不純物の効率的な活性化
も同時に実現できる。結果として高移動度、低閾値電圧
の薄膜トランジスタの製造が可能となりトランジスタの
性能を飛躍的に高めることができる。According to the prior art, laser crystallization pol
Defects in the y-Si film, in particular, defects existing in crystal grain boundaries and M
Due to defects at the OS interface, the threshold voltage of the TFT was significantly increased and the carrier mobility was significantly reduced. However, as described above, by using the method of manufacturing a thin film transistor of the present invention, laser crystallization, plasma processing, and gate insulating film formation can be performed in an integrated process in vacuum without patterning the poly-Si film. Became possible. Further, efficient activation of impurities, which has conventionally been a problem, can be realized at the same time. As a result, a thin film transistor having a high mobility and a low threshold voltage can be manufactured, and the performance of the transistor can be dramatically improved.
【図１】本発明の薄膜トランジスタの製造方法を示した
工程断面図。FIG. 1 is a process sectional view showing a method for manufacturing a thin film transistor of the present invention.
【図２】レーザー照射方法を示した図。FIG. 2 is a diagram showing a laser irradiation method.
【図３】レーザー照射方法を示した図。FIG. 3 is a diagram showing a laser irradiation method.
【図４】従来の薄膜トランジスタの製造方法を示した工
程断面図。FIG. 4 is a process sectional view showing a conventional method for manufacturing a thin film transistor.
【図５】ＴＦＴ構造中の欠陥を示す断面図（模式図）。FIG. 5 is a cross-sectional view (schematic diagram) showing a defect in the TFT structure.
１０１、３０１．．．基板 １０２、３０２．．．下地絶縁膜 １０３、３０３．．．半導体膜 １０４、３０４．．．絶縁膜 １０７、３０７．．．レーザー光 １１０、３１０．．．結晶化半導体膜 １１３、３１３．．．ゲート絶縁膜 １１４、３１４．．．ゲート電極 １１５、３１５．．．ソース、ドレイン領域 １１６、３１６．．．層間絶縁膜 １１７、３１７．．．ソース、ドレイン電極 ３２０．．．素子分離領域 ３０９．．．ＲＦ電極 ３０８．．．プラズマ ３５０．．．真空中連続プロセス工程の範囲 101, 301. . . Substrate 102, 302. . . Base insulating film 103, 303. . . Semiconductor films 104, 304. . . Insulating film 107, 307. . . Laser light 110, 310. . . Crystallized semiconductor film 113, 313. . . Gate insulating film 114, 314. . . Gate electrode 115, 315. . . Source and drain regions 116, 316. . . Interlayer insulating film 117, 317. . . Source and drain electrodes 320. . . Element isolation region 309. . . RF electrode 308. . . Plasma 350. . . Range of continuous process steps in vacuum
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｆ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 627F
Claims (15)
純物領域とアクセプタ不純物領域のどちらかまたは両
方、および第３の不純物領域を形成し、しかる後に該非
晶質半導体に光照射をおこなう工程を有することを特徴
とする薄膜トランジスタの製造方法。1. A step of forming an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region, and a third impurity region in an amorphous semiconductor, and thereafter irradiating the amorphous semiconductor with light. A method for manufacturing a thin film transistor, comprising:
純物領域とアクセプタ不純物領域のどちらかまたは両
方、および第３の不純物領域を形成する工程、しかる後
に該非晶質半導体に光照射をおこなう工程、しかる後に
プラズマ処理をおこなう工程を有することを特徴とする
薄膜トランジスタの製造方法。2. A step of forming an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region, and a third impurity region in an amorphous semiconductor, and thereafter irradiating the amorphous semiconductor with light. A method for manufacturing a thin film transistor, comprising a step of performing a plasma treatment after that.
処理をおこなう工程は真空中連続でおこなうことを特徴
とする請求項２記載の薄膜トランジスタの製造方法。3. The method according to claim 2, wherein the step of performing light irradiation and the step of performing plasma processing are continuously performed in a vacuum.
おこなうことを特徴とする請求項２または３記載の薄膜
トランジスタの製造方法。4. The method according to claim 2, wherein the plasma processing is performed by oxygen plasma.
を希釈したプラズマによっておこなうことを特徴とする
請求項２、３または４記載の薄膜トランジスタの製造方
法。5. The method of manufacturing a thin film transistor according to claim 2, wherein said plasma treatment is performed by plasma obtained by diluting oxygen gas with an inert gas.
純物領域とアクセプタ不純物領域のどちらかまたは両
方、および第３の不純物領域を形成する工程、しかる後
に該非晶質半導体に光照射をおこなう工程、しかる後に
プラズマ処理をおこなう工程、しかる後に絶縁膜形成を
おこなう工程を有することを特徴とする薄膜トランジス
タの製造方法。6. A step of forming an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region, and a third impurity region in an amorphous semiconductor, and thereafter, irradiating the amorphous semiconductor with light. A method of manufacturing a thin film transistor, comprising: a step of performing a plasma treatment after that; and a step of forming an insulating film after that.
処理をおこなう工程および絶縁膜形成をおこなう工程は
真空中連続でおこなうことを特徴とする請求項６記載の
薄膜トランジスタの製造方法。7. The method of manufacturing a thin film transistor according to claim 6, wherein the step of performing light irradiation, the step of performing plasma treatment, and the step of forming an insulating film are performed continuously in a vacuum.
ナー不純物領域とアクセプタ不純物領域のどちらかまた
は両方、および第３の不純物領域を形成する工程、しか
る後に第１の非晶質半導体の上に第２の非晶質半導体を
形成する工程、しかる後に第１および第２の非晶質半導
体に光照射をおこなう工程、しかる後にプラズマ処理を
おこなう工程、しかる後に絶縁膜形成をおこなう工程を
有することを特徴とする薄膜トランジスタの製造方法。8. A step of forming an intrinsic semiconductor region, one or both of a donor impurity region and an acceptor impurity region, and a third impurity region in the first amorphous semiconductor, and thereafter, forming the first amorphous semiconductor Forming a second amorphous semiconductor thereon, then irradiating the first and second amorphous semiconductors with light, then performing a plasma treatment, and then forming an insulating film A method for manufacturing a thin film transistor, comprising:
処理をおこなう工程および絶縁膜形成をおこなう工程は
真空中連続でおこなうことを特徴とする請求項８記載の
薄膜トランジスタの製造方法。9. The method of manufacturing a thin film transistor according to claim 8, wherein the step of performing light irradiation, the step of performing plasma processing, and the step of forming an insulating film are performed continuously in a vacuum.
ｍ以下であることを特徴とする請求項８または９記載の
薄膜トランジスタの製造方法。10. The film thickness of the second amorphous semiconductor is 50 n
10. The method for manufacturing a thin film transistor according to claim 8, wherein m is equal to or less than m.
ることを特徴とする請求項１、２、３、４、５，６、
７、８、９または１０記載の薄膜トランジスタの製造方
法。11. The semiconductor device according to claim 1, wherein said third impurity is oxygen or nitrogen.
11. The method for producing a thin film transistor according to 7, 8, 9 or 10.
物領域および第３の不純物領域は、イオン注入法によっ
て形成されることを特徴とする請求項１、２、３、４、
５、６、７、８、９、１０または１１記載の薄膜トラン
ジスタの製造方法。12. The semiconductor device according to claim 1, wherein said donor impurity region, acceptor impurity region and third impurity region are formed by an ion implantation method.
The method for producing a thin film transistor according to 5, 6, 7, 8, 9, 10, or 11.
−３以上の不純物濃度を有することを特徴とする請求項
１、２、３、４、５、６、７、８、９、１０、１１また
は１２記載の薄膜トランジスタの製造方法。13. The method according to claim 13, wherein the third impurity region is 10 18 cm.
13. The method of manufacturing a thin film transistor according to claim 1, having an impurity concentration of -3 or more.
不純物領域の少なくとも一方は、不純物濃度が異なる領
域を有することを特徴とする請求項１、２、３、４、
５、６、７、８、９、１０、１１、１２または１３記載
の薄膜トランジスタの製造方法。14. The semiconductor device according to claim 1, wherein at least one of said donor impurity region and said acceptor impurity region has a region having a different impurity concentration.
The method for producing a thin film transistor according to 5, 6, 7, 8, 9, 10, 11, 12 or 13.
ておこなうことを特徴とする請求項１、２、３、４、
５、６、７、８、９、１０、１１、１２、１３または１
４記載の薄膜トランジスタの製造方法。15. The method according to claim 1, wherein the light irradiation is performed using an excimer laser.
5, 6, 7, 8, 9, 10, 11, 12, 13 or 1
5. The method for manufacturing a thin film transistor according to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221755A JP2001053277A (en) | 1999-08-04 | 1999-08-04 | Manufacture of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221755A JP2001053277A (en) | 1999-08-04 | 1999-08-04 | Manufacture of thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053277A true JP2001053277A (en) | 2001-02-23 |
Family
ID=16771708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11221755A Withdrawn JP2001053277A (en) | 1999-08-04 | 1999-08-04 | Manufacture of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053277A (en) |
-
1999
- 1999-08-04 JP JP11221755A patent/JP2001053277A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6455360B1 (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices | |
| EP1722403B1 (en) | Fabrication method for a thin film semiconductor device | |
| US6905920B2 (en) | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature | |
| JP2005203800A (en) | Method of manufacturing semiconductor device, active matrix substrate, and electronic apparatus | |
| JP3281431B2 (en) | Thin film transistor | |
| JP3925085B2 (en) | Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device | |
| JP4200530B2 (en) | Thin film transistor manufacturing method | |
| JP2004288864A (en) | Thin film semiconductor, manufacturing method thereof, electro-optical device and electronic equipment | |
| JPH10189449A (en) | Manufacture of crystallize semiconductor film and manufacture of thin-film transistor | |
| JP3680677B2 (en) | Semiconductor element manufacturing apparatus and semiconductor element manufacturing method | |
| JP2874271B2 (en) | Method for manufacturing semiconductor device | |
| JP3911947B2 (en) | Method for manufacturing field effect transistor | |
| JP4123410B2 (en) | Manufacturing method of semiconductor device | |
| JP2001053277A (en) | Manufacture of thin film transistor | |
| JP2001053278A (en) | Thin film transistor and manufacture of display device wherein it is used | |
| JPH04340724A (en) | Manufacture of thin film transistor | |
| JP2002237598A (en) | Manufacturing method of thin-film transistor | |
| JP2001060690A (en) | Manufacture of thin film transistor | |
| JP2004349581A (en) | Manufacturing method of thin film transistor, electrooptical device, and electronic apparatus | |
| JPH10200118A (en) | Manufacture of thin film transistor | |
| JP2005167280A (en) | Semiconductor device, active matrix substrate, and electronic equipment | |
| JP2002237600A (en) | Manufacturing method of thin-film transistor | |
| JP2002289862A (en) | Method for manufacturing semiconductor thin-film transistor | |
| JP2000277579A (en) | Method for testing crystallinity of semiconductor thin film | |
| JP2002237599A (en) | Manufacturing method of thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |