JP2001051643A - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法Info
- Publication number
- JP2001051643A JP2001051643A JP2000120744A JP2000120744A JP2001051643A JP 2001051643 A JP2001051643 A JP 2001051643A JP 2000120744 A JP2000120744 A JP 2000120744A JP 2000120744 A JP2000120744 A JP 2000120744A JP 2001051643 A JP2001051643 A JP 2001051643A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- display
- signal
- row
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 異なるアスペクト比での表示を行うには、そ
の駆動をなす駆動系にメモリやスキャンコンバータなど
の回路が必要となるため、その分高価なものになる。 【解決手段】 アクティブマトリクス型液晶表示装置に
おいて、垂直駆動系１３に論理制御回路１３３を付加
し、アスペクト比を切り替えるための黒色表示パルスＢ
ＬＫが与えられたときに画素部１１の上下（または、左
右）の所定領域の各画素２０を強制的にアクティブ状態
にし、そのアクティブ状態になった領域の各画素に対し
て黒レベル信号を一括して書き込む一方、それ以外の領
域の各画素２０に対してはＶスキャナ１３１の垂直走査
によって画素部１１の各画素を行単位で順にアクティブ
状態にしつつＨスキャナ１２１の水平走査によって各行
ごとに表示信号を書き込むようにする。
の駆動をなす駆動系にメモリやスキャンコンバータなど
の回路が必要となるため、その分高価なものになる。 【解決手段】 アクティブマトリクス型液晶表示装置に
おいて、垂直駆動系１３に論理制御回路１３３を付加
し、アスペクト比を切り替えるための黒色表示パルスＢ
ＬＫが与えられたときに画素部１１の上下（または、左
右）の所定領域の各画素２０を強制的にアクティブ状態
にし、そのアクティブ状態になった領域の各画素に対し
て黒レベル信号を一括して書き込む一方、それ以外の領
域の各画素２０に対してはＶスキャナ１３１の垂直走査
によって画素部１１の各画素を行単位で順にアクティブ
状態にしつつＨスキャナ１２１の水平走査によって各行
ごとに表示信号を書き込むようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置およびそ
の駆動方法に関し、特に異なったアスペクト比での表示
が可能な表示装置およびその駆動方法に関する。
の駆動方法に関し、特に異なったアスペクト比での表示
が可能な表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】近年、アスペクト比が４：３の標準のテ
レビジョン方式（ＮＴＳＣ方式など）に対して、アスペ
クト比が１６：９のいわゆるワイドビジョン（ハイビジ
ョン）が開発され、これに伴ってワイドビジョン用の撮
影モードを持ったビデオカメラ装置も発売されている。
したがって、標準のテレビジョン方式に対応したアスペ
クト比が４：３の画面を有する表示装置において、１
６：９のワイドビジョン対応の表示が行えることが望ま
れている。
レビジョン方式（ＮＴＳＣ方式など）に対して、アスペ
クト比が１６：９のいわゆるワイドビジョン（ハイビジ
ョン）が開発され、これに伴ってワイドビジョン用の撮
影モードを持ったビデオカメラ装置も発売されている。
したがって、標準のテレビジョン方式に対応したアスペ
クト比が４：３の画面を有する表示装置において、１
６：９のワイドビジョン対応の表示が行えることが望ま
れている。
【０００３】なお、ワイドビジョンには、大画面のディ
スプレイが必要となる。大画面のディスプレイとして
は、場所をとらない液晶表示装置（liquid crystal dis
play；ＬＣＤ）やＥＬ（electroluminescence；エレク
トロルミネセンス）表示装置などのパネルディスプレイ
が最適である。また、液晶表示装置は、原理的に、駆動
電力をあまり要しない特性を有することから、ビデオカ
メラ装置の電子ビューファインダー（ＥＶＦ；Electric
al View Finder）などにも用いられている。
スプレイが必要となる。大画面のディスプレイとして
は、場所をとらない液晶表示装置（liquid crystal dis
play；ＬＣＤ）やＥＬ（electroluminescence；エレク
トロルミネセンス）表示装置などのパネルディスプレイ
が最適である。また、液晶表示装置は、原理的に、駆動
電力をあまり要しない特性を有することから、ビデオカ
メラ装置の電子ビューファインダー（ＥＶＦ；Electric
al View Finder）などにも用いられている。
【０００４】ところで、上述したように、アスペクト比
が異なるテレビジョン方式に対応できるようにするため
には、テレビジョン方式に応じてアスペクト比を切り替
えるようにする必要がある。そのため、例えば、特開平
５−１９９４８２号公報に開示の液晶表示装置では、画
素が行列状に配列されてなる有効表示領域において、そ
の上端部および下端部の所定数の画素について画素の走
査電極の電位を信号電極の電位と等しくするようにして
いた。また、特開平８−３１４４２１号公報に開示の液
晶表示装置では、有効表示領域の上端部および下端部の
所定数の走査線に黒色情報を書き込む処理を行うように
していた。
が異なるテレビジョン方式に対応できるようにするため
には、テレビジョン方式に応じてアスペクト比を切り替
えるようにする必要がある。そのため、例えば、特開平
５−１９９４８２号公報に開示の液晶表示装置では、画
素が行列状に配列されてなる有効表示領域において、そ
の上端部および下端部の所定数の画素について画素の走
査電極の電位を信号電極の電位と等しくするようにして
いた。また、特開平８−３１４４２１号公報に開示の液
晶表示装置では、有効表示領域の上端部および下端部の
所定数の走査線に黒色情報を書き込む処理を行うように
していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たいずれの従来技術の場合にも、異なるアスペクト比で
の表示を行うには、その駆動をなす駆動系にメモリやス
キャンコンバータなどの回路が必要となるため、その分
高価なものになるという問題があった。ことに、ビデオ
カメラ装置のＥＶＦなどに用いられる液晶表示装置で
は、装置の簡易化、低消費電力化が強く望まれているこ
とから、異なったアスペクト比での表示を、できるだけ
簡単な構成で廉価に実現したという要求がある。
たいずれの従来技術の場合にも、異なるアスペクト比で
の表示を行うには、その駆動をなす駆動系にメモリやス
キャンコンバータなどの回路が必要となるため、その分
高価なものになるという問題があった。ことに、ビデオ
カメラ装置のＥＶＦなどに用いられる液晶表示装置で
は、装置の簡易化、低消費電力化が強く望まれているこ
とから、異なったアスペクト比での表示を、できるだけ
簡単な構成で廉価に実現したという要求がある。
【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、異なったアスペクト
比での表示を、簡単な構成にて廉価でかつ低消費電力で
実現可能な表示装置およびその駆動方法を提供すること
にある。
であり、その目的とするところは、異なったアスペクト
比での表示を、簡単な構成にて廉価でかつ低消費電力で
実現可能な表示装置およびその駆動方法を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明による表示装置
は、画素が行列状に配列されてなる画素部と、この画素
部の各画素を行単位で順にアクティブ状態にする垂直駆
動系と、制御信号が与えられたときに画素部の上下また
は左右の所定領域の各画素を強制的にアクティブ状態に
する制御回路と、この制御回路の制御によってアクティ
ブ状態になった領域の各画素に対して所定の輝度レベル
信号を一括して書き込むとともに、それ以外の領域の各
画素に対しては垂直駆動系によって順にアクティブ状態
された行ごとに表示信号を書き込む水平駆動系とを備え
た構成となっている。
は、画素が行列状に配列されてなる画素部と、この画素
部の各画素を行単位で順にアクティブ状態にする垂直駆
動系と、制御信号が与えられたときに画素部の上下また
は左右の所定領域の各画素を強制的にアクティブ状態に
する制御回路と、この制御回路の制御によってアクティ
ブ状態になった領域の各画素に対して所定の輝度レベル
信号を一括して書き込むとともに、それ以外の領域の各
画素に対しては垂直駆動系によって順にアクティブ状態
された行ごとに表示信号を書き込む水平駆動系とを備え
た構成となっている。
【０００８】上記構成の表示装置において、制御回路
は、アスペクト比を例えば４：３の表示画面から１６：
９の表示画面に切り替えるための制御信号が与えられる
と、画素部の上下（または、左右）の所定領域の各画素
を、垂直駆動系の垂直走査に関係なく強制的にアクティ
ブ状態にする。このとき、水平駆動系は、所定の輝度レ
ベル信号を画素部に供給する。これにより、画素部の上
下（または、画素部の左右）の所定領域の各画素には所
定の輝度レベル信号が一括して書き込まれる。一方、所
定領域以外の領域においては、垂直駆動系の垂直走査に
よって各画素が行単位で順にアクティブにされるととも
に、水平駆動系の水平走査によって行ごとに表示信号が
書き込まれる。
は、アスペクト比を例えば４：３の表示画面から１６：
９の表示画面に切り替えるための制御信号が与えられる
と、画素部の上下（または、左右）の所定領域の各画素
を、垂直駆動系の垂直走査に関係なく強制的にアクティ
ブ状態にする。このとき、水平駆動系は、所定の輝度レ
ベル信号を画素部に供給する。これにより、画素部の上
下（または、画素部の左右）の所定領域の各画素には所
定の輝度レベル信号が一括して書き込まれる。一方、所
定領域以外の領域においては、垂直駆動系の垂直走査に
よって各画素が行単位で順にアクティブにされるととも
に、水平駆動系の水平走査によって行ごとに表示信号が
書き込まれる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係るアクティブマトリクス型液晶表示装置の
構成例を示す概略構成図である。
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係るアクティブマトリクス型液晶表示装置の
構成例を示す概略構成図である。
【００１０】図１において、本実施形態に係るアクティ
ブマトリクス型液晶表示装置は、後述するように画素が
行列状（マトリクス状）に配置されてなる画素部（有効
画素領域）１１と、画素部１１の例えば上側に配置さ
れ、各画素への表示データの書き込みを点順次で行う水
平（Ｈ）駆動系１２と、画素部１１の例えば左側に配置
され、各画素を行単位で選択する垂直（Ｖ）駆動系１３
とを備えた構成となっている。
ブマトリクス型液晶表示装置は、後述するように画素が
行列状（マトリクス状）に配置されてなる画素部（有効
画素領域）１１と、画素部１１の例えば上側に配置さ
れ、各画素への表示データの書き込みを点順次で行う水
平（Ｈ）駆動系１２と、画素部１１の例えば左側に配置
され、各画素を行単位で選択する垂直（Ｖ）駆動系１３
とを備えた構成となっている。
【００１１】画素部１１は、２枚の透明絶縁基板（例え
ば、ガラス基板）間に液晶材料が封入されることによっ
て作製される。この画素部１１において、行列状に配置
された各画素２０は、スイッチング素子であるポリシリ
コンＴＦＴ（thin film transistor；薄膜トランジス
タ）２１と、このＴＦＴ２１のドレイン電極に画素電極
が接続された液晶セル２２と、ＴＦＴ２１のドレイン電
極に一方の電極が接続された補助キャパシタ２３とから
構成されている。
ば、ガラス基板）間に液晶材料が封入されることによっ
て作製される。この画素部１１において、行列状に配置
された各画素２０は、スイッチング素子であるポリシリ
コンＴＦＴ（thin film transistor；薄膜トランジス
タ）２１と、このＴＦＴ２１のドレイン電極に画素電極
が接続された液晶セル２２と、ＴＦＴ２１のドレイン電
極に一方の電極が接続された補助キャパシタ２３とから
構成されている。
【００１２】この画素構造において、各画素２０のＴＦ
Ｔ２１は、そのゲート電極が垂直方向（行方向）の画素
数Ｙ（以下、垂直画素数Ｙと称す）に対応したｙ行分の
ゲートライン２４-1，２４-2，……，２４-y-1，２４-y
の各々にそれぞれ接続され、かつそのソース電極が水平
方向（列方向）の画素数Ｘ（以下、水平画素数Ｘと称
す）に対応したｘ列分の信号ライン２５-1，２５-2，…
…，２５-x-1，２５-xの各々にそれぞれ接続されてい
る。また、液晶セル２２の対向電極および補助キャパシ
タ２３の他方の電極は、コモン電圧ＶＣＯＭが与えられ
るコモンライン２６に接続されている。
Ｔ２１は、そのゲート電極が垂直方向（行方向）の画素
数Ｙ（以下、垂直画素数Ｙと称す）に対応したｙ行分の
ゲートライン２４-1，２４-2，……，２４-y-1，２４-y
の各々にそれぞれ接続され、かつそのソース電極が水平
方向（列方向）の画素数Ｘ（以下、水平画素数Ｘと称
す）に対応したｘ列分の信号ライン２５-1，２５-2，…
…，２５-x-1，２５-xの各々にそれぞれ接続されてい
る。また、液晶セル２２の対向電極および補助キャパシ
タ２３の他方の電極は、コモン電圧ＶＣＯＭが与えられ
るコモンライン２６に接続されている。
【００１３】水平駆動系１２は、水平画素数Ｘに対応し
た段数のシフトレジスタからなるＨスキャナ１２１と、
水平画素数Ｘに対応して設けられたｘ個の水平スイッチ
１２２-1〜１２２-xとを有する構成となっている。Ｈス
キャナ１２１は、水平スタートパルスＨｓｔを水平クロ
ックＨｃｋに同期して順に転送することによって得られ
る各段の転送パルスを水平走査パルスとして順に出力す
る。水平スイッチ１２２-1〜１２２-nは例えばＭＯＳト
ランジスタからなり、Ｈスキャナ１２１から順に出力さ
れる水平走査パルスに応答して順次オン状態となること
で、表示データを画素部１１の信号ライン２５-1〜２５
-nに供給する。
た段数のシフトレジスタからなるＨスキャナ１２１と、
水平画素数Ｘに対応して設けられたｘ個の水平スイッチ
１２２-1〜１２２-xとを有する構成となっている。Ｈス
キャナ１２１は、水平スタートパルスＨｓｔを水平クロ
ックＨｃｋに同期して順に転送することによって得られ
る各段の転送パルスを水平走査パルスとして順に出力す
る。水平スイッチ１２２-1〜１２２-nは例えばＭＯＳト
ランジスタからなり、Ｈスキャナ１２１から順に出力さ
れる水平走査パルスに応答して順次オン状態となること
で、表示データを画素部１１の信号ライン２５-1〜２５
-nに供給する。
【００１４】垂直駆動系１３は、アスペクト比が４：３
の標準テレビジョン信号に対応した標準モードからアス
ペクト比が例えば１６：９のワイドビジョンに対応した
ワイドモードに切り替える際に、画面の上下部分に所定
の色（本例では、黒色）を表示するための駆動が可能な
構成となっている。なお、ここでは、説明を簡単にする
ために、画面の上下２行分ずつについて黒色表示を行う
場合を例にとって説明するものとする。
の標準テレビジョン信号に対応した標準モードからアス
ペクト比が例えば１６：９のワイドビジョンに対応した
ワイドモードに切り替える際に、画面の上下部分に所定
の色（本例では、黒色）を表示するための駆動が可能な
構成となっている。なお、ここでは、説明を簡単にする
ために、画面の上下２行分ずつについて黒色表示を行う
場合を例にとって説明するものとする。
【００１５】具体的には、垂直駆動系１３は、垂直画素
数Ｙに対応した段数のシフトレジスタからなるＶスキャ
ナ１３１と、垂直画素数Ｙに対応して設けられたｙ個の
ＮＡＮＤ回路１３２-1〜１３２-yからなる論理制御回路
１３３とを有する構成となっている。Ｖスキャナ１３１
は、垂直スタートパルスＶｓｔを垂直クロックＶｃｋに
同期して順に転送することによって得られる各段の転送
パルスを垂直走査パルスとして順に出力する。ここで、
垂直走査パルスは、論理回路１３３に入力する際に低レ
ベル（Ｌレベル）がアクティブ（アクティブ“Ｌ”）と
なるように設計されている。
数Ｙに対応した段数のシフトレジスタからなるＶスキャ
ナ１３１と、垂直画素数Ｙに対応して設けられたｙ個の
ＮＡＮＤ回路１３２-1〜１３２-yからなる論理制御回路
１３３とを有する構成となっている。Ｖスキャナ１３１
は、垂直スタートパルスＶｓｔを垂直クロックＶｃｋに
同期して順に転送することによって得られる各段の転送
パルスを垂直走査パルスとして順に出力する。ここで、
垂直走査パルスは、論理回路１３３に入力する際に低レ
ベル（Ｌレベル）がアクティブ（アクティブ“Ｌ”）と
なるように設計されている。
【００１６】論理制御回路１３３において、ＮＡＮＤ回
路１３２-1〜１３２-yの各々には、その一方の入力とし
てＶスキャナ１３１から出力される垂直走査パルスが順
に与えられる。そして、画素部１１の黒色表示領域を担
う上側２行分に対応するＮＡＮＤ回路１３２-1，１３２
-2と下側２行分に対応するＮＡＮＤ回路１３２-y-1，１
３２-yの各々には、アクティブ“Ｌ”の上下黒色表示パ
ルスＢＬＫが共通に与えられる。この上下黒色表示パル
スＢＬＫは、アスペクト比の切り替えを制御するための
制御信号である。また、画素部１１の黒色表示領域以
外、即ち中央部の有効表示領域を担う３行目〜（ｙ−
２）行目に対応するＮＡＮＤ回路１３２-3〜１３２-y-2
の各々には電源電圧ＶＤＤが共通に与えられる。
路１３２-1〜１３２-yの各々には、その一方の入力とし
てＶスキャナ１３１から出力される垂直走査パルスが順
に与えられる。そして、画素部１１の黒色表示領域を担
う上側２行分に対応するＮＡＮＤ回路１３２-1，１３２
-2と下側２行分に対応するＮＡＮＤ回路１３２-y-1，１
３２-yの各々には、アクティブ“Ｌ”の上下黒色表示パ
ルスＢＬＫが共通に与えられる。この上下黒色表示パル
スＢＬＫは、アスペクト比の切り替えを制御するための
制御信号である。また、画素部１１の黒色表示領域以
外、即ち中央部の有効表示領域を担う３行目〜（ｙ−
２）行目に対応するＮＡＮＤ回路１３２-3〜１３２-y-2
の各々には電源電圧ＶＤＤが共通に与えられる。
【００１７】上記構成の論理制御回路１３３において、
上側２行分に対応するＮＡＮＤ回路１３２-1，１３２-2
と下側２行分に対応するＮＡＮＤ回路１３２-y-1，１３
２-yは、アスペクト比１６：９の表示の際には黒色表示
を行い、アスペクト比４：３の表示の際には有効表示を
行う回路部分（以下、黒枠表示回路部Ａと称す）とな
り、３行目〜（ｙ−２）行目に対応するＮＡＮＤ回路１
３２-3〜１３２-y-2は、アスペクト比に関係なく常時有
効表示を行う回路部分（以下、有効表示回路部Ｂと称
す）となる。
上側２行分に対応するＮＡＮＤ回路１３２-1，１３２-2
と下側２行分に対応するＮＡＮＤ回路１３２-y-1，１３
２-yは、アスペクト比１６：９の表示の際には黒色表示
を行い、アスペクト比４：３の表示の際には有効表示を
行う回路部分（以下、黒枠表示回路部Ａと称す）とな
り、３行目〜（ｙ−２）行目に対応するＮＡＮＤ回路１
３２-3〜１３２-y-2は、アスペクト比に関係なく常時有
効表示を行う回路部分（以下、有効表示回路部Ｂと称
す）となる。
【００１８】図２は、黒枠表示回路部Ａ（ＮＡＮＤ回路
１３２-1，１３２-2，１３２-y-1，１３２-y）および有
効表示回路部Ｂ（ＮＡＮＤ回路１３２-3〜１３２-y-2）
の具体的な回路構成例を示す回路図である。
１３２-1，１３２-2，１３２-y-1，１３２-y）および有
効表示回路部Ｂ（ＮＡＮＤ回路１３２-3〜１３２-y-2）
の具体的な回路構成例を示す回路図である。
【００１９】図２において、黒枠表示回路部Ａは、正側
電源（Ｖｄｄ）ライン１４と負側電源（Ｖｓｓ）ライン
１５との間に直列に接続されたｐ型ＦＥＴ３１およびｎ
型ＦＥＴ３２，３３と、ｐ型ＦＥＴ３１に対して並列に
接続されたｐ型ＦＥＴ３４とから構成されている。そし
て、ｐ型ＦＥＴ３１およびｎ型ＦＥＴ３２の各ゲート電
極は、インバータＩＮＶを介して上下黒色表示パルスＢ
ＬＫが与えられる制御ライン１６に共通に接続されてい
る。また、ｎ型ＦＥＴ３３およびｐ型ＦＥＴ３４の各ゲ
ート電極には、Ｖスキャナ１３１から出力される２行目
の垂直走査パルスが与えられる。
電源（Ｖｄｄ）ライン１４と負側電源（Ｖｓｓ）ライン
１５との間に直列に接続されたｐ型ＦＥＴ３１およびｎ
型ＦＥＴ３２，３３と、ｐ型ＦＥＴ３１に対して並列に
接続されたｐ型ＦＥＴ３４とから構成されている。そし
て、ｐ型ＦＥＴ３１およびｎ型ＦＥＴ３２の各ゲート電
極は、インバータＩＮＶを介して上下黒色表示パルスＢ
ＬＫが与えられる制御ライン１６に共通に接続されてい
る。また、ｎ型ＦＥＴ３３およびｐ型ＦＥＴ３４の各ゲ
ート電極には、Ｖスキャナ１３１から出力される２行目
の垂直走査パルスが与えられる。
【００２０】有効表示回路部Ｂは、Ｖｄｄライン１４と
Ｖｓｓライン１５との間に直列に接続されたｐ型ＦＥＴ
４１およびｎ型ＦＥＴ４２，４３と、ｐ型ＦＥＴ４１に
対して並列に接続されたｐ型ＦＥＴ４４とから構成され
ている。そして、ｐ型ＦＥＴ４１およびｎ型ＦＥＴ４２
の各ゲート電極は、Ｖｄｄライン１４に共通に接続され
ている。また、ｎ型ＦＥＴ４３およびｐ型ＦＥＴ４４の
各ゲート電極には、Ｖスキャナ１３１から出力される３
行目の垂直走査パルスが与えられる。
Ｖｓｓライン１５との間に直列に接続されたｐ型ＦＥＴ
４１およびｎ型ＦＥＴ４２，４３と、ｐ型ＦＥＴ４１に
対して並列に接続されたｐ型ＦＥＴ４４とから構成され
ている。そして、ｐ型ＦＥＴ４１およびｎ型ＦＥＴ４２
の各ゲート電極は、Ｖｄｄライン１４に共通に接続され
ている。また、ｎ型ＦＥＴ４３およびｐ型ＦＥＴ４４の
各ゲート電極には、Ｖスキャナ１３１から出力される３
行目の垂直走査パルスが与えられる。
【００２１】ここまでは、説明を簡単にするために、画
面の上下２行分ずつについて黒色表示を行うものとして
説明してきた。実際には、水平画素数をＸ、垂直画素数
をＹとし、水平方向と垂直方向の画素ピッチを同じとす
ると、アスペクト比が４：３の画面では３／４・Ｘ＝Ｙ
である。
面の上下２行分ずつについて黒色表示を行うものとして
説明してきた。実際には、水平画素数をＸ、垂直画素数
をＹとし、水平方向と垂直方向の画素ピッチを同じとす
ると、アスペクト比が４：３の画面では３／４・Ｘ＝Ｙ
である。
【００２２】これに対して、１６：９のアスペクト比を
実現するために、論理制御回路１３３において、Ｖスキ
ャナ１３１の初段から（１／８・Ｙ）段までと、（７／
８・Ｙ＋１）段から最終段までに対応するＮＡＮＤ回路
の各々を黒枠表示回路部Ａで構成し、それ以外のＮＡＮ
Ｄ回路の各々を有効表示回路部Ｂで構成するようにす
る。
実現するために、論理制御回路１３３において、Ｖスキ
ャナ１３１の初段から（１／８・Ｙ）段までと、（７／
８・Ｙ＋１）段から最終段までに対応するＮＡＮＤ回路
の各々を黒枠表示回路部Ａで構成し、それ以外のＮＡＮ
Ｄ回路の各々を有効表示回路部Ｂで構成するようにす
る。
【００２３】一例として、画素部１１が水平画素数Ｘ＝
３２０、垂直画素数Ｙ＝２４０の画素配列の場合を考え
ると、Ｖスキャナ１３１の初段から３０段までと、２１
１段から最終段までのＮＡＮＤ回路を黒枠表示回路部Ａ
で構成し、３１段から２１０段までのＮＡＮＤ回路を有
効表示回路部Ｂで構成するようにする。なお、水平／垂
直方向の画素サイズが異なれば、上記の段数の定義は異
なる。
３２０、垂直画素数Ｙ＝２４０の画素配列の場合を考え
ると、Ｖスキャナ１３１の初段から３０段までと、２１
１段から最終段までのＮＡＮＤ回路を黒枠表示回路部Ａ
で構成し、３１段から２１０段までのＮＡＮＤ回路を有
効表示回路部Ｂで構成するようにする。なお、水平／垂
直方向の画素サイズが異なれば、上記の段数の定義は異
なる。
【００２４】図３、Ｖスキャナ１３１に入力される垂直
スタートパルスＶｓｔおよび垂直クロックパルスＶｃｋ
に対する１６：９表示時および４：３表示時における上
下黒色表示パルスＢＬＫのタイミング関係の一例を示す
タイミングチャートである。このタイミングチャートか
ら明らかなように、４：３表示時の上下黒色表示パルス
ＢＬＫは常に“Ｌ”レベルの状態となり、１６：９表示
時の上下黒色表示パルスＢＬＫは黒色表示領域で“Ｈ”
レベルとなり、有効表示領域で“Ｌ”レベルとなるよう
にタイミング関係を設定する。
スタートパルスＶｓｔおよび垂直クロックパルスＶｃｋ
に対する１６：９表示時および４：３表示時における上
下黒色表示パルスＢＬＫのタイミング関係の一例を示す
タイミングチャートである。このタイミングチャートか
ら明らかなように、４：３表示時の上下黒色表示パルス
ＢＬＫは常に“Ｌ”レベルの状態となり、１６：９表示
時の上下黒色表示パルスＢＬＫは黒色表示領域で“Ｈ”
レベルとなり、有効表示領域で“Ｌ”レベルとなるよう
にタイミング関係を設定する。
【００２５】次に、上記構成の画素部１１（Ｘ＝３２
０，Ｙ＝２４０）に対して、アスペクト比が４：３の表
示時と１６：９の表示時とのそれぞれの具体的な表示動
作について説明する。
０，Ｙ＝２４０）に対して、アスペクト比が４：３の表
示時と１６：９の表示時とのそれぞれの具体的な表示動
作について説明する。
【００２６】先ず、アスペクト比が４：３の表示時に
は、図４に示すように、上下黒色表示パルスＢＬＫを常
に“Ｌ”レベルとし、これをＮＡＮＤ回路１３２-1〜１
３２-30，１３２-211〜１３２-240の各一方の入力（否
定入力）とする。なお、ＮＡＮＤ回路１３２-31〜１３
２-210の各一方の入力には電源電圧Ｖｄｄが与えられて
いる。
は、図４に示すように、上下黒色表示パルスＢＬＫを常
に“Ｌ”レベルとし、これをＮＡＮＤ回路１３２-1〜１
３２-30，１３２-211〜１３２-240の各一方の入力（否
定入力）とする。なお、ＮＡＮＤ回路１３２-31〜１３
２-210の各一方の入力には電源電圧Ｖｄｄが与えられて
いる。
【００２７】この状態において、Ｖスキャナ１３１から
順次出力されるアクティブ“Ｌ”の垂直走査パルスがＮ
ＡＮＤ回路１３２-1〜１３２-240の他方の入力に与えら
れることにより、これらＮＡＮＤ回路１３２-1〜１３２
-240の出力が順次“Ｈ”レベルとなり、画素部１１の各
ゲートライン（図１のゲートライン２４-1〜２４-yに相
当）を順次アクティブにする。
順次出力されるアクティブ“Ｌ”の垂直走査パルスがＮ
ＡＮＤ回路１３２-1〜１３２-240の他方の入力に与えら
れることにより、これらＮＡＮＤ回路１３２-1〜１３２
-240の出力が順次“Ｈ”レベルとなり、画素部１１の各
ゲートライン（図１のゲートライン２４-1〜２４-yに相
当）を順次アクティブにする。
【００２８】一方、水平駆動系１２では、垂直駆動系１
３での垂直走査によって順に選択される行ごとに、Ｈス
キャナ１２１から順に出力される水平走査パルスに応答
して水平スイッチ１２２-1〜１２２-xが順次オン状態と
なることで、表示データを画素部１１の信号ライン（図
１の信号ライン２５-1〜２５-xに相当）に供給する。こ
れにより、画素部１１の各画素に対して１行目から２４
０行目まで行ごとに点順次で表示データの書き込みが行
われる。その結果、アスペクト比が４：３の表示画像が
構築される。
３での垂直走査によって順に選択される行ごとに、Ｈス
キャナ１２１から順に出力される水平走査パルスに応答
して水平スイッチ１２２-1〜１２２-xが順次オン状態と
なることで、表示データを画素部１１の信号ライン（図
１の信号ライン２５-1〜２５-xに相当）に供給する。こ
れにより、画素部１１の各画素に対して１行目から２４
０行目まで行ごとに点順次で表示データの書き込みが行
われる。その結果、アスペクト比が４：３の表示画像が
構築される。
【００２９】次に、アスペクト比が１６：９の表示時に
おいて、黒色表示領域の表示期間では、図５に示すよう
に、上下黒色表示パルスＢＬＫを“Ｈ”レベルとし、こ
れをＮＡＮＤ回路１３２-1〜１３２-30およびＮＡＮＤ
回路１３２-211〜１３２-240の各否定入力とする。これ
により、ＮＡＮＤ回路１３２-1〜１３２-30およびＮＡ
ＮＤ回路１３２-211〜１３２-240の各出力が“Ｈ”レベ
ルとなり、上下の黒色表示領域の各ゲートラインをアク
ティブにする。
おいて、黒色表示領域の表示期間では、図５に示すよう
に、上下黒色表示パルスＢＬＫを“Ｈ”レベルとし、こ
れをＮＡＮＤ回路１３２-1〜１３２-30およびＮＡＮＤ
回路１３２-211〜１３２-240の各否定入力とする。これ
により、ＮＡＮＤ回路１３２-1〜１３２-30およびＮＡ
ＮＤ回路１３２-211〜１３２-240の各出力が“Ｈ”レベ
ルとなり、上下の黒色表示領域の各ゲートラインをアク
ティブにする。
【００３０】一方、黒色表示領域の表示期間において
は、表示信号として黒レベル信号を水平駆動系１２に入
力する。そして、Ｈスキャナ１２１から順に出力される
水平走査パルスに応答して水平スイッチ１２２-1〜１２
２-xが順次オン状態となり、黒レベル信号を画素部１１
の信号ラインに供給することで、ゲートラインがアクテ
ィブとなっている上下の黒色表示領域の各画素に対して
黒レベル信号の書き込みが一括して行われる。
は、表示信号として黒レベル信号を水平駆動系１２に入
力する。そして、Ｈスキャナ１２１から順に出力される
水平走査パルスに応答して水平スイッチ１２２-1〜１２
２-xが順次オン状態となり、黒レベル信号を画素部１１
の信号ラインに供給することで、ゲートラインがアクテ
ィブとなっている上下の黒色表示領域の各画素に対して
黒レベル信号の書き込みが一括して行われる。
【００３１】なお、１６：９の表示モードに入ること
で、４：３の表示モードの場合と同様に、垂直駆動系１
３での垂直走査が行われる。しかし、黒色表示領域の表
示期間においては、“Ｈ”レベルの上下黒色表示パルス
ＢＬＫによってＮＡＮＤ回路１３２-1〜１３２-30およ
びＮＡＮＤ回路１３２-211〜１３２-240の各出力が強制
的に“Ｈ”レベルとなっているため、上下の黒色表示領
域の各画素に対して黒レベル信号の書き込みが一括して
行われるのである。
で、４：３の表示モードの場合と同様に、垂直駆動系１
３での垂直走査が行われる。しかし、黒色表示領域の表
示期間においては、“Ｈ”レベルの上下黒色表示パルス
ＢＬＫによってＮＡＮＤ回路１３２-1〜１３２-30およ
びＮＡＮＤ回路１３２-211〜１３２-240の各出力が強制
的に“Ｈ”レベルとなっているため、上下の黒色表示領
域の各画素に対して黒レベル信号の書き込みが一括して
行われるのである。
【００３２】垂直走査が進み、有効表示領域の表示期間
に入ると、図６に示すように、上下黒色表示パルスＢＬ
Ｋを“Ｌ”レベルとし、これをＮＡＮＤ回路１３２-1〜
１３２-30およびＮＡＮＤ回路１３２-211〜１３２-240
の各否定入力とする。これにより、ＮＡＮＤ回路１３２
-1〜１３２-30およびＮＡＮＤ回路１３２-211〜１３２-
240の各出力が“Ｌ”レベルとなり、上下の黒色表示領
域の各ゲートラインを非アクティブにする。
に入ると、図６に示すように、上下黒色表示パルスＢＬ
Ｋを“Ｌ”レベルとし、これをＮＡＮＤ回路１３２-1〜
１３２-30およびＮＡＮＤ回路１３２-211〜１３２-240
の各否定入力とする。これにより、ＮＡＮＤ回路１３２
-1〜１３２-30およびＮＡＮＤ回路１３２-211〜１３２-
240の各出力が“Ｌ”レベルとなり、上下の黒色表示領
域の各ゲートラインを非アクティブにする。
【００３３】そして、有効表示領域の表示期間では、当
該表示領域を担うＮＡＮＤ回路１３２-31〜１３２-210
の各一方の入力には電源電圧Ｖｄｄが与えられているこ
とから、Ｖスキャナ１３１から順次出力されるアクティ
ブ“Ｌ”の垂直走査パルスがＮＡＮＤ回路１３２-31〜
１３２-210の他方の入力に与えられることにより、これ
らＮＡＮＤ回路１３２-31〜１３２-210の出力が順次
“Ｈ”レベルとなり、有効画素領域の各ゲートラインを
順次アクティブにする。
該表示領域を担うＮＡＮＤ回路１３２-31〜１３２-210
の各一方の入力には電源電圧Ｖｄｄが与えられているこ
とから、Ｖスキャナ１３１から順次出力されるアクティ
ブ“Ｌ”の垂直走査パルスがＮＡＮＤ回路１３２-31〜
１３２-210の他方の入力に与えられることにより、これ
らＮＡＮＤ回路１３２-31〜１３２-210の出力が順次
“Ｈ”レベルとなり、有効画素領域の各ゲートラインを
順次アクティブにする。
【００３４】一方、有効表示領域の表示期間では、表示
信号として通常の画像信号を水平駆動系１２に入力す
る。そして、水平駆動系１２において、垂直駆動系１３
での垂直走査によって順に選択される行ごとに、Ｈスキ
ャナ１２１から順に出力される水平走査パルスに応答し
て水平スイッチ１２２-1〜１２２-xが順次オン状態とな
ることで、画像信号を画素部１１の信号ラインに供給す
る。
信号として通常の画像信号を水平駆動系１２に入力す
る。そして、水平駆動系１２において、垂直駆動系１３
での垂直走査によって順に選択される行ごとに、Ｈスキ
ャナ１２１から順に出力される水平走査パルスに応答し
て水平スイッチ１２２-1〜１２２-xが順次オン状態とな
ることで、画像信号を画素部１１の信号ラインに供給す
る。
【００３５】これにより、有効表示領域、即ち３１行目
から２１０行目の各画素に対して行ごとに点順次で画像
信号の書き込みが行われる。その結果、画素部１１の上
下の黒色表示領域に対して黒レベル信号が書き込まれ、
画素部１１の中央部の有効表示領域には通常の画像信号
が書き込まれるため、アスペクト比が１６：９の表示画
像が構築される。
から２１０行目の各画素に対して行ごとに点順次で画像
信号の書き込みが行われる。その結果、画素部１１の上
下の黒色表示領域に対して黒レベル信号が書き込まれ、
画素部１１の中央部の有効表示領域には通常の画像信号
が書き込まれるため、アスペクト比が１６：９の表示画
像が構築される。
【００３６】上述したように、本実施形態に係るアクテ
ィブマトリクス型液晶表示装置においては、垂直駆動系
１３に論理制御回路１３３を付加するとともに、アスペ
クト比を切り替えるための制御信号として黒色表示パル
スＢＬＫを外部から入力するようにしたことにより、外
部から制御するためのコントロール端子を１個追加する
だけの簡単な構成で済むため、異なったアスペクト比
（ここでは、４：３／１６：９）での表示を、簡単な構
成にて廉価でかつ低消費電力で実現できる。
ィブマトリクス型液晶表示装置においては、垂直駆動系
１３に論理制御回路１３３を付加するとともに、アスペ
クト比を切り替えるための制御信号として黒色表示パル
スＢＬＫを外部から入力するようにしたことにより、外
部から制御するためのコントロール端子を１個追加する
だけの簡単な構成で済むため、異なったアスペクト比
（ここでは、４：３／１６：９）での表示を、簡単な構
成にて廉価でかつ低消費電力で実現できる。
【００３７】なお、上記実施形態では、ＮＡＮＤ回路を
用いて論理制御回路１３３を実現した例について述べた
が、Ｖスキャナ１３１から出力される垂直走査パルスや
黒色表示パルスＢＬＫの論理（極性）を調整すること
で、ＮＯＲ回路などを用いても同様の作用をなす論理制
御回路を構成することが可能である。
用いて論理制御回路１３３を実現した例について述べた
が、Ｖスキャナ１３１から出力される垂直走査パルスや
黒色表示パルスＢＬＫの論理（極性）を調整すること
で、ＮＯＲ回路などを用いても同様の作用をなす論理制
御回路を構成することが可能である。
【００３８】また、上記実施形態では、アスペクト比が
４：３の画面を基準とし、その上下に黒枠表示を行うこ
とによって１６：９のアスペクト比を実現するとした
が、アスペクト比が１６：９の画面を基準にするととも
に、水平駆動系１２側に同様の論理制御回路を付加し、
かつ黒色表示パルスＢＬＫを入力することで、画面の左
右両サイドに黒枠表示を行って４：３のアスペクト比を
実現することも可能である。この場合には、Ｈスキャナ
１２１中の転送パルスは、黒色表示パルスＢＬＫが
“Ｈ”レベルとなる期間中最低１回はスキャンを終了
し、表示信号入力としての黒レベル信号を信号ラインへ
サンプリングしなければならない。
４：３の画面を基準とし、その上下に黒枠表示を行うこ
とによって１６：９のアスペクト比を実現するとした
が、アスペクト比が１６：９の画面を基準にするととも
に、水平駆動系１２側に同様の論理制御回路を付加し、
かつ黒色表示パルスＢＬＫを入力することで、画面の左
右両サイドに黒枠表示を行って４：３のアスペクト比を
実現することも可能である。この場合には、Ｈスキャナ
１２１中の転送パルスは、黒色表示パルスＢＬＫが
“Ｈ”レベルとなる期間中最低１回はスキャンを終了
し、表示信号入力としての黒レベル信号を信号ラインへ
サンプリングしなければならない。
【００３９】さらに、上記実施形態では、画面の上下
（または、左右）に黒レベル信号を書き込み、黒枠表示
を行うことによって異なるアスペクト比を実現するとし
たが、必ずしも黒枠表示に限られるものではなく、他の
輝度レベル信号を書き込むことによっても異なるアスペ
クト比を実現することが可能である。
（または、左右）に黒レベル信号を書き込み、黒枠表示
を行うことによって異なるアスペクト比を実現するとし
たが、必ずしも黒枠表示に限られるものではなく、他の
輝度レベル信号を書き込むことによっても異なるアスペ
クト比を実現することが可能である。
【００４０】またさらに、上記実施形態では、画素の表
示素子として液晶セルを用いた液晶表示装置に適用した
場合を例にとって説明したが、画素の表示素子として例
えばＥＬ素子を用いたＥＬ表示装置などアクティブマト
リクス型表示装置全般に適用可能である。
示素子として液晶セルを用いた液晶表示装置に適用した
場合を例にとって説明したが、画素の表示素子として例
えばＥＬ素子を用いたＥＬ表示装置などアクティブマト
リクス型表示装置全般に適用可能である。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
異なったアスペクト比での表示が可能な液晶表示装置や
ＥＬ表示装置などの表示装置において、簡単な回路構成
の制御回路を付加するとともに、外部から制御信号を与
えてアスペクト比の切り替え制御を行うようにしたこと
により、コントロール端子を１つ追加するだけの簡単な
構成で済むため、異なったアスペクト比での表示を、簡
単な構成にて廉価でかつ低消費電力で実現できることに
なる。
異なったアスペクト比での表示が可能な液晶表示装置や
ＥＬ表示装置などの表示装置において、簡単な回路構成
の制御回路を付加するとともに、外部から制御信号を与
えてアスペクト比の切り替え制御を行うようにしたこと
により、コントロール端子を１つ追加するだけの簡単な
構成で済むため、異なったアスペクト比での表示を、簡
単な構成にて廉価でかつ低消費電力で実現できることに
なる。
【図１】本発明の一実施形態に係るアクティブマトリク
ス型液晶表示装置の構成例を示す概略構成図である。
ス型液晶表示装置の構成例を示す概略構成図である。
【図２】黒枠表示回路部Ａおよび有効表示回路部Ｂの具
体的な回路構成例を示す回路図である。
体的な回路構成例を示す回路図である。
【図３】垂直スタートパルスＶｓｔおよび垂直クロック
パルスＶｃｋに対する１６：９表示時および４：３表示
時における上下黒色表示パルスＢＬＫのタイミング関係
の一例を示すタイミングチャートである。
パルスＶｃｋに対する１６：９表示時および４：３表示
時における上下黒色表示パルスＢＬＫのタイミング関係
の一例を示すタイミングチャートである。
【図４】アスペクト比が４：３の表示時の動作を説明す
るための概念図である。
るための概念図である。
【図５】アスペクト比が１６：９の表示時の黒色表示領
域での動作を説明するための概念図である。
域での動作を説明するための概念図である。
【図６】アスペクト比が１６：９の表示時の有効表示領
域での動作を説明するための概念図である。
域での動作を説明するための概念図である。
１１…画素部、１２…水平駆動系、１３…垂直駆動系、
２０…画素、２１…ＴＦＴ（薄膜トランジスタ）、２２
…液晶セル、１２１…Ｈ（水平）スキャナ、１３１…Ｖ
（垂直）スキャナ、１３３…論理制御回路
２０…画素、２１…ＴＦＴ（薄膜トランジスタ）、２２
…液晶セル、１２１…Ｈ（水平）スキャナ、１３１…Ｖ
（垂直）スキャナ、１３３…論理制御回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｂ １０２ １０２Ｂ Ｆターム(参考） 2H093 NA14 NA16 NA51 NC16 NC22 NC34 NC41 ND07 ND34 ND39 ND54 NE03 NE07 5C006 AA01 AF36 AF46 BB16 BC03 BC12 BC16 BF26 FA18 FA41 5C058 AA08 AA12 BA04 BA22 BB10 BB17 5C080 AA06 AA10 BB05 DD21 EE17 GG07 GG08 JJ02 JJ04 KK43
Claims (8)
- 【請求項１】 画素が行列状に配列されてなる画素部
と、 前記画素部の各画素を行単位で順にアクティブ状態にす
る垂直駆動系と、 制御信号が与えられたときに前記画素部の上下または左
右の所定領域の各画素を強制的にアクティブ状態にする
制御回路と、 前記制御回路の制御によってアクティブ状態になった領
域の各画素に対して所定の輝度レベル信号を一括して書
き込むとともに、それ以外の領域の各画素に対しては前
記垂直駆動系によって順にアクティブ状態された行ごと
に表示信号を書き込む水平駆動系とを備えたことを特徴
とする表示装置。 - 【請求項２】 前記所定の輝度レベル信号が黒レベル信
号であることを特徴とする請求項１記載の表示装置。 - 【請求項３】 前記制御回路は、各行ごとに設けられて
その出力によって各画素をアクティブ状態にする２入力
の複数のゲート回路からなり、 前記複数のゲート回路のうちの前記所定領域に対応する
所定数のゲート回路の各々は、前記画素部の各画素を行
方向に走査する垂直走査信号と前記制御信号とを２入力
とし、 前記複数のゲート回路のうちの前記所定領域以外の領域
に対応するゲート回路の各々は、前記画素部の各画素を
行方向に走査する垂直走査信号とこの垂直走査信号をそ
のまま通過させるような定レベル信号とを２入力とする
ことを特徴とする請求項１記載の表示装置。 - 【請求項４】 前記画素部の画素数で決まる表示画面は
実質的にアスペクト比が４：３であり、 前記所定領域に対応する所定数のゲート回路は、前記画
素部の１行目から（垂直方向画素数の１／８）行目まで
の各行に対応するゲート回路および（垂直方向画素数の
７／８）＋１行目から最終行までの各行に対応するゲー
ト回路であることを特徴とする請求項３記載の表示装
置。 - 【請求項５】 前記制御信号は、アスペクト比が４：３
の表示時には前記垂直走査信号をそのまま通過させる第
１レベルの信号であり、 アスペクト比が１６：９の表示時における前記所定領域
ではその領域の各画素を強制的にアクティブ状態にする
第２レベルの信号であり、前記所定領域以外の領域では
前記垂直走査信号をそのまま通過させる第１レベルの信
号であることを特徴とする請求項４記載の表示装置。 - 【請求項６】 前記画素の表示素子が液晶セルであるこ
とを特徴とする請求項１記載の表示装置。 - 【請求項７】 前記画素の表示素子がエレクトロルミネ
センス素子であることを特徴とする請求項１記載の表示
装置。 - 【請求項８】 画素が行列状に配列されてなる画素部を
有する表示装置の駆動方法であって、 制御信号が与えられたときに前記画素部の上下または左
右の所定領域の各画素を強制的にアクティブ状態にし、 そのアクティブ状態になった領域の各画素に対して所定
の輝度レベル信号を一括して書き込む一方、 それ以外の領域の各画素に対しては前記画素部の各画素
を行単位で順にアクティブ状態にしつつ各行ごとに表示
信号を書き込むことを特徴とする表示装置の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000120744A JP2001051643A (ja) | 1999-06-02 | 2000-04-21 | 表示装置およびその駆動方法 |
| US09/584,141 US6583779B1 (en) | 1999-06-02 | 2000-05-31 | Display device and drive method thereof |
| KR1020000029943A KR100648141B1 (ko) | 1999-06-02 | 2000-06-01 | 표시 장치 및 상기 표시 장치의 구동 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-154718 | 1999-06-02 | ||
| JP15471899 | 1999-06-02 | ||
| JP2000120744A JP2001051643A (ja) | 1999-06-02 | 2000-04-21 | 表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001051643A true JP2001051643A (ja) | 2001-02-23 |
Family
ID=26482930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000120744A Pending JP2001051643A (ja) | 1999-06-02 | 2000-04-21 | 表示装置およびその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6583779B1 (ja) |
| JP (1) | JP2001051643A (ja) |
| KR (1) | KR100648141B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002268608A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
| JP2005284174A (ja) * | 2004-03-30 | 2005-10-13 | Casio Comput Co Ltd | 表示装置及びその駆動回路 |
| JP2006084933A (ja) * | 2004-09-17 | 2006-03-30 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2007033741A (ja) * | 2005-07-26 | 2007-02-08 | Sanyo Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
| JP2008070412A (ja) * | 2006-09-12 | 2008-03-27 | Seiko Epson Corp | 駆動回路、電気光学装置及び電子機器 |
| CN101615376B (zh) * | 2008-06-25 | 2012-08-08 | 索尼株式会社 | 显示设备 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4013293B2 (ja) * | 1997-09-01 | 2007-11-28 | セイコーエプソン株式会社 | 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置 |
| JP2004012872A (ja) * | 2002-06-07 | 2004-01-15 | Nec Electronics Corp | 表示装置及びその駆動方法 |
| KR100616711B1 (ko) * | 2003-06-20 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
| US7928994B2 (en) * | 2003-07-16 | 2011-04-19 | Transpacific Image, Llc | Graphics items that extend outside a background perimeter |
| US7274382B2 (en) * | 2003-07-16 | 2007-09-25 | Plut William J | Customizable background sizes and controls for changing background size |
| CN101409053B (zh) * | 2007-10-11 | 2011-03-16 | 联咏科技股份有限公司 | 驱动装置及其***与方法 |
| KR102036641B1 (ko) | 2012-11-06 | 2019-10-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 동작 방법 |
| KR20160074761A (ko) * | 2014-12-18 | 2016-06-29 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 포함하는 디스플레이 장치 |
| KR20180066338A (ko) * | 2016-12-07 | 2018-06-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2021142243A1 (en) * | 2020-01-08 | 2021-07-15 | Compound Photonics U.S. Corporation | Systems and methods for updating an image displayed on a display device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69112698T2 (de) * | 1990-05-07 | 1996-02-15 | Fujitsu Ltd | Anzeigeeinrichtung von höher Qualität mit aktiver Matrix. |
| JPH0879663A (ja) * | 1994-09-07 | 1996-03-22 | Sharp Corp | 駆動回路及び表示装置 |
| TW408242B (en) * | 1997-03-27 | 2000-10-11 | Toshiba Corp | Flat-panel display device and display method |
-
2000
- 2000-04-21 JP JP2000120744A patent/JP2001051643A/ja active Pending
- 2000-05-31 US US09/584,141 patent/US6583779B1/en not_active Expired - Fee Related
- 2000-06-01 KR KR1020000029943A patent/KR100648141B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002268608A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
| JP2005284174A (ja) * | 2004-03-30 | 2005-10-13 | Casio Comput Co Ltd | 表示装置及びその駆動回路 |
| JP2006084933A (ja) * | 2004-09-17 | 2006-03-30 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2007033741A (ja) * | 2005-07-26 | 2007-02-08 | Sanyo Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
| JP2008070412A (ja) * | 2006-09-12 | 2008-03-27 | Seiko Epson Corp | 駆動回路、電気光学装置及び電子機器 |
| CN101615376B (zh) * | 2008-06-25 | 2012-08-08 | 索尼株式会社 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010020935A (ko) | 2001-03-15 |
| US6583779B1 (en) | 2003-06-24 |
| KR100648141B1 (ko) | 2006-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| US7508479B2 (en) | Liquid crystal display | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7148870B2 (en) | Flat-panel display device | |
| JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
| US20040041769A1 (en) | Display apparatus | |
| KR19980063954A (ko) | 신호선 구동 회로를 감소시킨 활성 매트릭스 표시 시스템 | |
| JP2001051643A (ja) | 表示装置およびその駆動方法 | |
| JP2008145555A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| US7420534B2 (en) | Display apparatus | |
| US7675498B2 (en) | Dot-inversion display devices and driving method thereof with low power consumption | |
| JP2009122561A (ja) | 液晶表示装置 | |
| US5724061A (en) | Display driving apparatus for presenting same display on a plurality of scan lines | |
| JP2001242819A6 (ja) | 電気光学装置及び電子機器 | |
| US8508458B2 (en) | Array substrate and shift register | |
| JPH06337657A (ja) | 液晶表示装置 | |
| JP3900256B2 (ja) | 液晶駆動装置および液晶表示装置 | |
| JPH10153761A (ja) | 液晶ディスプレイ装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP4470507B2 (ja) | 表示装置 | |
| JP3433022B2 (ja) | 液晶表示装置 | |
| JP2004233386A (ja) | 液晶駆動回路及びアクティブマトリクス型液晶表示装置 | |
| JP2003228080A (ja) | 表示画素回路および平面表示装置 |