JP2001046605A - Game machine - Google Patents

Game machine

Info

Publication number
JP2001046605A
JP2001046605A JP11229507A JP22950799A JP2001046605A JP 2001046605 A JP2001046605 A JP 2001046605A JP 11229507 A JP11229507 A JP 11229507A JP 22950799 A JP22950799 A JP 22950799A JP 2001046605 A JP2001046605 A JP 2001046605A
Authority
JP
Japan
Prior art keywords
gaming machine
power supply
power
ball
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11229507A
Other languages
Japanese (ja)
Other versions
JP2001046605A5 (en
JP3765370B2 (en
Inventor
Shohachi Ugawa
詔八 鵜川
Yuichi Watanabe
有一 渡邊
Noboru Kondo
昇 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP22950799A priority Critical patent/JP3765370B2/en
Publication of JP2001046605A publication Critical patent/JP2001046605A/en
Publication of JP2001046605A5 publication Critical patent/JP2001046605A5/ja
Application granted granted Critical
Publication of JP3765370B2 publication Critical patent/JP3765370B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To progress a game without disturbance even when a sudden interruption of power source or the like occurs by executing a power source interruption case processing when a power source voltage monitoring means detests a prescribed quantity of voltage lowering, interrupting the power source interruption case processing when the power source voltage is recovered and restoring an original game state. SOLUTION: When a power source monitoring IC 902 detects the lowering of the power source voltage, interruption is executed in a CPU 56, the contents of each register is transferred to a back-up RAM and, then, an INT flag is set. Besides, a RAM access is made to be a prohibition state and the level of an input port 570 where the output of the IC 902 is introduced is continuously monitored. When the level of the input 570 is recovered to the normal one, the RAM access is made to be a permission state and a register value preserved in the back-up RAM is recovered in the original registers. Then the INT flag is reset, the state of each register is returned to be the original one and the address with external interruption is recovered.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、パチンコ遊技機等
の遊技機に関し、特に、遊技者の操作によって遊技領域
に遊技媒体が発射され、遊技媒体が遊技領域に設けられ
た入賞領域に入賞すると所定の価値が遊技者に付与され
るとともに、特定入賞部への遊技媒体の進入により特別
遊技を行い、特別遊技の結果が所定の態様になったこと
にもとづいて遊技者に所定の遊技価値が付与可能となる
遊技機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gaming machine such as a pachinko gaming machine, and more particularly to a game machine in which a game medium is shot by a player's operation and the game medium wins a prize area provided in the game area. A predetermined value is given to the player, and a special game is performed by the entry of the game medium into the specific winning section, and the predetermined game value is given to the player based on the result of the special game being in a predetermined mode. The present invention relates to a gaming machine that can be provided.

【０００２】[0002]

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。2. Description of the Related Art As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a winning area such as a winning opening provided in the game area, a predetermined number of prize balls are obtained. Are paid out to players.
Furthermore, a variable display unit capable of changing the display state is provided,
There is a configuration in which a predetermined game value is provided to a player when a display result of the variable display unit has a predetermined specific display mode.

【０００３】特別図柄を表示する可変表示部の表示結果
があらかじめ定められた特定の表示態様の組合せとなる
ことを、通常、「大当り」という。なお、遊技価値と
は、遊技機の遊技領域に設けられた可変入賞球装置の状
態が打球が入賞しやすい遊技者にとって有利な状態にな
ることや、遊技者にとって有利な状態となるための権利
を発生させたりすることである。[0003] When the display result of the variable display section for displaying a special symbol is a combination of a predetermined specific display mode, it is usually called a "big hit". In addition, the game value is a right to make the state of the variable prize ball device provided in the game area of the gaming machine advantageous for a player who is easy to win a hit ball, or a right for the player to be in an advantageous state. Or to generate.

【０００４】大当りが発生すると、例えば、大入賞口が
所定回数開放して打球が入賞しやすい大当り遊技状態に
移行する。そして、各開放期間において、所定個（例え
ば１０個）の大入賞口への入賞があると大入賞口は閉成
する。そして、大入賞口の開放回数は、所定回数（例え
ば１６ラウンド）に固定されている。なお、各開放につ
いて開放時間（例えば２９．５秒）が決められ、入賞数
が所定個に達しなくても開放時間が経過すると大入賞口
は閉成する。また、大入賞口が閉成した時点で所定の条
件（例えば、大入賞口内に設けられているＶゾーンへの
入賞）が成立していない場合には、大当り遊技状態は終
了する。[0004] When a big hit occurs, for example, a big winning opening is opened a predetermined number of times, and the state shifts to a big hit game state in which a hit ball is easy to win. Then, in each open period, when a predetermined number (for example, 10) of winning prizes is won, the winning prize opening is closed. The number of opening of the special winning opening is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and if the opening time elapses even if the number of winnings does not reach a predetermined number, the winning opening is closed. If the predetermined condition (for example, winning in the V zone provided in the special winning opening) is not satisfied at the time when the special winning opening is closed, the big hit gaming state ends.

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。[0005] In addition, among the combinations of display modes other than the "big hit" combination, at a stage where some of the display results of the plurality of variable display portions have not been derived and displayed yet, the display results have already been derived and displayed. The state in which the display mode of the variable display unit that satisfies the display condition that is a combination of the specific display modes is called “reach”. If the display result of the identification information variably displayed on the variable display unit does not satisfy the condition of “reach”, the result is “out” and the variable display state ends. A player plays a game while enjoying how to generate a big hit.

【０００６】そして、遊技球が遊技盤に設けられている
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
賞球制御基板に送信される。When a game ball wins a winning opening provided on the game board, a predetermined number of award balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means,
Sent to the prize ball control board.

【０００７】[0007]

【発明が解決しようとする課題】一般に、遊技制御手段
や賞球制御手段等のその他の各制御手段にはマイクロコ
ンピュータが含まれている。すなわち、ＲＯＭ等にプロ
グラムが格納され、制御上一時的に発生するデータや制
御進行に伴って変化するデータがＲＡＭに格納される。
すると、遊技機に停電等による電源断状態が発生する
と、ＲＡＭ内のデータは失われてしまう。よって、停電
等からの復旧時には、最初の状態（例えば、遊技店にお
いてその日最初に遊技機に電源投入されたときの状態）
に戻さざるを得ないので、遊技者に不利益がもたらされ
る可能性がある。例えば、入賞の発生に対して、それに
応じた賞球払出の完了は遅れるが、その間入賞があった
ことはＲＡＭに記憶されている。よって、停電等による
電源断状態が発生すると賞球払出が完了せず遊技者に不
利益を与える可能性がある。Generally, other control means such as game control means and prize ball control means include microcomputers. That is, a program is stored in a ROM or the like, and data that temporarily occurs in control or data that changes as the control progresses is stored in the RAM.
Then, when a power-off state occurs due to a power failure or the like in the gaming machine, data in the RAM is lost. Therefore, at the time of restoration from a power failure or the like, the initial state (for example, the state when the power of the gaming machine is first turned on at the gaming shop for the first time on that day)
, Which can be disadvantageous to the player. For example, the completion of payout of prize balls corresponding to the occurrence of a prize is delayed, but the fact that a prize is won during that time is stored in the RAM. Therefore, when a power-off state due to a power failure or the like occurs, there is a possibility that award ball payout is not completed and disadvantage is given to the player.

【０００８】そのような事態を回避するには、停電等の
不測の電源断が生じたときに、必要なデータを電源バッ
クアップＲＡＭに保存する電源断時処理を行い、電源が
復旧したときに保存されていたデータを復元して遊技を
再開させればよい。しかし、電源の瞬断等によって極め
て短い期間電源電圧が低下したような場合には、電源電
圧は直ちに復旧する。そのような場合でも、電源断時処
理とデータ復元処理が行われたのでは、処理効率が低下
する。特に、瞬断が繰り返し発生するような状況では、
一々電源断時処理とデータ復元処理が行われたのでは、
遊技進行に支障をきたすことも考えられる。In order to avoid such a situation, when an unexpected power failure such as a power failure occurs, a power-off process for saving necessary data in a power backup RAM is performed, and the data is saved when the power is restored. The game may be resumed by restoring the data that has been played. However, when the power supply voltage drops for an extremely short period of time due to an instantaneous interruption of the power supply, the power supply voltage is immediately restored. Even in such a case, if the power-off process and the data restoration process are performed, the processing efficiency is reduced. Especially in situations where instantaneous interruptions occur repeatedly,
Once the power-off process and the data restoration process have been performed,
It is also conceivable that the game progress will be hindered.

【０００９】そこで、本発明は、電源瞬断等が生じて
も、処理効率を落とさず遊技進行に支障をきたすことの
ない遊技機を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a gaming machine which does not reduce the processing efficiency and does not hinder the progress of the game even if a power interruption occurs.

【００１０】[0010]

【課題を解決するための手段】本発明による遊技機は、
所定の遊技を行い、遊技の進行に応じて遊技者に有利な
遊技状態に制御可能な遊技機であって、遊技に供される
遊技用装置を制御するための遊技用装置制御基板と、遊
技機に供給される電源の電圧低下を監視する電源電圧監
視手段とを備え、遊技用装置制御基板には遊技用装置制
御マイクロコンピュータが搭載され、遊技用装置制御基
板における揮発性記憶手段の少なくとも一部は、バック
アップ用電源によって遊技機の電源断時でもバックアッ
プ可能であって遊技機の電源が復旧したときに遊技状態
を復元するために必要な遊技状態記憶を保持することが
可能であり、遊技用装置制御マイクロコンピュータは、
電源電圧監視手段が所定量の電圧低下を検出した場合に
所定の電源断時処理を行い、電源断時処理中に電源電圧
が回復したら電源断時処理を中断して元の遊技状態に戻
るための処理を行うことを特徴とする。A gaming machine according to the present invention comprises:
A gaming machine which performs a predetermined game and can be controlled to a gaming state advantageous to a player in accordance with the progress of the game, and a gaming device control board for controlling a gaming device provided for the game; Power supply voltage monitoring means for monitoring a voltage drop of a power supply supplied to the game machine, a gaming machine control microcomputer is mounted on the gaming machine control board, and at least one of the volatile storage means in the gaming machine control board is provided. The unit can be backed up by the backup power supply even when the power of the gaming machine is turned off, and can retain a gaming state memory necessary for restoring the gaming state when the power of the gaming machine is restored. The device control microcomputer for
When the power supply voltage monitoring means detects a predetermined amount of voltage drop, a predetermined power-off process is performed, and if the power supply voltage recovers during the power-off process, the power-off process is interrupted to return to the original gaming state. Is performed.

【００１１】電源電圧監視手段は、所定量の電圧低下を
検出した場合に遊技用装置制御マイクロコンピュータの
割込端子に対して信号を出力し、遊技用装置制御マイク
ロコンピュータは、割込端子への信号の入力にもとづく
割込処理で電源断時処理を実行するように構成されてい
てもよい。The power supply voltage monitoring means outputs a signal to an interrupt terminal of the game device control microcomputer when detecting a predetermined amount of voltage drop, and the game device control microcomputer outputs a signal to the interrupt terminal. The power-off process may be executed by an interrupt process based on a signal input.

【００１２】電源監視手段からの信号は遊技用装置制御
基板に備えられた入力ポートにも入力され、遊技用装置
制御マイクロコンピュータは、電源断時処理中におい
て、入力ポートの入力状態を監視することによって電源
電圧が回復したか否かを監視するように構成されていて
もよい。A signal from the power supply monitoring means is also input to an input port provided on the game device control board, and the game device control microcomputer monitors the input state of the input port during power-off processing. May be configured to monitor whether or not the power supply voltage has recovered.

【００１３】入力ポートは、遊技機に設けられている検
出スイッチであって、その検出が遊技機の制御に用いら
れる検出スイッチを入力する入力部におけるポートであ
ることが好ましい。The input port is preferably a detection switch provided in the game machine, and is preferably a port in an input section for inputting a detection switch used for control of the game machine for detection.

【００１４】遊技用装置制御マイクロコンピュータは、
電源断時処理として、レジスタの記憶内容を電源バック
アップされている揮発性記憶手段に退避する処理を行っ
た後に入力ポートの入力状態の監視をし続け、入力状態
により電源電圧の回復を検出すると揮発性記憶手段に退
避されている記憶内容をレジスタに復元するように構成
されていてもよい。The gaming machine control microcomputer comprises:
As a process at the time of power supply interruption, after the process of saving the contents of the register to the volatile storage means which is backed up by the power supply, the input state of the input port is continuously monitored. The storage content saved in the sex storage means may be restored to a register.

【００１５】遊技用装置制御マイクロコンピュータは、
入力ポートの監視を開始する前に揮発性記憶手段のアク
セスを禁止する処理を行い、電源電圧の回復を検出する
と揮発性記憶手段のアクセス禁止を解除する処理を行う
ように構成されていてもよい。The gaming machine control microcomputer comprises:
The process may be configured to perform a process of prohibiting access to the volatile storage unit before starting monitoring of the input port, and to perform a process of releasing the access prohibition of the volatile storage unit when recovery of the power supply voltage is detected. .

【００１６】遊技機は、遊技用装置制御基板で使用され
る各電圧を生成する電源基板が遊技用装置制御基板とは
別個に設けられ、電源基板は、遊技用装置制御基板にお
ける揮発性記憶手段の電源バックアップを行うためのバ
ックアップ電源を備えた構成であってもよい。In the gaming machine, a power supply board for generating each voltage used in the gaming machine control board is provided separately from the gaming machine control board, and the power supply board is a volatile storage means in the gaming machine control board. The power supply may be provided with a backup power supply for performing power supply backup.

【００１７】バックアップ電源は、遊技用装置制御基板
における各制御回路を駆動するための電源のラインから
蓄電されるように構成されていてもよい。The backup power supply may be configured to be charged from a power supply line for driving each control circuit in the gaming machine control board.

【００１８】[0018]

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図、図２はパチンコ遊技
機１の内部構造を示す全体背面図、図３はパチンコ遊技
機１の遊技盤を背面からみた背面図である。なお、ここ
では、遊技機の一例としてパチンコ遊技機を示すが、本
発明はパチンコ遊技機に限られず、例えばコイン遊技機
等であってもよい。また、画像式の遊技機やスロット機
に適用することもできる。An embodiment of the present invention will be described below with reference to the drawings. First, the overall configuration of a pachinko gaming machine, which is an example of a gaming machine, will be described. 1 is a front view of the pachinko gaming machine 1 as viewed from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the pachinko gaming machine 1 as viewed from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. Further, the present invention can be applied to an image-type gaming machine or a slot machine.

【００１９】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。As shown in FIG. 1, the pachinko gaming machine 1 comprises:
It has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2, there is a hit ball supply tray 3. Below the hitting ball supply tray 3, a surplus ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing a hitting ball are provided. Behind the glass door frame 2,
The game board 6 is detachably attached. A game area 7 is provided on the front of the game board 6.

【００２０】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。この実施の形態では、可変表示部９に
は、「左」、「中」、「右」の３つの図柄表示エリアが
ある。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、玉出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と玉出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートスイッチ
１２がある。また、始動入賞口１４に入った入賞球は、
遊技盤６の背面に導かれ、始動口スイッチ１７によって
検出される。また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。In the vicinity of the center of the game area 7, a variable display section 9 for variably displaying a plurality of types of symbols and a 7-segment L
A variable display device 8 including a variable display 10 using an ED is provided. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. On the side of the variable display device 8, a passing gate 11 for guiding a hit ball is provided. The hit ball that has passed through the passing gate 11 is guided to the starting winning opening 14 via the ball exit 13. In a passage between the passage gate 11 and the ball outlet 13, there is a gate switch 12 for detecting a hit ball that has passed through the passage gate 11. In addition, the winning ball that entered the starting winning port 14 is
It is guided to the back of the game board 6 and is detected by the starting port switch 17. In addition, a variable winning ball device 15 that performs opening and closing operations is provided below the starting winning port 14. The variable winning ball device 15 is opened by the solenoid 16.

【００２１】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。Below the variable winning ball device 15, there is provided an opening / closing plate 20 which is opened by a solenoid 21 in a specific game state (big hit state). In this embodiment, the opening and closing plate 20 serves as a means for opening and closing the special winning opening. The winning ball that enters one (V zone) of the winning balls guided from the opening / closing plate 20 to the back of the game board 6 is detected by the V count switch 22. The winning ball from the opening / closing plate 20 is detected by the count switch 23. Variable display device 8
A start winning prize storage display 18 having four display sections for displaying the number of winning balls entering the starting winning prize port 14 is provided below. In this example, the start winning prize storage display 18 increases the number of lit display units by one each time there is a starting prize, with the upper limit being four. Then, each time the variable display of the variable display unit 9 is started, the number of the lit display units is reduced by one.

【００２２】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球の入賞口１９，２４への入賞は入賞口
スイッチ１９ａ，２４ａによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。The gaming board 6 is provided with a plurality of winning ports 19 and 24, and winning of the gaming balls to the winning ports 19 and 24 is detected by the winning port switches 19a and 24a. At the left and right sides of the game area 7, there are provided decorative lamps 25 which are displayed blinking during the game, and at the lower part there is an out port 26 for absorbing hit balls which have not won. In addition, two speakers 27 that emit sound effects are provided at upper left and right sides outside the game area 7. A gaming effect LED 2 is provided on the outer periphery of the gaming area 7.
8a and gaming effect lamps 28b and 28c are provided.

【００２３】そして、この例では、一方のスピーカ２７
の近傍に、景品玉払出時に点灯する賞球ランプ５１が設
けられ、他方のスピーカ２７の近傍に、補給玉が切れた
ときに点灯する球切れランプ５２が設けられている。さ
らに、図１には、パチンコ遊技台１に隣接して設置さ
れ、プリペイドカードが挿入されることによって球貸し
を可能にするカードユニット５０も示されている。In this example, one of the speakers 27
Is provided with a prize ball lamp 51 which is lit when a prize ball is paid out, and a ball out lamp 52 which is lit when a supply ball is out is provided near the other speaker 27. Further, FIG. 1 also shows a card unit 50 which is installed adjacent to the pachinko gaming table 1 and enables lending of a ball by inserting a prepaid card.

【００２４】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。The card unit 50 has a usable indicator lamp 151 for indicating whether or not the card is in a usable state. If there is a fraction (a number less than 100 yen) in the balance information recorded in the card, the fraction is displayed. Fraction display switch 1 for displaying on a frequency display LED provided near hit ball supply tray 3
52, a connecting stand direction indicator 15 indicating which side of the pachinko gaming machine 1 the card unit 50 corresponds to
3. Card insertion indicator 154 indicating that a card has been inserted into card unit 50, card insertion slot 155 into which a card as a recording medium is inserted, and a card reader provided on the back of card insertion slot 155 A card unit lock 156 is provided to release the card unit 50 when checking the mechanism of the writer.

【００２５】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。The hit ball fired from the hitting ball launching device enters the game area 7 through the hitting rail, and thereafter, the game area 7
Come down. When a hit ball is detected by the gate switch 12 through the passage gate 11, the display number of the variable display 10 is changed continuously. Further, when a hit ball enters the starting winning opening 14 and is detected by the starting opening switch 17, the symbol in the variable display section 9 starts rotating if the symbol can be changed. If it is not possible to start changing the symbol, the start winning memory is increased by one.

【００２６】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。The rotation of the image in the variable display section 9 stops when a certain time has elapsed. If the combination of images at the time of stop is a combination of big hit symbols, the game shifts to a big hit game state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or until a predetermined number (for example, 10) of hit balls is won. Then, when a hit ball wins in the specific winning area while the opening and closing plate 20 is opened and is detected by the V count switch 22, a continuation right is generated and the opening and closing plate 20 is opened again. Generation of the continuation right is permitted a predetermined number of times (for example, 15 rounds).

【００２７】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。If the combination of images in the variable display section 9 at the time of stoppage is a combination of big hit symbols accompanied by a probability change, the probability of the next big hit increases. That is, a high probability state, which is more advantageous for the player, is obtained. Also, when the stop symbol on the variable display 10 is a predetermined symbol (hit symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol on the variable display 10 hits the symbol is increased, and the opening time and the number of times the variable winning ball device 15 is opened are increased.

【００２８】次に、パチンコ遊技機１の裏面の構造につ
いて図２を参照して説明する。可変表示装置８の背面で
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG. On the back of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and when the pachinko gaming machine 1 is installed on the gaming machine installation island, a prize ball is provided from above. Premium ball tank 3
8 is supplied. The prize ball in the prize ball tank 38 reaches the ball payout device through the guide gutter 39.

【００２９】機構板３６には、中継基板３０を介して可
変表示部９を制御する可変表示制御ユニット２９、基板
ケース３２に覆われ遊技制御用マイクロコンピュータ等
が搭載された遊技制御基板（主基板）３１、可変表示制
御ユニット２９と遊技制御基板３１との間の信号を中継
するための中継基板３３、および景品玉の払出制御を行
う賞球制御用マイクロコンピュータ等が搭載された賞球
制御基板３７が設置されている。さらに、機構板３６の
下部には、モータの回転力を利用して打球を遊技領域７
に発射する打球発射装置３４と、遊技効果ランプ・ＬＥ
Ｄ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切
れランプ５２に信号を送るためのランプ制御基板３５が
設置されている。On the mechanism board 36, a variable display control unit 29 for controlling the variable display section 9 via the relay board 30, and a game control board (main board) covered with a board case 32 and mounted with a game control microcomputer and the like. ) 31, a relay board 33 for relaying a signal between the variable display control unit 29 and the game control board 31, and a prize ball control board on which a prize ball control microcomputer for controlling the payout of prize balls is mounted. 37 are installed. Further, a ball is hit on the lower part of the mechanism plate 36 by using the rotating force of the motor in the game area 7.
Ball launching device 34 that launches on a game effect lamp / LE
D28a, 28b, 28c, a prize ball lamp 51 and a lamp control board 35 for sending signals to the ball out lamp 52 are provided.

【００３０】また、図３はパチンコ遊技機１の遊技盤を
背面からみた背面図である。誘導樋３９を通った玉は、
図３に示されるように、球切れ検出器１８７ａ，１８７
ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出
装置９７に至る。玉払出装置９７から払い出された景品
玉は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品玉が多数払い出されて打球供給
皿３が満杯になり、ついには景品玉が連絡口４５に到達
した後さらに景品玉が払い出されると景品玉は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに景品玉
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、玉払出装置９７内のステッピングモータの回転が
停止して玉払出装置９７の動作が停止するとともに、必
要に応じて打球発射装置３４の駆動も停止する。FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as viewed from the rear. The ball that passed through the induction gutter 39
As shown in FIG. 3, the ball cut detectors 187a, 187
b, and reaches the ball dispensing device 97 via the ball supply gutters 186a and 186b. The prize ball paid out from the ball payout device 97 is supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the communication port 45. On the side of the communication port 45, an excess ball passage 46 communicating with the excess ball tray 4 provided on the front of the pachinko gaming machine 1 is formed. A large number of prize balls based on the prize are paid out, and the ball supply tray 3 becomes full. Finally, after the prize balls reach the communication port 45, further prize balls are paid out. It is led to the ball tray 4. When the prize ball is further paid out, the sensing lever 47 is set to the full switch 4.
By pressing 8, the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball discharging device 97 stops, the operation of the ball discharging device 97 stops, and the driving of the hitting ball firing device 34 also stops as necessary.

【００３１】賞球払出制御を行うために、入賞口スイッ
チ１９ａ，２４ａ、始動口スイッチ１７およびＶカウン
トスイッチ２２からの信号が、主基板３１に送られる。
主基板３１のＣＰＵ５６は、始動口スイッチ１７がオン
すると６個の賞球払出に対応した入賞が発生したことを
知る。また、カウントスイッチ２３がオンすると１５個
の賞球払出に対応した入賞が発生したことを知る。そし
て、入賞口スイッチがオンすると１０個の賞球払出に対
応した入賞が発生したことを知る。なお、この実施の形
態では、例えば、入賞口２４に入賞した遊技球は、入賞
口２４からの入賞球流路に設けられている入賞口スイッ
チ２４ａで検出され、入賞口１９に入賞した遊技球は、
入賞口１９からの入賞球流路に設けられている入賞口ス
イッチ１９ａで検出される。Signals from the winning opening switches 19a and 24a, the starting opening switch 17 and the V count switch 22 are sent to the main board 31 in order to perform the prize ball payout control.
When the starting port switch 17 is turned on, the CPU 56 of the main board 31 knows that a winning corresponding to the payout of six winning balls has occurred. Further, when the count switch 23 is turned on, it is known that a winning corresponding to the payout of 15 prize balls has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to the payout of 10 prize balls has occurred. In this embodiment, for example, a game ball that has won the winning opening 24 is detected by the winning opening switch 24 a provided in the winning ball flow path from the winning opening 24, and the game ball that has won the winning opening 19 is detected. Is
It is detected by a winning opening switch 19a provided in a winning ball flow path from the winning opening 19.

【００３２】図４は、主基板３１における回路構成の一
例を示すブロック図である。なお、図４には、賞球制御
基板３７、ランプ制御基板３５、音声制御基板７０、発
射制御基板９１および表示制御基板８０も示されてい
る。主基板３１には、プログラムに従ってパチンコ遊技
機１を制御する基本回路５３と、ゲートスイッチ１２、
始動口スイッチ１７、Ｖカウントスイッチ２２、カウン
トスイッチ２３および入賞口スイッチ１９ａ，２４ａか
らの信号を基本回路５３に与えるスイッチ回路５８と、
可変入賞球装置１５を開閉するソレノイド１６および開
閉板２０を開閉するソレノイド２１を基本回路５３から
の指令に従って駆動するソレノイド回路５９と、始動記
憶表示器１８の点灯および滅灯を行うとともに７セグメ
ントＬＥＤによる可変表示器１０と装飾ランプ２５とを
駆動するランプ・ＬＥＤ回路６０とが設けられている。FIG. 4 is a block diagram showing an example of the circuit configuration of the main board 31. FIG. 4 also shows the prize ball control board 37, the lamp control board 35, the sound control board 70, the emission control board 91, and the display control board 80. On the main board 31, a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 12,
A switch circuit 58 that supplies signals from the starting port switch 17, the V count switch 22, the count switch 23, and the winning port switches 19a and 24a to the basic circuit 53;
A solenoid circuit 59 that drives a solenoid 16 that opens and closes the variable winning ball device 15 and a solenoid 21 that opens and closes the opening and closing plate 20 according to a command from the basic circuit 53, and turns on and off the start storage indicator 18 and a 7-segment LED. , And a lamp / LED circuit 60 for driving the decorative lamp 25.

【００３３】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路６４を含む。According to the data supplied from the basic circuit 53, jackpot information indicating occurrence of a jackpot, effective start information indicating the number of start winning balls used to start image display of the variable display section 9, and probability fluctuation have occurred. And an information output circuit 64 that outputs probability change information or the like indicating the fact to a host computer such as a hall management computer.

【００３４】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れるＲＡＭ５５、制御用のプログラムに従って制御動作
を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。こ
の実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５
６に内蔵されている。すなわち、ＣＰＵ５６は、１チッ
プマイクロコンピュータである。なお、１チップマイク
ロコンピュータは、少なくともＲＡＭ５５が内蔵されて
いればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外
付けであってもよい。The basic circuit 53 includes a ROM 54 for storing a game control program and the like, a RAM 55 used as a work memory, a CPU 56 for performing a control operation in accordance with the control program, and an I / O port unit 57. In this embodiment, the ROM 54 and the RAM 55 are
6 is built in. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to include at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally provided.

【００３５】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするための初期リセット回路６５
と、基本回路５３から与えられるアドレス信号をデコー
ドしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポ
ートを選択するための信号を出力するアドレスデコード
回路６７とが設けられている。なお、玉払出装置９７か
ら主基板３１に入力されるスイッチ情報もあるが、図４
ではそれらは省略されている。Further, the main board 31 has an initial reset circuit 65 for resetting the basic circuit 53 when the power is turned on.
And an address decode circuit 67 that decodes an address signal provided from the basic circuit 53 and outputs a signal for selecting one of the I / O ports in the I / O port unit 57. Although there is switch information input from the ball dispensing device 97 to the main board 31, FIG.
Then they are omitted.

【００３６】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a launch control board 91. Then, the driving force of the driving motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.

【００３７】図５は、表示制御基板８０内の回路構成
を、可変表示部９の一実現例であるＣＲＴ８２および主
基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２
および出力バッファ回路６３とともに示すブロック図で
ある。出力ポート５７１からは８ビットのデータが出力
され、出力ポート５７２からは１ビットのストローブ信
号（ＩＮＴ信号）が出力される。FIG. 5 shows the circuit configuration in the display control board 80 by using the CRT 82 as an example of the variable display section 9 and the output ports (ports A and B) 571 and 572 of the main board 31.
FIG. 9 is a block diagram shown together with an output buffer circuit 63. The output port 571 outputs 8-bit data, and the output port 572 outputs a 1-bit strobe signal (INT signal).

【００３８】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５を介してストローブ信号が入力されると、入
力バッファ回路１０５を介して表示制御コマンドを受信
する。入力バッファ回路１０５として、例えば汎用ＩＣ
である７４ＨＣ２４４を使用することができる。なお、
表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していな
い場合には、入力バッファ回路１０５と表示制御用ＣＰ
Ｕ１０１との間に、Ｉ／Ｏポートが設けられる。The display control CPU 101 controls the control data R
It operates according to the program stored in the OM 102, and receives a display control command via the input buffer circuit 105 when a strobe signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105. As the input buffer circuit 105, for example, a general-purpose IC
74HC244 can be used. In addition,
When the display control CPU 101 does not include an I / O port, the input buffer circuit 105 and the display control CP
An I / O port is provided between U101.

【００３９】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＣＲＴ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８
２に表示するための画像データを生成し、その画像デー
タをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内
の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変
換回路１０４でアナログ信号に変換されてＣＲＴ８２に
出力される。The display control CPU 101 controls display of a screen displayed on the CRT 82 in accordance with the received display control command. Specifically, a command corresponding to the display control command is given to the VDP 103. VDP103
Reads necessary data from the character ROM 86. The VDP 103 generates a CRT 8 according to the input data.
2 is generated, and the image data is stored in the VRAM 87. Then, the image data in the VRAM 87 is converted into R, G, B signals, converted into analog signals by the DA converter 104, and output to the CRT 82.

【００４０】なお、図５には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＣＲＴ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。この実施の形態では、表示制御用Ｃ
ＰＵ１０１は、１チップマイクロコンピュータであり、
少なくともＲＡＭが内蔵されている。FIG. 5 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, an animal, or an image composed of characters, graphics, or symbols displayed on the CRT 82. In this embodiment, the display control C
PU 101 is a one-chip microcomputer,
At least a RAM is built-in.

【００４１】図６は、賞球制御基板３７および玉払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。図６に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。満タンスイッチ４
８は、余剰玉受皿４の満タンを検出するスイッチであ
る。FIG. 6 is a block diagram showing components related to the prize ball, such as the components of the prize ball control board 37 and the ball payout device 97. As shown in FIG. 6, the detection signal from the full tank switch 48 is transmitted to the main board 3 via the relay board 71.
1 is input to the I / O port 57. Full tank switch 4
Reference numeral 8 denotes a switch that detects whether the surplus ball tray 4 is full.

【００４２】球切れ検出スイッチ１６７および球切れス
イッチ１８７（１８７ａ，１８７ｂ）からの検出信号
は、中継基板７２および中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。球切れ検出スイッ
チ１６７は景品玉タンク３８内の補給玉の不足を検出す
るスイッチであり、球切れスイッチ１８７は、景品玉通
路内の景品玉の有無を検出するスイッチである。The detection signals from the ball-out detection switch 167 and the ball-out switch 187 (187a, 187b) are transmitted to the main board 3 via the relay board 72 and the relay board 71.
1 is input to the I / O port 57. The out-of-ball detection switch 167 is a switch for detecting a shortage of replenishment balls in the prize ball tank 38, and the out-of-ball switch 187 is a switch for detecting the presence or absence of a prize ball in the prize ball passage.

【００４３】主基板３１のＣＰＵ５６は、球切れ検出ス
イッチ１６７または球切れスイッチ１８７からの検出信
号が球切れ状態を示しているか、または、満タンスイッ
チ４８からの検出信号が満タン状態を示していると、球
貸し禁止を指示する賞球制御コマンドを送出する。球貸
し禁止を指示する賞球制御コマンドを受信すると、賞球
制御基板３７の賞球制御用ＣＰＵ３７１は、球貸し処理
を停止する。The CPU 56 of the main board 31 determines whether the detection signal from the ball out detection switch 167 or the ball out switch 187 indicates that the ball is out, or the detection signal from the full switch 48 indicates the full state. , A prize ball control command instructing ball lending is sent. When receiving the award ball control command instructing the ball lending prohibition, the award ball control CPU 371 of the award ball control board 37 stops the ball lending process.

【００４４】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート５７に入力される。ま
た、主基板３１のＩ／Ｏポート５７から入賞球排出ソレ
ノイド１２７への駆動信号は、中継基板７１を介して入
賞球排出ソレノイド１２７に供給される。なお、賞球カ
ウントスイッチ３０１Ａは、玉払出装置９７の賞球機構
部分に設けられ、実際に払い出された賞球を検出する。Further, the detection signal from the award ball count switch 301A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. A drive signal from the I / O port 57 of the main board 31 to the winning ball discharging solenoid 127 is supplied to the winning ball discharging solenoid 127 via the relay board 71. The prize ball count switch 301A is provided in the prize ball mechanism portion of the ball payout device 97, and detects an actually paid prize ball.

【００４５】入賞があると、賞球制御基板３７には、主
基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８
から賞球個数を示す賞球制御コマンドが入力される。出
力ポート５７７は８ビットのデータを出力し、出力ポー
ト５７８は１ビットのストローブ信号（ＩＮＴ信号）を
出力する。賞球個数を示す賞球制御コマンドは、入力バ
ッファ回路３７３を介してＩ／Ｏポート３７２ａに入力
される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７
２ａを介して賞球制御コマンドを入力し、賞球制御コマ
ンドに応じて玉払出装置９７を駆動して賞球払出を行
う。なお、この実施の形態では、賞球制御用ＣＰＵ３７
１は、１チップマイクロコンピュータであり、少なくと
もＲＡＭが内蔵されている。When there is a prize, the output ports (ports G, H) 577, 578 of the main board 31 are provided on the prize ball control board 37.
, A prize ball control command indicating the number of prize balls is input. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). The award ball control command indicating the number of award balls is input to the I / O port 372a via the input buffer circuit 373. The CPU 371 for controlling the prize ball includes an I / O port 37.
A prize ball control command is input via 2a, and the ball payout device 97 is driven according to the prize ball control command to perform a prize ball payout. In this embodiment, the CPU 37 for controlling the prize ball
Reference numeral 1 denotes a one-chip microcomputer having at least a RAM.

【００４６】また、賞球制御用ＣＰＵ３７１は、出力ポ
ート３７２ｇを介して、貸し玉数を示す球貸し個数信号
をターミナル基板１６０に出力し、ブザー駆動信号をブ
ザー基板７５に出力する。ブザー基板７５にはブザーが
搭載されている。さらに、出力ポート３７２ｅを介し
て、エラー表示用ＬＥＤ３７４にエラー信号を出力す
る。The prize ball controlling CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer board 75. Further, an error signal is output to the error display LED 374 via the output port 372e.

【００４７】さらに、賞球制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号および球貸しカウントスイッチ
３０１Ｂの検出信号が入力される。球貸しカウントスイ
ッチ３０１Ｂは、実際に貸し出された遊技球を検出す
る。賞球制御基板３７からの払出モータ２８９への駆動
信号は、出力ポート３７２ｃおよび中継基板７２を介し
て玉払出装置９７の賞球機構部分における払出モータ２
８９に伝えられる。Further, the input port 3 of the prize ball control board 37
The detection signal of the prize ball count switch 301A and the detection signal of the ball lending count switch 301B are input to 72b via the relay board 72. The ball lending count switch 301B detects a game ball actually lent. The drive signal from the prize ball control board 37 to the payout motor 289 is output from the payout motor 2 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72.
It is told to 89.

【００４８】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。The card unit 50 is provided with a microcomputer for controlling the card unit. Also,
The card unit 50 is provided with a fraction display switch 152, a connection board direction indicator 153, a card insertion indicator lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected to a frequency display LED, a ball lending switch, and a return switch provided near the hit ball supply tray 3.

【００４９】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が賞球制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が賞球制御基板３７を介して
与えられる。カードユニット５０と賞球制御基板３７の
間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要
求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）
およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポ
ート３７２ｆを介してやりとりされる。From the balance display board 74 to the card unit 50
In response to the player's operation, a ball lending switch signal and a return switch signal are provided via the prize ball control board 37. In addition, the balance display board 74 is provided from the card unit 50.
, A card balance display signal indicating the balance of the prepaid card and a ball lending possible display signal are given via the prize ball control board 37. Between the card unit 50 and the prize ball control board 37, a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal)
A pachinko machine operation signal (PRDY signal) is exchanged via the I / O port 372f.

【００５０】パチンコ遊技機１の電源が投入されると、
賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、球貸しスイッチ
が操作され球貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、賞球制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、賞球制御基板３７にＢＲＱ信号を出力す
る。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７
１は、払出モータ２８９を駆動し、所定個の貸し玉を遊
技者に払い出す。そして、払出が完了したら、賞球制御
用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を
出力する。When the power of the pachinko gaming machine 1 is turned on,
The prize ball control CPU 371 of the prize ball control board 37 outputs a PRDY signal to the card unit 50. When a card is accepted in the card unit 50 and the ball lending switch is operated to input a ball lending switch signal, the microcomputer for controlling the card unit outputs a BRDY signal to the prize ball control board 37. When a predetermined delay time elapses from this point, the microcomputer for controlling the card unit outputs a BRQ signal to the prize ball control board 37. The CPU 37 for controlling the prize ball on the prize ball control board 37
1 drives the payout motor 289 and pays out a predetermined number of lending balls to the player. Then, when the payout is completed, the prize ball controlling CPU 371 outputs an EXS signal to the card unit 50.

【００５１】以上のように、カードユニット５０からの
信号は全て賞球制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。なお、主基板３１お
よび賞球制御基板３７には、ソレノイドおよびモータや
ランプを駆動するためのドライバ回路が搭載されている
が、図６では、それらの回路は省略されている。As described above, all signals from the card unit 50 are input to the prize ball control board 37. Therefore, regarding the ball lending control, the card unit 5
No signal is input from 0 to the main board 31, and there is no room for a signal to be incorrectly input from the card unit 50 side to the basic circuit 53 of the main board 31. Although the main board 31 and the prize ball control board 37 are provided with a solenoid and a driver circuit for driving a motor and a lamp, these circuits are omitted in FIG.

【００５２】この実施の形態では、少なくとも主基板３
１において、ＣＰＵ５６が内蔵するＲＡＭ５５の一部が
電源バックアップされている。すなわち、遊技機に対す
る電力供給が停止しても、バックアップＲＡＭ領域のデ
ータは保存される。また、表示制御用ＣＰＵ１０１、音
声制御用ＣＰＵ７０１、ランプ制御用ＣＰＵ３５１およ
び賞球制御用ＣＰＵ３７１においても、ＲＡＭの一部が
電源バックアップされるように構成されていてもよい。In this embodiment, at least the main substrate 3
1, a part of the RAM 55 built in the CPU 56 is backed up by a power supply. That is, even if the power supply to the gaming machine is stopped, the data in the backup RAM area is stored. Also, the display control CPU 101, the sound control CPU 701, the lamp control CPU 351 and the award ball control CPU 371 may be configured so that a part of the RAM is backed up.

【００５３】図７は、電源監視および電源バックアップ
のためのＣＰＵ５６周りの一構成例を示すブロック図で
ある。図７に示すように、電源監視用ＩＣ９０２は、＋
３０Ｖ電圧を導入し、＋３０Ｖ電圧を監視することによ
って電源断の発生を検出する。具体的には、＋３０Ｖ電
圧が所定値（例えば＋３０Ｖの８０％）以下になった
ら、電源断が生ずるとして、ＣＰＵ５６に割り込み信号
を与える。ＣＰＵ５６において、この割り込みは、マス
ク可能割込端子（外部割込端子：ＩＮＴ端子）に入力さ
れている。また、ＩＮＴ端子に入力される信号は、入力
ポート５７０にも入力されている。従って、ＣＰＵ５６
は、ＩＮＴ端子に入力された信号にもとづく割込処理
（ＩＮＴ処理）において、入力ポートのレベルを確認す
ることによって電源断の状況を確認することができる。FIG. 7 is a block diagram showing an example of a configuration around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 7, the power supply monitoring IC 902
The occurrence of power interruption is detected by introducing a 30V voltage and monitoring the + 30V voltage. Specifically, when the voltage of +30 V becomes equal to or lower than a predetermined value (for example, 80% of +30 V), it is determined that the power is cut off and an interrupt signal is given to the CPU 56. In the CPU 56, this interrupt is input to a maskable interrupt terminal (external interrupt terminal: INT terminal). The signal input to the INT terminal is also input to the input port 570. Therefore, the CPU 56
In the interrupt processing (INT processing) based on the signal input to the INT terminal, the power-off state can be confirmed by confirming the level of the input port.

【００５４】なお、入力ポートは、遊技機に設けられて
いる各種スイッチの出力信号を入力する入力ポートの空
きビットに入力されている。従って、入力ポートＩＣの
有効活用を図ることができる。また、外部割込端子に他
の割込要因も入力される場合には、入力ポートに入力さ
れる信号によって、電源断時の割込であることが認識さ
れる。The input port is input to a vacant bit of the input port for inputting output signals of various switches provided in the gaming machine. Therefore, it is possible to effectively use the input port IC. Further, when another interrupt factor is also input to the external interrupt terminal, the signal input to the input port recognizes that the interrupt has occurred when the power is turned off.

【００５５】また、使用するＣＰＵの種類によっては外
部割込端子に異なる名称（例えば、ＩＲＱ１，ＩＲＱ
２）が付されているが、外部からの信号によって割込が
かかる信号端子は、どのような名称であっても、ここで
いうＩＮＴ端子に相当する。また、一般にＮＭＩ端子と
呼ばれているマスク不能な割込端子を用いてもよい。Depending on the type of CPU used, different names may be assigned to the external interrupt terminals (for example, IRQ1 and IRQ1).
2), the signal terminal interrupted by an external signal corresponds to the INT terminal here regardless of the name. In addition, a non-maskable interrupt terminal generally called an NMI terminal may be used.

【００５６】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、ＣＰＵ５６
が暫くの間動作しうる程度の電圧である。また、電源監
視用ＩＣ９０２が、ＣＰＵ５６が必要とする電圧（この
例では＋５Ｖ）よりも高く、かつ、交流から直流に変換
された直後の電圧を監視するように構成されているの
で、ＣＰＵ５６が必要とする電圧に対して監視範囲を広
げることができる。従って、より精密な監視を行うこと
ができる。さらに、監視電圧として＋３０Ｖを用いる場
合には、遊技機の各種スイッチに供給される電圧が＋１
２Ｖであることから、電源瞬断時のスイッチオン誤検出
の防止も期待できる。The predetermined value for the power supply monitoring IC 902 to detect the power-off is lower than the normal voltage.
Is a voltage that can operate for a while. Further, since the power supply monitoring IC 902 is configured to monitor a voltage higher than the voltage required by the CPU 56 (+5 V in this example) and immediately after conversion from AC to DC, the CPU 56 is required. It is possible to extend the monitoring range with respect to the voltage. Therefore, more precise monitoring can be performed. Further, when +30 V is used as the monitoring voltage, the voltage supplied to various switches of the gaming machine is +1.
Since it is 2 V, prevention of erroneous switch-on detection at the moment of a power interruption can be expected.

【００５７】すなわち、＋３０Ｖ電源の電圧を監視する
と、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始め
る以前の段階でそれの低下を検出できる。よって、＋１
２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を
呈するようになるが、＋１２Ｖより早く低下する＋３０
Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出
力がオン状態を呈する前に電源復旧待ちの状態に入って
スイッチ出力を検出しない状態となることができる。That is, by monitoring the voltage of the +30 V power supply, it is possible to detect a decrease in the voltage of +12 V generated after the generation of +30 V, before the voltage starts to drop. Therefore, +1
When the voltage of the 2V power supply drops, the switch output comes to an on state, but drops earlier than + 12V +30.
By monitoring the V power supply voltage and recognizing that the power supply has been turned off, it is possible to enter a state of waiting for power supply recovery before the switch output is turned on, and to enter a state in which no switch output is detected.

【００５８】＋５Ｖ電源から電力が供給されていない
間、ＲＡＭの少なくとも一部は、電源基板から供給され
るバックアップ電源によってバックアップされ、遊技機
に対する電源が断しても内容は保存される。そして、＋
５Ｖ電源が復旧すると、初期リセット回路６５からリセ
ット信号が発せられるので、ＣＰＵ５６は、通常の動作
状態に復帰する。そのとき、必要なデータがバックアッ
プされているので、停電等からの復旧時には停電発生時
の遊技状態に復帰することができる。While power is not being supplied from the + 5V power supply, at least a part of the RAM is backed up by a backup power supply supplied from a power supply board, and its contents are preserved even when the power supply to the gaming machine is cut off. And +
When the 5V power is restored, a reset signal is issued from the initial reset circuit 65, and the CPU 56 returns to the normal operation state. At that time, since the necessary data is backed up, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovering from a power failure or the like.

【００５９】図８は、電源基板９１０の一構成例を示す
ブロック図である。電源基板９１０は、主基板３１、表
示制御基板８０、音声制御基板７０、ランプ制御基板３
５および賞球制御基板３７等の制御基板と独立して設置
され、遊技機内の各制御基板および機構部品が使用する
電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０
Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生
成する。また、バックアップ電源となるコンデンサ９１
６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する
電源のラインから充電される。FIG. 8 is a block diagram showing an example of the configuration of the power supply board 910. The power supply board 910 includes the main board 31, the display control board 80, the audio control board 70, and the lamp control board 3.
5 and installed independently of the control board such as the prize ball control board 37, and generates a voltage used by each control board and mechanical components in the gaming machine. In this example, AC24V, DC + 30
V, + 21V DC, + 12V DC and + 5V DC. Also, a capacitor 91 serving as a backup power supply
6 is charged from DC + 5V, that is, a power supply line for driving ICs and the like on each substrate.

【００６０】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各制御基
板および機構部品に必要な電圧の電力が供給される。The transformer 911 converts an AC voltage from an AC power supply to 24V. AC 24V voltage is applied to connector 9
15 is output. Further, the rectifier circuit 912 includes an AC24
A DC voltage of +30 V is generated from V and output to the DC-DC converter 913 and the connector 915. DC-D
The C converter 913 has + 21V, + 12V and + 5V.
V is generated and output to the connector 915. Connector 91
Reference numeral 5 is connected to, for example, a relay board, from which power of a voltage required for each control board and mechanical components is supplied.

【００６１】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの各制御基板のバックアップＲＡＭに対するバッ
クアップ電源となる。また、＋５Ｖラインとバックアッ
プ＋５Ｖラインとの間に、逆流防止用のダイオード９１
７が挿入される。+5 V from DC-DC converter 913
The line branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 serves as a backup power supply for the backup RAM of each control board when the power supply to the gaming machine is cut off. Also, a diode 91 for preventing backflow is provided between the + 5V line and the backup + 5V line.
7 is inserted.

【００６２】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。As a backup power supply, a battery that can be charged from a +5 V power supply may be used. In the case of using a battery, a rechargeable battery is used which runs out of capacity when power is not supplied from a + 5V power supply for a predetermined time.

【００６３】また、主基板３１以外の各制御基板（この
例では、音声制御基板７０、ランプ制御基板３５、表示
制御基板８０および賞球制御基板３７）の全て、または
そのうちの一部にも電源監視用ＩＣ９０１と同様のもの
を搭載し、＋３０Ｖ電圧が所定値以下になったら各ＣＰ
Ｕに信号を与えるようにしてもよい。その際、各制御基
板における電源監視用ＩＣが電圧低下を示す信号を出力
することになる＋３０Ｖ電源の電圧値は、主基板３１の
電源監視用ＩＣ９０１における電圧値よりも低いことが
望ましい。In addition, all or some of the control boards (in this example, the audio control board 70, the lamp control board 35, the display control board 80, and the prize ball control board 37) other than the main board 31 are also powered. The same thing as the monitoring IC 901 is mounted, and when the voltage of +30 V falls below a predetermined value, each CP
A signal may be given to U. At this time, it is desirable that the voltage value of the +30 V power supply at which the power supply monitoring IC in each control board outputs a signal indicating a voltage drop is lower than the voltage value of the power supply monitoring IC 901 of the main board 31.

【００６４】ここでは、電源監視用ＩＣ９０２からの信
号がＩＮＴ端子に入力されたが、マスク不能割込端子
（ＮＭＩ端子）にその信号を導入し、ＮＭＩ割込処理で
後述する電源断時の処理を行ってもよい。Here, the signal from the power supply monitoring IC 902 is input to the INT terminal. However, the signal is introduced to the non-maskable interrupt terminal (NMI terminal), and the processing at the time of power-off described later in the NMI interrupt processing. May be performed.

【００６５】以下、遊技機の制御動作について説明す
る。図９は、主基板３１におけるＣＰＵ５６の遊技制御
処理を示すフローチャートである。図９（Ａ）はＣＰＵ
５６が実行するメイン処理を示し、図９（Ｂ）は割込処
理を示す。電源オン時のリセットが解けると、ＣＰＵ５
６は、まず、クロックモニタ制御を動作可能状態にする
ために、内蔵されているクロックモニタレジスタをクロ
ックモニタイネーブル状態に設定する（ステップＳ
１）。クロックモニタ制御とは、入力されるクロック信
号の低下または停止を検出すると、ＣＰＵ５６の内部で
自動的にリセットを発生する制御である。Hereinafter, the control operation of the gaming machine will be described. FIG. 9 is a flowchart showing a game control process of the CPU 56 on the main board 31. FIG. 9A shows a CPU.
56 shows the main processing executed, and FIG. 9B shows the interrupt processing. When the power-on reset is released, the CPU 5
6 first sets a built-in clock monitor register to a clock monitor enable state in order to enable the clock monitor control (step S).
1). The clock monitor control is a control for automatically generating a reset inside the CPU 56 when detecting a drop or stop of an input clock signal.

【００６６】次いで、ＣＰＵ５６は、初期化処理を行う
（ステップＳ２）。なお、初期化処理では、所定期間後
（例えば２ｍｓ後）にタイマ割込がかかるようにタイマ
の設定処理を行う。その後、停止図柄の種類を決定する
乱数等の表示用乱数を更新する処理を繰り返し実行する
（ステップＳ１７）。Next, the CPU 56 performs an initialization process (step S2). In the initialization process, a timer setting process is performed so that the timer is interrupted after a predetermined period (for example, after 2 ms). Thereafter, the process of updating the display random number such as the random number for determining the type of the stop symbol is repeatedly executed (step S17).

【００６７】図９（Ｂ）に示された処理は、ＣＰＵ５６
内部のタイマ割込によって起動される。割込処理におい
て、ＣＰＵ５６は、まず、所定期間後（例えば２ｍｓ
後）に再度タイマ割込がかかるようにタイマの設定処理
を行う（ステップＳ２０）。The processing shown in FIG.
Triggered by an internal timer interrupt. In the interrupt processing, the CPU 56 firstly sets a predetermined period (for example, 2 ms).
After that, a timer setting process is performed so that the timer is again interrupted (step S20).

【００６８】次に、表示制御基板８０に送出される表示
制御コマンドをＲＡＭ５５の所定の領域に設定する処理
を行った後に（表示制御データ設定処理：ステップＳ
４）、表示制御コマンドを出力する処理を行う（表示制
御データ出力処理：ステップＳ５）。Next, after performing processing for setting a display control command sent to the display control board 80 to a predetermined area of the RAM 55 (display control data setting processing: step S
4) A process for outputting a display control command is performed (display control data output process: step S5).

【００６９】次いで、各種出力データの格納領域の内容
を各出力ポートに出力する処理を行う（データ出力処
理：ステップＳ６）。また、ホール管理用コンピュータ
に出力される大当り情報、始動情報、確率変動情報など
の出力データを格納領域に設定する出力データ設定処理
を行う（ステップＳ８）。さらに、パチンコ遊技機１の
内部に備えられている自己診断機能によって種々の異常
診断処理が行われ、その結果に応じて必要ならば警報が
発せられる（エラー処理：ステップＳ９）。Next, processing for outputting the contents of the storage area for various output data to each output port is performed (data output processing: step S6). Further, an output data setting process for setting output data such as jackpot information, start information, and probability variation information output to the hall management computer in the storage area is performed (step S8). Further, various abnormality diagnosis processes are performed by a self-diagnosis function provided inside the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S9).

【００７０】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ１０）。Next, a process of updating each counter indicating a random number for determination such as a random number for big hit determination used in game control is performed (step S10).

【００７１】次に、ＣＰＵ５６は、特別図柄プロセス処
理を行う（ステップＳ１１）。特別図柄プロセス制御で
は、遊技状態に応じてパチンコ遊技機１を所定の順序で
制御するための特別図柄プロセスフラグに従って該当す
る処理が選び出されて実行される。そして、特別図柄プ
ロセスフラグの値は、遊技状態に応じて各処理中に更新
される。また、普通図柄プロセス処理を行う（ステップ
Ｓ１２）。普通図柄プロセス処理では、７セグメントＬ
ＥＤによる可変表示器１０を所定の順序で制御するため
の普通図柄プロセスフラグに従って該当する処理が選び
出されて実行される。そして、普通図柄プロセスフラグ
の値は、遊技状態に応じて各処理中に更新される。Next, the CPU 56 performs a special symbol process (step S11). In the special symbol process control, a corresponding process is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to a gaming state. Then, the value of the special symbol process flag is updated during each processing according to the gaming state. Further, a normal symbol process is performed (step S12). In normal symbol processing, 7 segments L
A corresponding process is selected and executed according to a normal symbol process flag for controlling the variable display 10 by the ED in a predetermined order. Then, the value of the normal symbol process flag is updated during each process according to the gaming state.

【００７２】さらに、ＣＰＵ５６は、スイッチ回路５８
を介して、ゲートセンサ１２、始動口センサ１７および
カウントセンサ２３の状態を入力し、各入賞口や入賞装
置に対する入賞があったか否か判定する（スイッチ処
理：ステップＳ１３）。ＣＰＵ５６は、さらに、停止図
柄の種類を決定する乱数等の表示用乱数を更新する処理
を行う（ステップＳ１５）。The CPU 56 further includes a switch circuit 58
, The state of the gate sensor 12, the starting port sensor 17, and the count sensor 23 are input, and it is determined whether or not there is a prize for each prize port or prize device (switch processing: step S13). The CPU 56 further performs a process of updating a display random number such as a random number for determining the type of stop symbol (step S15).

【００７３】また、ＣＰＵ５６は、賞球制御基板３７と
の間の信号処理を行う（ステップＳ１６）。すなわち、
所定の条件が成立すると賞球制御基板３７に賞球制御コ
マンドを出力する。賞球制御基板３７に搭載されている
賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出
装置９７を駆動する。The CPU 56 performs signal processing with the award ball control board 37 (step S16). That is,
When a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.

【００７４】図１０は、ＣＰＵ５６のＩＮＴ処理を示す
フローチャートである。上述したように、電源監視用Ｉ
Ｃ９０２が電源電圧の低下を検出すると、ＣＰＵ５６に
外部割込がかかる。また、図７に示されているように入
力ポート５７０に電源監視用ＩＣ９０２の出力が導入さ
れている。FIG. 10 is a flowchart showing the INT process of the CPU 56. As described above, the power monitoring I
When the C 902 detects a drop in the power supply voltage, the CPU 56 is externally interrupted. Further, as shown in FIG. 7, the output of the power supply monitoring IC 902 is introduced to the input port 570.

【００７５】電源電圧の低下にもとづくＩＮＴ処理で
は、ＣＰＵ５６は、まず、レジスタの内容をバックアッ
プＲＡＭに転送する（ステップＳ３１）。次いで、ＩＮ
Ｔフラグをセットする（ステップＳ３２）。ＩＮＴフラ
グとは、電源電圧低下にもとづく割込が生じたことを示
す内部フラグである。また、ＩＮＴフラグは、バックア
ップＲＡＭ領域に設定される。ＣＰＵ５６は、さらに、
ＲＡＭアクセスを禁止状態にして（ステップＳ３３）、
電源監視用ＩＣ９０２の出力が導入されている入力ポー
トのレベルを監視し続ける（ステップＳ３４）。この状
態で、電源電圧はさらに低下していき、遂には、ＣＰＵ
５６の動作が停止する。In the INT process based on the drop in the power supply voltage, the CPU 56 first transfers the contents of the register to the backup RAM (step S31). Then, IN
The T flag is set (step S32). The INT flag is an internal flag indicating that an interrupt has occurred due to a drop in power supply voltage. The INT flag is set in the backup RAM area. The CPU 56 further includes:
RAM access is disabled (step S33),
The level of the input port to which the output of the power monitoring IC 902 is introduced is continuously monitored (step S34). In this state, the power supply voltage further decreases and finally the CPU
The operation of 56 stops.

【００７６】しかし、ステップＳ３４の実行中に、入力
ポートのレベルが通常時のレベルに復帰した場合には、
ＣＰＵ５６は、ＲＡＭアクセスを許可状態にして（ステ
ップＳ３５）、バックアップＲＡＭに保存されていたレ
ジスタ値を本来のレジスタに復帰させる（ステップＳ３
６）。そして、ＩＮＴフラグをリセットし（ステップＳ
３７）、割込がかかったアドレスに復帰する。However, if the level of the input port returns to the normal level during the execution of step S34,
The CPU 56 permits the RAM access (step S35), and restores the register value stored in the backup RAM to the original register (step S3).
6). Then, the INT flag is reset (step S
37), returning to the interrupted address.

【００７７】このように、ＣＰＵ５６は、電源電圧が正
常に復帰したことを検出すると、レジスタの状態を元に
戻して外部割込がかかったアドレスに復帰する。従っ
て、割込ラインのノイズや電源の瞬断等によって割込が
かかってしまったような場合でも、制御を正常状態に復
帰させることができる。従って、遊技機の制御は、あた
かも割込が生じなかったかのように進行される。As described above, when the CPU 56 detects that the power supply voltage has returned to normal, it returns the register state to the original state and returns to the address where the external interrupt was interrupted. Therefore, even in the case where the interruption is caused by the noise of the interruption line or the momentary interruption of the power supply, the control can be returned to the normal state. Therefore, the control of the gaming machine proceeds as if no interruption occurred.

【００７８】図１１は、図９に示されたメイン処理にお
ける初期化処理（ステップＳ２）の一例を示すフローチ
ャートである。遊技機への電力供給が再開されると、初
期リセット回路６５からＣＰＵ５６に初期リセット信号
が入力される。ＣＰＵ５６は、初期リセット信号に応じ
てメイン処理を開始するのであるが、システムチェック
処理において、まず、ＩＮＴフラグがセットされている
か否か確認する（ステップＳ４２）。FIG. 11 is a flowchart showing an example of the initialization process (step S2) in the main process shown in FIG. When the power supply to the gaming machine is restarted, an initial reset signal is input from the initial reset circuit 65 to the CPU 56. The CPU 56 starts the main process in response to the initial reset signal. In the system check process, first, the CPU 56 checks whether or not the INT flag is set (step S42).

【００７９】このとき、ＲＡＭアクセス許可状態に設定
する必要があれば、すなわち、リセットがかけられたと
きに自動的にＲＡＭアクセス許可状態にならないのであ
れば、ＣＰＵ５６は、ＲＡＭアクセス許可状態に設定す
る。At this time, if it is necessary to set the RAM access permission state, that is, if the RAM access permission state is not automatically set when the reset is performed, the CPU 56 sets the RAM access permission state. .

【００８０】ＩＮＴフラグがセットされていなければ、
レジスタおよびＲＡＭ領域を全てクリアし（ステップＳ
４６）、必要な初期値を設定する（ステップＳ４７）。
そして、電源投入時画面表示コマンド送出要求をセット
し（ステップＳ４８）、スタックポインタを初期化して
（ステップＳ４９）、初期化処理を終了する。If the INT flag is not set,
Clear all registers and RAM area (step S
46), necessary initial values are set (step S47).
Then, a power-on screen display command transmission request is set (step S48), the stack pointer is initialized (step S49), and the initialization processing ends.

【００８１】なお、電源投入時画面表示コマンド送出要
求がセットされると、例えば、図９に示された表示制御
データ出力処理（ステップＳ５）によって電源投入時画
面表示コマンドが表示制御基板８０に送出される。表示
制御基板８０における表示制御用ＣＰＵ１０１は、電源
投入時画面表示コマンドを受信すると、可変表示部９
に、電源投入時に表示される画面としてあらかじめ決め
られている画面を表示する。When the power-on screen display command transmission request is set, the power-on screen display command is transmitted to the display control board 80 by, for example, the display control data output process (step S5) shown in FIG. Is done. When the display control CPU 101 of the display control board 80 receives the power-on screen display command, the display control CPU 101
Next, a screen that is determined in advance as a screen displayed when the power is turned on is displayed.

【００８２】ステップＳ４２でＩＮＴフラグがセットさ
れていることが確認されると、ＣＰＵ５６は、バックア
ップＲＡＭに保存されていたレジスタ値を本来のレジス
タに復帰させる（ステップＳ４３）。そして、ＩＮＴフ
ラグをリセットし（ステップＳ４４）、エラー画面表示
コマンド送出要求をセットする（ステップＳ４５）。When it is confirmed in step S42 that the INT flag has been set, the CPU 56 restores the register value stored in the backup RAM to the original register (step S43). Then, the INT flag is reset (step S44), and an error screen display command transmission request is set (step S45).

【００８３】なお、エラー画面表示コマンド送出要求が
セットされると、例えば、表示制御データ出力処理（ス
テップＳ５）によってエラー画面表示コマンドが表示制
御基板８０に送出される。表示制御基板８０における表
示制御用ＣＰＵ１０１は、電源投入時画面表示コマンド
を受信すると、可変表示部９にあらかじめ決められてい
るエラー画面を表示する。When an error screen display command transmission request is set, an error screen display command is transmitted to the display control board 80 by, for example, display control data output processing (step S5). Upon receiving the power-on screen display command, the display control CPU 101 of the display control board 80 displays a predetermined error screen on the variable display unit 9.

【００８４】そして、ＣＰＵ５６は、スタックポインタ
が指すスタックエリアの値をジャンプ先としてそこにジ
ャンプする。スタックポインタは、レジスタの一つであ
るから、ステップＳ４３の処理によって、電源断したと
きの値に復元されている。また、この実施の形態では、
スタックエリアはバックアップＲＡＭ領域に形成されて
いる。すなわち、電源断中でも保存されている。従っ
て、制御状態は、電源断時の状態に戻る。Then, the CPU 56 jumps to the value of the stack area indicated by the stack pointer as a jump destination. Since the stack pointer is one of the registers, the stack pointer has been restored to the value at the time of power-off by the processing in step S43. Also, in this embodiment,
The stack area is formed in the backup RAM area. That is, it is preserved even when the power is turned off. Therefore, the control state returns to the state when the power was turned off.

【００８５】例えば、電源断時に、表示制御基板８０に
おける表示制御用ＣＰＵ１０１が可変表示部９において
図柄変動表示を行っていたとする。すると、電源復旧時
に、表示制御用ＣＰＵ１０１は、エラー画面表示コマン
ドを受信するので、可変表示部９にエラー画面を表示す
る。一方、主基板３１のＣＰＵ５６は、電源断時の状態
すなわち特別図柄変動中の遊技状態に戻る。そして、特
別図柄変動中の遊技状態が終了すると、図柄停止を示す
コマンドや大当り表示を示すコマンドを送出する。表示
制御用ＣＰＵ１０１は、その段階で、エラー表示を停止
して、続く表示制御を続行することができる。For example, it is assumed that the display control CPU 101 of the display control board 80 is performing symbol variation display on the variable display section 9 when the power is turned off. Then, when the power is restored, the display control CPU 101 receives the error screen display command, and displays an error screen on the variable display unit 9. On the other hand, the CPU 56 of the main board 31 returns to the state when the power is turned off, that is, the gaming state in which the special symbol is changing. Then, when the gaming state in which the special symbol is changed ends, a command indicating a symbol stop or a command indicating a big hit display is transmitted. At this stage, the display control CPU 101 can stop the error display and continue the subsequent display control.

【００８６】以上のように、ＣＰＵ５６は、復帰時にＩ
ＮＴフラグがセットされていたらデータ復帰処理を行
い、ＩＮＴフラグがセットされていなければ通常の初期
設定処理（ステップＳ４６，Ｓ４７）を行う。そして、
データ復帰処理では、保存されていたレジスタの復帰処
理とＩＮＴフラグのリセット処理とが行われる。また、
電源バックアップされているＲＡＭ領域におけるスタッ
クエリアに保存されていた復帰アドレスに戻るので、遊
技制御手段は、電源断時の遊技状態に復帰することがで
きる。As described above, the CPU 56 returns to I
If the NT flag is set, a data recovery process is performed, and if the INT flag is not set, a normal initialization process (steps S46 and S47) is performed. And
In the data restoration process, a restoration process of the saved register and a reset process of the INT flag are performed. Also,
Since the return to the return address stored in the stack area in the RAM area where the power is backed up is returned, the game control means can return to the game state when the power is turned off.

【００８７】以下、遊技制御手段以外の制御手段の一例
としての賞球制御手段について説明する。この例では、
遊技機の電源が遮断しても、賞球制御用ＣＰＵ３７１の
内蔵ＲＡＭの一部が、電源基板９０１のコンデンサ９１
６から電源供給を受ける。例えば、賞球制御用ＣＰＵ３
７１のバックアップ端子（ＶBB）にコンデンサ９１６の
出力が接続される（図６参照）。Hereinafter, prize ball control means as an example of control means other than the game control means will be described. In this example,
Even if the power of the gaming machine is cut off, a part of the built-in RAM of the CPU 371 for controlling the prize ball stores the capacitor 91 of the power supply board 901.
6 is supplied with power. For example, a prize ball control CPU 3
The output of the capacitor 916 is connected to the backup terminal (VBB) 71 (see FIG. 6).

【００８８】図１２は、主基板３１から賞球制御基板３
７に送信される賞球制御コマンドのビット構成を示す説
明図である。図１２に示すように、１バイト中の上位４
ビットが制御指定部として使用され、下位４ビットが賞
球数を示す領域として用いられる。FIG. 12 shows the main board 31 to the prize ball control board 3.
FIG. 7 is an explanatory diagram showing a bit configuration of a prize ball control command transmitted to No. 7; As shown in FIG. 12, the upper 4
The bits are used as a control designation section, and the lower 4 bits are used as an area indicating the number of award balls.

【００８９】図１３に示すように、制御指定部におい
て、ビット７，６，５，４が「０，１，０，０」であれ
ば払出個数指定コマンドであることを示し、「０，１，
０，１」であれば払出指定コマンドであることを示す。
払出個数指定コマンドは、主基板３１のＣＰＵ５６が入
賞を検出すると直ちに賞球制御基板３７に送出される。As shown in FIG. 13, if bits 7, 6, 5, and 4 are "0, 1, 0, 0" in the control designation section, it indicates that the command is a payout number designation command, and "0, 1" ,
"0, 1" indicates a payout designation command.
The payout number designation command is sent to the prize ball control board 37 immediately after the CPU 56 of the main board 31 detects a winning.

【００９０】ビット７，６，５，４が「１，０，０，
０」である球切れ指定コマンドは、玉切れ検出スイッチ
１６７または玉切れスイッチ１８７がオンしたとき（玉
切れ状態フラグがオンしたとき）に、主基板３１から送
信される。また、ビット７，６，５，４が「１，０，
０，１」である発射停止指定コマンドは、余剰玉受皿４
が満タンになって満タンスイッチ４８がオンしたとき
（満タン状態フラグがオンしたとき）に、主基板３１か
ら送信される。Bits 7, 6, 5, and 4 are "1, 0, 0,
The command “0” is sent from the main board 31 when the cutout detection switch 167 or the cutout switch 187 is turned on (when the cutout state flag is turned on). Also, bits 7, 6, 5, and 4 are "1, 0,
The firing stop designation command of “0, 1”
Is transmitted from the main board 31 when is full and the full switch 48 is turned on (when the full state flag is turned on).

【００９１】賞球制御コマンドは、主基板３１から賞球
制御基板３７に、１バイト（８ビット：賞球制御コマン
ドＤ７〜Ｄ０）のデータとして出力される。賞球制御コ
マンドＤ７〜Ｄ０は正論理で出力される。また、賞球制
御コマンドＤ７〜Ｄ０が出力されたときには、負論理の
賞球制御ＩＮＴ信号が出力される。The award ball control command is output from the main board 31 to the award ball control board 37 as 1-byte (8 bits: award ball control commands D7 to D0) data. The winning ball control commands D7 to D0 are output in positive logic. When the award ball control commands D7 to D0 are output, a negative logic award ball control INT signal is output.

【００９２】図６に示されたように、賞球制御コマンド
は、出力ポート５７７を介して送信される。そして、こ
の実施の形態では、図１４に示すように、主基板３１か
ら賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞
球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球
制御ＩＮＴ信号は、賞球制御基板３７において、賞球制
御用ＣＰＵ３７１の割込端子に接続されている。よっ
て、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞
球制御コマンドＤ７〜Ｄ０が主基板３１から送出された
ことを認識でき、割込処理において賞球制御コマンド受
信処理を行う。As shown in FIG. 6, the award ball control command is transmitted through the output port 577. In this embodiment, as shown in FIG. 14, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal goes low for 5 μs or more. The award ball control INT signal is connected to an interrupt terminal of the award ball control CPU 371 on the award ball control board 37. Therefore, when there is an interrupt, the award ball control CPU 371 can recognize that the award ball control commands D7 to D0 have been transmitted from the main board 31, and perform the award ball control command receiving process in the interrupt process.

【００９３】なお、図１２に示されたコマンド構成は一
例であって、他の構成にしてもよい。例えば、１バイト
中の上位下位を、図１２に示された構成とは逆にしても
よい。The command configuration shown in FIG. 12 is an example, and another configuration may be used. For example, the upper and lower bits in one byte may be reversed from the configuration shown in FIG.

【００９４】図１５は、電源監視および電源バックアッ
プのための賞球制御用ＣＰＵ３７１周りの一構成例を示
すブロック図である。図１５に示すように、電源監視用
ＩＣ９３２は、＋３０Ｖ電圧を導入し、＋３０Ｖ電圧を
監視することによって電源断の発生を検出する。具体的
には、＋３０Ｖ電圧が所定値（例えば＋３０Ｖの８０
％）以下になったら、電源断が生ずるとして、賞球制御
用ＣＰＵ３７１に割り込み信号を与える。賞球制御用Ｃ
ＰＵ３７１において、この割り込みは、マスク不能割込
（ＮＭＩ）端子に入力されている。また、ＮＭＩ端子に
入力される信号は、入力ポートにも入力されている。従
って、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理におい
て、入力ポートのレベルを確認することによって電源断
の状況を確認することができる。FIG. 15 is a block diagram showing an example of a configuration around the CPU 371 for controlling the prize ball for monitoring and backing up the power supply. As shown in FIG. 15, the power supply monitoring IC 932 detects the occurrence of power interruption by introducing a +30 V voltage and monitoring the +30 V voltage. Specifically, the voltage of +30 V is a predetermined value (for example, 80 of +30 V).
%), It is determined that the power is cut off, and an interrupt signal is given to the CPU 371 for controlling the prize ball. C for prize ball control
In the PU 371, this interrupt is input to a non-maskable interrupt (NMI) terminal. The signal input to the NMI terminal is also input to the input port. Therefore, in the NMI processing, the CPU 371 for controlling the prize ball can confirm the power-off state by confirming the level of the input port.

【００９５】電源監視用ＩＣ９３２が電源断を検知する
ための所定値は、通常時の電圧より低いが、賞球制御用
ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。
また、電源監視用ＩＣ９３２が、賞球制御用ＣＰＵ３７
１が必要とする電圧（この例では＋５Ｖ）よりも高い電
圧を監視するように構成されているので、賞球制御用Ｃ
ＰＵ３７１が必要とする電圧に対して監視範囲を広げる
ことができる。従って、より精密な監視を行うことがで
きる。The predetermined value for the power supply monitoring IC 932 to detect a power-off is lower than the normal voltage, but is a voltage at which the prize ball control CPU 371 can operate for a while.
The power supply monitoring IC 932 is connected to the CPU 37 for controlling the prize ball.
1 is configured to monitor a voltage higher than the required voltage (+5 V in this example).
The monitoring range can be extended for the voltage required by the PU 371. Therefore, more precise monitoring can be performed.

【００９６】＋５Ｖ電源から電力が供給されていない
間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、遊技機に対する電源が断しても内容は保存され
る。そして、＋５Ｖ電源が復旧すると、初期リセット回
路９３５からリセット信号が発せられるので、賞球制御
用ＣＰＵ３７１は、通常の動作状態に復帰する。そのと
き、必要なデータがバックアップされているので、停電
等からの復旧時には停電発生時の遊技状態に復帰するこ
とができる。While power is not being supplied from the + 5V power supply, at least a part of the built-in RAM of the prize ball control CPU 371 is backed up by connecting a backup power supply supplied from a power supply board to a backup terminal, and the gaming machine The contents are preserved even if the power supply to is turned off. Then, when the +5 V power supply is restored, a reset signal is issued from the initial reset circuit 935, so that the award ball control CPU 371 returns to the normal operation state. At that time, since the necessary data is backed up, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovering from a power failure or the like.

【００９７】図１６は、賞球制御用ＣＰＵ３７１のメイ
ン処理を示すフローチャートである。メイン処理では、
賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリア
する等の初期値設定処理を行う（ステップＳ７０１）。
なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域
（バックアップ領域）にデータが設定されている場合に
は、それらの領域のクリア処理はなされない。その後、
この実施の形態では、賞球制御用ＣＰＵ３７１は、所定
期間（例えば２ｍｓ）毎に発生するタイマ割込による割
込処理で賞球払出制御を行う（ステップＳ７０２）。タ
イマ割込処理では、図１７に示すように、賞球制御用Ｃ
ＰＵ３７１は、賞球払出制御処理を実行する（ステップ
Ｓ７１１）。FIG. 16 is a flowchart showing the main processing of the award ball control CPU 371. In the main processing,
The winning ball control CPU 371 first performs an initial value setting process such as clearing the RAM area (step S701).
If data is set in the RAM area (backup area) of the internal RAM that has been backed up by power, those areas are not cleared. afterwards,
In this embodiment, the prize ball control CPU 371 performs prize ball payout control by an interrupt process by a timer interrupt generated every predetermined period (for example, 2 ms) (step S702). In the timer interrupt processing, as shown in FIG.
The PU 371 executes a prize ball payout control process (Step S711).

【００９８】図１８は、賞球制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に総合個数記憶が（例えば２バ
イト）が形成されている。総合個数記憶は、主基板３１
の側から指示された払出個数の総数を記憶するものであ
る。FIG. 18 is an explanatory diagram showing an example of use of a RAM built in the CPU 371 for controlling a prize ball. In this example,
A total number storage (for example, 2 bytes) is formed in the backup RAM area. The total number is stored in the main board 31
Stores the total number of payouts instructed from the side.

【００９９】図１９〜図２５は、賞球制御用ＣＰＵ３７
１が実行する賞球払出制御処理を示すフローチャートで
ある。なお、この実施の形態では、賞球払出制御処理は
タイマ割込処理で実行されるように構成されているが、
そのような構成ではなく、通常の処理（割込処理ではな
い）によって実行されるように構成してもよい。FIGS. 19 to 25 show the CPU 37 for controlling the prize ball.
It is a flowchart which shows the prize ball payout control processing which 1 performs. In this embodiment, the award ball payout control process is configured to be executed by a timer interrupt process.
Instead of such a configuration, it may be configured to be executed by a normal process (not an interrupt process).

【０１００】賞球払出制御処理において、賞球制御用Ｃ
ＰＵ３７１は、賞球制御コマンドが受信されているか否
か確認する（ステップＳ４８０）。受信されていれば、
ステップＳ５１１に移行する。受信されていなければ、
現在エラー状態中であるか否か確認する（ステップＳ４
８１）。エラー状態中であればエラー処理を行う。エラ
ー状態中でない場合には、賞球中（または補正払出中）
であるか否か確認する（ステップＳ４８２）。賞球中で
ない場合には、玉貸し処理中であるか否か確認する（ス
テップＳ４８３）。玉貸し中であれば、玉貸し中の処理
に移行する。In the prize ball payout control process, the prize ball control C
The PU 371 checks whether or not a prize ball control command has been received (Step S480). If received
It moves to step S511. If not,
It is confirmed whether or not an error state is currently occurring (step S4).
81). If an error occurs, error processing is performed. If there is no error, the ball is awarded (or the compensation is being paid out)
Is determined (step S482). If the ball is not being awarded, it is checked whether or not a ball lending process is being performed (step S483). If the ball is being lent, the process proceeds to the process of lending a ball.

【０１０１】玉貸し中でもなければ、総合個数記憶およ
び補正個数カウンタの値が０であるか否か確認する（ス
テップＳ４８４）。それらが０であれば、すなわち、賞
球払出を行う必要がない場合には、遊技機の外部機器と
してのカードユニット５０からの玉貸し要求信号である
ＢＲＱ信号がオンになっているかどうか確認する（ステ
ップＳ４９１）。If no balls are being lent, it is checked whether the value of the total number storage and correction number counter is 0 (step S484). If they are 0, that is, if it is not necessary to pay out the prize balls, it is checked whether the BRQ signal, which is a ball lending request signal from the card unit 50 as an external device of the gaming machine, is on. (Step S491).

【０１０２】ＢＲＱ信号がオンになっていれば、玉貸し
開始のための処理を行って（ステップＳ４９２）、玉貸
し中の処理に移行する。なお、玉貸し制御のためのカウ
ンタも、バックアップＲＡＭ領域に形成されていること
が好ましい。If the BRQ signal is on, a process for starting ball lending is performed (step S492), and the process shifts to a ball lending process. Preferably, a counter for ball lending control is also formed in the backup RAM area.

【０１０３】ステップＳ４８４において、総合個数記憶
および補正個数カウンタの値が全て０になっていなけれ
ば、ステップＳ５００の処理を行う。If it is determined in step S484 that the values of the total number storage and correction number counters are not all 0, the process of step S500 is performed.

【０１０４】ステップＳ５００において、補正払出フラ
グがオンしていれば、すなわち、補正払出をすべきこと
に決定されていた場合には、ステップＳ５０７に移行す
る。補正払出フラグがオンしていなければ、賞球制御用
ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップ
Ｓ５０３）、払出モータ２８９をオンする（ステップＳ
５０７）。そして、賞球払出中処理に移行する。In step S500, if the corrected payout flag is ON, that is, if it is determined that the corrected payout is to be performed, the process proceeds to step S507. If the corrected payout flag is not on, the prize ball control CPU 371 turns on the prize ball processing flag (step S503), and turns on the payout motor 289 (step S503).
507). Then, the processing shifts to a prize ball payout processing.

【０１０５】賞球制御コマンド（払出個数指示コマン
ド）を受信した場合には、ステップＳ５１１の処理が開
始される。ステップＳ５１１において、賞球制御用ＣＰ
Ｕ３７１は、払出個数指示コマンドで指示された個数を
総合個数記憶に加算する（ステップＳ５１２）。When the prize ball control command (payout number instruction command) is received, the process of step S511 is started. In step S511, the prize ball control CP
U371 adds the number indicated by the payout number instruction command to the total number storage (step S512).

【０１０６】以上のように、賞球制御基板３７に搭載さ
れた賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５
６から送られた払出個数指示コマンドに含まれる賞球数
をバックアップＲＡＭ領域（総合個数記憶）に記憶す
る。As described above, the CPU 371 for controlling the prize ball mounted on the prize ball control board 37
The number of award balls included in the payout number instruction command sent from 6 is stored in the backup RAM area (total number storage).

【０１０７】なお、賞球制御コマンドには払出個数指示
コマンド以外のコマンドもあるが、図２１では、それら
のコマンドの受信処理は省略されている。Note that there are other award ball control commands other than the payout number instruction command, but in FIG. 21, the processing for receiving these commands is omitted.

【０１０８】図２２に示すステップＳ５３２以降の処理
は賞球払出中の処理である。賞球払出中の処理におい
て、まず、状態チェックが行われる（ステップＳ５３
２）。賞球制御用ＣＰＵ３７１は、払出モータ位置セン
サおよび賞球カウントスイッチ３０１Ａを監視すること
によって賞球払出が正常に行われているか否かチェック
する。状態チェックとは、現在、払出モータ位置センサ
のオンを監視している状態にあるのか、払出モータ位置
センサのオフを監視している状態にあるのかを判定する
処理である。The processing after step S532 shown in FIG. 22 is processing during payout of a prize ball. In the processing during the prize ball payout, first, a state check is performed (step S53).
2). The prize ball control CPU 371 checks whether the prize ball payout is normally performed by monitoring the payout motor position sensor and the prize ball count switch 301A. The state check is a process of determining whether the payout motor position sensor is currently monitored for ON or the payout motor position sensor is monitored for OFF.

【０１０９】この実施の形態では、払出モータ位置セン
サおよび賞球カウントスイッチ３０１Ａの監視のため
に、以下のタイマを用いる。 （１）タイマＴ１１：払出モータ位置センサのオン監視
用 （２）タイマＴ１２：払出モータ位置センサのオフ監視
用 （３）タイマＴ１３：賞球カウントスイッチ３０１Ａの
オン監視用 （４）タイマＴ１４：賞球カウントスイッチ３０１Ａの
オフ監視用In this embodiment, the following timer is used for monitoring the payout motor position sensor and the prize ball count switch 301A. (1) Timer T11: For monitoring the payout motor position sensor on (2) Timer T12: For monitoring the payoff motor position sensor off (3) Timer T13: For monitoring on the award ball count switch 301A (4) Timer T14: Award For monitoring off of ball count switch 301A

【０１１０】また、払出モータ位置センサによって払出
個数が確認されてから、賞球カウントスイッチ３０１Ａ
が実際の払出球を検出するまでに遊技球数個分の流下に
要する遅れ時間があり、その時間を待つために以下のタ
イマを用いる。 （５）タイマＴ１５：最後の払出球が払出モータ位置セ
ンサによって確認されてから、その球が賞球カウントス
イッチ３０１Ａを通過するまでの時間待ち用After the number of payouts is confirmed by the payout motor position sensor, the prize ball count switch 301A
There is a delay time required for several game balls to flow down until the actual payout ball is detected, and the following timer is used to wait for that time. (5) Timer T15: Waiting for the time from when the last payout ball is confirmed by the payout motor position sensor to when the ball passes through the prize ball count switch 301A.

【０１１１】ここでは、それらのタイマが動作中である
ことを確認することによって状態チェックを行う。ステ
ップＳ５３２では、タイマＴ１１が動作中であるときに
は、払出モータ位置センサのオン待ち処理（ステップＳ
５３４）に移行し、タイマＴ１２が動作中であるときに
は、払出モータ位置センサのオフ待ち処理（ステップＳ
５４２）に移行する。タイマ１５が動作中であるときに
は、タイマ１５のタイムアウト待ち（ステップＳ５７
３）に移行する。いずれのタイマも動作中でないときに
は、タイマＴ１１をスタートさせる（ステップＳ５３
３）。Here, the status check is performed by confirming that these timers are operating. In step S532, when the timer T11 is in operation, the wait motor position sensor is turned on (step S53).
534), and when the timer T12 is operating, the wait motor position sensor is turned off (step S
542). When the timer 15 is operating, the timer 15 waits for a timeout (step S57).
Go to 3). When none of the timers is operating, the timer T11 is started (step S53).
3).

【０１１２】ステップＳ５３４において、賞球制御用Ｃ
ＰＵ３７１は、払出モータ位置センサがオンするのを待
つ。オンする前にタイマＴ１１がタイムアウトするとエ
ラー処理に移行する（ステップＳ５３５，Ｓ５３６）。
払出モータ位置センサがオンすると、タイマＴ１１を停
止して（ステップＳ５３７）、タイマＴ１２を起動する
（ステップＳ５４１）。その後、賞球制御用ＣＰＵ３７
１は、払出モータ位置センサがオフするのを待つ（ステ
ップＳ５４２）。オフする前にタイマＴ１２がタイムア
ウトするとエラー処理に移行する（ステップＳ５４３，
Ｓ５４５）。なお、タイマＴ１１，Ｔ１２がタイムアウ
トしていない間、賞球カウントスイッチチェックサブル
ーチンを実行する（ステップＳ５４７）。In step S534, the prize ball control C
The PU 371 waits for the payout motor position sensor to turn on. If the timer T11 times out before turning on, the process proceeds to error processing (steps S535 and S536).
When the payout motor position sensor is turned on, the timer T11 is stopped (step S537), and the timer T12 is started (step S541). After that, the CPU 37 for controlling the prize ball
1 waits for the delivery motor position sensor to be turned off (step S542). If the timer T12 times out before turning off, the processing shifts to error processing (step S543,
S545). Note that while the timers T11 and T12 have not timed out, the winning ball count switch check subroutine is executed (step S547).

【０１１３】払出モータ位置センサがオフすると、タイ
マＴ１２を停止して（ステップＳ５４６）、補正払出中
でなければ（ステップＳ５４９）、払出カウンタを＋１
するとともに（ステップＳ５５０）、総合個数記憶を−
１する（ステップＳ５５１）。そして、総合個数記憶の
値が０になったら（ステップＳ５５２）、ステップＳ５
７１に移行する。補正払出中であれば、補正個数カウン
タの値を−１し（ステップＳ５６０）、補正個数カウン
タの値が０になったら（ステップＳ５６１）、ステップ
Ｓ５７１に移行する。ステップＳ５７１では、払出モー
タ２８９の駆動が停止される。また、タイマＴ１５が起
動される（ステップＳ５７２）。When the payout motor position sensor is turned off, the timer T12 is stopped (step S546), and when the corrected payout is not being performed (step S549), the payout counter is incremented by +1.
(Step S550), and the total number storage is
1 (step S551). Then, when the value of the total number storage becomes 0 (step S552), step S5
It moves to 71. If the corrected payout is being performed, the value of the corrected number counter is decremented by 1 (step S560). When the value of the corrected number counter becomes 0 (step S561), the process proceeds to step S571. In step S571, the driving of the payout motor 289 is stopped. Further, the timer T15 is started (Step S572).

【０１１４】その後、タイマＴ１５のタイムアウトを待
つ（ステップＳ５７３）。タイムアウトしていない間、
賞球カウントスイッチチェックサブルーチンを実行する
（ステップＳ５７６）。Thereafter, the process waits for the timeout of the timer T15 (step S573). While not timed out,
An award ball count switch check subroutine is executed (step S576).

【０１１５】タイマＴ１５がタイムアウトすると、補正
払出中でなければ（ステップＳ５７４）、払出カウンタ
の値とと賞球数カウンタの値を比較する（ステップＳ５
７５）。When the timer T15 times out, if the corrected payout is not being performed (step S574), the value of the payout counter is compared with the value of the award ball counter (step S5).
75).

【０１１６】なお、賞球数カウンタは、賞球カウントス
イッチチェックサブルーチンで、払出モータ位置センサ
の下部に位置する賞球カウントスイッチ３０１Ａの１回
のオンが検出される度にカウントアップされる。タイマ
Ｔ１５がタイムアウトしたとき、玉払出が正常に行われ
ていれば、賞球数カウンタの値は、払出モータ位置セン
サのオン回数に一致する。例えば、ｎ個賞球が行われて
いたときには、払出モータ位置センサのオン回数がｎに
なると、ステップＳ５５２で総合個数記憶の値が０にな
り、その後、Ｔ１５の時間だけ経過すると賞球数カウン
タの値がｎになるはずである。The prize ball counter is incremented each time the prize ball count switch 301A located below the payout motor position sensor is turned on once in the prize ball count switch check subroutine. When the ball payout is performed normally when the timer T15 times out, the value of the prize ball number counter matches the number of times the payout motor position sensor is turned on. For example, when n prize balls have been played, when the number of times the payout motor position sensor is turned on becomes n, the value of the total number memory becomes 0 in step S552, and thereafter, when the time of T15 elapses, the prize ball number counter Should be n.

【０１１７】ステップＳ５７５の判断結果が不一致の場
合には、賞球不足数（賞球予定数−賞球数カウンタ値）
を払出個数カウンタに設定し（ステップＳ５８３）、払
出モータ２８９をオンし（ステップＳ５８４）、補正払
出中フラグをオンする（ステップＳ５８５）。その後
に、補正払出を開始した旨を示す報知（例えばブザー報
知）を例えば２０秒間行う（ステップＳ５８６）。この
報知は、遊技店員に賞球装置の異常があるかもしれない
ことを知らせる目的で行われるとともに、賞球カウント
スイッチ３０１Ａの故障または引き抜き（不正）の可能
性を示唆するために行われる。なお、賞球不足数は補正
予定数として記憶される。If the determination results in step S575 do not match, the award ball shortage number (scheduled award ball number-award ball number counter value)
Is set in the payout number counter (step S583), the payout motor 289 is turned on (step S584), and the corrected payout flag is turned on (step S585). Thereafter, a notification (for example, a buzzer notification) indicating that the correction payout has been started is performed for, for example, 20 seconds (step S586). This notification is performed for the purpose of notifying the gaming shop clerk that there may be an abnormality in the prize ball device, and also indicating the possibility of the failure or removal (illegal) of the prize ball count switch 301A. It should be noted that the prize ball shortage number is stored as the scheduled correction number.

【０１１８】補正払出が行われていた場合には、賞球数
カウンタの値が補正予定数と一致しているか否か確認し
（ステップＳ５８１）、一致していなければ、ステップ
Ｓ５８６に移行する。一致していれば、補正払出中フラ
グをリセットして（ステップＳ５８２）、この回の処理
を終了する。If the corrected payout has been made, it is checked whether or not the value of the prize ball number counter matches the expected number of corrections (step S581). If not, the flow proceeds to step S586. If they match, the corrected payout flag is reset (step S582), and the process ends.

【０１１９】ステップＳ５７５の判断結果が一致であっ
た場合には、賞球処理中フラグをリセットして（ステッ
プＳ５８７）、処理を終了する。If the result of the determination in step S575 is a match, the award ball processing flag is reset (step S587), and the process ends.

【０１２０】以上のように、賞球制御用ＣＰＵ３７１
は、総合記憶個数の値によって、賞球が完了したか否か
認識し、完了したら、所定時間経過後に賞球カウントス
イッチ３０１Ａによる検出回数を確認し、賞球カウント
スイッチ３０１Ａを通過した遊技球数が予定払出数に満
たないことを検出した場合には補正払出処理を開始す
る。As described above, the CPU 371 for controlling the prize ball.
Recognizes whether or not the prize ball is completed based on the value of the total stored number, and when completed, confirms the number of detections by the prize ball count switch 301A after a lapse of a predetermined time, and determines the number of game balls that have passed the prize ball count switch 301A If the number is less than the expected number of payouts, the correction payout process is started.

【０１２１】なお、総合記憶個数はバックアップＲＡＭ
領域に形成されているので、停電等による電源断が生じ
ても保存される。よって、停電等からの復旧時に、賞球
制御用ＣＰＵ３７１は、保存されているデータにもとづ
いて賞球払出制御を継続することができる。例えば、停
電からの復旧時に、総合記憶個数が設定されていること
を検知して、賞球制御用ＣＰＵ３７１は、賞球払出処理
を再開することができる。Incidentally, the total storage number is the backup RAM.
Since it is formed in the area, it is stored even if the power is cut off due to a power failure or the like. Therefore, upon recovery from a power failure or the like, the prize ball control CPU 371 can continue the prize ball payout control based on the stored data. For example, upon recovery from a power failure, the CPU 371 for controlling the prize ball can detect the total storage number is set, and restart the prize ball payout process.

【０１２２】さらに、補正個数カウンタ等もバックアッ
プＲＡＭ領域に形成すれば、補正払出処理中に停電等が
生じても、停電等からの復旧時に、賞球制御用ＣＰＵ３
７１は、保存されているデータにもとづいて補正払出制
御を継続することができる。Further, if a correction number counter and the like are also formed in the backup RAM area, even if a power failure or the like occurs during the correction dispensing process, the CPU 3 for award ball control is restored when the power is restored.
71 can continue the correction payout control based on the stored data.

【０１２３】図２５は、賞球カウントスイッチチェック
サブルーチンを示すフローチャートである。賞球カウン
トスイッチチェックにおいて、まず、状態チェックが行
われる（ステップＳ５１１）。ステップＳ５１１におい
て、タイマＴ１３が動作中であるときには、賞球カウン
トスイッチ３０１Ａのオン待ち処理（ステップＳ５１
３）に移行し、タイマＴ１４が動作中であるときには、
賞球カウントスイッチ３０１Ａのオフ待ち処理（ステッ
プＳ５１８）に移行する。いずれのタイマも動作中でな
いときには、タイマＴ１３をスタートさせる（ステップ
Ｓ５１２）。FIG. 25 is a flowchart showing the award ball count switch check subroutine. In the prize ball count switch check, first, a state check is performed (step S511). In step S511, when the timer T13 is operating, the on-wait processing of the winning ball count switch 301A (step S51)
When the process proceeds to 3) and the timer T14 is operating,
The process proceeds to an off wait process for the award ball count switch 301A (step S518). When none of the timers is operating, the timer T13 is started (step S512).

【０１２４】そして、賞球カウントスイッチ３０１Ａが
オンするのを待つ（ステップＳ５１３）。賞球カウント
スイッチ３０１Ａの出力がオンする前にタイマＴ１３が
タイムアウトするとエラー処理に移行する（ステップＳ
５１４，Ｓ５１５）。Then, it waits until the award ball count switch 301A is turned on (step S513). If the timer T13 times out before the output of the winning ball count switch 301A is turned on, the process shifts to error processing (step S).
514, S515).

【０１２５】賞球カウントスイッチ３０１Ａの出力がオ
ン状態になると、タイマＴ１３を停止して（ステップＳ
５１６）、タイマＴ１４を起動する（ステップＳ５１
７）。そして、賞球カウントスイッチ３０１Ａがオフす
るのを待つ（ステップＳ５１８）。賞球カウントスイッ
チ３０１Ａがオフする前にタイマＴ１４がタイムアウト
するとエラー処理に移行する（ステップＳ５１９，Ｓ５
２０）。タイマＴ１４がタイムアウトする前に賞球カウ
ントスイッチ３０１Ａがオフした場合には、タイマＴ１
４を停止する（ステップＳ５２１）。そして、賞球数カ
ウンタの値を＋１する（ステップＳ５２２）。When the output of the prize ball count switch 301A is turned on, the timer T13 is stopped (step S13).
516), and start the timer T14 (step S51).
7). Then, it waits for the award ball count switch 301A to be turned off (step S518). If the timer T14 times out before the award ball count switch 301A is turned off, the process shifts to error processing (steps S519, S5).
20). If the prize ball count switch 301A is turned off before the timer T14 times out, the timer T1
4 is stopped (step S521). Then, the value of the award ball number counter is incremented by 1 (step S522).

【０１２６】なお、この実施の形態では、遊技制御手段
から賞球指示を受けると、総合個数記憶に賞球数を加算
して、総合個数記憶の値を用いて払出制御を行ったが、
遊技制御手段からの賞球指示に対して、賞球対応に設け
られた個数カウンタに賞球回数を記憶するようにしても
よい。In this embodiment, when a prize ball instruction is received from the game control means, the payout control is performed by adding the number of prize balls to the total number storage and using the value of the total number storage.
In response to an award ball instruction from the game control means, the number of award balls may be stored in a number counter provided for the award ball.

【０１２７】図２６は、賞球制御用ＣＰＵ３７１が、電
源電圧が低下したときに実行するＮＭＩ割込処理を示す
フローチャートである。この場合には、賞球制御用ＣＰ
Ｕ３７１は、まず、ＮＭＩフラグをセットする（ステッ
プＳ８０１）。また、ＲＡＭアクセスを禁止状態にして
（ステップＳ８０２）、電源監視用ＩＣ９３２の出力が
導入されている入力ポートのレベルを監視し続ける（ス
テップＳ８０３）。FIG. 26 is a flowchart showing an NMI interrupt process executed by the award ball control CPU 371 when the power supply voltage drops. In this case, the prize ball control CP
U371 sets the NMI flag first (step S801). Further, the RAM access is prohibited (step S802), and the level of the input port to which the output of the power monitoring IC 932 is introduced is continuously monitored (step S803).

【０１２８】入力ポートのレベルが通常時のレベルに復
帰した場合には、電源監視用ＩＣ９３２は、ＲＡＭアク
セスを許可状態にして（ステップＳ８０４）、ＮＭＩフ
ラグをリセットし（ステップＳ８０５）、ＮＭＩ割込が
かかったアドレスに復帰する。When the level of the input port returns to the normal level, the power supply monitoring IC 932 sets the RAM access to a permitted state (step S804), resets the NMI flag (step S805), and sets the NMI interrupt. Returns to the address where

【０１２９】このように、賞球制御用ＣＰＵ３７１は、
電源電圧が正常に復帰したことを検出すると、レジスタ
の状態を元に戻してＮＭＩ割込がかかったアドレスに復
帰する。従って、ＮＭＩラインにノイズ等がのった場合
でも、制御を正常状態に復帰させることができる。As described above, the CPU 371 for controlling the prize ball,
When it is detected that the power supply voltage has returned to normal, the state of the register is returned to the original state, and the address returns to the address where the NMI interrupt was interrupted. Therefore, control can be returned to a normal state even when noise or the like is present on the NMI line.

【０１３０】なお、ここでは、ＮＭＩ処理によって電源
断時処理が行われたが、マスク可能割り込みの割込端子
に電源監視用ＩＣ９３２の出力を導入して、外部割込処
理（ＩＮＴ処理）によって上述した電源断時処理を行っ
てもよい。また、ＮＭＩフラグ（ＩＮＴ処理を行うとき
にはＩＮＴフラグ）は、バックアップＲＡＭ領域に未払
出賞球を示す情報（例えば総合個数記憶）があるときに
のみセットされるようにしてもよい。Although the power-off process is performed by the NMI process here, the output of the power monitoring IC 932 is introduced to the interrupt terminal of the maskable interrupt, and the above-described process is performed by the external interrupt process (INT process). The power-off process may be performed. Further, the NMI flag (the INT flag when performing the INT processing) may be set only when there is information indicating the unpaid prize balls (for example, storage of the total number) in the backup RAM area.

【０１３１】図２７は、賞球制御用ＣＰＵ３７１が電源
投入時に実行する初期化処理の一部を示すフローチャー
トである。電源が投入され、または、電源が復旧したと
きには、賞球制御用ＣＰＵ３７１は、まず、バックアッ
プＲＡＭ領域に形成されている総合個数記憶の値が０で
ないかどうか確認する（ステップＳ９０１）。０である
場合には、前回の電源オフ時に未払出賞球はなかったこ
とになるので、通常の初期設定処理を行う。すなわち、
レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ
９０３）、スタックポインタの初期設定を行う（ステッ
プＳ９０４）。FIG. 27 is a flowchart showing a part of the initialization processing executed by the CPU 371 for controlling the prize ball when the power is turned on. When the power is turned on or the power is restored, the award ball control CPU 371 first checks whether or not the value of the total number storage formed in the backup RAM area is 0 (step S901). If it is 0, it means that there were no unpaid prize balls at the time of the previous power-off, so that normal initialization processing is performed. That is,
Clear the register and all RAM areas (step S
903), the stack pointer is initialized (step S904).

【０１３２】総合個数記憶の値が０でない場合には、ア
ドレスを指定してレジスタと非バックアップＲＡＭ領域
をクリアする（ステップＳ９０５）。そして、賞球再開
のための設定を行う。例えば、賞球中処理中フラグのセ
ット等を行う（ステップＳ９０６）。なお、バックアッ
プＲＡＭ領域であっても、賞球個数に関わらない領域で
あるならば、それらのアドレスを指定してクリアするよ
うにしてもよい。If the value of the total number storage is not 0, an address is designated to clear the register and the non-backup RAM area (step S905). Then, setting for restarting the prize ball is performed. For example, a flag during processing of a prize ball is set (step S906). If the backup RAM area is an area irrespective of the number of prize balls, those addresses may be designated and cleared.

【０１３３】このように、賞球制御用ＣＰＵ３７１は、
電源投入時に、バックアップＲＡＭ領域のデータを確認
するだけで、通常の初期設定処理を行うのか賞球中の状
態を復元するのか決定できる。すなわち、簡単な判断に
よって、未払出賞球について賞球処理再開を行うことが
できる。As described above, the CPU 371 for controlling the prize ball
When the power is turned on, it is possible to determine whether to perform the normal initial setting process or to restore the state during the prize ball only by checking the data in the backup RAM area. In other words, the prize ball processing can be restarted for the unpaid prize balls by a simple judgment.

【０１３４】図２７に示された処理では、賞球制御用Ｃ
ＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域
のデータを確認したが、そのような判断を行わなくても
よい。すなわち、図２８に示すように、電源投入時に、
電源バックアップされていないＲＡＭ領域のみをアドレ
スを指定してクリアする（ステップＳ９１０）。なお、
ここで、レジスタのクリア処理も行う。In the processing shown in FIG. 27, the award ball control C
The PU 371 confirms the data in the backup RAM area when the power is turned on, but such determination need not be performed. That is, as shown in FIG.
Only the RAM area not backed up by the power supply is designated and cleared (step S910). In addition,
Here, the register is also cleared.

【０１３５】そして、上記の初期化処理を行うように構
成されている場合、電源断時に、レジスタの退避は行わ
れない。When the above-described initialization processing is performed, the register is not saved when the power is turned off.

【０１３６】なお、上記の各実施の形態では、主基板３
１のＣＰＵ５６および賞球制御基板３７の賞球制御用Ｃ
ＰＵ３７１について割込による電源断時処理を説明した
が、他の各基板（表示制御基板８０、音声制御基板７０
およびランプ制御基板３５）に搭載されているＣＰＵ
も、割込による電源断時処理を行ってもよい。その際、
電圧低下を示す信号は、マスク可能な外部割込端子に接
続されていてもよいし、ＮＭＩ端子に接続されていても
よい。In each of the above embodiments, the main substrate 3
1 CPU 56 and prize ball control C of prize ball control board 37
Although the processing at the time of power interruption due to the interruption of the PU 371 has been described, the other boards (the display control board 80, the audio control board 70
And the CPU mounted on the lamp control board 35)
Alternatively, the power-off process may be performed by interruption. that time,
The signal indicating the voltage drop may be connected to a maskable external interrupt terminal or may be connected to an NMI terminal.

【０１３７】また、遊技制御手段および賞球制御手段に
おけるＲＡＭと同様に、音声制御手段、ランプ制御手段
および表示制御手段におけるＲＡＭも、電源バックアッ
プされる部分があるようにしてもよい。As in the case of the RAMs of the game control means and the prize ball control means, the RAMs of the voice control means, the lamp control means and the display control means may have a power supply backup portion.

【０１３８】[0138]

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技用装置制御マイクロコンピュータが、電源電圧
低下を監視し所定量の電圧低下を検出した場合に所定の
電源断時処理を行い、電源断時処理中に電源電圧が回復
したら電源断時処理を中断して元の遊技状態に戻るよう
に構成したので、電源瞬断等が生じても、処理効率を落
とさず遊技進行に支障をきたすことのないという効果が
ある。As described above, according to the present invention, a gaming machine is controlled by a gaming machine control microcomputer to monitor a power supply voltage drop and to perform a predetermined power-off processing when a predetermined amount of voltage drop is detected. When the power supply voltage recovers during the power-off process, the power-off process is interrupted and the game returns to the original game state, so even if a power interruption occurs, the game progresses without reducing the processing efficiency This has the effect of not causing any trouble.

【０１３９】遊技機の電源電圧低下を監視し所定量の電
圧低下を検出した場合に遊技用装置制御マイクロコンピ
ュータの割込端子に対して信号を出力する電源監視手段
を備え、遊技用装置制御マイクロコンピュータが、割込
処理で電源断時処理を実行するように構成されている場
合には、優先度の高い処理によって、電源断時処理を速
やかに開始できる。Power supply monitoring means for monitoring a power supply voltage drop of the gaming machine and outputting a signal to an interrupt terminal of the gaming machine control microcomputer when a predetermined amount of voltage drop is detected, In the case where the computer is configured to execute the power-off processing in the interrupt processing, the power-off processing can be started promptly by the high-priority processing.

【０１４０】電源監視手段からの信号が入力ポートにも
入力され、遊技用装置制御マイクロコンピュータが、入
力ポートを監視することによって電源電圧が回復したか
否かを監視するように構成されている場合には、電源監
視手段の出力を直接監視することによって確実に電源電
圧が回復したか否かを監視できる。When a signal from the power supply monitoring means is also input to the input port, and the gaming machine control microcomputer is configured to monitor whether the power supply voltage has recovered by monitoring the input port. By directly monitoring the output of the power supply monitoring means, it is possible to reliably monitor whether or not the power supply voltage has recovered.

【０１４１】入力ポートが、遊技機に設けられているス
イッチを入力する入力部におけるポートである場合に
は、入力ポート部の有効活用を図ることができる。When the input port is a port in an input section for inputting a switch provided in a gaming machine, the input port section can be effectively used.

【０１４２】遊技用装置制御マイクロコンピュータが、
電源断時処理として、レジスタの記憶内容を電源バック
アップされている揮発性記憶手段に退避する処理を行っ
た後に入力ポートの監視をし続け、電源電圧の回復を検
出すると揮発性記憶手段に退避されている記憶内容をレ
ジスタに復元するように構成されている場合には、遊技
状態を復旧するために必要とされるデータを確実に復元
できる。[0142] The gaming machine control microcomputer is:
As a power-off process, the input port is continuously monitored after performing the process of saving the contents of the register to the volatile storage device that is backed up by the power supply. When the recovery of the power supply voltage is detected, the process is saved to the volatile storage device. In the case where the stored contents are restored to the register, the data required for restoring the gaming state can be surely restored.

【０１４３】遊技用装置制御マイクロコンピュータが、
入力ポートの監視を開始する前に揮発性記憶手段のアク
セスを禁止する処理を行い、電源電圧の回復を検出する
と揮発性記憶手段のアクセス禁止を解除する処理を行う
ように構成されている場合には、電源断時に、揮発性記
憶手段のデータが破壊されることがないという効果があ
る。The microcomputer for controlling the gaming machine is
In the case where it is configured to perform processing to prohibit access to the volatile storage means before starting monitoring of the input port, and to perform processing to release the prohibition of access to the volatile storage means when the recovery of the power supply voltage is detected. Has the effect that the data in the volatile storage means is not destroyed when the power is turned off.

【０１４４】電源基板が、遊技用装置制御基板における
ＲＡＭの電源バックアップを行うためのバックアップ電
源を備えている場合には、各遊技用装置制御基板にバッ
クアップ電源を備える必要はなく、遊技機コストを低減
することができる。When the power supply board is provided with a backup power supply for backing up the power supply of the RAM in the gaming machine control board, it is not necessary to provide a backup power supply for each gaming machine control board, and the gaming machine cost is reduced. Can be reduced.

【０１４５】バックアップ電源が、遊技用装置制御基板
における各制御回路を駆動するための電源のラインから
蓄電されるように構成されている場合には、特に蓄電用
の電源を設けなくて済み、やはり、遊技機コストを低減
することができる。When the backup power supply is configured to store power from a power supply line for driving each control circuit in the gaming machine control board, it is not necessary to provide a power supply for power storage. In addition, gaming machine costs can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 パチンコ遊技機を正面からみた正面図であ
る。FIG. 1 is a front view of a pachinko gaming machine viewed from the front.

【図２】 パチンコ遊技機の遊技盤を正面からみた正面
図である。FIG. 2 is a front view of the gaming board of the pachinko gaming machine as viewed from the front.

【図３】 パチンコ遊技機を背面からみた背面図であ
る。FIG. 3 is a rear view of the pachinko gaming machine as viewed from the rear.

【図４】 遊技制御基板（主基板）の回路構成例を示す
ブロック図である。FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).

【図５】 表示制御基板の回路構成例を示すブロック図
である。FIG. 5 is a block diagram illustrating a circuit configuration example of a display control board.

【図６】 賞球制御基板の回路構成例を示すブロック図
である。FIG. 6 is a block diagram illustrating a circuit configuration example of a winning ball control board.

【図７】 電源監視および電源バックアップのためのＣ
ＰＵ周りの一構成例を示すブロック図である。FIG. 7: C for power supply monitoring and power supply backup
FIG. 3 is a block diagram illustrating a configuration example around a PU.

【図８】 電源基板の一構成例を示すブロック図であ
る。FIG. 8 is a block diagram illustrating a configuration example of a power supply board.

【図９】 主基板における基本回路の動作を示すフロー
チャートである。FIG. 9 is a flowchart showing the operation of the basic circuit on the main board.

【図１０】 ＣＰＵの割込処理を示すフローチャートで
ある。FIG. 10 is a flowchart illustrating an interrupt process of a CPU.

【図１１】 初期化処理の一例を示すフローチャートで
ある。FIG. 11 is a flowchart illustrating an example of an initialization process.

【図１２】 賞球制御コマンドの構成例を示す説明図で
ある。FIG. 12 is an explanatory diagram showing a configuration example of a winning ball control command.

【図１３】 賞球制御コマンドのビット構成を示す説明
図である。FIG. 13 is an explanatory diagram showing a bit configuration of a winning ball control command.

【図１４】 賞球制御コマンドデータの出力の様子を示
すタイミング図である。FIG. 14 is a timing chart showing how the award ball control command data is output.

【図１５】 電源監視および電源バックアップのための
賞球制御用ＣＰＵ周りの一構成例を示すブロック図であ
る。FIG. 15 is a block diagram showing an example of a configuration around a CPU for controlling a prize ball for power supply monitoring and power supply backup.

【図１６】 賞球制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。FIG. 16 is a flowchart showing a main process executed by a winning ball control CPU.

【図１７】 賞球制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。FIG. 17 is a flowchart showing a 2 ms timer interrupt process of the winning ball control CPU.

【図１８】 賞球制御手段におけるＲＡＭの一構成例を
示す説明図である。FIG. 18 is an explanatory diagram showing a configuration example of a RAM in the winning ball control means.

【図１９】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。FIG. 19 is a flowchart showing a prize ball control process of a prize ball control CPU.

【図２０】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。FIG. 20 is a flowchart showing a prize ball control process of a prize ball control CPU.

【図２１】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。FIG. 21 is a flowchart showing a prize ball control process of a prize ball control CPU.

【図２２】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。FIG. 22 is a flowchart showing a prize ball control process of a prize ball control CPU.

【図２３】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。FIG. 23 is a flowchart showing a prize ball control process of a prize ball control CPU.

【図２４】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。FIG. 24 is a flowchart showing a prize ball control process of a prize ball control CPU.

【図２５】 賞球制御用ＣＰＵの賞球制御処理を示すフ
ローチャートである。FIG. 25 is a flowchart showing a prize ball control process of a prize ball control CPU.

【図２６】 賞球制御用のＮＭＩ割込処理を示すフロー
チャートである。FIG. 26 is a flowchart showing NMI interrupt processing for controlling a prize ball.

【図２７】 賞球制御用ＣＰＵが実行する初期化処理処
理を示すフローチャートである。FIG. 27 is a flowchart showing an initialization processing executed by the winning ball control CPU.

【図２８】 賞球制御用ＣＰＵが実行する初期化処理処
理の他の例を示すフローチャートである。FIG. 28 is a flowchart showing another example of the initialization processing executed by the winning ball control CPU.

【符号の説明】[Explanation of symbols]

１ パチンコ遊技機 ３１ 主基板 ３５ ランプ制御基板 ３７ 賞球制御基板 ５３ 基本回路 ５６ ＣＰＵ ６５ 初期リセット回路 ７０ 音声制御基板 ８０ 表示制御基板 ３７１ 賞球制御用ＣＰＵ ９０２，９３２ 電源監視用ＩＣ ９１０ 電源基板 ９１６ コンデンサ 1 Pachinko gaming machine 31 Main board 35 Lamp control board 37 Prize ball control board 53 Basic circuit 56 CPU 65 Initial reset circuit 70 Voice control board 80 Display control board 371 CPU for prize ball control 902, 932 Power supply monitoring IC 910 Power supply board 916 Capacitors

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C088 BC58 5G004 AA04 AB02 BA08 CA03 DB01 DC14 FA01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2C088 BC58 5G004 AA04 AB02 BA08 CA03 DB01 DC14 FA01

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 所定の遊技を行い、遊技の進行に応じて
遊技者に有利な遊技状態に制御可能な遊技機であって、 遊技に供される遊技用装置を制御するための遊技用装置
制御基板と、遊技機に供給される電源の電圧低下を監視
する電源電圧監視手段とを備え、 前記遊技用装置制御基板には、遊技用装置制御マイクロ
コンピュータが搭載され、 前記遊技用装置制御基板における揮発性記憶手段の少な
くとも一部は、バックアップ用電源によって遊技機の電
源断時でもバックアップ可能であって遊技機の電源が復
旧したときに遊技状態を復元するために必要な遊技状態
記憶を保持することが可能であり、 前記遊技用装置制御マイクロコンピュータは、前記電源
電圧監視手段が所定量の電圧低下を検出した場合に所定
の電源断時処理を行い、電源断時処理中に電源電圧が回
復したら電源断時処理を中断して元の遊技状態に戻るた
めの処理を行うことを特徴とする遊技機。1. A gaming machine for performing a predetermined game and controlling a gaming state advantageous to a player in accordance with the progress of the game, wherein the gaming machine controls a gaming device provided for the game. A control board, and power supply voltage monitoring means for monitoring a voltage drop of a power supply supplied to the gaming machine, wherein the gaming machine control board has a gaming machine control microcomputer mounted thereon, and the gaming machine control board At least a part of the volatile storage means in the above can be backed up even when the power of the gaming machine is turned off by the backup power supply, and retains the gaming state storage necessary for restoring the gaming state when the power of the gaming machine is restored. The gaming machine control microcomputer performs a predetermined power-off process when the power supply voltage monitoring means detects a predetermined amount of voltage drop, and Gaming machine and performing processing for returning to the original game state when the power supply voltage interrupted during power-off processing After recovery during processing. 【請求項２】 電源電圧監視手段は、所定量の電圧低下
を検出した場合に遊技用装置制御マイクロコンピュータ
の割込端子に対して信号を出力し、 遊技用装置制御マイクロコンピュータは、前記割込端子
への信号の入力にもとづく割込処理で電源断時処理を実
行する請求項１記載の遊技機。2. The power supply voltage monitoring means outputs a signal to an interrupt terminal of the gaming machine control microcomputer when detecting a predetermined amount of voltage drop, and the gaming machine control microcomputer outputs the interrupt signal. 2. The gaming machine according to claim 1, wherein the power-off process is executed by an interrupt process based on a signal input to the terminal. 【請求項３】 電源監視手段からの信号は、遊技用装置
制御基板に備えられた入力ポートにも入力され、 遊技用装置制御マイクロコンピュータは、電源断時処理
中に、入力ポートの入力状態を監視することによって電
源電圧が回復したか否かを監視する請求項２記載の遊技
機。3. A signal from the power supply monitoring means is also input to an input port provided on the game device control board, and the game device control microcomputer changes the input state of the input port during power-off processing. The gaming machine according to claim 2, wherein the monitoring monitors whether the power supply voltage has recovered. 【請求項４】 入力ポートは、遊技機に設けられその検
出が遊技機の制御に用いられる検出スイッチを入力する
入力部におけるポートである請求項３記載の遊技機。4. The gaming machine according to claim 3, wherein the input port is a port provided in the gaming machine and provided in an input section for inputting a detection switch used for controlling the gaming machine. 【請求項５】 遊技用装置制御マイクロコンピュータ
は、電源断時処理として、レジスタの記憶内容を電源バ
ックアップされている揮発性記憶手段に退避する処理を
行った後に入力ポートの入力状態の監視をし続け、入力
状態により電源電圧の回復を検出すると前記揮発性記憶
手段に退避されている記憶内容をレジスタに復元する請
求項３または請求項４記載の遊技機。5. A gaming machine control microcomputer monitors the input state of an input port after performing a process of saving the contents of a register to a volatile storage unit whose power is backed up, as a process at the time of power failure. 5. The gaming machine according to claim 3, wherein when the recovery of the power supply voltage is detected based on the input state, the storage contents saved in the volatile storage unit are restored to the register. 【請求項６】 遊技用装置制御マイクロコンピュータ
は、入力ポートの監視を開始する前に揮発性記憶手段の
アクセスを禁止する処理を行い、電源電圧の回復を検出
すると前記揮発性記憶手段のアクセス禁止を解除する処
理を行う請求項３ないし請求項５記載の遊技機。6. The gaming machine control microcomputer performs processing for inhibiting access to the volatile storage means before starting monitoring of the input port, and when detecting recovery of the power supply voltage, inhibits access to the volatile storage means. The gaming machine according to claim 3, wherein a process of canceling the game is performed. 【請求項７】 遊技用装置制御基板で使用される各電圧
を生成する電源基板が遊技用装置制御基板とは別個に設
けられ、 前記電源基板は、遊技用装置制御基板における揮発性記
憶手段の電源バックアップを行うためのバックアップ電
源を備えた請求項１ないし請求項６記載の遊技機。7. A power supply board for generating each voltage used in the gaming machine control board is provided separately from the gaming machine control board, and the power supply board is provided in the volatile storage means in the gaming machine control board. 7. The gaming machine according to claim 1, further comprising a backup power supply for performing power supply backup. 【請求項８】 バックアップ電源は、遊技用装置制御基
板における各制御回路を駆動するための電源のラインか
ら蓄電される請求項７記載の遊技機。8. The gaming machine according to claim 7, wherein the backup power is stored from a power supply line for driving each control circuit in the gaming machine control board.
JP22950799A 1999-08-13 1999-08-13 Game machine Expired - Lifetime JP3765370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22950799A JP3765370B2 (en) 1999-08-13 1999-08-13 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22950799A JP3765370B2 (en) 1999-08-13 1999-08-13 Game machine

Publications (3)

Publication Number Publication Date
JP2001046605A true JP2001046605A (en) 2001-02-20
JP2001046605A5 JP2001046605A5 (en) 2005-06-30
JP3765370B2 JP3765370B2 (en) 2006-04-12

Family

ID=16893268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22950799A Expired - Lifetime JP3765370B2 (en) 1999-08-13 1999-08-13 Game machine

Country Status (1)

Country Link
JP (1) JP3765370B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001120793A (en) * 1999-10-29 2001-05-08 Takao:Kk Pachinko game machine
JP2003033543A (en) * 2001-07-25 2003-02-04 Sankyo Kk Game machine
JP2003102960A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2003102959A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2003102961A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2003103022A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2013059428A (en) * 2011-09-13 2013-04-04 Taiyo Elec Co Ltd Game machine
JP2014200377A (en) * 2013-04-02 2014-10-27 株式会社三共 Game machine

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518732A (en) * 1978-07-26 1980-02-09 Hitachi Ltd Malfunction prevention circuit of microprocessor
JPH0460245B2 (en) * 1985-10-03 1992-09-25 Olympus Optical Co
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JPH103331A (en) * 1997-02-19 1998-01-06 Sophia Co Ltd Game machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518732A (en) * 1978-07-26 1980-02-09 Hitachi Ltd Malfunction prevention circuit of microprocessor
JPH0460245B2 (en) * 1985-10-03 1992-09-25 Olympus Optical Co
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JPH103331A (en) * 1997-02-19 1998-01-06 Sophia Co Ltd Game machine

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001120793A (en) * 1999-10-29 2001-05-08 Takao:Kk Pachinko game machine
JP2003033543A (en) * 2001-07-25 2003-02-04 Sankyo Kk Game machine
JP2003102960A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2003102959A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2003102961A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2003103022A (en) * 2001-07-27 2003-04-08 Sanyo Product Co Ltd Game machine
JP2013059428A (en) * 2011-09-13 2013-04-04 Taiyo Elec Co Ltd Game machine
JP2014200377A (en) * 2013-04-02 2014-10-27 株式会社三共 Game machine

Also Published As

Publication number Publication date
JP3765370B2 (en) 2006-04-12

Similar Documents

Publication Publication Date Title
JP3588016B2 (en) Gaming machine
JP2001129160A (en) Game machine
JP2001046601A (en) Game machine
JP2001062130A (en) Game machine
JP2001046605A (en) Game machine
JP2001157735A (en) Game machine
JP2001104586A (en) Game machine
JP3647680B2 (en) Game machine
JP3583336B2 (en) Gaming machine
JP3609303B2 (en) Game machine
JP3583335B2 (en) Gaming machine
JP3583327B2 (en) Gaming machine
JP3670171B2 (en) Game machine
JP2001046604A (en) Game machine
JP3732363B2 (en) Game machine
JP2001087472A (en) Game machine
JP2001198330A (en) Game machine
JP2001087527A (en) Game machine
JP3732362B2 (en) Game machine
JP3583330B2 (en) Gaming machine
JP3647697B2 (en) Game machine
JP2001149622A (en) Game machine
JP3907897B2 (en) Game machine
JP4381525B2 (en) Game machine
JP3581057B2 (en) Gaming machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041019

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041019

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3765370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term