JP2001045382A - Image pickup device - Google Patents
Image pickup deviceInfo
- Publication number
- JP2001045382A JP2001045382A JP11219974A JP21997499A JP2001045382A JP 2001045382 A JP2001045382 A JP 2001045382A JP 11219974 A JP11219974 A JP 11219974A JP 21997499 A JP21997499 A JP 21997499A JP 2001045382 A JP2001045382 A JP 2001045382A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- pixels
- noise
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は撮像装置に係わり、
特に画素信号を加算して読み出す動作を有する撮像装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an imaging device,
In particular, the present invention relates to an imaging device having an operation of adding and reading pixel signals.
【０００２】[0002]
【従来の技術】デジタルスチルカメラは数百万画素の撮
像素子が使用される様になった。その様な数百万画素の
撮像素子を静止画用途だけでなく、動画兼用に使うカメ
ラが今後増えてくるものと思われる。兼用の場合問題に
なるのが数百万画素分の信号をどういう方法で低画素化
し低消費電力化するかにある。2. Description of the Related Art Digital still cameras have come to use image pickup devices having millions of pixels. It is expected that cameras using such multi-million-pixel image sensors not only for still images but also for moving images will increase in the future. A problem in the case of dual use is how to reduce the number of pixels of a signal corresponding to several million pixels to reduce power consumption.
【０００３】ＣＣＤ型撮像素子では素子の中央領域の画
素信号を使うことが提案されている。しかし、この方法
は光学系の撮像画角が変わるという欠点がある。また、
特開平９−２４７６８９号公報に開示された技術では４
×４画素を単位として同一色を間引いて加算される。こ
の例では間引き信号が多く、そのため画素信号の利用効
率がよくないという欠点がある。It has been proposed to use a pixel signal in a central region of a CCD type image pickup device. However, this method has a disadvantage that the angle of view of the optical system changes. Also,
In the technique disclosed in Japanese Patent Application Laid-Open No. 9-247689,
The same color is thinned out and added in units of × 4 pixels. In this example, there is a drawback that the number of thinned-out signals is large, and thus the utilization efficiency of pixel signals is not good.
【０００４】この方法で間引き加算後の画素信号をＮＴ
ＳＣに必要な３０〜４０万画素数を得るには間引きなし
の撮像素子は４８０〜６４０万画素必要である。これで
は民生用途には高価であり、その割には間引きによるモ
アレなどの画質低下が生ずる。In this method, the pixel signal after the thinning-out is added to NT.
In order to obtain 300,000 to 400,000 pixels required for SC, an image sensor without thinning requires 480 to 6,400,000 pixels. This is expensive for consumer use, and image quality degradation such as moiré due to thinning out occurs.
【０００５】次に数百万画素の撮像素子の問題点とし
て、画素欠陥がある。数十万画素の撮像素子では例えば
歩留りが良くても、数百万画素では歩留りが極端に悪化
する。そこで数個から数百個の画素欠陥は補正すること
が要望される。[0005] Next, as a problem of the imaging device having several million pixels, there is a pixel defect. For example, with an image sensor having hundreds of thousands of pixels, for example, the yield is good, but with several million pixels, the yield is extremely deteriorated. Therefore, it is required to correct several to several hundred pixel defects.
【０００６】画素数が少ない場合は補正が分かる場合が
あって問題であったが、画素数が多い場合は補正の検知
限が下って実質上問題はなかった。When the number of pixels is small, the correction may be known, which is a problem. However, when the number of pixels is large, the detection limit of the correction is reduced, so that there is substantially no problem.
【０００７】[0007]
【発明が解決しようとする課題】上記の様に高画素時の
画素欠陥はあまり問題なかったが、画素を間引く方式や
画素を加算する方式では、欠陥が大きな問題となること
が分った。As described above, the pixel defect at the time of a high pixel number did not cause much problem. However, it has been found that the defect becomes a serious problem in the method of thinning out pixels or the method of adding pixels.
【０００８】ある程度画素欠陥が許された撮像素子を低
画素数で使うと、欠陥を補正しても、その欠陥補正が目
立ち、画質が低下する。その一方、許される欠陥画素数
を少なくすると撮像素子の歩留りが低下し高価格にな
る。When an image pickup device having a certain number of pixel defects is used with a small number of pixels, even if the defect is corrected, the defect correction is conspicuous and the image quality deteriorates. On the other hand, if the allowable number of defective pixels is reduced, the yield of the imaging device is reduced and the cost is high.
【０００９】[0009]
【課題を解決するための手段】本発明の撮像装置は、複
数の画素からの画素信号を加算して読み出す撮像装置に
おいて、欠陥画素信号を近傍の画素信号で置換してから
加算する制御手段を有することを特徴とするものであ
る。According to an image pickup apparatus of the present invention, a control means for replacing a defective pixel signal with a neighboring pixel signal and then adding the same is provided in an image pickup apparatus for adding and reading pixel signals from a plurality of pixels. It is characterized by having.
【００１０】本発明は、画素信号を加算して読み出す加
算モードと該画素信号を加算せずに読み出す非加算モー
ドとを備えたことを特徴とする撮像装置に好適に用いる
ことができ、本発明により高精細モードでは欠陥画素信
号を画素部外の信号処理系で補正し、標準モード（低画
素数）では画素部内で欠陥画素信号を周辺の画素信号で
補正してから同色信号の加算を行ない、欠陥画素があっ
ても高画質を維持することができる。The present invention can be suitably used for an imaging apparatus having an addition mode in which pixel signals are added and read out, and a non-addition mode in which pixel signals are read out without addition. In the high-definition mode, the defective pixel signal is corrected by a signal processing system outside the pixel unit. In the standard mode (low number of pixels), the defective pixel signal is corrected by the peripheral pixel signal in the pixel unit, and then the same color signal is added. In addition, high image quality can be maintained even if there is a defective pixel.
【００１１】[0011]
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１２】図１は欠陥画素補正方法を説明するための
図、図２は欠陥画素含む画素部の模式図である。FIG. 1 is a diagram for explaining a defective pixel correction method, and FIG. 2 is a schematic diagram of a pixel portion including a defective pixel.
【００１３】図２において、ａmn（ｍは水平方向、ｎは
垂直方向の画素数を示す。）は画素を示し、ａ12が欠陥
画素であり、その他の画素は正常な画素であるとする。
図１（Ａ）に示す通常読み出しでは、各行ごとに正常な
画素も欠陥画素の信号も順次読み出される。例えばＶ１
ライン行では、画素ａ11，ａ12，ａ13，…から信号が読
み出される。[0013] In FIG. 2, amn (m in the horizontal direction, n represents shows the number of pixels in the vertical direction.) Indicates a pixel, a 12 and is a defective pixel, and other pixels are normal pixels.
In the normal reading shown in FIG. 1A, normal pixels and signals of defective pixels are sequentially read for each row. For example, V1
In the line row, signals are read from the pixels a 11 , a 12 , a 13 ,.
【００１４】図１（Ｂ），（Ｃ）は水平加算読み出し方
法を示し、図１（Ｂ）は欠陥補正がない場合の読み出し
方法を示す図、図１（Ｃ）は本実施例に係わる欠陥補正
がある場合の読み出し方法を示す図である。図１
（Ｂ），（Ｃ）に示す水平加算読出しは、水平行２画素
毎に信号を加算して読み出すものである。FIGS. 1B and 1C show a horizontal addition reading method, FIG. 1B shows a reading method without defect correction, and FIG. 1C shows a defect according to the present embodiment. FIG. 11 is a diagram illustrating a reading method when there is a correction. FIG.
The horizontal addition reading shown in (B) and (C) is to add and read signals for every two horizontal pixels.
【００１５】欠陥画素ａ12がある場合に図１（Ｂ）の読
み出し方法をとると、正常信号ａ11と欠陥信号ａ12が加
算されて読み出される。ここで、欠陥画素ａ12が白キズ
の場合、暗い被写体を撮像していても、画像上は白点と
して現われる。また、カラーの撮像素子の場合は色ノイ
ズとして現われる。一方、図１（Ｃ）の読み出し方法で
は、欠陥画素ａ12を補正すべく、欠陥信号ａ12を正常信
号ａ11に置き換えるので、正常信号ａ11と正常信号ａ11
が加算されて読み出される。[0015] Taking the reading method shown in FIG. 1 (B) if there are defective pixels a 12, a normal signal a 11 and the defect signal a 12 is read out are added. Here, if the defective pixel a 12 is white flaws, even if imaging a dark subject, the image on appear as white spots. In the case of a color image sensor, it appears as color noise. On the other hand, in the reading method of FIG. 1 (C), the order to correct defective pixels a 12, since replacing the defect signal a 12 in a normal signal a 11, a normal signal a 11 and the normal signal a 11
Are added and read.
【００１６】この様に欠陥信号を隣接画素からの信号で
置換することにより、暗い被写体を撮像した時に白点キ
ズが明るい点ノイズになったり、また、明るい被写体を
撮像した時に黒点キズが暗い点ノイズになったりするの
を防ぐことができる。カラーの撮像素子の場合は隣接す
る画素が同色信号とは限らないので、水平あるいは垂
直、斜め方向での同色画素信号で置換する。By replacing a defective signal with a signal from an adjacent pixel in this way, a white spot flaw becomes bright point noise when a dark subject is imaged, and a black spot flaw is darkened when a bright subject is imaged. Noise can be prevented. In the case of a color image sensor, adjacent pixels are not always the same color signal, and are replaced with the same color pixel signals in the horizontal, vertical, and oblique directions.
【００１７】図３は水平方向加算読出しの場合の読み出
し回路の一実施例を示す回路構成図である。図４に図３
の実施例の出力信号の説明図を示す。FIG. 3 is a circuit diagram showing one embodiment of a read circuit in the case of horizontal addition read. 4 to FIG.
FIG. 4 is an explanatory diagram of output signals of the embodiment.
【００１８】本実施例の画素ａmnは図３（Ｂ）の様な４
つのＭＯＳトランジスタとフォトセンサーから成る増幅
型画素である。この画素はフォトセンサーとなるフォト
ダイオードＰＤからの信号電荷を転送用ＭＯＳトランジ
スタＭTXを介して増幅用ＭＯＳトランジスタＭSFの入力
となるフローティングディフュージョン（ＦＤ）に転送
し、選択用ＭＯＳトランジスタＭSELから信号電荷に対
応する増幅された信号を出力する。そしてＦＤ及び増幅
用ＭＯＳトランジスタＭSFのゲートのリセットをリセッ
ト用ＭＯＳトランジスタＭRESによって行う。The pixel amn of this embodiment has four pixels as shown in FIG.
It is an amplification type pixel composed of two MOS transistors and a photo sensor. This pixel transfers the signal charge from the photodiode PD serving as a photosensor to the floating diffusion (FD) serving as the input of the amplification MOS transistor MSF via the transfer MOS transistor MTX, and converts the signal charge from the selection MOS transistor MSEL to the signal charge. Output the corresponding amplified signal. The FD and the gate of the amplification MOS transistor MSF are reset by the reset MOS transistor MRES.
【００１９】本発明に用いられる画素は図３の構成に限
らず他の増幅型センサーや、複数のフォトセンサーａ11
〜ａ14と転送用ＭＯＳトランジスタＭTX1〜ＭTX4とで、
リセットＭＯＳトランジスタＭRES、増幅アンプとなる
増幅用ＭＯＳトランジスタＭSFを共有する図７に示すよ
うな共通画素型であっても良い。その場合は画素の駆動
法が少し異なるだけであり、本発明の本質に違いはな
い。The pixel used in the present invention is not limited to the configuration shown in FIG. 3, but may be another amplifying sensor or a plurality of photosensors a11.
To a14 and the transfer MOS transistors MTX1 to MTX4,
A common pixel type as shown in FIG. 7 sharing the reset MOS transistor MRES and the amplification MOS transistor MSF serving as an amplification amplifier may be used. In that case, the pixel driving method is slightly different, and there is no difference in the essence of the present invention.
【００２０】各画素は垂直方向に垂直信号線が共有化さ
れている。例えば垂直信号線ＶＬ１には垂直方向に配さ
れた画素ａ11，ａ21，ａ31，…が接続される。その他の
垂直信号線ＶＬ２，ＶＬ３，…についても同様である。
また、垂直信号線ＶＬ１，ＶＬ２，…には図３では省略
しているがバッファトランジスタと垂直信号線をリセッ
トするリセット用トランジスタとが設けられている。Each pixel has a vertical signal line shared in the vertical direction. For example, pixels a 11 , a 21 , a 31 ,... Arranged in the vertical direction are connected to the vertical signal line VL1. The same applies to the other vertical signal lines VL2, VL3,.
Also, although omitted in FIG. 3, the vertical signal lines VL1, VL2,... Are provided with buffer transistors and reset transistors for resetting the vertical signal lines.
【００２１】また垂直信号線ＶＬ１，ＶＬ２，ＶＬ３，
…には奇数列と偶数列毎に信号の転送を制御する転送用
トランジスタＭＴ（ＭＴ11，ＭＴ12，…、ＭＴ21，ＭＴ
22，…）がある。この転送用トランジスタＭＴの主な目
的は画素加算読出し時（図６）の奇数列あるいは偶数列
の欠陥信号の置換に利用される。The vertical signal lines VL1, VL2, VL3,
Are transfer transistors MT (MT11, MT12,..., MT21, MT) for controlling signal transfer for each of the odd and even columns.
22, ...). The main purpose of the transfer transistor MT is used to replace a defective signal in an odd-numbered column or an even-numbered column at the time of pixel addition reading (FIG. 6).
【００２２】即ち、水平行の画素は垂直ランダムアクセ
ス駆動回路（Ｖ・ＡＣＣＥＳＳ）１によって共通に制御
されるため、垂直信号線ＶＬ１，ＶＬ２，ＶＬ３，…に
は同時に画素ノイズあるいは画素信号が存在するので、
奇数列あるいは偶数列のメモリＳ11，Ｓ12，…、Ｎ11，
Ｎ12，…への入力を制御するためである。転送トランジ
スタＭＴ後に接続される、奇数列の垂直信号線と偶数列
の垂直信号線とを接続するトランジスタＭｐ1，Ｍｐ2，
…の主な目的は、画素加算なし読出し時（図５）に奇数
列の垂直信号線と偶数列の垂直信号線とを分離して、水
平行の画素信号を転送トランジスタＭＴを制御すること
なく一回でメモリへ転送し高速化することにある。That is, since the pixels in the horizontal row are commonly controlled by the vertical random access drive circuit (V.ACCESS) 1, pixel noises or pixel signals simultaneously exist in the vertical signal lines VL1, VL2, VL3,. So
.., N11, odd-numbered or even-numbered rows of memories S11, S12,.
This is for controlling the input to N12,. Transistors Mp1, Mp2, Mp1, Mp2, which connect the odd-numbered column vertical signal lines and the even-numbered column vertical signal lines connected after the transfer transistor MT.
The main purpose of ... is to separate the odd-numbered column vertical signal lines and the even-numbered column vertical signal lines at the time of reading without pixel addition (FIG. 5) without controlling the transfer transistors MT for the horizontal row pixel signals. The purpose is to transfer data to a memory at one time to increase the speed.
【００２３】また転送トランジスタＭＴの後には、メモ
リＳ11，Ｎ11，Ｓ12，Ｎ12，…への入力を制御するスイ
ッチトランジスタＭＨ（ＭＨ11，ＭＨ12，…）が設けら
れる。このスイッチトランジスタＭＨは水平ランダム・
アクセス駆動回路（Ｈ・ＡＣＣＥＳＳ）２により制御さ
れる。このスイッチトランジスタＭＨにより垂直信号線
ＶＬ１，ＶＬ２，ＶＬ３，…からの信号のなかで任意の
信号（及びノイズ）をメモリへ転送することが出来るの
で欠陥画素信号のメモリへの蓄積を中止し、置換する信
号をメモリへ蓄積することが容易になった。After the transfer transistor MT, a switch transistor MH (MH11, MH12,...) For controlling inputs to the memories S11, N11, S12, N12,. This switch transistor MH has a horizontal random
It is controlled by an access drive circuit (H-ACCESS) 2. Since the switch transistor MH can transfer an arbitrary signal (and noise) among the signals from the vertical signal lines VL1, VL2, VL3,... To the memory, the accumulation of the defective pixel signal in the memory is stopped and the replacement is performed. It becomes easy to store the signals to be stored in the memory.
【００２４】本実施例では隣接する列間の画素信号を置
換しているが、トランジスタＭｐ1，Ｍｐ2，…を目的と
する列間に設ければ任意の列間の画素信号の置換も可能
である。つまり、垂直信号線ＶＬ２とＶＬ３につながる
信号の切替えができるように、トランジスタＭＴ21、Ｍ
Ｈ13間の配線と、トランジスタＭＴ12、ＭＨ15間の配線
間に新たなスイッチを設けることにより、置換する画素
の切替えを行うことができる。In this embodiment, pixel signals between adjacent columns are replaced. However, if transistors Mp1, Mp2,... Are provided between target columns, pixel signals between arbitrary columns can be replaced. . That is, the transistors MT21 and MT21 are switched so that signals connected to the vertical signal lines VL2 and VL3 can be switched.
By providing a new switch between the wiring between H13 and the wiring between the transistors MT12 and MH15, the pixel to be replaced can be switched.
【００２５】メモリＮ（Ｎ11，Ｎ12，…）は画素アンプ
となる増幅用ＭＯＳトランジスタＭSFのゲートをリセッ
トした時のノイズを蓄積するメモリ、メモリＳ（Ｓ11，
Ｓ12，…）はフォトセンサの光電変換信号を画素アンプ
となる増幅用ＭＯＳトランジスタＭSFのゲートへ転送し
た時の（ノイズ＋信号）を蓄積するメモリである。これ
らノイズと（ノイズ＋信号）は後段の差動アンプ３で差
分処理が行なわれノイズが除去される。The memory N (N11, N12,...) Is a memory for storing noise when the gate of the amplifying MOS transistor MSF serving as a pixel amplifier is reset, and the memory S (S11, N12,.
S12,...) Are memories for storing (noise + signal) when the photoelectric conversion signal of the photosensor is transferred to the gate of the amplification MOS transistor MSF serving as a pixel amplifier. The noise and the (noise + signal) are subjected to differential processing by the differential amplifier 3 at the subsequent stage to remove the noise.
【００２６】メモリＳ，Ｎの他端には、水平出力線ＨＬ
１，ＨＬ２へノイズ、（ノイズ＋信号）を出力するスイ
ッチトランジスタＭＬ（ＭＬ11，ＭＬ12，…）が接続さ
れている。このスイッチトランジスタＭＬは水平ランダ
ム・アクセス駆動回路（Ｈ・ＡＣＣＥＳＳ）２により制
御される。本実施例ではこのスイッチトランジスタＭＬ
を制御することにより、画素信号（ノイズ）の加算なし
モードや加算モードの読み出しを行なっている。A horizontal output line HL is connected to the other ends of the memories S and N.
1, HL2 are connected to switch transistors ML (ML11, ML12,...) That output noise and (noise + signal). This switch transistor ML is controlled by a horizontal random access drive circuit (H-ACCESS) 2. In this embodiment, this switch transistor ML
, The pixel signal (noise) is read in the no addition mode or the addition mode.
【００２７】図３に示したメモリは信号用とノイズ用と
別々に設けたが、ノイズ除去法としてクランプ型（クラ
ンプ容量をシリーズに接続し、クランプ後の信号をパラ
レルにメモリする方法；例えば特開平９−２６０６２７
号公報に開示されている。）やゲート処理型（垂直信号
線をトランジスタのゲートに接続し、このゲートをノイ
ズと信号電圧で制御し、信号のみをパラレルにメモリす
る方法；例えば特開平９−２４７５４６号公報に開示さ
れている。）であっても良い。Although the memory shown in FIG. 3 is provided separately for signal and noise, a clamp type (a method of connecting clamp capacitors in series and storing signals after clamping in parallel; Kaihei 9-260627
No. 6,086,045. ) Or gate processing type (a method in which a vertical signal line is connected to the gate of a transistor, this gate is controlled by noise and signal voltage, and only signals are stored in parallel; for example, disclosed in Japanese Patent Application Laid-Open No. 9-247546). .).
【００２８】図４は図３の読み出し回路で画素ａ22が欠
陥であった場合の信号を示す説明図である。このときは
画素ａ22からの信号（ノイズを含む）Ｓａ22とノイズＮ
ａ22は隣接する信号（ノイズを含む）Ｓａ21とノイズＮ
ａ21で置換され読み出される。[0028] FIG. 4 is an explanatory view showing a signal when a pixel a 22 is a defective in the read circuit of FIG. Signal from the pixel a 22 in this case (including noise) Sa 22 and the noise N
a 22 is an adjacent signal (including noise) Sa 21 and noise N
read substituted with a 21.
【００２９】図５は図３の読み出し回路の画素加算なし
の場合の駆動タイミング図である。まず、画素部の第１
行目のライン（Ｖ１ライン）の読み出し動作について説
明する。なおφＴＴ１，φＴＴ２はＨレベルに保持され
る。FIG. 5 is a driving timing chart in the case where there is no pixel addition in the readout circuit of FIG. First, the first pixel section
The read operation of the line (V1 line) in the row will be described. Note that φTT1 and φTT2 are kept at the H level.
【００３０】ｔ1 期間でφＶＲＥＳ、Ｔ１１，Ｔ１２，
…、Ｔ１１′，Ｔ１２′，…がＨレベルとなり、垂直信
号線やメモリがリセットされ不要電荷が除去される。[0030] φVRES at t 1 period, T11, T12,
, T11 ', T12',... Become H level, the vertical signal lines and the memory are reset, and unnecessary charges are removed.
【００３１】次に、ｔ2 期間でφＭＲＥＳがＨレベルと
なって、画素アンプのゲート（増幅用ＭＯＳトランジス
タＭSFのゲート）がリセットされ、またＴ１１′，Ｔ１
２′，…がＨレベルとなり、リセット時のノイズがメモ
リＮ11，Ｎ12，…に転送される。Next, during the period t 2 , φMRES becomes H level, the gate of the pixel amplifier (gate of the amplification MOS transistor MSF) is reset, and T11 ', T1
Become high level, and the noise at the time of reset is transferred to the memories N11, N12,.
【００３２】次に、ｔ3 期間でφＭＴＸがＨレベルとな
り、フォトセンサーＰＤの信号が画素アンプのゲート
（増幅用ＭＯＳトランジスタＭSFのゲート）に転送さ
れ、信号にノイズが加算された状態で、Ｔ１１，Ｔ１
２，…がＨレベルとなりメモリＳ11，Ｓ12，…に転送さ
れる。各メモリに蓄積されたノイズと信号（ノイズ成分
を含む）は水平ランダムアクセス駆動回路２からのパル
スｈ１ｎ（ｈ１１，ｈ１２，…）によりそれぞれ水平信
号線ＨＬ１，ＨＬ２へ転送され、差動アンプ３でノイズ
が除去される。Next, during the period t 3 , φMTX goes to the H level, the signal of the photosensor PD is transferred to the gate of the pixel amplifier (gate of the amplification MOS transistor MSF), and the noise is added to the signal T11. , T1
Become H level and are transferred to the memories S11, S12,. The noises and signals (including noise components) stored in each memory are transferred to the horizontal signal lines HL1 and HL2 by the pulses h1n (h11, h12,...) From the horizontal random access drive circuit 2, respectively. Noise is removed.
【００３３】上記の読み出し動作が画素部の第２行目の
ライン（Ｖ２ライン）以降も順次行われる。The above-described read operation is sequentially performed on and after the second line (V2 line) of the pixel portion.
【００３４】なお、図５において、Ｖ２のｈ１２を出力
せず、φＨＲをホールド状態としているが、ここでは欠
陥画素ａ22の代わりに正常画素ａ21の信号を出力する。[0034] In FIG. 5, not output h12 of V2, although the hold state FaiHR, wherein outputs a signal of the normal pixel a 21 in place of the defective pixel a 22.
【００３５】図６は図３の読み出し回路の画素加算読出
しの場合の駆動タイミング図である。ここでは、画素ａ
22に欠陥があるので、画素部の第２行目のライン（Ｖ２
ライン）の読み出し動作について説明する。FIG. 6 is a drive timing chart in the case of pixel addition reading of the reading circuit of FIG. Here, pixel a
22 has a defect, the line (V2
The read operation of (line) will be described.
【００３６】ｔ1′期間でφＶＲＥＳ、Ｔ１１，Ｔ１
２，…、Ｔ１１′，Ｔ１２′，…がＨレベルとなり、垂
直信号線やメモリがリセットされ不要電荷が除去され
る。In the period t 1 ′, φVRES, T11, T1
, T11 ', T12',... Become H level, the vertical signal lines and the memory are reset, and unnecessary charges are removed.
【００３７】ｔ2 ′期間はＶ2 ライン行の画素で奇数列
の画素ノイズをメモリに転送する期間であり、φＭＲＥ
ＳがＨレベルとなって、画素アンプのゲート（増幅用Ｍ
ＯＳトランジスタＭSFのゲート）がリセットされ、また
φＴＴ１、Ｔ１１′，Ｔ１３′，…がＨレベルとなり、
リセット時のノイズがメモリＮ11，Ｎ13、…に転送され
る。このとき、φＴｐ，Ｔ１２′がＨレベルとなり、画
素ａ21のノイズがメモリＮ12に転送される。すなわち、
メモリＮ12には欠陥画素ａ22のノイズは蓄積されず、正
常画素ａ21のノイズが蓄積される。The period t 2 ′ is a period during which the pixel noise in the odd-numbered columns in the pixels in the V 2 line row is transferred to the memory.
S goes to the H level, and the gate of the pixel amplifier (the amplification M
Are reset, φTT1, T11 ', T13',... Become H level,
The noise at the time of reset is transferred to the memories N11, N13,. At this time, φTp, T12 'becomes H level, the noise of the pixel a 21 is transferred to the memory N12. That is,
Noise of the memory N12 defective pixel a 22 is not accumulated, the noise of the normal pixel a 21 is accumulated.
【００３８】ｔ2 ″期間はＶ2 ライン行の画素で偶数列
の画素ノイズをメモリに転送する期間であり、φＭＲＥ
ＳがＨレベルとなって、画素アンプのゲート（増幅用Ｍ
ＯＳトランジスタＭSFのゲート）がリセットされ、また
φＴＴ２、Ｔ１４′，…がＨレベルとなり、リセット時
のノイズがメモリＮ14，…に転送される。このとき、Ｔ
１２′がＬレベルでＨレベルでないので、欠陥画素ａ22
のノイズはメモリＮ12に転送されない。The period t 2 ″ is a period during which the pixel noise in the even-numbered columns of the pixels in the V 2 line row is transferred to the memory.
S goes to the H level, and the gate of the pixel amplifier (the amplification M
Are reset, φTT2, T14 ',... Go to the H level, and the noise at the time of reset is transferred to the memories N14,. At this time, T
Since 12 'is at L level and not at H level, defective pixel a 22
Is not transferred to the memory N12.
【００３９】ｔ3 ′期間はＶ2 ライン行の画素で奇数列
の画素信号（ノイズを含む）をメモリに転送する期間で
あり、φＭＴＸがＨレベルとなり、フォトセンサーＰＤ
の信号が画素アンプのゲート（増幅用ＭＯＳトランジス
タＭSFのゲート）に転送され、信号にノイズが加算され
た状態で、φＴＴ１、Ｔ１１，Ｔ１３，…がＨレベルと
なり、画素信号（ノイズを含む）がメモリＳ11，Ｓ13，
…に転送される。このとき、φＴｐ，Ｔ１２がＨレベル
となり、画素ａ21の画素信号がメモリＳ12に転送され
る。すなわち、メモリＳ12には欠陥画素ａ22の画素信号
は蓄積されず、正常画素ａ21の画素信号が蓄積される。The period t 3 ′ is a period during which pixel signals (including noise) in odd-numbered columns in the V 2 line rows are transferred to the memory, φMTX goes to H level, and the photo sensor PD
Are transferred to the gate of the pixel amplifier (gate of the amplifying MOS transistor MSF), φTT1, T11, T13,... Become H level in a state where noise is added to the signal, and the pixel signal (including noise) is The memories S11, S13,
Is transferred to ... At this time, FaiTp, T12 becomes the H level, the pixel signal of the pixel a 21 is transferred to the memory S12. That is, the pixel signal of the defective pixel a 22 in the memory S12, not accumulated, the pixel signal of the normal pixel a 21 is accumulated.
【００４０】ｔ3 ″期間は偶数列の画素信号（ノイズを
含む）をメモリに転送する期間であり、φＭＴＸがＨレ
ベルとなり、フォトセンサーＰＤの信号が画素アンプの
ゲート（増幅用ＭＯＳトランジスタＭSFのゲート）に転
送され、信号にノイズが加算された状態で、φＴＴ２、
Ｔ１４，…がＨレベルとなり、画素信号（ノイズを含
む）がメモリＳ14,…に転送される。このとき、φＴ
ｐ，Ｔ１２がＨレベルとなり、画素ａ21の画素信号がメ
モリＳ１２に転送される。このとき、Ｔ１２がＬレベル
でＨレベルでないので、欠陥画素ａ22の画素信号はメモ
リＳ１２に転送されない。The period t 3 ″ is a period during which the pixel signals (including noise) of the even-numbered columns are transferred to the memory, φMTX goes to the H level, and the signal of the photo sensor PD is changed to the gate of the pixel amplifier (the MOS transistor MSF Gate), and with noise added to the signal, φTT2,
Are at H level, and the pixel signals (including noise) are transferred to the memories S14,. At this time, φT
p, T12 becomes the H level, the pixel signal of the pixel a 21 is transferred to the memory S12. At this time, since the T12 is not H level at the L level, the pixel signal of the defective pixel a 22 is not transferred to the memory S12.
【００４１】この様に欠陥画素のノイズと信号（ノイズ
を含む）は、φＴＴ１，φＴＴ２によって制御される転
送トランジスタＭＴ１１，ＭＴ２１，…、φＴｐによっ
て制御されるトランジスタＭｐ１，Ｍｐ２，…、及びＴ
１１〜Ｔ１４，Ｔ１１′〜Ｔ１４′，…によって制御さ
れる転送トランジスタＭＨ１１，ＭＨ１２，…の制御に
より、隣接画素のノイズと信号により置換される。As described above, the noise and the signal (including noise) of the defective pixel are transferred by the transfer transistors MT11, MT21,... Controlled by φTT1 and φTT2, the transistors Mp1, Mp2,.
Are controlled by the transfer transistors MH11, MH12,... Controlled by 11 to T14, T11 ′ to T14 ′,.
【００４２】これはメモリへの入力スイッチがランダム
アクセスにパルス処理されるため、任意の画素ノイズと
信号が切換出来るようになったためである。This is because the input switch to the memory is pulse-processed for random access, so that any pixel noise and signal can be switched.
【００４３】メモリされたノイズと信号（ノイズを含
む）は水平ランダムアクセス走査により例えばパルスｈ
11とｈ12でメモリＮ11とメモリＮ12のノイズが、メモリ
Ｓ11とメモリＳ12の信号が水平出力線ＨＬ１，ＨＬ２上
で加算される。この加算処理により水平駆動周波数は１
／２になり、また差動アンプの信号帯域も１／２で済む
ので消費電力は略１／２に出来る。The stored noise and signal (including noise) are subjected to horizontal random access scanning, for example, by pulse h.
Noise 11 and memory N 11 and the memory N 12 at h 12 is the signal of the memory S 11 and the memory S 12 is added on the horizontal output line HL1, HL2. With this addition process, the horizontal drive frequency becomes 1
/ 2 and the signal bandwidth of the differential amplifier can be reduced to 1/2, so that the power consumption can be reduced to approximately 1/2.
【００４４】図８は４画素加算時の出力信号を説明する
図である。FIG. 8 is a diagram for explaining an output signal when four pixels are added.
【００４５】この４画素加算例は水平、垂直方向２行２
列の加算である。図８（Ａ）は欠陥画素がない例、図８
（Ｂ）は画素ａ12が欠陥の場合であり、欠陥画素信号ａ
12を正常画素信号ａ13に置換した例、図８（Ｃ）は欠陥
画素信号ａ12，ａ22をそれぞれ正常画素信号ａ13，ａ23
に置換した例である。図３において、２行分の信号とノ
イズを蓄積することができるように、２行分のメモリを
設けることにより、置換した後に、水平出力線で４画素
を加算することができる。This four-pixel addition example is performed in two rows and two rows in the horizontal and vertical directions.
Column addition. FIG. 8A shows an example in which there is no defective pixel.
(B) is a case where a pixel a 12 is defective, the defective pixel signals a
FIG. 8C shows an example in which 12 is replaced with a normal pixel signal a 13, and defective pixel signals a 12 and a 22 are replaced with normal pixel signals a 13 and a 23 , respectively.
This is an example of replacing with. In FIG. 3, by providing memories for two rows so that signals and noise for two rows can be accumulated, four pixels can be added by a horizontal output line after replacement.
【００４６】また、２行分のメモリを設けた回路構成
で、図１のような２画素加算と、図８のような４画素加
算を行う画素単位の切替えを行うことによって高画素数
の撮像素子を低画素数の撮像素子として使用することが
できる。Further, in a circuit configuration having memories for two rows, by switching between two pixels as shown in FIG. 1 and four pixels as shown in FIG. The element can be used as an imaging element having a low number of pixels.
【００４７】図９はカラー撮像素子で画素Ｂ23が欠陥の
例を示す画素配置図、図１０は補正方法の説明図であ
る。この実施例では同一色が水平、垂直方向で加算さ
れ、図９に示すように画素Ｂ23（青色の画素）が欠陥画
素である。その他のＢ画素、Ｒ画素（赤色の画素）、Ｇ
画素（緑色の画素）は正常画素である。図１０（Ａ）は
欠陥画素がない例、図１０（Ｂ）は欠陥画素Ｂ23が正常
画素Ｂ21で置換された例である。[0047] Figure 9 is a pixel layout diagram of pixels B 23 in the color image pickup device showing an example of a defect, FIG. 10 is an explanatory diagram of a correction method. In this embodiment, the same color is added in the horizontal and vertical directions, and the pixel B 23 (blue pixel) is a defective pixel as shown in FIG. Other B pixels, R pixels (red pixels), G
The pixel (green pixel) is a normal pixel. Figure 10 (A) is not defective pixel example, FIG. 10 (B) is an example of the defective pixel B 23 is substituted with a normal pixel B 21.
【００４８】このように色々な画素加算方法があるが、
本発明はその他の加算方法にも適用出来る。As described above, there are various pixel addition methods.
The present invention can be applied to other addition methods.
【００４９】図９では欠陥画素Ｂ23を画素Ｂ21で置換し
たが、画素Ｂ25や画素Ｂ43でも画質の劣化を少なく出来
る。また１画素単位で信号を置換したが正常な画素と組
合せて置換しても良い。例えば画素Ｂ23、Ｂ43を画素Ｂ
25、Ｂ45で置換しても良い。あるいは４画素単位で置換
しても良い。この場合は複数の画素が欠陥のときに効果
がある。[0049] Although in FIG. 9 a defective pixel B 23 was replaced with the pixel B 21, the pixel B 25 and the pixel B 43 even can reduce deterioration in image quality. Although the signal is replaced in units of one pixel, the replacement may be performed in combination with a normal pixel. For example, pixels B 23 and B 43 are
It may be replaced by 25, B 45. Alternatively, replacement may be performed in units of four pixels. This case is effective when a plurality of pixels are defective.
【００５０】このように欠陥画素信号を隣接の画素信号
で置換することにより画質の劣化を防ぐ効果がある。本
実施例においては、トランジスタＭＴ，Ｍｐ，ＭＨ，Ｍ
Ｌ、メモリＳ，Ｎ、水平ランダムアクセス駆動回路（Ｈ
・ＡＣＣＥＳＳ）及び水平信号線ＨＬによって制御手段
を構成しているが、他の構成で欠陥画素を隣接する画素
信号で置換してから加算してもよい。As described above, by replacing a defective pixel signal with an adjacent pixel signal, there is an effect of preventing deterioration of image quality. In this embodiment, the transistors MT, Mp, MH, M
L, memories S and N, horizontal random access drive circuit (H
(ACCESS) and the horizontal signal line HL constitute the control means, but the defective pixel may be replaced with an adjacent pixel signal in another configuration and then added.
【００５１】次に、欠陥画素を間引いて除去した場合を
考える。Next, consider a case where defective pixels are thinned out and removed.
【００５２】２画素加算読出しモードで、欠陥である１
画素を間引いて加算が出来なかったときは、加算信号に
対し信号レベルが略１／２になる（メモリ容量と水平信
号線の寄生容量で決まる）。このレベルを補正するには
読み出し周波数でゲイン補正をすることが求められ、回
路が複雑になる。本発明の補正方法ではレベル補正が必
要ない。In the two-pixel addition read mode, a defect 1
When the addition cannot be performed by thinning out the pixels, the signal level of the added signal becomes approximately 1/2 (determined by the memory capacity and the parasitic capacity of the horizontal signal line). To correct this level, it is necessary to perform gain correction at the read frequency, which complicates the circuit. The correction method of the present invention does not require level correction.
【００５３】図１１に本発明による撮像装置を用いたシ
ステムのブロック図を示す。FIG. 11 is a block diagram of a system using the imaging apparatus according to the present invention.
【００５４】撮像素子２０は画素部２１の周辺に水平行
をランダムに選択するＶ・ＡＣＣＥＳＳ走査回路２２、
画素部２１からの信号を一時的に保持するメモリ２３、
画素部２１からメモリ２３への信号転送及びメモリから
水平信号線への加算読出しをランダムに制御するＨ・Ａ
ＣＣＥＳＳ走査回路２４、メモリ２３からの信号から画
素ノイズを除去する差動アンプ２６、差動アンプ２６か
らの信号のゲインを制御するプログラマブルゲインアン
プ（ＰＧＡ）２７、ＰＧＡ２７の信号をデジタル信号に
変換するＡＤコンバータ２８、撮像素子２０内の駆動タ
イミングを発生するタイミングジェネレータＴＧ２５か
ら形成される。ＰＧＡ２７は色信号毎のレベル補正や信
号レベルが低い時のゲインアップなどに利用される。１
０は撮像素子２０の画素部２１に光を照射するためのレ
ンズである。The image sensor 20 has a V · ACCESS scanning circuit 22 for randomly selecting horizontal rows around the pixel section 21.
A memory 23 for temporarily holding a signal from the pixel unit 21;
H.A for randomly controlling signal transfer from the pixel unit 21 to the memory 23 and addition and reading from the memory to the horizontal signal line
A CCESS scanning circuit 24, a differential amplifier 26 for removing pixel noise from a signal from the memory 23, a programmable gain amplifier (PGA) 27 for controlling the gain of the signal from the differential amplifier 26, and a signal from the PGA 27 are converted into a digital signal. An AD converter 28 is formed by a timing generator TG25 that generates drive timing in the image sensor 20. The PGA 27 is used for level correction for each color signal and for increasing the gain when the signal level is low. 1
Reference numeral 0 denotes a lens for irradiating the pixel unit 21 of the imaging device 20 with light.
【００５５】画素の欠陥補正は補正タイミング発生回路
ＲＯＭ７０の制御パルスにより制御される。The defect correction of the pixel is controlled by the control pulse of the correction timing generation circuit ROM70.
【００５６】撮像素子２０からのＡＤ信号は信号処理回
路３０でホワイトバランス補正、ガンマ補正、輝度信号
形成、色信号形成、輪隔補正処理等が行なわれ、Ｉ／Ｆ
回路を経てモニターや記録系・通信系４０へ導かれる。
撮像素子２０、ＲＯＭ７０、信号処理回路３０、記録系
・通信系４０、記録系・通信系４０からの信号を再生す
る再生系５０などはシステムコントロール回路６０でシ
ステム制御がなされる。なお、撮像素子２０は半導体チ
ップ内に作り込まれるが信号処理回路３０とともに１チ
ップ化されてもよい。The AD signal from the image pickup device 20 is subjected to white balance correction, gamma correction, luminance signal formation, color signal formation, wheel gap correction processing, and the like in a signal processing circuit 30, and an I / F
It is guided to a monitor, a recording system, and a communication system 40 via a circuit.
The system control circuit 60 controls the system including the imaging device 20, the ROM 70, the signal processing circuit 30, the recording / communication system 40, and the reproduction system 50 for reproducing signals from the recording / communication system 40. Note that the imaging element 20 is built in a semiconductor chip, but may be integrated into one chip together with the signal processing circuit 30.
【００５７】[0057]
【発明の効果】以上説明したように、本発明では欠陥画
素のある高画素数の撮像素子を画素加算により低画素数
読出しを行なっても、欠陥画素信号を隣接信号で置換す
ることにより画質劣化を最小限にすることが出来る（低
画素数モードは元来撮像時の空間周波数を低減すること
であるので画質劣化は少ない）。As described above, according to the present invention, even when a low pixel count readout is performed by pixel addition for a high pixel count image sensor having a defective pixel, the image quality is deteriorated by replacing the defective pixel signal with an adjacent signal. Can be minimized (the low-pixel-number mode is originally intended to reduce the spatial frequency at the time of imaging, so that image quality degradation is small).
【００５８】この結果、高画素の撮像素子でも歩留りが
向上し低価格のデジタル撮像装置を供給することが可能
になる。As a result, it is possible to improve the yield and supply a low-priced digital image pickup device even with an image pickup device having a large number of pixels.
【００５９】また欠陥画素の置換により、点順次信号毎
にゲイン補正を行なう必要がなく、アンプが簡単に設計
できる。By replacing defective pixels, it is not necessary to perform gain correction for each point-sequential signal, and the amplifier can be designed easily.
【図１】欠陥画素補正方法を説明するための図である。FIG. 1 is a diagram for explaining a defective pixel correction method.
【図２】欠陥画素含む画素部の模式図である。FIG. 2 is a schematic diagram of a pixel portion including a defective pixel.
【図３】水平方向加算読出しの場合の読み出し回路の一
実施例を示す回路構成図である。FIG. 3 is a circuit diagram showing an embodiment of a read circuit in the case of horizontal addition read.
【図４】図３の実施例の出力信号の説明図である。FIG. 4 is an explanatory diagram of an output signal of the embodiment of FIG. 3;
【図５】図３の読み出し回路の画素加算なしの場合の駆
動タイミング図である。FIG. 5 is a drive timing diagram of the readout circuit of FIG. 3 in a case where pixel addition is not performed.
【図６】図３の読み出し回路の画素加算読出しの場合の
駆動タイミング図である。6 is a driving timing chart in the case of pixel addition reading of the reading circuit of FIG. 3;
【図７】共通アンプ画素の例を示す図である。FIG. 7 is a diagram illustrating an example of a common amplifier pixel.
【図８】４画素加算時の出力信号を説明する図である。FIG. 8 is a diagram illustrating an output signal when adding four pixels.
【図９】カラー撮像素子で画素Ｂ23が欠陥の例を示す画
素配置図である。[9] pixel B 23 in the color image pickup element is the pixel arrangement diagram showing an example of a defect.
【図１０】補正方法の説明図である。FIG. 10 is an explanatory diagram of a correction method.
【図１１】本発明による撮像装置を用いたシステムのブ
ロック図である。FIG. 11 is a block diagram of a system using an imaging device according to the present invention.
１ 垂直ランダム・アクセス駆動回路（Ｖ・ＡＣＣＥＳ
Ｓ） ２ 水平ランダム・アクセス駆動回路（Ｈ・ＡＣＣＥＳ
Ｓ） ３ 差動アンプ1 Vertical random access drive circuit (V-ACCES
S) 2 Horizontal random access drive circuit (H-ACCES)
S) 3 Differential amplifier
Claims (9)
み出す撮像装置において、欠陥画素信号を近傍の画素信
号で置換してから加算する制御手段を有することを特徴
とする撮像装置。1. An imaging apparatus for adding and reading out pixel signals from a plurality of pixels, comprising a control unit for replacing a defective pixel signal with a neighboring pixel signal and then adding the replaced pixel signal.
換する画素の位置を切り換える手段を有する撮像装置。2. The imaging device according to claim 1, further comprising: means for switching a position of a pixel to be replaced.
記複数の画素は行列状に配され、一方向に配列された複
数の画素が接続された出力線を複数有し、複数の該出力
線にそれぞれ接続された信号転送用の第１のスイッチ手
段と、該第１のスイッチ手段の信号出力側であって、複
数の出力線のうち少なくとも２本ごとに出力線間を導通
させる第２のスイッチ手段とを有することを特徴とする
撮像装置。3. The image pickup apparatus according to claim 1, wherein the plurality of pixels are arranged in a matrix, and have a plurality of output lines to which a plurality of pixels arranged in one direction are connected. First switch means for signal transfer respectively connected to the lines, and a second signal output side of the first switch means for conducting between at least two output lines of the plurality of output lines. An imaging device comprising: a switch unit.
記近傍の画素信号は水平、垂直、斜め方向の少なくとも
１つに位置する画素からの画素信号である撮像装置。4. The imaging device according to claim 1, wherein the neighboring pixel signals are pixel signals from pixels located in at least one of horizontal, vertical, and oblique directions.
素信号の加算単位を変えることを特徴とする撮像装置。5. The imaging device according to claim 4, wherein an addition unit of the pixel signal is changed.
素信号を加算して読み出す加算モードと該画素信号を加
算せずに読み出す非加算モードとを備えたことを特徴と
する撮像装置。6. The imaging apparatus according to claim 1, further comprising an addition mode in which pixel signals are added and read out, and a non-addition mode in which pixel signals are read out without addition.
記加算モードでは欠陥画素信号を近傍の画素信号で置換
して画素部内で加算し、前記非加算モードでは画素部か
ら出力した後に欠陥画素信号を補正することを特徴とす
る撮像装置。7. The image pickup apparatus according to claim 6, wherein in the addition mode, the defective pixel signal is replaced with a neighboring pixel signal and added in a pixel section, and in the non-addition mode, the defective pixel signal is output from the pixel section. An imaging device for correcting a signal.
数の画素と、該画素からの信号をランダムに選択してメ
モリへ転送する手段と、を有することを特徴とする撮像
装置。8. The imaging apparatus according to claim 1, further comprising: a plurality of pixels; and means for randomly selecting a signal from the pixel and transferring the signal to a memory.
意の画素信号を加算することを特徴とする撮像装置。9. The imaging device according to claim 8, wherein an arbitrary pixel signal is added.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21997499A JP3740324B2 (en) | 1999-08-03 | 1999-08-03 | Imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21997499A JP3740324B2 (en) | 1999-08-03 | 1999-08-03 | Imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001045382A true JP2001045382A (en) | 2001-02-16 |
| JP3740324B2 JP3740324B2 (en) | 2006-02-01 |
Family
ID=16743954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21997499A Expired - Fee Related JP3740324B2 (en) | 1999-08-03 | 1999-08-03 | Imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740324B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002185860A (en) * | 2000-12-15 | 2002-06-28 | Olympus Optical Co Ltd | Imaging device |
| JP2005354670A (en) * | 2004-05-13 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Image processing method and camera system |
| EP1988704A2 (en) | 2007-05-02 | 2008-11-05 | Canon Kabushiki Kaisha | Image capturing system, signal processing circuit, and signal processing method |
| JP2009088659A (en) * | 2007-09-27 | 2009-04-23 | Fujifilm Corp | Radiographic imaging apparatus |
| US7595821B2 (en) | 2004-06-02 | 2009-09-29 | Canon Kabushiki Kaisha | Solid-state image pickup device and camera using the same |
| US8077227B2 (en) | 2008-05-02 | 2011-12-13 | Aptina Imaging Corporation | Method and apparatus providing analog row noise correction and hot pixel filtering |
| JP2012034217A (en) * | 2010-07-30 | 2012-02-16 | Canon Inc | Solid state image pickup device |
| JP2018125842A (en) * | 2017-02-03 | 2018-08-09 | パナソニックＩｐマネジメント株式会社 | Imaging apparatus and camera system |
-
1999
- 1999-08-03 JP JP21997499A patent/JP3740324B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002185860A (en) * | 2000-12-15 | 2002-06-28 | Olympus Optical Co Ltd | Imaging device |
| JP4602541B2 (en) * | 2000-12-15 | 2010-12-22 | オリンパス株式会社 | Imaging device |
| JP2005354670A (en) * | 2004-05-13 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Image processing method and camera system |
| US7595821B2 (en) | 2004-06-02 | 2009-09-29 | Canon Kabushiki Kaisha | Solid-state image pickup device and camera using the same |
| US8456550B2 (en) | 2007-05-02 | 2013-06-04 | Canon Kabushiki Kaisha | Image capturing system for correcting signals output from defective pixels |
| EP1988704A2 (en) | 2007-05-02 | 2008-11-05 | Canon Kabushiki Kaisha | Image capturing system, signal processing circuit, and signal processing method |
| US8072513B2 (en) | 2007-05-02 | 2011-12-06 | Canon Kabushiki Kaisha | Image capturing system, signal processing circuit, and signal processing method |
| JP2009088659A (en) * | 2007-09-27 | 2009-04-23 | Fujifilm Corp | Radiographic imaging apparatus |
| US8184162B2 (en) | 2007-09-27 | 2012-05-22 | Fujifilm Corporation | Radiation image capturing apparatus |
| US8077227B2 (en) | 2008-05-02 | 2011-12-13 | Aptina Imaging Corporation | Method and apparatus providing analog row noise correction and hot pixel filtering |
| JP2012034217A (en) * | 2010-07-30 | 2012-02-16 | Canon Inc | Solid state image pickup device |
| JP2018125842A (en) * | 2017-02-03 | 2018-08-09 | パナソニックＩｐマネジメント株式会社 | Imaging apparatus and camera system |
| CN108401090A (en) * | 2017-02-03 | 2018-08-14 | 松下知识产权经营株式会社 | Photographic device and camera arrangement |
| CN108401090B (en) * | 2017-02-03 | 2021-11-09 | 松下知识产权经营株式会社 | Image pickup apparatus and camera system |
| US11303857B2 (en) | 2017-02-03 | 2022-04-12 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including pixel array and addition circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3740324B2 (en) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8384804B2 (en) | Imaging apparatus for processing noise signal and photoelectric conversion signal | |
| US9214491B2 (en) | Solid-state imaging apparatus for causing an FD capacitor value to be variable without increasing a number of elements | |
| JP4858281B2 (en) | Solid-state imaging device | |
| US20040080645A1 (en) | Image pickup apparatus | |
| JP4497872B2 (en) | Imaging device | |
| US8754971B2 (en) | Image sensing apparatus and image capturing system | |
| KR20050093677A (en) | Method for driving solid state imaging device and solid state imaging device | |
| US7948546B2 (en) | Solid-state imaging apparatus having a global shutter function, adapted to be capable of suppressing a reduction in resolution | |
| JP2001045375A (en) | Image pickup device and its reading method | |
| US20050105836A1 (en) | Image apparatus, driving method, and camera | |
| JP2007129581A (en) | Image pickup device and image pickup system | |
| JP3740324B2 (en) | Imaging device | |
| JP5058090B2 (en) | Solid-state imaging device | |
| JP4677228B2 (en) | Imaging device | |
| TWI520605B (en) | Solid-state imaging device | |
| JP2007166486A (en) | Solid-state imaging apparatus | |
| JP4947908B2 (en) | Solid-state imaging device, solid-state imaging device driving method, and imaging apparatus | |
| JP4336508B2 (en) | Imaging device | |
| JP2010081286A (en) | Image pickup device | |
| JP2001016502A (en) | Solid-state image pickup device | |
| JP3925914B2 (en) | Pixel defect correction apparatus and pixel defect correction method | |
| JPH11239299A (en) | Solid-state image pickup device, driving method therefor and camera | |
| JP2002135795A (en) | Imaging apparatus | |
| JP2964354B2 (en) | Solid-state imaging device and driving method thereof | |
| US20080239128A1 (en) | Imaging apparatus and drive control method for image pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051021 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |