JP2001044583A - 回路基板、および回路基板の製造方法 - Google Patents
回路基板、および回路基板の製造方法Info
- Publication number
- JP2001044583A JP2001044583A JP21173299A JP21173299A JP2001044583A JP 2001044583 A JP2001044583 A JP 2001044583A JP 21173299 A JP21173299 A JP 21173299A JP 21173299 A JP21173299 A JP 21173299A JP 2001044583 A JP2001044583 A JP 2001044583A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- insulator layer
- circuit board
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 絶縁体層にファインピッチで精度よく孔を形
成できながら、かつ効率的に生産することのできる回路
基板、およびその回路基板を製造する方法を提供するこ
と。 【解決手段】 所定の回路パターンが形成される導電体
層２１を挟む両面に、アウター側ビアホール２４が形成
される感光性ポリイミドからなるアウター側絶縁体層２
２と、インナー側ビアホール２５が形成される感光性ポ
リイミドからなるインナー側絶縁体層２３とを形成す
る。アウター側絶縁体層２２およびインナー側絶縁体層
２３のすべてが、感光性ポリイミドにより形成されるの
で、アウター側ビアホール２４およびインナー側ビアホ
ール２５を、フォトレジストにより形成することがで
き、そのため、効率よく生産することができる。
成できながら、かつ効率的に生産することのできる回路
基板、およびその回路基板を製造する方法を提供するこ
と。 【解決手段】 所定の回路パターンが形成される導電体
層２１を挟む両面に、アウター側ビアホール２４が形成
される感光性ポリイミドからなるアウター側絶縁体層２
２と、インナー側ビアホール２５が形成される感光性ポ
リイミドからなるインナー側絶縁体層２３とを形成す
る。アウター側絶縁体層２２およびインナー側絶縁体層
２３のすべてが、感光性ポリイミドにより形成されるの
で、アウター側ビアホール２４およびインナー側ビアホ
ール２５を、フォトレジストにより形成することがで
き、そのため、効率よく生産することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板、詳しく
は、半導体チップを実装する際に、半導体チップと外部
の回路基板とを電気的に接続するためのチップサイズパ
ッケージ用インターポーザーとして好適に使用される回
路基板、およびその回路基板の製造方法に関する。
は、半導体チップを実装する際に、半導体チップと外部
の回路基板とを電気的に接続するためのチップサイズパ
ッケージ用インターポーザーとして好適に使用される回
路基板、およびその回路基板の製造方法に関する。
【０００２】
【従来の技術】近年、電子部品の軽薄化、短小化に伴っ
て、半導体チップを実装するパッケージも、薄型化、小
型化が進んでおり、高密度化された半導体チップを、ほ
ぼそのサイズのままで実装する、チップサイズパッケー
ジ（チップスケールパッケージとも呼ばれる。）の開発
が進められている。
て、半導体チップを実装するパッケージも、薄型化、小
型化が進んでおり、高密度化された半導体チップを、ほ
ぼそのサイズのままで実装する、チップサイズパッケー
ジ（チップスケールパッケージとも呼ばれる。）の開発
が進められている。
【０００３】チップサイズパッケージでは、例えば、図
６に示すように、半導体チップ１と外部の回路基板２と
の間に、インターポーザー３を介在させて、このインタ
ーポーザー３に形成される導電通路４を介して、半導体
チップ１の電極と外部の回路基板２の電極とを電気的に
接続するようにしている。なお、半導体チップ１は、封
止材５によって封止されている。
６に示すように、半導体チップ１と外部の回路基板２と
の間に、インターポーザー３を介在させて、このインタ
ーポーザー３に形成される導電通路４を介して、半導体
チップ１の電極と外部の回路基板２の電極とを電気的に
接続するようにしている。なお、半導体チップ１は、封
止材５によって封止されている。
【０００４】このようなインターポーザー３は、従来よ
り、次のような方法によって製造されている。すなわ
ち、図７（ａ）に示すように、まず、銅箔などの導電体
層６の一方の面に、ポリイミドなどのインナー側絶縁体
層７を積層した後、図７（ｂ）に示すように、インナー
側絶縁体層７上に、接着剤層８を積層する。次いで、図
７（ｃ）に示すように、導電体層６を、公知の方法によ
って所定の回路パターンに形成した後、図７（ｄ）に示
すように、導電体層６における所定の回路パターンとさ
れた面に、ポリイミドなどのアウター側絶縁体層９を積
層する。そして、図７（ｅ）に示すように、アウター側
絶縁体層９に、レーザ加工によってアウター側ビアホー
ル１０を形成するとともに、図７（ｆ）に示すように、
インナー側絶縁体層７に、レーザ加工によってインナー
側ビアホール１１を形成する。
り、次のような方法によって製造されている。すなわ
ち、図７（ａ）に示すように、まず、銅箔などの導電体
層６の一方の面に、ポリイミドなどのインナー側絶縁体
層７を積層した後、図７（ｂ）に示すように、インナー
側絶縁体層７上に、接着剤層８を積層する。次いで、図
７（ｃ）に示すように、導電体層６を、公知の方法によ
って所定の回路パターンに形成した後、図７（ｄ）に示
すように、導電体層６における所定の回路パターンとさ
れた面に、ポリイミドなどのアウター側絶縁体層９を積
層する。そして、図７（ｅ）に示すように、アウター側
絶縁体層９に、レーザ加工によってアウター側ビアホー
ル１０を形成するとともに、図７（ｆ）に示すように、
インナー側絶縁体層７に、レーザ加工によってインナー
側ビアホール１１を形成する。
【０００５】そして、図６に示すように、アウター側ビ
アホール１０およびインナー側ビアホール１１に、それ
ぞれアウター側電極１２およびインナー側電極１３を形
成した後、インナー側電極１３を半導体チップ１の電極
に対応させながら、接着剤層８を半導体チップ１に貼着
するとともに、アウタ−側電極１２を、外部の回路基板
２の電極と接続することにより、上記したように、半導
体チップ１の電極を、インターポーザー３の導電通路
４、すなわち、インナー側電極１３、導電体層６および
アウター側電極１２を介して、外部の回路基板２の電極
と接続するようにしている。
アホール１０およびインナー側ビアホール１１に、それ
ぞれアウター側電極１２およびインナー側電極１３を形
成した後、インナー側電極１３を半導体チップ１の電極
に対応させながら、接着剤層８を半導体チップ１に貼着
するとともに、アウタ−側電極１２を、外部の回路基板
２の電極と接続することにより、上記したように、半導
体チップ１の電極を、インターポーザー３の導電通路
４、すなわち、インナー側電極１３、導電体層６および
アウター側電極１２を介して、外部の回路基板２の電極
と接続するようにしている。
【０００６】
【発明が解決しようとする課題】しかし、上記のような
方法においては、アウター側ビアホール１０およびイン
ナー側ビアホール１１をファインピッチで形成する必要
があるために、レーザ加工によって孔を１つ１つ形成し
ているため、非常に時間がかかり、効率的に生産するこ
とができないという不具合がある。
方法においては、アウター側ビアホール１０およびイン
ナー側ビアホール１１をファインピッチで形成する必要
があるために、レーザ加工によって孔を１つ１つ形成し
ているため、非常に時間がかかり、効率的に生産するこ
とができないという不具合がある。
【０００７】本発明は、このような不具合に鑑みなされ
たもので、その目的とするところは、絶縁体層にファイ
ンピッチで精度よく孔を形成できながら、かつ効率的に
生産することのできる回路基板、およびその回路基板を
製造する方法を提供することにある。
たもので、その目的とするところは、絶縁体層にファイ
ンピッチで精度よく孔を形成できながら、かつ効率的に
生産することのできる回路基板、およびその回路基板を
製造する方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、導電体層と絶縁体層とを有し、前記絶縁
体層のすべてが感光性ポリイミドにより形成されている
ことを特徴としている。また、このような回路基板は、
前記導電体層を挟む両面に、前記絶縁体層がそれぞれ設
けられていることが好ましく、各前記絶縁体層のそれぞ
れには、孔が形成されていることが好ましい。そして、
このような回路基板は、チップサイズパッケージ用イン
ターポーザーとして好適に使用される。
に、本発明は、導電体層と絶縁体層とを有し、前記絶縁
体層のすべてが感光性ポリイミドにより形成されている
ことを特徴としている。また、このような回路基板は、
前記導電体層を挟む両面に、前記絶縁体層がそれぞれ設
けられていることが好ましく、各前記絶縁体層のそれぞ
れには、孔が形成されていることが好ましい。そして、
このような回路基板は、チップサイズパッケージ用イン
ターポーザーとして好適に使用される。
【０００９】また、本発明は、感光性ポリイミドにより
第１絶縁体層を形成する工程と、前記第１絶縁体層上
に、所定の回路パターンが形成される導電体層を形成す
る工程と、前記導電体層上に、感光性ポリイミドにより
第２絶縁体層を形成する工程と、を含み、前記第１絶縁
体層を形成する工程と、前記第２絶縁体層を形成する工
程とは、それぞれ、感光性ポリイミドの前駆体を層状に
形成して、前駆体層を形成する工程、フォトマスクを介
して露光させ、露光部分を所定の温度に加熱した後、現
像することによって、前記前駆体層に孔を形成する工
程、および孔が形成された前記前駆体層を硬化する工
程、を含んでいることを特徴とする、回路基板の製造方
法をも含むものである。
第１絶縁体層を形成する工程と、前記第１絶縁体層上
に、所定の回路パターンが形成される導電体層を形成す
る工程と、前記導電体層上に、感光性ポリイミドにより
第２絶縁体層を形成する工程と、を含み、前記第１絶縁
体層を形成する工程と、前記第２絶縁体層を形成する工
程とは、それぞれ、感光性ポリイミドの前駆体を層状に
形成して、前駆体層を形成する工程、フォトマスクを介
して露光させ、露光部分を所定の温度に加熱した後、現
像することによって、前記前駆体層に孔を形成する工
程、および孔が形成された前記前駆体層を硬化する工
程、を含んでいることを特徴とする、回路基板の製造方
法をも含むものである。
【００１０】このような回路基板の製造方法において
は、前記第１絶縁体層を形成する工程における、感光性
ポリイミドの前駆体層を形成する工程では、前記前駆体
を支持板上において層状に形成し、かつ、前記第２絶縁
体層を形成する工程の後には、前記支持板を除去する工
程を含んでいることが好ましい。
は、前記第１絶縁体層を形成する工程における、感光性
ポリイミドの前駆体層を形成する工程では、前記前駆体
を支持板上において層状に形成し、かつ、前記第２絶縁
体層を形成する工程の後には、前記支持板を除去する工
程を含んでいることが好ましい。
【００１１】
【発明の実施の形態】本発明の回路基板は、導電体層と
絶縁体層とを有し、絶縁体層のすべてが感光性ポリイミ
ドにより形成されているものである。このような回路基
板は、例えば、導電体層と絶縁体層とが交互に複数積層
されている回路基板であって、その積層される絶縁体層
のすべてが、感光性ポリイミドにより形成されているも
のである。より具体的には、図１に示すような、チップ
サイズパッケージ用インターポーザーとして使用される
回路基板が例示される。
絶縁体層とを有し、絶縁体層のすべてが感光性ポリイミ
ドにより形成されているものである。このような回路基
板は、例えば、導電体層と絶縁体層とが交互に複数積層
されている回路基板であって、その積層される絶縁体層
のすべてが、感光性ポリイミドにより形成されているも
のである。より具体的には、図１に示すような、チップ
サイズパッケージ用インターポーザーとして使用される
回路基板が例示される。
【００１２】すなわち、図１において、このインターポ
ーザー２０は、所定の回路パターンが形成される導電体
層２１を挟む両面に、第１絶縁体層としてのアウター側
絶縁体層２２と、第２絶縁体層としてのインナー側絶縁
体層２３とがそれぞれ積層されており、アウター側絶縁
体層２２およびインナー側絶縁体層２３には、アウター
側ビアホール２４およびインナー側ビアホール２５が、
それぞれ形成されている。
ーザー２０は、所定の回路パターンが形成される導電体
層２１を挟む両面に、第１絶縁体層としてのアウター側
絶縁体層２２と、第２絶縁体層としてのインナー側絶縁
体層２３とがそれぞれ積層されており、アウター側絶縁
体層２２およびインナー側絶縁体層２３には、アウター
側ビアホール２４およびインナー側ビアホール２５が、
それぞれ形成されている。
【００１３】アウター側ビアホール２４には、バンプ状
のアウター側電極２６が形成されるとともに、インナー
側ビアホール２５には、フラット状（電極形成時にはバ
ンプ状であるが、半導体チップ１８との接続によりフラ
ットとなる。）のインナー側電極２７が形成されてお
り、半導体チップ１８と外部の回路基板１６との間に、
このインターポーザー２０を介在させて、半導体チップ
１８の電極（図示せず。）にインナー側電極２７を接続
するとともに、外部の回路基板１６の電極１７にアウタ
−側電極２６を接続することによって、半導体チップ１
８を、ほぼそのサイズのままで実装できるようにしてい
る。なお、半導体チップ１８は、封止材１９によって封
止されている。
のアウター側電極２６が形成されるとともに、インナー
側ビアホール２５には、フラット状（電極形成時にはバ
ンプ状であるが、半導体チップ１８との接続によりフラ
ットとなる。）のインナー側電極２７が形成されてお
り、半導体チップ１８と外部の回路基板１６との間に、
このインターポーザー２０を介在させて、半導体チップ
１８の電極（図示せず。）にインナー側電極２７を接続
するとともに、外部の回路基板１６の電極１７にアウタ
−側電極２６を接続することによって、半導体チップ１
８を、ほぼそのサイズのままで実装できるようにしてい
る。なお、半導体チップ１８は、封止材１９によって封
止されている。
【００１４】次に、このようなチップサイズパッケージ
用インターポーザー２０を製造する方法を例にとって、
本発明の回路基板を製造する方法を説明する。
用インターポーザー２０を製造する方法を例にとって、
本発明の回路基板を製造する方法を説明する。
【００１５】この方法では、まず、感光性ポリイミドに
よりアウター側絶縁体層２２を形成する。図２には、感
光性ポリイミドによりアウター側絶縁体層２２を形成す
る工程が示されている。アウター側絶縁体層２２を形成
するには、まず、図２（ａ）に示すように、支持板３２
上に、感光性ポリイミドの前駆体である感光性ポリアミ
ック酸（ポリアミド酸）樹脂を層状に形成して、アウタ
ー側前駆体層２２ｐを形成する。
よりアウター側絶縁体層２２を形成する。図２には、感
光性ポリイミドによりアウター側絶縁体層２２を形成す
る工程が示されている。アウター側絶縁体層２２を形成
するには、まず、図２（ａ）に示すように、支持板３２
上に、感光性ポリイミドの前駆体である感光性ポリアミ
ック酸（ポリアミド酸）樹脂を層状に形成して、アウタ
ー側前駆体層２２ｐを形成する。
【００１６】支持板３２は、アウター側絶縁体層２２を
支持して、その上に積層される導電体層２１およびイン
ナー側絶縁体層２３の剛性を確保することにより、それ
らを形成する時の作業性を向上させるとともに、アウタ
ー側絶縁体層２２およびインナー側絶縁体層２３の硬化
時の熱収縮を阻止することにより、精度のよいアウター
側ビアホール２４およびインナー側ビアホール２５の配
置を確保するものである。
支持して、その上に積層される導電体層２１およびイン
ナー側絶縁体層２３の剛性を確保することにより、それ
らを形成する時の作業性を向上させるとともに、アウタ
ー側絶縁体層２２およびインナー側絶縁体層２３の硬化
時の熱収縮を阻止することにより、精度のよいアウター
側ビアホール２４およびインナー側ビアホール２５の配
置を確保するものである。
【００１７】このような支持板３２は、ある程度の剛性
を必要とするため、金属フィルムを用いることが好まし
く、とりわけ、スティフネス（腰の強さ）、線膨張係数
の低さ、除去の容易性、および、後述するように、電解
めっきにより導電体層２１を形成するための陰極となり
得るなどの点から、４２アロイ、ステンレスが好ましく
用いられる。また、支持板３２の厚みは、特に制限され
ないが、例えば、１０〜１００μｍ程度が適当である。
を必要とするため、金属フィルムを用いることが好まし
く、とりわけ、スティフネス（腰の強さ）、線膨張係数
の低さ、除去の容易性、および、後述するように、電解
めっきにより導電体層２１を形成するための陰極となり
得るなどの点から、４２アロイ、ステンレスが好ましく
用いられる。また、支持板３２の厚みは、特に制限され
ないが、例えば、１０〜１００μｍ程度が適当である。
【００１８】また、感光性ポリアミック酸樹脂は、ポリ
アミック酸樹脂と感光剤とを配合することによって得る
ことができ、また、ポリアミック酸樹脂は、酸二無水物
とジアミンとを反応させることによって得ることができ
る。
アミック酸樹脂と感光剤とを配合することによって得る
ことができ、また、ポリアミック酸樹脂は、酸二無水物
とジアミンとを反応させることによって得ることができ
る。
【００１９】酸二無水物としては、例えば、３，３’，
４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、
２，２−ビス（３，４−ジカルボキシフェニル）へキサ
フルオロプロパン二無水物（６ＦＤＡ）、エチレングリ
コールとトリメリット酸とのエステル化合物（ＴＭＥ
Ｇ）の二無水物、３，３' ，４，４' −ベンゾフェノン
テトラカルボン酸二無水物（ＢＴＤＡ）、３，３' ，
４，４' −ビフェニルテトラカルボン酸二無水物（ＢＰ
ＤＡ）、２，２' ，３，３' −ビフェニルテトラカルボ
ン酸二無水物、２，２' ，３，３' −ベンゾフェノンテ
トラカルボン酸二無水物、２，２−ビス（２，３−ジカ
ルボキシフェニル）へキサフルオロプロパン二無水物、
ビス（２，３−ジカルボキシフェニル）メタン二無水
物、ビス（３，４−ジカルボキシフェニル）メタン二無
水物、ビス（２，３−ジカルボキシフェニル）スルホン
二無水物、ビス（３，４−ジカルボキシフェニル）スル
ホン二無水物、ピロメリット酸二無水物などが挙げられ
る。それらは、単独で用いてもよいし、２種以上を併用
してもよい。
４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、
２，２−ビス（３，４−ジカルボキシフェニル）へキサ
フルオロプロパン二無水物（６ＦＤＡ）、エチレングリ
コールとトリメリット酸とのエステル化合物（ＴＭＥ
Ｇ）の二無水物、３，３' ，４，４' −ベンゾフェノン
テトラカルボン酸二無水物（ＢＴＤＡ）、３，３' ，
４，４' −ビフェニルテトラカルボン酸二無水物（ＢＰ
ＤＡ）、２，２' ，３，３' −ビフェニルテトラカルボ
ン酸二無水物、２，２' ，３，３' −ベンゾフェノンテ
トラカルボン酸二無水物、２，２−ビス（２，３−ジカ
ルボキシフェニル）へキサフルオロプロパン二無水物、
ビス（２，３−ジカルボキシフェニル）メタン二無水
物、ビス（３，４−ジカルボキシフェニル）メタン二無
水物、ビス（２，３−ジカルボキシフェニル）スルホン
二無水物、ビス（３，４−ジカルボキシフェニル）スル
ホン二無水物、ピロメリット酸二無水物などが挙げられ
る。それらは、単独で用いてもよいし、２種以上を併用
してもよい。
【００２０】ジアミンとしては、例えば、４，４' −ジ
アミノジフェニルエーテル（ＤＤＥ）、３，４' −ジア
ミノジフェニルエーテル（３４ＤＤＥ）、３，３' −ジ
アミノジフェニルエーテル、ビスアミノプロピルテトラ
メチルジシロキサン（ＡＰＤＳ）、１，３−ビス（３−
アミノフェノキシ）ベンゼン（ＡＰＢ）、１，３−ビス
（４−アミノフェノキシ）ベンゼン、ｍ−フェニレンジ
アミン（ＭＰＤ）、ｐ−フェニレンジアミン（ＰＰ
Ｄ）、４，４' −ジアミノジフェニルプロパン、３，
３' −ジアミノジフェニルプロパン、４，４' −ジアミ
ノジフェニルメタン、３，３' −ジアミノジフェニルメ
タン、４，４' −ジアミノジフェニルスルフィド、３，
３' −ジアミノジフェニルスルフィド、４，４' −ジア
ミノジフェニルスルホン、３，３' −ジアミノジフェニ
ルスルホン、１，４−ビス（４−アミノフェノキシ）ベ
ンゼン、２，２' −ビス［４−（４−アミノフェノキ
シ）フェニル］プロパン、へキサメチレンジアミン、
１，８−ジアミノオクタン、１，１２−ジアミノドデカ
ン、４，４' −ジアミノベンゾフェノンなどが挙げられ
る。それらは、単独で用いてもよいし、２種以上を併用
してもよい。
アミノジフェニルエーテル（ＤＤＥ）、３，４' −ジア
ミノジフェニルエーテル（３４ＤＤＥ）、３，３' −ジ
アミノジフェニルエーテル、ビスアミノプロピルテトラ
メチルジシロキサン（ＡＰＤＳ）、１，３−ビス（３−
アミノフェノキシ）ベンゼン（ＡＰＢ）、１，３−ビス
（４−アミノフェノキシ）ベンゼン、ｍ−フェニレンジ
アミン（ＭＰＤ）、ｐ−フェニレンジアミン（ＰＰ
Ｄ）、４，４' −ジアミノジフェニルプロパン、３，
３' −ジアミノジフェニルプロパン、４，４' −ジアミ
ノジフェニルメタン、３，３' −ジアミノジフェニルメ
タン、４，４' −ジアミノジフェニルスルフィド、３，
３' −ジアミノジフェニルスルフィド、４，４' −ジア
ミノジフェニルスルホン、３，３' −ジアミノジフェニ
ルスルホン、１，４−ビス（４−アミノフェノキシ）ベ
ンゼン、２，２' −ビス［４−（４−アミノフェノキ
シ）フェニル］プロパン、へキサメチレンジアミン、
１，８−ジアミノオクタン、１，１２−ジアミノドデカ
ン、４，４' −ジアミノベンゾフェノンなどが挙げられ
る。それらは、単独で用いてもよいし、２種以上を併用
してもよい。
【００２１】そして、ポリアミック酸樹脂は、これら酸
二無水物とジアミンとを、実質的に等モル比となるよう
な割合で、適宜の有機溶媒、例えば、Ｎ−メチル−２−
ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−
ジメチルホルムアミドなどの有機溶媒中で、常温常圧の
下、所定の時間反応させることよって、ポリアミック酸
樹脂の溶液として得るようにすればよい。
二無水物とジアミンとを、実質的に等モル比となるよう
な割合で、適宜の有機溶媒、例えば、Ｎ−メチル−２−
ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−
ジメチルホルムアミドなどの有機溶媒中で、常温常圧の
下、所定の時間反応させることよって、ポリアミック酸
樹脂の溶液として得るようにすればよい。
【００２２】また、ポリアミック酸樹脂に配合される感
光剤としては、例えば、１，４−ジヒドロピリジン誘導
体を用いることが好ましく、とりわけ、１−エチル−
３，５−ジメトキシカルボニル−４−（２−ニトロフェ
ニル）−１，４−ジヒドロピリジン、１，２，６−トリ
メチル−３，５−ジメトキシカルボニル−４−（２−ニ
トロフェニル）−１，４−ジヒドロピリジン、２，６−
ジメチル−３，５−ジアセチル−４−（２−ニトロフェ
ニル）−１，４−ジヒドロピリジン、１−カルボキシエ
チル−３，５−ジメトキシカルボニル−４−（２−ニト
ロフェニル）−１，４−ジヒドロピリジンなどが挙げら
れる。それらは、単独で用いてもよいし、２種以上を併
用してもよい。これらの１，４−ジヒドロピリジン誘導
体のうち、好ましくは、１−エチル−３，５−ジメトキ
シカルボニル−４−（２−ニトロフェニル）−１，４−
ジヒドロピリジン、１，２，６−トリメチル−３，５−
ジメトキシカルボニル−４−（２−ニトロフェニル）−
１，４−ジヒドロピリジンが挙げられる。
光剤としては、例えば、１，４−ジヒドロピリジン誘導
体を用いることが好ましく、とりわけ、１−エチル−
３，５−ジメトキシカルボニル−４−（２−ニトロフェ
ニル）−１，４−ジヒドロピリジン、１，２，６−トリ
メチル−３，５−ジメトキシカルボニル−４−（２−ニ
トロフェニル）−１，４−ジヒドロピリジン、２，６−
ジメチル−３，５−ジアセチル−４−（２−ニトロフェ
ニル）−１，４−ジヒドロピリジン、１−カルボキシエ
チル−３，５−ジメトキシカルボニル−４−（２−ニト
ロフェニル）−１，４−ジヒドロピリジンなどが挙げら
れる。それらは、単独で用いてもよいし、２種以上を併
用してもよい。これらの１，４−ジヒドロピリジン誘導
体のうち、好ましくは、１−エチル−３，５−ジメトキ
シカルボニル−４−（２−ニトロフェニル）−１，４−
ジヒドロピリジン、１，２，６−トリメチル−３，５−
ジメトキシカルボニル−４−（２−ニトロフェニル）−
１，４−ジヒドロピリジンが挙げられる。
【００２３】このような感光剤は、酸二無水物とジアミ
ンとの合計、すなわち、ポリアミック酸１モルに対し
て、通常、０．１〜１．０モルの範囲で配合される。
１．０モルより多いと、硬化後のアウター側絶縁体層２
２の物性が低下する場合があり、０．１モルより少ない
と、アウター側ビアホール２４の形成性が低下する場合
がある。さらに、このようにして得られる感光性ポリア
ミック酸樹脂には、必要に応じて、エポキシ樹脂、ビス
アリルナジックイミド、マレイミドなどを配合してもよ
い。このようなアウター側前駆体層２２ｐを形成するた
めの感光性ポリアミック酸樹脂は、そのイミド化後のガ
ラス転移温度（Ｔｇ）が、２５０℃以上、さらには、３
００℃以上であることが好ましい。
ンとの合計、すなわち、ポリアミック酸１モルに対し
て、通常、０．１〜１．０モルの範囲で配合される。
１．０モルより多いと、硬化後のアウター側絶縁体層２
２の物性が低下する場合があり、０．１モルより少ない
と、アウター側ビアホール２４の形成性が低下する場合
がある。さらに、このようにして得られる感光性ポリア
ミック酸樹脂には、必要に応じて、エポキシ樹脂、ビス
アリルナジックイミド、マレイミドなどを配合してもよ
い。このようなアウター側前駆体層２２ｐを形成するた
めの感光性ポリアミック酸樹脂は、そのイミド化後のガ
ラス転移温度（Ｔｇ）が、２５０℃以上、さらには、３
００℃以上であることが好ましい。
【００２４】そして、このようにして得られる感光性ポ
リアミック酸樹脂を、支持板３２上に層状に形成して、
アウター側前駆体層２２ｐを形成するには、例えば、支
持板３２上に、感光性ポリアミック酸樹脂を一定の厚さ
で公知の方法により塗工した後、例えば、約８０〜１３
０℃で、有機溶媒を乾燥させるようにすればよい。ま
た、予め、一定の厚さで有機溶媒を乾燥させた感光性ポ
リアミック酸樹脂のドライフィルムを形成しておき、こ
のドライフィルムを支持板３２に接合するようにしても
よい。アウター側前駆体層２２ｐの厚みは、特に制限さ
れないが、例えば５〜３０μｍ程度が適当である。
リアミック酸樹脂を、支持板３２上に層状に形成して、
アウター側前駆体層２２ｐを形成するには、例えば、支
持板３２上に、感光性ポリアミック酸樹脂を一定の厚さ
で公知の方法により塗工した後、例えば、約８０〜１３
０℃で、有機溶媒を乾燥させるようにすればよい。ま
た、予め、一定の厚さで有機溶媒を乾燥させた感光性ポ
リアミック酸樹脂のドライフィルムを形成しておき、こ
のドライフィルムを支持板３２に接合するようにしても
よい。アウター側前駆体層２２ｐの厚みは、特に制限さ
れないが、例えば５〜３０μｍ程度が適当である。
【００２５】次いで、このように形成されたアウター側
前駆体層２２ｐに、アウター側ビアホール２４を形成す
る。このアウター側ビアホール２４の形成は、フォトマ
スクを介して露光させ、露光部分を所定の温度に加熱し
た後、現像すればよい。
前駆体層２２ｐに、アウター側ビアホール２４を形成す
る。このアウター側ビアホール２４の形成は、フォトマ
スクを介して露光させ、露光部分を所定の温度に加熱し
た後、現像すればよい。
【００２６】フォトマスクを介して照射する照射線は、
紫外線、電子線、あるいはマイクロ波など、感光性ポリ
アミック酸樹脂を感光させ得る光であればいずれの照射
線であってもよく、照射されたアウター側前駆体層２２
ｐの露光部分は、例えば、１３０℃以上１５０℃未満で
加熱することにより、次の現像処理において可溶化（ポ
ジ型）し、また、例えば、１５０℃以上１８０℃以下で
加熱することにより、次の現像処理において不溶化（ネ
ガ型）する。
紫外線、電子線、あるいはマイクロ波など、感光性ポリ
アミック酸樹脂を感光させ得る光であればいずれの照射
線であってもよく、照射されたアウター側前駆体層２２
ｐの露光部分は、例えば、１３０℃以上１５０℃未満で
加熱することにより、次の現像処理において可溶化（ポ
ジ型）し、また、例えば、１５０℃以上１８０℃以下で
加熱することにより、次の現像処理において不溶化（ネ
ガ型）する。
【００２７】現像処理は、例えば、アルカリ現像液など
の公知の現像液を用いて、浸漬法やスプレー法などの公
知の方法により行なえばよい。アルカリ現像液として
は、例えば、水酸化ナトリウム、水酸化カリウムなどの
アルカリ性無機化合物の水溶液、例えば、プロピルアミ
ン、ブチルアミン、モノエタノールアミン、テトラメチ
ルアンモニウムハイドロオキサイド、コリンなどのアル
カリ性有機化合物の水溶液などが用いられ、必要に応じ
てアルコール類などの有機溶媒や各種の界面活性剤など
が配合される。
の公知の現像液を用いて、浸漬法やスプレー法などの公
知の方法により行なえばよい。アルカリ現像液として
は、例えば、水酸化ナトリウム、水酸化カリウムなどの
アルカリ性無機化合物の水溶液、例えば、プロピルアミ
ン、ブチルアミン、モノエタノールアミン、テトラメチ
ルアンモニウムハイドロオキサイド、コリンなどのアル
カリ性有機化合物の水溶液などが用いられ、必要に応じ
てアルコール類などの有機溶媒や各種の界面活性剤など
が配合される。
【００２８】このような、露光、加熱および現像の一連
の処理によって、ポジ型またはネガ型のパターンで、ア
ウター側ビアホール２４を形成すればよい。これらのう
ち、ネガ型のパターンでアウター側ビアホール２４を形
成することが好ましい。図２（ｂ）および図２（ｃ）に
は、ネガ型のパターンでアウター側ビアホール２４を形
成する例を示している。すなわち、まず、図２（ｂ）に
示すように、フォトマスク２８を、アウター側前駆体層
２２ｐにおける外部の回路基板１６の電極１７に対応す
る位置と、対向する位置に配置して、このフォトマスク
２８を介してアウター側前駆体層２２ｐに照射線を照射
する。次いで、上記したように、ネガ型となる所定の温
度で加熱した後、所定の現像処理を行なえば、図２
（ｃ）に示すように、アウター側前駆体層２２ｐの未露
光部分、すなわち、フォトマスク２８によりマスクされ
た部分が現像液に溶解することにより、アウター側ビア
ホール２４が形成される。
の処理によって、ポジ型またはネガ型のパターンで、ア
ウター側ビアホール２４を形成すればよい。これらのう
ち、ネガ型のパターンでアウター側ビアホール２４を形
成することが好ましい。図２（ｂ）および図２（ｃ）に
は、ネガ型のパターンでアウター側ビアホール２４を形
成する例を示している。すなわち、まず、図２（ｂ）に
示すように、フォトマスク２８を、アウター側前駆体層
２２ｐにおける外部の回路基板１６の電極１７に対応す
る位置と、対向する位置に配置して、このフォトマスク
２８を介してアウター側前駆体層２２ｐに照射線を照射
する。次いで、上記したように、ネガ型となる所定の温
度で加熱した後、所定の現像処理を行なえば、図２
（ｃ）に示すように、アウター側前駆体層２２ｐの未露
光部分、すなわち、フォトマスク２８によりマスクされ
た部分が現像液に溶解することにより、アウター側ビア
ホール２４が形成される。
【００２９】そして、図２（ｄ）に示すように、アウタ
ー側ビアホール２４が形成されたアウター側前駆体層２
２ｐを、例えば、最終的に２５０℃以上に加熱すること
によって、硬化（イミド化）させ、これによって、感光
性ポリイミドからなるアウター側絶縁体層２２を形成す
る。
ー側ビアホール２４が形成されたアウター側前駆体層２
２ｐを、例えば、最終的に２５０℃以上に加熱すること
によって、硬化（イミド化）させ、これによって、感光
性ポリイミドからなるアウター側絶縁体層２２を形成す
る。
【００３０】このようにして、アウター側絶縁体層２２
にアウター側ビアホール２４を形成しておけば、後にレ
ーザ加工によってアウター側ビアホール２４を形成する
必要がなく、しかも、レーザ加工のように、アウター側
ビアホール２４を１つ１つ形成することなく、一度にフ
ァインピッチで多数のアウター側ビアホール２４を形成
することができるため、作業時間を大幅に短縮でき、作
業性の向上および効率的な生産によるコストの低減を図
ることができる。
にアウター側ビアホール２４を形成しておけば、後にレ
ーザ加工によってアウター側ビアホール２４を形成する
必要がなく、しかも、レーザ加工のように、アウター側
ビアホール２４を１つ１つ形成することなく、一度にフ
ァインピッチで多数のアウター側ビアホール２４を形成
することができるため、作業時間を大幅に短縮でき、作
業性の向上および効率的な生産によるコストの低減を図
ることができる。
【００３１】次に、このように形成されたアウター側絶
縁体層２２上に、所定の回路パターンが形成される導電
体層２１を形成する。
縁体層２２上に、所定の回路パターンが形成される導電
体層２１を形成する。
【００３２】導電体層２１としては、導電性を有するも
のであれば特に制限されることはなく、例えば、金、
銀、銅、白金、鉛、錫、ニッケル、コバルト、インジウ
ム、ロジウム、クロム、タングステン、ルテニウムな
ど、さらに、例えば、はんだ、ニッケル−錫、金−コバ
ルトなど、上記した各種金属の合金など、回路基板の導
電体として用いられる公知の金属を用いることができ
る。また、導電体層２１の厚みは、特に制限されない
が、例えば、５〜２０μｍ程度が適当である。
のであれば特に制限されることはなく、例えば、金、
銀、銅、白金、鉛、錫、ニッケル、コバルト、インジウ
ム、ロジウム、クロム、タングステン、ルテニウムな
ど、さらに、例えば、はんだ、ニッケル−錫、金−コバ
ルトなど、上記した各種金属の合金など、回路基板の導
電体として用いられる公知の金属を用いることができ
る。また、導電体層２１の厚みは、特に制限されない
が、例えば、５〜２０μｍ程度が適当である。
【００３３】アウター側絶縁体層２２上に、所定の回路
パターンが形成される導電体層２１を形成するには、例
えば、サブトラクティブ法、アディティブ法、セミアデ
ィティブ法など公知のいずれの方法を用いてもよい。サ
ブトラクティブ法では、まず、アウター側絶縁体層２２
上の全面に導電体層２１を積層し、次いで、この導電体
層２１上に、さらに所定の回路パターンに対応するエッ
チングレジストを形成し、このエッチングレジストをレ
ジストとして、導電体層２１をエッチングして、その後
に、エッチングレジストを除去するようにする。また、
アディティブ法では、まず、アウター側絶縁体層２２上
に、所定の回路パターンが形成される部分以外の部分に
めっきレジストを形成して、次いで、めっきレジストが
形成されていないアウター側絶縁体層２２上に、めっき
により導電体層２１を形成し、その後に、めっきレジス
トを除去するようにする。さらに、セミアディティブ法
では、まず、アウター側絶縁体層２２上に下地となる導
電体の薄膜を形成し、次いで、この下地の上に、所定の
回路パターンが形成される部分以外の部分にめっきレジ
ストを形成した後、めっきレジストが形成されていない
下地の上に導電体層２１を形成し、その後に、めっきレ
ジストおよびそのめっきレジストが積層されていた下地
を除去するようにする。
パターンが形成される導電体層２１を形成するには、例
えば、サブトラクティブ法、アディティブ法、セミアデ
ィティブ法など公知のいずれの方法を用いてもよい。サ
ブトラクティブ法では、まず、アウター側絶縁体層２２
上の全面に導電体層２１を積層し、次いで、この導電体
層２１上に、さらに所定の回路パターンに対応するエッ
チングレジストを形成し、このエッチングレジストをレ
ジストとして、導電体層２１をエッチングして、その後
に、エッチングレジストを除去するようにする。また、
アディティブ法では、まず、アウター側絶縁体層２２上
に、所定の回路パターンが形成される部分以外の部分に
めっきレジストを形成して、次いで、めっきレジストが
形成されていないアウター側絶縁体層２２上に、めっき
により導電体層２１を形成し、その後に、めっきレジス
トを除去するようにする。さらに、セミアディティブ法
では、まず、アウター側絶縁体層２２上に下地となる導
電体の薄膜を形成し、次いで、この下地の上に、所定の
回路パターンが形成される部分以外の部分にめっきレジ
ストを形成した後、めっきレジストが形成されていない
下地の上に導電体層２１を形成し、その後に、めっきレ
ジストおよびそのめっきレジストが積層されていた下地
を除去するようにする。
【００３４】これらのうちでは、セミアディティブ法が
好ましく用いられる。次に、セミアディティブ法によっ
て導電体層２１を形成する方法をより詳細に説明する。
図３には、セミアディティブ法により導電体層２１を形
成する工程が示されている。まず、図３（ｅ）に示すよ
うに、アウター側絶縁体層２２上の全面と、アウター側
ビアホール２４内の壁面および底面とに、下地２９とな
る導電体の薄膜を形成する。下地２９の形成は、例え
ば、スパッタ蒸着法、抵抗加熱蒸着法、電子ビーム加熱
蒸着法などの公知の真空蒸着法、あるいは、無電解めっ
き法などが用いられるが、好ましくは、スパッタ蒸着法
が用いられる。また、下地２９となる導電体は、導電性
を有し、アウター側絶縁体層２２と導電体層２１との密
着性を向上させ得るものであれば、特に制限されるもの
ではないが、例えば、導電体層２１が銅である場合に
は、クロムや銅などが好ましく用いられる。また、下地
２９の厚みは、特に制限されないが、例えば、５００〜
５０００Å程度が適当であり、１層に限らず、２層など
の多層構造として形成してもよい。例えば、クロム／銅
の２層構造として形成する場合には、クロム層の厚み
が、３００〜７００Å、銅層の厚みが、１０００〜３０
００Åであることが好ましい。
好ましく用いられる。次に、セミアディティブ法によっ
て導電体層２１を形成する方法をより詳細に説明する。
図３には、セミアディティブ法により導電体層２１を形
成する工程が示されている。まず、図３（ｅ）に示すよ
うに、アウター側絶縁体層２２上の全面と、アウター側
ビアホール２４内の壁面および底面とに、下地２９とな
る導電体の薄膜を形成する。下地２９の形成は、例え
ば、スパッタ蒸着法、抵抗加熱蒸着法、電子ビーム加熱
蒸着法などの公知の真空蒸着法、あるいは、無電解めっ
き法などが用いられるが、好ましくは、スパッタ蒸着法
が用いられる。また、下地２９となる導電体は、導電性
を有し、アウター側絶縁体層２２と導電体層２１との密
着性を向上させ得るものであれば、特に制限されるもの
ではないが、例えば、導電体層２１が銅である場合に
は、クロムや銅などが好ましく用いられる。また、下地
２９の厚みは、特に制限されないが、例えば、５００〜
５０００Å程度が適当であり、１層に限らず、２層など
の多層構造として形成してもよい。例えば、クロム／銅
の２層構造として形成する場合には、クロム層の厚み
が、３００〜７００Å、銅層の厚みが、１０００〜３０
００Åであることが好ましい。
【００３５】次いで、図３（ｆ）に示すように、その下
地２９上に、所定の回路パターンが形成される部分以外
の部分にめっきレジスト３０を形成する。めっきレジス
ト３０は、例えば、ドライフィルムレジストなどを用い
て公知の方法により、所定のレジストパターンとして形
成すればよい。次いで、図３（ｇ）に示すように、めっ
きレジスト３０が形成されていないアウター側絶縁体層
２２上に、めっきによって導電体層２１を形成する。め
っきの方法としては、無電解めっき、電解めっきのいず
れでもよいが、電解めっきにより形成することが好まし
い。電解めっきにより導電体層２１を形成する場合に
は、例えば、図２（ａ）で示す最初の工程から、電解め
っきの陰極となり得る金属により形成された支持板３２
を用いておき、この支持板３２を陰極として、アウター
側ビアホール２４内に金属を析出させて、先に導電通路
３１を形成し、これに続いて電解めっきを継続すること
により、アウター側絶縁体層２２上におけるレジスト３
０が形成されていない部分に金属を析出させて、所定の
回路パターンで導電体層２１を形成することが好まし
い。このような電解めっきにより、１つの工程で、アウ
ター側ビアホール２４内の導電通路３１の形成と導電体
層２１の形成とを行なうことができる。電解めっきに用
いる金属としては、上記した金属のうち、例えば、金、
銅、ニッケル、はんだなどが好ましく用いられる。とり
わけ、回路パターンの形成の容易性および電気的特性の
点から、銅が好ましく用いられる。なお、導電通路３１
を形成する金属と、それに続く導電体層２１を形成する
金属とが異なっていてもよい。
地２９上に、所定の回路パターンが形成される部分以外
の部分にめっきレジスト３０を形成する。めっきレジス
ト３０は、例えば、ドライフィルムレジストなどを用い
て公知の方法により、所定のレジストパターンとして形
成すればよい。次いで、図３（ｇ）に示すように、めっ
きレジスト３０が形成されていないアウター側絶縁体層
２２上に、めっきによって導電体層２１を形成する。め
っきの方法としては、無電解めっき、電解めっきのいず
れでもよいが、電解めっきにより形成することが好まし
い。電解めっきにより導電体層２１を形成する場合に
は、例えば、図２（ａ）で示す最初の工程から、電解め
っきの陰極となり得る金属により形成された支持板３２
を用いておき、この支持板３２を陰極として、アウター
側ビアホール２４内に金属を析出させて、先に導電通路
３１を形成し、これに続いて電解めっきを継続すること
により、アウター側絶縁体層２２上におけるレジスト３
０が形成されていない部分に金属を析出させて、所定の
回路パターンで導電体層２１を形成することが好まし
い。このような電解めっきにより、１つの工程で、アウ
ター側ビアホール２４内の導電通路３１の形成と導電体
層２１の形成とを行なうことができる。電解めっきに用
いる金属としては、上記した金属のうち、例えば、金、
銅、ニッケル、はんだなどが好ましく用いられる。とり
わけ、回路パターンの形成の容易性および電気的特性の
点から、銅が好ましく用いられる。なお、導電通路３１
を形成する金属と、それに続く導電体層２１を形成する
金属とが異なっていてもよい。
【００３６】そして、図３（ｈ）に示すように、めっき
レジスト３０を、例えば、化学エッチング（ウエットエ
ッチング）などの公知のエッチング法によって除去した
後、図３（ｉ）に示すように、めっきレジスト３０が形
成されていた下地２９を、同じく、化学エッチング（ウ
エットエッチング）など公知のエッチング法により除去
する。
レジスト３０を、例えば、化学エッチング（ウエットエ
ッチング）などの公知のエッチング法によって除去した
後、図３（ｉ）に示すように、めっきレジスト３０が形
成されていた下地２９を、同じく、化学エッチング（ウ
エットエッチング）など公知のエッチング法により除去
する。
【００３７】なお、このようなアウター側絶縁体層２２
上に所定の回路パターンが形成される導電体層２１を形
成する工程では、上記したようなめっき法によってアウ
ター側ビアホール２４内の導電通路３１と導電体層２１
とを１つの工程で形成することができるが、必ずしも、
導電体層２１の形成とともに導電通路３１を形成する必
要はなく、例えば、まず、支持板３２を陰極として、導
電通路３１をめっきにより形成し、次いで、その導電通
路３１上に、下地２９を形成するようなセミアディティ
ブ法によって導電体層２１を形成してもよい。
上に所定の回路パターンが形成される導電体層２１を形
成する工程では、上記したようなめっき法によってアウ
ター側ビアホール２４内の導電通路３１と導電体層２１
とを１つの工程で形成することができるが、必ずしも、
導電体層２１の形成とともに導電通路３１を形成する必
要はなく、例えば、まず、支持板３２を陰極として、導
電通路３１をめっきにより形成し、次いで、その導電通
路３１上に、下地２９を形成するようなセミアディティ
ブ法によって導電体層２１を形成してもよい。
【００３８】そして、次に、この導電体層２１上に、イ
ンナー側絶縁体層２３を形成する。図４には、感光性ポ
リイミドによりインナー側絶縁体層２３を形成する工程
が示されている。（なお、図４では、導電体層２１をセ
ミアディティブ法によって形成した場合の下地２９が示
されているが、サブトラクティブ法やアディティブ法に
よって形成した場合には、この下地２９は省略して示さ
れる。）まず、図４（ｊ）に示すように、導電体層２１
上に、感光性ポリイミドの前駆体である感光性ポリアミ
ック酸樹脂を層状に形成して、インナー側前駆体層２３
ｐを形成する。インナー側前駆体層２３ｐを形成する感
光性ポリアミック酸樹脂は、アウター側前駆体層２２ｐ
を形成する感光性ポリアミック酸樹脂と同様の成分であ
ってよいが、インナー側絶縁体層２３は、接着剤を用い
ずに半導体チップ１８とそのまま接着（熱融着）できる
ように、接着性を有していることが好ましく、そのた
め、例えば、酸二無水物として、３，３’，４，４' −
オキシジフタル酸二無水物（ＯＤＰＡ）、２，２−ビス
（３，４−ジカルボキシフェニル）へキサフルオロプロ
パン二無水物（６ＦＤＡ）、エチレングリコールとトリ
メリット酸とのエステル化合物（ＴＭＥＧ）の二無水
物、３，３' ，４，４' −ベンゾフェノンテトラカルボ
ン酸二無水物（ＢＴＤＡ）を用いることが好ましく、と
りわけ、３，３’，４，４' −オキシジフタル酸二無水
物（ＯＤＰＡ）を用いることが好ましく、また、ジアミ
ンとして、１，３−ビス（３−アミノフェノキシ）ベン
ゼン（ＡＰＢ）、ビスアミノプロピルテトラメチルジシ
ロキサン（ＡＰＤＳ）、４，４' −ジアミノジフェニル
エーテル（ＤＤＥ）を用いることが好ましく、とりわ
け、１，３−ビス（３−アミノフェノキシ）ベンゼン
（ＡＰＢ）、ビスアミノプロピルテトラメチルジシロキ
サン（ＡＰＤＳ）を用いることが好ましい。また、この
ようなインナー側前駆体層２３を形成するための感光性
ポリアミック酸樹脂は、イミド化後の溶融粘度（２５０
℃）が、１０００〜１００００００Ｐａ・Ｓ、さらに
は、５０００〜５０００００Ｐａ・Ｓであり、そのガラ
ス転移温度（Ｔｇ）が、５０〜２５０℃、さらには、１
００〜２００℃であることが好ましい。
ンナー側絶縁体層２３を形成する。図４には、感光性ポ
リイミドによりインナー側絶縁体層２３を形成する工程
が示されている。（なお、図４では、導電体層２１をセ
ミアディティブ法によって形成した場合の下地２９が示
されているが、サブトラクティブ法やアディティブ法に
よって形成した場合には、この下地２９は省略して示さ
れる。）まず、図４（ｊ）に示すように、導電体層２１
上に、感光性ポリイミドの前駆体である感光性ポリアミ
ック酸樹脂を層状に形成して、インナー側前駆体層２３
ｐを形成する。インナー側前駆体層２３ｐを形成する感
光性ポリアミック酸樹脂は、アウター側前駆体層２２ｐ
を形成する感光性ポリアミック酸樹脂と同様の成分であ
ってよいが、インナー側絶縁体層２３は、接着剤を用い
ずに半導体チップ１８とそのまま接着（熱融着）できる
ように、接着性を有していることが好ましく、そのた
め、例えば、酸二無水物として、３，３’，４，４' −
オキシジフタル酸二無水物（ＯＤＰＡ）、２，２−ビス
（３，４−ジカルボキシフェニル）へキサフルオロプロ
パン二無水物（６ＦＤＡ）、エチレングリコールとトリ
メリット酸とのエステル化合物（ＴＭＥＧ）の二無水
物、３，３' ，４，４' −ベンゾフェノンテトラカルボ
ン酸二無水物（ＢＴＤＡ）を用いることが好ましく、と
りわけ、３，３’，４，４' −オキシジフタル酸二無水
物（ＯＤＰＡ）を用いることが好ましく、また、ジアミ
ンとして、１，３−ビス（３−アミノフェノキシ）ベン
ゼン（ＡＰＢ）、ビスアミノプロピルテトラメチルジシ
ロキサン（ＡＰＤＳ）、４，４' −ジアミノジフェニル
エーテル（ＤＤＥ）を用いることが好ましく、とりわ
け、１，３−ビス（３−アミノフェノキシ）ベンゼン
（ＡＰＢ）、ビスアミノプロピルテトラメチルジシロキ
サン（ＡＰＤＳ）を用いることが好ましい。また、この
ようなインナー側前駆体層２３を形成するための感光性
ポリアミック酸樹脂は、イミド化後の溶融粘度（２５０
℃）が、１０００〜１００００００Ｐａ・Ｓ、さらに
は、５０００〜５０００００Ｐａ・Ｓであり、そのガラ
ス転移温度（Ｔｇ）が、５０〜２５０℃、さらには、１
００〜２００℃であることが好ましい。
【００３９】そして、このような感光性ポリアミック酸
樹脂を、導電体層２１上に層状に形成して、インナー側
前駆体層２３ｐを形成するには、アウター側前駆体層２
２ｐを形成する場合と同様に、例えば、導電体層２１上
に、感光性ポリアミック酸樹脂を一定の厚さで公知の方
法により塗工した後、例えば、約１００〜１５０℃で、
有機溶媒を乾燥させるようにするか、あるいは、予め、
一定の厚さで有機溶媒を乾燥させた感光性ポリアミック
酸樹脂のドライフィルムを形成しておき、このドライフ
ィルムを導電体層２１に接合するようにしてもよい。イ
ンナー側前駆体層２３ｐの厚みは、特に制限されない
が、例えば、５〜３０μｍ程度が適当である。
樹脂を、導電体層２１上に層状に形成して、インナー側
前駆体層２３ｐを形成するには、アウター側前駆体層２
２ｐを形成する場合と同様に、例えば、導電体層２１上
に、感光性ポリアミック酸樹脂を一定の厚さで公知の方
法により塗工した後、例えば、約１００〜１５０℃で、
有機溶媒を乾燥させるようにするか、あるいは、予め、
一定の厚さで有機溶媒を乾燥させた感光性ポリアミック
酸樹脂のドライフィルムを形成しておき、このドライフ
ィルムを導電体層２１に接合するようにしてもよい。イ
ンナー側前駆体層２３ｐの厚みは、特に制限されない
が、例えば、５〜３０μｍ程度が適当である。
【００４０】次いで、このように形成されたインナー側
前駆体層２３ｐに、インナー側ビアホール２５を形成す
る。このインナー側ビアホール２５の形成も、アウター
側ビアホール２４を形成する場合と同様に、フォトマス
クを介して露光させ、露光部分を所定の温度に加熱した
後、現像すればよい。インナー側ビアホール２５の形成
についても、ポジ型またはネガ型のいずれのパターンで
形成してもよいが、好ましくは、ネガ型のパターンで形
成することが好ましい。図４（ｋ）および図４（ｌ）に
は、ネガ型のパターンでインナー側ビアホール２５を形
成する例を示している。すなわち、まず、図４（ｋ）に
示すように、フォトマスク３３を、インナー側前駆体層
２３ｐにおける半導体チップ１８の電極に対応する位置
と、対向する位置に配置して、このフォトマスク３３を
介してインナー側前駆体層２３ｐに照射線を照射する。
次いで、上記したように、ネガ型となる所定の温度で加
熱した後、所定の現像処理を行なえば、図４（ｌ）に示
すように、インナー側前駆体層２３ｐの未露光部分、す
なわち、フォトマスク３３によりマスクされた部分が現
像液に溶解することにより、インナー側ビアホール２５
が形成される。
前駆体層２３ｐに、インナー側ビアホール２５を形成す
る。このインナー側ビアホール２５の形成も、アウター
側ビアホール２４を形成する場合と同様に、フォトマス
クを介して露光させ、露光部分を所定の温度に加熱した
後、現像すればよい。インナー側ビアホール２５の形成
についても、ポジ型またはネガ型のいずれのパターンで
形成してもよいが、好ましくは、ネガ型のパターンで形
成することが好ましい。図４（ｋ）および図４（ｌ）に
は、ネガ型のパターンでインナー側ビアホール２５を形
成する例を示している。すなわち、まず、図４（ｋ）に
示すように、フォトマスク３３を、インナー側前駆体層
２３ｐにおける半導体チップ１８の電極に対応する位置
と、対向する位置に配置して、このフォトマスク３３を
介してインナー側前駆体層２３ｐに照射線を照射する。
次いで、上記したように、ネガ型となる所定の温度で加
熱した後、所定の現像処理を行なえば、図４（ｌ）に示
すように、インナー側前駆体層２３ｐの未露光部分、す
なわち、フォトマスク３３によりマスクされた部分が現
像液に溶解することにより、インナー側ビアホール２５
が形成される。
【００４１】そして、図４（ｍ）に示すように、インナ
ー側ビアホール２５が形成されたインナー側前駆体層２
３ｐを、例えば、最終的に２５０℃以上に加熱すること
によって、硬化（イミド化）させ、これによって、感光
性ポリイミドからなるインナー側絶縁体層２３を形成す
る。
ー側ビアホール２５が形成されたインナー側前駆体層２
３ｐを、例えば、最終的に２５０℃以上に加熱すること
によって、硬化（イミド化）させ、これによって、感光
性ポリイミドからなるインナー側絶縁体層２３を形成す
る。
【００４２】このようにして、インナー側絶縁体層２３
にインナー側ビアホール２５を形成しておけば、後にレ
ーザ加工によってインナー側ビアホール２５を形成する
必要がなく、しかも、レーザ加工のように、インナー側
ビアホール２５を１つ１つ形成することなく、一度にフ
ァインピッチで多数のインナー側ビアホール２５を形成
することができるため、作業時間を大幅に短縮でき、作
業性の向上および効率的な生産によるコストの低減を図
ることができる。
にインナー側ビアホール２５を形成しておけば、後にレ
ーザ加工によってインナー側ビアホール２５を形成する
必要がなく、しかも、レーザ加工のように、インナー側
ビアホール２５を１つ１つ形成することなく、一度にフ
ァインピッチで多数のインナー側ビアホール２５を形成
することができるため、作業時間を大幅に短縮でき、作
業性の向上および効率的な生産によるコストの低減を図
ることができる。
【００４３】そして、図４（ｎ）に示すように、インナ
ー側ビアホール２５にバンプ状のインナー側電極２７
を、金、ニッケル、銅、およびはんだなどをめっきする
など公知の方法によって形成した後に、図５に示すよう
に、支持板３２を除去し、アウター側電極２６を形成す
ることによって、インターポーザー２０を得ることがで
きる。図５には、支持板３２を除去する工程およびアウ
ター側電極２６を形成する工程が示されている。（な
お、図５では、導電体層２１をセミアディティブ法によ
って形成した場合の下地２９が示されているが、サブト
ラクティブ法やアディティブ法によって形成した場合に
は、この下地２９は省略して示され、また、図５
（ｏ’）の工程も省略される。）まず、図５（ｏ）に示
すように、アウター側絶縁体層２２から支持板３２を除
去する。この支持板３２の除去は、例えば、化学エッチ
ング（ウエットエッチング）などの公知のエッチング法
により除去すればよい。また、導電体層２１をセミアデ
ィティブ法によって形成した場合には、図５（ｏ）に示
すように、支持板３２の除去により下地２９がアウター
側絶縁体層２２に露出するが、必要によりこの下地２９
も、図５（ｏ’）に示されるように、化学エッチング
（ウエットエッチング）などの公知のエッチング法によ
り除去すればよい。次いで、図５（ｐ）に示すように、
アウター側絶縁体層２２の導電通路３１に接するバンプ
状のアウター側電極２６を形成する．このようなアウタ
ー側電極２６の形成は、はんだボールを接続する、ある
いは、金、銅、ニッケルおよびはんだなどをめっきする
など公知の方法によって形成すればよく、また、その形
状も、目的および用途によって適宜選択すればよい。
ー側ビアホール２５にバンプ状のインナー側電極２７
を、金、ニッケル、銅、およびはんだなどをめっきする
など公知の方法によって形成した後に、図５に示すよう
に、支持板３２を除去し、アウター側電極２６を形成す
ることによって、インターポーザー２０を得ることがで
きる。図５には、支持板３２を除去する工程およびアウ
ター側電極２６を形成する工程が示されている。（な
お、図５では、導電体層２１をセミアディティブ法によ
って形成した場合の下地２９が示されているが、サブト
ラクティブ法やアディティブ法によって形成した場合に
は、この下地２９は省略して示され、また、図５
（ｏ’）の工程も省略される。）まず、図５（ｏ）に示
すように、アウター側絶縁体層２２から支持板３２を除
去する。この支持板３２の除去は、例えば、化学エッチ
ング（ウエットエッチング）などの公知のエッチング法
により除去すればよい。また、導電体層２１をセミアデ
ィティブ法によって形成した場合には、図５（ｏ）に示
すように、支持板３２の除去により下地２９がアウター
側絶縁体層２２に露出するが、必要によりこの下地２９
も、図５（ｏ’）に示されるように、化学エッチング
（ウエットエッチング）などの公知のエッチング法によ
り除去すればよい。次いで、図５（ｐ）に示すように、
アウター側絶縁体層２２の導電通路３１に接するバンプ
状のアウター側電極２６を形成する．このようなアウタ
ー側電極２６の形成は、はんだボールを接続する、ある
いは、金、銅、ニッケルおよびはんだなどをめっきする
など公知の方法によって形成すればよく、また、その形
状も、目的および用途によって適宜選択すればよい。
【００４４】そして、このようにして得られたインター
ポーザー２０は、図１に示すように、半導体チップ１８
の電極と、外部の回路基板１６の電極１７との間に介在
させて、これらを電気的に接続するために用いられる。
（なお、図１では、セミアディティブ法によって導電体
層２１が形成された場合の下地２９は、省略して示され
ている。）このようにして得られたインターポーザー２
０は、導電体層２１を挟むアウター側絶縁体層２２およ
びインナー側絶縁体層２３のすべてが、感光性ポリイミ
ドにより形成されるので、アウター側ビアホール２４お
よびインナー側ビアホール２５を、フォトレジストによ
り形成することができる。よって、レーザ加工のよう
に、アウター側ビアホール２４およびインナー側ビアホ
ール２５を１つ１つ形成することなく、一度にファイン
ピッチで多数のアウター側ビアホール２４およびインナ
ー側ビアホール２５を精度よく形成することができる。
そのため、このような、インターポーザー２０は、アウ
ター側ビアホール２４およびインナー側ビアホール２５
が精度よくファインピッチで配置されているにもかかわ
かず、効率よく生産され、安価に提供することができ
る。そのため、以上に説明したように、チップサイズパ
ッケージ用インターポーザーとして有用に使用される。
ポーザー２０は、図１に示すように、半導体チップ１８
の電極と、外部の回路基板１６の電極１７との間に介在
させて、これらを電気的に接続するために用いられる。
（なお、図１では、セミアディティブ法によって導電体
層２１が形成された場合の下地２９は、省略して示され
ている。）このようにして得られたインターポーザー２
０は、導電体層２１を挟むアウター側絶縁体層２２およ
びインナー側絶縁体層２３のすべてが、感光性ポリイミ
ドにより形成されるので、アウター側ビアホール２４お
よびインナー側ビアホール２５を、フォトレジストによ
り形成することができる。よって、レーザ加工のよう
に、アウター側ビアホール２４およびインナー側ビアホ
ール２５を１つ１つ形成することなく、一度にファイン
ピッチで多数のアウター側ビアホール２４およびインナ
ー側ビアホール２５を精度よく形成することができる。
そのため、このような、インターポーザー２０は、アウ
ター側ビアホール２４およびインナー側ビアホール２５
が精度よくファインピッチで配置されているにもかかわ
かず、効率よく生産され、安価に提供することができ
る。そのため、以上に説明したように、チップサイズパ
ッケージ用インターポーザーとして有用に使用される。
【００４５】なお、以上の説明においては、支持板３２
に、まず、アウター側絶縁体層２２を形成し、次いで、
導電体層２１を形成した後、インナー側絶縁体層２３を
形成したが、この逆、すなわち、支持板３２に、まず、
インナー側絶縁体層２３を形成し、次いで、導電体層２
１を形成した後、アウター側絶縁体層２２を形成しても
よい。インナー側絶縁体層２３を先に形成する場合で
は、アディティブ法またはセミアディティブ法により導
電体層２１を形成すると、導電通路３１を同時に形成で
きるため、この導電通路３１をフラット状のインナー側
電極２７として使用することもできる。いずれを先に形
成するかは、目的および用途によって適宜選択すればよ
いが、例えば、インナー側絶縁体層２３を、上記したよ
うに接着性とする場合には、インナー側前駆体層２３ｐ
の硬化温度が、アウター側前駆体層２２ｐの硬化温度よ
りも低い方が好ましいため、より高温で硬化させるアウ
ター側前駆体層２２ｐを先に形成することが好ましい。
に、まず、アウター側絶縁体層２２を形成し、次いで、
導電体層２１を形成した後、インナー側絶縁体層２３を
形成したが、この逆、すなわち、支持板３２に、まず、
インナー側絶縁体層２３を形成し、次いで、導電体層２
１を形成した後、アウター側絶縁体層２２を形成しても
よい。インナー側絶縁体層２３を先に形成する場合で
は、アディティブ法またはセミアディティブ法により導
電体層２１を形成すると、導電通路３１を同時に形成で
きるため、この導電通路３１をフラット状のインナー側
電極２７として使用することもできる。いずれを先に形
成するかは、目的および用途によって適宜選択すればよ
いが、例えば、インナー側絶縁体層２３を、上記したよ
うに接着性とする場合には、インナー側前駆体層２３ｐ
の硬化温度が、アウター側前駆体層２２ｐの硬化温度よ
りも低い方が好ましいため、より高温で硬化させるアウ
ター側前駆体層２２ｐを先に形成することが好ましい。
【００４６】また、以上の説明においては、支持板３２
を使用してインターポーザー２０を形成したが、支持板
３２を使用せずに形成してもよい。ただし、アウター側
前駆体層２２ｐおよびインナー側前駆体層２３ｐの硬化
時、とりわけ、１回目の硬化時（すなわち、上記の説明
ではアウター側前駆体層２２ｐの硬化時）においては、
熱収縮が生じやすいため、それによって、インナー側ビ
アホール２４の露光時の精度のよい配置が確保できない
場合もあり、そのような場合には、支持板３２を使用す
ることが好ましい。
を使用してインターポーザー２０を形成したが、支持板
３２を使用せずに形成してもよい。ただし、アウター側
前駆体層２２ｐおよびインナー側前駆体層２３ｐの硬化
時、とりわけ、１回目の硬化時（すなわち、上記の説明
ではアウター側前駆体層２２ｐの硬化時）においては、
熱収縮が生じやすいため、それによって、インナー側ビ
アホール２４の露光時の精度のよい配置が確保できない
場合もあり、そのような場合には、支持板３２を使用す
ることが好ましい。
【００４７】さらに、以上の説明においては、本発明の
回路基板を、チップサイズパッケージ用のインターポー
ザー２０を例にとって説明したが、本発明の回路基板は
これに限定されることなく、その目的および用途によっ
て適宜選択すればよく、その構成も、例えば、導電体層
と絶縁体層とが３層以上に積層されるようなものであっ
てもよい。
回路基板を、チップサイズパッケージ用のインターポー
ザー２０を例にとって説明したが、本発明の回路基板は
これに限定されることなく、その目的および用途によっ
て適宜選択すればよく、その構成も、例えば、導電体層
と絶縁体層とが３層以上に積層されるようなものであっ
てもよい。
【００４８】
【実施例】以下に実施例および比較例を示し本発明をさ
らに具体的に説明するが、本発明は、何ら実施例および
比較例に限定されることはない。
らに具体的に説明するが、本発明は、何ら実施例および
比較例に限定されることはない。
【００４９】実施例１ まず、厚さ２５μｍのＳＵＳ板を支持板３２として用
い、図２（ａ）で示すように、以下の組成からなる感光
性ポリアミック酸樹脂を、その支持板３２上に塗布し、
１００℃で２０分間乾燥させることにより、アウター側
前駆体層２２ｐを形成した。 （アウター側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（０．５モル）、２，２−ビス（３，４−ジ
カルボキシフェニル）へキサフルオロプロパン二無水物
（０．５モル） ジアミン成分 ：４，４’−ジアミノジフェニルエーテ
ル（０．５モル）、Ｐ−フェニレンジアミン（０．５モ
ル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図２（ｂ）で示すように、露光用の照射線（ｇ
線）を、フォトマスク２８を介してアウター側前駆体層
２２ｐに照射し、１７０℃で３分間加熱した後、エタノ
ールを含有するアルカリ現像液を用いて現像処理を行な
い、これによって、図２（ｃ）に示すように、孔径４０
０μｍのアウター側ビアホール２４を、外部の回路基板
１６の電極１７に対応する位置に形成した。その後、こ
れを４００℃で３０分間加熱することによって硬化（イ
ミド化）させ、これによって、図２（ｄ）に示すよう
に、厚さ１０μｍの感光性ポリイミドからなるアウター
側絶縁体層２２を形成した。
い、図２（ａ）で示すように、以下の組成からなる感光
性ポリアミック酸樹脂を、その支持板３２上に塗布し、
１００℃で２０分間乾燥させることにより、アウター側
前駆体層２２ｐを形成した。 （アウター側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（０．５モル）、２，２−ビス（３，４−ジ
カルボキシフェニル）へキサフルオロプロパン二無水物
（０．５モル） ジアミン成分 ：４，４’−ジアミノジフェニルエーテ
ル（０．５モル）、Ｐ−フェニレンジアミン（０．５モ
ル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図２（ｂ）で示すように、露光用の照射線（ｇ
線）を、フォトマスク２８を介してアウター側前駆体層
２２ｐに照射し、１７０℃で３分間加熱した後、エタノ
ールを含有するアルカリ現像液を用いて現像処理を行な
い、これによって、図２（ｃ）に示すように、孔径４０
０μｍのアウター側ビアホール２４を、外部の回路基板
１６の電極１７に対応する位置に形成した。その後、こ
れを４００℃で３０分間加熱することによって硬化（イ
ミド化）させ、これによって、図２（ｄ）に示すよう
に、厚さ１０μｍの感光性ポリイミドからなるアウター
側絶縁体層２２を形成した。
【００５０】次に、図３（ｅ）に示すように、アウター
側絶縁体層２２上の全面と、アウター側ビアホール２４
内の壁面および底面とに、スパッタ蒸着法によって、厚
さ約３００Åのクロム皮膜と、そのクロム皮膜上に厚さ
約１０００Åの銅皮膜とを、下地２９として形成した
後、図３（ｆ）に示すように、厚さ１５μｍのドライフ
ィルムレジストにより、所定の回路パターンが得られる
ようなめっきレジスト３０のレジストパターンを形成し
た。そして、図３（ｇ）に示すように、支持板３２を陰
極として、電解めっき法によって、アウター側ビアホー
ル２４内に銅を析出させて導電通路３１を形成するとと
もに、アウター側絶縁体層２２上にも銅を析出させて、
所定の回路パターンの導電体層２１を形成した。この導
電体層２１の厚みは、めっきレジスト３０の厚みと同様
１５μｍであった。その後、図３（ｈ）に示すように、
アルカリエッチング液によって、めっきレジスト３０を
除去し、さらに、図３（ｉ）に示すように、めっきレジ
スト３０が形成されていた下地２９、すなわち、銅皮膜
およびクロム皮膜を、それぞれ、酸性エッチング液およ
びアルカリエッチング液によって除去した。
側絶縁体層２２上の全面と、アウター側ビアホール２４
内の壁面および底面とに、スパッタ蒸着法によって、厚
さ約３００Åのクロム皮膜と、そのクロム皮膜上に厚さ
約１０００Åの銅皮膜とを、下地２９として形成した
後、図３（ｆ）に示すように、厚さ１５μｍのドライフ
ィルムレジストにより、所定の回路パターンが得られる
ようなめっきレジスト３０のレジストパターンを形成し
た。そして、図３（ｇ）に示すように、支持板３２を陰
極として、電解めっき法によって、アウター側ビアホー
ル２４内に銅を析出させて導電通路３１を形成するとと
もに、アウター側絶縁体層２２上にも銅を析出させて、
所定の回路パターンの導電体層２１を形成した。この導
電体層２１の厚みは、めっきレジスト３０の厚みと同様
１５μｍであった。その後、図３（ｈ）に示すように、
アルカリエッチング液によって、めっきレジスト３０を
除去し、さらに、図３（ｉ）に示すように、めっきレジ
スト３０が形成されていた下地２９、すなわち、銅皮膜
およびクロム皮膜を、それぞれ、酸性エッチング液およ
びアルカリエッチング液によって除去した。
【００５１】次に、図４（ｊ）で示すように、以下の組
成からなる感光性ポリアミック酸樹脂を、導電体層２１
上に塗布し、１００℃で２０分間乾燥させることによ
り、インナー側前駆体層２３ｐを形成した。 （インナー側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（１．０モル） ジアミン成分 ：１，３−ビス（３−アミノフェノキ
シ）ベンゼン（０．８モル）、ビスアミノプロピルテト
ラメチルジシロキサン（０．２モル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図４（ｋ）で示すように、露光用の照射線（ｇ
線）を、フォトマスク３３を介してインナー側前駆体層
２３ｐに照射し、１７０℃で３分間加熱した後、エタノ
ールを含有するアルカリ現像液を用いて現像処理を行な
い、これによって、図４（ｌ）に示すように、孔径５０
μｍのインナー側ビアホール２５を、半導体チップ１８
の電極に対応する位置に形成した。その後、これを３０
０℃で３０分間加熱することによって硬化（イミド化）
させ、これによって、図４（ｍ）に示すように、厚さ１
０μｍの感光性ポリイミドからなるインナー側絶縁体層
２３を形成した。
成からなる感光性ポリアミック酸樹脂を、導電体層２１
上に塗布し、１００℃で２０分間乾燥させることによ
り、インナー側前駆体層２３ｐを形成した。 （インナー側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（１．０モル） ジアミン成分 ：１，３−ビス（３−アミノフェノキ
シ）ベンゼン（０．８モル）、ビスアミノプロピルテト
ラメチルジシロキサン（０．２モル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図４（ｋ）で示すように、露光用の照射線（ｇ
線）を、フォトマスク３３を介してインナー側前駆体層
２３ｐに照射し、１７０℃で３分間加熱した後、エタノ
ールを含有するアルカリ現像液を用いて現像処理を行な
い、これによって、図４（ｌ）に示すように、孔径５０
μｍのインナー側ビアホール２５を、半導体チップ１８
の電極に対応する位置に形成した。その後、これを３０
０℃で３０分間加熱することによって硬化（イミド化）
させ、これによって、図４（ｍ）に示すように、厚さ１
０μｍの感光性ポリイミドからなるインナー側絶縁体層
２３を形成した。
【００５２】そして、図４（ｎ）に示すように、インナ
ー側ビアホール２５に、バンプ状のインナー側電極２７
を、銅およびニッケル／金めっきにより形成した後に、
ロールラミネータを用いて、保護フィルム（弱粘着タイ
プであって、耐酸性および耐アルカリ性を有するもの）
によりインナー側電極２７を覆い、塩化第二鉄を含むエ
ッチング液によって、図５（ｏ）に示すように、支持板
３２を全て除去し、さらに、図５（ｏ’）に示すよう
に、アウター側絶縁体層２２に露出する下地２９、すな
わち、クロム皮膜を、アルカリエッチング液によって除
去した後、図５（ｐ）に示すように、アウター側絶縁体
層２２の導電通路３１に、これに接するバンプ状のアウ
ター側電極２６を、銅およびニッケル／金めっきを形成
した後、はんだボールを接続することにより形成して、
チップサイズパッケージ用のインターポーザーを得た。
ー側ビアホール２５に、バンプ状のインナー側電極２７
を、銅およびニッケル／金めっきにより形成した後に、
ロールラミネータを用いて、保護フィルム（弱粘着タイ
プであって、耐酸性および耐アルカリ性を有するもの）
によりインナー側電極２７を覆い、塩化第二鉄を含むエ
ッチング液によって、図５（ｏ）に示すように、支持板
３２を全て除去し、さらに、図５（ｏ’）に示すよう
に、アウター側絶縁体層２２に露出する下地２９、すな
わち、クロム皮膜を、アルカリエッチング液によって除
去した後、図５（ｐ）に示すように、アウター側絶縁体
層２２の導電通路３１に、これに接するバンプ状のアウ
ター側電極２６を、銅およびニッケル／金めっきを形成
した後、はんだボールを接続することにより形成して、
チップサイズパッケージ用のインターポーザーを得た。
【００５３】比較例１ まず、図７（ａ）に示すように、厚さ２５μｍの銅箔を
導電体層６として用い、この導電体層６の一方の面に、
厚さ１５μｍのポリイミドからなるインナー側絶縁体層
７を積層した後、図７（ｂ）に示すように、このインナ
ー側絶縁体層７上に、厚さ１０μｍのポリイミドからな
る接着剤層８を積層した。次いで、図７（ｃ）に示すよ
うに、導電体層６をサブトラクティブ法によって所定の
回路パターンに形成した後、図７（ｄ）に示すように、
導電体層６における所定の回路パターンとされた面に、
厚さ１０μｍのポリイミドからなるアウター側絶縁体層
９を積層した。そして、図７（ｅ）に示すように、アウ
ター側絶縁体層９に、レーザ加工によって孔径４００μ
ｍのアウター側ビアホール１０を形成するとともに、図
７（ｆ）に示すように、インナー側絶縁体層７に、レー
ザ加工によって孔径５０μｍのインナー側ビアホール１
１を形成した。そして、アウター側ビアホール１０に
は、銅およびニッケル／金めっきを形成した後、はんだ
ボールを接続することによりアウター側電極１２を形成
するとともに、インナー側ビアホール１１には、銅およ
びニッケル／金めっきを形成することにより、バンプ状
のインナー側電極１３を形成することにより、図６に示
すような、チップサイズパッケージ用のインターポーザ
ーを得た。（なお、図６において、インナー側電極１３
は半導体チップ１８との接続によりフラットとされ
る。） 比較例２ まず、図８（ａ）に示すように、厚さ２５μｍの銅箔を
導電体層３５として用い、この導電体層３５の一方の面
に、厚さ１５μｍのポリイミドからなるインナー側絶縁
体層３６を積層した後、図８（ｂ）に示すように、この
インナー側絶縁体層３６上に、厚さ１０μｍのポリイミ
ドからなる接着剤層３７を積層した。次いで、図８
（ｃ）に示すように、導電体層３５をサブトラクティブ
法によって所定の回路パターンに形成した後、図８
（ｄ）に示すように、導電体層３５における所定の回路
パターンとされた面に、以下の組成からなる感光性ポリ
アミック酸樹脂を塗布し、１００℃で２０分間乾燥させ
ることにより、アウター側前駆体層３８ｐを形成した。 （アウター側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（０．５モル）、２，２−ビス（３，４−ジ
カルボキシフェニル）へキサフルオロプロパン二無水物
（０．５モル） ジアミン成分 ：４，４’−ジアミノジフェニルエーテ
ル（０．５モル）、Ｐ−フェニレンジアミン（０．５モ
ル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図９（ｅ）で示すように、露光用の照射線（ｇ
線）を、フォトマスク３９を介してアウター側前駆体層
３８ｐに照射し、１７０℃で３分間加熱した後、エタノ
ールを含有するアルカリ現像液を用いて現像処理を行な
い、これによって、図９（ｆ）に示すように、孔径４０
０μｍのアウター側ビアホール４０を形成した。その
後、これを４００℃で３０分間加熱することによって硬
化（イミド化）させ、これによって、図９（ｇ）に示す
ように、厚さ１０μｍの感光性ポリイミドからなるアウ
ター側絶縁体層３８を形成した。その後、図９（ｈ）に
示すように、インナー側絶縁体層３６に、レーザ加工に
よって孔径５０μｍのインナー側ビアホール４１を形成
した。そして、アウター側ビアホール４０およびインナ
ー側ビアホール４１に、比較例１と同様に方法によっ
て、図６に示すような、アウター側電極１２およびイン
ナー側電極１３をそれぞれ形成した。
導電体層６として用い、この導電体層６の一方の面に、
厚さ１５μｍのポリイミドからなるインナー側絶縁体層
７を積層した後、図７（ｂ）に示すように、このインナ
ー側絶縁体層７上に、厚さ１０μｍのポリイミドからな
る接着剤層８を積層した。次いで、図７（ｃ）に示すよ
うに、導電体層６をサブトラクティブ法によって所定の
回路パターンに形成した後、図７（ｄ）に示すように、
導電体層６における所定の回路パターンとされた面に、
厚さ１０μｍのポリイミドからなるアウター側絶縁体層
９を積層した。そして、図７（ｅ）に示すように、アウ
ター側絶縁体層９に、レーザ加工によって孔径４００μ
ｍのアウター側ビアホール１０を形成するとともに、図
７（ｆ）に示すように、インナー側絶縁体層７に、レー
ザ加工によって孔径５０μｍのインナー側ビアホール１
１を形成した。そして、アウター側ビアホール１０に
は、銅およびニッケル／金めっきを形成した後、はんだ
ボールを接続することによりアウター側電極１２を形成
するとともに、インナー側ビアホール１１には、銅およ
びニッケル／金めっきを形成することにより、バンプ状
のインナー側電極１３を形成することにより、図６に示
すような、チップサイズパッケージ用のインターポーザ
ーを得た。（なお、図６において、インナー側電極１３
は半導体チップ１８との接続によりフラットとされ
る。） 比較例２ まず、図８（ａ）に示すように、厚さ２５μｍの銅箔を
導電体層３５として用い、この導電体層３５の一方の面
に、厚さ１５μｍのポリイミドからなるインナー側絶縁
体層３６を積層した後、図８（ｂ）に示すように、この
インナー側絶縁体層３６上に、厚さ１０μｍのポリイミ
ドからなる接着剤層３７を積層した。次いで、図８
（ｃ）に示すように、導電体層３５をサブトラクティブ
法によって所定の回路パターンに形成した後、図８
（ｄ）に示すように、導電体層３５における所定の回路
パターンとされた面に、以下の組成からなる感光性ポリ
アミック酸樹脂を塗布し、１００℃で２０分間乾燥させ
ることにより、アウター側前駆体層３８ｐを形成した。 （アウター側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（０．５モル）、２，２−ビス（３，４−ジ
カルボキシフェニル）へキサフルオロプロパン二無水物
（０．５モル） ジアミン成分 ：４，４’−ジアミノジフェニルエーテ
ル（０．５モル）、Ｐ−フェニレンジアミン（０．５モ
ル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図９（ｅ）で示すように、露光用の照射線（ｇ
線）を、フォトマスク３９を介してアウター側前駆体層
３８ｐに照射し、１７０℃で３分間加熱した後、エタノ
ールを含有するアルカリ現像液を用いて現像処理を行な
い、これによって、図９（ｆ）に示すように、孔径４０
０μｍのアウター側ビアホール４０を形成した。その
後、これを４００℃で３０分間加熱することによって硬
化（イミド化）させ、これによって、図９（ｇ）に示す
ように、厚さ１０μｍの感光性ポリイミドからなるアウ
ター側絶縁体層３８を形成した。その後、図９（ｈ）に
示すように、インナー側絶縁体層３６に、レーザ加工に
よって孔径５０μｍのインナー側ビアホール４１を形成
した。そして、アウター側ビアホール４０およびインナ
ー側ビアホール４１に、比較例１と同様に方法によっ
て、図６に示すような、アウター側電極１２およびイン
ナー側電極１３をそれぞれ形成した。
【００５４】評価 表１に、実施例１、比較例１および比較例２の、それぞ
れの２００ピースあたりの孔あけ作業に要した所要時間
を対比して示した。
れの２００ピースあたりの孔あけ作業に要した所要時間
を対比して示した。
【００５５】
【表１】
【００５６】表１から明らかなように、アウター側ビア
ホール１０およびインナー側ビアホール１１の両方をレ
ーザ加工によって形成した比較例１は、実施例１に比べ
て約８倍の作業時間がかかっており、また、片方のイン
ナー側ビアホール４１をレーザ加工によって形成した比
較例２は、実施例１に比べて約４倍の作業時間がかかっ
ていることがわかる。
ホール１０およびインナー側ビアホール１１の両方をレ
ーザ加工によって形成した比較例１は、実施例１に比べ
て約８倍の作業時間がかかっており、また、片方のイン
ナー側ビアホール４１をレーザ加工によって形成した比
較例２は、実施例１に比べて約４倍の作業時間がかかっ
ていることがわかる。
【００５７】
【発明の効果】以上述べたように、本発明の回路基板の
製造方法によれば、絶縁体層のすべてを感光性ポリイミ
ドによって形成するので、電極などを形成するための孔
を、フォトレジストによって一度にファインピッチで多
数形成することができる。そのため、短時間で精度のよ
い孔を形成することができ、作業性よく生産することが
できる。したがって、本発明の回路基板は、精度よく孔
が形成されている回路基板が効率的に製造されるので、
安価に提供され、チップサイズパッケージ用インターポ
ーザーとして有用に使用される。
製造方法によれば、絶縁体層のすべてを感光性ポリイミ
ドによって形成するので、電極などを形成するための孔
を、フォトレジストによって一度にファインピッチで多
数形成することができる。そのため、短時間で精度のよ
い孔を形成することができ、作業性よく生産することが
できる。したがって、本発明の回路基板は、精度よく孔
が形成されている回路基板が効率的に製造されるので、
安価に提供され、チップサイズパッケージ用インターポ
ーザーとして有用に使用される。
【図１】本発明の回路基板の一実施形態としてのチップ
サイズパッケージ用インターポーザーを示す断面図であ
る。
サイズパッケージ用インターポーザーを示す断面図であ
る。
【図２】図１に示すインターポーザーを製造するため
の、アウター側絶縁体層を形成するための工程図であっ
て、（ａ）は、支持板にアウター側前駆体層を形成する
工程を示す断面図、（ｂ）は、アウター側前駆体層をフ
ォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってアウター側前駆体層にアウ
ター側ビアホールを形成する工程を示す断面図、（ｄ）
は、アウター側前駆体層を硬化させることによって感光
性ポリイミドからなるアウター側絶縁体層を形成する工
程を示す断面図である。
の、アウター側絶縁体層を形成するための工程図であっ
て、（ａ）は、支持板にアウター側前駆体層を形成する
工程を示す断面図、（ｂ）は、アウター側前駆体層をフ
ォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってアウター側前駆体層にアウ
ター側ビアホールを形成する工程を示す断面図、（ｄ）
は、アウター側前駆体層を硬化させることによって感光
性ポリイミドからなるアウター側絶縁体層を形成する工
程を示す断面図である。
【図３】図２に続いて図１に示すインターポーザーを製
造するための、導電体層をセミアディティブ法により形
成するための工程図であって、（ｅ）は、アウター側絶
縁体層上に下地を形成する工程を示す断面図、（ｆ）
は、下地上にめっきレジストを形成する工程を示す断面
図、（ｇ）は、下地上に導電体層を形成する工程を示す
断面図、（ｈ）は、めっきレジストを除去する工程を示
す断面図、（ｉ）は、めっきレジストが形成されていた
部分の下地を除去する工程を示す断面図である。
造するための、導電体層をセミアディティブ法により形
成するための工程図であって、（ｅ）は、アウター側絶
縁体層上に下地を形成する工程を示す断面図、（ｆ）
は、下地上にめっきレジストを形成する工程を示す断面
図、（ｇ）は、下地上に導電体層を形成する工程を示す
断面図、（ｈ）は、めっきレジストを除去する工程を示
す断面図、（ｉ）は、めっきレジストが形成されていた
部分の下地を除去する工程を示す断面図である。
【図４】図３に続いて図１に示すインターポーザーを製
造するための、インナー側絶縁体層およびインナー側電
極を形成するための工程図であって、（ｊ）は、導電体
層上にインナー側前駆体層を形成する工程を示す断面
図、（ｋ）は、インナー側前駆体層をフォトマスクを介
して露光させる工程を示す断面図、（ｌ）は、現像処理
によってインナー側前駆体層にインナー側ビアホールを
形成する工程を示す断面図、（ｍ）は、インナー側前駆
体層を硬化させることによって感光性ポリイミドからな
るインナー側絶縁体層を形成する工程を示す断面図、
（ｎ）は、インナー側ビアホールにインナー側電極を形
成する工程を示す断面図である。
造するための、インナー側絶縁体層およびインナー側電
極を形成するための工程図であって、（ｊ）は、導電体
層上にインナー側前駆体層を形成する工程を示す断面
図、（ｋ）は、インナー側前駆体層をフォトマスクを介
して露光させる工程を示す断面図、（ｌ）は、現像処理
によってインナー側前駆体層にインナー側ビアホールを
形成する工程を示す断面図、（ｍ）は、インナー側前駆
体層を硬化させることによって感光性ポリイミドからな
るインナー側絶縁体層を形成する工程を示す断面図、
（ｎ）は、インナー側ビアホールにインナー側電極を形
成する工程を示す断面図である。
【図５】図４に続いて図１に示すインターポーザーを製
造するための、支持板を除去するため、およびアウター
側電極を形成するための工程図であって、（ｏ）は、支
持板を除去する工程を示す断面図、（ｏ’）は、アウタ
ー側絶縁体層に露出する下地を除去する工程、（ｐ）
は、アウター側電極を形成する工程を示す断面図であ
る。
造するための、支持板を除去するため、およびアウター
側電極を形成するための工程図であって、（ｏ）は、支
持板を除去する工程を示す断面図、（ｏ’）は、アウタ
ー側絶縁体層に露出する下地を除去する工程、（ｐ）
は、アウター側電極を形成する工程を示す断面図であ
る。
【図６】従来のチップサイズパッケージ用インターポー
ザーを示す断面図である。
ザーを示す断面図である。
【図７】図６に示すインターポーザーを製造するための
工程図であって、（ａ）は、導電体層にインナー側絶縁
体層を形成する工程を示す断面図、（ｂ）は、インナー
側絶縁体層に接着剤層を形成する工程を示す断面図、
（ｃ）は、導電体層を所定の回路パターンに形成する工
程を示す断面図、（ｄ）は、導電体層における所定の回
路パターンとされた面にアウター側絶縁体層を形成する
工程を示す断面図、（ｅ）は、アウター側絶縁体層にア
ウター側ビアホールをレーザ加工によって形成する工程
を示す断面図、（ｆ）は、インナー側絶縁体層にインナ
ー側ビアホールをレーザ加工によって形成する工程を示
す断面図である。
工程図であって、（ａ）は、導電体層にインナー側絶縁
体層を形成する工程を示す断面図、（ｂ）は、インナー
側絶縁体層に接着剤層を形成する工程を示す断面図、
（ｃ）は、導電体層を所定の回路パターンに形成する工
程を示す断面図、（ｄ）は、導電体層における所定の回
路パターンとされた面にアウター側絶縁体層を形成する
工程を示す断面図、（ｅ）は、アウター側絶縁体層にア
ウター側ビアホールをレーザ加工によって形成する工程
を示す断面図、（ｆ）は、インナー側絶縁体層にインナ
ー側ビアホールをレーザ加工によって形成する工程を示
す断面図である。
【図８】比較例２のインターポーザーを製造するための
工程図であって、（ａ）は、導電体層にインナー側絶縁
体層を形成する工程を示す断面図、（ｂ）は、インナー
側絶縁体層に接着剤層を形成する工程を示す断面図、
（ｃ）は、導電体層を所定の回路パターンに形成する工
程を示す断面図、（ｄ）は、導電体層における所定の回
路パターンとされた面にアウター側前駆体層を形成する
工程を示す断面図である。
工程図であって、（ａ）は、導電体層にインナー側絶縁
体層を形成する工程を示す断面図、（ｂ）は、インナー
側絶縁体層に接着剤層を形成する工程を示す断面図、
（ｃ）は、導電体層を所定の回路パターンに形成する工
程を示す断面図、（ｄ）は、導電体層における所定の回
路パターンとされた面にアウター側前駆体層を形成する
工程を示す断面図である。
【図９】図８に続いて比較例２のインターポーザーを製
造するための工程図であって、（ｅ）は、アウター側前
駆体層をフォトマスクを介して露光させる工程を示す断
面図、（ｆ）は、現像処理によってアウター側前駆体層
にアウター側ビアホールを形成する工程を示す断面図、
（ｇ）は、アウター側前駆体層を硬化させることによっ
て感光性ポリイミドからなるアウター側絶縁体層を形成
する工程を示す断面図、（ｈ）は、インナー側絶縁体層
にインナー側ビアホールをレーザ加工によって形成する
工程を示す断面図である。
造するための工程図であって、（ｅ）は、アウター側前
駆体層をフォトマスクを介して露光させる工程を示す断
面図、（ｆ）は、現像処理によってアウター側前駆体層
にアウター側ビアホールを形成する工程を示す断面図、
（ｇ）は、アウター側前駆体層を硬化させることによっ
て感光性ポリイミドからなるアウター側絶縁体層を形成
する工程を示す断面図、（ｈ）は、インナー側絶縁体層
にインナー側ビアホールをレーザ加工によって形成する
工程を示す断面図である。
２０ インターポーザー ２１ 導電体層 ２２ｐ アウター側前駆体層 ２２ アウター側絶縁体層 ２３ｐ インナー側前駆体層 ２３ インナー側絶縁体層 ２４ アウター側ビアホール ２５ インナー側ビアホール ２８ フォトマスク ３２ 支持板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷川 聡 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5E346 AA32 CC10 DD44 FF42 GG15 GG18 HH31
Claims (6)
- 【請求項１】 導電体層と絶縁体層とを有し、前記絶縁
体層のすべてが感光性ポリイミドにより形成されている
ことを特徴とする、回路基板。 - 【請求項２】 前記導電体層を挟む両面に、前記絶縁体
層がそれぞれ設けられていることを特徴とする、請求項
１に記載の回路基板。 - 【請求項３】 前記導電体層の両側に設けられる各前記
絶縁体層のそれぞれに、孔が形成されていることを特徴
とする、請求項２に記載の回路基板。 - 【請求項４】 チップサイズパッケージ用インターポー
ザーとして使用される、請求項１〜３のいずれかに記載
の回路基板。 - 【請求項５】 感光性ポリイミドにより第１絶縁体層を
形成する工程と、 前記第１絶縁体層上に、所定の回路パターンが形成され
る導電体層を形成する工程と、 前記導電体層上に、感光性ポリイミドにより第２絶縁体
層を形成する工程と、を含み、 前記第１絶縁体層を形成する工程と、前記第２絶縁体層
を形成する工程とは、それぞれ、 感光性ポリイミドの前駆体を層状に形成して、前駆体層
を形成する工程、 フォトマスクを介して露光させ、露光部分を所定の温度
に加熱した後、現像することによって、前記前駆体層に
孔を形成する工程、および孔が形成された前記前駆体層
を硬化する工程、を含んでいることを特徴とする、回路
基板の製造方法。 - 【請求項６】 前記第１絶縁体層を形成する工程におけ
る、感光性ポリイミドの前駆体層を形成する工程では、
前記前駆体を支持板上において層状に形成し、 かつ、前記第２絶縁体層を形成する工程の後には、前記
支持板を除去する工程を含んでいることを特徴とする、
請求項５に記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173299A JP3969902B2 (ja) | 1999-07-27 | 1999-07-27 | チップサイズパッケージ用インターポーザーの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173299A JP3969902B2 (ja) | 1999-07-27 | 1999-07-27 | チップサイズパッケージ用インターポーザーの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044583A true JP2001044583A (ja) | 2001-02-16 |
| JP3969902B2 JP3969902B2 (ja) | 2007-09-05 |
Family
ID=16610685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21173299A Expired - Fee Related JP3969902B2 (ja) | 1999-07-27 | 1999-07-27 | チップサイズパッケージ用インターポーザーの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3969902B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1608210A1 (en) * | 2004-06-18 | 2005-12-21 | Kabushiki Kaisha Toshiba | Wiring Board, Magnetic Disc Apparatus, and Method of Manufacturing Wiring Board |
| US7303978B2 (en) | 2002-02-01 | 2007-12-04 | Nec Toppan Circuit Solutions, Inc. | Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device |
| JP2011108943A (ja) * | 2009-11-19 | 2011-06-02 | Kyushu Hitachi Maxell Ltd | 半導体装置、半導体装置用基板及びこれらの製造方法 |
| JP2012244159A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
| JP2019067884A (ja) * | 2017-09-29 | 2019-04-25 | 日東電工株式会社 | 配線回路基板、その製造方法および撮像装置 |
-
1999
- 1999-07-27 JP JP21173299A patent/JP3969902B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303978B2 (en) | 2002-02-01 | 2007-12-04 | Nec Toppan Circuit Solutions, Inc. | Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device |
| EP1608210A1 (en) * | 2004-06-18 | 2005-12-21 | Kabushiki Kaisha Toshiba | Wiring Board, Magnetic Disc Apparatus, and Method of Manufacturing Wiring Board |
| JP2011108943A (ja) * | 2009-11-19 | 2011-06-02 | Kyushu Hitachi Maxell Ltd | 半導体装置、半導体装置用基板及びこれらの製造方法 |
| JP2012244159A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
| JP2019067884A (ja) * | 2017-09-29 | 2019-04-25 | 日東電工株式会社 | 配線回路基板、その製造方法および撮像装置 |
| JP7085328B2 (ja) | 2017-09-29 | 2022-06-16 | 日東電工株式会社 | 配線回路基板、その製造方法および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3969902B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3949849B2 (ja) | チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー | |
| US6904674B2 (en) | Process for manufacturing a printed wiring board | |
| US6591491B2 (en) | Method for producing multilayer circuit board | |
| US5374469A (en) | Flexible printed substrate | |
| JP2000349198A (ja) | チップサイズパッケージ用インターポーザ及びその製造方法と中間部材 | |
| TW200418355A (en) | Processes for manufacturing flexible wiring circuit boards | |
| JP2001301089A (ja) | 積層体、絶縁フィルム、電子回路及び積層体の製造方法 | |
| JP4448610B2 (ja) | 回路基板の製造方法 | |
| JP3969902B2 (ja) | チップサイズパッケージ用インターポーザーの製造方法 | |
| JP2000100985A (ja) | 半導体素子実装用基板およびその製造方法と用途 | |
| JP2002363283A (ja) | ポリアミド酸とそれより得られるポリイミド樹脂とそれらの回路基板への利用 | |
| JP4227461B2 (ja) | 感光性ポリアミド酸組成物とそれより得られるパターン化したポリイミド樹脂フィルムとそれらの回路基板への利用 | |
| JP3502502B2 (ja) | 回路形成用基板および回路基板 | |
| JPH06283866A (ja) | 多層回路基板およびその製造方法 | |
| JPH05152755A (ja) | 多層基板およびその製造方法 | |
| JP2002212419A (ja) | 配線回路基板用樹脂組成物、配線回路基板用基材および配線回路基板 | |
| JP3947639B2 (ja) | チップサイズパッケージ用インターポーザー | |
| JP3248786B2 (ja) | 回路基板構造、および回路基板の製造方法 | |
| JP3602206B2 (ja) | 配線構造体とその製造法 | |
| JPH11121888A (ja) | 回路基板、回路付きサスペンション基板及びそれらの製造方法 | |
| JP3142951B2 (ja) | 両面基板の製造方法 | |
| JP2001313451A (ja) | フレキシブル配線板の製造方法 | |
| JPH05267810A (ja) | 両面基板およびその製造方法 | |
| JPH11154314A (ja) | 磁気ヘッドサスペンション及びその製造方法 | |
| JPH11274724A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160615 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |