JP2001042835A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001042835A JP2001042835A JP11216674A JP21667499A JP2001042835A JP 2001042835 A JP2001042835 A JP 2001042835A JP 11216674 A JP11216674 A JP 11216674A JP 21667499 A JP21667499 A JP 21667499A JP 2001042835 A JP2001042835 A JP 2001042835A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- display data
- drive circuit
- clock signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 大型、高精細の表示装置を構成する場合、複
数の信号駆動回路において、表示データ取り込みに必要
なクロック信号のタイミングマージンが各駆動回路にお
いて異なり、マージンを十分に確保できなかった。 【解決手段】 クロック信号４１の出力部に、遅延回路
２を設け、信号駆動回路毎に遅延の異なるクロック信号
をデータセレクタ３により選択出力できるように制御回
路を構成する。
数の信号駆動回路において、表示データ取り込みに必要
なクロック信号のタイミングマージンが各駆動回路にお
いて異なり、マージンを十分に確保できなかった。 【解決手段】 クロック信号４１の出力部に、遅延回路
２を設け、信号駆動回路毎に遅延の異なるクロック信号
をデータセレクタ３により選択出力できるように制御回
路を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータやテ
レビジョンなどに用いる液晶表示装置において、非常に
表示安定性の高い大画面、高解像度の液晶表示装置に関
するものである。
レビジョンなどに用いる液晶表示装置において、非常に
表示安定性の高い大画面、高解像度の液晶表示装置に関
するものである。
【０００２】
【従来の技術】図３は、本発明が実施される液晶表示装
置の構成を示すブロック図で、図３において、３１はＳ
ＴＮやＴＦＴからなる液晶パネルであり、３２は走査駆
動回路であり、液晶パネル３１の走査線に接続されてこ
の走査線を駆動する。この例では同一の回路ブロックを
２つ使った場合を示している。３３は信号駆動回路で液
晶パネル３１の信号線に接続され、信号線に表示データ
に対応した電圧を印加する。この例では、同一の回路ブ
ロックを４つ使った場合を示している。３４は制御回路
であり、外部から入力されてくる同期信号、クロック信
号、表示データから、走査駆動回路３２や信号駆動回路
３３を動作させるための制御信号を発生させる。３５は
電源回路であり、走査駆動回路３２，信号駆動回路３３
及び制御回路３４に所定の電圧を供給する。
置の構成を示すブロック図で、図３において、３１はＳ
ＴＮやＴＦＴからなる液晶パネルであり、３２は走査駆
動回路であり、液晶パネル３１の走査線に接続されてこ
の走査線を駆動する。この例では同一の回路ブロックを
２つ使った場合を示している。３３は信号駆動回路で液
晶パネル３１の信号線に接続され、信号線に表示データ
に対応した電圧を印加する。この例では、同一の回路ブ
ロックを４つ使った場合を示している。３４は制御回路
であり、外部から入力されてくる同期信号、クロック信
号、表示データから、走査駆動回路３２や信号駆動回路
３３を動作させるための制御信号を発生させる。３５は
電源回路であり、走査駆動回路３２，信号駆動回路３３
及び制御回路３４に所定の電圧を供給する。
【０００３】また、３６は制御回路３４から表示データ
を信号駆動回路３３へ伝送するデータライン、３７は制
御回路３４から信号駆動回路３３へクロック信号を伝送
するクロックライン、３８は制御回路３４から走査駆動
回路３２及び信号駆動回路３３へ供給する水平スタート
信号、そして３９は制御回路３４から走査駆動回路３２
へ供給する垂直スタート信号である。
を信号駆動回路３３へ伝送するデータライン、３７は制
御回路３４から信号駆動回路３３へクロック信号を伝送
するクロックライン、３８は制御回路３４から走査駆動
回路３２及び信号駆動回路３３へ供給する水平スタート
信号、そして３９は制御回路３４から走査駆動回路３２
へ供給する垂直スタート信号である。
【０００４】以上のように構成された液晶表示装置の動
作を以下に説明する。図４は、従来の液晶表示装置の動
作状態を示す各制御信号のタイミング図で、走査駆動回
路３２は、図４に示される垂直スタート信号３９によっ
て走査を開始し、垂直シフト信号４０によって１ライン
ずつ走査線を駆動する。一方、信号駆動回路３３は、垂
直シフト信号４０と同一タイミングの水平スタート信号
３８によって表示データ転送を開始し、クロック信号４
１に同期して表示データ４２を順次取り込み、４ブロッ
クの各信号駆動回路(１)〜(４)３３のすべてに表示デー
タ転送を完了後、次の水平スタート信号３８で１ライン
分の表示電圧を液晶パネル３１の信号線に印加する。こ
れにより、１ラインずつ、表示データが液晶パネル３１
に書き込まれ、この動作を繰り返すことで、１画面の表
示を行うことができる。
作を以下に説明する。図４は、従来の液晶表示装置の動
作状態を示す各制御信号のタイミング図で、走査駆動回
路３２は、図４に示される垂直スタート信号３９によっ
て走査を開始し、垂直シフト信号４０によって１ライン
ずつ走査線を駆動する。一方、信号駆動回路３３は、垂
直シフト信号４０と同一タイミングの水平スタート信号
３８によって表示データ転送を開始し、クロック信号４
１に同期して表示データ４２を順次取り込み、４ブロッ
クの各信号駆動回路(１)〜(４)３３のすべてに表示デー
タ転送を完了後、次の水平スタート信号３８で１ライン
分の表示電圧を液晶パネル３１の信号線に印加する。こ
れにより、１ラインずつ、表示データが液晶パネル３１
に書き込まれ、この動作を繰り返すことで、１画面の表
示を行うことができる。
【０００５】
【発明が解決しようとする課題】上記のような従来の構
成においては、図４に示すように、制御回路３４から出
力された表示データ４２やクロック信号４１は、信号駆
動回路３３の入力部において波形が鈍ってくる。図４の
４３，４４に示すように実際のクロック信号や表示デー
タに示されるように、特に周波数の高いクロック信号
は、波形が大きく鈍り、この例のように、信号駆動回路
(１)３３から順次表示データを転送していく構成の場合
は、信号駆動回路(４)３３までの距離が最も遠くなるた
め、図４に示されるように、信号駆動回路(４)３３の入
力部では、この波形鈍りと、信号遅延が大きくなる。そ
のため、クロック信号４１が表示データ４２を取り込む
ために必要なホールド時間をＴｈとすると、最初の信号
駆動回路ブロック(１)３３でのホールド時間をＴｈ１、
最終の信号駆動回路ブロック(４)３３目をＴｈ４とすれ
ば、Ｔｈ１＞Ｔｈ４となり、４ブロック目の信号駆動回
路(４)３３では、信号駆動回路が必要とするホールド時
間に対するマージンが減少し、表示データ取り込みエラ
ーが発生しやすくなるという課題を有していた。特にこ
の課題は、表示解像度が大きく、画面サイズが大きくな
るほど、重大な課題となる。
成においては、図４に示すように、制御回路３４から出
力された表示データ４２やクロック信号４１は、信号駆
動回路３３の入力部において波形が鈍ってくる。図４の
４３，４４に示すように実際のクロック信号や表示デー
タに示されるように、特に周波数の高いクロック信号
は、波形が大きく鈍り、この例のように、信号駆動回路
(１)３３から順次表示データを転送していく構成の場合
は、信号駆動回路(４)３３までの距離が最も遠くなるた
め、図４に示されるように、信号駆動回路(４)３３の入
力部では、この波形鈍りと、信号遅延が大きくなる。そ
のため、クロック信号４１が表示データ４２を取り込む
ために必要なホールド時間をＴｈとすると、最初の信号
駆動回路ブロック(１)３３でのホールド時間をＴｈ１、
最終の信号駆動回路ブロック(４)３３目をＴｈ４とすれ
ば、Ｔｈ１＞Ｔｈ４となり、４ブロック目の信号駆動回
路(４)３３では、信号駆動回路が必要とするホールド時
間に対するマージンが減少し、表示データ取り込みエラ
ーが発生しやすくなるという課題を有していた。特にこ
の課題は、表示解像度が大きく、画面サイズが大きくな
るほど、重大な課題となる。
【０００６】本発明は、上記課題を簡単な手段で解決
し、安定した表示データ転送を可能とすることを目的と
するものである。
し、安定した表示データ転送を可能とすることを目的と
するものである。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するため、液晶表示パネルに所定の電圧を印加して画
像を表示させる信号駆動回路と、走査線を駆動する走査
駆動回路と、前記信号駆動回路と走査駆動回路とを制御
する制御回路とを具備し、前記信号駆動回路は複数の同
一回路ブロックから構成され、前記制御回路から出力さ
れるクロック信号及び表示データにおいて上記クロック
信号の表示データに対する位相が前記信号駆動回路を構
成する複数の各回路ブロック毎に異なるように前記制御
回路を構成したことを特徴とする。
成するため、液晶表示パネルに所定の電圧を印加して画
像を表示させる信号駆動回路と、走査線を駆動する走査
駆動回路と、前記信号駆動回路と走査駆動回路とを制御
する制御回路とを具備し、前記信号駆動回路は複数の同
一回路ブロックから構成され、前記制御回路から出力さ
れるクロック信号及び表示データにおいて上記クロック
信号の表示データに対する位相が前記信号駆動回路を構
成する複数の各回路ブロック毎に異なるように前記制御
回路を構成したことを特徴とする。
【０００８】本発明によれば、信号駆動回路ブロック毎
に印加するクロック信号の位相をシフトすることによ
り、Ｔｈ時間のマージンを確保し、より安定動作が可能
な液晶表示装置を実現することができる。
に印加するクロック信号の位相をシフトすることによ
り、Ｔｈ時間のマージンを確保し、より安定動作が可能
な液晶表示装置を実現することができる。
【０００９】
【発明の実施の形態】以下、本発明の液晶表示装置を具
体的な実施の形態に基づいて説明する。
体的な実施の形態に基づいて説明する。
【００１０】図１は本発明の実施の形態における液晶表
示装置の制御回路の構成を示すブロック図である。な
お、液晶表示装置の全体の構成は、従来例の説明で用い
た図３と同様の構成であり、基本動作も同一であるた
め、説明は省略する。図１において、１はクロック信号
４１を安定に取り込み波形整形するための入力バッフ
ァ、２はクロック信号４１を所定時間遅延させるための
遅延回路で、各遅延回路の遅延時間は、遅延回路(１)＞
遅延回路(２)＞遅延回路(３)となっている。３はデータ
セレクタで、各遅延回路２により遅延されたクロック信
号を選択する選択回路、４は出力バッファで、信号駆動
回路３３へクロック信号を安定に供給するための回路で
ある。５はブロックカウンタで、信号駆動回路３３への
表示データ転送タイミングをカウントし、信号駆動回路
の各ブロック毎に最適の位相のクロック信号を供給する
ために、データセレクタ３を選択する。６はデータバッ
ファで、フリップフロップで構成され、基準のクロック
信号で表示データ４２の位相を揃えて信号駆動回路３３
へ出力する。
示装置の制御回路の構成を示すブロック図である。な
お、液晶表示装置の全体の構成は、従来例の説明で用い
た図３と同様の構成であり、基本動作も同一であるた
め、説明は省略する。図１において、１はクロック信号
４１を安定に取り込み波形整形するための入力バッフ
ァ、２はクロック信号４１を所定時間遅延させるための
遅延回路で、各遅延回路の遅延時間は、遅延回路(１)＞
遅延回路(２)＞遅延回路(３)となっている。３はデータ
セレクタで、各遅延回路２により遅延されたクロック信
号を選択する選択回路、４は出力バッファで、信号駆動
回路３３へクロック信号を安定に供給するための回路で
ある。５はブロックカウンタで、信号駆動回路３３への
表示データ転送タイミングをカウントし、信号駆動回路
の各ブロック毎に最適の位相のクロック信号を供給する
ために、データセレクタ３を選択する。６はデータバッ
ファで、フリップフロップで構成され、基準のクロック
信号で表示データ４２の位相を揃えて信号駆動回路３３
へ出力する。
【００１１】以上のように構成された本発明の液晶表示
装置の動作を図２のタイミング図を用いて説明する。
装置の動作を図２のタイミング図を用いて説明する。
【００１２】入力バッファ１から出力されるクロック信
号４１は遅延回路２で遅延され、異なる位相のクロック
信号４１が４種類生成され、データセレクタ３へ入力さ
れる。一方、ブロックカウンタ５は、水平スタート信号
３８によりカウントを開始し、各信号駆動回路(１)〜
(４)３３に表示データ４２が転送される毎にデータセレ
クタ３を切り替え、異なる位相のクロック信号４１を出
力する。
号４１は遅延回路２で遅延され、異なる位相のクロック
信号４１が４種類生成され、データセレクタ３へ入力さ
れる。一方、ブロックカウンタ５は、水平スタート信号
３８によりカウントを開始し、各信号駆動回路(１)〜
(４)３３に表示データ４２が転送される毎にデータセレ
クタ３を切り替え、異なる位相のクロック信号４１を出
力する。
【００１３】図２のタイミング図に示すように、４ブロ
ックの各信号駆動回路(１)〜(４)３３毎に、クロック信
号４１の位相がシフトされ、各信号駆動回路ブロック毎
に、表示データ４２に対して、クロック信号４１の位相
が異なり、信号駆動回路３３が必要とする表示データの
ホールドタイムＴｈ１〜Ｔｈ４が十分確保されているこ
とがわかる。
ックの各信号駆動回路(１)〜(４)３３毎に、クロック信
号４１の位相がシフトされ、各信号駆動回路ブロック毎
に、表示データ４２に対して、クロック信号４１の位相
が異なり、信号駆動回路３３が必要とする表示データの
ホールドタイムＴｈ１〜Ｔｈ４が十分確保されているこ
とがわかる。
【００１４】なお、本実施の形態は、わかりやすくする
ために、信号駆動回路３３が４ブロックで構成されてい
る場合を示したが、これに限定されるものではなく、走
査駆動回路３２も同様に２ブロックに限られるものでは
ない。また、各信号駆動回路毎に表示データに対するク
ロック信号の位相を異ならしめるために、本実施の形態
ではクロック信号を遅延回路で変化させる構成とした
が、クロック信号の位相を可変する手段として、クロッ
ク信号のデューティを変化させても良く、さらに、クロ
ック信号を固定して、表示データの位相を変化させるも
のであっても良いことは言うまでもない。
ために、信号駆動回路３３が４ブロックで構成されてい
る場合を示したが、これに限定されるものではなく、走
査駆動回路３２も同様に２ブロックに限られるものでは
ない。また、各信号駆動回路毎に表示データに対するク
ロック信号の位相を異ならしめるために、本実施の形態
ではクロック信号を遅延回路で変化させる構成とした
が、クロック信号の位相を可変する手段として、クロッ
ク信号のデューティを変化させても良く、さらに、クロ
ック信号を固定して、表示データの位相を変化させるも
のであっても良いことは言うまでもない。
【００１５】また、本実施の形態は表示データのホール
ドタイムに着目して説明したが、表示データのセットア
ップタイムに対しても同様の理屈が成り立つため、構成
するシステムによって、条件が厳しくなる項目に着目し
て応用すれば良い。さらに、構成するシステムの回路配
置によって、例えば、制御回路が信号駆動回路ブロック
の中央にある場合は左右に同一のクロック位相のタイミ
ングで動作する信号回路ができるが、この場合も、本発
明を応用した構成であることは自明である。
ドタイムに着目して説明したが、表示データのセットア
ップタイムに対しても同様の理屈が成り立つため、構成
するシステムによって、条件が厳しくなる項目に着目し
て応用すれば良い。さらに、構成するシステムの回路配
置によって、例えば、制御回路が信号駆動回路ブロック
の中央にある場合は左右に同一のクロック位相のタイミ
ングで動作する信号回路ができるが、この場合も、本発
明を応用した構成であることは自明である。
【００１６】
【発明の効果】以上説明したように、本発明は、信号駆
動回路の各ブロック毎に、表示データに対するクロック
信号の位相を異ならしめるという簡単な手段で、安定し
た表示データ転送が可能な高解像で大画面の液晶表示装
置を実現できるものである。
動回路の各ブロック毎に、表示データに対するクロック
信号の位相を異ならしめるという簡単な手段で、安定し
た表示データ転送が可能な高解像で大画面の液晶表示装
置を実現できるものである。
【図１】本発明の実施の形態における液晶表示装置の制
御回路の構成を示すブロック図
御回路の構成を示すブロック図
【図２】図１の制御回路の動作タイミングを示すタイミ
ング図
ング図
【図３】本発明が実施される液晶表示装置の構成を示す
ブロック図
ブロック図
【図４】従来の液晶表示装置の動作タイミングを示すタ
イミング図
イミング図
１ 入力バッファ ２ 遅延回路 ３ データセレクタ ４ 出力バッファ ５ ブロックカウンタ ６ データバッファ ３１ 液晶パネル ３２ 走査駆動回路 ３３ 信号駆動回路 ３４ 制御回路 ３５ 電源回路 ３６ データライン ３７ クロックライン ３８ 水平スタート信号 ３９ 垂直スタート信号 ４０ 垂直シフト信号 ４１ クロック信号 ４２ 表示データ ４３ 信号駆動回路入力の実際のクロック信号 ４４ 信号駆動回路入力の実際のデータ
フロントページの続き Ｆターム(参考） 2H093 NC12 NC16 NC21 NC48 ND34 ND48 5C006 AA01 AA02 AF42 AF50 AF72 BB16 BC03 BC12 BF06 BF07 BF22 BF24 FA16 FA37 5C058 AA06 BA03 BA23 BB10 BB21 5C080 AA10 BB05 CC06 DD07 DD22 FF11 JJ02 JJ04
Claims (1)
- 【請求項１】 液晶表示パネルに所定の電圧を印加して
画像を表示させる信号駆動回路と、走査線を駆動する走
査駆動回路と、前記信号駆動回路と走査駆動回路とを制
御する制御回路とを具備し、前記信号駆動回路は複数の
同一回路ブロックから構成され、前記制御回路から出力
されるクロック信号及び表示データにおいて前記クロッ
ク信号の表示データに対する位相が前記信号駆動回路を
構成する複数の各回路ブロック毎に異なるように前記制
御回路を構成したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216674A JP2001042835A (ja) | 1999-07-30 | 1999-07-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216674A JP2001042835A (ja) | 1999-07-30 | 1999-07-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001042835A true JP2001042835A (ja) | 2001-02-16 |
Family
ID=16692158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11216674A Pending JP2001042835A (ja) | 1999-07-30 | 1999-07-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001042835A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383849C (zh) * | 2005-12-27 | 2008-04-23 | 上海大学 | 有机电致发光显示屏的列控制电路 |
| CN100395809C (zh) * | 2003-01-29 | 2008-06-18 | 恩益禧电子股份有限公司 | 包括多个级联驱动器集成电路的显示装置 |
| JP2009093179A (ja) * | 2007-10-10 | 2009-04-30 | Anapass Inc | 信号の歪曲及び／又は電力消耗を減少させることができるディスプレイ駆動装置及びこれを含むディスプレイ装置 |
-
1999
- 1999-07-30 JP JP11216674A patent/JP2001042835A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100395809C (zh) * | 2003-01-29 | 2008-06-18 | 恩益禧电子股份有限公司 | 包括多个级联驱动器集成电路的显示装置 |
| CN100383849C (zh) * | 2005-12-27 | 2008-04-23 | 上海大学 | 有机电致发光显示屏的列控制电路 |
| JP2009093179A (ja) * | 2007-10-10 | 2009-04-30 | Anapass Inc | 信号の歪曲及び／又は電力消耗を減少させることができるディスプレイ駆動装置及びこれを含むディスプレイ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100349202C (zh) | 液晶显示器及用于驱动该液晶显示器的方法 | |
| JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| EP1376519A1 (en) | Image display device and driver circuit with resolution adjustment | |
| JPH11259046A (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
| JP4363619B2 (ja) | 薄膜トランジスタ型液晶表示装置のソースドライバ回路及び方法 | |
| JP2003228349A (ja) | 信号線駆動回路、および、それを用いた表示装置 | |
| JP2000250010A (ja) | 液晶表示装置 | |
| JPH06202595A (ja) | マルチシンク型液晶ディスプレイ装置 | |
| JP2001235720A (ja) | 液晶表示装置 | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| JP2001324967A (ja) | 液晶表示装置 | |
| KR100440839B1 (ko) | 구동 장치 및 그것을 포함하고 있는 표시 모듈 | |
| JP2001042835A (ja) | 液晶表示装置 | |
| JP2001109437A (ja) | 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法 | |
| JP2003255904A (ja) | 表示装置及び表示用駆動回路 | |
| JPH07146666A (ja) | 走査電極駆動回路およびそれを用いた画像表示装置 | |
| JP2000122616A (ja) | スイッチ回路を備えた液晶表示装置 | |
| JP2002341820A (ja) | 表示装置及びその駆動方法 | |
| JPH11133922A (ja) | 液晶表示装置 | |
| KR100393670B1 (ko) | 대형 화면용 액정 표시 장치를 위한 인터페이스장치 | |
| JP2001350452A (ja) | 液晶駆動制御装置及び駆動制御方法並びに液晶表示機器 | |
| JP3222882B2 (ja) | 表示パネル駆動用ドライバ駆動方法および表示装置 | |
| JPH11338403A (ja) | 表示装置 | |
| JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
| JP2003140622A (ja) | アクティブマトリクス型液晶表示装置 |