JP2001036241A - Manufacture of buildup printed wiring board - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a buildup printed wiring board in which electrical characteristics of a fine wiring are improved at low cost. SOLUTION: In this manufacturing method, a pattern of three-layer structure of copper etching resist plating copper is plated on a core board 1, and then a recessed part formed by etching an upper copper plating layer other than a via pattern part 5 on a pattern plating is filled with photosensitive insulating resin 2 for insulating process. There is no necessity for forming a via hole by laser process, etc., in a conventional manner, and the whole circuit is buried in the insulating material which is favorable for security of electrical characteristics. Further, the photosensitive resin is used as insulating material, so that it is possible to remove the insulating material sticking on the circuit in an exposing/developing process without performing mechanical polishing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】半導体の集積度が増して，その信
号線の配線パターンも微細化して極限に近いものになっ
てきている。これに伴って電子機器を構成する実装形態
も大きく変化して，ＳＭＴ実装から，ＢＧＡ，ＣＳＰ，
ベアー実装へと変化して高密度実装を実現しようとして
いる。同時に高密度実装を実現するためには，このよう
な電子部品を搭載するプリント配線板についても高密度
化が進み，従来の貫通スルホール穴を有するプリント配
線板から，非貫通のビアホールが主体のビルドアッププ
リント配線板が主流になるといわれている。しかしビル
ドアッププリント配線板は高密度実装を実現するには有
利であるが，製造法が複雑でコストアップになるのが難
点であるといわれている。そこで本発明は低価格で製造
出来る新しい製造法を提供することを目的としたもので
ある。2. Description of the Related Art As the degree of integration of semiconductors increases, the wiring patterns of signal lines have become finer and closer to the limit. Along with this, the mounting form of the electronic equipment has also changed significantly, from SMT mounting to BGA, CSP,
It is changing to bear mounting and trying to realize high-density mounting. At the same time, in order to realize high-density mounting, the density of printed wiring boards on which such electronic components are mounted is also increasing, and non-penetrating via holes are mainly used instead of conventional printed wiring boards with through-hole holes. It is said that up-printed wiring boards will become mainstream. However, build-up printed wiring boards are advantageous for realizing high-density mounting, but it is said that the difficulty is that the manufacturing method is complicated and the cost is increased. Therefore, an object of the present invention is to provide a new manufacturing method that can be manufactured at low cost.

【０００２】[0002]

【従来の技術】ビルドアッププリント配線板の製造法
は，コア材上に絶縁層と導電層及び層間の接続を一層毎
に形成積み上げて行く方式であるが，現在ビルドアップ
プリント配線板の製造法には，大別すると２つの方式に
区分される。その一つはブラインドバイア方式とわれる
ものであるが，絶縁材料と穴明けの方法により次のもの
がある。１）感光性絶縁材料を使い，フォトリソグラフ
ィを用いるもの。２）熱硬化性樹脂を用いてレーザーで
穴明けするもの。３）銅箔付き材料を用いて銅箔をコン
フォールマスクとしてレーザー又はプラズマを用いて開
けるものがある。もう一つは柱状方式としていわれるも
ので，めっき法により柱状のバイアを形成接続する方式
で，シート積層法，バイアポスト法等がある。又レーザ
ーで穴明けしたバイアホールに導電性のペーストを充填
して，導通する方式と導電性ペーストで貫通穴を作る方
式等がある。2. Description of the Related Art A method of manufacturing a build-up printed wiring board is a method in which an insulating layer, a conductive layer, and connections between layers are formed and stacked on a core material layer by layer. Can be roughly classified into two types. One of them is a blind via method, but there are the following depending on the insulating material and the method of drilling. 1) Using a photosensitive insulating material and using photolithography. 2) Laser drilling using thermosetting resin. 3) There is a method using a material with a copper foil, which is opened using a laser or a plasma with the copper foil as a conform mask. The other is a columnar method, in which columnar vias are formed and connected by a plating method, such as a sheet laminating method and a via post method. In addition, there are a method of filling a conductive hole into a via hole drilled by a laser and conducting, and a method of forming a through hole with the conductive paste.

【０００３】[0003]

【発明が解決しようとする課題】製造法の一つであるブ
ラインドバイア方式での光感光性の絶縁フォトレジスト
を用いた場合，絶縁膜兼用のフォトレジスト膜の感度に
限界があり，高密度化が進むビルドアップ基板のバイア
ホールの微細化の実現に難点のあること。又回路部に形
成したバイアホールの穴部を通じて上層回路と下層回路
との導通をとるためのビアホールを埋め込むために，厚
めっきが必要であるため，微細なパターンをエッチング
で形成するのに難点があること。又更にこのプロセスで
は多層回路を重ねる度にパターンの面の凹凸が大きくな
り微細パターンの形成に難点があるため，その都度手数
のかかる平坦化工程が必要となる等の問題点を抱えてい
る。又熱硬化性の絶縁シートを使用して，レーザーを使
って上下層回路の導通をとるために必要なビアホール穴
を形成するときに使用するレーザー加工装置は非常に高
価であり，設備投資額が高額になること。またレーザー
加工は熱加工であるので加工時にビアホール穴の周囲に
導通を阻害する熱加工残差物（スミアー）を発生しやす
く，これを除去するにプラズマや過マンガン酸等を使用
して処理する別工程が必要となる等の問題点を抱えてい
る。 又柱状法での製造法においてもレーザー加工を行
う場合は同じような問題点を抱えている。本発明の製造
法ではバイアホールの形成にレーザーのような高価な装
置を使用することなく，形成したビアホールへの穴埋メ
ッキ工程（ビアフィリング工程）も必要がなく，フォト
ファブリケーション法とメッキ法のみでビルドアップ基
板を形成することが出来しかも多層を形成しても，表面
はフラットであり，回路部は埋め込まれているので部品
実装後のリペアー時に回路を損傷することがなく有利で
ある。工程も簡便でコストを大きく削減できる可能性も
秘めている。When using a photosensitive insulating photoresist of a blind via method, which is one of the manufacturing methods, the sensitivity of the photoresist film also serving as the insulating film is limited, and the density is increased. There are difficulties in realizing the miniaturization of via holes in build-up substrates. In addition, thick plating is required to fill the via holes for conducting the upper layer circuit and the lower layer circuit through the holes of the via holes formed in the circuit section, so it is difficult to form fine patterns by etching. There is. Further, in this process, every time a multilayer circuit is stacked, the unevenness of the surface of the pattern becomes large and there is a difficulty in forming a fine pattern. Therefore, there is a problem that a troublesome flattening step is required each time. Also, the laser processing equipment used to form the via holes required to establish the continuity of the upper and lower circuits using a laser by using a thermosetting insulating sheet is very expensive, and the capital investment is low. To be expensive. In addition, since laser processing is thermal processing, thermal processing residues (smears) that hinder conduction around the via hole during processing are likely to occur, and plasma or permanganic acid is used to remove this. There is a problem that a separate process is required. In addition, the same problem arises when laser processing is performed in a columnar manufacturing method. In the manufacturing method of the present invention, an expensive apparatus such as a laser is not used for forming a via hole, and a hole filling plating step (via filling step) is not required for the formed via hole. Even if a build-up board can be formed only by itself, and even if a multilayer is formed, the surface is flat and the circuit portion is buried, so that the circuit is not damaged at the time of repair after component mounting, which is advantageous. The process is simple and has the potential to greatly reduce costs.

【０００４】[0004]

【課題を解決するための手段】本発明は，現在のビルド
アッププリント配線板の製造法において，問題になって
いる難点を解決し，しかも製造コストを大幅に削減出来
る製造法を提供するものであるが，本発明の製法の出発
点であるコアー基板は銅張り基板又は銅張りなしの基板
及び従来法で多層積層した基板何れでも良い，但し銅張
り基板及び多層基板を使用してスタートする場合は，最
外層のパターン形成はパターンメッキ法によってパター
ン形成を行う，このパターン形成前に回路面全面に化学
銅めっき等の導伝膜処理をおこなってから，厚膜のフォ
トレジストを使用して，凹回路を形成する。銅箔なしの
基板からスタートするときも同じように全面に導電膜処
理を行ってから工程をスタートする。厚膜フォトレジス
トの厚みは，５０μｍから１００μｍ位の厚みのものを
選択する。形成した凹回路パターンに膜厚を１０分割し
て４対２対４の割合を目標にして，最初の銅のパターン
めっきを行う。そしてこの上に引き続きニッケル又は
金，銀，パラジューム等のエッチングレジストめっきを
行う。エッチングレジストめっきには，この他にも錫め
っきや半田めっきの錫−鉛合金めっき，錫−コバルト合
金めっき等も選択するエッチング液によっては採用する
ことが出来る。エッチングレジストめっきをエッチング
液に充分耐えられる厚みのめっきを行った後，この上に
再び銅のパターンめっきを行って３層構造のパターンめ
っき構造を形成する。この３層構造のパターンめっきが
終了したならば，３層構造のパターンめっきに使用し
た，厚膜のフォトレジスト膜を溶解除去する。同時に３
層構造のパターンめっき時の導電膜としての化学銅めっ
き層を過硫酸アンモン液，硫酸−過酸化水素液，塩化第
二鉄液等のエッチング液を使って溶解除去する。厚膜の
フォトレジスト膜を剥離除去し，パターンめっき時の導
電膜を溶解除去したならば，３層構造のパターンめっき
回路部の厚みの高さまで光感光性の絶縁ペーストを均一
にコーテイング塗布を行う。コーテイング塗布した光感
光性の絶縁ペーストが乾燥硬化したならば，回路パター
ンの上部に付着した光感光性の絶縁ペーストを除去する
ために回路のポジパターンを使って露光と現像処理を行
って除去する。回路上部に付着した絶縁ペーストを機械
的研摩法によっても除去することが出来るが，研摩残り
が発生したりして完全に除去するのが難しい点がある
が，本発明による光感光性の絶縁ペーストを使用して，
露光現像することによって完全に除去処理をすることが
出来，後工程のエッチング処理をより完全なものにする
ことが可能となる。この処理が終了したならば，この上
に形成する回路パターンと下の回路パターンとの導電を
とるためのビアパターンをフォトレジスト又は印刷法に
よってエッチングレジスト層を形成する。次に形成した
ビアパターンを残すようにして，３層めっきの中間のエ
ッチングレジストめっき層まで上の銅パターンめっき層
を，エッチングして除除する。ニッケルめっきをエッチ
ングレジストとして使用の場合は，アルカリタイプのエ
ッチング液を使用する。エッチング除去して出来た回路
の凹部に，光感光性の絶縁ペーストをコーター等を使っ
て，表面に凹凸がないように埋め込み乾燥硬化させる。
ビアパターン上に付着した絶縁ペーストは再び，光露
光，現像によって除去し，ビアパターン上のエッチング
レジスト層も同時に除去する。以上の工程を繰り返し回
路上に，必要な回数回繰り返し行っって多層のプリント
配線板を得る。最終表面回路部のビアパターン部は部品
実装及びコンタクトパターンとなり，回路パターン部は
埋め込まれた状態で仕上げるようにする。SUMMARY OF THE INVENTION The present invention is to provide a manufacturing method which solves a problem in the current method of manufacturing a build-up printed wiring board and which can significantly reduce the manufacturing cost. However, the core substrate, which is the starting point of the manufacturing method of the present invention, may be a copper-clad substrate, a substrate without copper-clad, or a multilayer substrate by a conventional method, provided that the starting is performed using a copper-clad substrate and a multilayer substrate. For the pattern formation of the outermost layer, the pattern is formed by the pattern plating method. Before the pattern formation, a conductive film treatment such as chemical copper plating is performed on the entire circuit surface, and then the thick film photoresist is used. Form a concave circuit. Similarly, when starting from a substrate without copper foil, the process is started after conducting a conductive film treatment on the entire surface. The thickness of the thick photoresist is selected to be about 50 μm to about 100 μm. The first copper pattern plating is performed by dividing the film thickness into 10 into the formed concave circuit pattern and targeting a ratio of 4: 2: 4. Then, an etching resist plating of nickel, gold, silver, palladium or the like is performed thereon. For the etching resist plating, tin plating or tin-lead alloy plating such as solder plating, tin-cobalt alloy plating, or the like may be employed depending on an etching solution to be selected. After the etching resist plating is plated to a thickness enough to withstand the etching solution, copper pattern plating is performed thereon again to form a three-layer pattern plating structure. When the three-layer pattern plating is completed, the thick photoresist film used for the three-layer pattern plating is dissolved and removed. 3 at the same time
A chemical copper plating layer as a conductive film at the time of pattern plating of a layer structure is dissolved and removed using an etching solution such as an ammonium persulfate solution, a sulfuric acid-hydrogen peroxide solution, a ferric chloride solution or the like. If the thick photoresist film is peeled off and the conductive film during pattern plating is dissolved and removed, a photo-sensitive insulating paste is uniformly applied to the thickness of the three-layer structure pattern plating circuit part. . Once the coated photosensitive insulating paste has dried and cured, remove it by performing exposure and development using a positive pattern on the circuit to remove the photosensitive insulating paste attached to the top of the circuit pattern. . The insulating paste adhered to the upper part of the circuit can be removed by mechanical polishing, but it is difficult to remove completely due to the occurrence of polishing residue. using,
By performing exposure and development, a complete removal process can be performed, and the subsequent etching process can be more complete. When this processing is completed, an etching resist layer is formed by a photoresist or a printing method on a via pattern for obtaining conductivity between the circuit pattern formed thereon and the lower circuit pattern. Next, the copper pattern plating layer up to the etching resist plating layer in the middle of the three-layer plating is removed by etching so as to leave the formed via pattern. When nickel plating is used as an etching resist, an alkaline type etching solution is used. A photosensitive insulating paste is buried in a concave portion of the circuit formed by etching using a coater or the like so that there is no irregularity on the surface, and dried and cured.
The insulating paste adhered on the via pattern is removed again by light exposure and development, and the etching resist layer on the via pattern is also removed at the same time. The above steps are repeated on the circuit as many times as necessary to obtain a multilayer printed wiring board. The via pattern portion of the final surface circuit portion becomes a component mounting and contact pattern, and the circuit pattern portion is finished in an embedded state.

【０００５】[0005]

【作用】本発明の製造法を採用することによって，従来
法での特にビルドアッププリント配線板の製造法と比較
して，回路の上下層の導通のための穴明け法として，レ
ザー加工のような高価な装置の導入の必要のないこと，
又それに引き続いてのレザー加工時に発生する樹脂の残
差（スミア）を除去するためのデスミアー処理が必要の
ないこと。その分コストダウンが図れるメリットがあ
る。又光感光性樹脂の液状，フィルムを回路上にコーテ
イングして，これを露光現像してビアホール穴を形成し
て，これに穴埋め用のメッキを施して上下層の回路の導
通をとるフォトビア形成法では，ビアホールの穴埋めメ
ッキとして厚メッキが必要となるため，後工程でのエッ
チングによる微細パターン回路形成が難しくなる等の問
題や一般的に光感光性の樹脂上に回路を形成するため
に，樹脂上にメッキ処理を行うが強い密着強度が得られ
ず，ちょっとした擦過現象によっても容易に回路が剥が
れるといった危険性を常に持っている。本発明の製造プ
ロセスでは回路部は絶縁ペーストで埋め込まれており，
この様な現象は避けることが出来る。本発明の製造法で
は，パターン回路形成はフォトレジストによるパターン
メッキ法で行うので，回路幅が自ずから規定され，電気
特性の管理が容易であること，又回路部が埋め込まれて
いるので，微細回路形成時に問題となる耐マイグレショ
ン性の確保が容易であること等の特性を有している。又
本発明の製造法によれば特に新しい装置の導入の必要が
なく，既成の製造放置で対応出来る等のメリットも有し
ている。By adopting the manufacturing method of the present invention, as compared with the conventional method, in particular, the method of manufacturing a build-up printed wiring board, a method of drilling for conduction between upper and lower layers of a circuit, such as laser processing, is used. No need for the introduction of expensive equipment,
Also, there is no need for desmearing to remove the residual (smear) of the resin generated during the subsequent leather processing. There is an advantage that cost can be reduced accordingly. A photo-via forming method in which a liquid or film of a photosensitive resin is coated on a circuit, which is exposed and developed to form a via-hole, and plating is applied to fill the hole, thereby conducting the upper and lower circuits. In this case, thick plating is required to fill the via holes, so that it is difficult to form a fine pattern circuit by etching in a later process, and in general, a circuit is formed on a photosensitive resin. Although plating is performed on the upper surface, strong adhesion strength cannot be obtained, and there is always a risk that the circuit is easily peeled off even by a slight rubbing phenomenon. In the manufacturing process of the present invention, the circuit portion is embedded with an insulating paste.
Such a phenomenon can be avoided. In the manufacturing method of the present invention, the pattern circuit is formed by a pattern plating method using a photoresist, so that the circuit width is naturally defined, the electric characteristics can be easily managed, and the circuit portion is embedded, so that the fine circuit is formed. It has properties such as easy migration resistance which is a problem during formation. Further, according to the manufacturing method of the present invention, there is an advantage that it is not necessary to introduce a new apparatus, and it is possible to cope with the existing manufacturing.

【０００６】[0006]

【実施例１】厚さ０．５ｍｍの銅箔なしのガラスエポキ
シ積層板をコアー基板として，基板の表裏の導通をとる
ための穴明けを行った板の全面に化学銅めっきを行い，
この上に厚み１００μｍのドライフィルムレジストをラ
ミネートして，第一層目の回路パターンをポジフイルム
を使って露光現像して，凹パターン回路を形成した。次
に化学銅メッキ層を導電層として，これに厚さ，４０μ
ｍの銅のパターンめっきを行い，この上に，スルファミ
ンニッケル浴を使って厚さ２０μのニッケルめっきを行
った。更にこのニッケルめっきの上に銅のパターンめっ
きを４０μｍ行っい，３層構造のパターンめっきを行っ
た。３層構造のパターンめっき後厚膜のドライフィルム
レジストを３％の水酸化ナトリューム液で溶解剥離を行
なった。同時に導電性皮膜層としての化学銅めっきを過
硫酸アンモニュウム液で溶解除去した。その後基板の回
路全面に光感光性の絶縁ペーストを３層のパターンメッ
キ層の高さまで表面が平らなコーターを使って均一に塗
布した。絶縁ペーストが乾燥硬化したならば，回路パタ
ーンフィルムを使用して，最初にパターン形成した回路
パターンに合わせて露光現像を行う。これによって光感
光性の絶縁ペーストをコーテイング時に回路上面に付着
した絶縁ペーストを除去した。次に最初に形成した回路
とこの上に形成する回路との導通をとるためのビアパタ
ーンを膜厚２５μｍのドライフィルムレジストを使用し
て，ビアパターンを形成した。これをエッチングレジス
トとして，ビアパターン以外の部分の銅メッキ層をアル
カリエッチング液を使って，ニッケルメッキ層までエッ
チングして除去し，深さ４０μｍ凹回路部を形成した。
次に出来た凹回路部を埋め込むように，光感光性の絶縁
ペーストを埋め込み乾燥硬化した。再びこの工程におい
てビアパターン部の上部に付着した光感光性の絶縁ペー
ストをポジタイプのビアパターンフィルムを使用して露
光現像を行い除去した。露出したビアパターン部の銅め
っき部分を１０％の過硫酸アンモニュウム液を使って表
面の活性化処理を行った。以上の工程を３回繰り返しコ
アー基板の表裏におこなって，６層の多層ビルドアップ
プリント配線板を製造した。Embodiment 1 Using a glass epoxy laminate having a thickness of 0.5 mm without copper foil as a core substrate, chemical copper plating was performed on the entire surface of the plate in which holes were made for conduction between the front and back of the substrate.
A dry film resist having a thickness of 100 μm was laminated thereon, and the first layer circuit pattern was exposed and developed using a positive film to form a concave pattern circuit. Next, the chemical copper plating layer was used as a conductive layer, and the thickness was 40 μm.
The pattern plating of copper of m was performed, and nickel plating of 20 μm in thickness was performed thereon using a sulfamine nickel bath. Further, a pattern plating of copper was performed on the nickel plating at a thickness of 40 μm to perform a pattern plating of a three-layer structure. After pattern plating with a three-layer structure, the thick dry film resist was dissolved and stripped with a 3% sodium hydroxide solution. At the same time, the chemical copper plating as a conductive film layer was dissolved and removed with an ammonium persulfate solution. Thereafter, a photosensitive insulating paste was uniformly applied to the entire surface of the circuit of the substrate using a coater having a flat surface up to the height of the three pattern plating layers. When the insulating paste is dried and cured, exposure and development are performed using a circuit pattern film in accordance with the circuit pattern formed first. As a result, the insulating paste adhered to the upper surface of the circuit at the time of coating the photosensitive insulating paste was removed. Next, a via pattern for establishing continuity between the circuit formed first and the circuit formed thereon was formed using a dry film resist having a thickness of 25 μm. Using this as an etching resist, the copper plating layer other than the via pattern was removed by etching using an alkaline etching solution to the nickel plating layer to form a concave circuit portion having a depth of 40 μm.
Next, a photosensitive insulating paste was embedded and dried and cured so as to embed the formed concave circuit portion. Again in this step, the photosensitive insulating paste attached to the upper portion of the via pattern portion was removed by exposure and development using a positive type via pattern film. The surface of the exposed copper plating portion of the via pattern was subjected to a surface activation treatment using a 10% ammonium persulfate solution. The above process was repeated three times on the front and back of the core substrate to produce a six-layer multilayer build-up printed wiring board.

【実施例２】通常のピンラミネート法で積層した４層の
多層板をコアー基板として，上層の銅箔の上に，厚さ１
００μｍのドライフィルムフォトレジストをラミネート
して４層板の多層板の上に形成するビルドアッププリン
ト配線の第一回路パターンの露光現像を行い，凹回路パ
ターンを形成した。上層の極薄の銅箔層を導電層として
最初に，厚さ３０μｍの銅のパターンめっきを行った。
次にこの銅のパターンめっきの上にスルファミン酸ニッ
ケル浴を使って厚さ１０μｍのニッケルめっきを行っ
た。更にこのニッケルめっきの上に厚さ５０μｍの銅め
っきを行い，３層構造のパターンめっき層を作った。
３層のパターンめっきが終了したならば３層のパターン
めっきの凹回路を形成していた厚膜のドライフィルムフ
ォトレジスト膜を溶解剥離した。同時に導電膜としての
極薄銅めっき層もエッチング除去した。この後基板の全
面に光感光性の絶縁ペーストを３層メッキ層の回路の高
さまで，平らなコーターを使用して均一に塗布を行っ
た。塗布した光絶縁ペーストが乾燥硬化したならば，回
路パターンフィルムを使って最初にパターン形成した回
路パターンに合わせて露光現像を行って光感光性の絶縁
ペーストをコーテイング時に回路上面に付着した絶縁ペ
ーストを除去した。次に最初弐形成した回路とこの上に
形成する回路との導電をとるためのビアパターンを厚さ
２５μｍのドライフィルムフォトレジストを使用して，
ビアパターンのエッチングレジトを形成した。その後ビ
アパターン以外の部分の銅めっき層をアルカリエッチン
グ液を使って，３層めっきのニッケルめっき層の部分ま
で上の銅めっき層をエッチング除去して，深さ５０μｍ
の凹回路パターンを形成した。次にエッチングして出来
た凹回路部に光感光性の絶縁ペーストを均一にうめこん
で表面を平滑な状態にした。埋め込んだ絶縁ペーストが
乾燥硬化したならば，ビアパターンの上部に付着した光
感光性の絶縁ペーストをポジタイプのビアパターンフィ
ルムを使用して露光現像を行い除去してビアパターンの
銅めっき部分を露出させ，１０％の過硫酸アンモニュウ
ム液を使ってビアパターンの表面の活性か処理を行っ
た。この上に更に以上の工程をもう一度，コアー基板の
両面に繰り返して形成して，８層の多層プリント配線板
を製造した。Example 2 A four-layer multilayer board laminated by a normal pin laminating method was used as a core substrate, and a thickness of 1 mm was formed on an upper copper foil.
The first circuit pattern of the build-up printed wiring formed by laminating a dry film photoresist of 00 μm on a four-layer board was exposed and developed to form a concave circuit pattern. First, a 30 μm-thick copper pattern plating was performed using the upper ultra-thin copper foil layer as a conductive layer.
Next, a 10 μm-thick nickel plating was performed on the copper pattern plating using a nickel sulfamate bath. Further, copper plating having a thickness of 50 μm was performed on the nickel plating to form a pattern plating layer having a three-layer structure.
When the three-layer pattern plating was completed, the thick dry film photoresist film forming the concave circuit of the three-layer pattern plating was dissolved and peeled off. At the same time, the ultra-thin copper plating layer as a conductive film was also removed by etching. Thereafter, a photosensitive insulating paste was uniformly applied to the entire surface of the substrate using a flat coater up to the circuit height of the three-layer plating layer. When the applied optical insulating paste is dried and hardened, it is exposed and developed according to the circuit pattern that was first formed using the circuit pattern film, and the insulating paste adhered to the top surface of the circuit at the time of coating the photosensitive insulating paste was used. Removed. Next, a via pattern for obtaining conductivity between the circuit initially formed and the circuit formed thereon is formed using a dry film photoresist having a thickness of 25 μm.
A via pattern etching resist was formed. Thereafter, the copper plating layer in the portion other than the via pattern is etched away using an alkaline etchant to remove the copper plating layer up to the nickel plating layer of the three-layer plating, and has a depth of 50 μm.
Was formed. Next, a photosensitive insulating paste was uniformly embedded in the recessed circuit portion formed by the etching to make the surface smooth. When the embedded insulating paste has dried and cured, the photosensitive insulating paste attached to the top of the via pattern is exposed and developed using a positive type via pattern film to remove the copper plating portion of the via pattern. The surface of the via pattern was activated or treated using a 10% ammonium persulfate solution. The above steps were repeated on both sides of the core substrate once again to form an eight-layer multilayer printed wiring board.

【０００７】[0007]

【発明の効果】本発明の製造法によって得られたビルド
アッププリント配線板は，従来法によるビルドアッププ
リント配線板の製造コストと比較して大幅に削減出来る
こと。又本製造法によるビルドアップ配線板では，表面
層の回路パターンが絶縁ペーストの中に埋め込まれてい
るので，今後ますます微細化が進む回路パターンで問題
となる回路間の絶縁性の確保が容易であること。又回路
パターンの形成法がパターンメッキ法で形成するため，
パターン幅を設計通り実現出来ること，又絶縁層の厚み
も規定出来るため，電気特性の確保が容易であること等
の特徴を持っている。本発明の製造法でのビルドアップ
プリント配線板の製造においては特別な製造設備が必要
でなく，従来設備で充分対応出来ること等の利点も持っ
ている。又本発明の製造法を応用することによって，最
近部品実装の形態が高密度実装に適したＢＧＡ，ＣＳＰ
実装に代わりつつあるが，これらの新しい製造法として
応用することによって，低コストでしかも電気特性の優
れたパッケージ基板の製造が可能となる可能性も持って
いる。According to the present invention, the build-up printed wiring board obtained by the manufacturing method of the present invention can be greatly reduced in comparison with the manufacturing cost of the build-up printed wiring board according to the conventional method. Also, in the build-up wiring board according to this manufacturing method, since the circuit pattern of the surface layer is embedded in the insulating paste, it is easy to secure insulation between circuits, which is a problem in circuit patterns that are increasingly miniaturized in the future. That. Also, since the circuit pattern is formed by the pattern plating method,
Since the pattern width can be realized as designed and the thickness of the insulating layer can be specified, it is easy to secure electrical characteristics. The manufacture of the build-up printed wiring board by the manufacturing method of the present invention does not require special manufacturing equipment, and has the advantage that conventional equipment can sufficiently cope with it. In addition, by applying the manufacturing method of the present invention, recently, the component mounting form is suitable for high-density mounting of BGA and CSP.
Although it is replacing mounting, there is also the possibility that by applying these new manufacturing methods, it is possible to manufacture low-cost package substrates with excellent electrical characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図１】はコア基板上に本発明の製造法によってビルド
アップ配線を２層重ねたときの断面図である。FIG. 1 is a sectional view when two layers of build-up wiring are stacked on a core substrate by the manufacturing method of the present invention.

【図２】は１回路層の縦断面図である。FIG. 2 is a longitudinal sectional view of one circuit layer.

【図３】は１回路層の横断面図である。FIG. 3 is a cross-sectional view of one circuit layer.

【符号の説明】[Explanation of symbols]

１．コア基板 ２．光感光性絶縁層 ３．エッチングレジストめっき層 ４．銅回路層 ５．ビアパターン部 1. Core substrate 2. 2. Photosensitive insulating layer 3. etching resist plating layer Copper circuit layer 5. Via pattern section

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成１２年４月１２日（２０００．４．１
２）[Submission date] April 12, 2000 (2004.1.
2)

【手続補正１】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正２】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】０００２[Correction target item name] 0002

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【０００２】[0002]

【従来の技術】ビルドアッププリント配線板の製造法
は，コア材上に絶縁層と導電層及び層間の接続を１層毎
に形成積み上げて行く方式であるが，現在ビルドアップ
プリント配線板の製造法には，大別すると２つの方式に
区分される。その一つはブラインドバイア方式とわれる
ものであるが，絶縁材料と穴明けの方法により次のもの
がある。１）感光性絶縁材料を使い，フォトリソグラフ
ィを用いるもの。２）熱硬化性樹脂を用いてレーザーで
穴明けするもの。３）銅箔付き材料を用いて銅箔をコン
フォールマスクとしてレーザー又はプラズマを用いて開
けるものがある。もう一つは柱状方式としていわれるも
ので，めっき法により柱状のバイアを形成接続する方式
で，シート積層法，バイアポスト法等がある。又レーザ
ーで穴明けしたバイアホールに導電性のペーストを充填
して，導通する方式と導電性ペーストで貫通穴を作る方
式等がある。発明に最も近い製造法として，特許広報昭
６３−５１５６０があるが，この出願の特許では，いっ
たん形成した３層めっき後の絶縁層をコーテイングした
状態でく，パターンの凹み回路を形成するための上層の
銅めっき層をエッチング除去するための絶縁層の剥離方
法に困難性があり，特許を確実に実施する上で難点があ
った。そこで特許請求範囲１）では，フォトレジストの
現像現象を利用して，現像，露光現象を利用して簡単に
除去が可能であること，又特許請求範囲２）では表面研
磨法として進歩が著しく進んでいる，ＣＭＰ技術の採用
によって，表面研磨の技術が容易となり，この製造法が
容易となり，更に微細化が進んでいるビルドアッププリ
ント配線板の製造法がより容易になっており本特許の製
造法がより容易になっている。2. Description of the Related Art A method of manufacturing a build-up printed wiring board is a method in which an insulating layer, a conductive layer, and connections between layers are formed and stacked on a core material layer by layer. Laws can be broadly divided into two types. One of them is a blind via method, but there are the following depending on the insulating material and the method of drilling. 1) Using a photosensitive insulating material and using photolithography. 2) Laser drilling using thermosetting resin. 3) There is a method using a material with a copper foil, which is opened using a laser or a plasma with the copper foil as a conform mask. The other is a columnar method, in which columnar vias are formed and connected by a plating method, such as a sheet laminating method and a via post method. In addition, there are a method of filling a conductive hole into a via hole drilled by a laser and conducting, and a method of forming a through hole with the conductive paste. As a production method closest to the invention, there is Japanese Patent Publication No. 63-51560. However, in the patent of this application, the insulating layer after the three-layer plating is formed in a coated state, and a concave circuit for forming a pattern is formed. There is a difficulty in a method of peeling an insulating layer to remove an upper copper plating layer by etching, and there is a problem in securely executing a patent. Therefore, in claim 1), it is possible to easily remove the photoresist by utilizing development and exposure phenomena utilizing the development phenomenon of the photoresist. In claim 2), the progress of the surface polishing method is remarkably advanced. By adopting the CMP technology, the technology of surface polishing becomes easy, this manufacturing method becomes easy, and the manufacturing method of the build-up printed wiring board, which is further miniaturized, becomes easier. The law has become easier.

【手続補正２】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】０００６[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【０００６】[0006]

【実施例２】通常のピンラミネート法で積層した４層の
多層板をコアー基板として，基板表面に化学銅めっきを
行ってから，この上にフォトレジストを用いて回路パタ
ーンを形成する。形成したフォトレジストパターンの中
に，銅めっき，金属レジストめっき，銅めっきの３層の
パターンめっきを行う。このときのめっき層の厚みは最
初の銅めっき部は４０％，金属レジストめっき層は１０
％，最上層の銅めっき部は４０％位の厚みめっき層を策
定する。その後パターンめっき用のフォトレジスト層を
除去して，導電層めっき層としての化学銅めっき層を溶
解除去してからめっきで形成したパターン回路部の回路
部を埋め込みように耐熱性の絶縁性のペースト又は耐熱
性の絶縁シートを埋め込む。このとき回路上の部分には
出来るだけ付着しないようにする。樹脂の硬化時に加熱
を行う場合もある。樹脂の硬化が進んだ場合には，樹脂
のコーテイング時に回路上に付着した樹脂を除去を行う
場合には，ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉ
ｃａｌ ｐｏｌｉｓｈｉｎｇ）等の技術を使用して，回
路上に付着した樹脂を完全に除去を行う。この研磨を行
う前に，銅回路上に黒化処理を行う。これにはピンラミ
ネート処理で処理する黒化処理を採用してもよい。この
処理を行っておけば，ＣＭＰ処理後の表面の研磨におい
て，完全に樹脂が除去されているのかどうか判別するの
に役立つ。回路上の樹脂が完全に除去されたならば，バ
イアホール部にフォトレジストをコーテイングしてか
ら，エッチング液を用いて回路上の上層の銅めっき層を
金属レジストめっき層まで，エッチング除去する。この
とき出来た回路の凹み部分に耐熱性の絶縁樹脂をコーテ
イングを行う。コーテイングした樹脂が硬化したなら
ば，バイアホール部に付着した樹脂を除去するため，再
びＣＭＰ研磨技術を使用して樹脂を除去する。更にコア
ー基板の両面に２層づつ，前延した工程を繰り返すこと
によって，６層のビルドアッププリント配線板の製造が
出来た。Embodiment 2 A copper pattern is formed on the surface of a substrate by using a four-layer multilayer board laminated by a normal pin lamination method as a core substrate, and a circuit pattern is formed thereon using a photoresist. Three-layer pattern plating of copper plating, metal resist plating, and copper plating is performed on the formed photoresist pattern. At this time, the thickness of the plating layer was 40% for the first copper plating portion and 10% for the metal resist plating layer.
%, The thickness of the uppermost copper plating section is about 40%. After removing the photoresist layer for pattern plating, dissolving and removing the chemical copper plating layer as the conductive layer plating layer, heat-resistant insulating paste to fill the circuit part of the pattern circuit part formed by plating Alternatively, a heat-resistant insulating sheet is embedded. At this time, it should be attached as little as possible to the parts on the circuit. In some cases, heating is performed during curing of the resin. When the curing of the resin progresses, when removing the resin adhering to the circuit at the time of coating the resin, a CMP (chemical mechanical) is used.
Using a technique such as cal polishing, the resin adhering to the circuit is completely removed. Before performing this polishing, a blackening process is performed on the copper circuit. For this purpose, a blackening process performed by a pin lamination process may be adopted. This process is useful for determining whether or not the resin has been completely removed in polishing the surface after the CMP process. After the resin on the circuit is completely removed, a photoresist is coated on the via hole portion, and then the upper copper plating layer on the circuit is etched away to the metal resist plating layer using an etchant. At this time, a heat-resistant insulating resin is coated on the recessed portion of the circuit. When the coated resin is cured, the resin is removed again by using a CMP polishing technique to remove the resin adhering to the via holes. Further, by repeating the prolonged process for two layers on each side of the core substrate, a six-layer build-up printed wiring board could be manufactured.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】以下のから▲１２▼までの製造工程を有
していることを特徴とするビルドアッププリント配線板
の製造法。 プリント配線板のコアー基板に導電膜処理をする工
程。 導電膜処理をしたコアー基板に厚膜のフォトレジスト
をコーテイングする工程。 厚膜のフォトレジストをコーテイングしたコアー基板
に，プリント配線板の最初の回路パターンを焼き付け現
像を行い，凹状のパターンを形成する工程 形成した凹状パターン部に，銅めっき，金属エッチン
グレジストめっき，銅めっきの３層のパターンめっきを
行う工程。 ３層のパターンめっきを行った，厚膜のフォトレジス
ト膜を除去する工程。 ３層のパターンめっきを行った回路パターン部を埋め
込むように光感光性の絶縁剤をコーテイングし，乾燥硬
化する工程。 光感光性の絶縁材をコーテイングするとき，回路パタ
ーンの上部に付着した光感光性の絶縁材を露光現像して
除去する工程。 回路パターン部に上層回路と下層回路とのを導通を行
うための，ビアパター部をエッチングによって形成する
ためにビアパターン上にエッチングレジスト層を形成す
る工程。 形成したビアパターン部以外の部分を３層めっきの金
属エッチングレジストめっき層の部分までエッチング除
去する工程。 ▲１０▼回路部をエッチングレジストめっき層迄エッチ
ング除去して出来た回路凹部に光感光性絶縁材を埋め込
み乾燥硬化する工程。 ▲１１▼ビアパターン上に付着した光感光性の絶縁材を
露光現像して除去するとともにエッチングレジスト層も
除去し，ビアパターンの表面を活性化する工程。 ▲１２▼以上の工程をコアー基板の片面又は両面に，１
回又は複数回繰り返し行うことによって得られるビルド
アッププリント配線板の製造法。1. A method of manufacturing a build-up printed wiring board, comprising the following manufacturing steps (1) to (12). A step of conducting a conductive film treatment on a core substrate of a printed wiring board. A step of coating a thick-film photoresist on a core substrate that has been subjected to a conductive film treatment. Process of baking and developing the first circuit pattern of a printed wiring board on a core substrate coated with a thick-film photoresist to form a concave pattern. Copper plating, metal etching resist plating, copper plating on the formed concave pattern portion Performing a three-layer pattern plating. A step of removing a thick photoresist film on which three-layer pattern plating has been performed. A step of coating a photosensitive insulating agent so as to embed the circuit pattern portion on which the three-layer pattern plating has been performed, and drying and curing the insulating material. A step of exposing and developing the photosensitive insulating material adhered on the circuit pattern when the photosensitive insulating material is coated; Forming an etching resist layer on the via pattern in order to form a via pattern portion by etching for conducting the upper circuit and the lower circuit in the circuit pattern portion; A step of etching and removing a portion other than the formed via pattern portion up to a portion of a metal etching resist plating layer of three-layer plating. {Circle around (10)} A step of embedding a photosensitive insulating material into a circuit concave portion formed by etching the circuit portion up to the etching resist plating layer and drying and curing the same. (11) A step of activating the surface of the via pattern by exposing and developing the photosensitive insulating material attached to the via pattern by exposing and developing, and also removing the etching resist layer. (12) The above steps are performed on one or both sides of the core substrate.
A method for producing a build-up printed wiring board obtained by repeating the process one or more times.