JP2001028343A - 薄膜処理方法及び液晶表示装置 - Google Patents

薄膜処理方法及び液晶表示装置

Info

Publication number
JP2001028343A
JP2001028343A JP11201300A JP20130099A JP2001028343A JP 2001028343 A JP2001028343 A JP 2001028343A JP 11201300 A JP11201300 A JP 11201300A JP 20130099 A JP20130099 A JP 20130099A JP 2001028343 A JP2001028343 A JP 2001028343A
Authority
JP
Japan
Prior art keywords
electron beam
reaction chamber
gas
sample
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11201300A
Other languages
English (en)
Inventor
Kenichi Chiyabara
健一 茶原
Kenichi Kizawa
賢一 鬼沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11201300A priority Critical patent/JP2001028343A/ja
Publication of JP2001028343A publication Critical patent/JP2001028343A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】試料を処理するためのガスの圧力に対する制約
をなくし、ガスの分解による低分子活性種を発生により
化学反応を促進させて試料の純度を向上させる。 【解決手段】ガス導入口18からガスを導入してアノー
ド24とカソード22間にアーク放電を発生させてプラ
ズマを生成し、このプラズマから電子ビーム34を引き
出し、この電子ビーム34を減圧室12を介して反応室
14内に導き、反応室14内のガスに電子ビーム34を
照射してプラズマ50を生成し、このプラズマ50によ
り基板48に処理を施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜処理工程に係
り、特に、電子ビームをガスに照射し、ガスの一部を分
解して低分子活性種を発生させることにより化学反応を
促進させて試料の純度を向上するに好適な薄膜処理工程
に関する。
【0002】
【従来の技術】従来、プラズマ処理装置として、プラズ
マ化学気相成長装置,プラズマドライエッチング装置が
知られている。これらの装置は、反応ガスを収納する容
器内に一対の電極を相対向させて平行に配置するととも
に、一方の電極上に試料として基板を配置し、平行平板
の電極間に高周波あるいは直流の電圧を印加してガスを
電離し、このガスの電離により電極間にプラズマを発生
させて、基板に成膜処理やエッチング処理などを施すよ
うに構成されている。例えば、プラズマ化学気相成長法
及びこれを用いた処理装置についてはエレクトロケミカ
ルソサイアティ(1974年,19頁)に、プラズマド
ライエッチング法及びこれを用いた処理装置については
エレクトロケミカルソサイアティ(1974年,19
頁)に、プラズマエッチング技術,電子材料(1978
年,54〜59頁が知られている)。
【0003】
【発明が解決しようとする課題】従来技術では、単一の
容器内に電極やプラズマを収納するようになっているの
で、平行平板の電極間で均一な放電をさせるために、容
器内のガス圧が数Pa(パスカル)から数10Paに制
限されている。すなわち、容器内のガス圧を設定値より
高くすると、平行平板の電極間で均一な放電ができなく
なり、局部に集中した放電が生じ、基板に均一な成膜処
理を施すことができない。逆に、容器内のガス圧を設定
値より低くすると、放電が不安定になるかあるいは全く
放電しない状態となり、基板に成膜処理を施すことが困
難になる。
【0004】本発明の目的は、試料を処理するためのガ
スの圧力に対する制約をなくし、これによりガスの分解
による低分子活性種を発生させることにより化学反応を
促進させて試料の純度を向上するに好適な薄膜処理工程
を提供することにある。
【0005】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、電子ビームを発生する電子ビーム源と、
試料とともにガスを収納しガスが満たされた雰囲気中に
前記電子ビームを導入してガスを電離しこのガスの電離
によりプラズマを生成して試料に処理を施す反応室と、
前記電子ビーム源と前記反応室との間に配置されて両者
を分離するとともに前記電子ビーム源からの電子ビーム
を前記反応室に導く電子ビーム伝送路を形成する分離手
段とを備えてなる薄膜処理工程を構成したものである。
前記薄膜処理工程を構成するに際しては、分離手段の代
わりに、前記反応室のガス圧よりも圧力が低い空間部と
して前記電子ビーム源と前記反応室との間に配置されて
前記電子ビーム源からの電子ビームを前記反応室に導く
減圧室を設けることができる。さらに、反応室として、
電子ビーム源からの電子ビームを前記試料に照射して前
記試料を加熱する機能を有するもので構成することがで
きる。
【0006】前記各プラズマ処理装置を構成するに際し
ては、以下の要素を付加することができる。
【0007】(1)前記電子ビーム源は、電子ビームの
ビーム径を絞る電界レンズを有し、前記電界レンズは単
一の電子ビームを発生してなり、前記減圧室内には前記
電界レンズを通過した電子ビームのビーム径を絞る磁界
レンズが配置されてなる。
【0008】(2)前記電子ビーム源は、電子ビームの
ビーム径を絞る電界レンズを有し、前記電界レンズは単
一の電子ビームを発生してなり、前記減圧室を複数室備
え、前記各減圧室は互いに隣接して配置され、前記各減
圧室内には前記電界レンズを通過した電子ビームまたは
他の減圧室内を通過した電子ビームのビーム径を絞る磁
界レンズが配置されてなる。
【0009】(3)前記電子ビームの照射に伴う前記試
料の帯電量を調整する帯電量調整手段と、前記処理室内
のプラズマに含まれる正イオンの前記試料への流入によ
る中和量を調整する中和量調整手段とを備えてなる。
【0010】(4)前記電子ビーム源は、ガスを導入し
て貯留する容器と、パルス信号に応答して前記容器内に
アーク放電を発生させるとともに熱電子を放出して前記
容器内にプラズマを生成する一対の電極と、前記一対の
電極間に印加するパルス信号のパルス幅とパルス間隔を
調整するパルス信号調整手段と、電圧の印加により前記
容器内から電子ビームを引き出す複数の引出電極と、前
記複数の引出電極間に印加する電圧を調整する電圧調整
手段とを備えてなり、前記反応室には、前記反応室のガ
ス圧を調整するガス圧調整手段が接続されてなる。
【0011】(5)前記反応室には、前記試料の周囲に
磁場を形成して前記反応室内のプラズマを前記試料の被
処理面側に閉じ込める磁性体が配置されてなる。
【0012】(6)前記ガスに少なくとも、SiF4
SiCl4 ,SiH4 ,MgCl3,SiBr4 ,MgB
3 ,AlCl3 ,PCl3 ,PBr3 ,PH3,Ti
Cl4,CrCl3 ,CuCl2 ,CCl4 ,Cu2Cl
2 ,GeCl4 ,AsCl3,AsH3 ,ZrF3 ,A
gCl,AgBr,InCl3 ,InBr3,SnC
4,NdCl3 ,LaCl3 ,CeCl3 ,PrCl
3 ,SmCl3 ,SmCl2,EuCl3 ,EuCl2
GdCl3 ,TbCl3 ,DyCl3 ,HoCl3 ,E
rCl3 ,TmCl3 ,YbCl3 ,LuCl3 ,CO
2 ,B26、GeH4,SiI4 ,AsO3 ,Si34
CH4 ,O2 ,N2 ,N2O,Si(OCH3)3,Si2
6 ,Si(OC25)4 ,Si(OC37)4,Si(OC4
9)4,Si38,SiF(OC25)3,SiH22,S
iH2Cl2 ,SiHCl3 ,SiI4 の何れかを用い
る。
【0013】(7)基板上の試料への処理工程を、チャ
ンバー内壁がSiコートされたチャンバー内で行う。
【0014】前記した手段によれば、電子ビーム源と反
応室とが分離手段あるいは減圧室によって分離されてい
るので、処理用のガスの存在する反応室のガス圧を、例
えば、成膜,エッチング,酸化,窒化などのプラズマ処
理に最適な任意のガス圧に設定することができる。試料
を処理するためのガスの圧力に対する制約をなくすこと
により、ガスの分解による低分子活性種の密度を発生さ
せることにより化学反応を促進させて試料の純度を向上
するに好適な薄膜処理工向上させ膜の純度を向上するこ
とができる。例えば、SiF4 ガスによるSi膜の形成
において、活性種はSi+ ,SiF+ ,SiF2 +,Si
3 +等が生成するが、Si+ ,SiF+生成比が高くな
り活性度が向上するため、形成するSi膜への不純物取
り込み量が減少する。また、この方法により、膜表面の
平坦性、或いは連続成膜時の多層膜界面の平坦性が向上
する。処理ガスを変更することで、液晶素子,半導体素
子,太陽電池素子等に用いられる、半導体膜,n型又は
p型にドーピングされた半導体膜,絶縁膜,電極膜等を
連続成膜可能である。また、チャンバー内壁がSiコー
トされたチャンバー内で基板上の試料の処理を行うこと
で、不純物に影響されやすいSi半導体素子への不純物
混入量が安定し、安定した電気特性のSi半導体素子の
形成が可能となる。また、電子ビームの照射に伴う試料
の帯電量を調整するとともに反応室内のプラズマに含ま
れる正イオンの試料への流入による中和量を調整するこ
とで、試料の電位を制御することができ、試料の表面に
電子ビームに起因する帯電が生じて放電破壊が生じるの
を未然に防止することが可能になる。さらに、反応室に
配置された磁性体の磁場により、反応室内のプラズマを
試料の被処理面側に閉じ込めることで、試料表面のプラ
ズマ密度を高めて電子ビームによる帯電を減らすことが
できる。
【0015】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
【0016】(実施例1)図1は本発明の薄膜処理工程
の一実施形態を行うプラズマ処理装置の縦断面図であ
る。図1において、プラズマ処理装置は、プラズマ化学
気相成長装置として、電子ビーム源10,減圧室12,
反応室14を備えて構成されており、反応室14上に減
圧室12を介して電子ビーム源10が配置されている。
電子ビーム源10は、プラズマ生成室を構成する容器1
6を備えており、容器16は、軸方向の一端が閉塞さ
れ、他端が開口された箱型形状に形成されている。この
容器16の上部側にはガス導入口18が形成されてお
り、このガス導入口18から容器16内にヘリウムガス
あるいは水素ガスが導入されるようになっている。ガス
導入口18の両側の壁には複数の絶縁材20が壁を貫通
した状態で固定されており、各絶縁材20には、タング
ステンからなるカソード(マイナスの電極)22が挿入
されている。各カソード22は熱フィラメントとしてマ
イナスの直流電源に接続されており、各カソード22か
らは熱電子が放出されるようになっている。また容器1
6の内壁面にはアノード(プラスの電極)24が設けら
れており、このアノード24はプラスの直流電源に接続
されている。そしてアノード24とカソード22との間
に直流電源から直流電圧が印加されると、各電極間にア
ーク放電が発生し、容器16内に単一のプラズマが形成
されるようになっている。また容器16の外周側には磁
性体として複数の永久磁石26が配置されている。各永
久磁石26はN極とS極が交互になるように、すなわ
ち、相隣接する他の永久磁石26の磁極が互いに異なる
ように並べられ、各永久磁石26によって多極磁界が形
成されるようになっている。そしてこの多極磁界によっ
て、容器16内に形成された単一のプラズマが容器16
内に閉じ込められるようになっている。一方、容器16
の開口端側には複数の引出電極28,30が互いに離れ
て、例えば、1〜5mm程度の絶縁距離を保って配置され
ている。引出電極28はマイナスの直流電源に接続さ
れ、引出電極30は接地されており、各引出電極28,
30には複数の引出電極孔32が形成されている。引出
電極孔32は、例えば、直径が3mmのものが300個形
成されている。そして容器16内にプラズマが生成され
た状態で、引出電極28,30間に直流電圧が印加され
ると、プラズマから電子ビーム34が引き出されるよう
になっている。この場合、各引出電極孔32から電子ビ
ーム34が引き出されることにより、容器16内のプラ
ズマから300本の電子ビーム34が引き出されること
になる。引き出される電子ビーム34のエネルギーは、
例えば、約1keVであり、300本の電子ビーム34
によって1000mAの出力電子ビーム量を有する電子ビー
ム34が減圧室12内に引き出される。減圧室12は、
電子ビーム源10と反応室14との間に配置されて両者
を分離するとともに電子ビーム源10からの電子ビーム
34を反応室14に導く電子ビーム伝送路を形成する分
離手段として、直方体形状に形成されており、排気口3
6が真空ポンプに接続されている。すなわち減圧室12
は、反応室14のガス圧よりも圧力が低い空間部とし
て、真空ポンプにより、反応室14のガス圧の1/10
程度に圧力が保たれている。また減圧室12と反応室1
4との境界となる隔壁38には直径3mmの電子ビーム通
過孔40が300個形成されており、300本の電子ビー
ム34が各電子ビーム通過孔40を介して反応室14に
導入されるようになっている。また、隔壁38に各電子
ビーム通過孔40を形成するに際しては、機械加工によ
って形成することも可能であるが、反応室14と減圧室
12との差圧を大きくすることで、真空ポンプの負担を
小さくするためには、隔壁38に直径1mm以下の孔を3
00個開けることが望ましい。しかし、300本の電子
ビーム34を全て偏芯させずに確実に各電子ビーム通過
孔40を通過させることは機械加工によるアライメント
では困難である。そこで、本実施形態においては、反応
室14,減圧室12,電子ビーム源10を組み立てた
後、平板上の隔壁38に向けて、電子ビーム源10から
の電子ビーム34を照射し、電子ビーム34によって電
子ビーム通過孔40を穿孔することとしている。この方
法を採用することで、電子ビーム通過孔40の直径を電
子ビーム34のビーム径とほぼ同じにすることができる
とともに、電子ビーム34の偏芯をゼロにすることがで
きる。
【0017】一方、反応室14は、高さ50cm,横80
cm,奥行き80cmの直方体の部屋として構成されてお
り、反応室14の底部側にはガス導入口42と排気口4
4が形成されている。そして反応室14内には、ガス導
入口42から、処理ガスとして、例えば四フッ化シリコ
ンガスを用いたときには、基板48に成膜処理が施され
る。すなわち基板48を成膜に最適な温度に加熱するこ
とで、プラズマで分解された材料、例えば、Siの薄膜
を基板48上に成長させることができる。反応室14内
のガスの一部は排気口44から排出されるようになって
いる。この排気口44は真空ポンプに接続されており、
真空ポンプの作動により、反応室14内のガス圧は、例
えば、1〜10Pa程度に維持されるようになってい
る。また反応室14のほぼ中央部には基板ホルダ46が
固定されており、基板48とともにガスが収納された反
応室14内にガスが満たされ、この雰囲気中に300本
の電子ビーム34が導入されると、ガスが電離しプラズ
マ50が生成され、このプラズマ50によって基板48
にSiの薄膜が形成される。プラズマに含まれる活性種
Si+ ,SiF+ ,SiF2 +,SiF3 +の比は6:1
5:2:1であり、Si+,SiF+ 生成比が高い結果と
なった。表1に、基板温度を20,200,400℃と
した場合のSi膜の構造,結晶性,電界効果移動度を調
べた結果を示す。
【0018】
【表1】
【0019】これらのSi膜の組成分析を2次イオン質
量分析(SIMS)により行った。その結果、膜の形成
条件に依らず以下のような結果が得られた。Si+,S
iO+が検出され、SiO+ は厚さ約1nの表面酸化層
によるものであり、膜内部の酸素含有量は6×1017cm
-3であった。検出された他の微量元素は炭素,窒素,フ
ッ素,水素で、その含有量はそれぞれ、5×1017c
m-3,3×1017cm-3,7×1017cm-3,7×1017cm
-3であり、各不純物含有量が7×1017cm-3以下という
高純度なSi膜が形成された。ナトリウム,塩素は検出
限界である。膜表面の断面TEM像の観察から、表面酸
化膜と内部のSi膜との界面は、数原子層でSi膜から
表面酸化層に変化しており、良好なSi酸化膜/Siの
界面が形成された。成膜後にガス導入孔42から酸素ガ
スを導入し、積極的にSi膜の表面を酸化した試料につ
いての、断面TEM像を観察から、表面酸化膜と内部の
Si膜との界面は、同様に数原子層でSi膜から表面酸
化層に変化しており、表面酸化層の膜厚が増加している
ことがわかった。これは、酸素ガス処理をした膜のSIMS
測定で、表面でのSiO+ 検出結果の増加と一致する。
Si酸化膜/Siの界面は半導体素子の電機特性の安定
性に、特にメタル/酸化物/半導体(MOS)構造,相
補型MOS(CMOS)構造素子において重要である。
これらの理想的Si酸化膜/Si界面を持つSi酸化
膜、或いは理想的Si酸化膜/Si膜は、この上層への
プラズマCVD法によるSiO2 膜形成の下地膜として
も有効である。また、表1の基板温度の低い場合のアモ
ルファス膜にエキシマレーザー、例えばXeClエキシ
マレーザー(波長308nm)を照射すれば、低いプロ
セス温度で高純度な多結晶Si膜を作製することも可能
である。
【0020】また、窒素ガスが導入されればプラズマ5
0によって基板48上の薄膜に窒化処理が施される。さ
らに電子ビーム34を基板48に照射することで、アニ
ール効果を高めることができる。すなわち、電子ビーム
34が基板48に照射されると、電子ビーム34によっ
て基板48が加熱されるので、基板48の結晶性を高め
ることができる。また基板48に電子が帯電することを
利用して、プラズマ50に含まれる正のイオンを基板4
8に向けて加速させることができるとともに、基板48
上に帯電した電子を正のイオンで中和することもでき
る。また、基板ホルダ46に高周波電圧を印加し、ガス
として反応室14内にフッ素系や塩素系の化合物ガスを
導入すると、基板48に対して方向性のあるエッチング
処理を施すことができる。本実施形態によれば、電子ビ
ーム源10と反応室14との間に減圧室12を設け、電
子ビーム源10と反応室14とを減圧室12によって分
離するようにしたため、ガスの存在する反応室14内の
ガス圧をプラズマ処理に最適な任意のガス圧に設定する
ことができる。これによりガスの分解による低分子活性
種を発生させることにより化学反応を促進させて試料の
純度を向上させることができる。
【0021】(実施例2)次に本発明の第2実施形態を
図2にしたがって説明する。本実施形態は、図1に示す
熱フィラメント方式の代わりに、マイクロ波方式による
電子ビーム源52を用いたものであり、他の構成は図1
と同様であるので、電子ビーム源52の構成についての
み説明する。電子ビーム源52は、カソード22の代わ
りに、容器16の上部側に、マイクロ波導波管54が接
続されて構成されている。このマイクロ波導波管54に
は、マイクロ波電源(図示省略)からマイクロ波が導入
されるようになっており、容器16内に導入された水素
ガスあるいはヘリウムガスにマイクロ波が照射されると
容器16内にプラズマが生成されるようになっている。
そしてこのプラズマは引出電極28,30によって電子
ビームとして減圧室12に引き出されるようになってい
る。本実施形態においても、マイクロ波を用いてプラズ
マを生成し、このプラズマから電子ビーム34を引き出
すことができるため、前記実施形態と同様に、電子ビー
ム源52と反応室14との間に減圧室12を設けること
で、反応室14内のガス圧を任意に設定することができ
る。
【0022】(実施例3)次に、本発明の第3実施形態
を図3にしたがって説明する。本実施形態におけるプラ
ズマ処理装置は、電子ビーム源56,減圧室58,60
を備えて構成されており、処理室を構成する大気の中に
基板48,基板ホルダ46が配置されている。電子ビー
ム源56は、水素ガスあるいはヘリウムガスを収納する
容器62を備え、容器62の一端にはタングステンフィ
ラメント62が設けられ、容器62の他端には電界レン
ズ66が配置されている。この電子ビーム源56は、容
器62の内壁に設けられたアノード(図示省略)とフィ
ラメント64との間に直流電圧が印加されるとともに容
器62内に水素ガスあるいはヘリウムガスが導入される
ことにより、容器62内に単一のプラズマを生成し、引
出電極28,30と同一の機能を有する電界レンズ66
によってプラズマから単一の電子ビーム68を引き出す
とともに、電子ビーム68のビーム径を絞るように構成
されている。減圧室58,60は電子ビーム68を伝送
するための電子ビーム伝送路を形成する部屋として構成
されており、各減圧室58,60にはそれぞれ磁界レン
ズ70,72が電界レンズ66と同心条に配置されてい
る。各磁界レンズ70,72は、例えば、ソレノイドコ
イルで構成されており、ソレノイドコイルから発生する
磁場を電子ビーム68に与えて、電子ビーム68のビー
ム径を絞るように構成されている。そして電子ビーム6
8は、磁界レンズ70,72でビーム径が絞られた状態
で、ビーム通過孔74,76を通過して基板48上に照
射されるようになっている。なお電子ビーム孔74,7
6は減圧室58,60の隔壁78,80にそれぞれ電子
ビーム68を照射することで形成するようになってい
る。また各減圧室58,60はそれぞれ排気口82,8
4を介して真空ポンプに接続されており、各真空ポンプ
の作動により、減圧室58,60は指定のガス圧に維持
されている。
【0023】本実施形態において、減圧室58,60内
のガス圧を順次大気圧よりも低くすることで、基板48
を大気圧の雰囲気中で処理することができる。この場
合、単一の電子ビーム68を基板48上に照射している
ため、基板48を電子ビーム68と交差する方向に移動
させることで基板48の全面に渡って処理を施すことが
できる。なお、基板48が配置された領域のうちガスや
プラズマが満たされた領域は反応室と同一の機能を構成
することになる。本実施形態においては、電子ビーム6
8が基板48に照射されているため、アニール効果を高
めることができる。またプラズマに含まれるプラスイオ
ンが基板48に流入することで基板48に帯電した電荷
を中和することができ、基板48の帯電を防止すること
ができる。本実施形態においては、タングステンフィラ
メント64あるいはLaB6 (ランタン)を加熱して熱
電子を発生させ、この熱電子を直接引き出して電子ビー
ム68を生成することもできる。また、本実施形態にお
いては、減圧室として二つの減圧室58,60を設けて
いるため、多段の差動排気で真空ポンプの負担を軽減す
ることができる。
【0024】(実施例4)次に、本発明の第4実施形態
を図4にしたがって説明する。本実施形態は、電子ビー
ム源として、パルス電子ビーム源86を用い、パルス電
子ビーム源86から単一または300本のパルス電子ビ
ーム88を発生させるとともに、基板48の背面側に、
複数の永久磁石90を相対向させて配置し、各永久磁石
90によってマグネトロン磁場92を形成し、反応室1
4内のプラズマを基板48の被処理面側(表面側)に閉
じ込めるようにしたものである。パルス電子ビーム源8
6は、単一のパルス電子ビーム88を発生するときには
電子ビーム源56を用い、複数のパルス電子ビーム88
を発生させるときには電子ビーム源10を用いて構成す
ることができる。この場合、電界レンズまたはアノード
24とカソード22間に100〜200V程度のパルス
信号を周期的に印加し、周期的にパルスアーク放電を発
生させる。そしてパルス信号を発生するパルス信号発生
器のパルス幅とパルス間隔をパルス信号発生器のパルス
信号調整手段によって調整する。すなわち、電界レンズ
66やアノード24,カソード22に印加されるパルス
信号の印加時間はパルス電子ビーム88のパルス幅にな
り、あるパルス信号の印加時間と次のパルス信号の印加
時間の間隔はパルス電子ビーム88のパルス間隔になる
ため、パルス信号発生器から発生するパルス信号のパル
ス幅とパルス信号の発生間隔を、例えば、電源の入り切
りのタイミングや電源オン時間等で調整する。また、電
界レンズ66またはアノード24とカソード22に印加
するパルス信号の電圧を調整することで、パルス電子ビ
ーム88のエネルギーを調整する。例えば、2枚の電極
間に約1kVの電圧を印加することにより、約1keV
のエネルギーで、300本のパルス電子ビーム88によ
って1000mAの出力パルス電子ビーム量を有するパ
ルス電子ビームとして引き出すことができる。さらに、
反応室14内にガスを流入するときのガス流量をニード
ル弁(図示省略)により調整するとともに、反応室14
内のガスを排出する排気系に設けられたゲートバルブ
(図示省略)の開閉の程度を調整することで、反応室1
4内のガス圧を調整する。本実施形態において、反応室
14内の圧力を大気圧よりも減圧することができるとと
もに、マグネトロン磁場92により基板48表面のプラ
ズマ密度を高めてパルス電子ビーム88による帯電を減
らすことができる。また、本実施形態においては、パル
ス電子ビーム88のエネルギーとパルス幅およびパルス
間隔を調整するとともに、反応室14内のガス圧を調整
して基板48の帯電量と反応室14内のプラズマに含ま
れる正イオンの基板48への流入による中和量を調整し
て基板48の電位を制御することができるため、基板4
8の表面にパルス電子ビーム88が照射されることに起
因して帯電が生じ、この帯電に伴って放電破壊が発生す
るのを防止することができる。また、前記各実施形態に
おいては、反応室と減圧室を有するものについて述べた
が、ガス圧の低い条件下では、反応室14と減圧室12
を同一の部屋にすることも可能である。
【0025】(実施例5)図5は、実施例1から6の方
法で作製したSi膜を用いて周辺駆動回路とTFTアクテ
ィブマトリックスを同一基板上に集積した、表示装置全
体の等価回路である。画素部150およびTFT151
と、これを駆動する垂直走査回路153,一走査線分の
ビデオ信号を複数のブロックに分割して時分割的に供給
するための水平走査回路154,ビデオ信号Dataを供
給するデータ信号線Vdr1,Vdg1,Vdb1,…、ビデオ信
号を分割ブロック毎に画素部へ供給するスイッチマトリ
ックス回路155および、ゲート配線156,ドレーン
配線157からなる。図6および図7に本実施例のTF
Tアクティブマトリックス部の単位画素の平面図および
断面図を示す。図13中A−A′で示した点線部での断
面構造が図7に対応する。アクティブマトリックスはガ
ラス基板上に形成したゲート配線156と、これに交差
するように形成されたドレーン電極157と、これらの
電極の交差部付近に形成されたTFT151と、前記T
FTのソース電極158に保護絶縁膜159に設けたコ
ンタクトホール160と介して接続された画素電極16
1とから構成される。画素電極161の他端は保護絶縁
膜に設けたコンタクトホール160と介して容量電極1
62に接続され、容量電極162は隣接するゲート電極
86との間で付加容量を形成している。A−A′断面は
下から、ガラス基板168,バッファ層169,真性半
導体層100,低抵抗n型半導体層102,高抵抗n型
半導体層103,ゲート絶縁膜104,スルーホール部
105,ソース電極158,ドレーン配線157,層間
絶縁膜106,コンタクトホール160,第一のゲート電極
107,第二のゲート電極108からなる。図8は、液
晶表示装置の駆動回路に使用される、本発明の工程で形
成したSi膜を適用したCMOS型薄膜トランジスタ(TF
T)の断面図である。図中左側はCMOS周辺駆動回路
のn型TFTを、右側はCMOS駆動回路に用いられる
p型TFTを示す。TFTはガラス基板110上に形成
されたバッファ絶縁膜111の上に形成されている。バ
ッファ層111はSiO2 膜であり、ガラス基板110
からの不純物の拡散を防止する役割を持つ。バッファ絶
縁膜111上に真性多結晶Si(poly−Si)膜120が
形成され、その真性poly−Si膜120に一対の高抵抗
のn型poly−Si層121および一対の高抵抗p型poly
−Si層122が接している。さらにこれら一対の高抵
抗poly−Si層121,122のそれぞれに低抵抗のn
型poly−Si層123およびp型poly−Si層124が
接している。これら一連のpoly−Si層の上にはSiO
2 からなるゲート絶縁膜125を介して、Alからなる
第1のゲート配線126が形成されており、この第1の
ゲート配線を被覆するようにNbからなる第2のゲート
電極127が形成されている。上記部材全部を被覆する
ようにSiO2 からなる層間絶縁膜128が形成され、
層間絶縁膜に設けたコンタクトホールを介してドレイン
電極およびソース電極130が前記低抵抗n型poly−S
i層123、に接続されている。素子全体はSi34
らなる保護絶縁膜131によって被覆されている。前記
一対の高抵抗poly−Si層121あるいは122は第1
のゲート配線126のパターンに対して自己整合的に形
成されている。即ち、真性poly−Si層120と高抵抗
poly−Si層121あるいは122の境界と第1のゲー
ト電極126のパターン端の位置が一致している。ま
た、前記第2のゲート電極127の一部と前記高抵抗po
ly−Si層121,122の一部はゲート絶縁膜を介して
重畳されている。このように、ゲート電極の一部と高抵
抗poly−Si層121、121の一部を重畳し高抵抗po
ly−Si層121,122の抵抗をゲート電極により低
下させることにより高抵抗poly−Si層121,1
22の横方向電界を緩和し素子の信頼性が向上する。ま
た、本実施例では第1のゲート電極126に抵抗の低い
Alを用いたので、配線抵抗に起因する信号遅延を小さ
くでき表示装置の大面積化,高精細化を達成できる。さ
らに、Alを高融点金属であるNbで被覆することによ
り、熱処理工程によるAlのヒロック成長を抑制できる
ので上層配線との短絡不良を防止できる効果がある。本
実施例では、実施例1から4に示した方法で形成した高
純度なSi膜,酸化Si膜を用いた。TFTの基本的特
性である電界効果移動度,フラットバンド電圧,しきい
値電圧を求めた。電界効果移動度は真性シリコンの結晶
性を反映し大きい程よく、フラットバンド電圧は絶縁膜
中の不純物による固定電荷量と関係し小さい程よく、し
きい値電圧はトランジスタの動作電圧を示し低い程よ
い。電界効果移動度,フラットバンド電圧,しきい値電
圧は、それぞれ272cm2/Vs,1.2V,0.8Vであ
り、高純度な膜により非常に良好なデバイス特性が得ら
れていることがわかる。図9は、液晶表示装置の駆動回
路に使用される、本発明の工程で形成したSi膜を適用
したCMOS型薄膜トランジスタ(TFT)の別の例の
断面図である。本実施例は前記第1の実施例とほぼ同様
な構成を有するが、第2のゲート電極127が第1のゲ
ート電極126の側面にのみ形成され、側面でコンタク
トしている点が第1の実施例とは異なる。また、本実施
例では第1のゲート電極にNbを第2のゲート電極にN
bNを用いた。このような、側面にのみ電極を形成する
ことは、基板全面にNbNを形成後、これを異方性の強
いリアクティブイオンエッチング法によりエッチングす
ることにより達成される。機能的には第2のゲート電極
127は第1のゲート電極126に接続されている点
は、第1の実施例と同様であるので同様に高抵抗poly−
Si層121,122内の横方向電界を緩和し素子の信
頼性が向上する効果がある。また、本実施例の構造では
第2のゲート電極127を加工するためのホトレジスト
形成工程が不要である。アルカリ金属等の不純物はTF
T特性に悪影響を及ぼすが、特に液晶表示装置の製造に
おいてはガラス基板が大きいため、基板の洗浄不足等で
基板表面に付着した不純物が素子部に拡散混入し易い。
酸化シリコン膜の密度が約2.3 であるのに対し、窒化
シリコン膜の密度は約3.0 であり、この緻密な窒化シ
リコン膜を下地層に用いれば、ガラス基板からの不純物
の拡散が防止できる。下地層の構成は、窒化シリコン膜
単層,酸化シリコン膜上層/窒化シリコン膜下層,窒化
シリコン膜上層/酸化シリコン膜下層,窒化シリコン膜
上層/酸化シリコン膜中間層/窒化シリコン膜下層とで
きる。図10,図11はそれぞれ窒化シリコン膜上層2
00/酸化シリコン膜下層201,窒化シリコン膜上層
202/酸化シリコン膜中間層203/窒化シリコン膜
下層204の場合の素子断面である。上述のように、こ
れらの膜は高純度な膜で構成され、界面も良好な多層構
造を有する。
【0026】
【発明の効果】以上説明したように、本発明の薄膜処理
工程によれば、電子ビーム源と処理室とが分離手段ある
いは減圧室によって分離されているので、処理用のガス
の存在する反応室のガス圧をプラズマ処理に最適な任意
のガス圧に設定することができ、ガスの分解による低分
子活性種を発生により化学反応を促進させて試料の純度
を向上させることができる。また、電子ビームの照射に
伴う試料の帯電量を調整するとともに処理室内のプラズ
マに含まれる正イオンの試料への流入による中和量を調
整することで、試料の電位を制御することができ、試料
の表面に電子ビームに起因する帯電が生じて放電破壊が
生じるのを未然に防止することが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示す薄膜処理装置の縦
断面図である。
【図2】本発明の第2実施形態を示す電子ビーム源の要
部断面図である。
【図3】本発明の第3実施形態を示すプラズマ処理装置
の縦断面図である。
【図4】本発明の第4実施形態を示す要部模式図であ
る。
【図5】液晶表示装置の全体構成図。
【図6】液晶表示装置の画素の平面図。
【図7】液晶表示装置の画素の断面図。
【図8】液晶表示装置に用いられる薄膜トランジスタの
断面模式図。
【図9】液晶表示装置に用いられる薄膜トランジスタの
断面模式図。
【図10】液晶表示装置に用いられる薄膜トランジスタ
の断面模式図。
【図11】液晶表示装置に用いられる薄膜トランジスタ
の断面模式図。
【符号の説明】
10…ビーム源、12,58,60…減圧室、14…反
応室、16…容器、18…ガス導入口、22…カソー
ド、24…アノード、26,90…永久磁石、28,3
0…引出電極、34…電子ビーム、40…通過孔、46
…基板ホルダ、48…基板、50…プラズマ、52,5
6…電子ビーム源、54…マイクロ波導波管、66…電
界レンズ、70,72…磁界レンズ、86…パルス電子
ビーム源、88…パルス電子ビーム、89…パルス電子
ビーム容器、91…マグネトロン磁界、92…2次電子
ビーム、93…Siイオン、94…ガス供給、95…ガ
ス供給容器、100…真性半導体層、102…低抵抗n
型半導体層、103…高抵抗n型半導体層、104,1
25…ゲート絶縁膜、105…スルーホール部、106
…層間絶縁膜、107…第一のゲート電極、108…第
二のゲート電極、110…ガラス基板、111…バッフ
ァ絶縁膜、120…真性多結晶Si(poly−Si)膜、
121…高抵抗n型poly−Si層、122…高抵抗p型
poly−Si層、123…低抵抗n型poly−Si層、12
4…低抵抗p型poly−Si層、126…第1のゲート配
線、127…第2のゲート電極、128…層間絶縁膜、
130…ドレイン電極およびソース電極、131…保護
絶縁膜、150…画素部、151…TFT、153…垂直
走査回路、154…水平走査回路、155…スイッチマ
トリックス回路、156…ゲート配線、157…ドレー
ン配線、158…ソース電極、159…保護絶縁膜、1
60…コンタクトホール、161…画素電極、162…
容量電極、168…ガラス基板、169…バッファ層、
200,202…窒化シリコン膜上層、201…酸化シ
リコン膜下層、203…酸化シリコン膜中間層、204
…窒化シリコン膜下層。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA24 JA37 MA08 MA15 MA19 PA01 5F045 AA08 AB02 AB32 AC01 AC02 AC03 AC04 AC05 AC08 AC09 AC17 BB16 DP04 EH04 EH06 EH16 EH19 5F110 AA01 AA03 AA08 AA26 BB02 BB04 CC02 DD02 DD13 DD14 DD17 EE03 EE04 EE14 FF02 GG02 GG13 GG35 HM17 HM18 NN03 NN23 NN24 PP03 PP04 QQ11

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】電子ビーム源を有する電子ビームを発生す
    る工程と、試料とともにガスを収納し、前記電子ビーム
    の導入によるガスの電離により生成したプラズマを基板
    上の試料に照射する反応室を有した処理工程と、前記電
    子ビーム源と前記反応室との間に配置されて両者を分離
    するとともに前記電子ビーム源からの電子ビームを前記
    反応室に導く電子ビームの伝送路によって、電子ビーム
    を伝送する工程とを有する薄膜処理工程。
  2. 【請求項2】前記ガスが少なくとも、SiF4 ,SiC
    4 ,SiH4 ,MgCl3 ,MgBr3 ,AlC
    3 ,PCl3 ,PBr3 ,PH3 ,TiCl4,Cr
    Cl3,CuCl2 ,CCl4 ,Cu2Cl2 ,GeCl
    4 ,AsCl3 ,AsH3 ,ZrF3 ,AgCl,Ag
    Br,InCl3,InBr3,SnCl4,NdCl3
    LaCl3 ,CeCl3 ,PrCl3 ,SmCl3 ,S
    mCl2 ,EuCl3,EuCl2 ,GdCl3 ,TbC
    3 ,DyCl3 ,HoCl3 ,ErCl3 ,TmCl
    3 ,YbCl3 ,LuCl3 ,CO2 ,B26,GeH
    4 ,SiI4 ,AsO3 ,Si34,CH4 ,O2 ,N
    2 ,N2O,Si(OCH3)3,Si26,Si(OC25)
    4,Si(OC37)4,Si(OC49)4,Si38,S
    iBr4 ,SiF(OC25)3,SiH22,SiH2
    2 ,SiHCl3 ,SiI4 の何れかを含む薄膜処理
    方法。
  3. 【請求項3】電子ビーム源を有する電子ビームを発生す
    る工程と、試料とともにガスを収納し、前記電子ビーム
    の導入によるガスの電離により生成したプラズマを基板
    上の試料に照射する反応室を有した処理工程と、前記電
    子ビーム源と前記反応室との間に配置されて反応室のガ
    ス圧力よりも低圧力の空間部である減圧室を有する電子
    ビームを前記反応室に導く工程とを有する薄膜処理方
    法。
  4. 【請求項4】電子ビーム源を有する電子ビームを発生す
    る工程と、試料とともにガスを収納し、前記電子ビーム
    の導入によるガスの電離により生成したプラズマを基板
    上の試料に照射する反応室を有した処理工程と、前記電
    子ビームを前記試料に照射して前記試料を加熱する工程
    と、前記電子ビーム源と前記反応室との間に配置されて
    反応室のガス圧力よりも低圧力の空間部である減圧室を
    有する電子ビームを前記反応室に導く工程とを有する薄
    膜処理方法。
  5. 【請求項5】前記電子ビームを発生する工程は、電子ビ
    ームのビーム径を絞る電界レンズを有し、前記電界レン
    ズは単一の電子ビームを発生してなり、前記減圧室内に
    は前記電界レンズを通過した電子ビームのビーム径を絞
    る磁界レンズが配置されてなることを特徴とする請求項
    1〜4のいずれかに記載の薄膜処理方法。
  6. 【請求項6】前記電子ビームを発生する工程は、電子ビ
    ームのビーム径を絞る電界レンズを有し、前記電界レン
    ズは単一の電子ビームを発生してなり、前記減圧室を複
    数室備え、前記各減圧室は互いに隣接して配置され、前
    記各減圧室内には前記電界レンズを通過した電子ビーム
    または他の減圧室内を通過した電子ビームのビーム径を
    絞る磁界レンズが配置されてなることを特徴とする請求
    項1〜5のいずれかに記載の薄膜処理方法。
  7. 【請求項7】前記電子ビームの照射に伴う前記基板上の
    試料の帯電量を調整する帯電量調整の工程と、前記処理
    室内のプラズマに含まれる正イオンの前記基板上の試料
    への流入による中和量を調整する中和量調整する工程と
    からなることを特徴とする請求項1〜6のいずれかに記
    載の薄膜処理方法。
  8. 【請求項8】前記電子ビームを発生する工程は、ガスを
    導入して貯留する工程と、パルス信号に応答して前記容
    器内にアーク放電を発生させるとともに熱電子を放出し
    て前記容器内にプラズマを生成する一対の電極間に印加
    するパルス信号のパルス幅とパルス間隔を調整するパル
    ス信号調整の工程と、電圧の印加により前記容器内から
    電子ビームを引き出す複数の引出電極に印加する電圧を
    調整する電圧調整の工程からなり、反応室のガス圧を調
    整するガス圧を調整する工程とを特徴とする請求項1〜
    6のいずれかに記載の薄膜処理方法。
  9. 【請求項9】前記反応室での反応工程において、前記試
    料の周囲に磁場を形成して前記反応室内のプラズマを前
    記試料の被処理面側に閉じ込める工程があることを特徴
    とする請求項1〜8のいずれかに記載の薄膜処理方法。
  10. 【請求項10】前記基板上の試料への処理工程が、チャ
    ンバー内壁がSiコートされたチャンバー内で行われる
    請求項1〜9のいずれかに記載の薄膜処理方法。
  11. 【請求項11】少なくとも一方が透明な一対の基板と、
    この基板に挟持された液晶層と、前記一対の基板の一方
    の基板にはマトリクス状に配置されたシリコン膜,酸化
    シリコン膜を用いた複数の半導体素子を有する液晶表示
    装置であって、前記シリコン膜,前記酸化シリコン膜の
    少なくとも一方が請求項1から10の工程で作製された
    シリコン膜又は酸化シリコン膜であることを特徴とする
    液晶表示装置。
  12. 【請求項12】請求項11の液晶表示装置であって、前
    記シリコン膜又は酸化シリコン膜であることを特徴とす
    る液晶表示装置。
JP11201300A 1999-07-15 1999-07-15 薄膜処理方法及び液晶表示装置 Pending JP2001028343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11201300A JP2001028343A (ja) 1999-07-15 1999-07-15 薄膜処理方法及び液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11201300A JP2001028343A (ja) 1999-07-15 1999-07-15 薄膜処理方法及び液晶表示装置

Publications (1)

Publication Number Publication Date
JP2001028343A true JP2001028343A (ja) 2001-01-30

Family

ID=16438718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11201300A Pending JP2001028343A (ja) 1999-07-15 1999-07-15 薄膜処理方法及び液晶表示装置

Country Status (1)

Country Link
JP (1) JP2001028343A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049746A1 (fr) 2000-12-18 2002-06-27 Mitsubishi Rayon Co., Ltd. Module à membrane en fibres creuses, procédé de fabrication, et carter à cet effet
CN110612365A (zh) * 2017-05-19 2019-12-24 昭和电工株式会社 电化学制造锗烷的方法
CN113164899A (zh) * 2018-12-12 2021-07-23 株式会社日立制作所 纳米孔形成方法及分析方法
WO2023199892A1 (ja) * 2022-04-13 2023-10-19 株式会社SteraVision 液晶パネル、光スイッチング素子及び液晶パネル用基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153078A (en) * 1980-04-30 1981-11-26 Matsushita Electric Works Ltd Transom containing lighting device for opening for porch,window and others
JPH0392204U (ja) * 1990-01-11 1991-09-19
JPH1069806A (ja) * 1996-08-29 1998-03-10 Matsushita Electric Works Ltd 照明器具付玄関ドア
JP2000027350A (ja) * 1998-07-13 2000-01-25 Sekisui Chem Co Ltd 照明器具付き庇

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153078A (en) * 1980-04-30 1981-11-26 Matsushita Electric Works Ltd Transom containing lighting device for opening for porch,window and others
JPH0392204U (ja) * 1990-01-11 1991-09-19
JPH1069806A (ja) * 1996-08-29 1998-03-10 Matsushita Electric Works Ltd 照明器具付玄関ドア
JP2000027350A (ja) * 1998-07-13 2000-01-25 Sekisui Chem Co Ltd 照明器具付き庇

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049746A1 (fr) 2000-12-18 2002-06-27 Mitsubishi Rayon Co., Ltd. Module à membrane en fibres creuses, procédé de fabrication, et carter à cet effet
CN110612365A (zh) * 2017-05-19 2019-12-24 昭和电工株式会社 电化学制造锗烷的方法
CN110612365B (zh) * 2017-05-19 2022-04-05 昭和电工株式会社 电化学制造锗烷的方法
CN113164899A (zh) * 2018-12-12 2021-07-23 株式会社日立制作所 纳米孔形成方法及分析方法
WO2023199892A1 (ja) * 2022-04-13 2023-10-19 株式会社SteraVision 液晶パネル、光スイッチング素子及び液晶パネル用基板の製造方法
JP7393066B2 (ja) 2022-04-13 2023-12-06 株式会社SteraVision 液晶パネル及び光スイッチング素子

Similar Documents

Publication Publication Date Title
US6424008B1 (en) Memory device having a floating gate
US5672541A (en) Ultra-shallow junction semiconductor device fabrication
TWI505352B (zh) 產生負離子電漿用之處理系統
JPH10163123A (ja) イオン注入方法および半導体装置の製造方法
JP5116357B2 (ja) シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法
KR100730352B1 (ko) 이온 도핑 장치, 이온 도핑 방법 및 반도체 장치
JPS63194326A (ja) 半導体装置の製造方法
JPH03269940A (ja) イオン注入装置及びそれを用いた半導体集積回路装置の製造方法
JP2001028343A (ja) 薄膜処理方法及び液晶表示装置
JP2007287451A (ja) イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法
JP5827499B2 (ja) 装置の表面処理方法
US7011993B2 (en) Transistor and method for manufacturing the same
JP3612280B2 (ja) 薄膜形成法とその薄膜及びそれを用いた平面表示装置
JP4037149B2 (ja) イオンドーピング装置及びイオンドーピング方法
JP2001028342A (ja) 薄膜形成方法および液晶表示装置
JP2003003265A (ja) プラズマ試料処理法、薄膜及び平面表示装置
JP4184846B2 (ja) イオン注入装置用イオン発生装置
JPH08293279A (ja) 非質量分離型イオン注入装置
JP2002203860A (ja) 薄膜処理方法とそれを用いたトランジスタの製法
US6123774A (en) Apparatus and method of manufacturing semiconductor element
JPH0855818A (ja) 半導体素子の製造装置及び製造方法
JP4553076B2 (ja) 半導体装置の製造方法
JP2753018B2 (ja) 薄膜トランジスターの製造方法
JPH01243359A (ja) プラズマドーピング方法
JP3535825B2 (ja) 半導体装置の作製方法