JP2001028338A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 金属元素を用いて結晶化した半導体膜から金
属元素を効率よく除去する。 【解決手段】 ＴＦＴの半導体膜のソース又はドレイン
の少なくとも一方において、リン又はアンチモンの深さ
方向の濃度分布は、濃度が１×１０²⁰atoms/cm³以下で
ある領域が厚さ５nm以上あり、最大値が５×１０¹⁹atom
s/cm³ 以上とする。この濃度分布とすることにより、５
００〜６５０℃の熱アニールをすることにより、チャネ
ル形成領域内の金属元素がソース又はドレインへと拡散
して、ゲッタリングされるとと同時に、濃度が１×１０
²⁰atoms/cm³ 以下である領域を核にしてソース／ドレイ
ン領域が再結晶化される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は、結晶性半導体膜
を用いて半導体装置を作製する方法に関する。なお、本
発明の半導体装置は、薄膜トランジスタやＭＯＳトラン
ジスタなどの素子だけでなく、これら絶縁ゲート型半導
体素子で構成された半導体回路を有する電子機器や、ア
クティブマトリクス基板でなる電気光学表示装置（代表
的には、液晶表示装置、ＥＬ表示装置）を備えたパーソ
ナルコンピュータやデジタルカメラ等の電子機器をもそ
の範疇とする。

【０００２】

【従来の技術】 現在、半導体膜を用いた半導体素子と
して、薄膜トランジスタ（ＴＦＴ）が知られている。Ｔ
ＦＴは、アクティブマトリクス型液晶表示装置の画素部
のスイッチング素子として用いられている。近年半導体
層に非晶質シリコン膜よりも高移動度の多結晶シリコン
膜を用いてＴＦＴを製造できるようになり、ＴＦＴの高
移動度化がすすんだ。この結果、画素部だけでなくドラ
イバ回路を同一基板上に作製することが可能になった。

【０００３】従来、多結晶シリコン膜を形成するには、
ＣＶＤ法で基板温度を高くして多結晶シリコン膜を直接
成膜する方法と、非晶質シリコンをＣＶＤ法やスパッタ
法で成膜し、６００〜１１００℃の温度で２０〜４８時
間加熱して固相状態で結晶化する方法や、エキシマレー
ザーを照射して非晶質シリコン膜を溶融し再結晶化する
方法が知られている。基板に直接多結晶シリコン膜を成
膜するよりも、非晶質シリコン膜を結晶化した多結晶シ
リコン膜のほうが結晶粒が大きく、作製した半導体素子
の特性も良好である。

【０００４】加熱処理によって結晶化する場合、ガラス
基板を用いると、結晶化のプロセス温度の上限は６００
℃程度になり、結晶化工程に長時間要することになる。
また６００℃という温度はシリコンを結晶化する最低の
温度に近く、５００℃以下になると、工業的な時間で結
晶化させることは不可能である。

【０００５】結晶化時間を短縮するには、高い歪点を有
する石英基板を用いて、加熱温度を１０００℃程度に上
げればよいが、石英基板はガラス基板に比較して非常に
高価であり、大面積化は困難である。一方ガラス基板は
安価であり大面積化が容易という長所をもつが、耐熱性
が低いという短所をもつ。アクティブマトリクス型の液
晶表示装置に広く用いられるコーニング７０５９ガラス
はガラス歪点が５９３℃であり、６００℃以上の温度で
数時間の加熱することは、基板が反ったり、撓んだりす
ることが危惧される。このためコーニング７０５９ガラ
スのようなガラス基板が利用できるように、結晶化プロ
セスの低温化、時短化が要求されている。

【０００６】エキシマレーザーによる結晶化技術はプロ
セスの低温化、時短化を可能にした技術の１つである。
エキシマレーザー光は基板に熱的な影響を殆ど与えず
に、１０００℃前後の熱アニールに匹敵するエネルギー
を短時間で半導体膜に与えることができ、また高い結晶
性の半導体膜を形成することができる。しかしながら、
エキシマレーザーは照射面のエネルギー分布がばらつい
ているため、得られた結晶性半導体膜の結晶性を均一に
することが困難であり、ＴＦＴ素子ごとの特性を均一に
することに困難が伴う。

【０００７】そこで、本出願人は加熱処理を用いつつ結
晶化温度を低温化するための技術を鋭意研究して、その
成果を特開平６−２３２０５９号公報、特開平７−３２
１３３９号公報等に開示している。上記公報の技術は、
結晶化を促進する金属元素を僅かに非晶質シリコン膜に
添加した状態で熱アニールして、結晶性シリコン膜を得
るものである。本結晶化技術によって、４５０〜６００
℃、４〜１２時間の熱アニールで結晶性シリコンを形成
することが可能になった。

【０００８】

【発明が解決しようとする課題】しかしながら、この結
晶化技術では結晶化を促進するために使用した金属元素
が結晶性シリコン膜に残存しているという問題がある。
金属元素はシリコン膜の半導体特性を損なうため、ＴＦ
Ｔの特性の安定性、信頼性を損なう原因となる。

【０００９】この問題を解消するため、本発明者は結晶
性シリコン膜から結晶化促進元素を除去する技術（ゲッ
タリング技術）を開発し、特開平10-270363号に開示し
ている。その技術とは、結晶性シリコン膜にリンを選択
的に添加して熱アニールすることものである。熱アニー
ルよって、リンが添加されていない領域のニッケルはリ
ン添加領域へと拡散し、この領域で捕獲され、この結果
臨画添加されていない領域の金属元素濃度が低下する。
熱アニール温度はガラス基板が耐え得る６００℃以下と
することができた。しかし処理時間が十数時間要すると
いう欠点がある。またリン添加領域を形成するため、素
子形成可能な領域が制限されてしまい、高集積化を阻む
原因となっている。

【００１０】本発明の目的は、上述した問題点を解消し
て、金属元素を用いて結晶性シリコン膜を形成する技術
において、金属元素の除去を高効率化し、また高集積化
も実現するための技術を提供することにある。

【００１１】

【課題を解決するための手段】上述した問題点を解消す
るために、本発明では、結晶化を促進する金属元素を用
いて半導体膜を結晶化した後、結晶化した半導体膜に選
択的に１５族元素、具体的にはリン又はアンチモンを添
加し熱アニールし、１５族元素が添加されなかった領域
中に含まれる金属元素を１５族元素を添加した領域に拡
散させて、捕獲する（ゲッタリングする）。

【００１２】金属元素を減少させるべき領域（被ゲッタ
リング領域）から、金属元素を吸い取り捕獲する１５族
元素を添加した領域（ゲッタリング領域）が離れている
ほど、金属元素の拡散距離が長くなるため、除去に時間
を要することとなる。そのため、本発明では、ゲッタリ
ング領域を被ゲッタリング領域にできるだけ近づけるこ
とを特徴の１つとする。

【００１３】本発明において、結晶化を促進する金属元
素を用いて結晶化される半導体は非晶質部分を有する半
導体である。半導体とは、具体的にはシリコンを主成分
とする半導体、またはゲルマニウムを主成分とする半導
体、またはシリコンとゲルマニウムの化合物半導体であ
り、その結晶性は非晶質、微結晶である。微結晶とは数
nm〜数十nmの大きさの結晶粒を含む微結晶と非晶質の混
相である。また、半導体膜は１０〜１５０nmの厚さに成
膜すればよく、プラズマＣＶＤ法、減圧ＣＶＤ法等の化
学的気相法や、スパッタ法等の物理的気相法で成膜す
る。

【００１４】結晶化を促進する金属元素とは、特にシリ
コンの結晶化を促進する触媒的な作用を持つ元素であ
り、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒ、Ｐｔ、Ｃｕ、Ａｕから選んだ１つの元素又は複数の
元素を用いることができる。Ｎｉ（ニッケル）が結晶化
を促進する効果が最も高い。

【００１５】結晶化を促進する金属元素を半導体膜に導
入するには、イオンドーピング法、イオン注入法、拡散
法等によって金属元素を半導体膜に添加する方法を用い
ることができる。あるいは、金属元素を含む膜を半導体
膜の上面又は下面に形成してもよい。金属元素を含む膜
を形成するには、ＣＶＤ法、スパッタリング法、蒸着
法、スピナーなどを用いた塗布法を用いればよい。上記
金属元素を含む膜は、当該金属元素膜や、その金属化合
物でなる膜、典型的にはシリサイドでなる膜を形成すれ
ばよい。例えば、金属元素にＮｉを用いた場合には、ニ
ッケル膜やニッケルシリサイド膜を成膜すればよい。

【００１６】また、塗布法を用いる場合には、臭化ニッ
ケルや、酢酸ニッケル、蓚酸ニッケル、炭酸ニッケル、
塩化ニッケル、沃化ニッケル、硝酸ニッケル、硫酸ニッ
ケル等のニッケル塩を溶質とし、水、アルコール、酸、
アンモニアを溶媒とする溶液、又はニッケル元素を溶質
とし、ベンゼン、トルエン、キシレン、四塩化炭素、ク
ロロホルム、エーテルから選ばれた溶媒とする溶液を用
いることができる。あるいは、ニッケルが完全に溶解し
ていなくとも、ニッケルが溶媒中に分散したエマルジョ
ンの如き材料を用いてもよい。

【００１７】または酸化膜形成用の溶液にニッケル単体
あるいはニッケルの化合物を分散させ、ニッケルを含有
した酸化膜を形成する方法でもよい。このような溶液と
しては、東京応化工業株式会社のＯＣＤ(Ohka Diffusio
n Source）を用いることができる。このＯＣＤ溶液を用
いれば、被形成面上に塗布し、２００℃程度で焼成する
ことで、簡単に酸化シリコン膜を形成できる。他の金属
元素についても同様である。

【００１８】ここで、金属元素を含む膜の成膜と半導体
膜の成膜はどちらが先でも良く、半導体膜を先に成膜す
れば、結晶化促進する金属元素を含む膜は半導体膜の上
に形成され、後にすれば結晶化促進する金属元素を含む
膜は半導体膜の下に形成されることになる。

【００１９】金属元素を含む膜は半導体膜に接して形成
される場合でだけでなく、半導体膜と金属元素膜を含む
膜の間に数nm〜１０nm程度の厚さの酸化膜や、自然酸化
膜等が存在してもよい。下記に述べる半導体膜の結晶化
工程において、金属元素を含む膜から半導体膜内に、金
属元素が拡散できる状態であればよく、酸化膜や、自然
酸化膜の厚さが数nm〜１０nm程度であれは、結晶化に問
題はない。

【００２０】非晶質部分を含む半導体膜を結晶化するに
は、熱アニール、光アニールにより半導体膜を加熱し
て、金属元素をシリコンやゲルマニウムを反応させつ
つ、金属元素を半導体膜内を移動（核酸）させる。金属
元素は移動しつつ、非晶質状態にある分子鎖に触媒的な
作用を及ぼし、半導体膜を結晶化させる。金属元素の作
用に関して、本出願人は特開平6-244103号公報、特開平
6-244104号公報等で開示している。

【００２１】金属元素と接しているシリコンは金属元素
と結合し、シリサイドが形成される。そして、シリサイ
ドと非晶質状態のシリコン結合が反応して、結晶化が進
行することが分かった。これは、結晶化促進する金属元
素とシリコンの原子間距離が単結晶シリコンの原子間距
離に非常に近いためであり、Ｎｉ−Ｓｉ間距離が単結晶
Ｓｉ−Ｓｉ間距離と最も近く、０．６％ほど短い。

【００２２】Ｎｉを用いて非晶質シリコン膜を結晶化さ
せる反応をモデル化すると、Ｓｉ［ａ］−Ｎｉ（シリサ
イド）＋Ｓｉ［ｂ］−Ｓｉ［ｃ］（非晶質）→Ｓｉ
［ａ］−Ｓｉ［ｂ］（結晶性）＋Ｎｉ−Ｓｉ［ｃ］（シ
リサイド）という反応式で表すことができる。反応式に
おいて、［ａ］、［ｂ］、［ｃ］という指標はＳｉ原子
位置を表している。

【００２３】この反応式は、シリサイド中のＮｉ原子が
非晶部分のシリコンのＳｉ［ｂ］原子と置換するため
に、Ｓｉ［ａ］−Ｓｉ［ｂ］間距離が単結晶とほぼ同じ
になることを示している。また、Ｎｉが半導体膜内を拡
散しつつ、結晶成長させていることを示している。

【００２４】結晶化反応を進行させるためのエネルギー
を与えるには、加熱炉において４５０℃以上の熱アニー
ルを行えばよい。熱アニール温度の上限は６５０℃とす
る。６５０℃を越えると、結晶化を促進する金属元素と
反応しない部分でも半導体膜の結晶化が進行してしま
い、結晶粒を大きくすることができず、また粒径もばら
ついてしまう。

【００２５】また、加熱炉内での加熱処理と同等に固相
成長させるな方法として、赤外光を照射する光アニール
を用いることができる。赤外光による光アニールとして
は、波長０．６〜４μｍ、より好ましくは０．８〜１．
４μｍにピークをもつ赤外光を数十〜数百秒照射するＲ
ＴＡ法が知られている。赤外光に対する吸収係数が高い
ため、赤外光の照射によって半導体膜は８００〜１１０
０℃に短時間で加熱される。しかし、ＲＴＡ法は照射時
間が長くなるため、基板に熱が吸収されて易く、ガラス
基板を用いる場合には基板の反りに注意が必要である。

【００２６】ところで、上記の結晶化のモデルを示す反
応式は、結晶化が終了した時点で、ＮｉはＳｉと結合し
た状態で、移動した終端（又は、結晶成長の先端）に局
在していることを示している。つまりＮｉＳｉ_x で表さ
れるシリサイド化した状態で結晶化後の膜内に不規則に
分布している。このようなシリサイドの存在は、ＦＰＭ
（５０％ＨＦと５０％Ｈ₂ Ｏ₂ を１：１で混合したエッ
チャント）で、結晶化したシリコン膜を３０秒程度でエ
ッチングすることにより確認できる。エッチングによっ
てシリサイドがあった部分は穴となる。

【００２７】本発明では、結晶化された半導体膜内に存
在する金属元素を除去（ゲッタリング）するために、１
５族元素を半導体膜に選択的に添加して熱アニールする
ことにより、１５族元素が添加されなかった領域の金属
元素濃度を減少させる。アニール温度は５００〜８５０
℃、より好ましくは５５０〜６５０℃とし、アニール時
間は１〜１２時間とする。

【００２８】結晶化を促進する金属元素を低減させる領
域（被ゲッタリング領域）は、チャネル形成領域となる
領域を少なくとも含んでいる。チャネル形成領域の特性
によって、スイッチング特性や移動度の値が大きく左右
される。チャネル形成領域中に結晶化促進する金属元素
が残存したままであると半導体の特性が損なわれ、素子
の安定性や信頼性を損なう原因となる。

【００２９】更に、被ゲッタリング領域に、チャネル形
成領域となる領域に加えて、チャネル形成領域と接合す
る低濃度不純物領域を含ませることは好ましい。低濃度
不純物領域は逆バイアス電圧を印加したときのリーク電
流を低減させたり、ホットキャリヤによる劣化を抑制す
るために形成する領域である。そのため、低濃度不純物
領域に残存する結晶化促進する金属元素を減少させるこ
とにより、リーク電流の低減に関して、安定性、信頼性
のある素子を作製することが可能である。なお、低濃度
不純物領域とは、ソース／ドレインの導電型を決める不
純物の濃度が、ソース領域やドレイン領域よりも低い領
域であって、その不純物濃度は１×１０ ¹⁶〜１×１０¹⁹
atoms/cm³である。

【００３０】ゲッタリング領域に添加する１５族元素の
濃度は、半導体膜内に残存する結晶化を促進する金属元
素の濃度の１０倍程度とする。金属元素濃度が１０¹⁸〜
１０ ²⁰atoms/cm³オーダーであると、再現性よく結晶化
が行える。このオーダーで結晶化を促進する金属元素が
残存するため、ゲッタリング領域のリン又はアンチモン
の濃度は１０¹⁹〜１０²²atoms/cm³のオーダーであれば
よい。リン（Ｐ）、アンチモン（Ａｓ）は、シリコンや
ゲルマニウムでなる半導体にｎ型の導電型を付与するた
めｎ型不純物であり、上記の濃度範囲でゲッタリング領
域に含まれるため、リン又はアンチモンを添加した半導
体でなるゲッタリング領域は半導体素子のｎ型不純物領
域として用いることができる。

【００３１】そこで、本発明では、半導体素子の半導体
膜に金属元素を捕獲するためのリン又はアンチモンを添
加した領域が含まれるようにする。この構成によって、
ゲッタリング領域がチャネル形成領域に近づくことなる
と同時に、半導体膜において素子形成可能な領域が広が
るため、集積化が容易になる。

【００３２】例えば、ｎチャネル型ＴＦＴにおいて、ｎ
型のソース領域またはドレイン領域の少なくとも一方
に、ゲッタリング領域となる１５族元素添加領域が含ま
れるようにすればよい。ゲッタリング領域は少なくとも
ソース領域となる領域又はドレイン領域となる領域の大
きさがあれば、チャネル形成領域及び低濃度不純物領域
内の金属元素を十分除去することができる。もちろんゲ
ッタリング領域が広ければ広いほど、熱アニールを低温
化、時短化できる。

【００３３】リン、アンチモンを半導体膜に添加するに
は、質量分離を伴わないプラズマドーピング法や質量分
離を伴うイオン注入法等の気相法が挙げられる。このよ
うな添加方法を用いた場合、元素が添加された領域の結
晶性は損なわれる。上述したように、金属元素をゲッタ
リングするために利用した領域は、半導体素子の半導体
膜に設けられたｎ型の高濃度不純物領域やｐ型の高濃度
不純物領域に含まれるため、これらの結晶性を回復する
（再結晶化させる）必要がある。本発明は、結晶性を回
復する工程を、金属元素をゲッタリングするための熱ア
ニール工程と兼ねるため、５００〜６５０℃程度の熱ア
ニールによって、ｎ型の不純物領域が再結晶化できるよ
うにリン、アンチモンを添加する。

【００３４】添加する不純物の濃度が高くなるほど結晶
性が損なわれるため、その再結晶化しにくくなる。この
ため本発明では、再結晶化するように、ゲッタリング領
域において、半導体膜の厚さ方向のリン又はアンチモン
の濃度分布を規定した。図１は本発明のゲッタリング領
域の１５族元素の深さ方向の濃度プロファイル（深さ方
向の濃度分布）の一例であり、縦軸は濃度を示し、横軸
は半導体膜の深さを示し、半導体膜の表面をゼロにとっ
ている。

【００３５】金属元素をゲッタリングでき、かつソース
やドレインとして機能できるように、１５族元素の濃度
の最大値を５×１０¹⁹atoms/cm³以上とし、具体的には
１×１０²⁰〜１×１０²²atoms/cm³ の範囲にある。同時
に、再結晶化させるために、深さ（下地膜との界面から
の厚さ）５nm以上にわたって、代表的には５nm〜２０nm
にわたって、濃度が１×１０²⁰atoms/cm³ 以下となるよ
うにする。即ち、ゲッタリング領域において、１×１０
²⁰atoms/cm³ 以下となる層（図１において、斜線で示す
領域）の厚さｄが５nm以上、代表的には５nm〜２０nm存
在すればよい。１５族元素濃度が１×１０²⁰atoms/cm³
以下の部分は、半導体の結晶性が大きく損なわれていな
いため、この部分を核にして、ゲッタリング領域全体を
再結晶化をすることができる。また結晶核として機能さ
せるため、この領域の厚さｄを５nm以上、５nm〜２０nm
とする。

【００３６】更に本発明では、ゲッタリング領域にはリ
ンのような１５族元素だけでなく、１３族元素をも添加
することにより、リンやアンチモンのみよりも高いゲッ
タリング効果が得られることが判明している。本発明人
は、このゲッタリング技術を特開平11-54760号に開示し
ている。１３族元素を１５族元素よりも高濃度に添加す
ることにより、より高いゲッタリング効果が得られる。
しかし１３族元素の濃度が１５族元素よりも低い場合に
は、金属元素をゲッタリングすることができなかった。
また１３族元素のみでも金属元素をゲッタリングするこ
とができなかった。１３族元素の濃度が１５族元素より
も高い半導体は、ｐ型の導電型を示す半導体であり、半
導体素子のｐ型不純物領域として利用できる。

【００３７】このため、ｐチャネル型ＴＦＴのソース領
域またはドレイン領域の少なくとも一方が、金属元素を
ゲッタリングするためのｐ型の不純物領域を含むように
することができる。ｐ型のソース／ドレインを形成する
ために使用される１３族元素はボロンであり、ゲッタリ
ングの効果が高い。

【００３８】本発明でゲッタリング領域として用いるｐ
型不純物領域はリン（又はアンチモン）ともにボロンが
添加されているが、ボロンの原子量は、シリコンやゲル
マニウムよりも小さいため、ボロンのドーピングによっ
て、結晶化された半導体膜の結晶性はあまり損なわれな
いと考えられる。そのため、ゲッタリング領域のボロン
の濃度プロファイルは、ゲッタリング効果が得られるよ
うに、１５族元素よりも高濃度であればよい。他方、１
５族元素の濃度プロファイルは、図１を用いて説明した
ｎ型不純物領域おける１５族元素の濃度プロファイルの
条件を満たすようにする。

【００３９】リン、アンチモン、ボロンの濃度プロファ
イルを測定するには、ＳＩＭＳ（質量二次イオン分析）
を用いればよい。図２はＳＩＭＳによって測定したリ
ン、ボロンの濃度プロファイルを示す。図２は、ゲッタ
リング領域に用いるｐ型のシリコン膜におけるリン、ボ
ロンの濃度プロファイルの一例であり、シリコン膜の厚
さはおよそ５０nm程度である。リン、ボロンはイオンド
ーピング法で添加された。ドーピングガスには、リンは
ホスフィンを用い、ボロンはジボランを用いた。いずれ
のガスも水素で希釈されている。加速電圧はリン、ボロ
ンとも１０keVであり、設定ドーズ量はリンは１．５×
１０¹³ions/cm² 、ボロンは７．８×１０^{1 4}ions/cm²と
した。

【００４０】ゲッタリングのための熱アニールにより、
１５族元素が添加されなかった領域は金属元素が除去さ
れる。例えば金属元素としてニッケルを使用した場合、
ゲッタリング後に、上述したＦＰＭ処理を行ったが、１
５族元素が添加されなかった領域に穴が発生しなくなっ
た。またＳＩＭＳによる測定では金属元素の濃度を５×
１０¹⁷atoms/cm³ 以下、更に２×１０¹⁷atoms/cm³ 以下
にまで低減することができる。

【００４１】なお、現状ではＳＩＭＳによる検出下限が
２×１０¹⁷atoms/cm³ 程度であるため、それ以下の濃度
を調べることはできない。しかしながら、本明細書に示
すゲッタリング工程によって、少なくとも１×１０¹⁴〜
１×１０¹⁵atoms/cm³ 程度にまで、結晶化促進する金属
元素は低減されるものと推定される。このように金属元
素が低減された半導体でチャネル形成領域を構成するこ
とにより、ＴＦＴの信頼性を高めることができる。

【００４２】他方、金属元素をゲッタリングしたｎ型の
不純物領域やｐ型の不純物領域は、金属元素の濃度が１
×１０¹⁸atoms/cm³ 以上、１×１０¹⁸〜１×１０²¹atom
s/cm ³ となる。金属濃度はＳＩＭＳによる測定値の最大
値で定義される。

【００４３】例えば結晶化を促進する金属元素がＮｉ、
ゲッタリング領域にリン（Ｐ）を添加したｎ型不純物領
域を用いた場合には、ｎ型不純物領域にゲッタリングさ
れたニッケルはＮｉＰ₁ 、ＮｉＰ₂ Ｎｉ₂ ・・・という
結合状態で存在する。この結合状態は非常に安定である
ため、金属元素をゲッタリングした領域がソース領域や
ドレイン領域に含まれていても、ＴＦＴの動作にほとん
ど影響しない。

【００４４】さらに、金属元素をゲッタリングしたｎ型
又はｐ型の不純物領域は上述した濃度プロファイルで１
５族元素、１３族元素が添加されているため、５００〜
６５０℃の熱アニールにより、結晶性が回復される。

【００４５】また本発明において、結晶化促進する金属
元素の低減するための熱アニールの前に、結晶化した結
晶性半導体膜にレーザー光又はレーザー光と同等の強度
をもつ強光（例えば、ハロゲンランプから発する赤外光
線や、紫外線ランプから発する紫外光）を用いたによる
光アニールを行うことによって、この熱アニールを低温
化、時短化することができる。

【００４６】金属元素はＮｉＳｉ_x の如く、分子と結合
した状態で半導体膜内に分布している。光アニールのエ
ネルギーにより分子の結合が断たれて、結晶化促進する
金属元素は原子状態にされる、あるいは分子の結合エネ
ルギーが低下されるため、半導体膜内に残存している金
属元素は結晶性半導体膜内を移動しやすい状態となると
考えられる。

【００４７】

【発明の実施の形態】図を用いて、本発明の実施形態を
説明する。

【００４８】［実施形態１］図３、図４を用いて、本実
施形態を説明する。本実施形態はｎチャネル型ＴＦＴの
製造工程に関するものであり、ソース領域となる領域及
びドレイン領域となるｎ型の高濃度不純物領域をゲッタ
リング領域に用いる。

【００４９】図３（Ａ）に示すように、基板１０を用意
し、基板１０表面に下地膜１１を形成する。基板１０に
は、絶縁性基板、例えばガラス基板、石英基板、セラミ
ック（結晶性ガラスともいう）等、単結晶シリコン基
板、Ｃｕ基板、Ｔa 、Ｗ、Ｍｏ、Ｔｉ、Ｃｒ等の高融点
金属材料又はこれら金属元素を含む合金や化合物（例え
ば、窒化タンタル等の窒素系合金や、タングステンシリ
サイド等の珪化物）からなる基板等の導電性基板を用い
ることができる。

【００５０】下地膜１１は、半導体素子内に基板から不
純物が拡散するのを防ぐ機能や、基板１０上に形成され
る半導体膜や金属膜の密着性を高め、剥離を防止する機
能を有する。下地膜１１には、ＣＶＤ法などで成膜した
酸化シリコン膜や、窒化シリコン膜、窒化酸化シリコン
膜等の無機絶縁膜が使用できる。例えば、単結晶シリコ
ン基板を使用した場合には、熱酸化によってその表面を
酸化して下地膜を形成することができる。また、石英基
板や単結晶シリコン基板などの耐熱性基板を用いた場合
には、非晶質シリコン膜を成膜して熱酸化してもよい。

【００５１】更に、下地膜１１として、タングステン、
クロム、タンタル等の高融点金属の被膜や、窒化アルミ
ニウム、窒化ボロン、ＤＬＣ（Diamond Like Carbo
n）、アルミナ等の高い伝導度を有する被膜を上記の無
機絶縁膜で被覆した多層膜を用いてもよい。この場合に
は、半導体装置で発生した熱が下地膜１１によって放射
されるため、半導体装置の動作が安定になる。

【００５２】下地膜１１表面に接して非晶質部分を有す
る半導体膜を成膜する。ここでは、減圧ＣＶＤ法で非晶
質シリコン膜１２を５５nmの厚さに成膜する。（図３
（Ａ））

【００５３】次に、非晶質部分を有する半導体膜に結晶
化促進する金属元素を導入する。ここでは、金属元素と
してニッケルを用い、スピナーを用いた塗布法によって
非晶質シリコン膜１２表面にニッケルを含む膜１３を形
成する。

【００５４】スピナーによって、ニッケル酢酸塩溶液を
非晶質シリコン膜１２表面に塗布し、この状態を数分間
保持する。スピナーを用いて乾燥することによって、金
属元素を含む膜としてニッケルを含む膜１３が形成され
る。ニッケルを含む膜１３は必ずしも完全な膜とは限ら
ないが、膜状でなくても問題はなく、ニッケル酢酸塩溶
液のニッケルの濃度は１ppm以上、より好ましくは１０p
pm以上であれば実用になる。

【００５５】ここでは、ニッケル酢酸塩溶液を塗布する
前に、非晶質シリコン膜表面の濡れ性をよくするため、
ＵＶ光を照射してごく薄い数nm程度の酸化シリコン膜を
形成する。酸化シリコン膜が薄いため、ニッケルを含む
膜１３からニッケルが酸化シリコン膜を通過して非晶質
シリコンと反応させることが可能である。（図３
（Ｂ））

【００５６】加熱炉において、ニッケルが導入された非
晶質シリコン膜１２を熱アニールして結晶化させて、結
晶性シリコン膜１４を形成する。ここでは、窒素雰囲気
において、５５０℃、８時間熱アニールする。非晶質シ
リコン膜１２の表面全体にニッケル元素が接するため、
ニッケルは基板表面にほぼ垂直にシリコン膜表面から下
地膜へ向かって移動する。シリコン膜１２はニッケルの
移動に伴って結晶化が進行し、その方向に結晶が成長す
る。（図３（Ｃ））

【００５７】次に、結晶性シリコン膜１４において、Ｔ
ＦＴのソース領域及びドレイン領域となる領域を含む領
域に、１５族元素、ここではリン（Ｐ）を添加する。図
３（Ｄ）において、点線で囲まれた矩形の領域１８がＴ
ＦＴの半導体層となる素子形成領域である。

【００５８】ここでは、素子形成領域１８において、半
導体層のチャネル形成領域及び低濃度不純物領域となる
領域をマスク１５で覆う。マスク１５としては、酸化シ
リコン、窒化シリコン酸窒化シリコン膜等の無機絶縁
膜、レジストなどが使用できるが、チャネル形成領域と
接することになるため無機絶縁膜が好ましい。ここでは
厚さ１００nmの酸化シリコン膜を成膜し、パターニング
してマスク１５を形成する。ここでマスク１５を形成す
る前に、結晶性シリコン膜１４をエキシマレーザーによ
り光アニールする。

【００５９】イオンドーピング装置によって、選択的に
リンを添加して、結晶性シリコン膜１４にリン添加領域
１６を形成する。リンの濃度プロファイルが先に図１を
用いて説明したプロファイルに含まれようにするため、
ドーピング条件はドーピングガスに水素で５％に希釈し
たホスフィンを用い、加速電圧１０kV、設定ドーズ量
１．５×１０¹⁴ions/cm² とする。ここで、リンが添加
されなかった領域を便宜上、非添加領域１７と呼ぶ。
（図３（Ｄ））

【００６０】次に、結晶性シリコン膜１４を熱アニール
して、非添加領域１７のニッケルをリン添加領域１６に
ゲッタリングさせる。ここでは、アニール温度６００
℃、アニール時間８時間とする。熱アニールにより、非
添加領域１７内のニッケルは、矢印で示すようにリン添
加領域に向かって移動し、リン添加領域１６のリンと結
合する。非添加領域１７のニッケル濃度は２×１０¹⁷at
oms/cm³ 以下になる。更に熱アニールにより、リン添加
領域１６はドーピング時に損傷した結晶性が回復され、
添加されたリンが活性化される。（図４（Ａ））

【００６１】マスク１５を除去した後、結晶性シリコン
膜１４を島状にパターニングし、島状半導体膜を形成す
る。なお、ゲッタリングのための熱アニールの前にマス
クを除去してもよい。リン添加領域１６はＴＦＴのｎ型
不純物領域２０、２１になるようにパターニングされ、
非添加領域１７は、チャネル形成領域及び低濃度不純物
領域が形成される領域２３となる。（図４（Ｂ））

【００６２】次に、島状半導体膜１９を覆って、ゲート
絶縁膜２４を形成し、ゲート絶縁膜２４上にゲート配線
２５をマスクにして、島状半導体膜１９にリンを添加し
て低濃度不純物領域を形成する。ドーピングガスは水素
で５％に希釈したホスフィンを用いる。イオンドーピン
グ装置を用い、加速電圧９０kV、設定ドース量３×１０
¹³ions/cm²とした。

【００６３】ドーピングの結果、自己整合的に、ソース
領域２６、ドレイン領域２７、チャネル形成領域２８、
低濃度不純物領域２９、３０が形成される。このドーピ
ング工程では、低濃度不純物領域２９、３０において、
リンが１０¹⁶〜１０¹⁹atoms/cm³のオーダーで添加され
る。このため、ソース／ドレイン領域２６、２７のリン
の濃度プロファイルは、ｎ型不純物領域２０、２１とあ
まり変化せず、再結晶化可能な濃度プロファイルの条件
が保たれる。

【００６４】ドーピング後、エキシマレーザーを照射し
て、ソース／ドレイン領域２６、２７、低濃度不純物領
域２９、３０に添加したリンを活性化する。そして、層
間絶縁膜３１を形成し、ここにソース／ドレイン領域２
６、２７に達するコンタクトホールを形成し、ソース配
線３２、ドレイン配線３３を形成する。（図４（Ｄ））

【００６５】［実施形態２］図５を用いて、本実施形態
を説明する。本実施形態は、実施形態１において、ニッ
ケルの導入方法を変更したものであり、後は、実施形態
１と同様である。

【００６６】基板５０表面に下地膜５１を形成する。非
晶質部分を含む半導体膜として、減圧熱ＣＶＤ法により
非晶質シリコン膜を形成する。非晶質シリコン膜の膜厚
は５５nmとする。

【００６７】非晶質シリコン膜５２上に１２０nm厚の酸
化シリコン膜を成膜し、開口部を形成しマスク５３とす
る。マスクの開口部がニッケルの添加領域を規定する。
マスク５３としてはレジストや、酸化シリコン膜を用い
ることができる。

【００６８】次に重量換算で１０ppm のニッケルを含む
ニッケル酢酸塩をエタノールに溶かした溶液をスピンコ
ート法により塗布し、乾燥させて、ニッケルを含む膜５
４を形成する。（図５（Ａ））

【００６９】次に、窒素雰囲気において、５７０℃、８
時間熱アニールして、非晶質シリコン膜５２を結晶化さ
せ、結晶性シリコン膜５６を形成する。非晶質シリコン
膜５２において、開口部で露出されていると領域５５で
ニッケルとシリコンの反応が開始する。熱アニールによ
って、この領域５５を基点にして、ニッケルが矢印で模
式的に示すように、シリコン膜５２内を拡散しつつ、結
晶化させる。ここでは５７０℃、８時間の加熱処理を行
い、ニッケルを含有する結晶性半導体膜５６を形成す
る。（図５（Ｂ））

【００７０】このように、シリコンの結晶化は領域５５
で反応したニッケルシリサイドから優先的に進行し、基
板５０の表面に対してほぼ平行に結晶成長するため、結
晶粒を大きく成長させることができると共に、結晶成長
方向が揃い全体的な結晶性に優れる。

【００７１】ＴＥＭ（透過型電子顕微鏡法）観察による
と、結晶性シリコン膜５６において結晶粒は棒状または
偏平棒状であり、これらの結晶粒の方位が殆ど揃ってい
た。これら結晶粒の殆ど全てが概略｛１１０｝配向であ
り、＜１００＞軸、＜１１１＞軸の方向は各結晶粒同士
で同じであり、＜１１０＞軸が結晶粒間で２°ほど僅か
に揺らいでいる。このように、結晶軸の方位が揃ってい
るために、結晶粒界での原子の結合がスムーズになり、
不対結合が少ない。

【００７２】従来の多結晶シリコンは結晶粒ごとに、結
晶軸の方向は不規則であるため、粒界において結合でき
ない原子が多数存在する。この点で、本実施形態の結晶
性シリコン膜と、従来の多結晶シリコン膜の結晶構造は
全く異なっている。結晶性シリコン膜は結晶粒界におい
て、殆どの原子の結合がとぎれることがなく、二つの結
晶粒が極めて整合性よく接合しているため、結晶粒界に
おいて結晶格子が連続的に連なり、結晶欠陥等に起因す
るトラップ準位が非常に発生しにくくなっている。

【００７３】マスク５３を除去した後、リンを選択的に
添加するためのマスク５８を形成する。本実施形態で
は、マスク５８は素子形成領域６１よりも広く、帯状に
形成した。もちろんマスク５８はチャネル形成領域と低
濃度不純物領域となる部分を覆っている。また領域５５
はニッケルが最初に添加されるため高濃度にニッケルが
残存するため、素子形成領域６１に含まれないようにす
ることが望まれる。

【００７４】イオンドーピング装置によって、リンを添
加し、リン添加領域を選択的に形成する。ドーピング条
件はドーピングガスに水素で５％に希釈したホスフィン
を用い、加速電圧１０kV、設定ドーズ量１．５×１０¹³
ions/cm² とする。ここで、リンが添加されなかった領
域を便宜上非添加領域６０と呼ぶ。（図５（Ｃ））

【００７５】そして、リン添加領域５９を形成した後、
６００℃で１２時間の熱アニールして、非添加領域６０
に含まれるニッケルをリン添加領域５９にゲッタリング
させる。（図５（Ｃ））

【００７６】ゲッタリングのための熱アニール後、シリ
コン膜を島状にパターニングして、島状半導体膜６１を
形成する。島状半導体膜６１はニッケルを高濃度に含む
たリン添加領域５６でなるｎ型不純物領域６３、６４
と、ニッケル濃度が低下された添加非添加領域６０でな
る領域６５とでなる。領域６５にＴＦＴのチャネル形成
領域と低濃度不純物領域を形成すればよい。（図５
（Ｄ））

【００７７】［実施形態３］本実施形態を図６、図７を
用いて説明する。本実施形態はｎチャネル型ＴＦＴとｐ
チャネル型ＴＦＴを同一基板上に形成し、ＣＭＯＳ回路
を作製する工程に関するものであり、各ＴＦＴのソース
／ドレイン領域を金属元素をゲッタリングするための領
域に用いた例を示す。

【００７８】基板１００上に下地膜１０１として３００
nm厚の酸化シリコン膜を形成し、実施形態１又は２の方
法に従って結晶性シリコン膜１０２を形成する。リンを
選択的に添加するためのマスク１０３を１２０nm厚の酸
化シリコン膜で形成する。そして、イオンドーピング装
置によって、リンを結晶性シリコンに添加し、リン添加
領域１０２ａを形成する。リンが添加されなかった領域
１０２ｂを非添加領域１０２ｂとする。非添加領域１０
２ｂはＴＦＴのチャネル形成領域となる領域が含まれ、
ｎチャネル型ＴＦＴの場合には低濃度不純物領域となる
領域も含まれている。

【００７９】リンの濃ドーピング条件はドーピングガス
に水素で５％に希釈したホスフィンを用い、加速電圧１
０kV、設定ドーズ量１．５×１０¹³ions/cm²とする。

【００８０】結晶性シリコン膜１０２を島状にパターニ
ングして、島状半導体膜１０５、１０６を形成する。島
状半導体膜１０５、１０６はニッケルを高濃度に含むリ
ン添加領域１０２ａでなるｎ型不純物領域１０７〜１１
０と、ニッケル濃度が低下された添加非添加領域１０２
ｂでなる領域１０５、１０６でなる。ニッケル濃度が低
下された領域１０５には、ｎチャネル型ＴＦＴのチャネ
ル形成領域と低濃度不純物領域が形成すれる。また領域
１０６には、ｐチャネル型ＴＦＴのチャネル形成領域
と、ソース／ドレイン領域となるｐ型の高濃度不純物領
域が形成される。（図６（Ｂ））

【００８１】次に、プラズマＣＶＤ法により、ＳｉＨ₄
とＮ₂Ｏを原料ガスにして、酸窒化シリコン膜でなるゲ
ート絶縁膜１１１を形成する。島状半導体膜１０５に低
濃度不純物を形成するためのマスク１１２をレジストに
より形成する。低濃度不純物領域を形成するため、ドー
ピングガスに水素で５％に希釈したホスフィンを用い、
加速電圧９０kV、設定ドーズ量５．４×１０¹¹ions/cm²
とする。島状半導体膜１０５に、ソース領域１１３、ド
レイン領域１１４、チャネル形成領域１１５、低濃度不
純物領域１１６、１１７が自己整合的に形成される。
（図６（Ｃ））

【００８２】マスク１１２を除去した後、ゲート絶縁膜
１１１上に、スパッタ法により窒化タンタル膜、タンタ
ル膜の積層膜を形成し、パターニングしてゲート配線１
１９を形成する。ゲート配線１１９はｎチャネル型とｐ
チャネル型ＴＦＴで共通であり、ｎチャネル型の低濃度
不純物１１６、１１７と一部重なるように形成する。ま
た、ゲート配線１１９を形成する前に、島状半導体膜１
０５、１０６をエキシマレーザーで光アニールする。
（図６（Ｄ））

【００８３】島状半導体膜１０６にボロンを添加するた
めのマスク１２０をレジストで形成する。ドーピングガ
スに水素で５％に希釈されたジボランを用いる。加速電
圧１０kV、設定ドーズ量を７．８×１０¹⁴ions/cm²とす
る。

【００８４】ｐ型の高濃度不純物領域１２１、１２２、
チャネル形成領域１２３が自己整合的に形成される。領
域１２１がソース領域となり、領域１２２がドレイン領
域となる。領域１２１ａ、１２２ａにはリンとボロン双
方が添加され、ゲッタリング領域として機能する。領域
１２１ｂ、１２２ｂはボロンのみが添加されている。
（図７（Ａ））

【００８５】マスク１２０を除去し、６００℃、８時間
熱アニールをする。熱アニールによって、チャネル形成
領域１１５、低濃度不純物領域１１６、１１７のニッケ
ルは矢印で示すように、ソース領域１１３、ドレイン領
域１１４へ拡散し、そこでゲッタリングされる。また、
チャネル形成領域１２３のニッケルはソース領域１２
１、ドレイン領域１２２へ拡散していき、領域１２１
ａ、１２２ｂにゲッタリングされる。（図７（Ｂ））

【００８６】酸化シリコン膜でなる層間絶縁膜１２４を
形成する。層間絶縁膜１２４にコンタクトホールを形成
した後、電極材料としてチタン／アルミ／チタンからな
る積層膜を形成し、パターニングして、配線１２５〜１
２７を形成する。ここでは、配線１２７によってｎチャ
ネル型ＴＦＴとｐチャネル型ＴＦＴを接続してＣＭＯＳ
回路を形成する。（図７（Ｃ））

【００８７】[実施形態４]図８〜図１０を用いて、本実
施形態はアクティブマトリクス型液晶表示装置に関し、
画素部と、画素部のＴＦＴを駆動するための駆動回路を
同一基板に形成したアクティブマトリクス基板の作製方
法を説明する。ただし、説明を簡単にするために、駆動
回路では、シフトレジスタ回路、バッファ回路等の基本
回路であるＣＭＯＳ回路と、サンプリング回路を形成す
るｎチャネル型ＴＦＴの作製工程を説明する。

【００８８】ガラス基板２００表面に、厚さ５０nmの酸
窒化シリコン膜、厚さ１５０nmの酸化シリコン膜を積層
した下地膜を形成する。下地膜２０１の上に厚さ５０nm
の、非晶質シリコン膜２０２をプラズマＣＶＤ法で成膜
する。非晶質シリコン膜２０２表面をＵＶ光で酸化した
後、スピナーによりニッケル酢酸溶液を塗布し乾燥さ
せ、ニッケルを含む膜２０３を形成する。（図８
（Ａ））

【００８９】６００℃、８時間熱アニールして、非晶質
シリコン膜２０２を結晶化して結晶性シリコン膜２０４
を形成する。熱アニールにより、膜２０３のニッケルを
非晶質シリコン膜２０２のシリコンが反応してニッケル
シリサイドを形成しつつ、ニッケルが下地膜２０１に向
かって拡散して、結晶化が促進される。

【００９０】結晶性シリコン膜２０４上に保護膜２０５
を形成する。保護膜２０５は１００〜２００nm（好まし
くは１３０〜１７０nm）の厚さの窒化酸化シリコン膜ま
たは酸化シリコン膜で形成する。保護膜２０５はドーピ
ング時に結晶性シリコン膜２０４が直接プラズマに曝さ
れないようにするためと、微妙な濃度制御を可能にする
ための意味がある。

【００９１】保護膜２０５の上にレジストでなるマスク
２０６を形成する。保護膜２０５を介してボロンを選択
的に添加する。イオンドーピング装置によって、ジボラ
ン（Ｂ₂Ｈ₆）を質量分離しないでプラズマ励起して、ボ
ロンを添加した。ボロンは１×１０¹⁵〜１×１０¹⁸atom
s/cm³代表的には５×１０¹⁶〜５×１０¹⁷atoms/cm³）の
濃度で添加する。（図８（Ｃ））この工程はｎチャネル
型ＴＦＴのしきい値電圧を制御するために、半導体にｐ
型の導電性を付与する不純物をチャネルとなる領域に添
加する工程であり、チャネルドープとよばれる工程であ
る。（図８（Ｃ））

【００９２】マスク２０６を除去し、新たにレジストで
なるマスク２０８を形成した。そして、リンを添加して
ｎ型の低濃度不純物領域２０９〜２１１を形成する。こ
れらの低濃度不純物領域２０９〜２１１はＣＭＯＳ回路
およびサンプリング回路のｎチャネル型ＴＦＴのＬＤＤ
領域となる。イオンドーピング装置において、５％に希
釈したホスフィンをプラズマ励起して添加する。ドーピ
ングの条件は低濃度不純物領域２０９〜２１１のリンの
濃度が２×１０¹⁶〜５×１０¹⁹atoms/cm³代表的には５
×１０¹⁷〜５×１０¹⁸atoms/cm³）となるようにすれば
よい。（図８（Ｄ））

【００９３】マスク２０７、保護膜２０５を除去し、レ
ーザー光により光アニールを行う。パルス発振型エキシ
マレーザー光を線状に整形して、照射する。レーザーア
ニール条件は、励起ガスとしてＫｒＦガスを用い、処理
温度を室温、パルス発振周波数を３０Ｈｚとし、レーザ
ーエネルギー密度を１００〜３００mJ/cm²（代表的には
１５０〜２５０mJ/cm²）とする。（図８（Ｅ））

【００９４】光アニールは添加されたリン、ボロンを活
性化すると共に、ドーピング時に非晶質化した半導体膜
を再結晶化するためであり、結晶性シリコン膜２０４に
残存するニッケルが拡散しやすいようにするためであ
る。

【００９５】次に、結晶性シリコン膜２０４を島状にパ
ターニングして、島状の半導体膜２１２〜２１５を形成
する。半導体膜２１２、２１３はＣＭＯＳ回路を構成
し、半導体膜２１４はサンプリング回路のｎチャネル型
ＴＦＴを構成し、半導体膜２１５は画素部のｎチャネル
型ＴＦＴを構成する。（図８（Ｆ））

【００９６】次に、半導体膜２１２〜２１５を覆ってゲ
ート絶縁膜２１６を形成する。ゲート絶縁膜２１６とし
て、プラズマＣＶＤ法でＮ₂ＯとＳｉＨ₄を原料とした酸
窒化シリコン膜を１１５nmの厚さに成膜する。（図９
（Ａ））

【００９７】スパッタ法により、ゲート絶縁膜２１６上
に５０nm厚の窒化タングステン（ＷＮ）膜２１７、厚さ
３５０nmのタングステン膜２１８を積層して成膜する。
なお、図示しないが、窒化タングステン膜２１７の下に
シリコン膜を２〜２０nm程度の厚さで形成しておくこと
は有効である。シリコン膜により窒化タングステン膜の
密着性の向上と、酸化防止を図ることができる。

【００９８】窒化タングステン膜２１７とタングステン
膜２１８を一括でエッチングして、４００nm厚のゲート
配線２１９〜２２１を形成する。ＣＭＯＳ回路に形成さ
れるゲート配線２１９は半導体膜２１３のｎ型低濃度不
純物領域２０９と部分的に重なるように形成し、サンプ
リング回路のＴＦＴのゲート配線２２０はｎ型低濃度不
純物領域２１０、２１１と部分的に重なるように形成す
る。（図９（Ｃ））

【００９９】ゲート配線２１９〜２２０をマスクにして
リンを添加して、ｎ型の低濃度不純物領域２２２〜２２
７を自己整合的に形成する。低濃度不純物領域２２２〜
２２７において、リンの濃度はｎ型の低濃度不純物領域
２０９〜２１０の１／２〜１／１０（代表的には１／３
〜１／４）の濃度とする。ただし、前述のチャネルドー
プ工程で添加されたボロン濃度よりも５〜１０倍高い濃
度とする。これは、先に領域２２４〜２２７は予めボロ
ンが添加されているため、ｎ型の導電型を付与するため
である。具体的には１×１０¹⁶〜５×１０¹⁸atoms/c
m³、典型的には３×１０¹⁷〜３×１０¹⁸atoms/cm³とす
る。このドーピング工程ではゲート配線で隠された部分
を除いて、島状半導体膜に１×１０¹⁶〜５×１０¹⁸atom
s/cm³の濃度でリンが添加される。（図９（Ｄ））

【０１００】ゲート配線２１９〜２２１をマスクにし
て、ゲート絶縁膜２１６を自己整合的にエッチングす
る。エッチングはドライエッチング法を用い、エッチン
グガスとしてはＣＨＦ₃ガスを用いた。但し、エッチン
グガスはこれに限定する必要はない。こうしてゲート配
線下にゲート絶縁膜２２８〜２３０が形成された。（図
９（Ｅ））

【０１０１】このように活性層を露出させることによっ
て、次に不純物元素の添加工程を行う際に加速電圧を低
くすることができる。そのため、また必要なドーズ量が
少なくて済むのでスループットが向上する。ゲート絶縁
膜をエッチングしないで残し、スルードーピングによっ
て不純物領域を形成してもよい。

【０１０２】次に、レジストマスク２３１を形成し、リ
ンを添加して、ｎチャネル型ＴＦＴのソース／ドレイン
領域を形成する。水素で希釈したホスフィンを用いたイ
オンドープ法により、ｎ型の高濃度不純物領域２３３〜
２４１を形成する。ドーピング条件は加速電圧１０kV、
設定ドーズ量を１．５×１０¹³ions/cm²とする。

【０１０３】このリンのドーピング工程で作製されたｎ
型の高濃度不純物領域は、ＴＦＴのチャネル形成領域お
よび低濃度不純物領域に含まれるニッケルをゲッタリン
グするためのゲッタリング領域として機能する。（図９
（Ｆ））

【０１０４】次に、マスク２３１を除去し、新たにマス
ク２４２を形成する。水素で希釈したジボランをイオン
ドーピング装置によってプラズマ励起して、ボロンを半
導体膜に添加する。半導体膜２１２にｐ型の高濃度不純
物領域２４３、２４４を形成する。ボロンのドーピング
条件は、加速電圧１０kV、設定ドーズ量を７．８×１０
¹⁴ions/cm²とする。（図１０（Ａ））

【０１０５】マスク２４２を除去した後、プラズマＣＶ
Ｄ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃を原料ガスとし、２００n
m厚の窒化酸化シリコン膜（窒素濃度が２５〜５０atomi
c%）を成膜し、第１層間絶縁膜２４５とする。そして窒
素雰囲気中において６００℃、６時間熱アニールする。
各ＴＦＴの半導体膜に添加されたリン、ボロンが活性化
される共に、各ＴＦＴのチャネル形成領域、低濃度不純
物領域に残存するニッケルが、矢印で示すように、高濃
度にリンとボロンを含むｐ型の不純物領域２４３ａ、２
４４ａ、リンを高濃度に含むｎ型の不純物領域２３６〜
２４１に拡散し、捕獲される。更に、この熱アニールに
より、半導体膜に添加されたリン、ボロンが活性化され
ると共に、ドーピングにより損傷した結晶性が回復し、
再結晶化される。（図１０（Ｂ））

【０１０６】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体膜を水素化する工程を行った。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。

【０１０７】活性化及びゲッタリングのための熱アニー
ルの終了後、第１層間絶縁膜２４５の上に、８００nm厚
の酸化シリコン膜をプラズマＣＶＤ法により成膜し、第
２層間絶縁膜２４６とする。こうして第１層間絶縁膜
（窒化酸化シリコン膜）２４５と第２層間絶縁膜（酸化
シリコン膜）２４６との積層膜でなる１μm厚の層間絶
縁膜を形成する。

【０１０８】層間絶縁膜２４５、２４６に各ＴＦＴのソ
ース領域またはドレイン領域に達するコンタクトホール
が形成され、ソース配線２４８〜２５１と、ドレイン配
線２５２〜２５５を形成する。なお、図示されていない
がＣＭＯＳ回路を形成するためにドレイン配線２５２、
２５３は同一配線として接続されている。これら配線は
Ｔｉ膜を１００nm、Ｔｉを含むアルミニウム膜３００n
m、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３
層膜で形成する。

【０１０９】パッシベーション膜２５６として、窒化シ
リコン膜、酸化シリコン膜、または窒化酸化シリコン膜
で５０〜５００nm（代表的には２００〜３００nm）の厚
さで形成する。有機樹脂からなる第３層間絶縁膜２５７
を約１μmの厚さに形成する。有機樹脂としては、ポリ
イミド、アクリル、ポリアミド、ポリイミドアミド、Ｂ
ＣＢ（ベンゾシクロブテン）等を使用することができ
る。有機樹脂膜を用いることの利点は、成膜方法が簡単
である点や、比誘電率が低いので、寄生容量を低減でき
る点、平坦性に優れる点などが上げられる。なお上述し
た以外の有機樹脂膜や有機系SiO化合物などを用いるこ
ともできる。ここでは、基板に塗布後、熱重合するタイ
プのポリイミドを用い、３００℃で焼成して形成する。

【０１１０】画素部において、第３層間絶縁膜２５７上
に1wt%のチタンを含有させたアルミニウム膜を１２５nm
の厚さに成膜し、パターニングして遮蔽膜２５８を形成
する。なお、本明細書中では、光と電磁波を遮るという
意味で遮蔽膜という語を用いる。

【０１１１】チタンを含有させたアルミニウム膜によ
り、遮蔽膜だけでなく他の接続配線を形成することも可
能である。例えば、制御回路内で回路間をつなぐ接続配
線を形成できる。ただし、その場合は遮蔽膜または接続
配線を形成する材料を成膜する前に、予め第３層間絶縁
膜にコンタクトホールを形成しておく必要がある。

【０１１２】次に、遮蔽膜２５８の表面に陽極酸化法ま
たはプラズマ酸化法（本実施形態では陽極酸化法）によ
り２０〜１００nm（好ましくは３０〜５０nm）の厚さの
酸化アルミニウム２５９を形成する。まず十分にアルカ
リイオン濃度の小さい酒石酸エチレングリコール溶液を
調合する。これは１５％の酒石酸アンモニウム水溶液と
エチレングリコールとを２：８で混合した溶液であり、
これにアンモニア水を加え、ｐＨが７±０．５となるよ
うに調節する。そして、この溶液中に陰極となる白金電
極を設け、遮蔽膜２５８が形成されている基板を溶液に
浸し、遮蔽膜２５８を陽極として、一定（数ｍＡ〜数十
ｍＡ）の直流電流を流して、遮蔽膜２５８の表面には厚
さ約５０nmの酸化アルミニウム２５９を形成する。陽極
酸化によって遮蔽膜２５８の膜厚は９０nmとなる。

【０１１３】次に、第３層間絶縁膜２５７、パッシベー
ション膜２５６にドレイン配線２５５に達するコンタク
トホールを形成し、画素電極２６０を形成する。なお、
画素電極２６１、２６２はそれぞれ隣接する別の画素の
画素電極である。画素電極２６０〜２６２は、透過型液
晶表示装置とする場合には透明導電膜を用い、反射型の
液晶表示装置とする場合には金属膜を用いれば良い。こ
こでは透過型の液晶表示装置とするために、酸化インジ
ウム・スズ（ＩＴＯ）膜を１１０nmの厚さにスパッタ法
で形成する。

【０１１４】また、この時、画素電極２６０と遮蔽膜２
５８とがアルミナ２５９を介して重なり、保持容量２６
３を形成している。なお、遮蔽膜２５８をフローティン
グ状態（電気的に孤立した状態）か固定電位、好ましく
はコモン電位（ソース配線に入力される画像信号の中間
電位）に設定しておくことが望ましい。

【０１１５】こうして同一基板上に、駆動回路と画素回
路とを有したアクティブマトリクス基板が完成する。な
お、図１０（Ｃ）においては、駆動回路にはｐチャネル
型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が
形成され、画素部にはｎチャネル型ＴＦＴでなる画素Ｔ
ＦＴ３０４が形成された。

【０１１６】駆動回路のｐチャネル型ＴＦＴ３０１の島
状半導体膜には、チャネル形成領域３１１、ｐ型の高濃
度不純物領域でなるソース領域３１２、ドレイン領域３
１３が形成されている。ソース／ドレイン領域３１２、
３１３はゲッタリング領域となるリンとボロンを含む領
域を含み、この領域にはゲッタリングされたニッケルが
５×１０¹⁸atoms/cm³以上（代表的には１×１０¹⁹〜５
×１０²⁰atoms/cm³）濃度で存在する。

【０１１７】駆動回路のｎチャネル型ＴＦＴ３０２の島
状半導体膜には、チャネル形成領域３１４、ソース領域
３１５、ドレイン領域３１６、そしてチャネル形成領域
のドレイン領域側）に、ゲート絶縁膜を介してゲート配
線と重なった領域３１７（このような領域をＬov領域と
いう。なお、ovはoverlapの意で付した。）が形成され
ている。

【０１１８】また、ｎチャネル型ＴＦＴ３０３の島状半
導体膜には、チャネル形成領域３１８、ソース領域３１
９、ドレイン領域３２０、チャネル形成領域の両側にｎ
型の低濃度不純物領域３２１、３２２が形成されてい
る。領域３２１、３２２はゲート絶縁膜を介してゲート
配線と重なった領域（Ｌov領域）と、ゲート配線と重な
らない領域（本明細書中ではこのような領域をＬoff領
域という。なお、offはoffsetの意で付した。）とでな
る。

【０１１９】また、画素部のＴＦＴ３０４の島状半導体
膜には、チャネル形成領域３２３、３２４、ｎ型の高濃
度不純物領域３２５〜３２７、ゲート配線と重ならない
領域でなる（Ｌoff領域）ｎ型の低濃度不純物領域３２
８〜３３１が形成される。

【０１２０】本実施形態では、画素回路および制御回路
が要求する回路仕様に応じて、各回路を形成するＴＦＴ
の構造を最適化し、半導体装置の動作性能および信頼性
を向上させることができる。具体的には、ｎチャネル型
ＴＦＴは回路仕様に応じてｎ型の低濃度不純物領域の配
置を異ならせ、Ｌov領域またはＬoff領域を使い分ける
ことによって、同一基板上に高速動作またはホットキャ
リア対策を重視したＴＦＴと、低オフ電流動作を重視し
たＴＦＴとを作製することを可能にする。

【０１２１】例えば、アクティブマトリクス型液晶表示
装置の場合、ｎチャネル型ＴＦＴ３０２のこ構造は、高
速動作を重視するシフトレジスタ回路、分周波回路、信
号分割回路、レベルシフタ回路、バッファ回路などの制
御回路に適している。即ち、チャネル形成領域の片側
（ドレイン領域側）のみにＬov領域を配置することで、
できるだけ抵抗成分を低減させつつホットキャリア対策
を重視した構造となっている。これは上記回路群の場
合、ソース領域とドレイン領域の機能が変わらず、キャ
リア（電子）の移動する方向が一定だからである。但
し、必要に応じてチャネル形成領域の両側に接合するよ
うに、Ｌov領域を形成することもできる。

【０１２２】また、ｎチャネル型ＴＦＴ３０３の構造は
ホットキャリア対策と低オフ電流動作の双方を重視する
サンプリング回路（サンプルホールド回路）に適してい
る。即ち、Ｌov領域を配置することでホットキャリア対
策とし、さらにＬoff領域を配置することで低オフ電流
動作を実現する。また、サンプリング回路はソース領域
とドレイン領域の機能が反転してキャリアの移動方向が
１８０°変わるため、ゲート配線を中心に線対称となる
ような構造としなければならない。なお、ＴＦＴに求め
られる特性によっては、Ｌov領域のみとすることもあ
る。

【０１２３】また、画素部のｎチャネル型ＴＦＴ３０４
の構造は低オフ電流動作を重視した画素回路、サンプリ
ング回路（サンプルホールド回路）に適している。即
ち、オフ電流値を増加させる要因となりうるＬov領域を
配置せず、Ｌoff領域のみを配置することで低オフ電流
動作を実現している。また、制御回路のｎ型の低濃度不
純物領域よりも、リン濃度が低い低濃度不純物領域をＬ
off領域として用いることで、オン電流値が多少低下し
ても、徹底的にオフ電流値を低減することが可能であ
る。

【０１２４】また、チャネル長３〜７μｍに対してｎチ
ャネル型ＴＦＴ３０２のＬov領域３１７の長さ（幅）は
０．５〜３．０μｍ、代表的には１．０〜１．５μｍと
すれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領
域の長さ（幅）は０．５〜３．０μｍ、代表的には１．
０〜１．５μｍ、Ｌoff領域の長さ（幅）は１．０〜
３．５μｍ、代表的には１．５〜２．０μｍとすれば良
い。また、画素ＴＦＴ３０４に設けられるＬoff領域３
２９〜３３０の長さ（幅）は０．５〜３．５μｍ、代表
的には２．０〜２．５μｍとすれば良い。

【０１２５】また、本実施形態では保持容量の誘電体と
して比誘電率が７〜９と高いアルミナ膜を用いたこと
で、必要な容量を形成するための面積を少なくすること
を可能とする。さらに、本実施形態のように画素ＴＦＴ
上に形成される遮蔽膜を保持容量の一方の電極とするこ
とで、アクティブマトリクス型液晶表示装置の画像表示
部の開口率を向上させることができた。

【０１２６】なお、本発明は本実施形態に示した保持容
量の構造に限定される必要はない。例えば、本出願人に
よる特開平１１−１３３４６３号や特願平１０−２５４
０９７号に記載された保持容量の構造を用いることもで
きる。

【０１２７】[実施形態５] 本実施形態では、アクティ
ブマトリクス基板から、アクティブマトリクス型液晶パ
ネルを作製する工程を説明する。

【０１２８】図１１に示すように、実施形態４の作製工
程に従って作製したアクティブマトリクス基板に対し、
配向膜４０１を形成する。本実施形態では配向膜として
ポリイミド膜を用いた。また、対向基板４０２には、対
向電極４０３と、配向膜４０４とを形成する。なお、対
向基板には必要に応じてカラーフィルターや遮蔽膜を形
成しても良い。

【０１２９】次に、配向膜にラビング処理を施して液晶
分子がある一定のプレチルト角を持って配向するように
する。そして、画素回路と、制御回路が形成されたアク
ティブマトリクス基板と対向基板とを、公知のセル組み
工程によってシール材やスペーサ（共に図示せず）など
を介して貼りあわせた。その後、両基板の間に液晶４０
５を注入し、封止剤（図示せず）によって完全に封止す
る。液晶には公知の液晶材料を用いれば良い。このよう
にして図１１に示すアクティブマトリクス型液晶表示装
置が完成する。

【０１３０】次に、このアクティブマトリクス型液晶表
示装置の構成を、図１２の斜視図を用いて説明する。
尚、図１２は、図８〜図１０の断面構造図と対応付ける
ため、共通の符号を付している。アクティブマトリクス
基板は、ガラス基板１０１上に形成された、画素回路６
０１と、走査（ゲート）信号制御回路６０２と、画像
（ソース）信号制御回路６０３で構成される。画素回路
の画素ＴＦＴ３０４はｎチャネル型ＴＦＴであり、周辺
に設けられる制御回路はＣＭＯＳ回路を基本として構成
されている。走査信号制御回路６０２と、画像信号制御
回路６０３はそれぞれゲート配線１２４とソース配線１
５２で画素回路６０１に接続されている。また、ＦＰＣ
６０４が接続された外部入出力端子６０５から制御回路
の入出力端子までの接続配線６０６、６０７が設けられ
ている。

【０１３１】［実施形態６］ 図１３は、実施形態４で
示したアクティブマトリクス基板の回路構成の一例を示
す。本実施形態のアクティブマトリクス基板は、画像信
号制御回路７０１、走査信号制御回路（Ａ）７０７、走
査信号制御回路（Ｂ）７１１、プリチャージ回路７１
２、画素回路７０６を有している。なお、本明細書中に
おいて、制御回路とは画像信号処理回路７０１および走
査信号制御回路７０７を含めた総称である。

【０１３２】画像信号制御回路７０１は、シフトレジス
タ回路７０２、レベルシフタ回路７０３、バッファ回路
７０４、サンプリング回路７０５を備えている。また、
走査信号制御回路（Ａ）７０７は、シフトレジスタ回路
７０８、レベルシフタ回路７０９、バッファ回路７１０
を備えている。走査信号制御回路（Ｂ）７１１も同様な
構成である。

【０１３３】ここでシフトレジスタ回路７０２、７０８
は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、
回路を形成するＣＭＯＳ回路に使われるｎチャネル型Ｔ
ＦＴは実施形態４でしめしたのＴＦＴ３０２の構造が適
している。

【０１３４】また、レベルシフタ回路７０３、７０９、
バッファ回路７０４、７１０は、駆動電圧は１４〜１６
Ｖと高くなるが、シフトレジスタ回路と同様に、実施形
態４で示したｎチャネル型ＴＦＴ３０２を含むＣＭＯＳ
回路が適している。なお、ゲート配線をダブルゲート構
造、トリプルゲート構造といったマルチゲート構造とす
ることは、各回路の信頼性を向上させる上で有効であ
る。

【０１３５】また、サンプリング回路７０５は駆動電圧
が１４〜１６Ｖであるが、ソース領域とドレイン領域が
反転する上、オフ電流値を低減する必要があるので、実
施形態４で示したｎチャネル型ＴＦＴ３０３を含むＣＭ
ＯＳ回路が適している。なお、図１０（Ｃ）ではｎチャ
ネル型ＴＦＴしか図示されていないが、実際にサンプリ
ング回路を形成する時はｎチャネル型ＴＦＴとｐチャネ
ル型ＴＦＴとを組み合わせて形成することになる。

【０１３６】 また、画素回路７０６は駆動電圧が１４
〜１６Ｖであり、サンプリング回路７０５よりもさらに
オフ電流値が低いことを要求するので、Ｌov領域を配置
しない構造とすることが望ましく、図１０（Ｃ）のｎチ
ャネル型ＴＦＴ３０４を画素ＴＦＴとして用いることが
望ましい。

【０１３７】 なお、本実施形態の構成は、実施形態１
に示した作製工程に従ってＴＦＴを作製することによっ
て容易に実現することができる。また、本実施形態では
画素回路と制御回路の構成のみ示しているが、実施形態
１の作製工程に従えば、その他にも信号分割回路、分周
波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補
正回路、さらにはメモリ回路やマイクロプロセッサ回路
などの信号処理回路（論理回路と言っても良い）を同一
基板上に形成することも可能である。

【０１３８】 このように本発明は、同一基板上に画素
回路と該画素回路を制御するための制御回路とを少なく
とも含む半導体装置、例えば同一基板上に信号処理回
路、制御回路および画素回路とを具備した半導体装置を
実現しうる。

【０１３９】［実施形態７］ 上記実施例によって作製
された液晶表示装置には、ＴＮ液晶以外にも様々な液晶
を用いることが可能である。例えば、1998, SID, "Char
acteristics and Driving Scheme of Polymer-Stabiliz
ed Monostable FLCD Exhibiting Fast Response Time a
nd High Contrast Ratio with Gray-Scale Capability"
by H. Furue et al.や、1997, SID DIGEST, 841, "A Fu
ll-Color Thresholdless Antiferroelectric LCD Exhib
iting Wide Viewing Angle with Fast ResponseTime" b
y T. Yoshida et al.や、1996, J. Mater. Chem. 6(4),
671-673, "Thresholdless antiferroelectricity in l
iquid crystals and its application to displays" by
S. Inui et al.や、米国特許第5594569 号に開示され
た液晶を用いることが可能である。

【０１４０】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。

【０１４１】ここで、Ｖ字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図１４に示す。図１４に示すグラフの
縦軸は透過率（任意単位）、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角（クロスニコ
ル）に設定されている。

【０１４２】図１４に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。

【０１４３】このような低電圧駆動の無しきい値反強誘
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。

【０１４４】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。

【０１４５】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍ又は０ｎｍ〜２００ｎｍ）を用いる
場合においても有効である。

【０１４６】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間（ピクセルフィードピリオ
ド）を長くし、保持容量が小くてもそれを補うようにし
てもよい。

【０１４７】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。

【０１４８】なお、図１４に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の液晶表示
装置の表示媒体として用いることができる。

【０１４９】［実施形態８］ 実施形態４のＴＦＴの作
製方法はアクティブマトリクス型ＥＬディスプレイの作
製に適用することも可能である。その例を図１５〜図１
７に示す。

【０１５０】本実施形態では、本発明を用いてＥＬ（エ
レクトロルミネセンス）表示装置を作製した例について
説明する。なお、図１５（Ａ）は本発明のＥＬ表示装置
の上面図であり、図１５（Ｂ）はその断面図である。

【０１５１】図１５（Ａ）において、４００１は基板、
４００２は画素部、４００３はソース側駆動回路、４０
０４はゲート側駆動回路であり、それぞれの駆動回路は
配線４００５を経てＦＰＣ（フレキシブルプリントサー
キット）４００６に至り、外部機器へと接続される。

【０１５２】このとき、画素部４００２、ソース側駆動
回路４００３及びゲート側駆動回路４００４を囲むよう
にして第１シール材４１０１、カバー材４１０２、充填
材４１０３及び第２シール材４１０４が設けられてい
る。

【０１５３】また、図１５（Ｂ）は図１５（Ａ）をＡ−
Ａ’で切断した断面図に相当し、基板４００１の上にソ
ース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、
ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図
示している。）４２０１及び画素部４００２に含まれる
電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦ
Ｔ）４２０２が形成されている。

【０１５４】本実施形態では、駆動ＴＦＴ４２０１には
図１１のｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴ
と同じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２
０２には図１１のｐチャネル型ＴＦＴと同じ構造のＴＦ
Ｔが用いられる。また、画素部４００２には電流制御用
ＴＦＴ４２０２のゲートに接続された保持容量（図示せ
ず）が設けられる。

【０１５５】駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０
２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３
０１が形成され、その上に画素ＴＦＴ４２０２のドレイ
ンと電気的に接続する画素電極（陽極）４３０２が形成
される。画素電極４３０２としては仕事関数の大きい透
明導電膜が用いられる。透明導電膜としては、酸化イン
ジウムと酸化スズとの化合物、酸化インジウムと酸化亜
鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウ
ムを用いることができる。また、前記透明導電膜にガリ
ウムを添加したものを用いても良い。

【０１５６】そして、画素電極４３０２の上には絶縁膜
４３０３が形成され、絶縁膜４３０３は画素電極４３０
２の上に開口部が形成されている。この開口部におい
て、画素電極４３０２の上にはＥＬ（エレクトロルミネ
ッセンス）層４３０４が形成される。ＥＬ層４３０４は
公知の有機ＥＬ材料または無機ＥＬ材料を用いることが
できる。また、有機ＥＬ材料には低分子系（モノマー
系）材料と高分子系（ポリマー系）材料があるがどちら
を用いても良い。

【０１５７】ＥＬ層４３０４の形成方法は公知の蒸着技
術もしくは塗布法技術を用いれば良い。また、ＥＬ層の
構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま
たは電子注入層を自由に組み合わせて積層構造または単
層構造とすれば良い。

【０１５８】ＥＬ層４３０４の上には周期表の１族また
は２族に属する元素を含む導電膜（代表的にはアルミニ
ウム、銅もしくは銀に、アルカリ金属元素もしくはアル
カリ土類金属元素を含ませた導電膜）からなる陰極４３
０５が形成される。また、陰極４３０５とＥＬ層４３０
４の界面に存在する水分や酸素は極力排除しておくこと
が望ましい。従って、真空中で両者を連続成膜するか、
ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸
素や水分に触れさせないまま陰極４３０５を形成すると
いった工夫が必要である。本実施形態ではマルチチャン
バー方式（クラスターツール方式）の成膜装置を用いる
ことで上述のような成膜を可能とする。

【０１５９】そして陰極４３０５は４３０６で示される
領域において配線４００５に電気的に接続される。配線
４００５は陰極４３０５に所定の電圧を与えるための配
線であり、異方導電性フィルム４３０７を介してＦＰＣ
４００６に電気的に接続される。

【０１６０】以上のようにして、画素電極（陽極）４３
０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素
子が形成される。このＥＬ素子は、第１シール材４１０
１及び第１シール材４１０１によって基板４００１に貼
り合わされたカバー材４１０２で囲まれ、充填材４１０
３により封入されている。

【０１６１】カバー材４１０２としては、ガラス材、金
属材（代表的にはステンレス材）、セラミックス材、プ
ラスチック材（プラスチックフィルムも含む）を用いる
ことができる。プラスチック材としては、ＦＲＰ（Ｆｉ
ｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔ
ｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム、ポリエステルフィルムまたはア
クリル樹脂フィルムを用いることができる。また、アル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることもできる。

【０１６２】但し、ＥＬ素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。

【０１６３】また、充填材４１０３としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材４１０３の内部に吸湿性物
質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質を設けておくとＥＬ素子の劣化を抑制できる。

【０１６４】また、充填材４１０３の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陰極４３０５上に樹脂
膜を設けることも有効である。

【０１６５】また、配線４００５は異方導電性フィルム
４３０７を介してＦＰＣ４００６に電気的に接続され
る。配線４００５は画素部４００２、ソース側駆動回路
４００３及びゲート側駆動回路４００４に送られる信号
をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機
器と電気的に接続される。

【０１６６】また、本実施形態では第１シール材４１０
１の露呈部及びＦＰＣ４００６の一部を覆うように第２
シール材４１０４を設け、ＥＬ素子を徹底的に外気から
遮断する構造となっている。こうして図１５（Ｂ）の断
面構造を有するＥＬ表示装置となる。

【０１６７】ここで画素部のさらに詳細な断面構造を図
１６に、上面構造を図１７（Ａ）に、回路図を図１７
（Ｂ）に示す。図１６、図１７（Ａ）及び図１７（Ｂ）
では共通の符号を用いるので互いに参照すれば良い。

【０１６８】図１６において、基板４４０１上に設けら
れたスイッチング用ＴＦＴ４４０２は図１１のｎチャネ
ル型ＴＦＴ３０４を用いて形成される。従って、ＴＦＴ
４４０２の構造に関してはｎチャネル型ＴＦＴ３０４の
説明を参照すれば良い。また、４４０３で示される配線
は、スイッチング用ＴＦＴ４４０２のゲート電極４４０
４a、４４０４bを電気的に接続するゲート配線である。

【０１６９】なお、本実施形態ではチャネル形成領域が
２つ形成されるダブルゲート構造としているが、チャネ
ル形成領域が一つ形成されるシングルゲート構造もしく
は３つ形成されるトリプルゲート構造であっても良い。

【０１７０】また、スイッチング用ＴＦＴ４４０２のド
レイン配線４４０５は電流制御用ＴＦＴ４４０６のゲー
ト電極４４０７に電気的に接続されている。なお、電流
制御用ＴＦＴ４４０６は図１１のｐチャネル型ＴＦＴ３
０１を用いて形成される。従って、構造の説明はｐチャ
ネル型ＴＦＴ３０１の説明を参照すれば良い。なお、本
実施形態ではシングルゲート構造としているが、ダブル
ゲート構造もしくはトリプルゲート構造であっても良
い。

【０１７１】スイッチング用ＴＦＴ４４０２及び電流制
御用ＴＦＴ４４０６の上には第１パッシベーション膜４
４０８が設けられ、その上に樹脂からなる平坦化膜４４
０９が形成される。平坦化膜４４０９を用いてＴＦＴに
よる段差を平坦化することは非常に重要である。後に形
成されるＥＬ層は非常に薄いため、段差が存在すること
によって発光不良を起こす場合がある。従って、ＥＬ層
をできるだけ平坦面に形成しうるように画素電極を形成
する前に平坦化しておくことが望ましい。

【０１７２】また、４４１０は透明導電膜からなる画素
電極（ＥＬ素子の陽極）であり、電流制御用ＴＦＴ４４
０６のドレイン配線４４１１に電気的に接続される。透
明導電膜としては、酸化インジウムと酸化スズとの化合
物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、
酸化スズまたは酸化インジウムを用いることができる。
また、前記透明導電膜にガリウムを添加したものを用い
ても良い。

【０１７３】画素電極４４１０の上にはＥＬ層４４１１
が形成される。なお、図１６では一画素しか図示してい
ないが、本実施形態ではＲ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応したＥＬ層を作り分けている。また、本実
施形態では蒸着法により低分子系有機ＥＬ材料を形成し
ている。具体的には、正孔注入層として２０ｎｍ厚の銅
フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層
として７０ｎｍ厚のトリス−８−キノリノラトアルミニ
ウム錯体（Ａｌｑ₃）膜を設けた積層構造としている。
Ａｌｑ₃にキナクリドン、ペリレンもしくはＤＣＭ１と
いった蛍光色素を添加することで発光色を制御すること
ができる。

【０１７４】但し、以上の例はＥＬ層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。例えば、本実施形態では低分子系有機ＥＬ材料をＥ
Ｌ層として用いる例を示したが、高分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１７５】次に、ＥＬ層４４１１の上には導電膜から
なる陰極４４１２が設けられる。本実施形態の場合、導
電膜としてアルミニウムとリチウムとの合金膜を用い
る。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合
金膜）を用いても良い。陰極材料としては、周期表の１
族もしくは２族に属する元素からなる導電膜もしくはそ
れらの元素を添加した導電膜を用いれば良い。

【０１７６】この陰極４４１２まで形成された時点でＥ
Ｌ素子４４１３が完成する。なお、ここでいうＥＬ素子
４４１３は、画素電極（陽極）４４１０、ＥＬ層４４１
１及び陰極４４１２で形成されたコンデンサを指す。

【０１７７】次に、本実施形態における画素の上面構造
を図１７（Ａ）を用いて説明する。スイッチング用ＴＦ
Ｔ４４０２のソースはソース配線４４１５に接続され、
ドレインはドレイン配線４４０５に接続される。また、
ドレイン配線４４０５は電流制御用ＴＦＴ４４０６のゲ
ート電極４４０７に電気的に接続される。また、電流制
御用ＴＦＴ４４０６のソースは電流供給線４４１６に電
気的に接続され、ドレインはドレイン配線４４１７に電
気的に接続される。また、ドレイン配線４４１７は点線
で示される画素電極（陽極）４４１８に電気的に接続さ
れる。

【０１７８】このとき、４４１９で示される領域には保
持容量が形成される。保持容量４４１９は、電流供給線
４４１６と電気的に接続された半導体膜４４２０、ゲー
ト絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極
４４０７との間で形成される。また、ゲート電極４４０
７、第１層間絶縁膜と同一の層（図示せず）及び電流供
給線４４１６で形成される容量も保持容量として用いる
ことが可能である。

【０１７９】〔実施形態９〕本実施形態では、実施形態
８とは異なる画素構造を有したＥＬ表示装置について説
明する。説明には図１８を用いる。なお、図１７と同一
の符号が付してある部分については実施形態８の説明を
参照すれば良い。

【０１８０】図１８では電流制御用ＴＦＴ４５０１とし
て図１１のｎチャネル型ＴＦＴ３０２と同一構造のＴＦ
Ｔを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート
電極４５０２はスイッチング用ＴＦＴ４４０２のドレイ
ン配線４４０５に電気的に接続されている。また、電流
制御用ＴＦＴ４５０１のドレイン配線４５０３は画素電
極４５０４に電気的に接続されている。

【０１８１】本実施形態では、導電膜からなる画素電極
４５０４がＥＬ素子の陰極として機能する。具体的に
は、アルミニウムとリチウムとの合金膜を用いるが、周
期表の１族もしくは２族に属する元素からなる導電膜も
しくはそれらの元素を添加した導電膜を用いれば良い。

【０１８２】画素電極４５０４の上にはＥＬ層４５０５
が形成される。なお、図１８では一画素しか図示してい
ないが、本実施形態ではＧ（緑）に対応したＥＬ層を蒸
着法及び塗布法（好ましくはスピンコーティング法）に
より形成している。具体的には、電子注入層として２０
ｎｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に
発光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレン
ビニレン）膜を設けた積層構造としている。

【０１８３】次に、ＥＬ層４５０５の上には透明導電膜
からなる陽極４５０６が設けられる。本実施形態の場
合、透明導電膜として酸化インジウムと酸化スズとの化
合物もしくは酸化インジウムと酸化亜鉛との化合物から
なる導電膜を用いる。

【０１８４】この陽極４５０６まで形成された時点でＥ
Ｌ素子４５０７が完成する。なお、ここでいうＥＬ素子
４５０７は、画素電極（陰極）４５０４、ＥＬ層４５０
５及び陽極４５０６で形成されたコンデンサを指す。

【０１８５】ＥＬ素子に加える電圧が１０Ｖ以上といっ
た高電圧の場合には、電流制御用ＴＦＴ４５０１におい
てホットキャリア効果による劣化が顕在化してくる。こ
のような場合に、電流制御用ＴＦＴ４５０１として本発
明の構造のｎチャネル型ＴＦＴを用いることは有効であ
る。

【０１８６】また、本実施形態の電流制御用ＴＦＴ４５
０１はゲート電極４５０２とＬＤＤ領域４５０９との間
にゲート容量と呼ばれる寄生容量を形成する。このゲー
ト容量を調節することで図１７（Ａ）、（Ｂ）に示した
保持容量４４１８と同等の機能を持たせることも可能で
ある。特に、ＥＬ表示装置をデジタル駆動方式で動作さ
せる場合においては、保持容量のキャパシタンスがアナ
ログ駆動方式で動作させる場合よりも小さくて済むた
め、ゲート容量で保持容量を代用しうる。

【０１８７】なお、ＥＬ素子に加える電圧が１０Ｖ以
下、好ましくは５Ｖ以下となった場合、上記ホットキャ
リア効果による劣化はさほど問題とならなくなるため、
図１８においてＬＤＤ領域４５０９を省略した構造のｎ
チャネル型ＴＦＴを用いても良い。

【０１８８】［実施形態１０］ 本実施形態では、実施
形態８もしくは実施形態９に示したＥＬ表示装置の画素
部に用いることができる画素構造の例を図１９（Ａ）〜
（Ｃ）に示す。なお、本実施形態において、４６０１は
スイッチング用ＴＦＴ４６０２のソース配線、４６０３
はスイッチング用ＴＦＴ４６０２のゲート配線、４６０
４は電流制御用ＴＦＴ、４６０５はコンデンサ、４６０
６、４６０８は電流供給線、４６０７はＥＬ素子とす
る。

【０１８９】図１９（Ａ）は、二つの画素間で電流供給
線４６０６を共通とした場合の例である。即ち、二つの
画素が電流供給線４６０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電流供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０１９０】また、図１９（Ｂ）は、電流供給線４６０
８をゲート配線４６０３と平行に設けた場合の例であ
る。なお、図１９（Ｂ）では電流供給線４６０８とゲー
ト配線４６０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電流供給線４６０８とゲート配線４６０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０１９１】また、図１９（Ｃ）は、図１９（Ｂ）の構
造と同様に電流供給線４６０８をゲート配線４６０３と
平行に設け、さらに、二つの画素を電流供給線４６０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線４６０８をゲート配線４６０３のいず
れか一方と重なるように設けることも有効である。この
場合、電流供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。

【０１９２】［実施形態１１］ 本実施形態では、本発
明を実施したＥＬ表示装置の画素構造の例を図２０
（Ａ）、（Ｂ）に示す。なお、本実施形態において、４
７０１はスイッチング用ＴＦＴ４７０２のソース配線、
４７０３はスイッチング用ＴＦＴ４７０２のゲート配
線、４７０４は電流制御用ＴＦＴ、４７０５はコンデン
サ（省略することも可能）、４７０６は電流供給線、４
７０７は電源制御用ＴＦＴ、４７０９は電源制御用ゲー
ト配線、４７０８はＥＬ素子とする。電源制御用ＴＦＴ
４７０７の動作については特願平１１−３４１２７２号
を参照すると良い。

【０１９３】また、本実施形態では電源制御用ＴＦＴ４
７０７を電流制御用ＴＦＴ４７０４とＥＬ素子４７０８
との間に設けているが、電源制御用ＴＦＴ４７０７とＥ
Ｌ素子４７０８との間に電流制御用ＴＦＴ４７０４が設
けられた構造としても良い。また、電源制御用ＴＦＴ４
７０７は電流制御用ＴＦＴ４７０４と同一構造とする
か、同一の活性層で直列させて形成するのが好ましい。

【０１９４】また、図２０（Ａ）は、二つの画素間で電
流供給線４７０６を共通とした場合の例である。即ち、
二つの画素が電流供給線４７０６を中心に線対称となる
ように形成されている点に特徴がある。この場合、電流
供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。

【０１９５】また、図２０（Ｂ）は、ゲート配線４７０
３と平行に電流供給線４７１０を設け、ソース配線４７
０１と平行に電源制御用ゲート配線４７１１を設けた場
合の例である。なお、図２０（Ｂ）では電流供給線４７
１０とゲート配線４７０３とが重ならないように設けた
構造となっているが、両者が異なる層に形成される配線
であれば、絶縁膜を介して重なるように設けることもで
きる。この場合、電流供給線４７１０とゲート配線４７
０３とで専有面積を共有させることができるため、画素
部をさらに高精細化することができる。

【０１９６】［実施形態１２］ 本実形態では、本発明
を実施したＥＬ表示装置の画素構造の例を図２１
（Ａ）、（Ｂ）に示す。なお、本実施形態において、４
８０１はスイッチング用ＴＦＴ４８０２のソース配線、
４８０３はスイッチング用ＴＦＴ４８０２のゲート配
線、４８０４は電流制御用ＴＦＴ、４８０５はコンデン
サ（省略することも可能）、４８０６は電流供給線、４
８０７は消去用ＴＦＴ、４８０８は消去用ゲート配線、
４８０９はＥＬ素子とする。消去用ＴＦＴ４８０７の動
作については特願平１１−３３８７８６号を参照すると
良い。

【０１９７】消去用ＴＦＴ４８０７のドレインは電流制
御用ＴＦＴ４８０４のゲートに接続され、電流制御用Ｔ
ＦＴ４８０４のゲート電圧を強制的に変化させることが
できるようになっている。なお、消去用ＴＦＴ４８０７
はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとし
ても良いが、オフ電流を小さくできるようにスイッチン
グ用ＴＦＴ４８０２と同一構造とすることが好ましい。

【０１９８】また、図２１（Ａ）は、二つの画素間で電
流供給線４８０６を共通とした場合の例である。即ち、
二つの画素が電流供給線４８０６を中心に線対称となる
ように形成されている点に特徴がある。この場合、電流
供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。

【０１９９】また、図２１（Ｂ）は、ゲート配線４８０
３と平行に電流供給線４８１０を設け、ソース配線４８
０１と平行に消去用ゲート配線４８１１を設けた場合の
例である。なお、図２１（Ｂ）では電流供給線４８１０
とゲート配線４８０３とが重ならないように設けた構造
となっているが、両者が異なる層に形成される配線であ
れば、絶縁膜を介して重なるように設けることもでき
る。この場合、電流供給線４８１０とゲート配線４８０
３とで専有面積を共有させることができるため、画素部
をさらに高精細化することができる。

【０２００】［実施形態１３］ 本発明のＥＬ表示装置
は画素内にいくつのＴＦＴを設けた構造としても良い。
例えば、四つ乃至六つまたはそれ以上のＴＦＴを設けて
も構わない。本発明はＥＬ表示装置の画素構造に限定さ
れずに実施することが可能である。

【０２０１】［実施形態１４］ 本発明を用いて作製さ
れたアクティブマトリクス型表示装置、例えば、実施形
態５で示した液晶パネルや実施形態８〜１５で示した有
機ＥＬディスプレイを表示媒体として搭載した電子機器
全てに本発明を適用することができる。

【０２０２】そのような電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図２２及び図２３に示す。

【０２０３】図２２（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示装置２
００３、キーボード２００４で構成される。本願発明を
画像入力部２００２、表示装置２００３やその他の信号
制御回路に適用することができる。

【０２０４】図２２（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明を表示装置２１０２、音声
入力部２１０３やその他の信号制御回路に適用すること
ができる。

【０２０５】図２２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明は表示装置２２
０５やその他の信号制御回路に適用できる。

【０２０６】図２２（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示装置２３０２、アーム部２３
０３で構成される。本発明は表示装置２３０２やその他
の信号制御回路に適用することができる。

【０２０７】図２２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカ部２４
０３、記録媒体２４０４、操作スイッチ２４０５、外部
入力部（図示しない）で構成される。なお、この装置は
記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔ
ｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑
賞やゲームやインターネットを行うことができる。本発
明は表示装置２４０２やその他の信号制御回路に適用す
ることができる。

【０２０８】図２２（Ｆ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本願発明を表示装置２５０２やその他の信号制御回
路に適用することができる。

【０２０９】図２３（Ａ）はフロント型プロジェクター
であり、光源光学系及び表示装置２６０１、スクリーン
２６０２で構成される。本発明は表示装置やその他の信
号制御回路に適用することができる。

【０２１０】図２３（Ｂ）はリア型プロジェクターであ
り、本体２７０１、光源光学系及び表示装置２７０２、
ミラー２７０３、スクリーン２７０４で構成される。本
発明は表示装置やその他の信号制御回路に適用すること
ができる。

【０２１１】なお、図２３（Ｃ）は、図２３（Ａ）及び
図２３（Ｂ）中における光源光学系及び表示装置２６０
１、２７０２の構造の一例を示した図である。光源光学
系及び表示装置２６０１、２７０２は、光源光学系２８
０１、ミラー２８０２、２８０４〜２８０６、ダイクロ
イックミラー２８０３、光学系２８０７、表示装置２８
０８、位相差板２８０９、投射光学系２８１０で構成さ
れる。投射光学系２８１０は、投射レンズを備えた複数
の光学レンズで構成される。本実施例は表示装置２８０
８を三つ使用する三板式の例を示したが、特に限定され
ず、例えば単板式であってもよい。また、図２３（Ｃ）
中において矢印で示した光路に実施者が適宜、光学レン
ズや、偏光機能を有するフィルムや、位相差を調節する
ためのフィルム、ＩＲフィルム等を設けてもよい。

【０２１２】また、図２３（Ｄ）は、図２３（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図２３（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等を設
けてもよい。

【０２１３】図２３には三板式のプロジェクターの例を
示したが、単板式でもよい。この場合は、液晶パネルに
カラーフィルタを形成してカラー表示を行えばよい。

【０２１４】

【発明の効果】本発明により、金属元素を用いて非晶質
部分を有する半導体膜を結晶化するため、非常に結晶性
が優れた膜が形成できるため、電解効果移動度の高いＴ
ＦＴを作製することができる。また結晶化に用いた金属
元素をゲッタリングさせるため、ＴＦＴの信頼性、安定
性が優れる。また、金属元素をゲッタリングするための
領域を、ソースやドレインとして機能するｎ型やｐ型の
不純物領域に含むようにしたため、素子の集積化が容易
になる。また、ゲッタリング領域のリン、アンチモンの
濃度プロファイルを規定することにより、各位実に再結
晶化させることができるため、歩留まりの向上につなが
る。

【図面の簡単な説明】

【図１】 本発明のｎ型不純物領域（ゲッタリング領
域）の１５族元素の濃度分布図。

【図２】 本発明のゲッタリング領域のリン、ボロンの
濃度分布図。

【図３】 本発明のＴＦＴの作製工程を示す断面図。

【図４】 本発明のＴＦＴの作製工程を示す断面図。

【図５】 本発明のＴＦＴの作製工程を示す断面図。

【図６】 本発明のＴＦＴの作製工程を示す断面図。

【図７】 本発明のＴＦＴの作製工程を示す断面図。

【図８】 本発明のＴＦＴの作製工程を示す断面図。

【図９】 本発明のＴＦＴの作製工程を示す断面図。

【図１０】 本発明のＴＦＴの作製工程を示す断面図。

【図１１】 本発明の液晶パネルの断面図。

【図１２】 モジュール化された液晶パネルの概略の斜
視図。

【図１３】 アクティブマトリクス基板のブロック図。

【図１４】 無しきい値反強誘電性混合液晶の特性図

【図１５】 本発明のＥＬ表示装置の上面図及び断面
図。

【図１６】 本発明のＥＬ表示装置の画素部の断面図。

【図１７】 本発明のＥＬ表示装置の画素部の上面図、
およびその回路図。

【図１８】 本発明のＥＬ表示装置の断面図。

【図１９】 本発明のＥＬ表示装置の画素部の回路図。

【図２０】 本発明のＥＬ表示装置の画素部の回路図。

【図２１】 本発明のＥＬ表示装置の画素部の回路図。

【図２２】 電子機器の応用例。

【図２３】 プロジェクターへの応用例。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 １５族元素を含むｎ型不純物領域を有す
   る半導体膜を有する半導体装置において、 前記ｎ型不純物領域はシリコンの結晶化を促進する金属
   元素を含み、前記ｎ型不純物領域の１５族元素の厚さ方
   向の濃度分布は、濃度が１×１０²⁰atoms/cm³以下であ
   る領域が厚さ５nm以上あり、最大値が５×１０¹⁹atoms/
   cm³以上であることを特徴とする半導体装置。
2. 【請求項２】 請求項１において、前記半導体膜はチャ
   ネル形成領域を有し、前記金属元素の濃度は前記ｎ型不
   純物領域よりもチャネル形成領域のほうが低いことを特
   徴とする半導体装置。
3. 【請求項３】 １５族元素及び１３族元素を含むｐ型不
   純物領域を有する半導体膜を有する半導体装置におい
   て、 前記ｐ型の不純物領域はシリコンの結晶化を促進する金
   属元素を含み、 前記ｐ型の不純物領域の１５族元素の厚さ方向の濃度分
   布は、濃度が１×１０ ²⁰atoms/cm³ 以下である領域が厚
   さ５nm以上あり、最大値が５×１０¹⁹atoms/cm ³以上と
   なることを特徴とする半導体装置。
4. 【請求項４】 請求項３において、前記半導体膜はチャ
   ネル形成領域を有し、 前記金属元素の濃度は前記ｐ型不純物領域よりもチャネ
   ル形成領域のほうが低いことを特徴とする半導体装置。
5. 【請求項５】 絶縁表面に接する結晶性シリコンでなる
   半導体膜にチャネル形成領域と、少なくとも２つのｎ型
   の不純物領域とが設けられた半導体装置において、 前記２つのｎ型の不純物領域はシリコンの結晶化を促進
   する金属元素、及び１５族元素を含んでおり、 しかも前記絶縁表面から少なくとも厚さ５nmにおいて、
   前記１５族元素の濃度が当該半導体膜表面に向かって増
   加し、かつ１×１０²⁰atoms/cm³を越えないことを特徴
   とする半導体装置。
6. 【請求項６】 請求項１乃至５のいずれか１項におい
   て、前記１５族元素はリン又はアンチモンであることを
   特徴とする半導体装置。
7. 【請求項７】 請求項１乃至６のいずれか１項におい
   て、前記１３族元素はボロンであることを特徴とする半
   導体装置。
8. 【請求項８】 請求項１乃至７のいずれか１項におい
   て、前記金属元素はＮｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐ
   ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた１又は
   複数の元素であることを特徴とする半導体装置。