JP2001027767A - 薄膜トランジスタパネル及びその製造方法 - Google Patents
薄膜トランジスタパネル及びその製造方法Info
- Publication number
- JP2001027767A JP2001027767A JP20016199A JP20016199A JP2001027767A JP 2001027767 A JP2001027767 A JP 2001027767A JP 20016199 A JP20016199 A JP 20016199A JP 20016199 A JP20016199 A JP 20016199A JP 2001027767 A JP2001027767 A JP 2001027767A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film transistor
- electrode
- drying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタのドレイン電極に接続され
たドレイン線と画素電極との間に、ウォータマークと呼
ばれる乾燥不良痕に起因するショートが発生しないよう
にする。 【解決手段】 ドレイン線13下のゲート絶縁膜6上に
は半導体薄膜形成用層7a及び乾燥不良防止用チャネル
保護膜8aが設けられている。そして、乾燥不良痕22
下に半導体薄膜形成用層7bが半導体薄膜形成用層7a
に連続して不要に残存しても、乾燥不良防止用チャネル
保護膜8aが絶縁膜として機能することにより、ドレイ
ン電極13と画素電極15とがショートしないようにす
ることができる。
たドレイン線と画素電極との間に、ウォータマークと呼
ばれる乾燥不良痕に起因するショートが発生しないよう
にする。 【解決手段】 ドレイン線13下のゲート絶縁膜6上に
は半導体薄膜形成用層7a及び乾燥不良防止用チャネル
保護膜8aが設けられている。そして、乾燥不良痕22
下に半導体薄膜形成用層7bが半導体薄膜形成用層7a
に連続して不要に残存しても、乾燥不良防止用チャネル
保護膜8aが絶縁膜として機能することにより、ドレイ
ン電極13と画素電極15とがショートしないようにす
ることができる。
Description
【0001】
【発明の属する技術分野】この発明は薄膜トランジスタ
パネル及びその製造方法に関する。
パネル及びその製造方法に関する。
【0002】
【従来の技術】例えばアクティブマトリクス型の液晶表
示装置には、画素用スイッチング素子としての薄膜トラ
ンジスタを備えた薄膜トランジスタパネルを備えたもの
がある。図11は従来のこのような薄膜トランジスタパ
ネルの一例の一部の平面図を示し、図12はそのX−X
線に沿う断面図を示したものである。この薄膜トランジ
スタパネルはガラス基板1を備えている。ガラス基板1
の上面の所定の箇所にはアルミニウムからなるゲート電
極2を含むゲート線(走査線)3が行方向に延びて設け
られ、他の所定の箇所にはアルミニウムからなる補助容
量電極4を含む補助容量線5が行方向に延びて設けら
れ、その上面全体には窒化シリコンからなるゲート絶縁
膜6が設けられている。
示装置には、画素用スイッチング素子としての薄膜トラ
ンジスタを備えた薄膜トランジスタパネルを備えたもの
がある。図11は従来のこのような薄膜トランジスタパ
ネルの一例の一部の平面図を示し、図12はそのX−X
線に沿う断面図を示したものである。この薄膜トランジ
スタパネルはガラス基板1を備えている。ガラス基板1
の上面の所定の箇所にはアルミニウムからなるゲート電
極2を含むゲート線(走査線)3が行方向に延びて設け
られ、他の所定の箇所にはアルミニウムからなる補助容
量電極4を含む補助容量線5が行方向に延びて設けら
れ、その上面全体には窒化シリコンからなるゲート絶縁
膜6が設けられている。
【0003】ゲート絶縁膜6の上面の所定の箇所でゲー
ト電極2に対応する部分にはアモルファスシリコンから
なる半導体薄膜7が設けられている。半導体薄膜7の上
面中央部には窒化シリコンからなるチャネル保護膜8が
設けられている。チャネル保護膜8の上面両側及びその
両側における半導体薄膜7の上面にはn型アモルファス
シリコンからなるオーミックコンタクト層9、10が設
けられている。一方のオーミックコンタクト層9の上面
及びゲート絶縁膜6の上面の所定の箇所にはアルミニウ
ムからなるソース電極11が設けられている。他方のオ
ーミックコンタクト層10の上面及びゲート絶縁膜6の
上面の所定の箇所にはアルミニウムからなるドレイン電
極12を含むドレイン線(信号線)13が列方向に延び
て設けられている。そして、ゲート電極2、ゲート絶縁
膜6、半導体薄膜7、チャネル保護膜8、オーミックコ
ンタクト層9、10、ソース電極11及びドレイン電極
12により、薄膜トランジスタ14が構成されている。
ト電極2に対応する部分にはアモルファスシリコンから
なる半導体薄膜7が設けられている。半導体薄膜7の上
面中央部には窒化シリコンからなるチャネル保護膜8が
設けられている。チャネル保護膜8の上面両側及びその
両側における半導体薄膜7の上面にはn型アモルファス
シリコンからなるオーミックコンタクト層9、10が設
けられている。一方のオーミックコンタクト層9の上面
及びゲート絶縁膜6の上面の所定の箇所にはアルミニウ
ムからなるソース電極11が設けられている。他方のオ
ーミックコンタクト層10の上面及びゲート絶縁膜6の
上面の所定の箇所にはアルミニウムからなるドレイン電
極12を含むドレイン線(信号線)13が列方向に延び
て設けられている。そして、ゲート電極2、ゲート絶縁
膜6、半導体薄膜7、チャネル保護膜8、オーミックコ
ンタクト層9、10、ソース電極11及びドレイン電極
12により、薄膜トランジスタ14が構成されている。
【0004】ゲート絶縁膜6の上面の所定の箇所にはI
TOからなる画素電極15がソース電極11と接続され
て設けられている。この場合、画素電極15は、薄膜ト
ランジスタ14に対応する部分、つまり図11において
右上隅が欠けた平面長方形状をなし、ゲート線3とドレ
イン線13とによって囲まれた領域内に形成されてい
る。また、画素電極15の所定の一辺部は補助容量電極
4と重ね合わされている。
TOからなる画素電極15がソース電極11と接続され
て設けられている。この場合、画素電極15は、薄膜ト
ランジスタ14に対応する部分、つまり図11において
右上隅が欠けた平面長方形状をなし、ゲート線3とドレ
イン線13とによって囲まれた領域内に形成されてい
る。また、画素電極15の所定の一辺部は補助容量電極
4と重ね合わされている。
【0005】次に、この薄膜トランジスタパネルの製造
方法について説明する。まず、図13に示すように、ガ
ラス基板1の上面の各所定の箇所に、アルミニウムによ
り、ゲート電極2を含むゲート線3及び補助容量電極4
を含む補助容量線5を形成する。次に、上面全体に窒化
シリコンからなるゲート絶縁膜6、アモルファスシリコ
ンからなる半導体薄膜形成用層7A、窒化シリコンから
なるチャネル保護膜形成用層8Aを連続して成膜する。
次に、チャネル保護膜形成用層8Aの上面のチャネル保
護膜形成領域にフォトレジスト膜21を形成する。次
に、フォトレジスト膜21をマスクとしてチャネル保護
膜形成用層8Aをエッチングする。すると、図14に示
すように、半導体薄膜形成用層7Aの上面の所定の箇所
でゲート電極2に対応する部分にチャネル保護膜8が形
成される。
方法について説明する。まず、図13に示すように、ガ
ラス基板1の上面の各所定の箇所に、アルミニウムによ
り、ゲート電極2を含むゲート線3及び補助容量電極4
を含む補助容量線5を形成する。次に、上面全体に窒化
シリコンからなるゲート絶縁膜6、アモルファスシリコ
ンからなる半導体薄膜形成用層7A、窒化シリコンから
なるチャネル保護膜形成用層8Aを連続して成膜する。
次に、チャネル保護膜形成用層8Aの上面のチャネル保
護膜形成領域にフォトレジスト膜21を形成する。次
に、フォトレジスト膜21をマスクとしてチャネル保護
膜形成用層8Aをエッチングする。すると、図14に示
すように、半導体薄膜形成用層7Aの上面の所定の箇所
でゲート電極2に対応する部分にチャネル保護膜8が形
成される。
【0006】次に、フォトレジスト膜21をレジスト剥
離液を用いて剥離する。このとき、チャネル保護膜8下
以外の領域における半導体薄膜形成用層7Aの上面が大
気にさらされるので、図示していないが、チャネル保護
膜8下以外の領域における半導体薄膜形成用層7Aの上
面に自然酸化膜が形成される。そこで、次に、フッ化ア
ンモニウム溶液等のエッチング液を用いてウェットエッ
チングを行うことにより、自然酸化膜を除去する。次
に、半導体薄膜形成用層7Aの上面等に残存するエッチ
ング液を除去するために純水で洗浄する。次に、半導体
薄膜形成用層7Aの上面等に残存する純水を除去するた
めに乾燥する。
離液を用いて剥離する。このとき、チャネル保護膜8下
以外の領域における半導体薄膜形成用層7Aの上面が大
気にさらされるので、図示していないが、チャネル保護
膜8下以外の領域における半導体薄膜形成用層7Aの上
面に自然酸化膜が形成される。そこで、次に、フッ化ア
ンモニウム溶液等のエッチング液を用いてウェットエッ
チングを行うことにより、自然酸化膜を除去する。次
に、半導体薄膜形成用層7Aの上面等に残存するエッチ
ング液を除去するために純水で洗浄する。次に、半導体
薄膜形成用層7Aの上面等に残存する純水を除去するた
めに乾燥する。
【0007】ところで、上記乾燥工程を経ても、半導体
薄膜形成用層7Aの上面が疎水性を示すため、チャネル
保護膜8下以外の領域における半導体薄膜形成用層7A
の上面に純水が水滴として残存することがある。そし
て、この残存する水滴が半導体薄膜形成用層7Aと反応
し、水滴が蒸発しても、上記反応領域にウォータマーク
と呼ばれる乾燥不良痕が発生する。そこで、一例とし
て、図11において一点鎖線で示すように、乾燥不良痕
22が発生したとする。すなわち、図15に示すよう
に、画素電極形成領域とその左側のドレイン線形成領域
との間及びその左右両側に乾燥不良痕22が発生したと
する。
薄膜形成用層7Aの上面が疎水性を示すため、チャネル
保護膜8下以外の領域における半導体薄膜形成用層7A
の上面に純水が水滴として残存することがある。そし
て、この残存する水滴が半導体薄膜形成用層7Aと反応
し、水滴が蒸発しても、上記反応領域にウォータマーク
と呼ばれる乾燥不良痕が発生する。そこで、一例とし
て、図11において一点鎖線で示すように、乾燥不良痕
22が発生したとする。すなわち、図15に示すよう
に、画素電極形成領域とその左側のドレイン線形成領域
との間及びその左右両側に乾燥不良痕22が発生したと
する。
【0008】次に、図16に示すように、上面全体にn
型アモルファスシリコンからなるオーミックコンタクト
層形成用層9Aを成膜する。次に、オーミックコンタク
ト層形成用層9Aの上面のオーミックコンタクト層形成
領域にフォトレジスト膜23を形成する。次に、フォト
レジスト膜23をマスクとしてオーミックコンタクト層
形成用層9A及び半導体薄膜形成用層7Aをドライエッ
チングする。すると、図17に示すように、ゲート絶縁
膜6の上面の所定の箇所でゲート電極2に対応する部分
に半導体薄膜7が形成されると共に、チャネル保護膜8
の上面両側及びその両側の半導体薄膜7の上面にオーミ
ックコンタクト層9、10が形成される。ところで、こ
の場合、乾燥不良痕22がエッチングマスクとして機能
することにより、乾燥不良痕22下に半導体薄膜形成用
層7Aが不要に残存される。この後、フォトレジスト膜
23を剥離する。
型アモルファスシリコンからなるオーミックコンタクト
層形成用層9Aを成膜する。次に、オーミックコンタク
ト層形成用層9Aの上面のオーミックコンタクト層形成
領域にフォトレジスト膜23を形成する。次に、フォト
レジスト膜23をマスクとしてオーミックコンタクト層
形成用層9A及び半導体薄膜形成用層7Aをドライエッ
チングする。すると、図17に示すように、ゲート絶縁
膜6の上面の所定の箇所でゲート電極2に対応する部分
に半導体薄膜7が形成されると共に、チャネル保護膜8
の上面両側及びその両側の半導体薄膜7の上面にオーミ
ックコンタクト層9、10が形成される。ところで、こ
の場合、乾燥不良痕22がエッチングマスクとして機能
することにより、乾燥不良痕22下に半導体薄膜形成用
層7Aが不要に残存される。この後、フォトレジスト膜
23を剥離する。
【0009】次に、図18に示すように、ゲート絶縁膜
6の上面の画素電極形成領域にITOからなる画素電極
15を形成する。この場合、画素電極15の所定の一部
は乾燥不良痕22の右端部上面に形成される。次に、一
方のオーミックコンタクト層9の上面、ゲート絶縁膜6
の上面の所定の箇所及び画素電極15の上面の所定の箇
所にアルミニウムからなるソース電極11を形成すると
共に、他方のオーミックコンタクト層10の上面及びゲ
ート絶縁膜6の上面の所定の箇所にアルミニウムからな
るドレイン電極12を含むドレイン線13を形成する。
この場合、ドレイン線13の所定の一部は乾燥不良痕2
2の左端部上面に形成される。かくして、従来の薄膜ト
ランジスタパネルが製造される。
6の上面の画素電極形成領域にITOからなる画素電極
15を形成する。この場合、画素電極15の所定の一部
は乾燥不良痕22の右端部上面に形成される。次に、一
方のオーミックコンタクト層9の上面、ゲート絶縁膜6
の上面の所定の箇所及び画素電極15の上面の所定の箇
所にアルミニウムからなるソース電極11を形成すると
共に、他方のオーミックコンタクト層10の上面及びゲ
ート絶縁膜6の上面の所定の箇所にアルミニウムからな
るドレイン電極12を含むドレイン線13を形成する。
この場合、ドレイン線13の所定の一部は乾燥不良痕2
2の左端部上面に形成される。かくして、従来の薄膜ト
ランジスタパネルが製造される。
【0010】
【発明が解決しようとする課題】以上のように、従来の
薄膜トランジスタパネルでは、図18に示すように、不
要に発生した乾燥不良痕22下に半導体薄膜形成用層7
Aが不要に残存することがある。そして、この例の場合
には、乾燥不良痕22の右端部上面に画素電極15の一
部が形成され、乾燥不良痕22の左端部上面にドレイン
線13の一部が形成されるので、乾燥不良痕22下に不
要に残存する半導体薄膜形成用層7Aを介して画素電極
15とドレイン線13とがショートし、歩留低下の一要
因となってしまうという問題があった。この発明の課題
は、乾燥不良痕に起因するショートが発生しないように
することである。
薄膜トランジスタパネルでは、図18に示すように、不
要に発生した乾燥不良痕22下に半導体薄膜形成用層7
Aが不要に残存することがある。そして、この例の場合
には、乾燥不良痕22の右端部上面に画素電極15の一
部が形成され、乾燥不良痕22の左端部上面にドレイン
線13の一部が形成されるので、乾燥不良痕22下に不
要に残存する半導体薄膜形成用層7Aを介して画素電極
15とドレイン線13とがショートし、歩留低下の一要
因となってしまうという問題があった。この発明の課題
は、乾燥不良痕に起因するショートが発生しないように
することである。
【0011】
【課題を解決するための手段】請求項1記載の発明に係
る薄膜トランジスタパネルは、半導体薄膜、ゲート電
極、ドレイン電極、ソース電極からなる薄膜トランジス
タと、該薄膜トランジスタの各電極に接続された第1及
び第2の導電パターンとを備えた薄膜トランジスタパネ
ルにおいて、前記第1及び第2の導電パターンの少なく
とも一方の下に、前記半導体薄膜を形成するための半導
体薄膜形成用層の一部及び乾燥不良防止パターンを設け
たものである。請求項5記載の発明に係る薄膜トランジ
スタパネルの製造方法は、半導体薄膜、ゲート電極、ド
レイン電極、ソース電極からなる薄膜トランジスタと、
該薄膜トランジスタの各電極に接続された第1及び第2
の導電パターンとを備えた薄膜トランジスタパネルの製
造に際し、前記半導体薄膜を形成するための半導体薄膜
形成用層上の所定の箇所に乾燥不良防止パターンを形成
し、前記半導体薄膜を形成すると共に前記乾燥不良防止
パターン下に前記半導体薄膜形成用層を残存させ、前記
乾燥不良防止パターン上に前記第1及び第2の導電パタ
ーンの少なくとも一方を形成するようにしたものであ
る。この発明によれば、第1の導電パターン(例えばド
レイン線)と第2の導電パターン(例えば画素電極)と
のうち少なくとも一方の下に、薄膜トランジスタの半導
体薄膜を形成するための半導体薄膜形成用層の一部及び
乾燥不良防止パターンを設けているので、薄膜トランジ
スタの半導体薄膜を形成する前の半導体薄膜形成用層の
上面において乾燥不良防止パターンの近傍に乾燥不良痕
が発生し、この乾燥不良痕下に半導体薄膜形成用層が不
要に残存しても、乾燥不良防止パターンが絶縁膜として
機能することにより、第1と第2の導電パターン間に乾
燥不良痕に起因するショートが発生しないようにするこ
とができる。
る薄膜トランジスタパネルは、半導体薄膜、ゲート電
極、ドレイン電極、ソース電極からなる薄膜トランジス
タと、該薄膜トランジスタの各電極に接続された第1及
び第2の導電パターンとを備えた薄膜トランジスタパネ
ルにおいて、前記第1及び第2の導電パターンの少なく
とも一方の下に、前記半導体薄膜を形成するための半導
体薄膜形成用層の一部及び乾燥不良防止パターンを設け
たものである。請求項5記載の発明に係る薄膜トランジ
スタパネルの製造方法は、半導体薄膜、ゲート電極、ド
レイン電極、ソース電極からなる薄膜トランジスタと、
該薄膜トランジスタの各電極に接続された第1及び第2
の導電パターンとを備えた薄膜トランジスタパネルの製
造に際し、前記半導体薄膜を形成するための半導体薄膜
形成用層上の所定の箇所に乾燥不良防止パターンを形成
し、前記半導体薄膜を形成すると共に前記乾燥不良防止
パターン下に前記半導体薄膜形成用層を残存させ、前記
乾燥不良防止パターン上に前記第1及び第2の導電パタ
ーンの少なくとも一方を形成するようにしたものであ
る。この発明によれば、第1の導電パターン(例えばド
レイン線)と第2の導電パターン(例えば画素電極)と
のうち少なくとも一方の下に、薄膜トランジスタの半導
体薄膜を形成するための半導体薄膜形成用層の一部及び
乾燥不良防止パターンを設けているので、薄膜トランジ
スタの半導体薄膜を形成する前の半導体薄膜形成用層の
上面において乾燥不良防止パターンの近傍に乾燥不良痕
が発生し、この乾燥不良痕下に半導体薄膜形成用層が不
要に残存しても、乾燥不良防止パターンが絶縁膜として
機能することにより、第1と第2の導電パターン間に乾
燥不良痕に起因するショートが発生しないようにするこ
とができる。
【0012】
【発明の実施の形態】図1はこの発明の一実施形態にお
ける薄膜トランジスタパネルの要部の平面図を示し、図
2はそのX−X線に沿う断面図を示したものである。な
お、説明の便宜上、図1及び図2において、図11及び
図12と同一名称のものには同一の符合を付して説明す
ることとする。この薄膜トランジスタパネルにおいて、
図11及び図12に示す場合と異なる点は、左右方向に
隣接する2つの画素電極(導電パターン)15及びその
間のドレイン線(導電パターン)13について見ると、
左側の画素電極15の右辺から左側にある程度離れた箇
所と、右側の画素電極15の左辺から右側にある程度離
れた箇所との間であって、ドレイン線13下のゲート絶
縁膜6上に半導体薄膜形成用層7a及び乾燥不良防止用
チャネル保護膜(乾燥不良防止パターン)8aを設けた
点である。したがって、この場合には、左側の画素電極
15の右辺部は乾燥不良防止用チャネル保護膜8aの左
端部上に設けられ、右側の画素電極15の左辺部は乾燥
不良防止用チャネル保護膜8aの右端部上に設けられて
いる。
ける薄膜トランジスタパネルの要部の平面図を示し、図
2はそのX−X線に沿う断面図を示したものである。な
お、説明の便宜上、図1及び図2において、図11及び
図12と同一名称のものには同一の符合を付して説明す
ることとする。この薄膜トランジスタパネルにおいて、
図11及び図12に示す場合と異なる点は、左右方向に
隣接する2つの画素電極(導電パターン)15及びその
間のドレイン線(導電パターン)13について見ると、
左側の画素電極15の右辺から左側にある程度離れた箇
所と、右側の画素電極15の左辺から右側にある程度離
れた箇所との間であって、ドレイン線13下のゲート絶
縁膜6上に半導体薄膜形成用層7a及び乾燥不良防止用
チャネル保護膜(乾燥不良防止パターン)8aを設けた
点である。したがって、この場合には、左側の画素電極
15の右辺部は乾燥不良防止用チャネル保護膜8aの左
端部上に設けられ、右側の画素電極15の左辺部は乾燥
不良防止用チャネル保護膜8aの右端部上に設けられて
いる。
【0013】次に、この一実施形態における薄膜トラン
ジスタパネルの製造方法について説明する。まず、図3
に示すように、ガラス基板1の上面の各所定の箇所に、
アルミニウムにより、ゲート電極2を含むゲート線3及
び補助容量電極4を含む補助容量線5を形成する。次
に、上面全体に窒化シリコンからなるゲート絶縁膜6、
アモルファスシリコンからなる半導体薄膜形成用層7
A、窒化シリコンからなるチャネル保護膜形成用層8A
を連続して成膜する。次に、チャネル保護膜形成用層8
Aの上面のチャネル保護膜形成領域にフォトレジスト膜
31aを形成すると共に、所定のドレイン線形成領域及
びその両側(ドレイン電極12に対応する部分では図1
に示すように右側のみ)の所定の箇所にフォトレジスト
膜31bを形成する。次に、フォトレジスト膜31a、
31bをマスクとしてチャネル保護膜形成用層8Aをエ
ッチングする。すると、図4に示すように、半導体薄膜
形成用層7Aの上面の所定の箇所でゲート電極2に対応
する部分にチャネル保護膜8が形成されると共に、フォ
トレジスト膜31b下に乾燥不良防止用チャネル保護膜
8aが形成される。
ジスタパネルの製造方法について説明する。まず、図3
に示すように、ガラス基板1の上面の各所定の箇所に、
アルミニウムにより、ゲート電極2を含むゲート線3及
び補助容量電極4を含む補助容量線5を形成する。次
に、上面全体に窒化シリコンからなるゲート絶縁膜6、
アモルファスシリコンからなる半導体薄膜形成用層7
A、窒化シリコンからなるチャネル保護膜形成用層8A
を連続して成膜する。次に、チャネル保護膜形成用層8
Aの上面のチャネル保護膜形成領域にフォトレジスト膜
31aを形成すると共に、所定のドレイン線形成領域及
びその両側(ドレイン電極12に対応する部分では図1
に示すように右側のみ)の所定の箇所にフォトレジスト
膜31bを形成する。次に、フォトレジスト膜31a、
31bをマスクとしてチャネル保護膜形成用層8Aをエ
ッチングする。すると、図4に示すように、半導体薄膜
形成用層7Aの上面の所定の箇所でゲート電極2に対応
する部分にチャネル保護膜8が形成されると共に、フォ
トレジスト膜31b下に乾燥不良防止用チャネル保護膜
8aが形成される。
【0014】次に、フォトレジスト膜31a、31bを
レジスト剥離液を用いて剥離する。このとき、チャネル
保護膜8下及び乾燥不良防止用チャネル保護膜8a下以
外の領域における半導体薄膜形成用層7Aの上面が大気
にさらされるので、図示していないが、チャネル保護膜
8下及び乾燥不良防止用チャネル保護膜8a下以外の領
域における半導体薄膜形成用層7Aの上面に自然酸化膜
が形成される。そこで、次に、フッ化アンモニウム溶液
等のエッチング液を用いてウェットエッチングを行うこ
とにより、自然酸化膜を除去する。次に、半導体薄膜形
成用層7Aの上面等に残存するエッチング液を除去する
ために純水で洗浄する。次に、半導体薄膜形成用層7A
の上面等に残存する純水を除去するために乾燥する。
レジスト剥離液を用いて剥離する。このとき、チャネル
保護膜8下及び乾燥不良防止用チャネル保護膜8a下以
外の領域における半導体薄膜形成用層7Aの上面が大気
にさらされるので、図示していないが、チャネル保護膜
8下及び乾燥不良防止用チャネル保護膜8a下以外の領
域における半導体薄膜形成用層7Aの上面に自然酸化膜
が形成される。そこで、次に、フッ化アンモニウム溶液
等のエッチング液を用いてウェットエッチングを行うこ
とにより、自然酸化膜を除去する。次に、半導体薄膜形
成用層7Aの上面等に残存するエッチング液を除去する
ために純水で洗浄する。次に、半導体薄膜形成用層7A
の上面等に残存する純水を除去するために乾燥する。
【0015】ところで、この場合も、半導体薄膜形成用
層7Aの上面が疎水性を示すため、チャネル保護膜8下
及び乾燥不良防止用チャネル保護膜8a下以外の領域に
おける半導体薄膜形成用層7Aの上面に純水が水滴とし
て残存し、乾燥不良痕が発生することがある。そこで、
一例として、図5に示すように、乾燥不良防止用チャネ
ル保護膜8aの左側に乾燥不良痕22が発生したとす
る。この場合、乾燥不良防止用チャネル保護膜8aの上
面は親水性を示すため、同上面に乾燥不良痕が発生する
ことはない。
層7Aの上面が疎水性を示すため、チャネル保護膜8下
及び乾燥不良防止用チャネル保護膜8a下以外の領域に
おける半導体薄膜形成用層7Aの上面に純水が水滴とし
て残存し、乾燥不良痕が発生することがある。そこで、
一例として、図5に示すように、乾燥不良防止用チャネ
ル保護膜8aの左側に乾燥不良痕22が発生したとす
る。この場合、乾燥不良防止用チャネル保護膜8aの上
面は親水性を示すため、同上面に乾燥不良痕が発生する
ことはない。
【0016】次に、図6に示すように、上面全体にn型
アモルファスシリコンからなるオーミックコンタクト層
形成用層9Aを成膜する。次に、オーミックコンタクト
層形成用層9Aの上面のオーミックコンタクト層形成領
域にフォトレジスト膜32を形成する。次に、フォトレ
ジスト膜32をマスクとしてオーミックコンタクト層形
成用層9A及び半導体薄膜形成用層7Aをドライエッチ
ングする。すると、図7に示すように、ゲート絶縁膜6
の上面の所定の箇所でゲート電極2に対応する部分に半
導体薄膜7が形成されると共に、チャネル保護膜8の上
面両側及びその両側の半導体薄膜7の上面にオーミック
コンタクト層9、10が形成される。ところで、この場
合、乾燥不良防止用チャネル保護膜8a及び乾燥不良痕
22がエッチングマスクとして機能することにより、乾
燥不良防止用チャネル保護膜8a下に半導体薄膜形成用
層7aが残存されると共に、乾燥不良痕22下に半導体
薄膜形成用層7bが半導体薄膜形成用層7aに連続して
残存される。
アモルファスシリコンからなるオーミックコンタクト層
形成用層9Aを成膜する。次に、オーミックコンタクト
層形成用層9Aの上面のオーミックコンタクト層形成領
域にフォトレジスト膜32を形成する。次に、フォトレ
ジスト膜32をマスクとしてオーミックコンタクト層形
成用層9A及び半導体薄膜形成用層7Aをドライエッチ
ングする。すると、図7に示すように、ゲート絶縁膜6
の上面の所定の箇所でゲート電極2に対応する部分に半
導体薄膜7が形成されると共に、チャネル保護膜8の上
面両側及びその両側の半導体薄膜7の上面にオーミック
コンタクト層9、10が形成される。ところで、この場
合、乾燥不良防止用チャネル保護膜8a及び乾燥不良痕
22がエッチングマスクとして機能することにより、乾
燥不良防止用チャネル保護膜8a下に半導体薄膜形成用
層7aが残存されると共に、乾燥不良痕22下に半導体
薄膜形成用層7bが半導体薄膜形成用層7aに連続して
残存される。
【0017】次に、酸素プラズマ処理を行うことによ
り、例えば、乾燥不良防止用チャネル保護膜8a及び乾
燥不良痕22下の半導体薄膜形成用層7a、7bの端部
に酸化部(図示せず)を形成する。これは、左右方向に
隣接する2つの画素電極15が半導体薄膜形成用層7
a、7bを介してショートするのを防止するためであ
る。この後、フォトレジスト膜32を剥離する。
り、例えば、乾燥不良防止用チャネル保護膜8a及び乾
燥不良痕22下の半導体薄膜形成用層7a、7bの端部
に酸化部(図示せず)を形成する。これは、左右方向に
隣接する2つの画素電極15が半導体薄膜形成用層7
a、7bを介してショートするのを防止するためであ
る。この後、フォトレジスト膜32を剥離する。
【0018】次に、図8に示すように、ゲート絶縁膜6
の上面の画素電極形成領域にITOからなる画素電極1
5を形成する。この場合、左側の画素電極15の右辺部
は乾燥不良防止用チャネル保護膜8aの左端部上面に形
成され、右側の画素電極15の左端部は乾燥不良防止用
チャネル保護膜8aの上面及び乾燥不良防止用チャネル
保護膜8aの右端部上面に形成される。次に、一方のオ
ーミックコンタクト層9の上面、ゲート絶縁膜6の上面
の所定の箇所及び画素電極15の上面の所定の箇所にア
ルミニウムからなるソース電極11を形成すると共に、
他方のオーミックコンタクト層10の上面及びゲート絶
縁膜6の上面の所定の箇所にアルミニウムからなるドレ
イン電極12を含むドレイン線13を形成する。この場
合、ドレイン線13の所定の一部は乾燥不良防止用チャ
ネル保護膜8aの上面に形成される。かくして、この実
施形態における薄膜トランジスタパネルが製造される。
の上面の画素電極形成領域にITOからなる画素電極1
5を形成する。この場合、左側の画素電極15の右辺部
は乾燥不良防止用チャネル保護膜8aの左端部上面に形
成され、右側の画素電極15の左端部は乾燥不良防止用
チャネル保護膜8aの上面及び乾燥不良防止用チャネル
保護膜8aの右端部上面に形成される。次に、一方のオ
ーミックコンタクト層9の上面、ゲート絶縁膜6の上面
の所定の箇所及び画素電極15の上面の所定の箇所にア
ルミニウムからなるソース電極11を形成すると共に、
他方のオーミックコンタクト層10の上面及びゲート絶
縁膜6の上面の所定の箇所にアルミニウムからなるドレ
イン電極12を含むドレイン線13を形成する。この場
合、ドレイン線13の所定の一部は乾燥不良防止用チャ
ネル保護膜8aの上面に形成される。かくして、この実
施形態における薄膜トランジスタパネルが製造される。
【0019】このようにして得られた薄膜トランジスタ
パネルでは、乾燥不良痕22下に半導体薄膜形成用層7
bが不要に残存しても、この残存する半導体薄膜形成用
層7bに連続する半導体薄膜形成用層7aの上面に乾燥
不良防止用チャネル保護膜8aを設け、この乾燥不良防
止用チャネル保護膜8aの上面にドレイン電極13を設
けているので、乾燥不良防止用チャネル保護膜8aが絶
縁膜として機能することにより、ドレイン電極13と画
素電極15との間に乾燥不良痕22に起因するショート
が発生しないようにすることができ、ひいては歩留を向
上することができる。
パネルでは、乾燥不良痕22下に半導体薄膜形成用層7
bが不要に残存しても、この残存する半導体薄膜形成用
層7bに連続する半導体薄膜形成用層7aの上面に乾燥
不良防止用チャネル保護膜8aを設け、この乾燥不良防
止用チャネル保護膜8aの上面にドレイン電極13を設
けているので、乾燥不良防止用チャネル保護膜8aが絶
縁膜として機能することにより、ドレイン電極13と画
素電極15との間に乾燥不良痕22に起因するショート
が発生しないようにすることができ、ひいては歩留を向
上することができる。
【0020】次に、図9はこの発明の他の実施形態にお
ける薄膜トランジスタパネルの要部の平面図を示し、図
10はそのX−X線に沿う部分に相当する断面図を示し
たものである。この薄膜トランジスタパネルにおいて
は、左右方向に隣接する2つの画素電極15及びその間
のドレイン線13について見ると、左側の画素電極15
の右辺とドレイン線13の左端との間のほぼ中央部と、
右側の画素電極15の左辺とドレイン線13の右端との
間のほぼ中央部との間であって、ドレイン線13下のゲ
ート絶縁膜6上に半導体薄膜形成用層7a及び乾燥不良
防止用チャネル保護膜8aを設けている。
ける薄膜トランジスタパネルの要部の平面図を示し、図
10はそのX−X線に沿う部分に相当する断面図を示し
たものである。この薄膜トランジスタパネルにおいて
は、左右方向に隣接する2つの画素電極15及びその間
のドレイン線13について見ると、左側の画素電極15
の右辺とドレイン線13の左端との間のほぼ中央部と、
右側の画素電極15の左辺とドレイン線13の右端との
間のほぼ中央部との間であって、ドレイン線13下のゲ
ート絶縁膜6上に半導体薄膜形成用層7a及び乾燥不良
防止用チャネル保護膜8aを設けている。
【0021】そして、この場合、図10に示すように、
乾燥不良防止用チャネル保護膜8aの左右両側に乾燥不
良痕22が発生し、その各下に半導体薄膜形成用層7b
が半導体薄膜形成用層7aに連続して残存されたとす
る。しかし、この場合も、乾燥不良防止用チャネル保護
膜8aが絶縁膜として機能することにより、ドレイン電
極13と画素電極15との間に乾燥不良痕22に起因す
るショートが発生しないようにすることができる。ただ
し、この場合も、酸素プラズマ処理を行うことにより、
半導体薄膜形成用層7bの端部に酸化部(図示せず)を
形成し、左右方向に隣接する2つの画素電極15が半導
体薄膜形成用層7a、7bを介してショートするのを防
止する。
乾燥不良防止用チャネル保護膜8aの左右両側に乾燥不
良痕22が発生し、その各下に半導体薄膜形成用層7b
が半導体薄膜形成用層7aに連続して残存されたとす
る。しかし、この場合も、乾燥不良防止用チャネル保護
膜8aが絶縁膜として機能することにより、ドレイン電
極13と画素電極15との間に乾燥不良痕22に起因す
るショートが発生しないようにすることができる。ただ
し、この場合も、酸素プラズマ処理を行うことにより、
半導体薄膜形成用層7bの端部に酸化部(図示せず)を
形成し、左右方向に隣接する2つの画素電極15が半導
体薄膜形成用層7a、7bを介してショートするのを防
止する。
【0022】なお、図10において、左側の画素電極1
5の右端部を乾燥不良防止用チャネル保護膜8aの左端
部上に形成するようにしてもよく、また右側の画素電極
15の左端部を乾燥不良防止用チャネル保護膜8aの右
端部上に形成するようにしてもよい。
5の右端部を乾燥不良防止用チャネル保護膜8aの左端
部上に形成するようにしてもよく、また右側の画素電極
15の左端部を乾燥不良防止用チャネル保護膜8aの右
端部上に形成するようにしてもよい。
【0023】
【発明の効果】以上説明したように、この発明によれ
ば、第1の導電パターン(例えばドレイン線)と第2の
導電パターン(例えば画素電極)とのうち少なくとも一
方の下に、薄膜トランジスタの半導体薄膜を形成するた
めの半導体薄膜形成用層の一部及び乾燥不良防止パター
ンを設けているので、薄膜トランジスタの半導体薄膜を
形成する前の半導体薄膜形成用層の上面において乾燥不
良防止パターンの近傍に乾燥不良痕が発生し、この乾燥
不良痕下に半導体薄膜形成用層が不要に残存しても、乾
燥不良防止パターンが絶縁膜として機能することによ
り、第1と第2の導電パターン間に乾燥不良痕に起因す
るショートが発生しないようにすることができ、ひいて
は歩留を向上することができる。
ば、第1の導電パターン(例えばドレイン線)と第2の
導電パターン(例えば画素電極)とのうち少なくとも一
方の下に、薄膜トランジスタの半導体薄膜を形成するた
めの半導体薄膜形成用層の一部及び乾燥不良防止パター
ンを設けているので、薄膜トランジスタの半導体薄膜を
形成する前の半導体薄膜形成用層の上面において乾燥不
良防止パターンの近傍に乾燥不良痕が発生し、この乾燥
不良痕下に半導体薄膜形成用層が不要に残存しても、乾
燥不良防止パターンが絶縁膜として機能することによ
り、第1と第2の導電パターン間に乾燥不良痕に起因す
るショートが発生しないようにすることができ、ひいて
は歩留を向上することができる。
【図1】この発明を一実施形態における薄膜トランジス
タパネルの要部の平面図。
タパネルの要部の平面図。
【図2】図1のX−X線に沿う断面図。
【図3】図1及び図2に示す薄膜トランジスタパネルの
製造に際し、当初の工程を示す断面図。
製造に際し、当初の工程を示す断面図。
【図4】図3に続く工程を示す断面図。
【図5】図4に続く工程を示す断面図。
【図6】図5に続く工程を示す断面図。
【図7】図6に続く工程を示す断面図。
【図8】図7に続く工程を示す断面図。
【図9】この発明の他の実施形態における薄膜トランジ
スタパネルの要部の平面図。
スタパネルの要部の平面図。
【図10】図9のX−X線に沿う部分に相当する断面
図。
図。
【図11】従来の薄膜トランジスタパネルの一例の一部
の平面図。
の平面図。
【図12】図11のX−X線に沿う断面図。
【図13】図11及び図12に示す薄膜トランジスタパ
ネルの製造に際し、当初の工程を示す断面図。
ネルの製造に際し、当初の工程を示す断面図。
【図14】図13に続く工程を示す断面図。
【図15】図14に続く工程を示す断面図。
【図16】図15に続く工程を示す断面図。
【図17】図16に続く工程を示す断面図。
【図18】図17に続く工程を示す断面図。
1 ガラス基板 2 ゲート電極 3 ゲート線 6 ゲート絶縁膜 7 半導体薄膜 8 チャネル保護膜 9、10 オーミックコンタクト層 11 ソース電極 12 ドレイン電極 13 ドレイン線 14 薄膜トランジスタ 15 画素電極 22 乾燥不良痕 7a、7b 半導体薄膜形成用層 8a 乾燥不良防止用チャネル保護膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA26 JA29 JA38 JA42 JA47 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA05 KA07 KB14 KB23 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA35 MA37 MA41 MA43 NA25 NA27 NA29 PA06 QA07 5F110 CC07 DD02 EE03 FF03 GG02 GG15 HK09 HK16 HM18 NN03 NN12 NN24 NN73 QQ05
Claims (9)
- 【請求項1】 半導体薄膜、ゲート電極、ドレイン電
極、ソース電極からなる薄膜トランジスタと、該薄膜ト
ランジスタの各電極に接続された第1及び第2の導電パ
ターンとを備えた薄膜トランジスタパネルにおいて、前
記第1及び第2の導電パターンの少なくとも一方の下
に、前記半導体薄膜を形成するための半導体薄膜形成用
層の一部及び乾燥不良防止パターンが設けられているこ
とを特徴とする薄膜トランジスタパネル。 - 【請求項2】 請求項1記載の発明において、前記第1
及び第2の導電パターンはドレイン線及び画素電極であ
ることを特徴とする薄膜トランジスタパネル。 - 【請求項3】 請求項2記載の発明において、前記画素
電極は前記ドレイン線の両側に設けられ、前記ドレイン
線下に設けられた前記乾燥不良防止パターンの両端部は
前記両画素電極下まで延びており、前記乾燥不良防止パ
ターン下の前記半導体薄膜形成用層の端部は酸化部とな
っていることを特徴とする薄膜トランジスタパネル。 - 【請求項4】 請求項1〜3のいずれかに記載の発明に
おいて、前記乾燥不良防止パターンは、前記薄膜トラン
ジスタの半導体薄膜上に設けられたチャネル保護膜と同
一の材料によって形成されていることを特徴とする薄膜
トランジスタパネル。 - 【請求項5】 半導体薄膜、ゲート電極、ドレイン電
極、ソース電極からなる薄膜トランジスタと、該薄膜ト
ランジスタの各電極に接続された第1及び第2の導電パ
ターンとを備えた薄膜トランジスタパネルの製造に際
し、前記半導体薄膜を形成するための半導体薄膜形成用
層上の所定の箇所に乾燥不良防止パターンを形成し、前
記半導体薄膜を形成すると共に前記乾燥不良防止パター
ン下に前記半導体薄膜形成用層を残存させ、前記乾燥不
良防止パターン上に前記第1及び第2の導電パターンの
少なくとも一方を形成することを特徴とする薄膜トラン
ジスタパネルの製造方法。 - 【請求項6】 請求項5発明において、前記乾燥不良防
止パターン下の前記半導体薄膜形成用層の端部を酸化さ
せる工程を有することを特徴とする薄膜トランジスタパ
ネルの製造方法。 - 【請求項7】 基板上にゲート電極及びゲート線を形成
する工程と、ゲート絶縁膜を形成する工程と、前記ゲー
ト電極上における前記ゲート絶縁膜上に半導体薄膜及び
チャネル保護膜を形成し、且つ、前記ゲート絶縁膜上の
所定の箇所に乾燥不良防止用チャネル保護膜を形成する
と共にその下に半導体薄膜形成用層を残存させる工程
と、ソース電極、ドレイン電極及びドレイン線を形成す
る工程と、前記ゲート絶縁膜上に前記ソース電極に接続
される画素電極を形成する工程とを具備し、前記ドレイ
ン線と前記画素電極とのうち少なくとも一方を前記乾燥
不良防止パターン上に形成することを特徴とする薄膜ト
ランジスタパネルの製造方法。 - 【請求項8】 請求項7記載の発明において、前記ドレ
イン線の両側に形成される前記画素電極の各一部を前記
乾燥不良防止用チャネル保護膜の両端部上に形成するこ
とを特徴とする薄膜トランジスタパネルの製造方法。 - 【請求項9】 請求項7または8記載の発明において、
前記乾燥不良防止用チャネル保護膜下の前記半導体薄膜
形成用層の端部を酸化させる工程を有することを特徴と
する薄膜トランジスタパネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20016199A JP2001027767A (ja) | 1999-07-14 | 1999-07-14 | 薄膜トランジスタパネル及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20016199A JP2001027767A (ja) | 1999-07-14 | 1999-07-14 | 薄膜トランジスタパネル及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001027767A true JP2001027767A (ja) | 2001-01-30 |
Family
ID=16419813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20016199A Pending JP2001027767A (ja) | 1999-07-14 | 1999-07-14 | 薄膜トランジスタパネル及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001027767A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006154564A (ja) * | 2004-11-30 | 2006-06-15 | Casio Comput Co Ltd | 液晶表示素子 |
-
1999
- 1999-07-14 JP JP20016199A patent/JP2001027767A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006154564A (ja) * | 2004-11-30 | 2006-06-15 | Casio Comput Co Ltd | 液晶表示素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6808963B2 (en) | Process for fabricating a thin-film device having inclined sides | |
KR19990023046A (ko) | 반도체 장치 및 그 제조방법 | |
KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
JP2002258319A (ja) | 液晶表示装置 | |
KR100312259B1 (ko) | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 | |
KR20130077900A (ko) | Tft 기판 및 tft 기판의 제조 방법 | |
JPH1022508A (ja) | 薄膜トランジスタの製造方法 | |
JP3591061B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4892830B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2001027767A (ja) | 薄膜トランジスタパネル及びその製造方法 | |
KR19990075407A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
US8431929B2 (en) | Semiconductor structures | |
KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
KR100614459B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
JPH06112485A (ja) | 薄膜トランジスタアレイ | |
US20060054889A1 (en) | Thin film transistor array panel | |
KR100870019B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
JP2000035592A (ja) | 液晶表示装置 | |
JPH04155315A (ja) | 多層膜配線体の製造方法 | |
JP2943220B2 (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
JP2522014B2 (ja) | 透明電極の形成方法 | |
JPH10170960A (ja) | パターン形成方法 | |
JP2007206134A (ja) | アクティブマトリクス型表示装置の製造方法 | |
KR100687334B1 (ko) | 박막트랜지스터의 제조방법 |