JP2001015567A - Device and method for evaluating semiconductor substrate - Google Patents
Device and method for evaluating semiconductor substrateInfo
- Publication number
- JP2001015567A JP2001015567A JP11183906A JP18390699A JP2001015567A JP 2001015567 A JP2001015567 A JP 2001015567A JP 11183906 A JP11183906 A JP 11183906A JP 18390699 A JP18390699 A JP 18390699A JP 2001015567 A JP2001015567 A JP 2001015567A
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- semiconductor substrate
- defect
- light
- processing damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体基板の評
価装置および評価方法に関するもので、特に、光散乱を
利用した、ウェーハ表面における加工ダメージなどの欠
陥の検出に用いられるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and method for evaluating a semiconductor substrate, and more particularly to an apparatus and method for detecting defects such as processing damage on a wafer surface utilizing light scattering.
【０００２】[0002]
【従来の技術】近年、半導体技術分野においては、ＵＬ
ＳＩ（Ultra Large Scale Integration ）の高集積化に
ともない、素子活性層となる半導体基板（ウェーハ）の
表面の、さらなる欠陥フリー化が求められている。欠陥
としては、グロウン−イン（grown-in）欠陥などの結晶
欠陥の他に、半導体ウェーハの加工に起因する欠陥（加
工ダメージ）が挙げられる。2. Description of the Related Art In recent years, in the field of semiconductor technology, UL
With higher integration of SI (Ultra Large Scale Integration), there is a demand for further defect-free surfaces of semiconductor substrates (wafers) serving as element active layers. Examples of the defect include a crystal defect such as a grown-in defect and a defect (processing damage) caused by processing a semiconductor wafer.
【０００３】半導体ウェーハは、通常、単結晶を育成す
ることによって形成されるインゴットからの切断（スラ
イシング）、機械研磨（ラッピング）、および、鏡面加
工（ポリッシング）の各工程を経て製造される。半導体
ウェーハの製造時において、特に、ウェーハ表面に機械
的研磨で生じる研磨傷が加工ダメージとして残ると、Ｏ
ＳＦ（Oxidation-induced Stackig Fault ：酸化誘起積
層欠陥）の発生や酸化膜の耐圧劣化など、素子の特性を
著しく劣化させる要因となる。そのため、ウェーハ表面
の、加工ダメージに関する高感度な評価方法の確立が必
要であった。[0003] A semiconductor wafer is usually manufactured through the steps of cutting (slicing), mechanical polishing (lapping), and mirror polishing (polishing) from an ingot formed by growing a single crystal. In the production of semiconductor wafers, particularly, if polishing scratches caused by mechanical polishing on the wafer surface remain as processing damage, O
This is a factor that significantly deteriorates the characteristics of the device, such as occurrence of SF (Oxidation-induced Stackig Fault) and deterioration of the breakdown voltage of the oxide film. Therefore, it was necessary to establish a highly sensitive evaluation method for processing damage on the wafer surface.
【０００４】また、半導体集積回路装置の製造工程にお
いて、たとえば、平坦化プロセスであるＣＭＰ（Chemic
al Mechanical Polishing ：化学的機械的研磨）加工時
に発生する微小なダメージ（いわゆる、マイクロスクラ
ッチ）は、製品の歩留まりに深刻な影響を与える。した
がって、プロセスにおけるこうした研磨による、ウェー
ハ表面の微小なダメージをモニタすることも重要であ
る。In a manufacturing process of a semiconductor integrated circuit device, for example, a CMP (Chemic
al Mechanical Polishing: Micro-damage (so-called micro-scratch) generated at the time of processing has a serious effect on product yield. Therefore, it is also important to monitor the wafer surface for minute damage due to such polishing in the process.
【０００５】従来、鏡面加工を施したウェーハの評価、
たとえば、加工ダメージあるいはＣＭＰ工程でのマイク
ロスクラッチの検出には、集光灯下における目視での検
査（斜光検査）、光散乱を利用したパーティクルカウン
タによる方法、もしくは、選択エッチングによってダメ
ージを顕在化させる方法が用いられていた。Conventionally, evaluation of mirror-finished wafers,
For example, to detect processing damage or micro-scratch in the CMP process, a visual inspection under a condensing lamp (oblique light inspection), a method using a particle counter using light scattering, or a method in which the damage is made obvious by selective etching. The method was used.
【０００６】しかしながら、斜光検査およびパーティク
ルカウンタによる方法では検出の感度が低いため、微小
なダメージまでモニタすることができなかった。However, in the oblique light inspection and the method using the particle counter, the detection sensitivity is low, so that it is impossible to monitor even minute damage.
【０００７】しかも、パーティクルカウンタによる方法
の場合、ウェーハ表面に付着した異物と加工ダメージと
を完全に分離して評価することができないという問題も
あった。Further, in the case of the method using a particle counter, there is a problem that it is impossible to completely separate the foreign matter adhering to the wafer surface from the processing damage and evaluate it.
【０００８】また、選択エッチングによる方法の場合に
は検出の感度は高いが、破壊検査であるため、その後の
プロセスを通した後の変化を追跡するといった評価がで
きない問題があった。In the case of the method using selective etching, although the detection sensitivity is high, there is a problem that it is not possible to evaluate such as tracking changes after passing through a subsequent process because it is a destructive inspection.
【０００９】[0009]
【発明が解決しようとする課題】上記したように、従来
においては、加工ダメージなどを検出する方法はいくつ
かあったものの、より微小なダメージをも非破壊により
確実に検出して、ウェーハ表面を高感度に評価できる手
法の確立が望まれていた。As described above, although there have conventionally been several methods for detecting processing damage and the like, even finer damage can be reliably detected nondestructively, and the wafer surface can be detected. It has been desired to establish a method that can evaluate with high sensitivity.
【００１０】そこで、この発明は、より微小なダメージ
をも非破壊により確実に検出でき、半導体基板の表面
を、選択的、かつ、高感度に評価することが可能な半導
体基板の評価装置および評価方法を提供することを目的
としている。Therefore, the present invention provides an apparatus and an apparatus for evaluating a semiconductor substrate, which can detect non-destructively even finer damage without fail and can selectively and highly sensitively evaluate the surface of the semiconductor substrate. It is intended to provide a way.
【００１１】[0011]
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体基板の評価装置にあっては、半
導体基板の表面に一定の入射方向より光を照射する光学
系と、前記半導体基板の表面からの、該基板表面に存在
する欠陥による散乱光を取得する取得手段と、前記光学
系によって、前記光の入射方向と同一方位に前記半導体
基板の表面を走査しつつ、前記取得手段の出力にもとづ
いて、前記欠陥の基板面内での分布を示す散乱体情報を
抽出する抽出手段と、この抽出手段により抽出された前
記散乱体情報を複数の評価領域に分割し、各評価領域に
ついて、前記散乱体情報が互いに隣接して存在する散乱
体情報列の、前記光の入射方向に対する交叉の角度、お
よび、直線性からのずれ量をそれぞれ求め、前記角度が
２５°〜９０°で、かつ、前記ずれ量を示す相関係数が
０．５以上または−０．５以下のとき、該基板表面に存
在する加工ダメージを欠陥として検出する検出手段とか
ら構成されている。In order to achieve the above object, in an apparatus for evaluating a semiconductor substrate according to the present invention, there is provided an optical system for irradiating a surface of a semiconductor substrate with light from a predetermined incident direction, Acquiring means for acquiring scattered light from a defect present on the surface of the semiconductor substrate from the surface of the semiconductor substrate, and acquiring the scattered light by scanning the surface of the semiconductor substrate in the same direction as the incident direction of the light by the optical system. Extracting means for extracting scatterer information indicating the distribution of the defect in the substrate plane based on the output of the means, and dividing the scatterer information extracted by the extracting means into a plurality of evaluation regions, For the area, the scatterer information sequence in which the scatterer information exists adjacent to each other, the crossing angle with respect to the incident direction of the light, and the deviation from the linearity are determined, and the angle is 25 ° to 90 °. so, When the correlation coefficient indicating the shift amount is 0.5 or more or -0.5 or less, the detection means detects processing damage existing on the substrate surface as a defect.
【００１２】また、この発明の半導体基板の評価方法に
あっては、光学系によって、半導体基板の表面に一定の
入射方向より光を照射し、その半導体基板の表面から
の、該基板表面に存在する欠陥による散乱光を取得手段
により取得し、前記光学系によって、前記光の入射方向
と同一方位に前記半導体基板の表面を走査した際の、前
記取得手段からの出力にもとづいて、前記欠陥の基板面
内での分布を示す散乱体情報を抽出手段により抽出し、
この抽出手段によって抽出された前記散乱体情報を複数
の評価領域に分割し、各評価領域について、前記散乱体
情報が互いに隣接して存在する散乱体情報列の、前記光
の入射方向に対する交叉の角度、および、直線性からの
ずれ量をそれぞれ求め、前記角度が２５°〜９０°で、
かつ、前記ずれ量を示す相関係数が０．５以上または−
０．５以下のとき、該基板表面に存在する加工ダメージ
を欠陥として検出手段により検出するようになってい
る。In the method for evaluating a semiconductor substrate according to the present invention, the surface of the semiconductor substrate is irradiated with light from a predetermined incident direction by an optical system, and the light is applied to the surface of the semiconductor substrate from the surface of the semiconductor substrate. The scattered light due to the defect to be obtained is obtained by the obtaining unit, and the optical system scans the surface of the semiconductor substrate in the same direction as the incident direction of the light, based on the output from the obtaining unit, The scatterer information indicating the distribution in the substrate plane is extracted by the extracting means,
The scatterer information extracted by the extraction means is divided into a plurality of evaluation regions, and for each evaluation region, the scatterer information sequence in which the scatterer information is present adjacent to each other, the intersection of the scatterer information sequence with the incident direction of the light. Angle, and the amount of deviation from linearity, respectively, the angle is 25 ° ~ 90 °,
And the correlation coefficient indicating the deviation amount is 0.5 or more or-
When it is 0.5 or less, the processing damage existing on the substrate surface is detected as a defect by the detecting means.
【００１３】この発明の半導体基板の評価装置および評
価方法によれば、従来の方法では評価できなかった、基
板表面の微小な加工ダメージをも検出できるようにな
る。According to the apparatus and method for evaluating a semiconductor substrate of the present invention, it is possible to detect even minute processing damage on the substrate surface which cannot be evaluated by the conventional method.
【００１４】すなわち、散乱光の強度（散乱強度）の、
入射光に対する方位依存性（以下、単に散乱の方位依存
性）にもとづいて、半導体基板の表面に存在する加工ダ
メージだけを検出できるようになる。That is, the intensity of the scattered light (scattering intensity)
Based on the azimuth dependence on the incident light (hereinafter simply the azimuth dependence of scattering), only processing damage existing on the surface of the semiconductor substrate can be detected.
【００１５】特に、分類評価ツールを構成するようにし
た場合には、加工ダメージを含めて欠陥を分類できるよ
うになる。In particular, when a classification evaluation tool is configured, defects can be classified including processing damage.
【００１６】これにより、加工ダメージなどの欠陥の検
出感度を飛躍的に向上させることが可能となるものであ
る。This makes it possible to dramatically improve the detection sensitivity of defects such as processing damage.
【００１７】[0017]
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１８】（第１の実施形態）図１は、本発明にかか
る半導体基板の評価装置の概略構成を、可視光散乱トポ
グラフィを例に示すものである。(First Embodiment) FIG. 1 shows a schematic configuration of an apparatus for evaluating a semiconductor substrate according to the present invention, taking visible light scattering topography as an example.
【００１９】この可視光散乱トポグラフィは、たとえ
ば、光学系としてのレーザ光源１１からの波長が５３２
ｎｍの緑色レーザ光を、集光レンズ１２を介して、試料
ステージ１３上に搭載された半導体ウェーハ（半導体基
板）ＨＵの表面に対して斜めから照射し、該半導体ウェ
ーハＨＵの表面に存在する欠陥（散乱体）によって生じ
る散乱光を、対物レンズ１４を介して、取得手段として
の高感度のＣＣＤ（Charge Coupled Device)カメラ１５
により撮影するように構成されている。In this visible light scattering topography, for example, the wavelength from a laser light source 11 as an optical system is 532.
nm laser beam is obliquely applied to the surface of the semiconductor wafer (semiconductor substrate) HU mounted on the sample stage 13 via the condenser lens 12, and defects existing on the surface of the semiconductor wafer HU are irradiated. Highly sensitive CCD (Charge Coupled Device) camera 15 as acquisition means for the scattered light generated by the (scatterer) through the objective lens 14
Is configured to take a picture.
【００２０】また、この可視光散乱トポグラフィは、上
記試料ステージ１３の移動を制御したり、上記ＣＣＤカ
メラ１５からの映像を取り込んで処理するための、抽出
手段および検出手段としての制御用コンピュータ１６を
有して構成されている。The visible light scattering topography includes a control computer 16 as an extraction unit and a detection unit for controlling the movement of the sample stage 13 and capturing and processing an image from the CCD camera 15. It is configured to have.
【００２１】すなわち、制御用コンピュータ１６は、上
記ＣＣＤカメラ１５から送られてくる映像を画像処理
し、欠陥のウェーハ面内での分布を示す散乱体情報、お
よび、半導体ウェーハＨＵの表面の粗さ(マイクロラフ
ネス)などに起因する表面散乱（ヘイズ）情報を抽出す
るようになっている。That is, the control computer 16 performs image processing on the image transmitted from the CCD camera 15 and scatterer information indicating the distribution of defects in the wafer surface, and the surface roughness of the semiconductor wafer HU. It extracts surface scattering (haze) information due to (micro-roughness) and the like.
【００２２】また、制御用コンピュータ１６は、半導体
ウェーハＨＵの方位と半導体ウェーハＨＵの表面に対し
て一定の入射方向より照射される入射光（緑色レーザ
光）の方位とを常に一定に保ちながら、上記半導体ウェ
ーハＨＵの表面を走査することによって得られるウェー
ハ全面についての散乱体情報の、その散乱の方位依存性
（直線性）を利用して、該半導体ウェーハＨＵの表面に
おける欠陥の検出や欠陥の種類の特定（分類）などを行
うようになっている。Further, the control computer 16 keeps the azimuth of the semiconductor wafer HU and the azimuth of the incident light (green laser light) radiated from the fixed incident direction on the surface of the semiconductor wafer HU always constant. Utilizing the azimuth dependence (linearity) of the scattering of the scatterer information on the entire surface of the wafer obtained by scanning the surface of the semiconductor wafer HU, detection of defects and defect detection on the surface of the semiconductor wafer HU are performed. Type identification (classification) is performed.
【００２３】次に、上記した構成の可視光散乱トポグラ
フィを用いて、半導体ウェーハＨＵの表面より、欠陥と
して、加工ダメージ（直線状の散乱体）のみを検出する
場合の方法について説明する。Next, a method for detecting only processing damage (linear scatterer) as a defect from the surface of the semiconductor wafer HU using the visible light scattering topography having the above configuration will be described.
【００２４】ここで、加工ダメージのみを検出する場合
の方法について説明する前に、加工ダメージについて簡
単に説明する。Before describing a method for detecting only processing damage, processing damage will be briefly described.
【００２５】加工ダメージは非常に微小なものであり、
グロウン−イン欠陥に比べ、その散乱強度は小さい。こ
うした加工ダメージを捉えるために、上述したように、
該評価装置（可視光散乱トポグラフィ）には以下のよう
な対策を施している。すなわち、 感度を高くする（ＣＣＤカメラ１５の増幅率を従来
の約２．５倍に設定）。 入射光の波長を短くする（緑色レーザ光源１１の使
用）。 光散乱計測のバックグランドである表面散乱の上限
付近の散乱体までも検出する（表面散乱／欠陥分離の閾
値を下げる）。The processing damage is very small.
The scattering intensity is smaller than the glow-in defect. To capture such processing damage, as described above,
The following measures are taken for the evaluation device (visible light scattering topography). That is, the sensitivity is increased (the amplification factor of the CCD camera 15 is set to about 2.5 times the conventional value). Reduce the wavelength of the incident light (use of green laser light source 11). It detects even scatterers near the upper limit of surface scattering, which is the background of light scattering measurement (lower the threshold value of surface scattering / defect separation).
【００２６】このような対策を施したことにより、上記
した構成の可視光散乱トポグラフィからは、ノイズ成分
も含めて、膨大な数（１枚の半導体ウェーハＨＵで約２
０万点）の散乱体情報が抽出される。By taking such a measure, the visible light scattering topography having the above-described configuration shows a huge number (approximately 2 in one semiconductor wafer HU) including a noise component.
(0000,000 points) of scatterer information is extracted.
【００２７】一般に、加工ダメージは、一部分に着目す
ると、その部分の散乱体はほぼ直線状になっている。直
線状の散乱体から発せられる散乱光の強度と入射光との
位置関係には強い相関があり、入射光の方位（光の入射
方向）に対して直線状の散乱体の方向が垂直な場合には
強い光散乱が生じる。In general, when processing damage is focused on a part, the scatterer in that part is substantially linear. There is a strong correlation between the intensity of the scattered light emitted from the linear scatterer and the positional relationship between the incident light and the case where the direction of the linear scatterer is perpendicular to the direction of the incident light (the direction of light incidence). Causes strong light scattering.
【００２８】このことをより定量的に示すために、加工
ダメージを直方体で近似したモデルで現すと、加工ダメ
ージによる散乱強度と光の入射方向との関係は、次の数
１の（１）式のようになる。In order to show this more quantitatively, if the processing damage is represented by a model approximating a rectangular parallelepiped, the relationship between the scattering intensity due to the processing damage and the incident direction of light is expressed by the following equation (1). become that way.
【００２９】[0029]
【数１】 (Equation 1)
【００３０】ここで、Ｉは散乱強度、λは入射光の波
長、θは入射角、Ａは定数である。なお、本発明では入
射光をＰ偏光としている。Here, I is the scattering intensity, λ is the wavelength of the incident light, θ is the incident angle, and A is a constant. In the present invention, the incident light is P-polarized light.
【００３１】また、ｆは形成因子であり、次の数２の
（２）式で表される。Further, f is a formation factor and is represented by the following equation (2).
【００３２】[0032]
【数２】 (Equation 2)
【００３３】（２）式における、ａ，ｂ，ｃは直方体の
サイズであり、この場合、パラメータａは光散乱に寄与
する加工ダメージの長さ、パラメータｂは加工ダメージ
の幅、パラメータｃは加工ダメージの高さ（深さ）を、
それぞれ表している。In the equation (2), a, b, and c are the sizes of the rectangular parallelepiped. In this case, the parameter a is the length of the processing damage contributing to light scattering, the parameter b is the width of the processing damage, and the parameter c is the processing damage. The height (depth) of the damage
Each is represented.
【００３４】また、Ｖ，（ｇx ，ｇy ，ｇz ）およびｋ
は、それぞれ、次の数３の（３）式，（４）式，（５）
式によってそれぞれ与えられる。V, (g x , g y , g z ) and k
Are the following equations (3), (4), and (5)
Each is given by an expression.
【００３５】[0035]
【数３】 (Equation 3)
【００３６】なお、（４）式における、φは加工ダメー
ジの方向と光の入射方向との方位角であり、両者の方向
が一致した場合を０°とする。In the expression (4), φ is the azimuth between the direction of the processing damage and the incident direction of light, and 0 ° is assumed when both directions coincide.
【００３７】図２は、鏡面加工が施された半導体ウェー
ハＨＵの表面より実際に検出された加工ダメージについ
て、入射光に対する散乱強度の方位依存性を測定した際
の結果（実験値）を示すものである。FIG. 2 shows the results (experimental values) obtained by measuring the azimuth dependence of the scattering intensity with respect to the incident light with respect to the processing damage actually detected from the surface of the mirror-finished semiconductor wafer HU. It is.
【００３８】なお、これは、同一の加工ダメージの同一
部分について、半導体ウェーハＨＵを面内で回転させて
散乱強度Ｉを測定したものである。方位角φは、光の入
射方向と加工ダメージの方向とが一致した場合を０°と
している。In this case, the scattering intensity I was measured by rotating the semiconductor wafer HU in the plane for the same portion of the same processing damage. The azimuth angle φ is set to 0 ° when the incident direction of light and the direction of processing damage match.
【００３９】この図からも明らかなように、方位角φが
０°では散乱光はほとんど検出されなかった。方位角φ
の角度が増すにつれて散乱強度Ｉが増加し、方位角φが
９０°となった場合に散乱強度Ｉは最大となった。As is clear from this figure, when the azimuth angle φ was 0 °, almost no scattered light was detected. Azimuth angle φ
The scattering intensity I increases as the angle increases, and when the azimuth angle φ becomes 90 °, the scattering intensity I becomes maximum.
【００４０】この加工ダメージについて、その実体を原
子間力顕微鏡（ＡＦＭ：Atomic Force Microscope ）に
て観察した。具体的には、加工ダメージの周囲（たとえ
ば、２０μｍ四方）にレーザマーキングを施し、それを
目印にして、その付近を探索した。この結果、その加工
ダメージは、幅３９１ｎｍ、高さ０．３ｎｍの凸状の段
差であることが分かった。Regarding this processing damage, the substance itself was observed with an atomic force microscope (AFM). Specifically, laser marking was performed around the processing damage (for example, 20 μm square), and using that as a mark, the vicinity was searched. As a result, it was found that the processing damage was a convex step having a width of 391 nm and a height of 0.3 nm.
【００４１】前述の直方体モデルにおいて、これらの値
を、上記数２の（２）式におけるパラメータｂ，ｃに用
いて数値計算した際の結果（理論値）を、図２中に示し
ている。この場合、方位角φが９０°のときの散乱強度
Ｉが一致するように規格化した。FIG. 2 shows the results (theoretical values) of numerically calculating these values in the above-described rectangular parallelepiped model using the parameters b and c in the above equation (2). In this case, the scattering intensity I when the azimuth φ was 90 ° was normalized so as to match.
【００４２】また、パラメータａは測定系によって変わ
ると考えられ、ａ＝７００ｎｍとした場合に、理論値は
実験値に最も近くなった。しかし、理論値では方位角φ
の増加とともに散乱強度Ｉが徐々に増加していくのに対
し、実験値では方位角φが２５°付近から散乱強度Ｉが
急激に立ち上がり、方位角φが５０°以上での散乱強度
Ｉの変化は緩やかである。The parameter a is considered to change depending on the measurement system. When a = 700 nm, the theoretical value was closest to the experimental value. However, the azimuth angle φ
In contrast to the experimental values, the scattering intensity I rises sharply from an azimuth angle φ of around 25 °, and changes in the scattering intensity I when the azimuth angle φ is 50 ° or more. Is gradual.
【００４３】以上の結果より、光散乱を利用した加工ダ
メージの検出においては、光の入射方向と２５°以上の
角度で交叉する方向の加工ダメージが検出されることが
分かる。特に、光の入射方向と交叉する角度が５０°以
上では、最大感度に近い状態で加工ダメージを検出でき
ることが分かった。From the above results, it can be seen that in the detection of processing damage utilizing light scattering, processing damage in a direction crossing the incident direction of light at an angle of 25 ° or more is detected. In particular, it was found that when the angle crossing the light incident direction was 50 ° or more, processing damage could be detected in a state close to the maximum sensitivity.
【００４４】すなわち、光散乱を利用して加工ダメージ
を検出する方法の場合、光の入射方向と垂直により近い
角度で交叉する方向の加工ダメージが選択的に検出され
る特徴がある。In other words, the method of detecting processing damage using light scattering has a feature that processing damage in a direction crossing at an angle closer to the perpendicular to the light incident direction is selectively detected.
【００４５】図３は、可視光散乱トポグラフィにより抽
出された散乱体について、半導体ウェーハＨＵの全面に
わたる分布（抽出データ）を示すものである。FIG. 3 shows the distribution (extracted data) of the scatterers extracted by the visible light scattering topography over the entire surface of the semiconductor wafer HU.
【００４６】多数の散乱体が抽出されているが、その散
乱体の内訳としては、以下のものが考えられる。A large number of scatterers have been extracted, and the following can be considered as a breakdown of the scatterers.
【００４７】(１)．グロウン−イン欠陥などの結晶欠陥 (２)．異物 (３)．加工ダメージ (４)．表面散乱あるいはノイズ 下記の表１に、それぞれの散乱像の特徴（散乱体の並び
方のパターン）をまとめて示した。(1). Crystal defects such as glow-in defects (2). Foreign matter (3). Processing damage (4). Surface Scattering or Noise Table 1 below summarizes the characteristics of each scattered image (patterns of arrangement of scatterers).
【００４８】[0048]
【表１】 [Table 1]
【００４９】通常、結晶欠陥の大きさは光の波長に比べ
て十分に小さいため、その散乱像は点対称になる。Normally, the size of a crystal defect is sufficiently smaller than the wavelength of light, so that the scattered image is point-symmetric.
【００５０】異物の場合、そのサイズが結晶欠陥程度の
小さなものであれば点対称な散乱像となる。In the case of a foreign substance, if the size is as small as a crystal defect, a scattering image having a point symmetry is obtained.
【００５１】しかし、サイズが１μｍに近いか、あるい
は、それ以上の大きな異物では非常に強い散乱が生じる
ため、検出器（この場合、ＣＣＤカメラ１５）の出力が
飽和することがある。一旦、飽和した検出器の出力は正
常な状態に戻るまでに時間がかかる。これにより、しば
らくの間、連続した信号が出続けることになる結果、走
査方向に沿って見かけ上、連続した散乱体が存在するよ
うな形状となる。However, a large foreign substance having a size close to 1 μm or larger causes extremely strong scattering, so that the output of the detector (in this case, the CCD camera 15) may be saturated. It takes time for the output of the detector once saturated to return to a normal state. As a result, a continuous signal continues to be output for a while, and as a result, the shape is such that a continuous scatterer is apparently present along the scanning direction.
【００５２】一方、加工ダメージの場合、前述のよう
に、光の入射方向に垂直に近い角度で連続した形状（散
乱体列）として、散乱像が検出される。On the other hand, in the case of processing damage, as described above, a scattered image is detected as a shape (scatterer row) continuous at an angle nearly perpendicular to the light incident direction.
【００５３】したがって、連続した散乱体列について、
光の入射方向と走査方向（半導体ウェーハＨＵの方位）
とが同一ならば、その散乱像が異物によるものなのか、
加工ダメージによるものなのかの区別が付けられる。Therefore, for a continuous scatterer row,
Light incident direction and scanning direction (azimuth of semiconductor wafer HU)
Is the same, is the scattered image due to foreign matter?
A distinction is made as to whether it is due to processing damage.
【００５４】本発明の評価装置では、光の入射方向と走
査方向とが常に同一方向になっている。そのため、異物
および加工ダメージに起因する散乱体列のなす角度は９
０°に近い。そこで、散乱体列の角度を求めることによ
って、加工ダメージのみを検出することが可能となる。In the evaluation apparatus of the present invention, the light incident direction and the scanning direction are always in the same direction. Therefore, the angle formed by the scatterer array due to foreign matter and processing damage is 9
Close to 0 °. Therefore, only the processing damage can be detected by obtaining the angle of the scatterer row.
【００５５】以下に、図４を参照しつつ、本発明の第１
の実施形態にかかる加工ダメージの検出方法について説
明する。Hereinafter, the first embodiment of the present invention will be described with reference to FIG.
A method for detecting processing damage according to the embodiment will be described.
【００５６】まず、半導体ウェーハＨＵの全面より抽出
した散乱体についての抽出データを、微小なサイズのセ
ル（評価領域）ＭＣに分割する（ステップＳ１）。First, the extracted data on the scatterers extracted from the entire surface of the semiconductor wafer HU is divided into cells (evaluation areas) MC of a very small size (step S1).
【００５７】この実施形態の例では、セルＭＣのサイズ
を、走査方向を０．１ｍｍ、それに垂直な方向を０．８
ｍｍの大きさとした。走査方向に垂直な方向についての
セルＭＣのサイズが大きいのは、その方向に連なる散乱
体列を選択的に検出するためである。In the example of this embodiment, the size of the cell MC is set to 0.1 mm in the scanning direction and 0.8 mm in the direction perpendicular thereto.
mm. The reason why the size of the cell MC in the direction perpendicular to the scanning direction is large is to selectively detect a scatterer row connected to that direction.
【００５８】次いで、各セルＭＣ中に含まれる散乱体に
ついて、ある閾値ｄthを設け、該閾値ｄth以下に隣接す
る散乱体が存在する散乱体Ｎi を抽出する（ステップＳ
２）。ここでは、加工ダメージが部分的に弱く、散乱体
としては途切れている場合を考慮して、該閾値ｄthを５
０μｍとした。Next, a certain threshold value dth is set for the scatterers included in each cell MC, and scatterers Ni having adjacent scatterers below the threshold value dth are extracted (step S).
2). Here, in consideration of the case where the processing damage is partially weak and the scatterer is interrupted, the threshold value dth is set to 5
It was set to 0 μm.
【００５９】次いで、散乱体Ｎi の座標（ｘi ，ｙi ）
について、最小２乗法による直線回帰（ｙ＝αｘ＋β）
を行って、その傾き（光の入射方向に対する交叉の角
度）α、および、直線性からのずれ量を示す相関係数Ｒ
を求める（ステップＳ３）。Next, the coordinates (xi, yi) of the scatterer Ni are obtained.
, Linear regression by the least squares method (y = αx + β)
To calculate the inclination (the angle of intersection with respect to the incident direction of light) α and the correlation coefficient R indicating the deviation from the linearity.
Is obtained (step S3).
【００６０】次いで、ある閾値αthおよびＲthをそれぞ
れ設け、α＞αth、かつ、Ｒ＞Ｒthを満たす場合に、そ
のセルＭＣに存在する散乱体は加工ダメージである、つ
まり、そのセルＭＣは加工ダメージありと判定する（ス
テップＳ４）。なお、ここでは、ｔａｎ-1・αth＝５０
°（２５°〜９０°）、Ｒth＝０．８５（０．５以上ま
たは−０．５以下）とした。Next, when certain threshold values αth and Rth are provided and α> αth and R> Rth are satisfied, the scatterer present in the cell MC is processing damage, that is, the cell MC is processing damage. It is determined that there is (step S4). Here, tan −1 · αth = 50
° (25 ° to 90 °) and Rth = 0.85 (0.5 or more or -0.5 or less).
【００６１】以降、上記したステップＳ１〜Ｓ４を、す
べてのセルＭＣについて繰り返し行って、全セルＭＣを
判定する。Thereafter, the above steps S1 to S4 are repeatedly performed for all the cells MC to determine all the cells MC.
【００６２】図５は、上記の手法を用いて、鏡面研磨が
施された半導体ウェーハＨＵを実際に評価した際に、加
工ダメージがあると判定されたセルＭＣの例を示すもの
である。FIG. 5 shows an example of a cell MC determined to have processing damage when a mirror-polished semiconductor wafer HU is actually evaluated using the above method.
【００６３】この場合、散乱体は直線性を満たし、か
つ、走査方向および光の入射方向であるｘ方向に対して
略垂直に近い角度で連続した列として検出される。In this case, the scatterer satisfies the linearity and is detected as a continuous row at an angle substantially perpendicular to the scanning direction and the x direction which is the light incident direction.
【００６４】図６は、上記の手法を用いて、鏡面研磨が
施された半導体ウェーハＨＵを実際に評価した際に、加
工ダメージがないと判定されたセルＭＣの例を示すもの
である。FIG. 6 shows an example of a cell MC determined to have no processing damage when a mirror-polished semiconductor wafer HU is actually evaluated using the above method.
【００６５】この場合、たとえば同図（ａ）は、散乱体
がランダムに分布し、直線性が満たされていないために
加工ダメージなしと判定されたセルＭＣであり、実際、
その散乱体をＡＦＭで観察したところ、何も検出され
ず、半導体ウェーハＨＵの内部に存在する欠陥であるこ
とが分かった。In this case, for example, FIG. 9A shows a cell MC in which the scatterers are randomly distributed and the linearity is not satisfied, and thus it is determined that there is no processing damage.
When the scatterer was observed by AFM, nothing was detected, and it was found that the scatterer was a defect existing inside the semiconductor wafer HU.
【００６６】一方、たとえば同図（ｂ）は、直線性を満
たしているものの、ｘ方向に散乱体が並んでいるために
加工ダメージなしと判定されたセルＭＣであり、実際、
その散乱体をＡＦＭで観察したところ、ダスト（異物）
であることが判明した。On the other hand, for example, FIG. 9B shows a cell MC which satisfies the linearity but is determined to have no processing damage because the scatterers are arranged in the x direction.
When the scatterer was observed by AFM, dust (foreign matter)
Turned out to be.
【００６７】図７は、上記の手法を用いて、鏡面研磨が
施された半導体ウェーハＨＵを実際に評価した際の結果
（全セルＭＣについて、加工ダメージがあるかの判定を
繰り返すことにより検出された加工ダメージの、半導体
ウェーハＨＵの全面にわたる分布）を示すものである。FIG. 7 shows a result of actually evaluating a mirror-polished semiconductor wafer HU using the above-described method (detected by repeating the determination as to whether there is any processing damage for all cells MC). (Distribution of processed damage over the entire surface of the semiconductor wafer HU).
【００６８】この場合、該半導体ウェーハＨＵを斜光検
査およびパーティクルカウンタで評価したところ、加工
ダメージは全く検出されなかった。In this case, when the semiconductor wafer HU was evaluated by oblique light inspection and a particle counter, no processing damage was detected.
【００６９】このように、本実施形態にかかる手法を用
いることによって、鏡面研磨が施された半導体ウェーハ
ＨＵの加工ダメージを、選択的、高感度、かつ、非破壊
により検出できる。As described above, by using the method according to the present embodiment, the processing damage of the mirror-polished semiconductor wafer HU can be detected selectively, with high sensitivity, and nondestructively.
【００７０】（第２の実施形態）次に、非常に微小な加
工ダメージを検出する場合を例に、本発明の第２の実施
形態について説明する。(Second Embodiment) Next, a second embodiment of the present invention will be described by taking as an example a case where a very minute processing damage is detected.
【００７１】加工ダメージの大きさは、先の第１の実施
形態で述べたように、筋状になっている部分の、散乱体
の幅および高さ（深さ）によって主に表されると考えら
れる。As described in the first embodiment, the magnitude of the processing damage is mainly represented by the width and height (depth) of the scatterer in the streak-like portion. Conceivable.
【００７２】一方、上述の数１の（１）式にしたがう
と、加工ダメージのサイズが光の波長よりも十分に小さ
い場合（レーリ散乱条件）には、散乱強度∞幅2 ・高さ
2 の関係がある。[0072] On the other hand, according to the number 1 of the (1) described above, if the size of the processing damage is sufficiently smaller than the wavelength of light (Rayleigh scattering condition), the scattering intensity ∞ width 2 and height
There are two relationships.
【００７３】このような状況から、加工ダメージの幅や
深さが小さい場合、その散乱強度は弱くなっていくと考
えられ、たとえ加工ダメージが存在したとしても、表面
散乱との区別がつかず、加工ダメージとして検出されな
い可能性がある。Under such circumstances, when the width and depth of the processing damage are small, it is considered that the scattering intensity becomes weak. Even if the processing damage exists, it cannot be distinguished from the surface scattering. It may not be detected as processing damage.
【００７４】図８は、表面散乱強度の僅かな違いを検出
して、微小な加工ダメージを捉えるための手法について
示したものである。FIG. 8 shows a method for detecting a slight difference in the surface scattering intensity and capturing minute processing damage.
【００７５】まず、上述の第１の実施形態で述べたセル
ＭＣをさらに細分化し、サブセルＳＣを設定する（ステ
ップＳ１１）。First, the cell MC described in the first embodiment is further subdivided and subcells SC are set (step S11).
【００７６】この実施形態の例では、サブセルＳＣのサ
イズを、走査方向を１０μｍ、それに垂直な方向を１０
０μｍの大きさとした。走査方向に垂直な方向について
のセルＳＣのサイズが大きいのは、その方向に連なる散
乱体列を選択的に検出するためである。なお、第１の実
施形態で用いた０．１ｍｍ×０．８ｍｍのセルＭＣを、
ここではメインセルと呼ぶことにする。In the example of this embodiment, the size of the subcell SC is set to 10 μm in the scanning direction and 10 μm in the direction perpendicular thereto.
The size was 0 μm. The reason why the size of the cell SC in the direction perpendicular to the scanning direction is large is to selectively detect a scatterer row connected to that direction. The 0.1 mm × 0.8 mm cell MC used in the first embodiment is
Here, it is called a main cell.
【００７７】次いで、各サブセルＳＣ中に含まれるピク
セル（２μｍ角）ごとの散乱強度Ｉを積算し、その平均
値Ｈｉを求める（ステップＳ１２）。Next, the scattering intensity I for each pixel (2 μm square) included in each subcell SC is integrated, and the average value Hi is obtained (step S12).
【００７８】次いで、ある閾値Ｈthを設け、この閾値Ｈ
thよりも散乱強度Ｉが強いサブセルＳＣを除外する（ス
テップＳ１３）。Next, a certain threshold value Hth is set, and this threshold value H
Subcells SC having a scattering intensity I higher than th are excluded (step S13).
【００７９】なぜならば、本実施形態の目的は微小な加
工ダメージの検出であるので、結晶欠陥などの比較的強
い散乱が生じているサブセルＳＣを除く必要があるため
である。ここでは、閾値Ｈthとして、たとえば表面散乱
の平均値の２倍の散乱強度を設定した。This is because the purpose of the present embodiment is to detect minute processing damage, and it is necessary to remove the subcell SC in which relatively strong scattering such as a crystal defect occurs. Here, as the threshold value Hth, for example, a scattering intensity twice the average value of the surface scattering is set.
【００８０】次いで、比較的強い散乱が生じていないサ
ブセルＳＣの平均値Ｈi について、メインセルＭＣ中の
平均値Ｈavを求める（ステップＳ１４）。Next, the average value Hav in the main cell MC is determined for the average value Hi of the subcell SC in which relatively strong scattering does not occur (step S14).
【００８１】次いで、ある閾値Ｋthを設定し、Ｈi −Ｈ
av＞ＫthとなるサブセルＳＣを抽出する（ステップＳ１
５）。Next, a certain threshold value Kth is set, and Hi-H
Extract subcell SC satisfying av> Kth (step S1)
5).
【００８２】以降は、抽出されたサブセルＳＣの座標
（ｘi ，ｙi ）をもとに、上述した第１の実施形態と同
様の手順（ステップＳ２，Ｓ３，Ｓ４）により、メイン
セルＭＣ中の加工ダメージの有無を判定する（ステップ
Ｓ１６，Ｓ１７，Ｓ１８）。Thereafter, based on the coordinates (xi, yi) of the extracted subcell SC, the processing in the main cell MC is performed by the same procedure (steps S2, S3, S4) as in the above-described first embodiment. It is determined whether or not there is damage (steps S16, S17, S18).
【００８３】図９は、鏡面研磨が施された半導体ウェー
ハＨＵを、この実施形態の方法により評価した結果（同
図（ａ））と、第１の実施形態の方法により評価した結
果（同図（ｂ））とを、比較して示すものである。FIG. 9 shows the results of evaluation of the mirror-polished semiconductor wafer HU by the method of this embodiment (FIG. 9A) and the results of evaluation by the method of the first embodiment (FIG. 9A). (B)) is compared and shown.
【００８４】これらの図面より、第１の実施形態による
手法では加工ダメージが全く検出されていないが、本実
施形態による手法では筋状の加工ダメージが存在してい
ることが分かる。From these drawings, it can be seen that no processing damage was detected in the method according to the first embodiment, but that streak-like processing damage was present in the method according to the present embodiment.
【００８５】この結果から、検出された加工ダメージ
は、第１の実施形態で捉えた加工ダメージ（図７参照）
よりも幅、高さとも小さいものであると推定される。From this result, the detected processing damage is the processing damage detected in the first embodiment (see FIG. 7).
It is estimated that both the width and height are smaller than those.
【００８６】実際に、この半導体ウェーハＨＵについ
て、従来の斜光検査やパーティクルカウンタによる評価
を行ったが、加工ダメージは全く検出されなかった。す
なわち、第２の実施形態のように、表面散乱の僅かな変
化、および、加工ダメージの光散乱特性を利用する（入
射光と垂直な方向の散乱強度を広く積算する）ことで、
加工ダメージについて、より高感度な検出が可能とな
る。In practice, the semiconductor wafer HU was evaluated by a conventional oblique light inspection or a particle counter, but no processing damage was detected. That is, as in the second embodiment, by utilizing the slight change in surface scattering and the light scattering characteristics of processing damage (the scattering intensity in the direction perpendicular to the incident light is widely integrated),
It is possible to detect processing damage with higher sensitivity.
【００８７】（第３の実施形態）次に、半導体集積回路
装置の一製造プロセスであるＣＭＰ工程で発生する、マ
イクロスクラッチ（微小なダメージ）をモニタする場合
の方法について説明する。(Third Embodiment) Next, a method for monitoring micro-scratch (small damage) generated in a CMP step which is one manufacturing process of a semiconductor integrated circuit device will be described.
【００８８】図１０は、本発明の第３の実施形態とし
て、上述した第１の実施形態にかかる手法を用いて、Ｃ
ＭＰ工程後の半導体ウェーハＨＵを実際に評価した際の
結果について示すものである。なお、ここでは、半導体
ウェーハＨＵの主表面に５００ｎｍ厚程度の酸化膜を形
成し、これをＣＭＰ工程で２００ｎｍ厚程度にまで研磨
した後に、上記の評価を行った。FIG. 10 shows a third embodiment of the present invention, using the method according to the first embodiment described above.
This shows results when the semiconductor wafer HU after the MP process was actually evaluated. Here, an oxide film having a thickness of about 500 nm was formed on the main surface of the semiconductor wafer HU, and the oxide film was polished to a thickness of about 200 nm by a CMP process, and then the above evaluation was performed.
【００８９】マイクロスクラッチは、その長さがμｍオ
ーダと非常に短い。このため、たとえば同図（ａ）に示
すように、全セルＭＣについて、ダメージがあるかの判
定を繰り返すことにより検出されたマイクロスクラッチ
の、半導体ウェーハＨＵの全面にわたる分布を見ただけ
では、その存在を明確な形で確かめることができない。The length of the micro scratch is very short, on the order of μm. For this reason, for example, as shown in FIG. 7A, the distribution of the micro scratches detected by repeating the determination as to whether or not there is damage in all the cells MC over the entire surface of the semiconductor wafer HU is not enough. You cannot confirm its existence in a clear way.
【００９０】すなわち、マイクロスクラッチは、鏡面研
磨が施された半導体ウェーハＨＵを評価した際の加工ダ
メージの場合（図７参照）とは異なり、半導体ウェーハ
ＨＵの全面にわたる分布からは、明らかにダメージと分
かるような筋状に連続した散乱体列は見られない。しか
し、所々にダメージありと判定されたセルＭＣが点在し
ていることは分かる。That is, unlike the case of processing damage when evaluating the mirror-polished semiconductor wafer HU (see FIG. 7), the micro-scratch clearly shows no damage from the distribution over the entire surface of the semiconductor wafer HU. There is no streak-like continuous scatterer row as can be seen. However, it can be seen that cells MC determined to be damaged are scattered in places.
【００９１】そこで、たとえば同図（ｂ）に示すよう
に、ダメージありと判定されたセルＭＣのうち、任意の
セルＭＣに着目し、そのセルＭＣ中の散乱体の座標をプ
ロットする。すると、いくつかの散乱体が４μｍ程度の
長さで、かつ、光の入射方向（ｘ方向）に対して略垂直
に近い角度で連続していることから、それはＣＭＰ工程
で発生したマイクロスクラッチであると推定できる。Thus, for example, as shown in FIG. 9B, among cells MC determined to be damaged, attention is paid to an arbitrary cell MC, and the coordinates of the scatterers in the cell MC are plotted. Then, some scatterers have a length of about 4 μm and are continuous at an angle almost perpendicular to the light incident direction (x direction). Therefore, it is a micro scratch generated in the CMP process. It can be estimated that there is.
【００９２】こうすることで、他のセルＭＣについて
も、同様に、マイクロスクラッチであることを確認し
た。Thus, it was confirmed that the other cells MC were also micro scratches.
【００９３】このようなマイクロスクラッチは従来の斜
光検査では検出できず、また、パーティクルカウンタで
はほとんど検出できないか、あるいは検出できたとして
も異物との区別が付かなかった。Such a micro-scratch could not be detected by the conventional oblique light inspection, and could hardly be detected by the particle counter, or even if it could be detected, it could not be distinguished from the foreign matter.
【００９４】また、従来の、光散乱を利用した評価装置
においては、加工ダメージやマイクロスクラッチを評価
する際、単に、抽出された全散乱体をプロットしたり、
あるいは、散乱強度が弱い散乱体のみをプロットしてい
た。しかし、マイクロスクラッチは非常に短いために、
この方法では、マイクロスクラッチであると判定するこ
とができなかった。In a conventional evaluation device using light scattering, when evaluating processing damage or micro scratch, simply plotting all the scatterers extracted,
Alternatively, only scatterers having low scattering intensity are plotted. However, micro scratches are so short that
With this method, it was not possible to determine that the scratch was a micro scratch.
【００９５】ところが、上述の第３の実施形態にかかる
手法を用いれば、μｍオーダのマイクロスクラッチを確
実に検出することが可能となる結果、ＣＭＰ工程を管理
する上でも非常に有用となる。However, if the method according to the third embodiment described above is used, it becomes possible to reliably detect micro-scratch on the order of μm, which is very useful in managing the CMP process.
【００９６】（第４の実施形態）次に、図１１〜図１４
を参照して、本発明の第４の実施形態について説明す
る。この実施形態は、すでに述べた第１〜第３の実施形
態の評価方法を組み合わせて、欠陥の分類評価ツールを
構成するようにした場合の例である。(Fourth Embodiment) Next, FIGS.
A fourth embodiment of the present invention will be described with reference to FIG. This embodiment is an example of a case where a defect classification evaluation tool is configured by combining the evaluation methods of the first to third embodiments described above.
【００９７】より具体的には、可視光散乱トポグラフィ
で抽出された散乱体を、結晶欠陥、異物、加工ダメー
ジ、表面散乱に自動的に分類するとともに、半導体ウェ
ーハＨＵの全面にわたる分布および密度などを求めるも
のである。More specifically, the scatterers extracted by the visible light scattering topography are automatically classified into crystal defects, foreign matter, processing damage, and surface scattering, and the distribution and density over the entire surface of the semiconductor wafer HU are determined. Is what you want.
【００９８】図１１は、本実施形態における欠陥の分類
方法を模式的に示すものである。FIG. 11 schematically shows a defect classification method according to the present embodiment.
【００９９】すなわち、抽出データとして、可視光散乱
トポグラフィにより抽出された全散乱体、および、第２
の実施形態で述べたサブセルＳＣごとの散乱強度Ｉを用
い、散乱体およびサブセルＳＣの直線的な並びを求める
ことによって、該散乱像を「縦方向直線性あり」、「横
方向直線性あり」、「直線性なし」のいずれかに、分類
する。That is, as the extracted data, all the scatterers extracted by the visible light scattering topography and the second
By using the scattering intensity I for each sub-cell SC described in the embodiment and determining the linear arrangement of the scatterers and the sub-cells SC, the scattered image is "having a vertical linearity" and "having a horizontal linearity". , Or “no linearity”.
【０１００】ここで、「縦」とは散乱体およびサブセル
ＳＣの並びが光の入射方向に対して垂直に近い角度を、
「横」は光の入射方向と平行に近い角度を、それぞれ指
している。また、角度の閾値αthとしては、たとえば、
先の第１の実施形態で述べた通りのものを採用した。Here, “vertical” means an angle at which the arrangement of the scatterers and the subcells SC is almost perpendicular to the incident direction of light.
"Horizontal" indicates an angle nearly parallel to the incident direction of light. As the angle threshold αth, for example,
The same as described in the first embodiment is employed.
【０１０１】そして、「縦方向直線性あり」の場合には
半導体ウェーハＨＵの表面上に存在する欠陥を加工ダメ
ージと判定し、「横方向直線性あり」の場合には異物と
判定する。また、「直線性なし」の場合には、ある閾値
Ｉthを設け、散乱強度Ｉが閾値Ｉth以上ならば結晶欠陥
と判定し、それ以外ならば表面散乱あるいはノイズと判
定する。In the case of "having linearity in the vertical direction", a defect existing on the surface of the semiconductor wafer HU is determined as processing damage, and in the case of "having linearity in the horizontal direction", it is determined as foreign matter. In the case of “no linearity”, a certain threshold value Ith is provided. If the scattering intensity I is equal to or larger than the threshold value Ith, it is determined as a crystal defect. Otherwise, it is determined as surface scattering or noise.
【０１０２】図１２は、上記した評価方法により、市販
の、鏡面研磨が施された半導体ウェーハＨＵを用いて酸
化膜耐圧の評価を行った結果を示すものである。FIG. 12 shows the results of the evaluation of the oxide film breakdown voltage using a commercially available, mirror-polished semiconductor wafer HU by the above-described evaluation method.
【０１０３】たとえば、評価の結果として、酸化膜耐圧
不良が見られたチップの割合を、結晶欠陥密度（同図
（ａ）参照）、加工ダメージ（同図（ｂ）参照）、異物
密度（同図（ｃ）参照）に対して、それぞれプロットと
したところ、本図からも明らかなように、結晶欠陥に対
してのみ相関があることが分かった。For example, as a result of the evaluation, the percentage of chips in which an oxide film breakdown voltage defect was observed was determined based on the crystal defect density (see FIG. 7A), processing damage (see FIG. (See FIG. (C)), when plotted, it was found that there is a correlation only with the crystal defect as is clear from this figure.
【０１０４】すなわち、この結果より、酸化膜中に取り
込まれた結晶欠陥が耐圧不良の原因になっていることが
推測できる。That is, from this result, it can be inferred that the crystal defects introduced into the oxide film cause the breakdown voltage failure.
【０１０５】なお、結晶欠陥密度および異物密度は１ｃ
ｍ2 当りに検出された個数であり、加工ダメージ量は加
工ダメージの長さの総和である。また、酸化膜耐圧不良
とは、破壊電界が５〜８ＭＶ／ｃｍのものを指してい
る。The crystal defect density and the foreign matter density are 1c
This is the number detected per m 2 , and the processing damage amount is the total length of the processing damage. In addition, the oxide film breakdown voltage failure refers to a film having a breakdown electric field of 5 to 8 MV / cm.
【０１０６】図１３は、上述の酸化膜耐圧の評価を行っ
た結果として、低電界リークチップ数を、結晶欠陥密
度、加工ダメージ量、異物密度に対して、それぞれプロ
ットした結果を示すものである。FIG. 13 shows the results of the above-described evaluation of the oxide film breakdown voltage, in which the number of low electric field leakage chips is plotted against the crystal defect density, the processing damage amount, and the foreign matter density. .
【０１０７】すなわち、上述した酸化膜耐圧の評価にお
いては、上記電界範囲（５〜８ＭＶ／ｃｍ）では破壊に
は至らないが、リーク電流が急増するチップが存在す
る。That is, in the above-described evaluation of the oxide film breakdown voltage, there is a chip which does not break down in the above-mentioned electric field range (5 to 8 MV / cm) but has a sharp increase in leak current.
【０１０８】そこで、該評価の結果として、このような
低電界リークチップ数を、結晶欠陥密度（同図（ａ）参
照）、加工ダメージ量（同図（ｂ）参照）、異物密度
（同図（ｃ）参照）に対して、それぞれプロットしたと
ころ、加工ダメージに対してのみ相関をもつことが分か
った。Therefore, as a result of the evaluation, the number of such low electric field leakage chips is determined by the crystal defect density (see FIG. 3A), the processing damage amount (see FIG. 3B), and the foreign matter density (see FIG. 3B). (C), it was found that there is a correlation only with the processing damage.
【０１０９】この結果より、半導体ウェーハＨＵの加工
工程で残った微小な加工ダメージが、低電界リーク電流
の原因となっていると推測できる。From this result, it can be assumed that minute processing damage left in the processing step of the semiconductor wafer HU is a cause of the low electric field leakage current.
【０１１０】図１４は、半導体集積回路装置の製造工程
の一つであるＣＭＰ工程管理での評価の例を示すもので
ある。FIG. 14 shows an example of evaluation in CMP process management, which is one of the manufacturing processes of a semiconductor integrated circuit device.
【０１１１】ここでは、エピタキシャルウェーハ上に酸
化膜および多結晶シリコン（Ｓｉ）を堆積させ、ＣＭＰ
工程により上部の多結晶Ｓｉを研磨したものを、評価の
試料として用いた。そして、ＣＭＰの条件（化学エッチ
ングおよび機械研磨の割合）を変化させ、同ウェーハを
本実施形態にかかる方法で評価した。Here, an oxide film and polycrystalline silicon (Si) are deposited on the epitaxial wafer, and the
The upper polycrystalline Si polished by the process was used as a sample for evaluation. Then, the conditions of CMP (the ratio of chemical etching and mechanical polishing) were changed, and the wafer was evaluated by the method according to the present embodiment.
【０１１２】その結果、本図からも明らかなように、特
定のＣＭＰ条件（この場合、条件Ｃ）で、加工ダメージ
量が最小となることが判明した。As a result, as apparent from this figure, it was found that the amount of processing damage was minimized under a specific CMP condition (in this case, condition C).
【０１１３】また、これらのＣＭＰ条件でＤＲＡＭを作
製し、その歩留まりを調査したところ、ＣＭＰ工程での
加工ダメージが最小となる条件Ｃにおいて、ＤＲＡＭの
歩留まりが最も向上することが分かった。A DRAM was manufactured under these CMP conditions and its yield was examined. As a result, it was found that the yield of the DRAM was most improved under the condition C in which the processing damage in the CMP process was minimized.
【０１１４】すなわち、この結果より、ＣＭＰ工程で発
生する加工ダメージがリークの原因となり、歩留まりを
低下させていることが推測できる。That is, from this result, it can be inferred that the processing damage generated in the CMP process causes a leak, thereby lowering the yield.
【０１１５】このように、本実施形態にかかる方法によ
れば、検出された散乱像を欠陥ごとに分類できるように
なる結果、電気的特性の悪化の原因を明確化でき、ま
た、それを改善することが可能である。As described above, according to the method according to the present embodiment, the detected scattered images can be classified for each defect. As a result, the cause of the deterioration of the electric characteristics can be clarified and the electric characteristics can be improved. It is possible to
【０１１６】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。Of course, various modifications can be made without departing from the scope of the present invention.
【０１１７】[0117]
【発明の効果】以上、詳述したようにこの発明によれ
ば、より微小なダメージをも非破壊により確実に検出で
き、半導体基板の表面を、選択的、かつ、高感度に評価
することが可能な半導体基板の評価装置および評価方法
を提供できる。As described in detail above, according to the present invention, even finer damage can be reliably detected without destruction, and the surface of a semiconductor substrate can be selectively and highly sensitively evaluated. A possible evaluation apparatus and evaluation method for a semiconductor substrate can be provided.
【図１】この発明にかかる、可視光散乱トポグラフィの
構成を示す概略図。FIG. 1 is a schematic diagram showing a configuration of a visible light scattering topography according to the present invention.
【図２】加工ダメージによる、入射光に対する散乱強度
の方位依存性を、理論値と実験値とを比較して示す特性
図。FIG. 2 is a characteristic diagram showing azimuth dependence of scattering intensity with respect to incident light due to processing damage, comparing theoretical values with experimental values.
【図３】可視光散乱トポグラフィにより検出された散乱
体の、ウェーハ全面にわたる分布例を示す概略図。FIG. 3 is a schematic diagram showing an example of distribution of scatterers detected by visible light scattering topography over the entire surface of a wafer.
【図４】この発明の第１の実施形態にかかる、加工ダメ
ージの検出方法を説明するために示すフローチャート。FIG. 4 is a flowchart illustrating a method for detecting machining damage according to the first embodiment of the present invention.
【図５】同じく、加工ダメージが存在すると判定された
セルにおける散乱体の分布例を示す概略図。FIG. 5 is a schematic diagram showing a distribution example of scatterers in cells determined to have processing damage.
【図６】同じく、加工ダメージが存在しないと判定され
たセルにおける散乱体の分布例を示す概略図。FIG. 6 is a schematic diagram showing an example of the distribution of scatterers in cells determined to have no processing damage.
【図７】同じく、評価の結果として、検出された加工ダ
メージのウェーハ全面における分布例を示す概略図。FIG. 7 is a schematic diagram showing an example of distribution of detected processing damage on the entire surface of a wafer as a result of evaluation.
【図８】この発明の第２の実施形態にかかり、表面散乱
の違いを利用して微小な加工ダメージを検出する場合の
方法を説明するために示すフローチャート。FIG. 8 is a flowchart illustrating a method according to the second embodiment of the present invention for detecting a minute processing damage using a difference in surface scattering.
【図９】同じく、同一の半導体ウェーハについて、第２
の実施形態にかかる方法を用いて評価した結果（ウェー
ハ表面の微小な加工ダメージの分布例）と、第１の実施
形態にかかる方法を用いて評価した結果とを比較して示
す概略図。FIG. 9 shows the same semiconductor wafer,
FIG. 4 is a schematic diagram comparing a result of evaluation using the method according to the first embodiment (an example of distribution of minute processing damage on a wafer surface) with a result of evaluation using the method according to the first embodiment.
【図１０】この発明の第３の実施形態にかかり、ＣＭＰ
工程後の半導体ウェーハを評価した結果について示す概
略図。FIG. 10 shows a third embodiment of the present invention;
The schematic diagram shown about the result of having evaluated the semiconductor wafer after a process.
【図１１】この発明の第４の実施形態にかかり、欠陥の
分類方法を説明するために示す模式図。FIG. 11 is a schematic view for explaining a defect classification method according to a fourth embodiment of the present invention.
【図１２】同じく、半導体ウェーハを用いて酸化膜耐圧
の評価を行った結果（酸化膜耐圧不良率との相関）につ
いて示す特性図。FIG. 12 is a characteristic diagram showing the result of evaluation of the oxide film breakdown voltage using a semiconductor wafer (correlation with the oxide film breakdown voltage failure rate).
【図１３】同じく、半導体ウェーハを用いて酸化膜耐圧
の評価を行った結果（低電界リークチップ割合との相
関）について示す特性図。FIG. 13 is a characteristic diagram showing a result of evaluation of an oxide film breakdown voltage using a semiconductor wafer (correlation with a low electric field leakage chip ratio).
【図１４】同じく、エピタキシャルウェーハを用いてＣ
ＭＰ条件に対する加工ダメージ量の変化について示す特
性図。[FIG. 14] Similarly, using an epitaxial wafer,
FIG. 4 is a characteristic diagram showing a change in a processing damage amount with respect to an MP condition.
１１…レーザ光源 １２…集光レンズ １３…試料ステージ １４…対物レンズ １５…ＣＣＤカメラ １６…制御用コンピュータ ＨＵ…半導体ウェーハ DESCRIPTION OF SYMBOLS 11 ... Laser light source 12 ... Condensing lens 13 ... Sample stage 14 ... Objective lens 15 ... CCD camera 16 ... Computer for control HU ... Semiconductor wafer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 憲彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 豊丸 陽子 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 山田 浩玲 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 2G051 AA51 AB07 BA10 BA11 CA03 CA04 CB05 DA07 EA16 EA20 EC01 EC03 EC07 ED07 4M106 AA01 BA04 BA05 CA19 CA41 CA42 CA43 CA46 DB01 DB02 DB07 DB08 DB11 DB12 DH04 DH11 DH12 DH31 DH32 DH37 DH38 DJ01 DJ02 DJ03 DJ04 DJ11 DJ14 DJ18 DJ20 DJ21 DJ23 DJ26 DJ27 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Norihiko Tsuchiya 1st Kogashi Toshiba-cho, Saiwai-ku, Kawasaki City, Kanagawa Prefecture Inside the Toshiba Microelectronics Center Co., Ltd. 25-1 Inside Toshiba Microelectronics Co., Ltd. (72) Inventor Hiroaki Yamada 1st, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture F-term in Toshiba Microelectronics Center Co., Ltd. 2G051 AA51 AB07 BA10 BA11 CA03 CA04 CB05 DA07 EA16 EA20 EC01 EC03 EC07 ED07 4M106 AA01 BA04 BA05 CA19 CA41 CA42 CA43 CA46 DB01 DB02 DB07 DB08 DB11 DB12 DH04 DH11 DH12 DH31 DH32 DH37 DH38 DJ01 DJ02 DJ03 DJ04 DJ11 DJ14 DJ18 DJ20 DJ21 DJ23 DJ26 DJ27
Claims (10)
光を照射する光学系と、 前記半導体基板の表面からの、該基板表面に存在する欠
陥による散乱光を取得する取得手段と、 前記光学系によって、前記光の入射方向と同一方位に前
記半導体基板の表面を走査しつつ、前記取得手段の出力
にもとづいて、前記欠陥の基板面内での分布を示す散乱
体情報を抽出する抽出手段と、 この抽出手段により抽出された前記散乱体情報を複数の
評価領域に分割し、各評価領域について、前記散乱体情
報が互いに隣接して存在する散乱体情報列の、前記光の
入射方向に対する交叉の角度、および、直線性からのず
れ量をそれぞれ求め、前記角度が２５°〜９０°で、か
つ、前記ずれ量を示す相関係数が０．５以上または−
０．５以下のとき、該基板表面に存在する加工ダメージ
を欠陥として検出する検出手段とを具備したことを特徴
とする半導体基板の評価装置。1. An optical system for irradiating a surface of a semiconductor substrate with light from a predetermined incident direction, an acquisition unit for acquiring scattered light from a surface of the semiconductor substrate due to a defect present on the substrate surface, Extracting means for scanning the surface of the semiconductor substrate in the same direction as the incident direction of the light by the system and extracting scatterer information indicating the distribution of the defects in the substrate plane based on the output of the obtaining means And dividing the scatterer information extracted by the extraction means into a plurality of evaluation regions, and for each evaluation region, a scatterer information sequence in which the scatterer information exists adjacent to each other, with respect to the incident direction of the light. The crossover angle and the deviation from the linearity are determined, and the angle is 25 ° to 90 °, and the correlation coefficient indicating the deviation is 0.5 or more or −
A semiconductor substrate evaluation apparatus, comprising: a detection means for detecting processing damage existing on the substrate surface as a defect when the value is 0.5 or less.
ージが抽出された任意の評価領域内における前記散乱体
情報の座標をプロットすることによって、前記加工ダメ
ージよりも微小なダメージを前記欠陥として検出するこ
とを特徴とする請求項１に記載の半導体基板の評価装
置。2. The detecting means further detects, as the defect, finer damage than the processing damage by plotting coordinates of the scatterer information in an arbitrary evaluation area from which the processing damage is extracted. The apparatus for evaluating a semiconductor substrate according to claim 1, wherein:
分割した各評価小領域ごとの散乱強度を積算し、その平
均値よりも高い、前記散乱強度の積算値を持つ評価小領
域を、前記散乱体情報とみなすことを特徴とする請求項
１に記載の半導体基板の評価装置。3. The detecting means accumulates the scattered intensity of each evaluation small region obtained by further dividing the evaluation region, and generates an evaluation small region having an integrated value of the scattered intensity higher than the average value. The apparatus for evaluating a semiconductor substrate according to claim 1, wherein the apparatus is regarded as scatterer information.
散乱体情報列の直線性および散乱強度にしたがって、前
記欠陥を、結晶欠陥、異物、加工ダメージ、表面散乱に
自動的に分類することを特徴とする請求項３に記載の半
導体基板の評価装置。4. The detecting means automatically classifies the defect into a crystal defect, a foreign substance, processing damage, and surface scattering according to the linearity and the scattering intensity of the scatterer information sequence for each of the evaluation small areas. The apparatus for evaluating a semiconductor substrate according to claim 3, wherein:
それぞれ、前記光の入射方向と同一な方向に対して、前
記光の入射方向と垂直な方向が広く設定されることを特
徴とする請求項１または３のいずれかに記載の半導体基
板の評価装置。5. The evaluation area and the evaluation small area,
4. The semiconductor substrate evaluation device according to claim 1, wherein a direction perpendicular to the light incident direction is set wider than the same direction as the light incident direction. 5. .
定の入射方向より光を照射し、 その半導体基板の表面からの、該基板表面に存在する欠
陥による散乱光を取得手段により取得し、 前記光学系によって、前記光の入射方向と同一方位に前
記半導体基板の表面を走査した際の、前記取得手段から
の出力にもとづいて、前記欠陥の基板面内での分布を示
す散乱体情報を抽出手段により抽出し、 この抽出手段によって抽出された前記散乱体情報を複数
の評価領域に分割し、各評価領域について、前記散乱体
情報が互いに隣接して存在する散乱体情報列の、前記光
の入射方向に対する交叉の角度、および、直線性からの
ずれ量をそれぞれ求め、前記角度が２５°〜９０°で、
かつ、前記ずれ量を示す相関係数が０．５以上または−
０．５以下のとき、該基板表面に存在する加工ダメージ
を欠陥として検出手段により検出するようにしたことを
特徴とする半導体基板の評価方法。6. An optical system irradiates a surface of a semiconductor substrate with light from a fixed incident direction, and obtains scattered light from the surface of the semiconductor substrate due to a defect existing on the substrate surface by an obtaining unit. When the optical system scans the surface of the semiconductor substrate in the same direction as the incident direction of the light, the scatterer information indicating the distribution of the defect in the substrate surface is extracted based on the output from the acquisition unit. The scatterer information extracted by the extractor is divided into a plurality of evaluation areas, and for each evaluation area, the scatterer information sequence of the scatterer information sequence in which the scatterer information exists adjacent to each other is included. The angle of intersection with respect to the incident direction, and the amount of deviation from the linearity, respectively, the angle is 25 ° ~ 90 °,
And the correlation coefficient indicating the deviation amount is 0.5 or more or-
A method of evaluating a semiconductor substrate, wherein when the value is 0.5 or less, processing damage existing on the substrate surface is detected as a defect by a detection means.
ージが抽出された任意の評価領域内における前記散乱体
情報の座標をプロットすることによって、前記加工ダメ
ージよりも微小なダメージを前記欠陥として検出するこ
とを特徴とする請求項６に記載の半導体基板の評価方
法。7. The detecting means further detects the damage smaller than the processing damage as the defect by plotting coordinates of the scatterer information in an arbitrary evaluation area from which the processing damage is extracted. 7. The method for evaluating a semiconductor substrate according to claim 6, wherein:
分割し、各評価小領域ごとの散乱強度を積算し、その平
均値よりも高い、前記散乱強度の積算値を持つ評価小領
域を、前記散乱体情報とみなすことを特徴とする請求項
６に記載の半導体基板の評価方法。8. The detection means further divides the evaluation area, integrates the scattered intensity of each evaluation small area, and calculates an evaluation small area having an integrated value of the scattered intensity that is higher than an average value thereof. 7. The method for evaluating a semiconductor substrate according to claim 6, wherein the method is regarded as the scatterer information.
散乱体情報列の直線性および散乱強度にしたがって、前
記欠陥を、結晶欠陥、異物、加工ダメージ、表面散乱に
自動的に分類することを特徴とする請求項８に記載の半
導体基板の評価方法。9. The detecting means automatically classifies the defect into a crystal defect, a foreign matter, processing damage, and surface scattering according to the linearity and the scattering intensity of the scatterer information sequence for each of the evaluation small areas. The method for evaluating a semiconductor substrate according to claim 8, wherein:
は、それぞれ、前記光の入射方向と同一な方向に対し
て、前記光の入射方向と垂直な方向が広く設定されるこ
とを特徴とする請求項６または８のいずれかに記載の半
導体基板の評価方法。10. The evaluation area and the evaluation small area each have a wider direction perpendicular to the light incident direction than the same direction as the light incident direction. Item 9. The method for evaluating a semiconductor substrate according to any one of Items 6 and 8.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11183906A JP2001015567A (en) | 1999-06-29 | 1999-06-29 | Device and method for evaluating semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11183906A JP2001015567A (en) | 1999-06-29 | 1999-06-29 | Device and method for evaluating semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015567A true JP2001015567A (en) | 2001-01-19 |
Family
ID=16143893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11183906A Withdrawn JP2001015567A (en) | 1999-06-29 | 1999-06-29 | Device and method for evaluating semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015567A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002365234A (en) * | 2001-06-06 | 2002-12-18 | Silicon Technology Co Ltd | Surface-evaluating apparatus and method |
| JP2007132949A (en) * | 2006-12-28 | 2007-05-31 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Method of detecting defect in semiconductor wafer |
| JP2007171640A (en) * | 2005-12-22 | 2007-07-05 | Intel Corp | Detection of defect and characteristics evaluation in mask blank using angle distribution of scattered light |
| JP2007251004A (en) * | 2006-03-17 | 2007-09-27 | Toyota Central Res & Dev Lab Inc | Characteristic prediction method and device for semiconductor device |
| CN100387396C (en) * | 2004-04-01 | 2008-05-14 | 上海宏力半导体制造有限公司 | Sliding-vane detecting method for chemical-mechanical grinder platform |
| JP2011529274A (en) * | 2008-07-24 | 2011-12-01 | ケーエルエー−テンカー・コーポレーション | In-computer equipment method for inspecting and / or classifying wafers |
| WO2014079408A1 (en) * | 2012-11-21 | 2014-05-30 | Friedrich-Schiller-Universität Jena | Method for evaluating scattering images of objects generated by narrowband, short-wave coherent laser radiation, particularly for usage in xuv microscopy |
| CN111815565A (en) * | 2020-06-11 | 2020-10-23 | 上海华虹宏力半导体制造有限公司 | Wafer back side detection method and device and storage medium |
-
1999
- 1999-06-29 JP JP11183906A patent/JP2001015567A/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002365234A (en) * | 2001-06-06 | 2002-12-18 | Silicon Technology Co Ltd | Surface-evaluating apparatus and method |
| JP4690584B2 (en) * | 2001-06-06 | 2011-06-01 | 有限会社ユナテック | Surface evaluation apparatus and surface evaluation method |
| CN100387396C (en) * | 2004-04-01 | 2008-05-14 | 上海宏力半导体制造有限公司 | Sliding-vane detecting method for chemical-mechanical grinder platform |
| JP2007171640A (en) * | 2005-12-22 | 2007-07-05 | Intel Corp | Detection of defect and characteristics evaluation in mask blank using angle distribution of scattered light |
| JP2007251004A (en) * | 2006-03-17 | 2007-09-27 | Toyota Central Res & Dev Lab Inc | Characteristic prediction method and device for semiconductor device |
| JP2007132949A (en) * | 2006-12-28 | 2007-05-31 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Method of detecting defect in semiconductor wafer |
| JP2011529274A (en) * | 2008-07-24 | 2011-12-01 | ケーエルエー−テンカー・コーポレーション | In-computer equipment method for inspecting and / or classifying wafers |
| KR101608695B1 (en) | 2008-07-24 | 2016-04-04 | 케이엘에이-텐코어 코오포레이션 | Computer-implemented methods for inspecting and/or classifying a wafer |
| WO2014079408A1 (en) * | 2012-11-21 | 2014-05-30 | Friedrich-Schiller-Universität Jena | Method for evaluating scattering images of objects generated by narrowband, short-wave coherent laser radiation, particularly for usage in xuv microscopy |
| CN111815565A (en) * | 2020-06-11 | 2020-10-23 | 上海华虹宏力半导体制造有限公司 | Wafer back side detection method and device and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728969B2 (en) | Methods and systems for identifying defect types on a wafer | |
| KR101518801B1 (en) | Computer-implemented methods, carrier media, and systems for selecting polarization settings for an inspection system | |
| US6590645B1 (en) | System and methods for classifying anomalies of sample surfaces | |
| US8269960B2 (en) | Computer-implemented methods for inspecting and/or classifying a wafer | |
| US20050122510A1 (en) | System and method for process variation monitor | |
| US20020122174A1 (en) | .Apparatus and method for inspecting defects | |
| TWI674404B (en) | Semiconductor wafer evaluation method | |
| JPH0671038B2 (en) | Crystal defect recognition processing method | |
| US7659975B1 (en) | Methods and systems for inspection of a wafer or setting up an inspection process | |
| JP2006201179A (en) | Surface inspection device and its method | |
| JPH06295945A (en) | Method and device for evaluating semiconductor manufacturing process | |
| TW462100B (en) | Wafer surface inspection method | |
| JP2001015567A (en) | Device and method for evaluating semiconductor substrate | |
| KR100684102B1 (en) | Method of inspecting a defect and apparatus for inspecting a defect using the same | |
| JP2009192541A (en) | Defect inspection device | |
| JP2006040961A (en) | Inspecting method, manufacturing method and managing method of semiconductor wafer | |
| WO2023106414A1 (en) | Work-affected layer evaluation method and evaluation system | |
| JP2758844B2 (en) | Semiconductor wafer slip line inspection method and semiconductor wafer evaluation method | |
| WO2022158394A1 (en) | Method for evaluating work-modified layer, and method of manufacturing semiconductor single crystal substrate | |
| JP2000114333A (en) | Evaluation method for silicon wafer surface minute defects | |
| Liaw et al. | Characterization of Silicon Surface Defects by the Laser Scanning Technique | |
| JP2001176943A (en) | Method for evaluating semiconductor wafer | |
| Taylor et al. | Applications for automated wafer backside inspection | |
| Ruprecht et al. | Epitaxial Silicon Quality Improvement by Automatic Surface Inspection | |
| Kim et al. | New Method for Identifying Yield Impacting Polishing Induced Defects (PID) on Polished Silicon Substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |