JP2001008460A - 制動トランジスタ故障検出回路 - Google Patents
制動トランジスタ故障検出回路Info
- Publication number
- JP2001008460A JP2001008460A JP11171728A JP17172899A JP2001008460A JP 2001008460 A JP2001008460 A JP 2001008460A JP 11171728 A JP11171728 A JP 11171728A JP 17172899 A JP17172899 A JP 17172899A JP 2001008460 A JP2001008460 A JP 2001008460A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- braking
- transistor
- circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 制動トランジスタがＯＮの時に制動抵抗の両
端に印加される電圧は非常に高く放電回路は低電圧動作
のため高電圧を分圧する時定数回路の分圧抵抗に大きな
電力容量の抵抗値と絶縁距離の確保が必要であった。 【解決手段】 制動トランジスタＴr1の両端の両端電圧
が高くなった時その高い電圧が故障検出回路に印加され
るのを阻止する高耐圧ダイオードＤ1 と、この阻止する
期間中に故障検出回路では内部の別の低電圧電源ＣＳに
よりコンデンサＣ1 を充電する第１の時定数回路と、Ｔ
r1の両端電圧が低くなった時Ｄ1 を介して、電圧の低い
Ｔr1側へ流入してＣ1 の電荷を放電する第２の時定数回
路と、Ｔr1のＯＮ時間がＯＦＦ時間より所定の倍率以上
に大きくなった時に、Ｃ1 電圧が所定の電圧より低くな
るように第１・第２の時定数回路の定数を設定し、Ｃ1
電圧の変化によりＴr1が故障したと判断する検出手段と
を備えて成る。
端に印加される電圧は非常に高く放電回路は低電圧動作
のため高電圧を分圧する時定数回路の分圧抵抗に大きな
電力容量の抵抗値と絶縁距離の確保が必要であった。 【解決手段】 制動トランジスタＴr1の両端の両端電圧
が高くなった時その高い電圧が故障検出回路に印加され
るのを阻止する高耐圧ダイオードＤ1 と、この阻止する
期間中に故障検出回路では内部の別の低電圧電源ＣＳに
よりコンデンサＣ1 を充電する第１の時定数回路と、Ｔ
r1の両端電圧が低くなった時Ｄ1 を介して、電圧の低い
Ｔr1側へ流入してＣ1 の電荷を放電する第２の時定数回
路と、Ｔr1のＯＮ時間がＯＦＦ時間より所定の倍率以上
に大きくなった時に、Ｃ1 電圧が所定の電圧より低くな
るように第１・第２の時定数回路の定数を設定し、Ｃ1
電圧の変化によりＴr1が故障したと判断する検出手段と
を備えて成る。
Description
【０００１】
【産業上の利用分野】本発明は、汎用インバータが制動
モードで動作中に、回生電力を消費させるために設置さ
れる制動トランジスタまたは他の半導体スイッチを利用
した制動回路のスイッチの故障を検出し、インバータ及
び制動トランジスタに接続された制動抵抗の異常加熱を
防止する制動トランジスタ故障検出回路に関する。
モードで動作中に、回生電力を消費させるために設置さ
れる制動トランジスタまたは他の半導体スイッチを利用
した制動回路のスイッチの故障を検出し、インバータ及
び制動トランジスタに接続された制動抵抗の異常加熱を
防止する制動トランジスタ故障検出回路に関する。
【０００２】
【従来の技術】このような従来技術［『従来例１』とい
う］は、例えば図３にその回路構成をブロック図で示す
［これを『従来例１』という］回路があり、図４はその
動作を時間的経過の電圧波形表す。図３において、制動
抵抗Ｒ1,制動トランジスタＴr1が直列に接続され、て制
動回路を構成している。制動抵抗Ｒ1 の両端電圧を抵抗
Ｒ7,Ｒ8 で分圧し、それらのうち抵抗Ｒ8 の両端にツェ
ナーダイオードＺＤ1 を介して並列にコンデンサＣ1,ダ
イオードＤ2 の並列回路が接続されて時定数回路を構成
し、さらに抵抗Ｒ8の両端に接続された検出負荷抵抗Ｒ9
に並列接続された検出器ＰＨ1 により検出し、出力段
の抵抗10の端子からの検出出力を得るようにしている。
ここで、ツェナーダイオードＺＤ1 は検出器ＰＨ1 の動
作を安定化させるためのものでる。いま、制動トランジ
スタＴr1がＯＦＦの場合、制動抵抗Ｒ1 の両端には電圧
が印加されず、検出器ＰＨ1 も動作しない。よって、図
４に示すように検出出力Ｓ2 がハイレベルとなる。とこ
ろが制動トランジスタＴr1が動作している時（Ｔr1がＯ
Ｎ）は、必ず図示左側の電圧波形のようにＯＮ，ＯＦＦ
の組合せ（繰り返し）となる。つまり、制動トランジス
タＴr1がＯＮ［回生制動開始時点ｔ41］になると、分圧
抵抗Ｒ7 を経由し、ツェナーダイオードＺＤ1 を降伏さ
せて、コンデンサＣ1に電荷がチャージされる。そし
て、制動トランジスタＴr1がＯＦＦの時に、コンデンサ
Ｃ1 に並列接続のそれぞれの抵抗Ｒ8,Ｒ9 を経由して、
コンデンサＣ1 に蓄積されている電荷が放電される。こ
のときに、コンデンサＣ1 の放電時の放電時定数を充電
時の充電時定数より早く選定することで、制動トランジ
スタＴr1のＯＮ, ＯＦＦの繰り返し時においても、検出
出力検出出力Ｓ2 がハイレベルを保っている。そして、
充電時定数と凡そ等しくなる時間以上にＯＮ時間が長く
なると、検出器ＰＨ1 が動作し、検出出力Ｓ2 がローレ
ベルとなる。制動トランジスタＴr1のＯＮ．ＯＦＦ時間
は制動抵抗Ｒ1 を保護するために、所定のデューティ以
上はＯＮ時間が継続しないように制御するため、ＯＮ時
間がそれ以上長くなり［故障発生時点ｔ42］、その状態
が暫く継続すると制動トランジスタＴr1故障［故障検出
時点ｔ42］と判断する。その理由はトランジスタの故障
モードは殆ど短絡モードであり、事実上、短絡のみを検
出することで、制動トランジスタＴr1故障と判断できる
ためである。
う］は、例えば図３にその回路構成をブロック図で示す
［これを『従来例１』という］回路があり、図４はその
動作を時間的経過の電圧波形表す。図３において、制動
抵抗Ｒ1,制動トランジスタＴr1が直列に接続され、て制
動回路を構成している。制動抵抗Ｒ1 の両端電圧を抵抗
Ｒ7,Ｒ8 で分圧し、それらのうち抵抗Ｒ8 の両端にツェ
ナーダイオードＺＤ1 を介して並列にコンデンサＣ1,ダ
イオードＤ2 の並列回路が接続されて時定数回路を構成
し、さらに抵抗Ｒ8の両端に接続された検出負荷抵抗Ｒ9
に並列接続された検出器ＰＨ1 により検出し、出力段
の抵抗10の端子からの検出出力を得るようにしている。
ここで、ツェナーダイオードＺＤ1 は検出器ＰＨ1 の動
作を安定化させるためのものでる。いま、制動トランジ
スタＴr1がＯＦＦの場合、制動抵抗Ｒ1 の両端には電圧
が印加されず、検出器ＰＨ1 も動作しない。よって、図
４に示すように検出出力Ｓ2 がハイレベルとなる。とこ
ろが制動トランジスタＴr1が動作している時（Ｔr1がＯ
Ｎ）は、必ず図示左側の電圧波形のようにＯＮ，ＯＦＦ
の組合せ（繰り返し）となる。つまり、制動トランジス
タＴr1がＯＮ［回生制動開始時点ｔ41］になると、分圧
抵抗Ｒ7 を経由し、ツェナーダイオードＺＤ1 を降伏さ
せて、コンデンサＣ1に電荷がチャージされる。そし
て、制動トランジスタＴr1がＯＦＦの時に、コンデンサ
Ｃ1 に並列接続のそれぞれの抵抗Ｒ8,Ｒ9 を経由して、
コンデンサＣ1 に蓄積されている電荷が放電される。こ
のときに、コンデンサＣ1 の放電時の放電時定数を充電
時の充電時定数より早く選定することで、制動トランジ
スタＴr1のＯＮ, ＯＦＦの繰り返し時においても、検出
出力検出出力Ｓ2 がハイレベルを保っている。そして、
充電時定数と凡そ等しくなる時間以上にＯＮ時間が長く
なると、検出器ＰＨ1 が動作し、検出出力Ｓ2 がローレ
ベルとなる。制動トランジスタＴr1のＯＮ．ＯＦＦ時間
は制動抵抗Ｒ1 を保護するために、所定のデューティ以
上はＯＮ時間が継続しないように制御するため、ＯＮ時
間がそれ以上長くなり［故障発生時点ｔ42］、その状態
が暫く継続すると制動トランジスタＴr1故障［故障検出
時点ｔ42］と判断する。その理由はトランジスタの故障
モードは殆ど短絡モードであり、事実上、短絡のみを検
出することで、制動トランジスタＴr1故障と判断できる
ためである。
【０００３】さらに、この種の類似の文献として特開平
9-9660インバータ装置［『従来例２』という］が見られ
る。これは、回生( 本発明の制動) トランジスタ短絡故
障時の回生( 本発明の制動) 抵抗の焼損防止を目的と
し、回生トランジスタと回生抵抗の直列接続回路にさら
に直列に電流遮断器を設け、回生抵抗の両端の電位差を
監視し、回生抵抗に電流が流れる時間を検知する電圧監
視回路を具え、流れる時間と予め設定された回生トラン
ジスタのオン時間を比較し、流れる時間が長い場合、回
生トランジスタの短絡故障であると判断する短絡検出回
路を具備し、この短絡検出回路の検出出力により先の電
流遮断器を遮断するようにしたインバータ装置である。
さらにまた、特開平3-150083号公報［『従来例３』とい
う］もある。それは先の回生抵抗と並列に、電流制限抵
抗とホトカプラの直列接続回路を挿入接続し、回生抵抗
の通電期間を計測して、回生抵抗の温度上昇を推定し、
インバータの回生電力を制御するインバータ回生処理回
路である。
9-9660インバータ装置［『従来例２』という］が見られ
る。これは、回生( 本発明の制動) トランジスタ短絡故
障時の回生( 本発明の制動) 抵抗の焼損防止を目的と
し、回生トランジスタと回生抵抗の直列接続回路にさら
に直列に電流遮断器を設け、回生抵抗の両端の電位差を
監視し、回生抵抗に電流が流れる時間を検知する電圧監
視回路を具え、流れる時間と予め設定された回生トラン
ジスタのオン時間を比較し、流れる時間が長い場合、回
生トランジスタの短絡故障であると判断する短絡検出回
路を具備し、この短絡検出回路の検出出力により先の電
流遮断器を遮断するようにしたインバータ装置である。
さらにまた、特開平3-150083号公報［『従来例３』とい
う］もある。それは先の回生抵抗と並列に、電流制限抵
抗とホトカプラの直列接続回路を挿入接続し、回生抵抗
の通電期間を計測して、回生抵抗の温度上昇を推定し、
インバータの回生電力を制御するインバータ回生処理回
路である。
【０００４】
【発明が解決しようとする課題】然しながら、従来方式
［従来例１］では制動トランジスタＴr1がＯＮの時に制
動抵抗Ｒ1 の両端に印加される電圧は、インバータのＤ
Ｃ母線電圧であるため非常に高く、また、の放電回路は
低電圧で動作するため、高電圧を分圧し、かつ時定数回
路を駆動するための分圧抵抗Ｒ7 に大きな電力容量の抵
抗値が必要であった。また、この時定数回路は制動トラ
ンジスタＴr1の動作とともにＤＣ母線電圧と同じ大きな
電位変動を発生するため、周囲回路との十分な絶縁距離
の確保が必要であり、低コスト化、小形化のネックとな
っていた。これらの従来技術における制動トランジスタ
または制動抵抗の両端電圧を監視するすいるための非常
に大きなパルス電圧が印加される回路となっており、こ
のパルス電圧が連続する電圧になったことを検出して、
制動トランジスタの故障とするために、高い電圧で動作
する時定数回路が必要となり、適用する抵抗の電力容量
が大きくなるため、スペース効率が非常に悪かった。従
来例２及び従来例３は制動（回生）抵抗そのものに流通
する故障電流の時間計測を基本としており、本発明の目
的とは異なった概念の手段である。そこで本発明の目的
とするところは、制御電源内に存在する例えば＋１５Ｖ
等の低電圧と制動トランジスタ電圧を比較する方式とす
るため、先の時定数回路が非常に低電力で動作可能とな
り、周囲との絶縁が必要な部分も少なく、実装面積の低
減もできトータルコストの削減にも寄与する制動トラン
ジスタ故障検出回路を提供することである。
［従来例１］では制動トランジスタＴr1がＯＮの時に制
動抵抗Ｒ1 の両端に印加される電圧は、インバータのＤ
Ｃ母線電圧であるため非常に高く、また、の放電回路は
低電圧で動作するため、高電圧を分圧し、かつ時定数回
路を駆動するための分圧抵抗Ｒ7 に大きな電力容量の抵
抗値が必要であった。また、この時定数回路は制動トラ
ンジスタＴr1の動作とともにＤＣ母線電圧と同じ大きな
電位変動を発生するため、周囲回路との十分な絶縁距離
の確保が必要であり、低コスト化、小形化のネックとな
っていた。これらの従来技術における制動トランジスタ
または制動抵抗の両端電圧を監視するすいるための非常
に大きなパルス電圧が印加される回路となっており、こ
のパルス電圧が連続する電圧になったことを検出して、
制動トランジスタの故障とするために、高い電圧で動作
する時定数回路が必要となり、適用する抵抗の電力容量
が大きくなるため、スペース効率が非常に悪かった。従
来例２及び従来例３は制動（回生）抵抗そのものに流通
する故障電流の時間計測を基本としており、本発明の目
的とは異なった概念の手段である。そこで本発明の目的
とするところは、制御電源内に存在する例えば＋１５Ｖ
等の低電圧と制動トランジスタ電圧を比較する方式とす
るため、先の時定数回路が非常に低電力で動作可能とな
り、周囲との絶縁が必要な部分も少なく、実装面積の低
減もできトータルコストの削減にも寄与する制動トラン
ジスタ故障検出回路を提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明の請求項１の発明は、本発明の請求項１の発明
は、インバータの制動トランジスタの両端または他の半
導体スイッチを利用した制動回路のスイッチ両端の電圧
を監視し、その電圧が所定値より低い時に前記制動トラ
ンジスタが故障したと判定する制動トランジスタ故障検
出回路において、前記制動トランジスタの両端電圧が高
くなった時その高い電圧が故障検出回路に印加されるの
を阻止する高耐圧ダイオードと、この阻止する期間中に
前記故障検出回路では内部の別の低電圧電源の作用によ
りコンデンサを充電する第１の時定数回路と、前記制動
トランジスタの両端電圧が低くなった時前記高耐圧ダイ
オードを介して、電圧の低い前記制動トランジスタ側へ
流入して前記コンデンサの電荷を放電する第２の時定数
回路と、前記制動トランジスタのＯＮ時間がＯＦＦ時間
より所定の倍率以上に大きくなった時に、前記コンデン
サ電圧が所定の電圧より低くなるように前記第１の時定
数回路及び前記第２の時定数回路の定数を設定し、前記
コンデンサ電圧の変化により前記制動トランジスタが故
障したと判断する検出手段とを備えたことを特徴とする
制動トランジスタ故障検出回路である。
に本発明の請求項１の発明は、本発明の請求項１の発明
は、インバータの制動トランジスタの両端または他の半
導体スイッチを利用した制動回路のスイッチ両端の電圧
を監視し、その電圧が所定値より低い時に前記制動トラ
ンジスタが故障したと判定する制動トランジスタ故障検
出回路において、前記制動トランジスタの両端電圧が高
くなった時その高い電圧が故障検出回路に印加されるの
を阻止する高耐圧ダイオードと、この阻止する期間中に
前記故障検出回路では内部の別の低電圧電源の作用によ
りコンデンサを充電する第１の時定数回路と、前記制動
トランジスタの両端電圧が低くなった時前記高耐圧ダイ
オードを介して、電圧の低い前記制動トランジスタ側へ
流入して前記コンデンサの電荷を放電する第２の時定数
回路と、前記制動トランジスタのＯＮ時間がＯＦＦ時間
より所定の倍率以上に大きくなった時に、前記コンデン
サ電圧が所定の電圧より低くなるように前記第１の時定
数回路及び前記第２の時定数回路の定数を設定し、前記
コンデンサ電圧の変化により前記制動トランジスタが故
障したと判断する検出手段とを備えたことを特徴とする
制動トランジスタ故障検出回路である。
【０００６】このようにして、本発明の請求項１の発明
によれば、制動トランジスタの電圧を監視するために、
インバータ内部の低電圧（例えば１５Ｖ）電源を使用
し、その低電圧より高い時は高耐圧ダイオードにて電圧
を阻止し高電圧が検出回路に印加されることを防止し、
逆にその低電圧より低い時は先の高耐圧ダイオードの順
方向で動作する充放電回路でＯＮ時間とＯＦＦ時間の比
率を監視するので、小電力部品を適用して制動トランジ
スタの故障検出回路を構成できるため、低コスト、省ス
ペース（小型化）におおきく寄与するという特段の効果
を奏することが可能である。
によれば、制動トランジスタの電圧を監視するために、
インバータ内部の低電圧（例えば１５Ｖ）電源を使用
し、その低電圧より高い時は高耐圧ダイオードにて電圧
を阻止し高電圧が検出回路に印加されることを防止し、
逆にその低電圧より低い時は先の高耐圧ダイオードの順
方向で動作する充放電回路でＯＮ時間とＯＦＦ時間の比
率を監視するので、小電力部品を適用して制動トランジ
スタの故障検出回路を構成できるため、低コスト、省ス
ペース（小型化）におおきく寄与するという特段の効果
を奏することが可能である。
【０００７】本発明の請求項２の発明は、請求項１に記
載の制動トランジスタ故障検出回路において、前記イン
バータの直流電源端子間に制動トランジスタに直列に接
続された制動抵抗の発熱量が一定値以上になると作動す
るサーマルリレートリップ接点を設け、このサーマルリ
レートリップ接点のＯＮ信号にて前記インバータの電源
を遮断する信号を送出することを特徴とする請求項１記
載の制動トランジスタ故障検出回路である。かくして本
発明の請求項２の発明によれば、本発明の請求項１の発
明による低電圧電源と高耐圧ダイオードの使用で、制動
トランジスタの故障検出を省電力、非絶縁回路にて検出
するとともに、サーマルレレー等にて直接的に制動抵抗
の過大加熱を未然に防止でき、大容量抵抗器の保全に万
全を期することができるという顕著な効果が得られる。
載の制動トランジスタ故障検出回路において、前記イン
バータの直流電源端子間に制動トランジスタに直列に接
続された制動抵抗の発熱量が一定値以上になると作動す
るサーマルリレートリップ接点を設け、このサーマルリ
レートリップ接点のＯＮ信号にて前記インバータの電源
を遮断する信号を送出することを特徴とする請求項１記
載の制動トランジスタ故障検出回路である。かくして本
発明の請求項２の発明によれば、本発明の請求項１の発
明による低電圧電源と高耐圧ダイオードの使用で、制動
トランジスタの故障検出を省電力、非絶縁回路にて検出
するとともに、サーマルレレー等にて直接的に制動抵抗
の過大加熱を未然に防止でき、大容量抵抗器の保全に万
全を期することができるという顕著な効果が得られる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を示して説明する。図面において同一符号は、同一もし
くは相当部材を表す。 （第１の実施の形態）図１は、本発明の実施の形態にお
ける回路の構成を示すブロック図である。図２は、本発
明の実施の形態における時間経過に伴う低電圧充放電回
路電圧と検出出力電圧の動作波形図である。本発明も制
動トランジスタＴr1と制動抵抗Ｒ1 の直列回路がインバ
ータ直流母線Ｐ〜Ｎ間に接続され、制動回路を構成され
ている。また、抵抗Ｒ2,コンデンサＣ1 で充電回路を形
成し、検出用トランジスタＴr2は抵抗Ｒ3,Ｒ5 の分圧で
制御され、コンデンサＣ1 の電圧が所定値以上の時はＯ
ＦＦ、それに満たない時はＯＮになるように、抵抗Ｒ3,
Ｒ5 の抵抗値を選定する。また、本発明ではコンデンサ
Ｃ1 の充放電回路電圧としては、インバータ等に既に存
在する低電圧電源（図１は１５Ｖの例を示す）を適用す
る。制動トランジスタＴr1がＯＦＦ（インバータ正常運
転中で制御モードでない）の時、制動トランジスタＴr1
のコレクタには制動抵抗Ｒ1 を通して、インバータ直流
母線電圧がそのまま印加されるが、高圧ダイオードＤ1
によりブロックするので、充放電回路にはインバータ直
流母線電圧が印加されない。そして、制動トランジスタ
Ｔr1がＯＮ（インバータ制動中）の時には、制動トラン
ジスタＴr1のコレクタが約１Ｖ（Ｔr1の順方向電圧降下
分）となり、高圧ダイオードＤ1 が順方向に導通し、抵
抗Ｒ2 を経由してコンデンサＣ1 の電荷が放電される。
正常動作では、回生制動開始時点ｔ21にて回生制動指令
がベース駆動回路Ｄrに入り、このベース駆動回路Ｄr
からパルス幅ｔの矩形波電圧が制動トランジスタＴr1の
ベースへ与えられる。このとき、制動トランジスタＴr1
のＯＮの時間ｔはそのＯＦＦの時間に比較し、同等以下
に制御されるため、この充電時定数を先の放電時定数よ
り早く設定しておくことで、コンデンサＣ1 の電圧を一
定値以上に保つことが可能である。このため、抵抗Ｒ3,
Ｒ5 の分圧を適当に設定することで、検出用トランジス
タＴr2をＯＦＦ（検出出力Ｓ1 をロー）に保持できる。
一方、制動トランジスタＴr1がＯＮ状態を異常に長く保
持した場合は、コンデンサＣ1 の放電が十分になされる
ため、検出用トランジスタＴr2がＯＮし、検出出力Ｓ1
がハイレベルとなり［故障検出時点ｔ22］、制動トラン
ジスタＴr1の異常を検知［故障検出時点ｔ23］すること
ができる。
を示して説明する。図面において同一符号は、同一もし
くは相当部材を表す。 （第１の実施の形態）図１は、本発明の実施の形態にお
ける回路の構成を示すブロック図である。図２は、本発
明の実施の形態における時間経過に伴う低電圧充放電回
路電圧と検出出力電圧の動作波形図である。本発明も制
動トランジスタＴr1と制動抵抗Ｒ1 の直列回路がインバ
ータ直流母線Ｐ〜Ｎ間に接続され、制動回路を構成され
ている。また、抵抗Ｒ2,コンデンサＣ1 で充電回路を形
成し、検出用トランジスタＴr2は抵抗Ｒ3,Ｒ5 の分圧で
制御され、コンデンサＣ1 の電圧が所定値以上の時はＯ
ＦＦ、それに満たない時はＯＮになるように、抵抗Ｒ3,
Ｒ5 の抵抗値を選定する。また、本発明ではコンデンサ
Ｃ1 の充放電回路電圧としては、インバータ等に既に存
在する低電圧電源（図１は１５Ｖの例を示す）を適用す
る。制動トランジスタＴr1がＯＦＦ（インバータ正常運
転中で制御モードでない）の時、制動トランジスタＴr1
のコレクタには制動抵抗Ｒ1 を通して、インバータ直流
母線電圧がそのまま印加されるが、高圧ダイオードＤ1
によりブロックするので、充放電回路にはインバータ直
流母線電圧が印加されない。そして、制動トランジスタ
Ｔr1がＯＮ（インバータ制動中）の時には、制動トラン
ジスタＴr1のコレクタが約１Ｖ（Ｔr1の順方向電圧降下
分）となり、高圧ダイオードＤ1 が順方向に導通し、抵
抗Ｒ2 を経由してコンデンサＣ1 の電荷が放電される。
正常動作では、回生制動開始時点ｔ21にて回生制動指令
がベース駆動回路Ｄrに入り、このベース駆動回路Ｄr
からパルス幅ｔの矩形波電圧が制動トランジスタＴr1の
ベースへ与えられる。このとき、制動トランジスタＴr1
のＯＮの時間ｔはそのＯＦＦの時間に比較し、同等以下
に制御されるため、この充電時定数を先の放電時定数よ
り早く設定しておくことで、コンデンサＣ1 の電圧を一
定値以上に保つことが可能である。このため、抵抗Ｒ3,
Ｒ5 の分圧を適当に設定することで、検出用トランジス
タＴr2をＯＦＦ（検出出力Ｓ1 をロー）に保持できる。
一方、制動トランジスタＴr1がＯＮ状態を異常に長く保
持した場合は、コンデンサＣ1 の放電が十分になされる
ため、検出用トランジスタＴr2がＯＮし、検出出力Ｓ1
がハイレベルとなり［故障検出時点ｔ22］、制動トラン
ジスタＴr1の異常を検知［故障検出時点ｔ23］すること
ができる。
【０００９】（第２の実施の形態）さらに本発明は、図
１において示すように制動トランジスタＴr1の故障検出
回路において、インバータの直流電源端子Ｐ，Ｎ間に制
動トランジスタＴr1に直列に接続された制動抵抗Ｒ1 の
発熱量が一定値以上になると作動するサーマルリレート
リップ接点Ｔh1を設け、このサーマルリレートリップ接
点Ｔh1のＯＮ信号にて作動するサーマルリレーＴh2を設
置している。そしてサーマルリレーＴh2の出力であるイ
ンバータの電源を遮断する電源遮断信号ＥＳを送出する
ことから、制動抵抗Ｒ1 の加熱保護を行うように構成し
ている。すなわち、低電圧電源と高耐圧ダイオードを使
用することで、制動トランジスタの故障検出を省電力、
非絶縁回路にて検出するとともに、サーマルリレー等に
て直接的に制動抵抗の過大加熱を未然に防止でき、大容
量抵抗器の保全に万全を期することができる。例えば、
先の制動トランジスタＴr1の故障検出信号である検出信
号Ｓ1 を用いて外部にアラームを表示し、サーマルリレ
ーＴh2の出力のインバータ電源遮断信号ＥＳを送出し、
制動抵抗Ｒ1 も確実に防護可能である。または、検出信
号Ｓ1 にて故障表示と電源遮断を同時に行うことも可能
なことは言うまでもない。
１において示すように制動トランジスタＴr1の故障検出
回路において、インバータの直流電源端子Ｐ，Ｎ間に制
動トランジスタＴr1に直列に接続された制動抵抗Ｒ1 の
発熱量が一定値以上になると作動するサーマルリレート
リップ接点Ｔh1を設け、このサーマルリレートリップ接
点Ｔh1のＯＮ信号にて作動するサーマルリレーＴh2を設
置している。そしてサーマルリレーＴh2の出力であるイ
ンバータの電源を遮断する電源遮断信号ＥＳを送出する
ことから、制動抵抗Ｒ1 の加熱保護を行うように構成し
ている。すなわち、低電圧電源と高耐圧ダイオードを使
用することで、制動トランジスタの故障検出を省電力、
非絶縁回路にて検出するとともに、サーマルリレー等に
て直接的に制動抵抗の過大加熱を未然に防止でき、大容
量抵抗器の保全に万全を期することができる。例えば、
先の制動トランジスタＴr1の故障検出信号である検出信
号Ｓ1 を用いて外部にアラームを表示し、サーマルリレ
ーＴh2の出力のインバータ電源遮断信号ＥＳを送出し、
制動抵抗Ｒ1 も確実に防護可能である。または、検出信
号Ｓ1 にて故障表示と電源遮断を同時に行うことも可能
なことは言うまでもない。
【００１０】
【発明の効果】本発明は、インバータに既に具備されて
いる低電圧電源と高耐圧ダイオードを使用し、制動トラ
ンジスタ並びに制動抵抗の故障検出を省電力、非絶縁回
路にて検出できるため、制動回路ひいては汎用インバー
タ制御回路の省スペース、低コスト化に寄与するという
特段の効果を奏する。
いる低電圧電源と高耐圧ダイオードを使用し、制動トラ
ンジスタ並びに制動抵抗の故障検出を省電力、非絶縁回
路にて検出できるため、制動回路ひいては汎用インバー
タ制御回路の省スペース、低コスト化に寄与するという
特段の効果を奏する。
【図１】本発明の実施の形態１及び実施の形態２におけ
る回路構成を示すブロック図
る回路構成を示すブロック図
【図２】本発明の本発明の実施の形態１及び実施の形態
２における時間経過に伴う低電圧充放電回路電圧と検出
出力電圧の動作波形図
２における時間経過に伴う低電圧充放電回路電圧と検出
出力電圧の動作波形図
【図３】従来例の回路構成を示すブロック図
【図４】従来例の時間経過に伴う低電圧充放電回路電圧
と検出出力電圧の動作波形図
と検出出力電圧の動作波形図
Ｔr1 制動トランジスタ Ｔr2 検出用トランジスタ Ｒ1 制動抵抗 Ｒ2,Ｒ3,Ｒ4,Ｒ5,Ｒ6,Ｒ7,Ｒ8,Ｒ9,Ｒ10 抵抗 Ｃ1 コンデンサ Ｄ1 高圧ダイオード ＺＤ1 ツェナーダイオード Ｓ1,Ｓ2 検出出力 ＰＨ1 検出器（ホトトランジスタ・非絶縁回路を構成
する） Ｐ，Ｎ インバータ直流母線（Ｐ：正電圧側，Ｎ：負電
圧側） Ｔh1 サーマルリレートリップ接点 Ｔh2 サーマルリレー ＥＳ 電源遮断信号
する） Ｐ，Ｎ インバータ直流母線（Ｐ：正電圧側，Ｎ：負電
圧側） Ｔh1 サーマルリレートリップ接点 Ｔh2 サーマルリレー ＥＳ 電源遮断信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 植田 康弘 福岡県北九州市八幡西区黒崎城石２番１号 株式会社安川電機内 Ｆターム(参考） 5H007 AA05 AA17 BB01 CA01 CC01 DB01 DC05 FA01 FA12
Claims (2)
- 【請求項１】 インバータの制動トランジスタの両端ま
たは他の半導体スイッチを利用した制動回路のスイッチ
両端の電圧を監視し、その電圧が所定値より低い時に前
記制動トランジスタが故障したと判定する制動トランジ
スタ故障検出回路において、 前記制動トランジスタの両端電圧が高くなった時その高
い電圧が故障検出回路に印加されるのを阻止する高耐圧
ダイオードと、 この阻止する期間中に前記故障検出回路では内部の別の
低電圧電源の作用によりコンデンサを充電する第１の時
定数回路と、 前記制動トランジスタの両端電圧が低くなった時前記高
耐圧ダイオードを介して、電圧の低い前記制動トランジ
スタ側へ流入して前記コンデンサの電荷を放電する第２
の時定数回路と、 前記制動トランジスタのＯＮ時間がＯＦＦ時間より所定
の倍率以上に大きくなった時に、前記コンデンサ電圧が
所定の電圧より低くなるように前記第１の時定数回路及
び前記第２の時定数回路の定数を設定し、前記コンデン
サ電圧の変化により前記制動トランジスタが故障したと
判断する検出手段とを備えたことを特徴とする制動トラ
ンジスタ故障検出回路。 - 【請求項２】 請求項１に記載の制動トランジスタ故障
検出回路において、前記インバータの直流電源端子間に
制動トランジスタに直列に接続された制動抵抗の発熱量
が一定値以上になると作動するサーマルリレートリップ
接点を設け、このサーマルリレートリップ接点のＯＮ信
号にて前記インバータの電源を遮断する信号を送出する
ことを特徴とする請求項１記載の制動トランジスタ故障
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11171728A JP2001008460A (ja) | 1999-06-17 | 1999-06-17 | 制動トランジスタ故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11171728A JP2001008460A (ja) | 1999-06-17 | 1999-06-17 | 制動トランジスタ故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001008460A true JP2001008460A (ja) | 2001-01-12 |
Family
ID=15928586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11171728A Pending JP2001008460A (ja) | 1999-06-17 | 1999-06-17 | 制動トランジスタ故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001008460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011149668A (ja) * | 2010-01-25 | 2011-08-04 | Rinnai Corp | 燃焼装置 |
| CN109444722A (zh) * | 2018-12-22 | 2019-03-08 | 中国科学院宁波材料技术与工程研究所 | 一种放电电路故障检测装置及其检测故障的方法 |
| CN109905019A (zh) * | 2019-03-12 | 2019-06-18 | 广州小鹏汽车科技有限公司 | 一种具有保护功能的放电电路及其控制方法 |
-
1999
- 1999-06-17 JP JP11171728A patent/JP2001008460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011149668A (ja) * | 2010-01-25 | 2011-08-04 | Rinnai Corp | 燃焼装置 |
| CN109444722A (zh) * | 2018-12-22 | 2019-03-08 | 中国科学院宁波材料技术与工程研究所 | 一种放电电路故障检测装置及其检测故障的方法 |
| CN109905019A (zh) * | 2019-03-12 | 2019-06-18 | 广州小鹏汽车科技有限公司 | 一种具有保护功能的放电电路及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4643419B2 (ja) | 自己診断機能を備えた負荷駆動装置 | |
| JP3914004B2 (ja) | 半導体素子の過電流検出・保護装置 | |
| US8217608B2 (en) | Electric power supply device | |
| JP2009289689A (ja) | リレー制御装置 | |
| JP2002369510A (ja) | 自動車用空調装置 | |
| CN110601343A (zh) | 旁路功率级的被保护空闲模式 | |
| JP2000078851A (ja) | Ｄｃリンクコンデンサーの強制放電装置 | |
| JP2001008460A (ja) | 制動トランジスタ故障検出回路 | |
| JP2005312156A (ja) | 電源制御装置およびそれを備えたモータ駆動装置 | |
| JP2010233414A (ja) | モータ制御装置 | |
| JPH09233836A (ja) | インバータ装置 | |
| JP4120538B2 (ja) | 車両用モータロック制御装置 | |
| US7269492B2 (en) | Control system | |
| JP3369890B2 (ja) | インバータの異常検出回路 | |
| US6400545B1 (en) | Fuseless dc-dc converter | |
| JP2022061736A (ja) | スイッチ制御装置、スイッチ制御方法、及び車載電源システム | |
| JP2006149131A (ja) | 車両用発電制御装置 | |
| JP2004336887A (ja) | 回路保護装置 | |
| JP3756934B2 (ja) | 自動車電源診断装置 | |
| KR20190062215A (ko) | 전자 보호 회로 | |
| JP2004215457A (ja) | 電源回路 | |
| US20240201242A1 (en) | Device for monitoring a power distributor of a motor vehicle | |
| WO2023152786A1 (ja) | 車載用遮断制御装置 | |
| JP2588385B2 (ja) | 電動機の回生エネルギ−放電回路 | |
| JP2004249769A (ja) | 車両の電力供給制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |