JP2001008037A - 画素補間方法および回路 - Google Patents
画素補間方法および回路Info
- Publication number
- JP2001008037A JP2001008037A JP11177097A JP17709799A JP2001008037A JP 2001008037 A JP2001008037 A JP 2001008037A JP 11177097 A JP11177097 A JP 11177097A JP 17709799 A JP17709799 A JP 17709799A JP 2001008037 A JP2001008037 A JP 2001008037A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- edge
- pixels
- edge component
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 238000003708 edge detection Methods 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims 2
- 238000003780 insertion Methods 0.000 abstract 1
- 230000037431 insertion Effects 0.000 abstract 1
- 238000012966 insertion method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/403—Edge-driven scaling; Edge-based scaling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 小規模な回路構成で画素を補間し、ぼけの少
ない画像を得る。 【解決手段】 エッジ検出回路７は補間される画素に隣
接する４つの画素から画像のエッジ成分の有無を検出
し、エッジ成分が有る場合、さらに、そのエッジ成分が
斜めエッジ、縦エッジ、横エッジのうちのどの種類のエ
ッジ成分かを検出する。係数発生回路１２は生成される
画素の、隣接する４つの画素に対する空間的位置関係
と、検出されたエッジ成分の種類から、エッジ成分を損
なう原因となりうる画素に対しては小さくなるように隣
接する４つの画素に対する重み付けの係数Ｃｏ００、Ｃ
ｏ１０、Ｃｏ０１、Ｃｏ１１を選定する。乗算器８、
９、１０、１１は、係数発生回路１２から出力された係
数Ｃｏ００、Ｃｏ１０、Ｃｏ０１、Ｃｏ１１を元の映像
信号に各々乗算し、結果を共一次内挿回路１８に出力す
る。共一次内挿回路１８は、乗算結果に対し共１次内挿
法を適用することで生成される画素を画素変換する。
ない画像を得る。 【解決手段】 エッジ検出回路７は補間される画素に隣
接する４つの画素から画像のエッジ成分の有無を検出
し、エッジ成分が有る場合、さらに、そのエッジ成分が
斜めエッジ、縦エッジ、横エッジのうちのどの種類のエ
ッジ成分かを検出する。係数発生回路１２は生成される
画素の、隣接する４つの画素に対する空間的位置関係
と、検出されたエッジ成分の種類から、エッジ成分を損
なう原因となりうる画素に対しては小さくなるように隣
接する４つの画素に対する重み付けの係数Ｃｏ００、Ｃ
ｏ１０、Ｃｏ０１、Ｃｏ１１を選定する。乗算器８、
９、１０、１１は、係数発生回路１２から出力された係
数Ｃｏ００、Ｃｏ１０、Ｃｏ０１、Ｃｏ１１を元の映像
信号に各々乗算し、結果を共一次内挿回路１８に出力す
る。共一次内挿回路１８は、乗算結果に対し共１次内挿
法を適用することで生成される画素を画素変換する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル信号に
変換された映像信号の４点の画素を用いて補間により新
たに画素を生成する方法に関する。
変換された映像信号の４点の画素を用いて補間により新
たに画素を生成する方法に関する。
【０００２】
【従来の技術】従来の画素補間方法について図６により
説明する。
説明する。
【０００３】図６に示す点Ｐ（ｕ，ｖ）は、補間によ
り、新たに生成される画素を示している。また、Ｐ
（ｉ，ｊ）、Ｐ（ｉ＋１，ｊ）、Ｐ（ｉ，ｊ＋１）、Ｐ
（ｉ＋１，ｊ＋１）はＡ／Ｄ変換された映像信号であ
り、補間により生成される画素Ｐ（ｕ，ｖ）に隣接する
４つの画素を示している。
り、新たに生成される画素を示している。また、Ｐ
（ｉ，ｊ）、Ｐ（ｉ＋１，ｊ）、Ｐ（ｉ，ｊ＋１）、Ｐ
（ｉ＋１，ｊ＋１）はＡ／Ｄ変換された映像信号であ
り、補間により生成される画素Ｐ（ｕ，ｖ）に隣接する
４つの画素を示している。
【０００４】共１次内挿法やバイリニア補間法と呼ばれ
る補間方法では、画素Ｐ（ｕ，ｖ）は次の式により画素
変換が行われる。
る補間方法では、画素Ｐ（ｕ，ｖ）は次の式により画素
変換が行われる。
【０００５】 Ｐ（ｕ，ｖ）＝｛（ｉ＋１）−ｕ）｝｛（ｊ＋１）−ｖ｝Ｐ（ｉ，ｊ） ＋ （ｕ−ｉ）｛（ｊ＋１）−ｖ｝Ｐ（ｉ＋１，ｊ） ＋ ｛（ｉ＋１）−ｕ｝｛ｖ−ｊ｝Ｐ（ｉ，ｊ＋１） ＋ ｛（ｕ−ｉ）（ｖ−ｊ）｝Ｐ（ｉ＋１，ｊ＋１） （１） このとき、例えばＰ（ｉ，ｊ）に白ピークレベルに近い
レベルの高い信号があり、他の３点のレベルが黒レベル
に近いレベルの低い信号がある場合においても、Ｐ
（ｕ，ｖ）は隣接する補間前の４画素のレベルに単純に
空間的距離に反比例する値を掛けることにより得られ
る。いま、 ｛（ｉ＋１）−ｕ｝＝０．５ ｛（ｊ＋１）−ｖ｝＝０．５ とすると、補間される画素Ｐ（ｕ，ｖ）は、隣接する４
つの画素をそれぞれ４で割った値を加算することにな
る。すなわちエッジ部分ではエッジ成分が４点の画素で
平滑化されるため、全体としてボケた感じの画像にな
る。
レベルの高い信号があり、他の３点のレベルが黒レベル
に近いレベルの低い信号がある場合においても、Ｐ
（ｕ，ｖ）は隣接する補間前の４画素のレベルに単純に
空間的距離に反比例する値を掛けることにより得られ
る。いま、 ｛（ｉ＋１）−ｕ｝＝０．５ ｛（ｊ＋１）−ｖ｝＝０．５ とすると、補間される画素Ｐ（ｕ，ｖ）は、隣接する４
つの画素をそれぞれ４で割った値を加算することにな
る。すなわちエッジ部分ではエッジ成分が４点の画素で
平滑化されるため、全体としてボケた感じの画像にな
る。
【０００６】また、ボケ感が少ない画像が得られる補間
方法として、「（財）画像情報教育振興協会発行、画像
処理標準テキストブック ｐｐ２０８−２０９」に示さ
れるような共３次内挿法や、「信学論，Ｖｏｌ．Ｊ７６
−Ｄ−II，Ｎｏ．９ ｐｐ１３９２−１９４０（１９９
３） ＤＣＴを用いたＧｅｒｃｈｂｅｒｇ−Ｐａｐｏｕ
ｌｉｓの反復法を適用した高画質画像の拡大」に示され
るような、ＤＣＴと超解像法とを組み合わせた方法、
「信学論，Ｖｏｌ．Ｊ７９−Ｄ−II，Ｎｏ．５ｐｐ．８
１９−８２５（１９９３） 多重解像度解析を用いたデ
ィジタル画像の拡大」に示されるようなウェーブレット
レット解析を用いた方法がある。これらは、比較的エッ
ジ成分を保持したまま画素密度変換を行うことができる
が、共１次内挿法と比較して数倍から数十倍のメモリと
大きなハードウェア構成が必要となってしまう。これら
の方法は、本発明とは直接関係しないので、その詳細な
構成は省略する。
方法として、「（財）画像情報教育振興協会発行、画像
処理標準テキストブック ｐｐ２０８−２０９」に示さ
れるような共３次内挿法や、「信学論，Ｖｏｌ．Ｊ７６
−Ｄ−II，Ｎｏ．９ ｐｐ１３９２−１９４０（１９９
３） ＤＣＴを用いたＧｅｒｃｈｂｅｒｇ−Ｐａｐｏｕ
ｌｉｓの反復法を適用した高画質画像の拡大」に示され
るような、ＤＣＴと超解像法とを組み合わせた方法、
「信学論，Ｖｏｌ．Ｊ７９−Ｄ−II，Ｎｏ．５ｐｐ．８
１９−８２５（１９９３） 多重解像度解析を用いたデ
ィジタル画像の拡大」に示されるようなウェーブレット
レット解析を用いた方法がある。これらは、比較的エッ
ジ成分を保持したまま画素密度変換を行うことができる
が、共１次内挿法と比較して数倍から数十倍のメモリと
大きなハードウェア構成が必要となってしまう。これら
の方法は、本発明とは直接関係しないので、その詳細な
構成は省略する。
【０００７】
【発明が解決しようとする課題】上述した従来の、共一
次内挿法による画素変換方法は、補間により新たに生成
される画素と、これに隣接する補間される４画素の距離
に反比例した値に平滑化されるため、エッジ成分を含む
ような画像に対しては、ボケ感を生じるという問題があ
った。
次内挿法による画素変換方法は、補間により新たに生成
される画素と、これに隣接する補間される４画素の距離
に反比例した値に平滑化されるため、エッジ成分を含む
ような画像に対しては、ボケ感を生じるという問題があ
った。
【０００８】また、比較的エッジ成分を保持したまま補
間できる方法として、共３次内挿法やＤＣＴと超解像法
とを組み合わせた方法、ウェーブレットレット解析を用
いた方法があったが、これは大きなハードウェア構成が
必要となるという問題があった。
間できる方法として、共３次内挿法やＤＣＴと超解像法
とを組み合わせた方法、ウェーブレットレット解析を用
いた方法があったが、これは大きなハードウェア構成が
必要となるという問題があった。
【０００９】本発明の目的は、小規模なハードウェア構
成により、ぼけ感の少ない画像が得られる画素補間方法
および回路を提供することにある。
成により、ぼけ感の少ない画像が得られる画素補間方法
および回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の画素補間方法
は、補間により新たに生成される画素に隣接する４つの
画素から画像のエッジ成分の有無を検出し、エッジ成分
が有る場合、さらに、そのエッジ成分が斜めエッジ、縦
エッジ、横エッジのうちのどの種類のエッジ成分かを検
出する段階と、前記新たに生成される画素の、隣接する
４つの画素に対する空間的位置関係と、検出されたエッ
ジ成分の種類から、エッジ成分を損なう原因となりうる
画素に対しては小さくなるように隣接する４つの画素に
対する重み付けの係数を選定する段階と、隣接４つの画
素の画素値に、それぞれに選定された係数を乗算する段
階と、前記乗算結果に対し共１次内挿法を適用すること
で、前記生成される画素を画素変換する段階を有する。
は、補間により新たに生成される画素に隣接する４つの
画素から画像のエッジ成分の有無を検出し、エッジ成分
が有る場合、さらに、そのエッジ成分が斜めエッジ、縦
エッジ、横エッジのうちのどの種類のエッジ成分かを検
出する段階と、前記新たに生成される画素の、隣接する
４つの画素に対する空間的位置関係と、検出されたエッ
ジ成分の種類から、エッジ成分を損なう原因となりうる
画素に対しては小さくなるように隣接する４つの画素に
対する重み付けの係数を選定する段階と、隣接４つの画
素の画素値に、それぞれに選定された係数を乗算する段
階と、前記乗算結果に対し共１次内挿法を適用すること
で、前記生成される画素を画素変換する段階を有する。
【００１１】生成される画素に隣接する４つの画素から
斜めエッジ、縦エッジ、横エッジのエッジ成分を検出
し、エッジ成分を損なう要因になり得る画素の重み付け
を、検出したエッジと生成される画素の空間位置にもと
づき適応的に変えて画素変換を行なうことにより、エッ
ジ成分を含む映像において補間を行う場合でも、エッジ
成分を保持したまま補間処理をすることができる。
斜めエッジ、縦エッジ、横エッジのエッジ成分を検出
し、エッジ成分を損なう要因になり得る画素の重み付け
を、検出したエッジと生成される画素の空間位置にもと
づき適応的に変えて画素変換を行なうことにより、エッ
ジ成分を含む映像において補間を行う場合でも、エッジ
成分を保持したまま補間処理をすることができる。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１３】図１を参照すると、本発明の一実施形態の
画素変換回路は入力端子１とＡ／Ｄ変換器２とＤフリッ
プフロップ３、５とラインメモリ４とエッジ検出回路７
と乗算器８〜１１と係数発生回路１２と入力端子１３〜
１６とタイミング発生回路１７と共一次内挿回路１８で
構成されている。
画素変換回路は入力端子１とＡ／Ｄ変換器２とＤフリッ
プフロップ３、５とラインメモリ４とエッジ検出回路７
と乗算器８〜１１と係数発生回路１２と入力端子１３〜
１６とタイミング発生回路１７と共一次内挿回路１８で
構成されている。
【００１４】入力端子１から映像信号が入力され、Ａ／
Ｄ変換器２でアナログ信号からディジタル信号に変換さ
れる。
Ｄ変換器２でアナログ信号からディジタル信号に変換さ
れる。
【００１５】ディジタル信号に変換された映像信号は、
Ｄフリップフロップ３、５およびラインメモリ４から成
る２次元展開回路６で展開され、エッジ検出回路７およ
び乗算器８、９、１０、１１に送出される。
Ｄフリップフロップ３、５およびラインメモリ４から成
る２次元展開回路６で展開され、エッジ検出回路７およ
び乗算器８、９、１０、１１に送出される。
【００１６】エッジ検出回路７では、補間される画素に
隣接する４つの画素間、すなわち水平方向、垂直方向、
対角方向の全ての画素間についてそれぞれのレベルの差
分を取る。エッジ検出回路７には、あらかじめある２つ
のスレッショルド値が設定されている。１つは、２画素
間のレベル差がこの値を超えた場合をエッジと見なすた
めの高い値を持ったスレッショルド値であり、２つめ
は、２画素間のレベル差がこの値を超えない場合、近似
した値を持つと見なすための低い値を持ったスレッショ
ルド値である。なお、回路規模削減のため、水平方向、
垂直方向、対角方向のいずれか１つないし２つの画素間
のレベル差をとらないで処理することもできる。
隣接する４つの画素間、すなわち水平方向、垂直方向、
対角方向の全ての画素間についてそれぞれのレベルの差
分を取る。エッジ検出回路７には、あらかじめある２つ
のスレッショルド値が設定されている。１つは、２画素
間のレベル差がこの値を超えた場合をエッジと見なすた
めの高い値を持ったスレッショルド値であり、２つめ
は、２画素間のレベル差がこの値を超えない場合、近似
した値を持つと見なすための低い値を持ったスレッショ
ルド値である。なお、回路規模削減のため、水平方向、
垂直方向、対角方向のいずれか１つないし２つの画素間
のレベル差をとらないで処理することもできる。
【００１７】ある１画素のみの値が他の３画素の値に対
して高い値のスレッショルド値を越えるような突出した
値をもっており、他の３画素のそれぞれの差分値が低い
値のスレッショルド値を超えないような近似した値を持
っている場合、最初の画素は４画素の中で孤立した値を
持つことから斜めエッジ成分であると判断する。
して高い値のスレッショルド値を越えるような突出した
値をもっており、他の３画素のそれぞれの差分値が低い
値のスレッショルド値を超えないような近似した値を持
っている場合、最初の画素は４画素の中で孤立した値を
持つことから斜めエッジ成分であると判断する。
【００１８】また、水平方向の画素間のレベル差が低い
値を持つスレッショルド値未満であり、垂直方向の画素
間のレベル差が高い値を持つスレッショルド値を越えて
いれば、縦エッジであると判断する。同様に、垂直方向
の画素間のレベル差が低い値を持つスレッショルド値未
満であり、水平方向の画素間のレベル差が高い値を持つ
スレッショルド値を越えていれば、横エッジであると判
断する。
値を持つスレッショルド値未満であり、垂直方向の画素
間のレベル差が高い値を持つスレッショルド値を越えて
いれば、縦エッジであると判断する。同様に、垂直方向
の画素間のレベル差が低い値を持つスレッショルド値未
満であり、水平方向の画素間のレベル差が高い値を持つ
スレッショルド値を越えていれば、横エッジであると判
断する。
【００１９】エッジ検出回路７で得られた結果は、係数
発生回路１２に送出される。
発生回路１２に送出される。
【００２０】一方、入力端子１３、１４、１５、１６に
はそれぞれドットクロック、水平同期信号および垂直同
期信号からなる同期信号、水平方向の拡大や縮小の比率
を指定する水平拡大率、垂直方向の拡大や縮小の比率を
指定する垂直拡大率からなる拡大率データ、リサイジン
グ用のクロックが入力され、タイミング発生回路１７に
送られる。
はそれぞれドットクロック、水平同期信号および垂直同
期信号からなる同期信号、水平方向の拡大や縮小の比率
を指定する水平拡大率、垂直方向の拡大や縮小の比率を
指定する垂直拡大率からなる拡大率データ、リサイジン
グ用のクロックが入力され、タイミング発生回路１７に
送られる。
【００２１】タイミング発生回路１７は、水平同期信号
によってクリアされ、入力する信号のドットクロックを
カウントするカウンタを内部にもっており、カウンタの
値と水平拡大率データから４つの画素と補間によって生
成される画素の水平方向の空間的位置関係、すなわちＰ
（ｕ，ｖ）のｕの値を決めることができる。例えば、水
平方向の画素数を６４０画素が８００画素に変換する場
合その拡大率は８００／６００＝５／４になる。入力信
号の画素間の空間距離を１とすると、出力画素の空間距
離は４／５になるため、出力画素の空間的位置ｕは４／
５×ｎ（ｎ＝０、１・・・・）となる。すなわちｕの値
は水平同期信号の立ち下がりでクリアされた後、リサイ
ジング用クロックが入力されるたびに４／５ずつ加算さ
れ、その値の整数部は式（１）のｉの値を示し、小数部
はｕ−ｉの値を示すことになる。また、タイミング発生
回路１７は、水平同期信号をカウントするカウンタを持
ち、カウンタの値と垂直拡大率データから、同様にして
４つの画素と補間によって生成される画素の垂直方向の
空間的位置関係、すなわちＰ（ｕ，ｖ）のｖの値を決め
ることができる。
によってクリアされ、入力する信号のドットクロックを
カウントするカウンタを内部にもっており、カウンタの
値と水平拡大率データから４つの画素と補間によって生
成される画素の水平方向の空間的位置関係、すなわちＰ
（ｕ，ｖ）のｕの値を決めることができる。例えば、水
平方向の画素数を６４０画素が８００画素に変換する場
合その拡大率は８００／６００＝５／４になる。入力信
号の画素間の空間距離を１とすると、出力画素の空間距
離は４／５になるため、出力画素の空間的位置ｕは４／
５×ｎ（ｎ＝０、１・・・・）となる。すなわちｕの値
は水平同期信号の立ち下がりでクリアされた後、リサイ
ジング用クロックが入力されるたびに４／５ずつ加算さ
れ、その値の整数部は式（１）のｉの値を示し、小数部
はｕ−ｉの値を示すことになる。また、タイミング発生
回路１７は、水平同期信号をカウントするカウンタを持
ち、カウンタの値と垂直拡大率データから、同様にして
４つの画素と補間によって生成される画素の垂直方向の
空間的位置関係、すなわちＰ（ｕ，ｖ）のｖの値を決め
ることができる。
【００２２】係数発生回路１２では、エッジ検出回路７
からエッジの有無の情報を入力するとともに、エッジが
ある場合は右斜めエッジ、左斜めエッジ、縦エッジ、横
エッジのうちどのようなエッジであるかという情報が入
力される。さらに、係数発生回路１２は、タイミング発
生回路１７から補間される画素Ｐ（ｕ，ｖ）の空間的位
置の情報を入力する。
からエッジの有無の情報を入力するとともに、エッジが
ある場合は右斜めエッジ、左斜めエッジ、縦エッジ、横
エッジのうちどのようなエッジであるかという情報が入
力される。さらに、係数発生回路１２は、タイミング発
生回路１７から補間される画素Ｐ（ｕ，ｖ）の空間的位
置の情報を入力する。
【００２３】係数発生回路１２は、これらの情報を用い
ることにより、エッジ成分を損なう原因となり得る画素
に対し、その画素のレベルの重み付けが小さくなるよう
な係数を選定し、その係数Ｃｏ００、Ｃｏ１０、Ｃｏ０
１、Ｃｏ１１を乗算器８、９、１０、１１に送信する。
ることにより、エッジ成分を損なう原因となり得る画素
に対し、その画素のレベルの重み付けが小さくなるよう
な係数を選定し、その係数Ｃｏ００、Ｃｏ１０、Ｃｏ０
１、Ｃｏ１１を乗算器８、９、１０、１１に送信する。
【００２４】乗算器８、９、１０、１１は、係数発生回
路１２から出力された係数Ｃｏ００、Ｃｏ１０、Ｃｏ０
１、Ｃｏ１１を元の映像信号に各々乗算し、結果を画素
変換回路１８に出力する。
路１２から出力された係数Ｃｏ００、Ｃｏ１０、Ｃｏ０
１、Ｃｏ１１を元の映像信号に各々乗算し、結果を画素
変換回路１８に出力する。
【００２５】共一次内挿回路１８は、画素変換前と画素
変換後のドットクロックのほか、補間する前の画素と補
間される画素との空間的位置関係の情報をタイミング発
生回路１７から入力し、式（１）の演算を行なって目的
とする画素を生成する。
変換後のドットクロックのほか、補間する前の画素と補
間される画素との空間的位置関係の情報をタイミング発
生回路１７から入力し、式（１）の演算を行なって目的
とする画素を生成する。
【００２６】次に、本実施形態について詳しく述べる。
【００２７】図２において、Ｐ（ｉ，ｊ）は白ピークに
近いレベルを持っており、他の３画素Ｐ（ｉ＋１，
ｊ）、Ｐ（ｉ，ｊ＋１）、Ｐ（ｉ＋１，ｊ＋１）は黒レ
ベルに近いレベルを持つ。この場合の画素Ｐ（ｉ，ｊ）
は孤立したレベルを持っているため、斜めエッジ成分を
持つ映像である。
近いレベルを持っており、他の３画素Ｐ（ｉ＋１，
ｊ）、Ｐ（ｉ，ｊ＋１）、Ｐ（ｉ＋１，ｊ＋１）は黒レ
ベルに近いレベルを持つ。この場合の画素Ｐ（ｉ，ｊ）
は孤立したレベルを持っているため、斜めエッジ成分を
持つ映像である。
【００２８】ここで、生成される画素Ｐ（ｕ，ｖ）が図
２のように｛（ｉ＋１）−ｕ｝＋｛（ｊ＋１）−ｖ｝＞
１の位置にある場合、Ｐ（ｉ＋１，ｊ＋１）の重み付け
が小さくなるように、画素Ｐ（ｉ＋１，ｊ＋１）が入力
される乗算器１１に送る係数Ｃｏ１１を０．５、画素Ｐ
（ｉ，ｊ）が入力される乗算器８に送る係数Ｃｏ００を
１．２５、その他の画素が入力される乗算器９、１０に
送る係数Ｃｏ１０、係数Ｃｏ０１を１．１２５に設定す
る。
２のように｛（ｉ＋１）−ｕ｝＋｛（ｊ＋１）−ｖ｝＞
１の位置にある場合、Ｐ（ｉ＋１，ｊ＋１）の重み付け
が小さくなるように、画素Ｐ（ｉ＋１，ｊ＋１）が入力
される乗算器１１に送る係数Ｃｏ１１を０．５、画素Ｐ
（ｉ，ｊ）が入力される乗算器８に送る係数Ｃｏ００を
１．２５、その他の画素が入力される乗算器９、１０に
送る係数Ｃｏ１０、係数Ｃｏ０１を１．１２５に設定す
る。
【００２９】このように係数を設定することにより、生
成される画素Ｐｑは画素Ｐ（ｉ，ｊ）に近い値を持ち、
Ｐ（ｉ＋１，ｊ＋１）から遠い値を持つことになるた
め、斜めエッジ成分を持つ映像を補間する場合エッジ成
分を保持することができる。
成される画素Ｐｑは画素Ｐ（ｉ，ｊ）に近い値を持ち、
Ｐ（ｉ＋１，ｊ＋１）から遠い値を持つことになるた
め、斜めエッジ成分を持つ映像を補間する場合エッジ成
分を保持することができる。
【００３０】また、図２において、生成される画素Ｐｒ
（ｕ，ｖ）が図のように｛（ｉ＋１）−ｕ｝＋｛（ｊ＋
１）−ｖ｝＜１の位置にある場合について説明する。
（ｕ，ｖ）が図のように｛（ｉ＋１）−ｕ｝＋｛（ｊ＋
１）−ｖ｝＜１の位置にある場合について説明する。
【００３１】生成される画素Ｐｒ（ｕ，ｖ）が図２のよ
うに｛（ｉ＋１）−ｕ｝＋｛（ｊ＋１）−ｖ｝＜１の位
置にある場合、Ｐ（ｉ，ｊ）の重み付けが小さくなるよ
うに、画素Ｐ（ｊ，ｊ）が入力される乗算器８に送る係
数Ｃｏ００を０．５、その対角にある画素Ｐ（ｉ＋１，
ｊ＋１）が入力される乗算器１１に送る係数Ｃｏ１１を
１．２５、その他の画素が入力される乗算器９、１０に
送る係数Ｃｏ１０、係数Ｃｏ０１を１．１２５に設定す
る。
うに｛（ｉ＋１）−ｕ｝＋｛（ｊ＋１）−ｖ｝＜１の位
置にある場合、Ｐ（ｉ，ｊ）の重み付けが小さくなるよ
うに、画素Ｐ（ｊ，ｊ）が入力される乗算器８に送る係
数Ｃｏ００を０．５、その対角にある画素Ｐ（ｉ＋１，
ｊ＋１）が入力される乗算器１１に送る係数Ｃｏ１１を
１．２５、その他の画素が入力される乗算器９、１０に
送る係数Ｃｏ１０、係数Ｃｏ０１を１．１２５に設定す
る。
【００３２】このように係数を設定することにより、生
成されるＰｒは画素Ｐ（ｉ＋１，ｊ＋１）に近い値を持
ち、Ｐ（ｉ，ｊ）から遠い値を持つことになるため、斜
めエッジ成分を持つ映像を補間する場合エッジ成分を保
持することができる。
成されるＰｒは画素Ｐ（ｉ＋１，ｊ＋１）に近い値を持
ち、Ｐ（ｉ，ｊ）から遠い値を持つことになるため、斜
めエッジ成分を持つ映像を補間する場合エッジ成分を保
持することができる。
【００３３】また、生成される画素が、｛（ｉ＋１）−
ｕ｝＋｛（ｊ＋１）−ｖ｝＝１の位置にある場合は、上
記２通りの係数のいずれか一方を用いれば良い。
ｕ｝＋｛（ｊ＋１）−ｖ｝＝１の位置にある場合は、上
記２通りの係数のいずれか一方を用いれば良い。
【００３４】次に、図３は、画素Ｐ（ｉ，ｊ）、Ｐ（ｉ
＋１，ｊ）が白ピークに近いレベルをもち、Ｐ（ｉ，ｊ
＋１）、Ｐ（ｉ＋１，ｊ＋１）が黒レベルに近いレベル
をもっているような縦エッジを構成している。このと
き、生成される画素Ｐｑ（ｕ，ｖ）が図のように｛（ｊ
＋１）−ｖ｝＞０．５の位置にある場合、Ｐ（ｉ，ｊ＋
１）とＰ（ｉ＋１，ｊ＋１）が入力される乗算器１０、
１１に送る係数Ｃｏ０１、Ｃｏ１１を０．５とし、他の
２つの画素が入力される乗算器８、９に送る係数Ｃｏ０
０、Ｃｏ１０を１．５に設定する。
＋１，ｊ）が白ピークに近いレベルをもち、Ｐ（ｉ，ｊ
＋１）、Ｐ（ｉ＋１，ｊ＋１）が黒レベルに近いレベル
をもっているような縦エッジを構成している。このと
き、生成される画素Ｐｑ（ｕ，ｖ）が図のように｛（ｊ
＋１）−ｖ｝＞０．５の位置にある場合、Ｐ（ｉ，ｊ＋
１）とＰ（ｉ＋１，ｊ＋１）が入力される乗算器１０、
１１に送る係数Ｃｏ０１、Ｃｏ１１を０．５とし、他の
２つの画素が入力される乗算器８、９に送る係数Ｃｏ０
０、Ｃｏ１０を１．５に設定する。
【００３５】また、生成される画素Ｐｒ（ｕ，ｖ）が図
３のように｛（ｊ＋１）−ｖ｝＜０．５の位置にある場
合、Ｐ（ｉ，ｊ）、Ｐ（ｉ＋１，ｊ）が入力される乗算
器８、９に送る係数Ｃｏ００、Ｃｏ１０を０．５とし、
他の２つの画素が入力される乗算器９、１１に送る係数
Ｃｏ０１、Ｃｏ１１を１．５に設定する。
３のように｛（ｊ＋１）−ｖ｝＜０．５の位置にある場
合、Ｐ（ｉ，ｊ）、Ｐ（ｉ＋１，ｊ）が入力される乗算
器８、９に送る係数Ｃｏ００、Ｃｏ１０を０．５とし、
他の２つの画素が入力される乗算器９、１１に送る係数
Ｃｏ０１、Ｃｏ１１を１．５に設定する。
【００３６】このようにすれば、生成される画素Ｐｑ
（ｕ，ｖ）は、Ｐ（ｉ，ｊ＋１）、Ｐ（ｉ＋１，ｊ＋
１）の影響を受けにくくなり、Ｐｒ（ｕ，ｖ）は、Ｐ
（ｉ，ｊ）、Ｐ（ｉ＋１，ｊ）の影響を受けにくくなる
ため、縦エッジ成分を保持した状態で画素変換を行うこ
とが可能になる。また、｛（ｊ＋１）−ｖ｝＝０．５の
距離にある画素を補間して生成する場合は、上記係数の
いずれか一方を用いればよい。
（ｕ，ｖ）は、Ｐ（ｉ，ｊ＋１）、Ｐ（ｉ＋１，ｊ＋
１）の影響を受けにくくなり、Ｐｒ（ｕ，ｖ）は、Ｐ
（ｉ，ｊ）、Ｐ（ｉ＋１，ｊ）の影響を受けにくくなる
ため、縦エッジ成分を保持した状態で画素変換を行うこ
とが可能になる。また、｛（ｊ＋１）−ｖ｝＝０．５の
距離にある画素を補間して生成する場合は、上記係数の
いずれか一方を用いればよい。
【００３７】さらに、図４には、画素Ｐ（ｉ，ｊ）、Ｐ
（ｉ，ｊ＋１）が白ピークレベルに近いレベルをもち、
Ｐ（ｉ＋１，ｊ）、Ｐ（ｉ＋１，ｊ＋１）が黒レベルに
近いレベルを持っているような横エッジを構成してい
る。このとき、生成される画素Ｐｑ（ｕ，ｖ）が図のよ
うに｛（ｉ＋１）−ｕ）｝＞０．５の位置にある場合、
Ｐ（ｉ＋１，ｊ）とＰ（ｉ＋１，ｊ＋１）が入力される
乗算器９、１１に送る係数Ｃｏ１０、Ｃｏ１１を０．５
とし、他の２画素が入力される乗算器８、１０に送る係
数Ｃｏ００、Ｃｏ０１を１．５に設定する。
（ｉ，ｊ＋１）が白ピークレベルに近いレベルをもち、
Ｐ（ｉ＋１，ｊ）、Ｐ（ｉ＋１，ｊ＋１）が黒レベルに
近いレベルを持っているような横エッジを構成してい
る。このとき、生成される画素Ｐｑ（ｕ，ｖ）が図のよ
うに｛（ｉ＋１）−ｕ）｝＞０．５の位置にある場合、
Ｐ（ｉ＋１，ｊ）とＰ（ｉ＋１，ｊ＋１）が入力される
乗算器９、１１に送る係数Ｃｏ１０、Ｃｏ１１を０．５
とし、他の２画素が入力される乗算器８、１０に送る係
数Ｃｏ００、Ｃｏ０１を１．５に設定する。
【００３８】また、生成される画素Ｐｒ（ｕ，ｖ）が図
４のように｛（ｉ＋１）−ｕ）｝＜０．５の位置にある
場合、Ｐ（ｉ，ｊ）、Ｐ（ｉ，ｊ＋１）が入力される乗
算器８、１０に送る係数Ｃｏ００、Ｃｏ０１を０．５と
し、他の２画素が入力される乗算器９、１１に送る係数
Ｃｏ１０、Ｃｏ１１を１．５に設定する。
４のように｛（ｉ＋１）−ｕ）｝＜０．５の位置にある
場合、Ｐ（ｉ，ｊ）、Ｐ（ｉ，ｊ＋１）が入力される乗
算器８、１０に送る係数Ｃｏ００、Ｃｏ０１を０．５と
し、他の２画素が入力される乗算器９、１１に送る係数
Ｃｏ１０、Ｃｏ１１を１．５に設定する。
【００３９】このようにすれば、生成される画素Ｐｑ
（ｕ，ｖ）は、Ｐ（ｉ＋１，ｊ）、Ｐ（ｉ＋１，ｊ＋
１）の影響を受けにくくなり、Ｐｒ（ｕ，ｖ）は、Ｐ
（ｉ，ｊ）、Ｐ（ｉ，ｊ＋１）の影響を受けにくくなる
ため、横エッジ成分を保持した状態で画素変換を行うこ
とが可能になる。また、｛（ｉ＋１）−ｕ）｝＝０．５
の距離にある画素を補間して生成する場合は、上記係数
のいずれか一方を用いればよい。
（ｕ，ｖ）は、Ｐ（ｉ＋１，ｊ）、Ｐ（ｉ＋１，ｊ＋
１）の影響を受けにくくなり、Ｐｒ（ｕ，ｖ）は、Ｐ
（ｉ，ｊ）、Ｐ（ｉ，ｊ＋１）の影響を受けにくくなる
ため、横エッジ成分を保持した状態で画素変換を行うこ
とが可能になる。また、｛（ｉ＋１）−ｕ）｝＝０．５
の距離にある画素を補間して生成する場合は、上記係数
のいずれか一方を用いればよい。
【００４０】さらに、図１のエッジ検出回路７は次のよ
うに構成することができる。図６において、隣り合った
画素間のレベルの差分を Ｐ（ｉ，ｊ）−Ｐ（ｉ＋１，ｊ）＝ａ Ｐ（ｉ＋１，ｊ）−Ｐ（ｉ＋１，ｊ＋１）＝ｂ Ｐ（ｉ＋１，ｊ＋１）−Ｐ（ｉ，ｊ＋１）＝ｃ Ｐ（ｉ，ｊ＋１）−Ｐ（ｉ，ｊ）＝ｄ とすると、表１に示すように各条件を満足するときにそ
れぞれ、縦エッジ、横エッジ、斜めエッジの各種のエッ
ジを検出することができる。
うに構成することができる。図６において、隣り合った
画素間のレベルの差分を Ｐ（ｉ，ｊ）−Ｐ（ｉ＋１，ｊ）＝ａ Ｐ（ｉ＋１，ｊ）−Ｐ（ｉ＋１，ｊ＋１）＝ｂ Ｐ（ｉ＋１，ｊ＋１）−Ｐ（ｉ，ｊ＋１）＝ｃ Ｐ（ｉ，ｊ＋１）−Ｐ（ｉ，ｊ）＝ｄ とすると、表１に示すように各条件を満足するときにそ
れぞれ、縦エッジ、横エッジ、斜めエッジの各種のエッ
ジを検出することができる。
【００４１】
【表１】 なお、表１中の「正」は画素間の差分値が、エッジ検出
回路７で設定された高いレベルをもつスレッショルド
値、たとえば映像信号を８ビットにＡ／Ｄ変換した場合
６４、を超えておりそれが正の値を持つことを意味して
いる。また、表中の「負」はエッジ検出回路７で設定さ
れた高いレベルのスレッショルド値を超えており、それ
が負の値を持つことを意味している。
回路７で設定された高いレベルをもつスレッショルド
値、たとえば映像信号を８ビットにＡ／Ｄ変換した場合
６４、を超えておりそれが正の値を持つことを意味して
いる。また、表中の「負」はエッジ検出回路７で設定さ
れた高いレベルのスレッショルド値を超えており、それ
が負の値を持つことを意味している。
【００４２】表中の「−」は画素間の差分値がエッジ検
出回路７で設定されたもう一つのレベルの低いスレッシ
ョルド値、たとえば映像信号を８ビットにＡ／Ｄ変換し
た場合１６、を超えていないことを意味している。
出回路７で設定されたもう一つのレベルの低いスレッシ
ョルド値、たとえば映像信号を８ビットにＡ／Ｄ変換し
た場合１６、を超えていないことを意味している。
【００４３】なお、上記実施形態では、画素補間回路
（エッジ検出回路７、乗算器８〜１１、係数発生回路１
２、共一次内挿回路１８の構成を一定として説明した
が、乗算器を用いないで、ルックアップテーブルを用
い、テーブルを可変とする方法としてもよい。すなわ
ち、エッジ成分を損なう原因となる要因になり得る画素
に対しては、図５に示すような空間距離と重み付けの関
係が非線形になるようなテーブルを用いて補間を行い、
エッジ成分の有無やエッジの方向によりルックアップテ
ーブルを可変にすることにより実現してもよい。また、
係数発生回路１２から出力する係数を２のマイナスｎ乗
（ｎは０または自然数）とそれらを加算した値で構成す
ることにより、ビットシフトと加算器により乗算器を構
成することも可能である。
（エッジ検出回路７、乗算器８〜１１、係数発生回路１
２、共一次内挿回路１８の構成を一定として説明した
が、乗算器を用いないで、ルックアップテーブルを用
い、テーブルを可変とする方法としてもよい。すなわ
ち、エッジ成分を損なう原因となる要因になり得る画素
に対しては、図５に示すような空間距離と重み付けの関
係が非線形になるようなテーブルを用いて補間を行い、
エッジ成分の有無やエッジの方向によりルックアップテ
ーブルを可変にすることにより実現してもよい。また、
係数発生回路１２から出力する係数を２のマイナスｎ乗
（ｎは０または自然数）とそれらを加算した値で構成す
ることにより、ビットシフトと加算器により乗算器を構
成することも可能である。
【００４４】また、飛び越し走査を行うような信号に対
してライン数を変化させるとともに、インタレース−ノ
ンインタレース変換を同時に行うような補間を行う場合
においては、フィールドによって生成する画素の空間的
位置にオフセットをかける場合がある。これは、オフセ
ットをかけないと、生成される画素の空間的位置がフィ
ールド間でずれ、ラインフリッカが発生するためであ
る。
してライン数を変化させるとともに、インタレース−ノ
ンインタレース変換を同時に行うような補間を行う場合
においては、フィールドによって生成する画素の空間的
位置にオフセットをかける場合がある。これは、オフセ
ットをかけないと、生成される画素の空間的位置がフィ
ールド間でずれ、ラインフリッカが発生するためであ
る。
【００４５】このようなオフセットを用いて補間を行う
場合、本発明による方式を用いることによりラインフリ
ッカが増える場合があるため、インタレース−ノンイン
タレース変換を同時に行う場合は、水平エッジのみ検出
して処理を行ってもよい。
場合、本発明による方式を用いることによりラインフリ
ッカが増える場合があるため、インタレース−ノンイン
タレース変換を同時に行う場合は、水平エッジのみ検出
して処理を行ってもよい。
【００４６】
【発明の効果】以上説明したように、本発明は、生成さ
れる画素に隣接する４つの画素から斜めエッジ、縦エッ
ジ、横エッジのエッジ成分を検出し、エッジ成分を損な
う要因になり得る画素の重み付けを、検出したエッジと
生成される画素の空間位置にもとづき適応的に変えて画
素変換を行なうことにより、エッジ成分を含む映像にお
いて補間を行う場合でも、小規模な回路で元のエッジ成
分を保持したまま補間処理をすることができる。
れる画素に隣接する４つの画素から斜めエッジ、縦エッ
ジ、横エッジのエッジ成分を検出し、エッジ成分を損な
う要因になり得る画素の重み付けを、検出したエッジと
生成される画素の空間位置にもとづき適応的に変えて画
素変換を行なうことにより、エッジ成分を含む映像にお
いて補間を行う場合でも、小規模な回路で元のエッジ成
分を保持したまま補間処理をすることができる。
【図１】本発明の一実施形態の画素補間回路の回路図で
ある。
ある。
【図２】エッジ成分と設定される重み係数の関係を示す
図である。
図である。
【図３】エッジ成分と設定される重み係数の関係を示す
図である。
図である。
【図４】エッジ成分と設定される重み係数の関係を示す
図である。
図である。
【図５】水平／垂直の空間距離と重み付けの関係を示す
グラフである。
グラフである。
【図６】補間される画素と、これに隣接する４つの画素
を示す図である。
を示す図である。
１、１３、１４、１５、１６ 入力端子 ２ Ａ／Ｄ変換器 ３、５ Ｄフリップフロップ ４ ラインメモリ ６ ２次元展開回路 ７ エッジ検出回路 ８〜１１ 乗算器 １２ 係数発生回路 １７ タイミング発生回路 １８ 共一次内挿回路
Claims (5)
- 【請求項１】 補間により新たに生成される画素に隣接
する４つの画素から画像のエッジ成分の有無を検出し、
エッジ成分が有る場合、さらに、そのエッジ成分が斜め
エッジ、縦エッジ、横エッジのうちのどの種類のエッジ
成分かを検出する段階と、 前記生成される画素の、隣接する４つの画素に対する空
間的位置関係と、検出されたエッジ成分の種類から、エ
ッジ成分を損なう原因となりうる画素に対しては小さく
なるように隣接する４つの画素に対する重み付けの係数
を選定する段階と、 隣接する４つの画素の画素値に、それぞれに選定された
係数を乗算する段階と、 前記乗算結果に対し共１次内挿法を適用することで、前
記生成される画素を画素変換する段階を有する画素補間
方法。 - 【請求項２】 補間により新たに生成される画素に隣接
する４つの画素の２画素間のレベルの差分を取り、エッ
ジ成分の有無を検出し、エッジ成分が有る場合、そのエ
ッジ成分が斜めエッジ、縦エッジ、横エッジのどの種類
のエッジ成分かを検出するエッジ検出回路と、 前記生成される画素の、前記隣接する４つの画素に対す
る空間的位置関係を求める位置検出回路と、 前記生成される画素の、隣接する４つの画素に対する空
間的位置関係と、検出されたエッジ成分の種類から、エ
ッジ成分を損なう原因となりうる画素に対しては小さく
なるように隣接する４つの画素に対する重み付けの係数
を発生する係数発生回路と、 隣接する４つの画素の画素値に、それぞれに選定された
係数を乗算する乗算器と、 前記乗算結果に対し共１次内挿法を適用することで、前
記生成される画素を画素変換する画素変換回路を有する
画素補間回路。 - 【請求項３】 新たに生成される画素に隣接する４つの
画素の２画素間のレベルの差分を取り、エッジ成分の有
無を検出し、エッジ成分が有る場合、そのエッジ成分が
斜めエッジ、縦エッジ、横エッジのどの種類のエッジ成
分かを検出するエッジ検出回路と、 前記生成される画素の、前記隣接する４つの画素に対す
る空間的位置関係を求める位置検出回路と、 前記生成される画素の、隣接する４つの画素に対する空
間的位置関係と、検出されたエッジ成分の種類から、エ
ッジ成分を損なう原因となりうる画素に対しては小さく
なるように隣接する４つの画素に対する重み付けの係数
を、生成される画素の空間的位置関係と重み付けの係数
の関係を示すルックアップテーブルを用いて発生する係
数発生回路と、 共１次内挿法をルックアップテーブルで実現するととも
に、共一次内挿を行うルックアップテーブルと前記係数
発生回路のルックアップテーブルを１つのルックアップ
テーブルとすることで、前記生成される画素を画素変換
する画素変換回路を有する画素補間回路。 - 【請求項４】 前記エッジ検出回路は、ある１画素と他
の３画素のレベルの差分が、高い値の第１のスレッショ
ルド値を越え、他の３画素間のレベルの差分が、低い値
の第２のスレッショルド値未満である場合、隣接する４
つの画素が斜めエッジ成分を有すると判断し、水平方向
の画素間のレベル差が第２のスレッショルド値未満であ
り、垂直方向の画素間のレベル差が第１のスレッショル
ド値を越えていれば、隣接する４つの画素が縦エッジを
有すると判断し、垂直方向の画素間のレベル差が第２の
スレッショルド値未満であり、水平方向の画素間のレベ
ル差が第１のスレッショルド値を越えていれば、隣接す
る４つの画素が横エッジを有すると判断する、請求項２
または３記載の回路。 - 【請求項５】 前記位置検出回路は、水平同期信号と水
平拡大率データ、垂直同期信号と垂直拡大率データから
隣接する４つの画素と、生成される画素の水平方向、垂
直方向の空間的位置関係を求める、請求項２から４のい
ずれか１項記載の回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11177097A JP2001008037A (ja) | 1999-06-23 | 1999-06-23 | 画素補間方法および回路 |
| DE2000615659 DE60015659T2 (de) | 1999-06-23 | 2000-06-20 | Verfahren und Schaltung zur Pixelinterpolation |
| EP20000112971 EP1067774B1 (en) | 1999-06-23 | 2000-06-20 | Pixel interpolation method and circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11177097A JP2001008037A (ja) | 1999-06-23 | 1999-06-23 | 画素補間方法および回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001008037A true JP2001008037A (ja) | 2001-01-12 |
Family
ID=16025096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11177097A Pending JP2001008037A (ja) | 1999-06-23 | 1999-06-23 | 画素補間方法および回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1067774B1 (ja) |
| JP (1) | JP2001008037A (ja) |
| DE (1) | DE60015659T2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228107A (ja) * | 2005-02-21 | 2006-08-31 | Yamaha Corp | 画像処理方法および装置 |
| US7391920B2 (en) | 2003-11-04 | 2008-06-24 | Fujifilm Corporation | Image processing method, apparatus, and program |
| JP2010503917A (ja) * | 2006-09-13 | 2010-02-04 | センサーマティック・エレクトロニクス・コーポレーション | 物品レベル在庫管理用の無線周波識別（ｒｆｉｄ）システム |
| JP2010141863A (ja) * | 2008-12-12 | 2010-06-24 | Pixela Corp | 画像処理方法、装置並びにプログラム |
| US7826686B2 (en) | 2005-03-18 | 2010-11-02 | Seiko Epson Corporation | Pixel interpolation apparatus and pixel interpolation program product |
| JP2010283601A (ja) * | 2009-06-04 | 2010-12-16 | Canon Inc | 解像度変換装置及びその制御方法 |
| US7899273B2 (en) | 2006-07-21 | 2011-03-01 | Sony Corporation | Image processing apparatus, image processing method, and computer program |
| JP2011100424A (ja) * | 2009-11-09 | 2011-05-19 | Kyocera Corp | 画像処理装置、画像処理方法、および画像処理プログラム |
| US8248662B2 (en) | 2007-05-11 | 2012-08-21 | Samsung Electronics Co., Ltd. | Image forming apparatus and method thereof |
| US9020303B2 (en) | 2011-02-21 | 2015-04-28 | Mitsubishi Electric Corporation | Image magnification device and method |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102257558B (zh) | 2008-12-19 | 2015-08-12 | 株式会社半导体能源研究所 | 用于驱动液晶显示装置的方法 |
| KR102057881B1 (ko) | 2009-02-06 | 2019-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 구동 방법 |
| JP5448981B2 (ja) | 2009-04-08 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置の駆動方法 |
| CN101900538B (zh) * | 2009-05-26 | 2012-02-08 | 哈尔滨理工大学 | 结构光条纹采样数据深度图像的双四导六插值方法 |
| US9129409B2 (en) * | 2009-07-29 | 2015-09-08 | Qualcomm Incorporated | System and method of compressing video content |
| CN103034975A (zh) * | 2012-12-18 | 2013-04-10 | 广州杰赛科技股份有限公司 | 图像处理方法及装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5054100A (en) * | 1989-11-16 | 1991-10-01 | Eastman Kodak Company | Pixel interpolator with edge sharpening |
| KR950006776B1 (ko) * | 1993-01-14 | 1995-06-22 | 삼성전자주식회사 | 디지탈 영상 데이타의 보간방법 및 회로 |
| JP3599435B2 (ja) * | 1995-08-09 | 2004-12-08 | 富士写真フイルム株式会社 | 画像データ補間演算方法および装置 |
-
1999
- 1999-06-23 JP JP11177097A patent/JP2001008037A/ja active Pending
-
2000
- 2000-06-20 EP EP20000112971 patent/EP1067774B1/en not_active Expired - Lifetime
- 2000-06-20 DE DE2000615659 patent/DE60015659T2/de not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391920B2 (en) | 2003-11-04 | 2008-06-24 | Fujifilm Corporation | Image processing method, apparatus, and program |
| JP2006228107A (ja) * | 2005-02-21 | 2006-08-31 | Yamaha Corp | 画像処理方法および装置 |
| JP4734952B2 (ja) * | 2005-02-21 | 2011-07-27 | ヤマハ株式会社 | 画像処理方法および装置 |
| US7826686B2 (en) | 2005-03-18 | 2010-11-02 | Seiko Epson Corporation | Pixel interpolation apparatus and pixel interpolation program product |
| US8170378B2 (en) | 2006-07-21 | 2012-05-01 | Sony Corporation | Image processing apparatus, image processing method, and computer program |
| US7899273B2 (en) | 2006-07-21 | 2011-03-01 | Sony Corporation | Image processing apparatus, image processing method, and computer program |
| JP2010503917A (ja) * | 2006-09-13 | 2010-02-04 | センサーマティック・エレクトロニクス・コーポレーション | 物品レベル在庫管理用の無線周波識別（ｒｆｉｄ）システム |
| US8248662B2 (en) | 2007-05-11 | 2012-08-21 | Samsung Electronics Co., Ltd. | Image forming apparatus and method thereof |
| KR101180059B1 (ko) | 2007-05-11 | 2012-09-04 | 삼성전자주식회사 | 화상형성장치 및 그 방법 |
| JP2010141863A (ja) * | 2008-12-12 | 2010-06-24 | Pixela Corp | 画像処理方法、装置並びにプログラム |
| JP2010283601A (ja) * | 2009-06-04 | 2010-12-16 | Canon Inc | 解像度変換装置及びその制御方法 |
| JP2011100424A (ja) * | 2009-11-09 | 2011-05-19 | Kyocera Corp | 画像処理装置、画像処理方法、および画像処理プログラム |
| US9020303B2 (en) | 2011-02-21 | 2015-04-28 | Mitsubishi Electric Corporation | Image magnification device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60015659T2 (de) | 2005-12-22 |
| EP1067774B1 (en) | 2004-11-10 |
| DE60015659D1 (de) | 2004-12-16 |
| EP1067774A3 (en) | 2003-10-15 |
| EP1067774A2 (en) | 2001-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3915563B2 (ja) | 画像処理装置および画像処理プログラム | |
| JP4216830B2 (ja) | 映像処理装置及び方法並びにコンピュータが読出可能な記憶媒体 | |
| US5374995A (en) | Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom | |
| JP2001008037A (ja) | 画素補間方法および回路 | |
| JP2005332130A (ja) | 画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体 | |
| JP2003153006A (ja) | 画像処理装置 | |
| JPH05328106A (ja) | 画像変倍装置 | |
| JPH09294204A (ja) | 画像処理装置及びその方法 | |
| JP3706830B2 (ja) | 画像信号処理装置 | |
| JPH09244609A (ja) | 映像表示装置 | |
| KR100700017B1 (ko) | 조정 가능한 임계값을 이용한 컬러 보간 장치 | |
| JP2003316331A (ja) | 表示装置 | |
| JPH08305843A (ja) | デジタル画像の画素密度変換方法 | |
| JP2829931B2 (ja) | 画像処理装置 | |
| JP2807262B2 (ja) | 離散化多値信号の離散化密度変換方法 | |
| JP5045119B2 (ja) | 色トランジェント補正装置 | |
| JPH11203467A (ja) | 表示装置および表示方法 | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| CN112862673B (zh) | 自适应图像缩放方法及自适应图像缩放装置、存储装置 | |
| JP2845376B2 (ja) | 画素密度変換装置 | |
| JP2006303693A (ja) | 縮小画像の生成機能を備える電子カメラ | |
| JP2004153761A (ja) | 補間装置 | |
| JPH04343584A (ja) | 画像データ処理装置 | |
| Shimura et al. | Super-resolution digital image interpolation with warping of coordinate point and biasing of signal amplitude | |
| JP2833669B2 (ja) | 画素密度変換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050324 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |