JP2001007312A - Solid-state image pickup device and control thereof - Google Patents
Solid-state image pickup device and control thereofInfo
- Publication number
- JP2001007312A JP2001007312A JP11173289A JP17328999A JP2001007312A JP 2001007312 A JP2001007312 A JP 2001007312A JP 11173289 A JP11173289 A JP 11173289A JP 17328999 A JP17328999 A JP 17328999A JP 2001007312 A JP2001007312 A JP 2001007312A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- electrode units
- units
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、線状に配置された
光電変換部を有する画素列から出力された信号電荷を所
定の方向に順次転送するＣＣＤレジスタを備えた固体撮
像装置およびその制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device having a CCD register for sequentially transferring signal charges output from a pixel array having a linearly arranged photoelectric conversion section in a predetermined direction, and a control method therefor. About.
【０００２】[0002]
【従来の技術】複数の光電変換部を線状に配置したＣＣ
Ｄリニアイメージセンサは、スキャナやデジタル複写機
などに広く用いられている。この種のＣＣＤリニアイメ
ージセンサは、次第に解像度が高くなる傾向にあり、一
列あたりの画素数が五千〜１万画素のＣＣＤリニアイメ
ージセンサも提案されている。画素数が増えると、解像
度が高くなる反面、電荷の転送時間が長くなり、撮像し
たデータの読み出し時間が長くなるという問題がある。2. Description of the Related Art A CC in which a plurality of photoelectric conversion units are linearly arranged.
D linear image sensors are widely used in scanners, digital copiers and the like. The resolution of this type of CCD linear image sensor tends to gradually increase, and a CCD linear image sensor having 5,000 to 10,000 pixels per row has been proposed. As the number of pixels increases, the resolution increases, but on the other hand, there is a problem in that the charge transfer time increases, and the image data read time increases.
【０００３】[0003]
【発明が解決しようとする課題】読み出し時間を短くす
るには、ＣＣＤリニアイメージセンサの駆動周波数を高
くすればよい。ところが、そのためには、ＣＣＤレジス
タ内での電荷の転送速度を速くする必要があり、駆動タ
イミングや駆動波形を変更する他に、高速の信号処理回
路も新たに必要になる。In order to shorten the reading time, the driving frequency of the CCD linear image sensor may be increased. However, for this purpose, it is necessary to increase the transfer speed of charges in the CCD register. In addition to changing the drive timing and drive waveform, a new high-speed signal processing circuit is required.
【０００４】また、ＣＣＤリニアイメージセンサの画素
数が増えると、読み出し時間が長くなるだけでなく、Ｃ
ＣＤリニアイメージセンサから出力されるデータ量も増
えるという問題もある。したがって、蓄積可能なデータ
量に制限がある場合や、高解像の画像が必要とされない
場合は、解像度を低くして撮像するのが望ましい。すな
わち、ＣＣＤリニアイメージセンサで撮像する画像の解
像度を任意に変更できるようにするのが望ましい。When the number of pixels of the CCD linear image sensor increases, not only does the readout time increase, but also the C
There is also a problem that the amount of data output from the CD linear image sensor increases. Therefore, when there is a limit to the amount of data that can be stored or when a high-resolution image is not required, it is desirable to perform imaging with a reduced resolution. That is, it is desirable that the resolution of the image captured by the CCD linear image sensor can be arbitrarily changed.
【０００５】本発明は、このような点に鑑みてなされた
ものであり、その目的は、電極の結線を変更することな
く、簡易な手順で解像度を変更可能な固体撮像装置およ
びその制御方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of such a point, and an object of the present invention is to provide a solid-state imaging device capable of changing the resolution by a simple procedure without changing the connection of the electrodes, and a control method thereof. To provide.
【０００６】[0006]
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、各画素に対応する光電変換
部を複数一列に配置した画素列と、前記各光電変換部で
光電変換された信号電荷を所定の方向に順次転送するＣ
ＣＤレジスタと、を備えた固体撮像装置において、前記
ＣＣＤレジスタは、それぞれ半導体基板上に絶縁膜を介
して形成された電極ユニットを複数有し、複数の前記電
極ユニットに複数相のパルスを順番に印加する第１のモ
ードと、少なくとも一つの電極ユニットを挟んで配置さ
れる複数の電極ユニットに前記複数相のパルスを順番に
印加するとともに、これら複数の電極ユニットに挟まれ
る電極ユニットのそれぞれに前記複数相のパルスよりも
パルス幅の狭いパルスを印加する第２のモードとのいず
れかのモードを任意に選択可能な電極電圧制御手段を備
える。In order to solve the above-mentioned problems, the invention according to claim 1 is directed to a pixel row in which a plurality of photoelectric conversion units corresponding to each pixel are arranged in a row, and a photoelectric conversion unit in each of the photoelectric conversion units. C for sequentially transferring the converted signal charges in a predetermined direction
And a CD register, wherein the CCD register has a plurality of electrode units each formed on a semiconductor substrate via an insulating film, and a plurality of phases of pulses are sequentially applied to the plurality of electrode units. A first mode to be applied, and sequentially applying the multi-phase pulse to a plurality of electrode units arranged with at least one electrode unit interposed therebetween, and applying the pulse to each of the electrode units sandwiched by the plurality of electrode units. There is provided an electrode voltage control means capable of arbitrarily selecting any one of a second mode for applying a pulse having a pulse width narrower than a pulse of a plurality of phases.
【０００７】請求項２の発明は、各画素に対応する光電
変換部を複数一列に配置した画素列と、前記各光電変換
部で光電変換された信号電荷を所定の方向に順次転送す
るＣＣＤレジスタと、を備えた固体撮像装置において、
前記ＣＣＤレジスタは、信号電荷の転送方向に対して電
荷の逆流を防止する電位勾配を対向基板側で生じさせた
状態で駆動される電極ユニットを複数有し、隣接する２
組の前記電極ユニットに対して逆相の二相パルスを交互
に印加する第１のモードと、少なくとも一つの電極ユニ
ットを挟んでその両側の電極ユニットに前記二相パルス
を交互に印加するとともに、これら両側の電極ユニット
で挟まれる電極ユニットのそれぞれに前記二相パルスよ
りもパルス幅の狭いパルスを印加する第２のモードとの
いずれかのモードを任意に選択可能な電極電圧制御手段
を備える。According to a second aspect of the present invention, there is provided a pixel column in which a plurality of photoelectric conversion units corresponding to respective pixels are arranged in a line, and a CCD register for sequentially transferring signal charges photoelectrically converted by the respective photoelectric conversion units in a predetermined direction. And a solid-state imaging device comprising:
The CCD register has a plurality of electrode units which are driven in a state where a potential gradient for preventing a reverse flow of charges in a transfer direction of signal charges is generated on the counter substrate side.
A first mode in which two-phase pulses of opposite phases are alternately applied to the pair of electrode units, and the two-phase pulses are alternately applied to electrode units on both sides of at least one electrode unit, There is provided an electrode voltage control means capable of arbitrarily selecting any one of a second mode in which a pulse having a pulse width smaller than the two-phase pulse is applied to each of the electrode units sandwiched between these two electrode units.
【０００８】請求項１および２の発明では、ＣＣＤレジ
スタ内の電極ユニットに電圧を印加する手法として、第
１および第２のモードを設ける。例えば、通常の解像度
を得たい場合は第１のモードを選択し、解像度を低くし
たい場合は第２のモードを選択する。第２のモードのと
きは、光電変換部からＣＣＤレジスタ内に転送されてき
た信号電荷を複数画素分合成することで、解像度を低く
する。According to the first and second aspects of the present invention, first and second modes are provided as a method of applying a voltage to the electrode unit in the CCD register. For example, to obtain a normal resolution, the first mode is selected, and to lower the resolution, the second mode is selected. In the second mode, the resolution is lowered by combining a plurality of pixels of the signal charges transferred from the photoelectric conversion unit into the CCD register.
【０００９】請求項３の発明では、２画素分の信号電荷
を合成することで、解像度を２分の１にする。According to the third aspect of the present invention, the resolution is reduced to half by synthesizing signal charges for two pixels.
【００１０】請求項４の発明では、４画素分の信号電荷
を合成することで、解像度を４分の１にする。According to a fourth aspect of the present invention, the resolution is reduced to 合成 by synthesizing signal charges for four pixels.
【００１１】請求項５の発明では、２ｎ画素分の信号電
荷を合成することで、解像度を２ｎ分の１にする。According to the fifth aspect of the invention, the resolution is reduced to 1 / 2n by synthesizing signal charges for 2n pixels.
【００１２】請求項６の発明では、画素列を挟んで両側
にＣＣＤレジスタを配置するため、信号電荷の転送速度
を上げることができる。According to the sixth aspect of the present invention, since the CCD registers are arranged on both sides of the pixel row, the transfer speed of signal charges can be increased.
【００１３】請求項７の発明では、リセット用トランジ
スタのオン・オフを制御する制御パルスをＣＣＤレジス
タ内の電極ユニットに印加するため、電極電圧設定手段
の構成を簡略化できる。According to the seventh aspect of the present invention, since the control pulse for controlling the on / off of the reset transistor is applied to the electrode unit in the CCD register, the configuration of the electrode voltage setting means can be simplified.
【００１４】請求項８の発明では、第１のモード時に、
二相パルスを構成する一方のパルスの立ち上がりエッジ
タイミングと、他方のパルスの立ち下がりエッジタイミ
ングとを所定期間ずらすため、電荷が隣接画素を飛び越
えて転送されるような不具合を防止できる。According to the invention of claim 8, in the first mode,
Since the rising edge timing of one of the pulses constituting the two-phase pulse and the falling edge timing of the other pulse are shifted by a predetermined period, it is possible to prevent a problem that charges are transferred across adjacent pixels.
【００１５】請求項９の発明は、各画素に対応する光電
変換部を複数一列に配置した画素列と、前記各光電変換
部で光電変換された信号電荷を所定の方向に順次転送す
るＣＣＤレジスタと、を備えた固体撮像装置の制御方法
において、前記ＣＣＤレジスタには、それぞれ信号電荷
の転送方向に対して電荷の逆流を防止する電位勾配を対
向基板側で生じさせた状態で駆動される電極ユニットが
複数設けられ、隣接する二組の前記電極ユニットに対し
て互いに逆相の二相パルスを交互に印加するか、あるい
は、少なくとも一つの電極ユニットを挟んでその両側の
電極ユニットに前記二相パルスを交互に印加するととも
に、これら両側の電極ユニットで挟まれる電極ユニット
に前記二相パルスよりもパルス幅の狭いパルスを印加す
る。According to a ninth aspect of the present invention, there is provided a pixel column in which a plurality of photoelectric conversion units corresponding to respective pixels are arranged in a line, and a CCD register for sequentially transferring signal charges photoelectrically converted by the respective photoelectric conversion units in a predetermined direction. In the control method for a solid-state imaging device, the CCD register includes electrodes driven in a state where a potential gradient is generated on the counter substrate side to prevent a backflow of charges in a transfer direction of signal charges. A plurality of units are provided, and two phases of opposite phases are alternately applied to two adjacent sets of the electrode units, or the two phases are applied to the electrode units on both sides of at least one electrode unit. Pulses are alternately applied, and a pulse having a pulse width narrower than the two-phase pulse is applied to the electrode units sandwiched between the electrode units on both sides.
【００１６】[0016]
【発明の実施の形態】以下、本発明に係る固体撮像装置
およびその制御方法について、図面を参照しながら具体
的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a solid-state imaging device according to the present invention and a control method thereof will be specifically described with reference to the drawings.
【００１７】（第１の実施形態）図１は本発明に係る固
体撮像装置の第１の実施形態の平面構成を示す図、図２
は図１の固体撮像装置の全体構成を示す図である。(First Embodiment) FIG. 1 is a plan view showing a solid-state imaging device according to a first embodiment of the present invention, and FIG.
FIG. 2 is a diagram illustrating an overall configuration of the solid-state imaging device in FIG. 1.
【００１８】第１の実施形態の固体撮像装置は、図２に
示すように、複数の感光画素１が線状に配置された画素
列２と、その両側に配置されたシフト電極３と、各シフ
ト電極３の外側に配置されたＣＣＤレジスタ４と、ＣＣ
Ｄレジスタ４の出力端子に接続された出力回路５とを備
える。As shown in FIG. 2, the solid-state imaging device according to the first embodiment includes a pixel column 2 in which a plurality of photosensitive pixels 1 are linearly arranged, a shift electrode 3 disposed on both sides thereof, A CCD register 4 disposed outside the shift electrode 3;
An output circuit 5 connected to an output terminal of the D register 4.
【００１９】画素列２で光電変換により発生した信号電
荷は、シフト電極３を介してＣＣＤレジスタ４に転送さ
れた後、図２の矢印の向きに従って、ＣＣＤレジスタ４
内を順次移動する。ＣＣＤレジスタ４の端まで移動した
電荷は、出力回路５に転送されて出力信号に変換され
る。The signal charge generated by the photoelectric conversion in the pixel column 2 is transferred to the CCD register 4 via the shift electrode 3, and then is transferred to the CCD register 4 in the direction of the arrow in FIG.
It moves sequentially within. The charge that has moved to the end of the CCD register 4 is transferred to the output circuit 5 and converted into an output signal.
【００２０】図１は図２の点線部分の詳細構成を示して
いる。図示のように、ＣＣＤレジスタ４は、一列に配置
された複数の転送電極６を備えており、隣接する２つの
転送電極６は一つの電極ペア（以下、電極ユニット６と
呼ぶ）を構成しており、各電極ユニット６には同一の電
圧が印加される。各電極ユニット６に印加される電圧
は、図１に点線で示した電極電圧設定部（電極電圧設定
手段）１０から供給される。電極電圧設定部１０は、図
１に示した各構成要素と同一チップ内に設けてもよい
が、別のチップに設けてもよい。FIG. 1 shows a detailed configuration of a portion indicated by a dotted line in FIG. As shown, the CCD register 4 includes a plurality of transfer electrodes 6 arranged in a line, and two adjacent transfer electrodes 6 constitute one electrode pair (hereinafter, referred to as an electrode unit 6). Therefore, the same voltage is applied to each electrode unit 6. The voltage applied to each electrode unit 6 is supplied from an electrode voltage setting unit (electrode voltage setting means) 10 shown by a dotted line in FIG. The electrode voltage setting unit 10 may be provided in the same chip as the components shown in FIG. 1, or may be provided in another chip.
【００２１】図３は図１のＡ−Ａ線断面図である。図示
のように、電極ユニット６を構成する一方の転送電極６
の直下には絶縁膜を介してＮ-領域１１が形成され、他
方の転送電極６の直下には絶縁膜を介してＮ領域１２が
形成されている。これにより、ペアを構成する転送電極
６下の基板内に電位勾配が形成されて、電荷の逆流が防
止される。FIG. 3 is a sectional view taken along line AA of FIG. As illustrated, one transfer electrode 6 constituting the electrode unit 6
An N- region 11 is formed directly below the transfer electrode 6 via an insulating film, and an N region 12 is formed directly below the other transfer electrode 6 via an insulating film. Thereby, a potential gradient is formed in the substrate below the transfer electrodes 6 forming a pair, and the backflow of charges is prevented.
【００２２】第１の実施形態は、転送電極６の結線を変
更することなく、通常の解像度と、その２分の１の解像
度とを任意に設定変更できるようにしたことを特徴とす
る。The first embodiment is characterized in that the normal resolution and the half resolution can be arbitrarily set and changed without changing the connection of the transfer electrode 6.
【００２３】第１の実施形態では、図１に示すように、
一つの電極ユニット６を挟んでその両側の電極ユニット
６は、共通の電圧線Ｌａに接続されている。また、これ
ら両側の電極ユニット６で挟まれる電極ユニット６は、
電圧線ＬｂまたはＬｃに交互に接続されている。In the first embodiment, as shown in FIG.
The electrode units 6 on both sides of one electrode unit 6 are connected to a common voltage line La. The electrode unit 6 sandwiched between the electrode units 6 on both sides is
They are alternately connected to the voltage lines Lb or Lc.
【００２４】図４は通常の解像度のときに電圧線Ｌａ，
Ｌｂ，Ｌｃに印加される電圧の時間変化を示す図であ
る。図示のように、電圧線Ｌａには電圧φ１が、電圧線
Ｌｂ，Ｌｃには電圧φ２がそれぞれ印加される。すなわ
ち、通常の解像度のときには、隣接する電極ユニット６
には、交互に逆相の電圧を印加される。本実施形態で
は、通常の解像度のときの電極ユニット６への電圧印加
方法を第１のモードと呼ぶ。FIG. 4 shows voltage lines La and La at normal resolution.
FIG. 5 is a diagram illustrating a change over time of a voltage applied to Lb and Lc. As shown, a voltage φ1 is applied to the voltage line La, and a voltage φ2 is applied to the voltage lines Lb and Lc. That is, when the resolution is normal, the adjacent electrode units 6
, Voltages having opposite phases are alternately applied. In the present embodiment, a method of applying a voltage to the electrode unit 6 at a normal resolution is referred to as a first mode.
【００２５】一方、図５（ａ）は解像度が２分の１のと
きに電圧線Ｌａ，Ｌｂ，Ｌｃに印加される電圧φ１〜φ
３の時間変化を示す図である。図示のように、電圧線Ｌ
ａには電圧φ３が、電圧線Ｌｂには電圧φ１が、電圧線
Ｌｃには電圧φ２がそれぞれ印加される。すなわち、解
像度が２分の１のときには、一つの電極ユニット６を挟
んでその両側の電極ユニット６には、パルス幅の狭い逆
相の電圧φ１，φ２が交互に印加され、これら両側の電
極ユニット６で挟まれる電極ユニット６には、パルス幅
の狭い電圧φ３が印加される。本実施形態では、解像度
が２分の１のときの電極ユニット６への電圧印加方法を
第２のモードと呼ぶ。On the other hand, FIG. 5A shows the voltages φ1 to φ1 applied to the voltage lines La, Lb, Lc when the resolution is 1/2.
FIG. 7 is a diagram showing a time change of FIG. As shown, the voltage line L
The voltage φ3 is applied to a, the voltage φ1 is applied to the voltage line Lb, and the voltage φ2 is applied to the voltage line Lc. That is, when the resolution is １, the opposite-phase voltages φ1 and φ2 having a narrow pulse width are alternately applied to the electrode units 6 on both sides of one electrode unit 6, and the electrode units on both sides are alternately applied. A voltage φ3 having a narrow pulse width is applied to the electrode unit 6 sandwiched between the electrodes. In the present embodiment, a method of applying a voltage to the electrode unit 6 when the resolution is 1/2 is referred to as a second mode.
【００２６】図５（ｂ）は電圧線Ｌａ〜Ｌｃに印加され
る電圧と解像度との関係を示す図である。図示のよう
に、第１の実施形態では、電圧線Ｌａ〜Ｌｃに印加する
電圧を切り換えるだけで、解像度を変更することができ
る。FIG. 5B is a diagram showing the relationship between the voltage applied to the voltage lines La to Lc and the resolution. As illustrated, in the first embodiment, the resolution can be changed only by switching the voltage applied to the voltage lines La to Lc.
【００２７】図６は通常の解像度のときの電荷の転送の
様子を示す図である。図中のＴ１〜Ｔ３は、図４の期間
Ｔ１〜Ｔ３に対応している。図４の期間Ｔ１のときに、
画素列２からの信号電荷は電圧ＳＨが供給されるシフト
電極３を介してＣＣＤレジスタ４に転送される。このと
き、電圧φ１は高電圧であるため、シフト電極３からの
信号電荷は電圧φ１が印加される電極ユニット６の直下
（図６（ａ）の丸印位置）に転送される。FIG. 6 is a diagram showing how charges are transferred at a normal resolution. T1 to T3 in the figure correspond to periods T1 to T3 in FIG. At time T1 in FIG.
The signal charge from the pixel column 2 is transferred to the CCD register 4 via the shift electrode 3 to which the voltage SH is supplied. At this time, since the voltage φ1 is a high voltage, the signal charge from the shift electrode 3 is transferred to a position immediately below the electrode unit 6 to which the voltage φ1 is applied (the position indicated by a circle in FIG. 6A).
【００２８】その後、期間Ｔ２になると、電圧φ１が低
電圧に、電圧φ２が高電圧になるため、図６（ｂ）の矢
印に従って、信号電荷は隣の電圧φ２が印加される電極
ユニット６の直下に移動する。Thereafter, in the period T2, the voltage φ1 becomes a low voltage and the voltage φ2 becomes a high voltage. Therefore, the signal charges are transferred to the electrode unit 6 to which the adjacent voltage φ2 is applied according to the arrow in FIG. Move directly below.
【００２９】次に、期間Ｔ３になると、電圧φ１が高電
圧に、電圧φ２が低電圧になるため、図６（ｃ）の矢印
に従って、信号電荷は隣の電圧φ１が印加される電極ユ
ニット６の直下に移動する。Next, in the period T3, the voltage φ1 becomes a high voltage and the voltage φ2 becomes a low voltage. Therefore, according to the arrow in FIG. Move directly below.
【００３０】このように、隣り合う電極ユニット６に交
互に逆位相の電圧を印加することにより、信号電荷を図
２の矢印の向きに順々に転送させることができる。As described above, the signal charges can be sequentially transferred in the direction of the arrow in FIG. 2 by alternately applying the opposite phase voltages to the adjacent electrode units 6.
【００３１】図７は解像度が２分の１のときの電荷の転
送の様子を示す図である。図中のＴ１〜Ｔ７は、図５
（ａ）の期間Ｔ１〜Ｔ７に対応している。期間Ｔ１のと
きに、画素列２からの信号電荷はシフト電極３を介して
ＣＣＤレジスタ４に転送される。このとき、電圧φ３は
高電圧であるため、シフト電極３からの信号電荷は電圧
φ３が印加される電極ユニット６の直下（図７（ａ）の
丸印位置）に転送される。FIG. 7 is a diagram showing how charges are transferred when the resolution is 1/2. T1 to T7 in FIG.
This corresponds to the periods T1 to T7 in (a). In the period T1, the signal charge from the pixel column 2 is transferred to the CCD register 4 via the shift electrode 3. At this time, since the voltage φ3 is a high voltage, the signal charge from the shift electrode 3 is transferred to a position immediately below the electrode unit 6 to which the voltage φ3 is applied (the position indicated by a circle in FIG. 7A).
【００３２】その後、期間Ｔ２になると、電圧φ３が低
電圧になるため、図７（ｂ）の矢印に従って、電圧φ３
が印加される一部の電極ユニット６の直下の信号電荷が
その隣の電圧φ１が印加される電極ユニット６の直下に
移動する。Thereafter, in the period T2, the voltage φ3 becomes a low voltage.
Is moved to a position immediately below the electrode unit 6 to which the voltage φ1 is applied.
【００３３】その後、期間Ｔ３になると、電圧φ１が低
電圧に、電圧φ２が高電圧になるため、図７（ｃ）の矢
印に従って、電圧φ３が印加される電極ユニット６の直
下に残っている信号電荷がその隣の電圧φ２が印加され
る電極ユニット６の直下に移動する。Thereafter, in the period T3, the voltage φ1 becomes a low voltage and the voltage φ2 becomes a high voltage, so that the voltage φ1 remains immediately below the electrode unit 6 to which the voltage φ3 is applied, as indicated by an arrow in FIG. The signal charge moves to a position immediately below the electrode unit 6 to which the adjacent voltage φ2 is applied.
【００３４】その後、期間Ｔ４になると、電圧φ３が高
電圧になるため、図７（ｄ）の矢印に従って、電圧φ１
が印加される電極ユニット６の直下の信号電荷がその隣
の電圧φ３が印加される電極ユニット６の直下に移動す
る。Thereafter, in the period T4, the voltage φ3 becomes a high voltage.
Is moved immediately below the electrode unit 6 to which the voltage φ3 is applied.
【００３５】その後、期間Ｔ５になると、電圧φ３が低
電圧になるため、図７（ｅ）の矢印に従って、電圧φ３
が印加される電極ユニット６の直下の信号電荷がその隣
の電圧φ２が印加される電極ユニット６の直下に移動
し、信号電荷同士が合流する（図７（ｅ）の二重丸）。Thereafter, in the period T5, since the voltage φ3 becomes low, the voltage φ3 is changed according to the arrow in FIG.
Is moved immediately below the electrode unit 6 to which the voltage φ2 is applied next thereto, and the signal charges merge together (double circles in FIG. 7E).
【００３６】その後、期間Ｔ６になると、電圧φ１が高
電圧に、電圧φ２が低電圧になるため、図７（ｆ）に示
すように、電圧φ２が印加される電極ユニット６の直下
の信号電荷の電位が変化する。Thereafter, in a period T6, the voltage φ1 becomes a high voltage and the voltage φ2 becomes a low voltage. As shown in FIG. 7 (f), the signal charge immediately below the electrode unit 6 to which the voltage φ2 is applied, as shown in FIG. Changes.
【００３７】その後、期間Ｔ７になると、電圧φ３が高
電圧になるため、図７（ｇ）の矢印に従って、電圧φ２
が印加される電極ユニット６の直下の信号電荷がその隣
の電圧φ３が印加される電極ユニット６の直下に移動す
る。Thereafter, in the period T7, the voltage φ3 becomes a high voltage.
Is moved immediately below the electrode unit 6 to which the voltage φ3 is applied.
【００３８】以上に説明したように、解像度を２分の１
にする場合には、３種類の電圧パルスφ１〜φ３が必要
になる。このため、図１の電極電圧設定部１０で新たな
電圧を生成している。As described above, the resolution is reduced by half.
, Three types of voltage pulses φ1 to φ3 are required. Therefore, a new voltage is generated by the electrode voltage setting unit 10 in FIG.
【００３９】ここで、出力回路５の出力電圧を初期設定
するために、ＣＣＤレジスタ４の出力端子と出力回路５
との間にリセット用のトランジスタを設ける場合があ
る。リセット用のトランジスタのゲート端子には、周期
的に電圧パルスが印加されるため、この電圧パルスを上
述した電圧φ３として用いてもよい。Here, in order to initialize the output voltage of the output circuit 5, the output terminal of the CCD register 4 and the output circuit 5
In some cases, a reset transistor is provided between them. Since a voltage pulse is periodically applied to the gate terminal of the reset transistor, this voltage pulse may be used as the voltage φ3 described above.
【００４０】図８はリセット用のトランジスタＱ１を有
する固体撮像装置の概略構成を示すブロック図である。
図示のように、ＣＣＤレジスタ４の出力端子と出力回路
５の入力端子との間には、リセット用トランジスタＱ１
とコンデンサＣ１とが接続されている。FIG. 8 is a block diagram showing a schematic configuration of a solid-state imaging device having a reset transistor Q1.
As shown in the figure, a reset transistor Q1 is connected between the output terminal of the CCD register 4 and the input terminal of the output circuit 5.
And the capacitor C1 are connected.
【００４１】ＣＣＤレジスタ４内を転送してきた信号電
荷は、リセット用トランジスタＱ１とコンデンサＣ１と
の間の浮遊拡散層２１に蓄積される。浮遊拡散層２１
は、蓄積電荷に応じた電圧になり、この電圧は出力回路
５に入力される。浮遊拡散層２１の電位は、リセット用
トランジスタＱ１のゲート端子に入力される電圧パルス
φRSにより周期的にリセットされる。この電圧パルスφ
RSを利用すれば、電極電圧設定部１０で新たな電圧φ３
を容易に生成することができる。The signal charges transferred in the CCD register 4 are accumulated in the floating diffusion layer 21 between the resetting transistor Q1 and the capacitor C1. Floating diffusion layer 21
Becomes a voltage corresponding to the accumulated charge, and this voltage is input to the output circuit 5. The potential of the floating diffusion layer 21 is periodically reset by a voltage pulse φRS input to the gate terminal of the reset transistor Q1. This voltage pulse φ
If RS is used, a new voltage φ3
Can be easily generated.
【００４２】このように、第１の実施形態は、一つの電
極ユニット６を挟んでその両側の電極ユニット６に逆位
相の電圧φ１，φ２を交互に印加し、かつ、これら両側
の電極ユニット６で挟まれた電極ユニット６にパルス幅
の狭い電圧φ３を印加するため、駆動タイミングの簡単
な変更で、解像度の切り換えを行うことができる。As described above, in the first embodiment, the voltage units φ1 and φ2 having opposite phases are alternately applied to the electrode units 6 on both sides of one electrode unit 6, and the electrode units 6 on both sides are alternately applied. Since the voltage φ3 having a narrow pulse width is applied to the electrode unit 6 sandwiched between the pixels, the resolution can be switched by a simple change of the drive timing.
【００４３】また、浮遊拡散層２１の電位を初期化する
電圧パルスφRSを電極ユニット６にも供給するようにす
れば、電極電圧設定部１０の構成を簡略化することがで
きる。If the voltage pulse φRS for initializing the potential of the floating diffusion layer 21 is also supplied to the electrode unit 6, the configuration of the electrode voltage setting section 10 can be simplified.
【００４４】第２のモードにおいて、Ｌａ（φ３）に直
流電圧を印加しても同様の効果が得られる。例えばφ２
からφ１電極へ移動する場合、Ｌａ（φ３）の電位をφ
１，φ２の中間になる様電圧印加する（図７（ｆ）の点
線）。但し、この時は各電極下の電位差が小さくなり、
駆動・製造マージンが狭くなる。あるいは、図５におい
て、期間Ｔ１とＴ２の間で、Ｌａ（φ３）の電位をφ１
とφ２の中間電圧に設定し、そのままその電圧を保持し
てもよい。In the second mode, a similar effect can be obtained by applying a DC voltage to La (φ3). For example, φ2
When moving from the electrode to the φ1 electrode, the potential of La (φ3) is changed to φ
A voltage is applied so as to be in the middle between 1, 2 (dotted line in FIG. 7 (f)). However, at this time, the potential difference under each electrode becomes small,
Driving and manufacturing margins are reduced. Alternatively, in FIG. 5, the potential of La (φ3) is changed to φ1 between the periods T1 and T2.
And the intermediate voltage between φ2 and φ2, and the voltage may be held as it is.
【００４５】（第２の実施形態）第２の実施形態は、電
極の結線を変更することなく、解像度を４分の１にする
ものである。(Second Embodiment) In the second embodiment, the resolution is reduced to one fourth without changing the connection of the electrodes.
【００４６】図９は固体撮像装置の第２の実施形態の平
面構成図である。図９の固体撮像装置は、図２と同様
に、画素列２と、シフト電極３と、ＣＣＤレジスタ４
と、出力回路（図示せず）５とを備える。FIG. 9 is a plan view of a second embodiment of the solid-state imaging device. The solid-state imaging device shown in FIG. 9 includes a pixel column 2, a shift electrode 3, and a CCD register 4 as in FIG.
And an output circuit (not shown) 5.
【００４７】図９に示すように、三つの電極ユニット６
ａ，６ｂ，６ｃを挟んでその両側の電極ユニット６ｄ，
６ｅには、それぞれ電圧線Ｌａ，Ｌｅが接続されてい
る。間に挟まれる三つの電極ユニット６ａ，６ｂ，６ｃ
にはそれぞれ、電圧線Ｌｂ，Ｌｃ，Ｌｄが接続されてい
る。As shown in FIG. 9, the three electrode units 6
a, 6b, 6c, the electrode units 6d on both sides thereof,
Voltage lines La and Le are connected to 6e, respectively. Three electrode units 6a, 6b, 6c sandwiched between
Are connected to voltage lines Lb, Lc, Ld, respectively.
【００４８】図１０（ａ）は電圧線Ｌａ〜Ｌｅに印加さ
れる電圧φ１〜φ５の時間変化を示す図、図１０（ｂ）
は電圧線Ｌａ〜Ｌｅに印加される電圧と解像度との関係
を示す図である。FIG. 10A is a diagram showing a time change of voltages φ1 to φ5 applied to the voltage lines La to Le, and FIG.
FIG. 5 is a diagram showing a relationship between a voltage applied to voltage lines La to Le and resolution.
【００４９】図示のように、通常の解像度の場合には、
電圧線Ｌａ，Ｌｃ，Ｌｅには電圧φ１が、電圧線Ｌｂ，
Ｌｄには電圧φ２がそれぞれ印加される。すなわち、通
常の解像度のときには、隣接する電極ユニット６には、
逆相の電圧が交互に印加される。As shown, in the case of a normal resolution,
A voltage φ1 is applied to the voltage lines La, Lc, Le, and a voltage line Lb,
A voltage φ2 is applied to Ld. That is, at a normal resolution, the adjacent electrode units 6
Negative-phase voltages are alternately applied.
【００５０】一方、解像度が２分の１の場合には、電圧
線Ｌａには電圧φ３が、電圧線Ｌｂには電圧φ１が、電
圧線Ｌｃには電圧φ３が、電圧線Ｌｄには電圧φ２が、
電圧線Ｌｅには電圧φ３がそれぞれ印加される。すなわ
ち、解像度が２分の１のときには、一つの電極ユニット
６を挟んでその両側の電極ユニット６には、交互に逆相
の電圧φ１，φ２が印加され、これら両側の電極ユニッ
ト６の間に挟まれる電極ユニット６には、電圧φ３が印
加される。On the other hand, when the resolution is 1/2, the voltage φ3 is applied to the voltage line La, the voltage φ1 is applied to the voltage line Lb, the voltage φ3 is applied to the voltage line Lc, and the voltage φ2 is applied to the voltage line Ld. But,
A voltage φ3 is applied to each of the voltage lines Le. That is, when the resolution is ２, the opposite-phase voltages φ1 and φ2 are alternately applied to the two electrode units 6 with one electrode unit 6 interposed therebetween. A voltage φ3 is applied to the sandwiched electrode unit 6.
【００５１】一方、解像度が４分の１の場合には、電圧
線Ｌａには電圧φ１が、電圧線Ｌｂには電圧φ５が、電
圧線Ｌｃには電圧φ３が、電圧線Ｌｄには電圧φ４が、
電圧線Ｌｅには電圧φ２がそれぞれ印加される。すなわ
ち、解像度が４分の１のときには、三つの電極ユニット
６ａ，６ｂ，６ｃを挟んでその両側の電極ユニット６
ｄ，６ｅには、交互に逆相の電圧φ１，φ２が印加さ
れ、これら両側の電極ユニット６ｄ，６３の間に挟まれ
る電極ユニット６ａ，６ｂ，６ｃにはそれぞれ電圧φ
５，φ３，φ４が印加される。On the other hand, when the resolution is 1/4, voltage φ1 is applied to voltage line La, voltage φ5 is applied to voltage line Lb, voltage φ3 is applied to voltage line Lc, and voltage φ4 is applied to voltage line Ld. But,
A voltage φ2 is applied to each of the voltage lines Le. That is, when the resolution is 1/4, the electrode units 6 on both sides of the three electrode units 6a, 6b and 6c are sandwiched.
d and 6e are alternately applied with opposite phase voltages φ1 and φ2, respectively, and the electrode units 6a, 6b and 6c sandwiched between the electrode units 6d and 63 on both sides respectively have the voltage φ
5, φ3, φ4 are applied.
【００５２】図１１は解像度が４分の１のときの電荷の
転送の様子を示す図である。図１１のＴ１〜Ｔ９は、図
１０（ａ）の期間Ｔ１〜Ｔ９に対応している。図１１の
期間Ｔ１のときに、画素列２からの信号電荷はシフト電
極３を介してＣＣＤレジスタ４に転送される。このと
き、電圧φ４，φ５は高電圧であるため、シフト電極３
からの信号電荷は、電圧φ４，φ５が印加される電極ユ
ニットの直下（図１１（ａ）の丸印位置）に転送され
る。FIG. 11 is a diagram showing how charges are transferred when the resolution is 1/4. T1 to T9 in FIG. 11 correspond to periods T1 to T9 in FIG. In the period T1 in FIG. 11, the signal charges from the pixel column 2 are transferred to the CCD register 4 via the shift electrode 3. At this time, since the voltages φ4 and φ5 are high voltages, the shift electrodes 3
Is transferred to the position immediately below the electrode unit to which the voltages φ4 and φ5 are applied (the position indicated by the circle in FIG. 11A).
【００５３】その後、期間Ｔ２になると、電圧φ４は低
電圧になるため、図１１（ｂ）の矢印に従って、電圧φ
４が印加される電極ユニット６の直下の信号電荷がその
隣の電圧φ３が印加される電極ユニット６の直下に移動
する。Thereafter, in the period T2, since the voltage φ4 becomes low, the voltage φ4 is changed according to the arrow in FIG.
The signal charge immediately below the electrode unit 6 to which the voltage 4 is applied moves to a position immediately below the electrode unit 6 to which the adjacent voltage φ3 is applied.
【００５４】その後、期間Ｔ３になると、電圧φ３，φ
５が順次低電圧になるため、図１１（ｃ）の矢印に従っ
て、電圧φ３，φ５が印加される一部の電極ユニット６
の直下の信号電荷がその隣の電圧φ１が印加される電極
の直下まで移動する。このとき、信号電荷が合流する
（図１１（ｃ）の二重丸）。Thereafter, in the period T3, the voltages φ3 and φ3
Since the voltage of each of the electrode units 6 is gradually reduced to a low voltage, some of the electrode units 6 to which the voltages φ3 and φ5 are applied according to the arrows in FIG.
Is moved to a position immediately below the electrode to which the adjacent voltage φ1 is applied. At this time, the signal charges merge (double circles in FIG. 11C).
【００５５】その後、期間Ｔ４になると、電圧φ１が低
電圧に、電圧φ２が高電圧になるため、図１１（ｄ）の
矢印に従って、電圧φ５が印加される電極ユニット６の
直下に残っている信号電荷がその隣の電圧φ２が印加さ
れる電極ユニット６の直下に移動する。Thereafter, in a period T4, the voltage φ1 becomes a low voltage and the voltage φ2 becomes a high voltage. Therefore, the voltage φ1 remains immediately below the electrode unit 6 to which the voltage φ5 is applied, as indicated by an arrow in FIG. The signal charge moves to a position immediately below the electrode unit 6 to which the adjacent voltage φ2 is applied.
【００５６】また、電圧φ４が高電圧になっているた
め、電圧φ１が印加される電極ユニット６の直下の信号
電荷がその隣の電圧φ４が印加される電極ペア６の直下
に移動する。Since the voltage φ4 is high, the signal charge immediately below the electrode unit 6 to which the voltage φ1 is applied moves to immediately below the electrode pair 6 to which the adjacent voltage φ4 is applied.
【００５７】その後、期間Ｔ５になると、電圧φ３が高
電圧に、電圧φ４が低電圧になるため、図１１（ｅ）の
矢印に従って、電圧φ４が印加される電極ユニット６の
直下の信号電荷がその隣の電圧φ３が印加される電極ユ
ニット６の直下に移動する。Thereafter, in the period T5, the voltage φ3 becomes a high voltage and the voltage φ4 becomes a low voltage. Therefore, the signal charge immediately below the electrode unit 6 to which the voltage φ4 is applied is changed according to the arrow in FIG. It moves directly below the electrode unit 6 to which the next voltage φ3 is applied.
【００５８】その後、期間Ｔ６になると、電圧φ３が低
電圧に、電圧φ５が高電圧になるため、図１１（ｆ）の
矢印に従って、電圧φ３が印加される電極ユニット６の
直下の信号電荷が電圧φ５が印加されるその隣の電極ユ
ニット６の直下に移動する。Thereafter, in the period T6, the voltage φ3 becomes a low voltage and the voltage φ5 becomes a high voltage. Therefore, the signal charge immediately below the electrode unit 6 to which the voltage φ3 is applied is changed according to the arrow in FIG. It moves directly below the next electrode unit 6 to which the voltage φ5 is applied.
【００５９】その後、期間Ｔ７になると、電圧φ５が低
電圧になるため、図１１（ｇ）の矢印に従って、電圧φ
５が印加される電極ユニット６の直下の信号電荷がその
隣の電圧φ２が印加される電極ユニットの直下に移動す
る。このとき、信号電荷が合流する（図１１（ｇ）の三
重丸）。Thereafter, in the period T7, since the voltage φ5 becomes low, the voltage φ5 is changed according to the arrow in FIG.
The signal charge immediately below the electrode unit 6 to which the voltage 5 is applied moves to a position immediately below the electrode unit to which the adjacent voltage φ2 is applied. At this time, the signal charges merge (the triple circle in FIG. 11G).
【００６０】その後、期間Ｔ８になると、電圧φ２が低
電圧になり、電圧φ４が高電圧になっているため、図１
１（ｈ）に示すように、電圧φ２が印加される電極ユニ
ット６の直下の信号電荷がその隣の電極ユニット６の直
下に移動する。Thereafter, in a period T8, the voltage φ2 becomes low and the voltage φ4 becomes high.
As shown in FIG. 1 (h), the signal charges immediately below the electrode unit 6 to which the voltage φ2 is applied move to immediately below the next adjacent electrode unit 6.
【００６１】その後、期間Ｔ９になると、電圧φ３が高
電圧に、電圧φ４が低電圧になるため、図１１（ｉ）の
矢印に従って、電圧φ４が印加される電極ユニット６の
直下の信号電荷はその隣の電圧φ３が印加される電極ユ
ニット６の直下に移動する。Thereafter, in a period T9, the voltage φ3 becomes a high voltage and the voltage φ4 becomes a low voltage. Therefore, the signal charges immediately below the electrode unit 6 to which the voltage φ4 is applied follow the arrow in FIG. It moves directly below the electrode unit 6 to which the next voltage φ3 is applied.
【００６２】このように、第２の実施形態は、解像度を
４分の１にする場合には、三つの電極ユニット６ａ，６
ｂ，６ｃを挟んでその両側の電極ユニット６ｄ，６ｅに
互いに逆位相の電圧を印加し、これら両側の電極ユニッ
ト６ｄ，６ｅの間に挟まれた三つの電極ユニット６ａ，
６ｂ，６ｃにそれぞれ異なる位相の電圧パルスを印加す
るようにしたため、通常の解像度のときと駆動タイミン
グを大きく変更することなく、解像度を４分の１にする
ことができる。すなわち、電圧線Ｌａ〜Ｌｅに印加する
電圧を変更するだけで、解像度を３通りに変更できるた
め、固体撮像装置の構造を簡略化することができる。As described above, according to the second embodiment, when the resolution is reduced to a quarter, the three electrode units 6a and 6
Voltages having opposite phases are applied to the electrode units 6d and 6e on both sides of the electrode units 6b and 6c, and the three electrode units 6a and 6e sandwiched between the electrode units 6d and 6e on both sides thereof are applied.
Since voltage pulses having different phases are applied to 6b and 6c, the resolution can be reduced to one-fourth without greatly changing the drive timing as compared with the normal resolution. That is, the resolution can be changed in three ways only by changing the voltage applied to the voltage lines La to Le, so that the structure of the solid-state imaging device can be simplified.
【００６３】（第３の実施形態）第１および第２の実施
形態では、通常の解像度のときは、複数の電圧線に同一
の電圧パルスを供給している。例えば、図１は、電圧線
Ｌｂ，Ｌｃに同一の電圧パルスφ２を供給する例を示し
ている。(Third Embodiment) In the first and second embodiments, the same voltage pulse is supplied to a plurality of voltage lines during normal resolution. For example, FIG. 1 shows an example in which the same voltage pulse φ2 is supplied to the voltage lines Lb and Lc.
【００６４】ところが、電圧線Ｌａ，Ｌｂ，Ｌｃのそれ
ぞれごとに負荷が異なるため、実際には、各電圧線Ｌ
ａ，Ｌｂ，Ｌｃの電圧変化タイミングは同一にはならな
い場合がある。However, since the load differs for each of the voltage lines La, Lb, and Lc, each voltage line L
The voltage change timings of a, Lb, and Lc may not be the same.
【００６５】図１２は電圧線Ｌｂ，Ｌｃに同一の電圧パ
ルスを供給した場合の各電圧線Ｌａ，Ｌｂ，Ｌｃの電圧
変化タイミングを示す図である。図１２は、時刻Ｔｂの
ときに、電圧線Ｌａ，Ｌｂが同時に変化し、電圧線Ｌｃ
の電圧が時刻Ｔｂよりも遅れて変化する例を示してい
る。FIG. 12 is a diagram showing the voltage change timing of each of the voltage lines La, Lb, Lc when the same voltage pulse is supplied to the voltage lines Lb, Lc. FIG. 12 shows that at time Tb, the voltage lines La and Lb simultaneously change and the voltage line Lc
Shows an example in which the voltage changes after time Tb.
【００６６】また、図１３は図１２の時刻Ｔａ，Ｔｂ，
Ｔｃにおける電荷の転送の様子を示す図である。時刻Ｔ
ｂのときには、電圧線Ｌａはハイレベルに、電圧線Ｌｂ
はローレベルに変化するが、電圧線Ｌｃはまだハイレベ
ルのままである。このため、時刻Ｔａのときに電圧線Ｌ
ｂから電圧φ２が印加される電極ユニット６の直下にい
た電荷は、時刻Ｔｂにおいてその隣の電圧線Ｌａから電
圧φ１が印加される電極ユニット６を通過して、さらに
その隣の電圧線Ｌｃから電圧φ２が印加される電極ユニ
ット６下にまで転送されてしまう。すなわち、１電極ユ
ニット分、余計に転送されて隣接画素位置の電荷と合流
してしまい、所望の解像度が得られなくなる。FIG. 13 shows the timings Ta, Tb,
FIG. 4 is a diagram illustrating a state of charge transfer at Tc. Time T
b, the voltage line La goes high, and the voltage line Lb
Changes to the low level, but the voltage line Lc is still at the high level. Therefore, at time Ta, the voltage line L
The electric charge immediately below the electrode unit 6 to which the voltage φ2 is applied from b passes through the electrode unit 6 to which the voltage φ1 is applied from the adjacent voltage line La at time Tb, and further from the adjacent voltage line Lc. The voltage φ2 is transferred to a position below the electrode unit 6 to which the voltage φ2 is applied. In other words, extra transfer for one electrode unit merges with the charge at the adjacent pixel position, and the desired resolution cannot be obtained.
【００６７】そこで、以下に説明する第３の実施形態
は、通常解像度モード時に、各電圧線に供給される二相
パルスの位相を互いにずらすことにより、電荷の合流が
起きないようにしている。Therefore, in a third embodiment described below, in the normal resolution mode, the phases of the two-phase pulses supplied to the respective voltage lines are shifted from each other so that the merge of electric charges does not occur.
【００６８】図１４は固体撮像装置の第３の実施形態の
タイミング図、図１５は図１４の時刻Ｔａ，Ｔｂ，Ｔｃ
の電荷の転送の様子を示す図である。図１４のタイミン
グ図は、図１のように３つの電圧線Ｌａ，Ｌｂ，Ｌｃを
有する固体撮像装置における通常解像度モード時のタイ
ミング図を示している。FIG. 14 is a timing chart of the third embodiment of the solid-state imaging device, and FIG. 15 is a diagram showing the times Ta, Tb, Tc of FIG.
FIG. 4 is a diagram showing how charges are transferred. The timing chart of FIG. 14 shows a timing chart in the normal resolution mode in the solid-state imaging device having three voltage lines La, Lb, and Lc as shown in FIG.
【００６９】第３の実施形態は、電圧線Ｌａ，Ｌｂ，Ｌ
ｃに供給される二相パルスのうち、一方の電圧パルスの
立ち上がりタイミングと、他方の電圧パルスの立ち下が
りタイミングとを互いにずらす点に特徴がある。より具
体的には、図１４に示すように、電圧φ１がハイレベル
になる時刻Ｔｂから所定時間が経過した後に電圧φ２が
ローレベルになるようにする。In the third embodiment, the voltage lines La, Lb, L
It is characterized in that the rising timing of one voltage pulse and the falling timing of the other voltage pulse among the two-phase pulses supplied to c are shifted from each other. More specifically, as shown in FIG. 14, the voltage φ2 is set to the low level after a lapse of a predetermined time from the time Tb when the voltage φ1 is set to the high level.
【００７０】電圧線Ｌａがハイレベルになった時点（図
１４の時刻Ｔｂ）では、まだ、電圧線Ｌｂ，Ｌｃともハ
イレベルであるため、図１５（ｂ）に示すような電荷状
態になり、その後、時刻Ｔｃになると、電荷は図１５
（ｃ）に示すように１電極ユニット分転送される。この
場合、各電圧線に寄生する負荷の違いに基づき、時刻Ｔ
ｃにおいて、電圧線Ｌｃの電圧が電圧線Ｌｂの電圧より
遅れて変化しても、図１３に示されるように電荷の合流
は発生しない。At the time when the voltage line La goes high (time Tb in FIG. 14), the voltage lines Lb and Lc are still at high level, so that the charge state as shown in FIG. Thereafter, at time Tc, the charge is
As shown in (c), the data is transferred by one electrode unit. In this case, based on the difference in the parasitic load on each voltage line, the time T
In FIG. 13C, even if the voltage of the voltage line Lc changes later than the voltage of the voltage line Lb, the merge of the charges does not occur as shown in FIG.
【００７１】このように、第３の実施形態では、通常解
像度のときに、二相パルスを構成する２種類の電圧パル
スの位相を互いにずらすため、電圧レベルが変化する際
に、電荷が１画素分飛び越して転送されるような不具合
が起きなくなる。As described above, in the third embodiment, when the resolution is normal, the phases of the two types of voltage pulses constituting the two-phase pulse are shifted from each other. The problem that the transfer is skipped by minutes does not occur.
【００７２】なお、図１４では、電圧φ１がハイレベル
に変化するタイミングと電圧φ２がローレベルに変化す
るタイミングとをずらす例を説明したが、電圧φ１がロ
ーレベルに変化するタイミングと電圧φ２がハイレベル
に変化するタイミングとをずらしてもよい。また、前者
と後者を組み合わせもよく、さらに２種類の電圧パルス
の位相の前後関係についても、特に限定されない。FIG. 14 illustrates an example in which the timing when the voltage φ1 changes to the high level is shifted from the timing when the voltage φ2 changes to the low level. However, the timing when the voltage φ1 changes to the low level and the voltage φ2 change. The timing of changing to the high level may be shifted. The former and the latter may be combined, and the order of the phases of the two types of voltage pulses is not particularly limited.
【００７３】（その他の実施形態）第１および第２の実
施形態では、解像度を２分の１、４分の１にする例を説
明したが、本発明は、電極の結線方法を変更することに
より、上述した解像度以外の解像度も得ることができ
る。(Other Embodiments) In the first and second embodiments, an example has been described in which the resolution is reduced to one-half and one-fourth. However, in the present invention, the method of connecting electrodes is changed. Accordingly, a resolution other than the above-described resolution can be obtained.
【００７４】例えば、２ｎ分の１の解像度（ただし、ｎ
は１以上の整数）を得たい場合は、２ｎ−１個の電極ユ
ニット６を挟んでその両側の電極ユニット６に逆位相の
二相電圧を交互に印加し、これら両側の電極ユニット６
の間に挟まれた２ｎ−１個の電極ユニット６に、二相電
圧よりもパルス幅が狭くてそれぞれ異なる位相の電圧パ
ルスを印加すればよい。[0074] For example, 2 n fraction of 1 of resolution (however, n
Is an integer of 1 or more), two-phase voltages having opposite phases are alternately applied to the electrode units 6 on both sides of the electrode units 6 with 2 n −1 electrode units 6 interposed therebetween.
A voltage pulse having a pulse width narrower than that of the two-phase voltage and different phases may be applied to the 2 n −1 electrode units 6 interposed therebetween.
【００７５】上述した実施形態では、画素列が一列のＣ
ＣＤリニアイメージセンサを例にとって説明したが、複
数列の画素列を有するＣＣＤリニアイメージセンサにも
同様に適用可能である。In the above-described embodiment, the pixel row is C
Although a CD linear image sensor has been described as an example, the present invention is similarly applicable to a CCD linear image sensor having a plurality of pixel rows.
【００７６】また、図２では、画素列２で光電変換され
た信号電荷を、画素列２を挟んで両側に振り分ける例を
説明したが、一方向のみに転送してもよい。さらに、二
相パルスで電極を駆動する２相駆動方式以外の、単相、
３相、４相駆動方式などの固体撮像装置に本発明を適用
することもできる。Although FIG. 2 shows an example in which the signal charges photoelectrically converted in the pixel column 2 are distributed to both sides of the pixel column 2, the signal charges may be transferred in only one direction. In addition, other than the two-phase driving method that drives the electrodes with two-phase pulses,
The present invention can also be applied to a solid-state imaging device of a three-phase, four-phase drive system or the like.
【００７７】[0077]
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＣＣＤレジスタ内の電極に印加する電圧を変える
だけで解像度を変更できるため、解像度を変更する際の
制御を簡略化でき、固体撮像装置の構造が複雑になるお
それもなく、また、電極の結線を変更する必要もない。As described above in detail, according to the present invention, the resolution can be changed only by changing the voltage applied to the electrodes in the CCD register, so that the control for changing the resolution can be simplified. There is no risk of the structure of the solid-state imaging device becoming complicated, and there is no need to change the connection of the electrodes.
【００７８】また、リセット用スイッチング素子のオン
・オフを制御する制御パルスをＣＣＤレジスタ内の電極
に印加できるため、電極に印加するための新たな電圧を
容易に生成することが可能になり、電極電圧設定手段の
構成を簡略化できる。Further, since a control pulse for controlling ON / OFF of the reset switching element can be applied to the electrode in the CCD register, a new voltage to be applied to the electrode can be easily generated, and the electrode can be easily generated. The configuration of the voltage setting means can be simplified.
【図１】本発明に係る固体撮像装置の第１の実施形態の
平面構成を示す図。FIG. 1 is a diagram showing a planar configuration of a first embodiment of a solid-state imaging device according to the present invention.
【図２】図１の固体撮像装置の全体構成を示す図。FIG. 2 is a diagram illustrating an overall configuration of the solid-state imaging device in FIG. 1;
【図３】図１のＡ−Ａ線断面図。FIG. 3 is a sectional view taken along line AA of FIG. 1;
【図４】通常の解像度のときに電圧線Ｌａ，Ｌｂ，Ｌｃ
に印加される電圧の時間変化を示す図。FIG. 4 shows voltage lines La, Lb, and Lc at a normal resolution.
FIG. 3 is a diagram showing a change over time of a voltage applied to the power supply.
【図５】（ａ）は解像度が２分の１のときに電圧線Ｌ
ａ，Ｌｂ，Ｌｃに印加される電圧の時間変化を示す図、
（ｂ）は電圧線Ｌａ〜Ｌｃに印加される電圧と解像度と
の関係を示す図。FIG. 5A shows a voltage line L when the resolution is 1/2.
FIG. 5 is a diagram showing a time change of a voltage applied to a, Lb, and Lc;
(B) is a diagram showing a relationship between the voltage applied to the voltage lines La to Lc and the resolution.
【図６】通常の解像度のときの電荷の転送の様子を示す
図。FIG. 6 is a diagram showing a state of charge transfer at a normal resolution.
【図７】解像度が２分の１のときの電荷の転送の様子を
示す図。FIG. 7 is a diagram showing a state of charge transfer when the resolution is 1/2.
【図８】リセット用のトランジスタを有する固体撮像装
置の概略構成を示すブロック図。FIG. 8 is a block diagram illustrating a schematic configuration of a solid-state imaging device having a reset transistor.
【図９】固体撮像装置の第２の実施形態の平面構成図。FIG. 9 is a plan view of a solid-state imaging device according to a second embodiment.
【図１０】（ａ）は電圧線Ｌａ〜Ｌｅに印加される電圧
φ１〜φ５の時間変化を示す図、（ｂ）は電圧線Ｌａ〜
Ｌｅに印加される電圧と解像度との関係を示す図。10A is a diagram showing a time change of voltages φ1 to φ5 applied to voltage lines La to Le, and FIG. 10B is a diagram showing voltage lines La to
The figure which shows the relationship between the voltage applied to Le and resolution.
【図１１】解像度が４分の１のときの電荷の転送の様子
を示す図。FIG. 11 is a diagram showing a state of charge transfer when the resolution is ４.
【図１２】電圧線Ｌｂ，Ｌｃに同一の電圧パルスを供給
した場合の各電圧線Ｌａ，Ｌｂ，Ｌｃの電圧変化タイミ
ングを示す図。FIG. 12 is a diagram showing voltage change timings of the voltage lines La, Lb, and Lc when the same voltage pulse is supplied to the voltage lines Lb and Lc.
【図１３】図１２の時刻Ｔａ，Ｔｂ，Ｔｃにおける電荷
の転送の様子を示す図。FIG. 13 is a diagram showing a state of charge transfer at times Ta, Tb, and Tc in FIG. 12;
【図１４】固体撮像装置の第３の実施形態のタイミング
図。FIG. 14 is a timing chart of a third embodiment of the solid-state imaging device.
【図１５】図１４の時刻Ｔａ，Ｔｂ，Ｔｃの電荷の転送
の様子を示す図。FIG. 15 is a diagram showing a state of charge transfer at times Ta, Tb, and Tc in FIG. 14;
１ 感光画素（光電変換部） ２ 画素列 ３ シフト電極 ４ ＣＣＤレジスタ ５ 出力回路 ６ 転送電極 １０ 電極電圧設定部 DESCRIPTION OF SYMBOLS 1 Photosensitive pixel (photoelectric conversion part) 2 Pixel row 3 Shift electrode 4 CCD register 5 Output circuit 6 Transfer electrode 10 Electrode voltage setting part
Claims (9)
配置した画素列と、 前記各光電変換部で光電変換された信号電荷を所定の方
向に順次転送するＣＣＤレジスタと、を備えた固体撮像
装置において、 前記ＣＣＤレジスタは、それぞれ半導体基板上に絶縁膜
を介して形成された電極ユニットを複数有し、 複数の前記電極ユニットに複数相のパルスを順番に印加
する第１のモードと、少なくとも一つの電極ユニットを
挟んで配置される複数の電極ユニットに前記複数相のパ
ルスを順番に印加するとともに、これら複数の電極ユニ
ットに挟まれる電極ユニットのそれぞれに前記複数相の
パルスよりもパルス幅の狭いパルスまたは、直流電圧を
印加する第２のモードとのいずれかのモードを任意に選
択可能な電極電圧制御手段を備えることを特徴とする固
体撮像装置。1. A pixel column comprising a plurality of photoelectric conversion units corresponding to respective pixels arranged in a line, and a CCD register for sequentially transferring signal charges photoelectrically converted by the respective photoelectric conversion units in a predetermined direction. In the solid-state imaging device, the CCD register has a plurality of electrode units each formed on a semiconductor substrate via an insulating film, and a first mode in which a plurality of phase pulses are sequentially applied to the plurality of electrode units. Applying the pulses of the plurality of phases sequentially to a plurality of electrode units arranged so as to sandwich at least one electrode unit, and applying a pulse more than the pulse of the plurality of phases to each of the electrode units sandwiched between the plurality of electrode units. Electrode voltage control means capable of arbitrarily selecting either a narrow pulse or a second mode for applying a DC voltage is provided. A solid-state imaging device according to.
配置した画素列と、 前記各光電変換部で光電変換された信号電荷を所定の方
向に順次転送するＣＣＤレジスタと、を備えた固体撮像
装置において、 前記ＣＣＤレジスタは、それぞれ信号電荷の転送方向に
対して電荷の逆流を防止する電位勾配を対向基板側で生
じさせた状態で駆動される電極ユニットを複数有し、 隣接する２組の前記電極ユニットに対して逆相の二相パ
ルスを交互に印加する第１のモードと、少なくとも一つ
の電極ユニットを挟んでその両側の電極ユニットに前記
二相パルスを交互に印加するとともに、これら両側の電
極ユニットで挟まれる電極ユニットのそれぞれに前記二
相パルスよりもパルス幅の狭いパルスまたは、直流電圧
を印加する第２のモードとのいずれかのモードを任意に
選択可能な電極電圧制御手段を備えることを特徴とする
固体撮像装置。2. A pixel row in which a plurality of photoelectric conversion units corresponding to each pixel are arranged in a row, and a CCD register for sequentially transferring signal charges photoelectrically converted by each of the photoelectric conversion units in a predetermined direction. In the solid-state imaging device, the CCD register includes a plurality of electrode units each driven in a state in which a potential gradient that prevents backflow of charges in a transfer direction of signal charges is generated on the counter substrate side. A first mode in which two-phase pulses of opposite phases are alternately applied to the pair of electrode units, and the two-phase pulses are alternately applied to electrode units on both sides of at least one electrode unit, Either a pulse having a pulse width narrower than the two-phase pulse or a second mode in which a DC voltage is applied to each of the electrode units sandwiched between these two electrode units. A solid-state imaging device characterized by comprising a freely selectable electrode voltage control means modes.
ドのときには、一個の電極ユニットを挟んでその両側の
電極ユニットに前記二相パルスを交互に印加することを
特徴とする請求項２に記載の固体撮像装置。3. The electrode voltage control means, in the second mode, alternately applies the two-phase pulse to the electrode units on both sides of one electrode unit. 3. The solid-state imaging device according to item 1.
ドのときには、三個の電極ユニットを挟んでその両側の
電極ユニットに前記二相パルスを交互に印加し、前記三
個の電極ユニットには前記二相パルスよりもパルス幅が
狭くてそれぞれ異なるタイミングのパルスを印加するこ
とを特徴とする請求項２に記載の固体撮像装置。4. In the second mode, the electrode voltage control means alternately applies the two-phase pulse to the electrode units on both sides of the three electrode units, and applies the two-phase pulse to the three electrode units. The solid-state imaging device according to claim 2, wherein a pulse having a pulse width narrower than that of the two-phase pulse and having different timings is applied to the first and second pulses.
ｎ（ただし、ｎは１以上の整数）にする場合には、２ｎ
−１個の電極ユニットを挟んでその両側の電極ユニット
に前記二相パルスを交互に印加し、前記両側の電極ユニ
ットで挟まれる前記２ｎ−１個の電極ユニットには前記
二相パルスよりもパルス幅が狭くてそれぞれ異なるタイ
ミングのパルスを印加することを特徴とする請求項２に
記載の固体撮像装置。5. The electrode voltage control means according to claim 1, wherein said resolution is １ ／.
n (where n is an integer of 1 or more), 2 n
The two-phase pulse is alternately applied to the electrode units on both sides of the -1 electrode unit, and the 2 n -1 electrode units sandwiched between the electrode units on the both sides are more than the two-phase pulses. 3. The solid-state imaging device according to claim 2, wherein pulses having narrow pulse widths and different timings are applied.
で両側に配置され前記各光電変換部で光電変換された信
号電荷を略等量ずつ転送する第１および第２の電荷転送
部を有し、 前記電極電圧制御手段は、前記第１および第２の電荷転
送部のそれぞれが有する複数個の電極ユニットに対し
て、前記第１または第２のモードで電圧を印加すること
を特徴とする請求項２〜５のいずれかに記載の固体撮像
装置。6. The CCD register includes first and second charge transfer units disposed on both sides of the pixel row and transferring signal charges photoelectrically converted by the respective photoelectric conversion units in substantially equal amounts. The electrode voltage control means applies a voltage in the first or second mode to a plurality of electrode units included in each of the first and second charge transfer units. The solid-state imaging device according to claim 2.
荷が順次出力され、その電荷量に応じて電位が変化する
浮遊領域と、 前記浮遊領域を所定電位に設定するリセット用スイッチ
ング素子と、を備え、 前記第２のモードのときには、前記リセット用スイッチ
ング素子のオン・オフを制御する制御パルスが前記パル
ス幅の狭いパルスとして用いられることを特徴とする請
求項２〜６のいずれかに記載の固体撮像装置。7. A floating region in which signal charges transferred from the CCD register are sequentially output and a potential changes according to the amount of the charges, and a reset switching element for setting the floating region to a predetermined potential. 7. The solid according to claim 2, wherein in the second mode, a control pulse for controlling on / off of the reset switching element is used as a pulse having a narrow pulse width. Imaging device.
ドを選択したときに、前記二相パルスを構成する一方の
パルスの立ち上がりエッジタイミングと、他方のパルス
の立ち下がりエッジタイミングとを実質的にずらすこと
を特徴とする請求項２〜７のいずれかに記載の固体撮像
装置。8. When the first mode is selected, the electrode voltage control means substantially determines a rising edge timing of one of the pulses constituting the two-phase pulse and a falling edge timing of the other of the two-phase pulses. The solid-state imaging device according to claim 2, wherein the solid-state imaging device is staggered.
配置した画素列と、 前記各光電変換部で光電変換された信号電荷を所定の方
向に順次転送するＣＣＤレジスタと、を備えた固体撮像
装置の制御方法において、 前記ＣＣＤレジスタには、それぞれ信号電荷の転送方向
に対して電荷の逆流を防止する電位勾配を対向基板側で
生じさせた状態で駆動される電極ユニットが複数設けら
れ、 隣接する二組の前記電極ユニットに対して互いに逆相の
二相パルスを交互に印加するか、あるいは、少なくとも
一つの電極ユニットを挟んでその両側の電極ユニットに
前記二相パルスを交互に印加するとともに、これら両側
の電極ユニットで挟まれる電極ユニットに前記二相パル
スよりもパルス幅の狭いパルスまたは、直流電圧を印加
することを特徴とする固体撮像装置の制御方法。9. A pixel row in which a plurality of photoelectric conversion units corresponding to respective pixels are arranged in a row, and a CCD register for sequentially transferring signal charges photoelectrically converted by the respective photoelectric conversion units in a predetermined direction. In the method for controlling a solid-state imaging device, the CCD register is provided with a plurality of electrode units each driven in a state in which a potential gradient that prevents backflow of charges in a signal charge transfer direction is generated on a counter substrate side. A two-phase pulse of opposite phase is alternately applied to two adjacent sets of the electrode units, or the two-phase pulses are alternately applied to electrode units on both sides of at least one electrode unit. And applying a pulse having a pulse width narrower than the two-phase pulse or a DC voltage to the electrode units sandwiched between the electrode units on both sides. Control method of a solid-state image pickup device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17328999A JP4276334B2 (en) | 1999-06-18 | 1999-06-18 | Solid-state imaging device and control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17328999A JP4276334B2 (en) | 1999-06-18 | 1999-06-18 | Solid-state imaging device and control method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007312A true JP2001007312A (en) | 2001-01-12 |
| JP4276334B2 JP4276334B2 (en) | 2009-06-10 |
Family
ID=15957695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17328999A Expired - Lifetime JP4276334B2 (en) | 1999-06-18 | 1999-06-18 | Solid-state imaging device and control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4276334B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118434A (en) * | 2006-11-06 | 2008-05-22 | Fujifilm Corp | Solid-state imaging element, and imaging apparatus |
| US7872674B2 (en) | 2006-03-16 | 2011-01-18 | Renesas Electronics Corporation | Solid-state imaging device and method of operating solid-state imaging device |
| JP2012023754A (en) * | 2004-04-28 | 2012-02-02 | Eastman Kodak Co | Image sensor for still or video photography |
-
1999
- 1999-06-18 JP JP17328999A patent/JP4276334B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023754A (en) * | 2004-04-28 | 2012-02-02 | Eastman Kodak Co | Image sensor for still or video photography |
| US7872674B2 (en) | 2006-03-16 | 2011-01-18 | Renesas Electronics Corporation | Solid-state imaging device and method of operating solid-state imaging device |
| JP2008118434A (en) * | 2006-11-06 | 2008-05-22 | Fujifilm Corp | Solid-state imaging element, and imaging apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4276334B2 (en) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070045669A1 (en) | Image sensor | |
| US8803058B2 (en) | Multiple clocking modes for a CCD imager | |
| US8735794B2 (en) | Multiple clocking modes for a CCD imager | |
| JP4276334B2 (en) | Solid-state imaging device and control method thereof | |
| JPS63142670A (en) | Charge coupler | |
| US8723098B2 (en) | Charge coupled image sensor and method of operating with transferring operation of charge packets from plural photodetectors to vertical CCD shift registers (as amended) | |
| US8830372B2 (en) | CCD image sensor having multiple clocking modes | |
| US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
| JP3397151B2 (en) | Driving method of solid-state imaging device | |
| JP4178638B2 (en) | Solid-state imaging device and driving method thereof | |
| JP2732231B2 (en) | Bidirectional charge-coupled device | |
| JP3036250B2 (en) | CCD element | |
| JP2864626B2 (en) | Solid-state imaging device | |
| JP2993492B2 (en) | Driving method and driving device for solid-state imaging device | |
| JP3000958B2 (en) | Driving method of solid-state imaging device | |
| JPH05268410A (en) | Linear sensor | |
| JPH08125158A (en) | Solid state image sensor | |
| JP2002314883A (en) | Solid state imaging device | |
| JP3158324B2 (en) | Driving method of solid-state imaging device | |
| JP2833853B2 (en) | Solid-state imaging device | |
| JP2001244451A (en) | Solid-state image pick-up device | |
| JPH06105067A (en) | Image reader | |
| JP2000156489A (en) | Ccd solid state image sensor | |
| JPH06252376A (en) | Wiring structure of solid-state image pickup element | |
| JP2000050170A (en) | Solid-state image pickup device and its driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |