JP2000516392A - 放射検出器および撮像素子のための半導体基板上の接点形成 - Google Patents

Abstract

(57)【要約】 半導体基板（１）上において放射検出器セルを形成するための位置に金属接点（３１）を形成するのに適した方法が、この基板の表面上に材料（１１、１２）の１以上の層を、接点位置における基板表面までの開口（２３）とともに形成するステップと；材料の層および開口の上に金属（２４）の層を形成するステップと；材料の層を覆っている（２８）における金属を除去して個々の接点を分離するステップと；を包含している。随意に、基板表面の個々の接点の間に残ることになるパッシベーション層（１１）を、この方法の間に加えてもよい。本発明による方法は、不要な金（または他の接点材料）を除去するために使用される腐食液が基板（例えばＣｄＺｎＴｅ）の表面と接触してその基板の抵抗特性を劣化させることを防止する。この方法の効果およびその使用法についても記述される。

Description

【発明の詳細な説明】 放射検出器および撮像素子の ための半導体基板上の接点形成 本発明は、放射(radiation)検出器および放射線撮像素子の製造法と、これら の方法で製造される放射検出器および撮像素子と、そのような撮像素子の使用法 とに関する。 撮像素子のための放射検出器を製造する一般的な方法は、アルミニウムなどの 金属の層を平面状の半導体基板の両方の主表面に付着させることと、この半導体 材料を被覆するためホトレジスト材料の層を付着させることと、適切なマスクパ ターンを用いて平面状基板表面のホトレジスト材料を露光することと、除去すべ き金属のパターンを露出させるようにホトレジスト材料を取り除くことと、除去 すべき金属を腐食させて取り除くことと、残存するホトレジスト材料を除去して 基板の一方の面に接点のパターンを残すとともに基板の他方の面にメタライズ層 を残すこととを具備している。基板の第１の表面上の接点は放射検出器セルの配 列を形成する。 光波長および荷電放射（ベータ線）のため、基板の半導体材料としては一般に ケイ素が使用されている。上述の種類の方法をこの材料とともに用いることによ り良好な効果が得られている。 近年、Ｘ線、ガンマ線および、より低い程度でベータ線による放射線撮像で使 用するための、より適切な半導 体材料としてテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）が多く提案されるように なっている。ＣｄＺｎＴｅはＸ線およびガンマ線の吸収性が良く、２ｍｍ厚の検 出器で100ＫｅＶのＸ線およびガンマ線に関して90％を超える効率が得られる。 これらの検出器の漏れないし暗電流は制御可能であり、100ボルトのバイアスで1 0ｎＡ／ｃｍ²以下のオーダーの値が達成可能である。 現在、世界中で少数の会社がこれらの検出器をさまざまな大きさおよび厚さで 商業的に生産している。通常は平面状検出器の片面または両面が金（Ａｕ）や白 金（Ｐｔ）などの連続した金属層と接触させられている。上述のように、このよ うな検出器基板は、一方の面に接点（例えば画素パッド）のパターンを有すると ともに反対側の面が均一にメタライズされたままの検出器を作製するように加工 する必要があり、その検出器が位置感応性をもつよう、すなわち放射線が検出器 に当射している位置を示す検出器出力を検出器が生成できるようになっている。 検出器セルにおけるＸ線またはガンマ線の入射および吸収の結果生じる位置従 属的な電気信号を処理可能なように、読出しチップは（例えば、インジウムまた は導電性重合体材料の球を用いたバンプ接着、片方向に導電性の材料を用いた接 着、または他の導電性接着層技法により）、ＣｄＺｎＴｅ検出器のパターン形成 された側に「フリップチップ」接続することができる。この読出し チップは超高速の積分および処理時間（通常、数マイクロ秒ないし多くて数ミリ 秒）をもったパルス計数型とすることが可能である。別の例では、読出しチップ は、個々の検出器セルに関して電荷蓄積を行なう、本出願人による国際特許出願 ＰＣＴ ＥＰ95／02056に記述されている種類の１つであってもよい。ＰＣＴ ＥＰ95／02056に記述されている撮像素子によれば、積分時間を数ミリ秒、また は数十ないし数百ミリ秒とすることができる。信号の積分または待機／読出し期 間が増大すると、隣接する接点（画素パッド）からの信号が漏出してコントラス ト解像度を悪化させないようにするためＣｄＺｎＴｅ表面の金または白金の接点 を電気的に十分に分離することがより重要になる。 検出器表面に接点を形成する従来の方法では、特に半導体材料としてＣｄＺｎ Ｔｅを使用する場合、本明細書に引用により組込まれた国際特許出願ＰＣＴ Ｅ Ｐ95／02056に記述されているような撮像素子から得られる利点の最適な利用の ため望まれるほどの接点の十分な電気的分離が得られないことが判明している。 本発明のある側面によれば、半導体基板上において放射検出器セルを形成する ための離間した位置に金属接点の構成を有する放射検出器を製造する方法が得ら れ、この方法は： ａ） この基板の表面上に材料の一つ以上の層を、接点位置において、開口をも つ基板表面までの開口とともに 形成するステップと； ｂ） 材料の層および開口の上に金属の層を形成するステップと； ｃ） 材料の層を覆っている金属を除去して個々の接点を分離するステップと； を包含している。 本発明者は、ＣｄＺｎＴｅ半導体基板の表面抵抗率が、この基板が金および／ または白金を除去するのに適した金属腐食液にさらされると低下することを発見 した。この結果、そのような接点を形成する従来の方法により得られる個々の接 点の電気的分離は、その材料の処理前の特性から期待されるほど良好なものでは なくなる。本発明による方法を用いることにより、接点の間の半導体基板の表面 を金属腐食液から隔離して、金属腐食液が半導体表面と接触した場合に生ずる損 害を防止することができる。 本発明によるある方法では、ステップ（ａ）は： ａ（i）基板表面上にホトレジスト材料の層を形成することと； ａ（ii）ホトレジスト材料を選択的に露光させるとともに接点の位置に対応する 領域からホトレジスト材料を除去して基板表面を露出させることと； を含んでいる。 本発明による別の方法では、ステップ（ａ）は： ａ（i）基板表面上にパッシベーション材料の層を形成す ることと； ａ（ii）パッシベーション層の上にホトレジスト材料の層を形成することと； ａ（iii）ホトレジスト材料を選択的に露光させるとともに接点の位置に対応す る領域からホトレジスト材料を除去してパッシベーション材料層を露出させるこ とと； ａ（iv）接点の位置に対応するステップａ（iii）で露出された領域からパッシ ベーション材料を除去して基板表面を露出させることと；を含んでいる。 パッシベーション材料の絶縁層を使用するということは、検出器の製造後、パ ッシベーション材料が接点の間に残留して半導体表面を使用時の環境による損傷 から保護するとともに接点の電気的分離をさらに増強することを意味する。 半導体基板の他方の主表面および側面（縁部）を保護するため、ステップａ（ iv）の前に、すべての露出面にホトレジスト材料を付加的に加えることができる 。 本発明によるある好適な方法では、ステップ（ｃ）は： ｃ（i）少なくとも金属層の上にホトレジスト材料のさらに別の層を形成するこ とと； ｃ（ii） 前記さらに別の層のホトレジスト材料を選択的に露光させるとともに おおむね開口に対応する領域から前記さらに別の層のホトレジスト材料を除去す ることと； ｃ（iii） 前記さらに別の層のホトレジスト材料で覆われていない金属を除去 することと；を含んでいる。 さらに別のステップは、ステップｃ（iii）の後に： ｃ（iv） 残留しているホトレジスト材料を除去することを包含することができ る。 本発明によるある好適な方法では、おおむね開口に対応する前記領域が対応す る開口よりも大きく、その結果、前記さらに別の層のホトレジスト材料で覆われ ていない金属のステップｃ（iii）における除去の後、接点は開口を覆うととも に開口を越えて上方および側方に延在することになる。このようにしてホトレジ スト材料の周囲への金属腐食液の進入、それにより金属腐食液が半導体表面に到 達すること、が防止可能となる。 本発明はテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）で形成された基板とともに 特に使用されるが、しかしそれに限定されるものではない。本発明の方法が他の 基板材料とともに利用可能であることは了解されよう。 好ましくは、接点を形成するための金属層はスパッタリング、蒸着または電解 析出などの方法、好ましくはスパッタリングにより加えられる。 接点を形成するための金属層は好ましくは、金（Ａｕ）を具備するが、他の金 属、例えば白金（Ｐｔ）またはインジウム（Ｉｎ）も使用可能である。 好ましくは、前記パッシベーション層は窒化アルミニウム（ＡＩＮ）で形成さ れている。 ステップ（ｃ）は、フォトレジストのリフトオフ技法により不要な金属を除去 することを具備できるが、より一般的にはステップ（ｃ）は、適切な金属腐食液 により不要な金属を除去することを具備している。 各金属接点は、検出器の用途に応じて、画素セルの配列におけるそれぞれの画 素セルか、または相互に平行に配置された複数のストリップの１つを形成するこ とが可能である。 本発明による方法では、金属接点の幅を10μｍのオーダーとし間隔を５μｍの オーダーとすることができる。 本発明はまた、その第１の表面にそれぞれの放射検出器セルのための複数の金 属接点を備え、第１の表面の反対側の基板表面にメタライズ層を備えるとともに 、それらの金属接点が上述のような方法で第１の表面に形成されているところの 半導体基板を具備する放射検出器の製造方法を供給するものである。メタライズ 層は、上述の方法のステップ（ａ）の前に基板の反対側表面に形成することがで きる。 本発明はさらに： 上で定義されたような放射検出器を製造することと； それぞれの検出器セルに関する個々の接点を読出しチップ上の対応する回路に 、例えばフリップチップ技法により個々に接続することと；を具備する放射線撮 像素子の製造方法を供給する。 本発明の他の側面によれば、基板の第１の表面にそれ ぞれの放射検出器セルのための複数の金属接点を備え、その第１の表面と反対側 の表面にメタライズ層を備えた半導体基板を具備する放射検出器で、それらの金 属接点の全体としての幅が基板近傍の接点の幅よりも大きいことを特徴とする放 射検出器が供給される。 本発明によるある好適な実施例では、半導体基板はテルル化亜鉛カドミウム（ ＣｄＺｎＴｅ）製であるが、他の半導体基板材料、例えばテルル化カドミウム（ ＣｄＴｅ）も使用可能である。また好ましくは、パッシベーション材料は個々の 接点の間に供給される。窒化アルミニウムは低温での付着が可能であり、ＣｄＺ ｎＴｅは温度感応的なので、ＣｄＺｎＴｅのためのパッシベーション材料として は窒化アルミニウムが特に有効であることが判明している。 本発明はまた、その第１の表面にそれぞれの放射検出器セルのための複数の金 属接点を備え、金属接点の間の表面にパッシベーション材料の層を備えるととも に、パッシベーション材料が窒化アルミニウムを具備しているところの半導体基 板を具備する放射検出器を供給する。 金属接点は、検出器の使用分野に応じ、画素セルの配列、または相互に平行に 配置された複数のストリップを形成することが可能である。 検出器基板上に形成された画素接点は、好ましくは実質的に円形であって、複 数の列状に配置されており、より好ましくは、好ましくは隣接する列からずらさ れた互 い違いの列の状態で配置されている。 これらの金属接点（複数）の幅は10μｍのオーダーであり、間隔は５μｍのオ ーダーである。 本発明による検出器では、金属接点の間の抵抗率は１ＧΩ／スクエアを超え、 好ましくは10ＧΩ／スクエアを超え、より好ましくは100ＧΩ／スクエアを超え 、さらに好ましくは1000ＧΩ／スクエア（１ＴΩ／スクエア）を超えるべきであ る。 本発明はまた、上で定義されたような放射検出器と、連続した放射線ヒットか らの電荷を蓄積するための回路を有する読出しチップとを具備し、それぞれの検 出器セルのための個々の接点が、電荷を蓄積するためのそれぞれの回路にフリッ プチップ技法により接続されているところの放射線撮像素子を供給する。 本発明による放射線撮像素子は特にＸ線、ガンマ線およびベータ線による撮像 に適用される。 このように、本発明の実施例は、例えば、一方の面が金で均一にメタライズさ れ他方の面に金の構造物のパターンが、それらの金の構造の間のＣｄＺｎＴｅ基 板の表面特性に悪影響を及ぼさないようなやり方が施されているＣｄＺｎＴｅ基 板を有する検出器の製造方法を供給することができる。これにより、ＣｄＺｎＴ ｅ検出器の一方の面に金の構造物を形成する方法の供給が可能であり、この方法 によりＧΩ／スクエアないし数十ないし数百ＧΩ／スクエアのオーダーの構造物 間の抵抗率が達成され る。 接点の間に電気的絶縁パッシベーション層を用いることにより、金属接点の間 の領域をさらに保護し、それにより検出器に常に安定した性能をもたらすととも に、表面漏れ電流を増大させ接点間抵抗率を低下させる酸化などの効果を回避す ることができる。窒化アルミニウム（ＡＩＮ）のパッシベーション層は、金接点 の間に加えられると表面を保護するとともに金接点の電気的分離を強めるのに特 に有効であることが判明している。窒化アルミニウムのパッシベーション層は、 通常100℃未満の相対的に低い温度で設置可能である。これに対し、シリコン（ Ｓｉ）半導体の不活性化剤として一般に使用されている酸化ケイ素（ＳｉＯ₂） は、200℃を超える温度を必要とする。それらの温度にさらされた後、ＣｄＺｎ Ｔｅは使用不能になる。 以下、例示のみのため添付する付属図面を参照しつつ、本発明の実施例を記述 する；その付属図面において： 図１は、半導体基板上に金属接点を形成する第１の方法の例である； 図２は、接点の間のパッシベーション層とともに半導体基板上に金属接点を形 成する方法の例である； 図３は、接点の間のパッシベーション層とともに半導体基板上に金属接点を形 成する方法の別の例である； 図４は、検出器基板上のある接点構成の図式的な平面図である； 図５は、検出器基板上の別の接点構成の図式的な平面図である； 図６は、検出器基板上のさらに別の接点構成の図式的な平面図である。 図１は、半導体基板上の放射検出器セルを形成するための位置に金属接点を形 成する、本発明による方法の一例を示している。この例では半導体基板がテルル 化亜鉛カドミウム（ＣｄＺｎＴｅ）製であると想定しているが、他の半導体材料 、例えばテルル化カドミウム（ＣｄＴｅ）を使用することも可能であることは了 解されよう。また、メタライズ層および金接点に使用される金属は金であると想 定されているが、他の金属、合金または他の導電性材料、例えば白金またはイン ジウムも使用可能であることは了解されよう。 図１はＣｄＺｎＴｅ基板上の金接点形成のさまざまな段階における検出器基板 の側方から見た模式的な断面図である。 ステップＡ： ＣｄＺｎＴｅ検出器基板１の一方の面（図１では下面）を金２で 均一にメタライズする。 ステップＢ： ホトレジスト材料（フォトレジスト）３をＣｄＺｎＴｅ基板の裸 面（図１では上面）に拡げる。フォトレジストは、その上にパターンを形成する ためのある光波長に感応的な、フォトリソグラフィに使用される普通の材料（複 数）のどれかである。 ステップＣ： 所望のパターンに従ってフォトレジスト を除去するため、適切なマスクまたは他の従来の技法を用いて、フォトレジスト に開口４が作られる。 ステップＤ： 検出器の側面５にもフォトレジストを塗布し、これらを以降のス テップから保護する。 ステップＥ： 金６を検出器上面のフォトレジストおよび開口の上に均一にスパ ッタ、蒸着または電気分解により付着させ、その結果、金の層６がフォトレジス トを被覆するとともにフォトレジストの開口部においてＣｄＺｎＴｅ表面と接触 する。上方の金表面と均一にメタライズされた面２とは検出器側面（縁部）のフ ォトレジスト５により電気的に隔離される。 ステップＦ： フォトレジストの第２の層７が金の層６の上および均一にメタラ イズされた面２の上に設けられる。 ステップＧ： 除去が必要な金の領域、すなわちＣｄＺｎＴｅ表面と接触してい ない金の領域８、に対応して、フォトレジストの第２の層７に開口８を作製する 。上面に残留するフォトレジストの各領域は、ＣｄＺｎＴｅ基板と接触している 金の対応する領域よりも大きいことに留意されるであろう。 ステップＨ： フォトレジストの第２の層７における開口を介し金腐食液を用い て不必要な金の領域８を腐食させて除去する。フォトレジストはこの腐食液に対 し反応性をもたないので、フォトレジスト７の第２の層はＣｄＺｎＴｅ表面と接 触している金のパターン９を保護する ことになる。上面に残留しているフォトレジストの領域はＣｄＺｎＴｅ基板と接 触している金の対応する領域よりも大きいので、金とフォトレジスト３の第１の 層との間の界面においても、ＣｄＺｎＴｅ基板への腐食液の到達が防止される。 ステップＩ： フォトレジストの第２の層７を除去して金接点９を露出させ、フ ォトレジストの第１の層３を除去して接点（複数）９の間のＣｄＺｎＴｅ検出器 の裸面１０を露出させる。この段階で検出器の側面および検出器の下面のフォト レジスト層５も除去する。これにより、フォトレジストは、通常はやがて湿気を 吸収し検出器の性能を低下させるハイドロスコピック(hydroscopic)な材料なの でＣｄＺｎＴｅ検出器には残留しない。 ステップＦからＩを用いる以外の別の方法として、「リフトオフ」として知ら れる技法を用いてフォトレジスト３の第１の層を不要な金とともに除去してもよ い。この場合、不要な金はフォトレジストの第２の層を必要とすることなく、か つ金腐食液を用いることなく除去される。 この結果、上記の手順により最終的に、下面２が金で均一にメタライズされ上 面が所望のパターンにより金９でメタライズされたＣｄＺｎＴｅ検出器が得られ る。この方法は、どの段階においても金腐食液がＣｄＺｎＴｅ表面と接触しない ように確実にできる。最終的金パターン（画素パッド）９の間の領域１０はこの ようにしてま ったく無傷に保たれ、金腐食液による影響を受けない。 この結果、ＣｄＺｎＴｅの表面は金の画素パッド９の間で１ＧΩ／スクエアを 超える非常に高い抵抗率と、非常に低い表面漏れ電流とを保持する。上記のよう に、画像コントラスト解像度を悪化させることなく、当射するＸ線およびガンマ 線から生成される信号の積分、待機または読出し時間を長くするためには、金の 画素パッド９の間の抵抗率ができるだけ高いことが望ましい。上記の方法により 、画素解像度を犠牲にすることなく画素間抵抗率を数十、数百または数千ＧΩ／ スクエアとすることも可能である。実際に300ＧΩ／スクエアが計測されており 、１ＴΩ／スクエアを超える値も達成可能である。 上述の方法により、間隔が５μｍで幅10μｍ（すなわち位置感度が15μｍ）と 小さい金の画素パッドを容易に得ることができ、その一方で非常に高い画素間抵 抗率が保持される。 さらに、金の画素パッドの間にパッシベーション層を設けることもできる。パ ッシベーションによって、金で被覆されていない表面の酸化を防止することによ り、常に安定した性能が確保される。またパッシベーションにより画素間抵抗率 が増大する。１つの問題は、ＣｄＺｎＴｅとパッシベーション層の両立性である 。本発明者は、窒化アルミニウムがＣｄＺｎＴｅにとって適切なパッシベーショ ン材料であることを発見した。 図２は、半導体基板上において、金属接点の間のパッ シベーション材料の層とともに放射検出器セルを形成するための位置に金属接点 を形成する方法を示している。図１の方法に関するものと同様の想定がなされて いる。さらに、パッシベーション材料は窒化アルミニウムであると想定されてい るが、基板材料との融和性が得られれは他の材料を使用することができる。 ステップＡ： ＣｄＺｎＴｅ検出器基板１の一方の面（図１の下面）を金２で均 一にメタライズする。 ステップＢ： 窒化アルミニウム１１をＣｄＺｎＴｅ検出器１の裸面にスパッタ する。 ステップＣ： ホトレジスト材料（フォトレジスト）１２をパッシベーション層 １１の上に設ける。 ステップＤ： 所望のパターンに従ってフォトレジストを除去するための適切な マスクを用いてフォトレジスト１２に開口１３を作製する。 ステップＥ： フォトレジストを検出器の側面１４にも塗布し、それらを以後の ステップから保護する。 ステップＦ： 窒化アルミニウム腐食液を用いてパッシベーション層１１に開口 １５を設けＣｄＺｎＴｅ基板を露出させる。 ステップＧ： 電気分解により金１６を検出器上側の面のフォトレジストおよび 開口の上に均一にスパッタ、蒸着または付着させ、その結果、金の層１６がフォ トレジストを被覆するとともにフォトレジストの開口部においてＣｄＺｎＴｅ表 面と接触するようにする。上方の金表 面と均一にメタライズされた面２とは検出器の各側面のフォトレジスト１４によ り電気的に隔離される。 ステップＨ： フォトレジストの第２の層１７を金の層１６の上および均一にメ タライズされた面２の上に加える。 ステップＩ： 除去が必要な金の領域、すなわちＣｄＺｎＴｅ表面と接触してい ない１８での金の領域に対応する、フォトレジストの第２の層１７に開口１８を 作る。上面に残留するフォトレジストの各領域は、ＣｄＺｎＴｅ基板と接触して いる金の対応する領域よりも大きいことに留意されるであろう。 ステップＪ： フォトレジストの第２の層１７における開口１８を通し、金腐食 液を用いて不必要な金の領域１９を腐食させて取り除く。フォトレジストはこの 腐食液に対し反応性を有しないので、フォトレジスト１７の第２の層はＣｄＺｎ Ｔｅ表面と接触している金のパターン２０を保護することになる。上面に残留し ているフォトレジストの領域はＣｄＺｎＴｅ基板と接触している金の対応する領 域よりも大きいので、金とフォトレジスト３の第１の層との間の界面においてさ えも、ＣｄＺｎＴｅ基板への腐食液の到達が防止される。 ステップＫ： フォトレジストの第２の層１７を除去して金接点２１を露出させ 、フォトレジストの第１の層１２を除去して接点２１の間の区域２０におけるパ ッシベーション層１１を露出させる。この段階で検出器の側面 および検出器の下面のフォトレジスト層も除去される。これにより、通常やがて 湿気を吸収し検出器の性能を低下させるハイドロスコピックな材料であるフォト レジストはＣｄＺｎＴｅ検出器には残留しない。 この場合も、どの段階においても金腐食液、さらに実際には窒化アルミニウム 腐食液も、金の画素接点２１の間の区域２０またはＣｄＺｎＴｅ検出器の縁部お よび側部と接触することがない。結果として、上記手順の間、金接点２１の間の ２０における基板の表面は無傷に保たれ、ＧΩ／スクエア、数十、数百または数 千ＧΩ／スクエアのオーダーの非常に高い抵抗率が保持される。窒化アルミニウ ムのパッシベーション層は金属接点２１の間の領域２０を覆って、対応する区域 を酸化から保護する（常に安定性をもたらす）とともに接点間抵抗率を増大させ る。 本発明の範囲を逸脱することなく上記手順の変型を適用することができる。例 えば（開口１５が設けられた後）金のスパッタリングの前にフォトレジストの第 １の層１２を除去してもよい。この別の方法は図３に示されている。図３に示さ れた方法では、ステップＡからＦは図２の方法のステップＡからＦに対応してい る。 ステップＧ： これはフォトレジストを上面から除去して２２におけるパッシベ ーション層を露出させる付加的なステップである。 ステップＨ： これは、ステップＨでは金が２２におけ るパッシベーション層および２３における開口（図３Ｇを参照）の上に加えられ ることを除いて図２のステップＧと全体的に対応している。 ステップＩからＬ： これらは、フォトレジスト１２の層がない点を除いて、全 体的に図２のステップＨからＫにそれぞれ対応している。 図３の方法の結果、図２Ｋと図３Ｌとを比較すれば分かるように、結果的に得 られる画素パッドは図２の方法によるものよりも平坦になる（すなわちより低い 断面を有する）。 図４、５および６を用いて、検出器基板の上面における実現可能な画素接点パ ターンを説明する。図４には、正方形の画素接点パッドの配列が示されている。 図５には円形の画素パッドの配列が示されている。正方形ではなく円形の画素パ ッドを使用すると、隣接するパッドの間の抵抗性材料の量が増加することにより パッドの間の表面抵抗が増大する。図６はずらされた（ハチの巣状の）画素パッ ドの配列を示している。ここでも、これにより隣接するパッドの間の抵抗性材料 の表面積が増加することによりパッドの間の抵抗がさらに増大する。 画素検出器セルの配列を形成するための接点のある配列を供給するのに代えて 、他の接点の構成、例えばストリップ状の検出器セルを形成するための接点スト リップを同じ方法により得られることは了解されるであろう。 接点のための金の使用が言及して来たが、金は所望の 接点構成を形成するとともにＣｄＺｎＴｅに対する（例えばアルミニウムよりも ）良好な接触を与えるため容易に腐食させることができるので有利な材料であり 、上に示した手順は適切な腐食液と組み合わせることによりどのような種類の金 属接点（例えば白金）にも適用可能であることが明らかである。 上記のように、金接点９（図１）、２１（図２）または３２（図３）の最上部 の長手方向の寸法（幅）は金−基板界面の寸法よりも大きいことに留意すべきで ある。これは基板表面までの開口と、余分な金を腐食により除去する際に腐食液 がフォトレジストの第１の層（またはパッシベーション層）と開口内の金との間 の界面に浸透しないように、接点を形成するための部分の上に残されたフォトレ ジストとの相対的寸法に起因している。 上述の方法の１つに従った方法により作製された放射検出器、そのそれぞれの 検出器セルのための個々の接点（例えば画素パッド）は、電荷を蓄積するための それぞれの回路に（例えば、インジウムまたは導電性重合体材料の球を用いたバ ンプ接着、片方向に導電性の材料を用いた接着、または他の導電性接着層技法に より）「フリップチップ」接続されているのであるが、その放射検出器を、連続 した放射線ヒットからの電荷を蓄積するための回路を有する読出しチップに接続 することにより、放射線撮像素子を構成することができる。 このように、本発明は、金属接点の間で実現可能な最 大限の電気抵抗率による分離が行なわれる所望のパターンにより片面がメタライ ズされた放射検出器（例えばＣｄＺｎＴｅ基板をベースとしたもの）を得る方法 を教示している。コントラスト解像度を改善するとともに基板表面上の隣接する 金属接点の間の信号漏出を除くには金属接点の間の抵抗率が高いことが望ましい 。これは読出しチップにより、長い電荷蓄積時間および長い待機／読出し時間が 採用される場合に特に当てはまる。このような蓄積および待機／読出し時間は、 本発明に従って製造された放射検出器を用いた撮像素子の例において例えば１ミ リ秒を超えることも可能である。このような撮像素子の用途は、例えば本明細書 に引用により組込みされる本出願人の国際特許出願ＰＣＴ ＥＰ95／02056に記 述されているようなＸ線、ガンマ線およびベータ線による撮像である。 本発明の特定の実施例を例示として述べてきたが、それらに対する追加、変型 および代替例を構想しうることは了解されよう。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成９年１１月２６日（１９９７．１１．２６） 【補正内容】 Ｘ線、ガンマ線お よびベータ線による撮像に適用される。 このように、本発明の実施例は、例えば、一方の面が金で均一に金属被覆され 他方の面が金の構造により、それらの金の構造の間のＣｄＺｎＴｅ基板の表面特 性に悪影響を及ぼさないような方式でパターンが施されているＣｄＺｎＴｅ基板 を有する検出器の製造方法を供給することができる。これにより、ＣｄＺｎＴｅ 検出器の一方の面に金の構造物を形成する方法の供給が可能であり、この方法に よりＧΩ／スクエアないし数十ないし数百ＧΩ／スクエアのオーダーの構造物間 抵抗率が達成される。 接点の間に電気的絶縁パッシベーション層を用いることにより、金属接点の間 の領域をさらに保護し、それにょり検出器に常に安定した牲能をもたらすととも に、表 面漏れ電流の増大で接点間抵抗率を低下させる酸化効果のようなことを回避する ことができる。窒化アルミニウム（ＡＩＮ）のパッシベーション層は、表面を保 護するとともに金接点の電気的分離を強めるため金接点の間に加えられる場合に 特に有効であることが判明している。窒化アルミニウムのパッシベーション層は 、通常100℃未満の相対的に低い温度で実装可能である。これに対し、シリコン （Ｓｉ）半導体のパツシバント(passivant)として一般に使用されている酸化ケ イ素 【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年１月２３日（１９９８．１．２３） 【補正内容】 一方の面に接点 （例えば画素パッド）のパターンを有するとともに反対側の面が均一にメタライ ズされたままの検出器を作製するように加工する必要があり、その検出器が位置 感応性をもつよう、すなわち放射線が検出器に当射している位置を示す検出器出 力を検出器が生成できるようになっている。 検出器セルにおけるＸ線またはガンマ線の入射および吸収の結果生じる位置依 存性の電気信号を処理可能なように、読出しチップは、（例えば、インジウムま たは導電性ポリマー材料の球（複数）を用いたバンプ接着、片方向に導電性の材 料を用いた接着、または他の導電性接着層技法により）ＣｄＺｎＴｅ検出器のパ ターン形成された側に「フリップチップ」接続することができる。この読出しチ ップは超高速の積分および処理時間（通常、数マイクロ秒ないし多くて数ミリ秒 ）をもったパルス計数型とすることが可能である。別の例では、読出しチップは 、個々の検出器セルに関して電荷蓄積を行なう、本出願人による現在並行して出 願中の国際特許出願ＰＣＴ ＥＰ95／02056に記述されている種類の１つであっ てもよい。ＰＣＴ ＥＰ95／02056に記述されている撮像素子によれば、積分時 間を数ミリ秒、ないし数十ないし数百ミリ秒とすることができる。信号の積分ま たは待機／読出し期間が増大すると、隣接する接点（画素パッド）からの信号が 漏出してコントラスト解像度を悪化させないようにするためＣｄＺｎＴｅ表面の 金または白金の接点を電気的に十分に分離することがより重要になる。 検出器表面に接点を形成する従来の方法では、特に半 導体材料としてＣｄＺｎＴｅを使用する場合、本明細書に引用して組み込む国際 特許出願ＰＣＴ ＥＰ95／02056に記述されているような撮像素子から得られる 利点の最適な利用のために望まれるほどの接点の十分な電気的分離が得られない ことが判明している。 本発明のある側面によれば、半導体放射検出器基板の第１の表面において放射 検出器セルを形成するための位置における複数の検出器セル接点と前記第１の表 面とは反対側の前記基板の第２の表面における導電性材料の層とを有する放射検 出器を製造する方法が得られ、前記基板はＸ線、ガンマ線またはベータ線を検出 するためのテルル化亜鉛カドミウムまたはテルル化カドミウムの半導体材料から 作られており、前記セル接点および前記導電性材料の層は前記半導体材料のそれ ぞれ前記第１および第２の表面上にあり、前記方法は： ａ） 前記基板の前記第１の表面上に層を、前記接点位置における前記基板表面 までの開口とともに形成するステップであって： ａ（i）前記第１の基板表面上にパッシベーション材料の層を形成するサブス テップと； ａ（ii）前記パッシベーション層の上にフォトレジスト材料の層を形成するサ ブステップと； ａ（iii）前記フォトレジスト材料を選択的に露光させるサブステップと； ａ（iv）前記接点位置に対応する領域から前記フォトレ ジスト材料を除去して前記パッシベーション材料層を露出させるサブステップと ； ａ（v） 前記接点位置に対応するステップａ（iv）で露出された前記領域か ら前記パッシベーション材料を除去して前記第１の基板表面を露出させるサブス テップと；を含むステップと； ｂ） 前記層および前記開口の上に金属を付着させるステップと； ｃ） 前記少なくとも１つの層を覆っている金属を除去して個々の検出器セル接 点を分離するステップであって ｃ（i）少なくとも前記金属の上にフォトレジスト材料のさらに別の層を形成 するサブステップと； ｃ（ii） 前記さらに別の層の前記フォトレジスト材料を選択的に露光させる とともにおおむね前記開口に対応する領域から前記さらに別の層の前記フォトレ ジスト材料を除去するサブステップと； ｃ（iii） 前記さらに別の層の前記フォトレジスト材料で覆われていない金 属を除去するサブステップと； ｃ（iv）残留しているフォトレジスト材料を除去するサブステップと；を含む ステップと； を含む、前記第１の表面に前記接点を形成するステップを包含している。 本発明者は、ＣｄＴｅまたはＣｄＺｎＴｅ半導体基板の表面抵抗率が、この基 板が金および／または白金を除 去するのに適した金属腐食液にさらされると低下することを発見した。この結果 、そのような接点を形成する従来の方法により得られる個々の接点の電気的分離 は、その材料の処理前の特性から期待されるほど良好なものではなくなる。本発 明による方法を用いることにより、接点の間の半導体基板の表面を金属腐食液か ら隔離して、金属腐食液が半導体表面と接触した場合に生ずる損害を防止するこ とができる。 パッシベーション材料の絶縁層を使用するということは、検出器の製造後、パ ッシベーション材料が接点の間に残留して半導体表面を使用時の環境による損傷 から保護するとともに接点の電気的分離をさらに増強することを意味する。 好ましくは、ステップ（ａ）は： ａ（vii）前記フォトレジスト材料層の残留しているフォトレジスト材料を除 去するさらに別のサブステップを具備している。 半導体基板の他方の主表面および側面（縁部）を保護するため、ステップａ（ v）の前にすべての露出面にフォトレジスト材料を付加的に加えることができる 。 本発明によるある好適な方法では、おおむね開口に対応する前記領域は対応す る開口よりも大きく、その結果、前記さらに別の層のフォトレジスト材料で覆わ れていない金属のステップｃ（iii）における除去の後、接点は開口を覆うとと もに開口を越えて上方および側方に延在する ことになる。このようにしてフォトレジスト材料の周囲における金属腐食液の進 入、すなわちそれにより金属腐食液が半導体表面に到達することになる進入が防 止可能となる。 本発明は特にテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）で形成された基板とと もに使用される。 好ましくは、接点を形成するための金属層はスパッタリング、蒸着または電解 析出などの方法、好ましくはスパッタリングにより加えられる。 好ましくは、接点を形成するための金属層は金（Ａｕ）を具備するが、他の金 属、例えば白金（Ｐｔ）またはインジウム（Ｉｎ）も使用可能である。 ステップ（ｃ）は、フォトレジストのリフトオフ技法により不要な金属を除去 することを具備できるが、より一般的にはステップ（ｃ）は、適切な金属腐食液 により不要な金属を除去することを具備している。 各金属接点は、検出器の用途に応じて、画素セルの配列におけるそれぞれの画 素セルか、または相互に平行に配置された複数のストリップの１つを形成するこ とが可能である。 本発明による方法では、金属接点の幅を10μｍのオーダーとし間隔を５μｍの オーダーとすることができる。 本発明はさらに： 上で定義されたような放射検出器を製造することと； それぞれの検出器セルに関する個々の接点を読出しチ ップ上の対応する回路に、例えばフリップチップ技法により個々に接続すること と；を具備する放射線撮像素子（radiation imaging device）の製造方法を供給 する。 本発明の別の側面によれば、基板の第１の表面にそれぞれの放射検出器セルの ための複数の金属接点を備え、前記第１の表面の反対側の前記基板の第２の表面 に導電性材料の層を備えた、放射を検出するための半導体基板を具備する放射検 出器であって、前記基板がＸ線、ガンマ線またはベータ線を検出するためのテル ル化亜鉛カドミウムまたはテルル化カドミウムの半導体材料から形成されており 、前記セル接点および前記導電性材料の層が前記半導体材料のそれぞれ前記第１ および第２の表面上にあり、前記金属接点の全体的な幅が前記基板近傍の前記接 点の幅よりも大きく、窒化アルミニウムによるパッシベーション材料が個々の接 点と前記基板の前記第１の表面との間に延在していることを特徴とする放射検出 器が供給される。 本発明によるある好適な実施例では、半導体基板はテルル化亜鉛カドミウム（ ＣｄＺｎＴｅ）製である。窒化アルミニウムは低温での付着が可能であり、Ｃｄ ＺｎＴｅは温度感応的なので、ＣｄＺｎＴｅのためのパッシベーション材料とし ては窒化アルミニウムが特に有効であることが判明している。 金属接点は、検出器の使用分野に応じて、画素セルの配列か、または相互に平 行に配置された複数のストリッ プを形成することが可能である。 検出器基板上に形成された画素接点は、好ましくは実質的に円形であって複数 の列の形に配置されており、より好ましくは、好ましくは隣接する列からずらさ れた互い違いの列の状態で配置されている。 これらの金属接点の幅は10μｍのオーダーであり間隔は５μｍのオーダーであ る。 金属接点の間の抵抗率は１ＧΩ／スクエアを超え、好ましくは10ＧΩ／スクエ アを超え、より好ましくは100ＧΩ／スクエアを超え、さらに好ましくは1000Ｇ Ω／スクエア（１ＴΩ／スクエア）を超えるべきである。 本発明による放射線撮像素子は特に （ＳｉＯ₂）は200℃ を超える温度を必要とする。それらの温度にさらされると、ＣｄＺｎＴｅは使用 不能になる。 以下、例示のみのため添付付属図面を参照しつつ本発明の実施例を記述する； 付属図面において： 図１は、半導体基板上に金属接点を形成する第１の方法の例てある； 図２は、接点の間のパッシベーション層とともに半導体基板上に金属接点を形 成する、本発明による第１の方法の例である； 図３は、接点の間のパッシベーション層とともに半導体基板上に金属接点を形 成する本発明による第２の方法の別の例である； 図４は、検出器基板上のある接点構成の図式的な平面図である； 図５は、検出器基板上の別の接点構成の図式的な平面図である； 図６は、検出器基板上のさらに別の接点構成の図式的な平面図である。 図１は、半導体基板上の放射検出器セルを形成するための位置に金属接点を形 成する方法を示している。この例では半導体基板がテルル化亜鉛カドミウム（Ｃ ｄＺｎＴｅ）製であると想定しているが、テルル化カドミウム（ＣｄＴｅ）が使 用することも可能であることは了解されよう。また、金属被覆層および金接点に 使用される金属は金であると想定されるが、他の金属、合金または他の導電性材 料、例えば白金またはインジウムが使用可能であることも了解されよう。 図１はＣｄＺｎＴｅ基板上の金接点形成のさまざまな段階における検出器基板 の側方から見た模式的な断面図である。 ステップＡ： ＣｄＺｎＴｅ検出器基板１の一方の面（図１では下面）を金２で 均一に金属被覆する。 ステップＢ： フォトレジスト材料（フォトレジスト）３をＣｄＺｎＴｅ基板の 裸面（図１では上面）に拡げる。 そのフォトレジスト材料は、そのうちに湿気を吸収して検出器の作用を損なうだ ろうものなら、どんなものでもよい。 この結果、上記の手順により最終的に得られるものは、下面２が金で均一に金 属被覆され上面が所望のパターンにより金９で金属被覆されたＣｄＺｎＴｅ検出 器である。この方法により、どの段階においても金腐食液がＣｄＺｎＴｅ表面と 接触することがなくなる。最終的な金のパターン（画素パッド）９の間の領域１ ０はこのようにしてまったく無傷に保たれ、金腐食液による影響を受けな い。この結果、ＣｄＺｎＴｅの表面は金の画素パッド９の間で１ＧΩ／スクエア を超える非常に高い抵抗率と、非常に低い表面漏れ電流とを保持する。上記のよ うに、画像コントラスト解像度を悪化させることなく、当射するＸ線およびガン マ線から生成される信号の積分、待機または読出し時間を長くするためには、金 の画素パッド９の間の抵抗率ができるだけ高いことが望ましい。上記の方法によ り、画素解像度を犠牲にすることなく画素間抵抗率を数十、数百または数千ＧΩ ／スクエアとすることも可能である。実際に300ＧΩ／スクエアが計測されてお り、１ＴΩ／スクエアを超える値も達成可能である。 上述の方法により、間隔が５μｍで幅10μｍ（すなわち位置感度が15μｍ）と 小さい金の画素パッド９を容易に得ることができ、その一方で非常に高い画素間 抵抗率が保持される。 さらに、金の画素パッドの間にパッシベーション層を設けることもできる。不 活性化によって、金で被覆されていない表面の酸化を防止することにより、常に 安定した性能が確保される。また不活性化により画素間抵抗率が増大する。１つ の問題は、ＣｄＺｎＴｅとパッシベーション層の両立性である。本発明者は、窒 化アルミニウムがＣｄＺｎＴｅにとって適切なパッシベーション材料であること を発見した。 図２は、半導体基板上において、金属接点の間のパッシベーション材料の層と ともに放射検出器セルを形成す るための位置に金属接点を形成する本発明による方法を示している。図１の方法 に関するものと同様の想定がなされている。パッシベーション材料は窒化アルミ ニウムである。 ステップＡ： ＣｄＺｎＴｅ検出器基板１の一方の面（図１の下面）を金２で均 一に金属被覆する。 ステップＢ： 窒化アルミニウム１１をＣｄＺｎＴｅ検出器１の裸面にスパッタ する。 ステップＣ： フォトレジスト材料（フォトレジスト）１２をパッシベーション 層１１の上に設ける。 ステップＤ： 所望のパターンに従ってフォトレジストを除去するための適切な マスクを用いてフォトレジスト１２に開口１３を作製する。 ステップＥ： フォトレジストを検出器の側面１４にも塗布し、それらを以後の ステップから保護する。 ステップＦ： 窒化アルミニウム腐食液を用いてパッシベーション層１１に開口 １５を設けＣｄＺｎＴｅ基板を露出させる。 ステップＧ： 電気分解により金１６を検出器側上面のフォトレジストおよび開 口の上に均一にスパッタ、蒸着または付着させ、その結果、金の層１６がフォト レジストを被覆するとともにフォトレジストの開口部においてＣｄＺｎＴｅ表面 と接触する。上方の金表面と均一にメタライズされた面２とは検出器の各側面の フォトレジスト１４により電気的に隔離される。 ステップＨ： フォトレジストの第２の層１７を金の層１６の上および均一にメ タライズされた面２の上に加える。 ステップＩ： 開口１８を、除去が必要な金の領域すなわちＣｄＺｎＴｅ表面と 接触していない１８での金の領域に対応するフォトレジストの第２の層１７に作 製する。上面に残留するフォトレジストの各領域は、ＣｄＺｎＴｅ基板と接触し ている金の対応する領域よりも大きいことに留意されるであろう。 ステップＪ： フォトレジストの第２の層１７における開口１８を通し金腐食液 を用いて不必要な金の領域１９を腐食させて取り除く。フォトレジストはこの腐 食液に対し反応性を有さないので、フォトレジスト１７の第２の層はＣｄＺｎＴ ｅ表面と接触している金のパターン２０を保護することになる。上面に残留して いるフォトレジストの領域はＣｄＺｎＴｅ基板と接触している金の対応する領域 よりも大きいので、金とフォトレジスト３の第１の層との間の界面においてさえ も、ＣｄＺｎＴｅ基板への腐食液の到達が防止される。 ステップＫ： フォトレジストの第２の層１７を除去して金接点２１を露出させ 、フォトレジストの第１の層１２を除去して接点２１の間の区域２０におけるパ ッシベーション層１１を露出させる。この段階で検出器の側面および検出器の下 面のフォトレジスト層も除去される。これにより、通常やがて湿気を吸収し検出 器の性能を低 下させるハイドロスコピックな材料であるフォトレジストはＣｄＺｎＴｅ検出器 には残留しない。 この場合も、どの段階においても金腐食液、さらに実際には窒化アルミニウム 腐食液も、金の画素接点２１の間の区域２０またはＣｄＺｎＴｅ検出器の縁部お よび側部と接触することがない。結果として、上記手順の間、金接点２１の間の ２０における基板の表面は無傷に保たれ、ＧΩ／スクエア、数十、数百または数 千ＧΩ／スクエアのオーダーの非常に高い抵抗率が保持される。窒化アルミニウ ムのパッシベーション層は金属接点２１の間の領域２０を覆って、対応する区域 を酸化から保護する（常に安定性をもたらす）とともに接点間抵抗率を増大させ る。 本発明の範囲を逸脱することなく上記手順の変型を適用することができる。例 えば(開口１５が設けられた後)金のスパッタリングの前にフォトレジストの第１ の層１２を除去してもよい。本発明のこの別の方法は図３に示されている。図３ に示された方法では、ステップＡからＦは図２の方法のステップＡからＦに対応 している。 ステップＧ： これはフォトレジストを上面から除去して２２におけるパッシベ ーション層を露出させる付加的なステップである。 ステップＨ： これは、ステップＨでは金が２２におけるパッシベーション層お よび２３における開口（図３Ｇを参照）の上に加えられることを除いて図２のス テップ Ｇと全体的に対応している。 ステップＩからＬ： これらは、フォトレジスト１２の層がない点を除いて、全 体的に図２のステップＨからＫとそれぞれ対応している。 【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年２月５日（１９９８．２．５） 【補正内容】 請求の範囲 １． 半導体放射検出器基板の第１の表面に放射検出器セルを形成するための位 置における複数の検出器セル接点と前記第１の表面とは反対側の前記基板の第２ の表面における導電性材料の層とを有する放射検出器を製造する方法が得られ、 前記基板はＸ線、ガンマ線またはベータ線を検出するためのテルル化亜鉛カドミ ウムまたはテルル化カドミウムの半導体材料から作られており、前記セル接点お よび前記導電性材料の層は前記半導体材料のそれぞれ前記第１および第２の表面 上にあり、前記方法は： ａ） 前記基板の前記第１の表面上に層を、前記接点位置における前記基板表面 までの開口とともに形成するステップであって： ａ（i） 前記第１の基板表面上にパッシベーション材料の層を形成するサブ ステップと； ａ（ii）前記パッシベーション材料層の上にフォトレジスト材料の層を形成す るサブステップと； ａ（iii）前記フォトレジスト材料を選択的に露光させるサブステップと； ａ（iv）前記接点位置に対応する領域から前記フォトレジスト材料を除去して 前記パッシベーション材料層を露出させるサブステップと； ａ（v） 前記接点位置に対応するステップａ（ｉｖ）で露出された前記領域 から前記パッシベーション材料を除去して前記第１の基板表面を露出させるサブ ステップと；を含むステップと； ｂ） 前記層および前記開口の上に金属を付着させるステップと； ｃ） 前記少なくとも１つの層を覆っている金属を除去して個々の検出器セル接 点を分離するステップであって： ｃ（i） 少なくとも前記金属層の上にフォトレジスト材料のさらに別の層を 形成するサブステップと； ｃ（ii）前記さらに別の層の前記フォトレジスト材料を選択的に露光させると ともにおおむね前記開口に対応する領域から前記さらに別の層の前記フォトレジ スト材料を除去するサブステップと； ｃ（iii）前記さらに別の層の前記フォトレジスト材料で覆われていない金属 を除去するサブステップと； ｃ（iv）残留しているフォトレジスト材料を除去するサブステップと；を含む ステップと； の各ステップをを含む方法。 ２． ステップ（ａ）が付加的にステップａ（ｖ）の後 に、 ａ（vi）前記フォトレジスト材料層の残留しているフォトレジスト材料を除去 することを包含していること、 を特徴とする請求項１による方法。 ３． おおむね前記開口に対応する前記領域が、対応する開口よりも大きく、そ れ故、前記さらに別の層の前記フォトレジスト材料で覆われていない金属のステ ップｃ（iii）における除去の後、前記接点が前記開口を覆うとともに、前記開 口を越えて上方および側方に延在していること、 を特徴とする、請求項１または請求項２による方法。 ４． 前記基板がテルル化亜鉛カドミウムでできていること、 を特徴とする前記いずれかの請求項による方法。 ５． 前記接点を形成するための前記金属層がスパッタリング、蒸着または電解 析出により設けられることを特徴とする、前記請求項いずれかによる方法。 ６． 前記接点を形成するための前記金属層が金、白金またはインジウムを具備 することを特徴とする、請求項４による方法。 ７． ステップｃ（iii）が不要な金属を適当な金属腐蝕液により除去すること を特徴とする、前記いずれかの請求項による方法。 ８． 各金属接点が、画素セルの配列におけるそれぞれの画素セルを形成してい ることを特徴とする、 前記請求項のいずれかによる方法。 ９． 各金属接点が、相互に平行に配置された複数のストリップの１つを形成し ていることを特徴とする、 請求項１から７のいずれかによる方法。 10． 前記金属接点の幅が10μｍのオーダーで間隔が５μｍのオーダーであるこ とを特徴とする、 請求項８または請求項９による方法。 11． ステップａの前に前記導電性材料層を前記基板の第２の面の上に形成する ことを特徴とする、 前記いずれかの請求項による方法。 12． 前記いずれかの請求項による放射検出器を製造することと； それぞれの検出器セルに関する個々の接点を読出しチップ上の対応する回路に フリップチップ技法により個々に接続することと； を具備する放射線撮像素子の製造方法。 13． 基板の第１の表面にそれぞれの放射検出器セルのための複数の金属接点を 備え、前記第１の表面の反対側の前記基板の表面に金属被覆層を備えた半導体基 板を具備する放射検出器であって、前記基板がＸ線、ガンマ線またはベータ線を 検出するためのテルル化亜鉛カドミウムまたはテルル化カドミウムの半導体材料 から形成されており、前記セル接点および前記導電性材料の層が前記半導体材料 のそれぞれ前記第１および第２の表面上にあり、窒化アルミニウムによるパッシ ベーション材料が個々の接点と前記基板の前記第１の表面との間に延在している 、 ことを特徴とする放射検出器。 14． 前記金属接点が画素セルの配列を形成していることを特徴とする、請求項 13による放射検出器。 15． 前記接点が、実質的に円形であり、かつ複数の列状に、好ましくは隣接す る列からずらされた互い違いの列の状態で配置されていることを特徴とする、請 求項14による放射検出器。 16． 前記金属接点が、相互に平行に配置された複数のストリップを形成してい ることを特徴とする、請求項13 による放射検出器。 17． 前記金属接点の幅が10μｍのオーダーで間隔が５μｍのオーダーであるこ とを特徴とする、請求項13から16のいずれか１つによる放射検出器。 18． 前記半導体基板がテルル化亜鉛カドミウムであることを特徴とする、請求 項13から17のいずれか１つによる放射検出器。 19． 金属接点の間の抵抗率が１ＧΩ／スクエアを超え、好ましくは10ＧΩ／ス クエアを超え、より好ましくは100ＧΩ／スクエアを超え、さらに好ましくは100 0ＧΩ／スクエア（１ＴΩ／スクエア）を超えていることを特徴とする、請求項1 3から18のいずれか１つによる放射検出器。 20． 前記金属接点が前記第１の基板表面から直立しているリムを有することを 特徴とする、請求項13から19のいずれかによる放射検出器。 21． 請求項13から20のいずれか１つによる放射検出器と、連続した放射線ヒッ トからの電荷を蓄積するための回路を有する読出しチップとを具備する放射線撮 像素子であって、それぞれの検出器セルのための個々の接点が、電荷を蓄積する ためのそれぞれの回路にフリップチップ 技法により接続されている、 ことを特徴とする放射線撮像素子。 22． Ｘ線、ガンマ線およびベータ線による撮像のための、請求項21による放射 線撮像素子の使用。 【手続補正書】 【提出日】平成１１年１１月９日（１９９９．１１．９） 【補正内容】 １． 半導体放射検出器基板の第１の表面に放射検出器セルを形成するための位 置における複数の検出器セル接点と前記第１の表面とは反対側の前記基板の第２ の表面における導電性材料の層とを有する放射検出器を製造する方法であって、 前記基板はＸ線、ガンマ線またはベータ線を検出するためのテルル化亜鉛カドミ ウムまたはテルル化カドミウムの半導体材料から形成されており、前記セル接点 および前記導電性材料の層は前記半導体材料のそれぞれ前記第１および第２の表 面上にあり、前記方法は： ａ） 前記基板の前記第１の表面上に窒化アルミニウムのパッシベーション材 料の層を、前記接点位置において前記基板表面への開口をともなって形成するス テップ； ｂ） 前記層および前記開口の上に金属を付着させるステップと； ｃ） 前記層を覆っている金属を除去して個々の検出器セル接点を分離するス テップ； の各ステップを含み、前記第１の表面に前記接点を形成するステップを含む方 法。 ２． 前記ステップ（ａ）が、 ａ（i） 前記第１の基板表面上に窒化アルミニウムによるパッシベーション 材料の層を形成するサブステップ； ａ（ii）前記パッシベーション材料層の上にフォトレジスト材料の層を形成す るサブステップ； ａ（iii）前記フォトレジスト材料を選択的に露光させるサブステップ； ａ（iv）前記接点位置に対応する領域から前記フォトレジスト材料を除去して 前記パッシベーション材料層を露出させるサブステップ；と ａ（v） 前記接点位置に対応するステップａ（iv）で露出された前記領域か ら前記窒化アルミニウム材料を除去して前記第１の基板表面を露出させるサブス テップ； の各サブステップを備えている、 請求項１による方法。 ３． 半導体放射検出器基板の第１の表面に放射検出器セルを形成するための位 置における複数の検出器セル接点と前記第１の表面とは反対側の前記基板の第２ の表面における導電性材料の層とを有する放射検出器を製造する方法であって、 前記基板はＸ線、ガンマ線またはベータ線を検出するためのテルル化亜鉛カドミ ウムまたはテルル化カドミウムの半導体材料から形成されており、前記セル接点 および前記導電性材料の層は前記半導体材料のそれぞれ前記第１および第２の表 面上にあり、前記方法は： ａ） 前記基板の前記第１の表面上に層を、前記接点位置における前記基板表 面までの開口とともに形成する ステップであって： ａ（i） 前記第１の基板表面上にパッシベーション材料の層を形成するサブ ステップ； ａ（ii）前記パッシベーション材料層の上にフォトレジスト材料の層を形成す るサブステップ； ａ（iii）前記フォトレジスト材料を選択的に露光させるサブステップ； ａ（iv）前記接点位置に対応する領域から前記フォトレジスト材料を除去して 前記パッシベーション材料層を露出させるサブステップ； ａ（v） 前記接点位置に対応するステップａ（iv）で露出された前記領域か ら前記パッシベーション材料を除去して前記第１の基板表面を露出させるサブス テップ； の各サブステップを含むステップ； ｂ） 前記層および前記開口の上に金属を付着させるステップと； ｃ） 前記層を覆っている金属を除去して個々の検出器セル接点を分離するス テップ； の各ステップを含み前記第１の表面に前記接点を形成するステップを含む方法 。 ４． 前記ステップ（ｃ）が、 ｃ（i） 少なくとも前記金属の上にフォトレジスト材料のさらに別の層を形 成するサブステップ； ｃ（ii）前記さらに別の層の前記フォトレジスト材料 を選択的に露光させるとともにおおむね前記開口に対応する領域から前記さらに 別の層の前記フォトレジスト材料を除去するサブステップ； ｃ（iii）前記さらに別の層の前記フォトレジスト材料で覆われていない金属 を除去するサブステップ；と ｃ（iv）残留しているフォトレジスト材料を除去するサブステップ； の各サブステップを備えている、 前記いずれかの請求項による方法。 ５． ステップ（ａ）がステップａ（v）の後に： ａ（iv）前記フォトレジスト材料層の残留しているフォトレジスト材料を除去 するステップ、 を付加的に包含している、 請求項２から４のいずれか１つによる方法。 ６． おおむね前記開口に対応する前記領域が、対応する開口よりも大きく、そ れ故、前記さらに別の層の前記フォトレジスト材料で覆われていない金属をステ ップｃ（iii）において除去の後、前記接点が前記開口を覆うとともに、前記開 口を越えて上方および側方に延在している、 請求項４または請求項４に従属する請求項５による方法。 ７． 前記基板がテルル化亜鉛カドミウムで形成されて いる、前記いずれかの請求項による方法。 ８． 前記接点を形成するための前記金属がスパッタリング、蒸着または電解析 出により付着される、前記いずれかの請求項による方法。 ９． 前記接点を形成するための前記金属が金、白金またはインジウムを有する 、請求項８による方法。 10． ステップｃ（iii）が不要な金属を適切な金属腐蝕液により除去する、請 求項４に従属する前記いずれかの請求項による方法。 11． 各金属接点が、画素セルの配列におけるそれぞれの画素セルを形成してい る、前記いずれかの請求項による方法。 12． 各金属接点が、相互に平行に配置された複数のストリップの１つを形成し ている、請求項１から１０のいずれかによる方法。 13． 前記金属接点の幅が10μｍのオーダーで間隔が５μｍのオーダーである、 請求項11または請求項12による方法。 14． ステップ（ａ）の前に前記導電性材料層を前記基板の前記第２の表面の上 に形成する、前記いずれかの請求項による方法。 15． 前記いずれかの請求項による放射検出器を製造すること；および それぞれの検出器セルについての個々の検出器セル接点を読出しチップ上の対 応する回路にフリップチップ技法により個々に接続すること； を備えている放射線撮像素子の製造方法。 16． 基板の第１の表面にそれぞれの放射検出器セルのための複数の金属接点を 備え、前記第１の表面の反対側の前記基板の第２の表面に導電性材料の層を備え た半導体基板を具備する放射検出器であって、前記基板がＸ線、ガンマ線または ベータ線を検出するためのテルル化亜鉛カドミウムまたはテルル化カドミウムの 半導体材料から形成されており、前記セル接点および前記導電性材料の層が前記 半導体材料のそれぞれ前記第１および第２の表面上にあり、パッシベーション材 料が個々の接点と前記基板の前記第１の表面との間に延在している、 放射検出器。 17． 前記金属接点が画素セルの配列を形成している、請求項16による放射検出 器。 18． 前記接点が、実質的に円形であり、かつ複数の列状に、好ましくは隣接す る列からずらされた互い違いの列の状態で配置されている、請求項17による放射 検出器。 19． 前記金属接点が、相互に平行に配置された複数のストリップを形成してい る、請求項16による放射検出器。 20． 前記金属接点の幅が10μｍのオーダーで間隔が５μｍのオーダーである、 請求項16から19のいずれか１つによる放射検出器。 21． 前記半導体基板がテルル化亜鉛カドミウムである、請求項16から20のいず れか１つによる放射検出器。 22． 金属接点の間の抵抗率が１ＧΩ／スクエアを超え、好ましくは10ＧΩ／ス クエアを超え、より好ましくは100ＧΩ／スクエアを超え、さらに好ましくは100 0ＧΩ／スクエア（１ＴΩ／スクエア）を超えている、請求項16から21のいずれ か１つによる放射検出器。 23． 前記金属接点が前記第１基板表面から直立しているリムを有する、請求項 16から22のいずれか１つによる放射検出器。 24． 請求項16から23のいずれか１つによる放射検出器と、連続した放射線ヒッ トからの電荷を蓄積するための回路を有する読出しチップとを具備する放射線撮 像素子であって、それぞれの検出器セルのための個々の接点が、電荷を蓄積する ためのそれぞれの回路にフリップチップ技法により接続されている、 放射線撮像素子。 25． Ｘ線、ガンマ線およびベータ線による撮像のための、請求項24による放射 線撮像素子の使用。 26． 前記パッシベーション材料が窒化アルミニウムを有する、請求項16から23 のいずれか１つによる検出器。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，Ｇ Ｅ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ， ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，Ｐ Ｔ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者 サラキノス，ミルテアデイス，エヴアンジ エロス スイス ジエネヴア，ル デ カロウジ, 65 (72)発明者 スパルテイオテイス，コンスタンテイノ ス，エヴアンジエロス フインランド ヘルシンキ，クルマカトウ ８ Ｂ (72)発明者 イアラス，パヌー，イリヤーナ フインランド ヘルシンキ，オタヴアンテ イエ ５ Ａ ８ 【要約の続き】

Claims (1)

1. 【特許請求の範囲】 1. 半導体基板上に放射検出器セルを形成するための位置に金属接点を有する 放射検出器を製造する方法であって： ａ） 前記基板の表面上に材料の一つ以上の層であって、前記接点の位置（複数 ）における前記基板表面までの開口とをもつものを形成するステップと； ｂ） 前記材料の層および前記開口の上に金属の層を形成するステップと； ｃ） 前記材料の層を覆っている金属を除去して個々の接点を分離するステップ と； の各ステップを包含する方法。 2. ステップ（ａ）が： ａ（i） 前記基板表面上にホトレジスト材料の層を形成することと； ａ（ii） 前記ホトレジスト材料を選択的に露光させるとともに前記接点位置に 対応する領域からホトレジスト材料を除去して前記基板表面を露出させることと ； を包含することを特徴とする、請求項１による方法。 3. ステップ（ａ）が： ａ（i） 前記基板表面上にパッシベーション材料の層を形成することと； ａ（ii） 前記パッシベーション層の上にホトレジスト材料の層を形成すること と； ａ（iii） 前記ホトレジスト材料を選択的に露光させるとともに前記接点位置 に対応する領域から前記ホトレジスト材料を除去して前記パッシベーション材料 層を露出させることと； ａ（iv） 前記接点位置に対応するステップａ（iii）で露出された前記領域か ら前記パッシベーション材料を除去して前記基板表面を露出させることと； を包含することを特徴とする、請求項１による方法。 4. ステップａ（iv）の前に、すべての露出面にホトレジスト材料が付加的に 加えられることを特徴とする、請求項３による方法。 5. ステップ（ａ）が、ステップａ（iv）の後に： ａ（v） 前記ホトレジスト材料層の残留しているホトレジスト材料を除去する ことを付加的に包含していること、を特徴とする、請求項３または請求項４によ る方法。 6. ステップ（ｃ）が： ｃ（i） 少なくとも前記金属層の上にホトレジスト材料のさらに別の層を形成 することと； ｃ（ii） 前記さらに別の層の前記ホトレジスト材料を選択的に露光させるとと もにおおむね前記開口に対応す る領域から前記さらに別の層の前記ホトレジスト材料を除去することと； ｃ（iii） 前記さらに別の層の前記ホトレジスト材料で覆われていない金属を 除去することと； を包含することを特徴とする、前記請求項のいずれかによる方法。 7. ステップ（ｃ）が、ステップｃ（iii）の後に： ｃ（iv） 残留しているホトレジスト材料を除去することを包含していること、 を特徴とする、請求項６による方法。 8. おおむね前記開口に対応する前記領域が、対応する開口よりも大きく、そ の結果、前記さらに別の層の前記ホトレジスト材料で覆われていない金属のステ ップｃ（iii）における除去の後、前記接点が前記開口を覆うとともに、前記開 口を越えて上方および側方に延在していること、 を特徴とする、請求項６または請求項７による方法。 9. 前記基板がテルル化亜鉛カドミウムまたはテルル化カドミウムで形成され ていることを特徴とする、前記請求項のいずれかによる方法。 10． 前記接点を形成するための前記金属層がスパッタ リング、蒸着または電解析出により設けられることを特徴とする、前記請求項の いずれかによる方法。 11． 前記接点を形成するための前記金属層が金、白金またはインジウムを具備 することを特徴とする、請求項10による方法。 12． 前記パッシベーション層が窒化アルミニウムであることを特徴とする、請 求項３またはそれに従属する請求項のいずれかによる方法。 13． ステップ（ｃ）が、適切な金属腐食液により不要な金属を除去することを 具備していることを特徴とする、前記請求項のいずれかによる方法。 14． 各金属接点が、画素セルの配列におけるそれぞれの画素セルを形成してい ることを特徴とする、前記請求項のいずれかによる方法。 15． 各金属接点が、相互に平行に配置された複数のストリップの１つを形成し ていることを特徴とする、請求項１ないし13のいずれかによる方法。 16． 前記金属接点の幅が10μｍのオーダーで間隔が５μｍのオーダーであるこ とを特徴とする、請求項14また は請求項15による方法。 17． それぞれの放射検出器セルのための複数の前記金属接点が前記半導体基板 の第１の表面に形成されており、メタライズ層が前記第１の表面の反対側の前記 基板表面に形成されていることを特徴とする、前記請求項のいずれかによる方法 。 18． 請求項１ないし16のいずれかによる前記方法のステップ（ａ）の前に、前 記メタライズ層を前記基板の前記反対側表面に形成するステップを含む、請求項 17による方法。 19． 請求項17または請求項18による放射検出器を製造することと； それぞれの検出器セルに関する個々の接点を読出しチップ上の対応する回路に フリップチップ技法により個々に接続することと；を具備する放射線撮像素子の 製造方法。 20． その第１の表面にそれぞれの放射検出器セルのための複数の金属接点を備 え、前記第１の表面の反対側の前記基板表面にメタライズ層を備えた半導体基板 を具備する放射検出器であって、請求項17または請求項18による方法で製造され 、前記金属接点の全体的な幅が前記基 板近傍の前記接点の幅よりも大きいことを特徴とする放射検出器。 21． 個々の接点の間にパッシベーション材料を具備する、請求項20による放射 検出器。 22． 前記パッシベーション材料が窒化アルミニウムであることを特徴とする、 請求項21による放射検出器。 23． その第１の表面にそれぞれの放射検出器セルのための複数の金属接点を備 え、前記金属接点の間の前記表面にパッシベーション材料の層を備えるとともに 、前記パッシベーション材料が窒化アルミニウムを具備しているところの半導体 基板を具備する放射検出器。 24． 前記金属接点が画素セルの配列を形成していることを特徴とする、請求項 20ないし23のいずれか１つによる放射検出器。 25． 前記接点が、実質的に円形であり、かつ複数の列状に、好ましくは隣接す る列からずらされた互い違いの列の状態で配置されていることを特徴とする、請 求項24による放射検出器。 26． 前記金属接点が、相互に平行に配置された複数の ストリップを形成していることを特徴とする、請求項20ないし23のいずれか１つ による放射検出器。 27． 前記金属接点の幅が10μｍのオーダーで間隔が５μｍのオーダーであるこ とを特徴とする、請求項20ないし26のいずれか１つによる放射検出器。 28． 前記半導体基板がテルル化亜鉛カドミウムであることを特徴とする、請求 項20ないし27のいずれか１つによる放射検出器。 29． 金属接点の間の抵抗率が１ＧΩ／スクエアを超え、好ましくは10ＧΩ／ス クエアを超え、より好ましくは100ＧΩ／スクエアを超え、さらに好ましくは100 0ＧΩ／スクエア（１ＴΩ／スクエア）を超えていることを特徴とする、請求項2 0ないし28のいずれか１つによる放射検出器。 30． 請求項20ないし29のいずれか１つによる放射検出器と、連続した放射線ヒ ットからの電荷を蓄積するための回路を有する読出しチップとを具備する放射線 撮像素子であって、それぞれの検出器セルのための個々の接点が、電荷を蓄積す るためのそれぞれの回路にフリップチップ技法により接続されていることを特徴 とする放射線撮像素子。 31． Ｘ線、ガンマ線およびベータ線による撮像のための、請求項30による放射 線撮像素子の使用。