JP2000516365A - データバスの保護装置 - Google Patents

データバスの保護装置

Info

Publication number
JP2000516365A
JP2000516365A JP50976298A JP50976298A JP2000516365A JP 2000516365 A JP2000516365 A JP 2000516365A JP 50976298 A JP50976298 A JP 50976298A JP 50976298 A JP50976298 A JP 50976298A JP 2000516365 A JP2000516365 A JP 2000516365A
Authority
JP
Japan
Prior art keywords
conductors
control signal
power supply
connector
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP50976298A
Other languages
English (en)
Other versions
JP2000516365A5 (ja
Inventor
ブラツター,ハロルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JP2000516365A publication Critical patent/JP2000516365A/ja
Publication of JP2000516365A5 publication Critical patent/JP2000516365A5/ja
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Small-Scale Networks (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 簡略化されたシリアル・データバスにより、コンピュータ、画像装置、消費者用電子装置のような機器間の相互接続が得られる。この簡略化されたバスは、データバス標準に従うケーブル(C)とコネクタ(P1)を利用する。データ通信用の装置は、信号を伝える複数の導体を受け取るコネクタ(S1)を含んでいる。制御回路(U1)はコネクタ(S1)に結合され、前記複数の導体のうちの1つに制御信号(102)を供給する。検出器(200)がコネクタ(S1)に結合され、前記複数の導体の前記1つに存在する電源(PS)を検出する。制御信号(102)は電圧源(PS)の検出に応答して阻止される。

Description

【発明の詳細な説明】 データバスの保護装置 産業上の利用分野 本発明は、バスの接続によるデータ通信の分野に関し、特に、バスに結合され る機器の保護に関する。 発明の背景 コンピュータ、画像装置、消費者用電子装置のような機器を相互接続する簡単 な低コストの手段を提供するための要件が存在する。IEEEにより、シリアル ・データバス構成が標準化され、1394−1995として指定されている。こ の1394標準では、種々の圧縮されたディジタル音声/映像信号、MIDI( Music Instrument Digital Interface)お よびデバイス制御コマンドを2つのツイストペア(twisted pair) 導体に多重化し、最大400Mbpsのデータ伝送速度で63個の周辺ノードへ の接続を行う。多重挿入可能な標準化された堅固なコネクタで終端される3つの ツイストペアから成る、小さな細い可撓ケーブルにより、デイジーチェーン(d aisy chain)状に各デバイスは相互に接続される。3つのツイストペ アは以下のように割り当てられる。第1の導体ペアは、データの伝送/受信を行 い、第2の導体ペアは、データ・ストローブ信号に使用される。第3の導体ペア では、第1の導体は電源の接地となり、第2の導体は電力の挿入/抽出用のオプ ションのカップリング(coupling)となる。 データ伝送/受信は、ノンリターンツーゼロ(non−return to zero;NRZ)として良く知られているデータ符号化方法を利用することに より容易に行われる。データ伝送はストローブ信号を伴い、ストローブ信号は、 連続する2つのNRZデータ・ビットが同じである時はいつも、状態を変える。 従って、データおよびストローブ信号は、排他的オア機能によって処理され、デ ータまたはストローブ信号の何れかにおける遷移を示すクロック信号を形成する 。このデータ/ストローブ信号符号化方法は米国特許第5,341,371号に 記載されている。 IEEE標準1394の第3の導体ペアは、オプションのパワー性能が得られ る。このオプションのパワーは、無視され、あるいは無調整のDC電源をバスに 供給するのに利用され、あるいはバス・ノードを起動する電力を供給する。この 無調整の電源電圧は8〜40ボルトの値を有し、電源電圧が8ボルト以下に低下 することなく、接続された1ノード当たり最大1アンペアの電流を供給する。 簡略化されたディジタル・データ通信システムでは、例えば、音声/映像イン ターフェイス・システムのデータ伝送/受信はデータバス標準1394で採用さ れる方法により容易に行われる。しかしながら、インターフェイス・システムの 簡略化が行われるのは、ただ1つのデータ源が任意の1つのデータバス・セグメ ントを占有することを許される場合である。この簡略化により、標準で要求され るリンク層に関連する複雑なディジタル回路の大部分、および標準の物理的層に 関連するアナログ信号が必要でなくなる。このような簡略化されたシステムでは 、単一導体のワイヤード・オア制御バスによって制御が行われる。また、簡略化 されたインターフェイス・システムは、標準化されたケーブルおよびコネクタを 有利に使用することができる。しかしながら、標準化されたケーブルやコネクタ を、簡略化されたバスとして使用すると、簡略化されたバスと標準に従う機器と の間に望ましくない接続を許すことがある。従って、上述の簡略化されたシステ ムによる、標準化されたケーブルとコネクタの有利な利用は、標準に従わないそ のような使用から回路に損傷を生じる危険があるために不可能となる。 発明の概要 標準に従わないシステムによる、標準化されたケーブルおよびコネクタの使用 は、発明的な構成を使用する装置および方法により可能となる。発明的な構成を 組み込んでいる実施例において、データ通信用の装置は以下のものから成る:信 号を伝える複数の導体を受け取るコネクタ;コネクタに結合され、複数の導体の うちの1つに制御信号を供給する制御回路;およびコネクタに結合され、前記複 数の導体のうちの1つに存在する電源を検出し、電源の検出に応答して制御信号 を阻止する検出器。発明的構成を組み込んでいる別の実施例では、ディジタル音 声/映像伝達用の装置は以下のものから成る:工業標準に従う、信号を伝える複 数の導体を受け取るコネクタ;コネクタに結合され、複数の導体のうち工業標準 に従わない1つの導体に制御信号を供給する制御回路;およびコネクタに結合さ れ、工業標準に従う複数の導体のうちの1つに結合される電源から制御回路を保 護する安全回路。発明的構成を組み込んでいる更に別の実施例では、データ通信 用の複数の導体に結合される機器を保護する方法は以下のステップから成る:信 号を伝える複数の導体をコネクタに受け取るステップ;制御回路をコネクタに結 合させ、制御信号を複数の導体のうちの1つに供給するステップ;複数の導体の 1つに電源が存在するか監視するステップ;および電源の検出に応答して制御信 号の供給を中断するステップ。 図面の簡単な説明 第1図は、データバスに結合される発明的な実施例を含む、簡略化されたディ ジタル音声/映像装置を示す。 第2図は、発明的な一連のステップを簡略化して示す。 発明の詳細な説明 第1図に、例示的な消費者用電子機器100とデータバス10との間を結合す る、簡略化されたディジタル音声/映像インターフェイスを示す。消費者用電子 機器100は多数の異なる装置を表し、例えば、ディジタル・テレビジョン受像 機、ディジタル・ビデオディスクプレーヤ、あるいはディジタル画像作成装置で ある。第1図に一部を示す消費者用電子機器100は、トランスポート集積回路 U1,データバス・トランシーバU2、および標準化されたデータバス結合用コ ネクタS1とから成る。データバス結合用コネクタS1は、標準化されたコネク タと適合し、1394データバス・コネクタP1およびケーブル10との結合が 得られる。集積回路U1(第1図に一部を示す)は図に示す機能のほかに多数の 機能が得られるが、図に示す機能だけを詳細に説明する。トランスポート集積回 路U1は、消費者用機器に適合するものとして得られる、MPEG符号化された 音声/映像データストリームを受け取る。MPEG符号化音声/映像データスト リームは集積回路U1内部でフォーマット化され、ノンリターンツーゼロ(NR Z)符号化により伝送される。NRZ符号化されたデータストリームは集積回路 U1の入力/出力2(第1図の102)から出力され、データバス送信/受信集 積回路U2のピン7とピン8に接続される。集積回路U2は、トランスポート集 積回路U1により発生される送信/受信信号TR/−RCに応答して送信または 受信を制御される、2対のライン・ドライバとライン・レシーバを供給する。送 信/受信信号TR/−RCは、集積回路U2のピン5に直接接続されると共に、 抵抗R1を介して反転増幅トランジスタQ1のベース端子にも結合される。トラ ンジスタQ1のコレクタにおける反転されたTR/−RC信号は集積回路U2の ピン4に接続される。NRZ伝送符号の発生と同時に、集積回路U1は、前述し たデータ・ストローブ・ビット・レベル符号化方法に従ってストローブ信号を発 生する。ストローブ信号は集積回路U1の入力/出力1(101)から出力され 、データバス送信/受信集積回路U2のピン1およびピン2に接続される。 各対のライン・ドライバとライン・レシーバは共に結合され、それぞれ、出力 信号OUT1+,OUTI−、およびOUT2+,OUT2−を形成する。これ らの出力信号は、抵抗R9とR10により終端され、コネクタS1のレセプタク ルであるピン4(TPA+),ピン3(TPA−),ピン6(TPB+),ピン 5(TPB−)に接続される。コネクタS1上のこれらの出力信号の配置は標準 1394−1995の信号割り当てと共に、表1に示されている。 第1表 コネクタ・ピン(レセプタクル)の割り当て データバス10に接続されるノードは、データおよびストローブ信号を発生し 、これらの信号は、コネクタS1/PIを介して、集積回路U2のライン・レシ ーバに結合される。これらのデータおよびストローブ信号は、トランスポート集 積回路U1により発生される制御コマンド信号98に応答して発生されるか、ま たは使用者によるバス・ノードの操作により生じ、これは制御信号99によって トランスポート集積回路U1に送られる。トランスポート集積回路U1は受信コ マンド−RCを発生し、これはライン・レシーバに結合され、遠隔のデータおよ びストローブ信号の受信を可能にする。 制御コマンド信号98、CRL.SIG.OUTは、トランスポート集積回路 U1から発生され、抵抗R4を介して、トランジスタQ2のベース端子に結合さ れる。トランジスタQ2のエミッタ端子は大地に接続され、コレクタ端子は、直 列の負荷抵抗R7とダイオードD2に接続される。ダイオードD2のアノードは +5ボルトの電源に接続される。抵抗R7とトランジスタQ2のコレクタとの接 続点は、制御バス101を介して、コネクタS1のレセプタクルであるピン1に 接続される。正の制御コマンド信号98はトランジスタQ2のベース端子に結合 され、トランジスタQ2を飽和させ、コレクタをエミッタにおける信号大地に効 果的に接続させる。トランジスタQ2が飽和すると、電流IcsがダイオードD 2と抵抗R7を介して+5ボルト電源から取り出されると共に、バスに接続され た他のノードの+5ボルト電源からも取り出される。その結果生じる電流により 、制御バス101およびコネクタS1のピン1は、トランジスタQ2のコレクタ /エミッタ飽和電圧に等しい電圧となる。従って、トランジスタQ2は、バス制 御信号102の出力制御信号成分を発生する。トランジスタQ2は、電力損失、 低い飽和電圧、良好な電流利得、およびスイッチング速度について選択される。 簡略化されたインターフェイスと1394標準に従う装置とが接続される場合、 トランジスタQ2は少なくとも40ボルトのコレクタ/エミッタDC電圧に耐え ることを要求される。このような相互接続の下で、ダイオードD2は公称+5. 7ボルトを超える電圧が+5ボルト電源に結合されるのを防止する。また、ダイ オードD2は40ボルトを超える逆破壊電圧に耐えることを要求される。接地ル ープ電流を防止するために、バス・ケーブル10の遮蔽は、並列接続の抵抗R8 とコンデンサC1を介して、機器のシャーシに接続される。 トランスポート集積回路U1は、コネクタS1の制御バス101とピン1に接 続される抵抗R3を介して、制御コマンド信号99、CRL.SIG.IN、を 受け取る。標準に従うシステムとの誤った相互接続の間、制御バス101は最大 40ボルトのDC電圧となる。従って、トランスポート集積回路を過大なバス電 圧により生じる損傷から保護するために、+5ボルト電源と抵抗R3および集積 回路U1の制御バス入力の接続点との間に保護ダイオードD1が接続される。バ ス電圧が公称+5.7ボルトを超えると、ダイオードD1は導通し、電流を+5 ボルト電源の中へ流す。抵抗R3とダイオードD1は導通電流を10ミリアンペ ア以下に制限する。制御コマンド信号99は、トランジスタQ2のスイッチング 作用から生じ、あるいはバス・ノードに位置する同様な電流吸い込み(sink ing)スイッチから生じる。典型的に、制御コマンド信号98は、トランスポ ート集積回路で発生されると、抵抗R1を介して制御バス入力において直ちに受 信される。次に、トランスポート集積回路内部の制御論理回路は、アドレスされ た遠隔ノードからの制御アクノレッジメント(acknowledgement :ACK,肯定応答、受け取り)を待つ。しかしながら、出て行く制御コマンド (抵抗R1を介して結合される)の不在はトランスポート集積回路で利用されて 、不適切なバス接続の検出を知らせ、出て行くデータおよびストローブ信号の発 生を停止させる。不適切なバス接続が検出されると、トランスポート集積回路は 周期的にポール(poll)し、簡略化されたバス接続の復旧を示すアクノレッ ジメントを待つ。 機器100に出入りする制御信号102には、バス101およびコネクタS1 とP1のピン1を介して結合される信号98と99が含まれる。第1表に示す標 準1394で、ピン1は電源の接続に割り当てられている。制御信号による伝達 はコネクタS1/P1のピン1を効果的に接地することにより実行されるので、 機器の損傷は、ここで論じられている簡略化されたインターフェイスと標準に従 う装置との間の接続から生じる。従って、機器に起こり得る損傷を回避するため に、発明的な安全回路200が使用される。安全回路200は、制御バス101 上の電源PSの存在を感知し、それに応答して、バスへの制御コマンド信号98 の結合を阻止することにより検出と保護を行う。安全回路200は、制御バス1 01上のDC電源電圧の存在を感知する電圧検出ダイオードD3を含んでいる。 ダイオードD3はトランジスタ・スイッチQ3に接続され、トランジスタ・スイ ッチQ3はトランジスタQ2のベース端子を効果的に接地し、制御コマンド信号 98が制御バス101に結合されるのを防止する。1394の提案では、8〜4 0ボルトの電圧を有する無調整のDC電源について規定し、従って、電圧検出ダ イオードD3は約7.5ボルトの破壊電圧を有するように選択される。ツェナー ダイオードD3のカソードは、制御バス101およびコネクタS1/P1のピン 1に接続される。ダイオードD3のアノードは、2個の抵抗R5とR6の接続点 に接続される。抵抗R6は接地され、抵抗R5はトランジスタQ3のベース端子 に接続される。トランジスタQ3のエミッタは接地され、コレクタは抵抗R4と トランジスタQ2のベースとの接続点に接続される。 安全回路200は以下のように動作する。典型的に、簡略化されたバスの動作 で、コネクタS1のピン1は大地電位または+5ボルトの電圧を有する。ツェナ ーダイオードD3は、例えば、1394標準のバスへの接続から生じる過大なバ ス電圧の状態を検出する。過大なバス電圧は、ダイオードD3の破壊電圧を超過 する。ダイオードD3が導通すると、電流Izは抵抗R6を介して大地に流れ、 更に、トランジスタQ3をオンにして飽和させる。トランジスタQ3が飽和する と、トランジスタQ2のベースはトランジスタQ3のコレクタ電位Vcesat に保たれる。従って、制御信号98は、抵抗R4および飽和し導通したトランジ スタQ3により形成される分圧器により減衰される。更に、トランジスタQ3の コレクタは、トランジスタQ2のベースをトランジスタQ3のコレクタ電位Vc esatにクランプする。従って、トランジスタQ2はオフに保たれ、バス10 1への制御信号98の結合は阻止され、機器100および1394標準のバスに 従うノードに生じ得る損傷は防止される。更に、トランジスタQ2はオフに保た れているので、出力制御コマンドが、信号99として、制御バス入力に結合され あるいは制御バス入力に反響されるのが防止される。従って、制御信号98の反 響の不在により、バス電源の検出がトランスポート集積回路に知らされる。 第2図は、安全回路200の動作を簡略化した形で示すチャートである。回路 200の動作は、要素100、スタートで始まる。バス上の電源の存在は要素1 10において検出される。第1図を見ると、安全回路200は直接バス101と コネクタS1とP1に結合されているので、安全回路200は電源の存在を絶え ず監視する。要素110においてNOはループを形成し、このループはバスの電 源を監視し続ける。従って、安全回路200は静止状態にあり、制御信号98, 99は、制御バス101とコネクタS1とP1に結合され且つ制御バス101と コネクタS1とP1にまたコネクタS1とP1から結合される。要素110にお けるYESは3つの回路機能を制御するように結合される。要素120において 、YESは制御信号98の結合を阻止する。制御信号98は飽和したトランジス タQ3により形成される能動減衰器によって阻止される。また、要素110にお けるYESは、要素130において、制御信号伝達トランジスタQ2内の導通を 防止することにより、バス101とコネクタS1とP1への制御信号98の結合 を阻止する。要素110からのYESは、要素140において、トランスポート 集積回路U1の中への制御信号99の結合を阻止する。従って、制御信号99を 阻止することにより、要素150は、バス電源の存在を集積回路U1に知らせ、 データおよびストローブ信号の発生と出力を停止させる。更に、トランスポート 集積回路は待機状態に入り、制御信号98による周期的なポーリング(poll ing)を行い、応答を求めて制御信号99を監視する。 標準に従わない装置による、標準化されたケーブルおよびコネクタの有益な使 用は、発明的な装置と方法により可能となる。装置および方法は、以下のような 種々の発明的構成を使用して開示される:電源を確認し制御信号を阻止する検出 器;標準に従う電源から制御回路を保護するように結合された安全回路;および 電源の存在について導体を監視し、それに応答して、制御信号の供給を中断する 。
【手続補正書】特許法第184条の8第1項 【提出日】平成10年9月3日(1998.9.3) 【補正内容】 請求の範囲 1.各々が割り当てられた機能を有する複数の導体を備えるバスにデータを結合 する装置であって、 前記複数の導体を備える前記バスを受け取るコネクタ(S1)と; 前記コネクタ(S1)に結合され、前記複数の導体のうち電源として割り当て られている1つの導体に制御信号(102)を供給する制御回路(U1)と; 前記制御回路(U1)と前記1つの導体に結合され、前記複数の導体の前記1 つの導体上に電源(PS)の存在を検出し、前記電源(PS)の不在に応答して 前記1つの導体への前記制御信号(102)の結合を可能にすると共に、前記電 源(PS)の存在に応答して前記1つの導体への前記制御信号(102)の結合 を不能にする、前記装置。 2.前記電源(PS)の前記検出器(200)が少なくとも約7ボルトの電圧検 出閾値を有する、請求項1記載の装置。 4.前記コネクタ(S1)が、1番〜6番のレセプタクルを割り当てられる6個 の導体を受け取る、請求項1記載の装置。 5.前記電源の導体が1番のレセプタクルに結合される、請求項4記載の装置。 6.前記検出器(200)が電圧感知デバイス(D3)を含む、請求項1記載の 装置。 7.前記電圧感知デバイス(D3)が少なくとも約7ボルトのDC電圧を感知す る、請求項6記載の装置。 8.前記電圧感知デバイス(D3)がツェナーダイオードから成る、請求項6記 載の装置。 9.前記制御信号(102)と前記複数の導体のうちの前記1つの導体との結合 が前記電源(PS)の検出に応答して阻止される、請求項1記載の装置。 10.前記検出器(200)が、前記電源(PS)の検出に応答して前記制御回 路(U1)の出力(98)を減結合するスイッチ(Q3)を含む、請求項1記載 の装置。 17.前記中断するステップが、 前記複数の導体のうちの前記1つの導体から前記制御信号(102)を減結合 することにより前記制御信号(102)の前記供給を中断することから成る、請 求項21記載の方法。 18.前記中断するステップが、 前記制御信号(102)の発生を中断することにより前記制御信号(102) の前記供給を中断することから成る、請求項21記載の方法。 19.前記中断するステップが、 前記制御回路(U1)の出力端子(CONTROL BUS OUT)と前記 複数の導体のうちの前記1つの導体との間の結合を中断することから成る、請求 項21記載の方法。 20.前記中断するステップが、 前記複数の導体のうちの前記1つの導体と前記制御回路(U1)の入力端子( CONTROL BUS IN)との間の結合を中断することから成る、請求項 21記載の方法。 21.各々が或る特定の割り当てられた任務を有する複数の導体を備えるバスに おける1つの導体を利用する方法であって、 前記複数のバス導体(1〜6)のうち電源として割り当てられた1っの導体を 、電源の存在について監視するステップと; 前記制御回路(U1)を前記1つの導体に結合させ、前記電源の不在に応答し て、制御信号(102)を前記制御回路(U1)に供給するステップと; 前記電源の存在に応答して、前記制御信号(102)の前記供給を中断するス テップとから成る、前記方法。 22.前記制御回路(U1)が前記コネクタ(S1)と前記検出器(200)に 結合されて制御信号(99)を受け取る、請求項1記載の装置。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG,ZW),EA(AM,AZ,BY,KG ,KZ,MD,RU,TJ,TM),AL,AM,AT ,AU,AZ,BA,BB,BG,BR,BY,CA, CH,CN,CU,CZ,DE,DK,EE,ES,F I,GB,GE,GH,HU,IL,IS,JP,KE ,KG,KP,KR,KZ,LC,LK,LR,LS, LT,LU,LV,MD,MG,MK,MN,MW,M X,NO,NZ,PL,PT,RO,RU,SD,SE ,SG,SI,SK,SL,TJ,TM,TR,TT, UA,UG,UZ,VN,YU,ZW

Claims (1)

  1. 【特許請求の範囲】 1.信号を伝える複数の導体を受け取るコネクタ(S1)と; 前記導体(S1)に結合され、前記複数の導体のうちの1つに制御信号(98 )を供給する制御回路(U1)と; 前記導体(S1)に結合され、前記複数の導体の前記1つに存在する電源(P S)を検出し、該電源(PS)の検出に応答して制御信号(102)を阻止する 検出器(200)とから成る、データ通信用の装置。 2.前記電源(PS)の検出器(200)が少なくとも約7ボルトの電圧検出閾 値を有する、請求項1記載のデータ通信用装置。 3.前記コネクタ(S1)が或る標準に従っており、前記電源(PS)の前記存 在が前記標準と一致し、前記制御信号(102)の前記供給が前記標準と一致し ない、請求項1記載のデータ通信用装置。 4.前記1つのコネクタ(S1)が、1番〜6番のレセプタクルを割り当てられ る6個の導体を受け取る、請求項1記載のデータ通信用装置。 5.前記1つの導体が1番のレセプタクルに結合される、請求項4記載のデータ 通信用装置。 6.前記検出器(200)が電圧感知デバイス(D3)を含む、請求項1記載の データ通信用装置。 7.前記電圧感知デバイス(D3)が少なくとも約7ボルトのDC電圧を感知す る、請求項6記載のデータ通信用装置。 8.前記電圧感知デバイス(D3)がツェナーダイオードから成る、請求項6記 載のデータ通信用装置。 9.前記複数の導体のうちの1つと前記制御信号(102)との結合が前記電源 (PS)の検出に応答して阻止される、請求項1記載のデータ通信用装置。 10.前記電源(PS)の検出に応答して前記制御回路(U1)の出力(98) を減結合するスイッチ(Q3)を前記検出器(200)が含む、請求項1記載の データ通信用装置。 11.前記電源(PS)の検出に応答して、前記スイッチ(Q3)が前記制御回 路(U1)への入力制御信号(99)を減結合する、請求項10記載のデータ通 信用装置。 12.工業標準に従い信号を伝える複数の導体を受け取るコネクタ(S1)と; 前記コネクタ(S1)に結合され、前記複数の導体のうち前記工業標準に従わ ない1つの導体に制御信号(102)を供給する制御回路(U1)と; 前記コネクタ(S1)に結合され、前記工業標準に従う前記複数の導体の前記 1つに結合される電源(PS)から前記制御回路(U1)を保護する安全回路( 200)とから成る、ディジタル音声/映像伝達装置。 13.前記安全回路(200)が、前記電源(PS)の存在について前記複数の 導体の前記1つを監視し、前記電源(PS)の検出に応答して前記制御信号(1 02)の前記供給を中断する、請求項12記載の装置。 14.前記安全回路(200)が、前記複数の導体の前記1つから前記制御信号 (102)を減結合することにより、前記制御信号の前記供給を中断する、請求 項13記載の装置。 15.前記安全回路(200)が前記複数の導体の前記1つと前記制御回路(U 1)の入力端子(CONTROL BUS IN)との間の結合を中断する、請 求項14記載の装置。 16.複数の導体に結合されるデータ通信用の装置を保護する方法であって、信 号を伝える前記複数の導体をコネクタ(S1)に受け取るステップと; 制御回路(U1)を前記コネクタ(S1)に結合させ、前記複数の導体のうち の1つに制御信号(102)を供給するステップと; 電源(PS)の存在について前記複数の導体の前記1つを監視するステップと ; 前記電源(PS)の検出に応答して前記制御信号(102)の前記供給を中断 するステップとから成る、前記方法。 17.前記複数の導体の前記1つから前記制御信号(102)を減結合すること により、前記制御信号(102)の前記供給を中断するステップを含む、請求項 16記載の方法。 18.前記制御信号(102)の発生を阻止することにより、前記制御信号(1 02)の前記供給を中断するステップを含む、請求項16記載の方法。 19.前記制御回路(U1)の出力端子(CONTROL BUS OUT)と 前記複数の導体の前記1つとの間の結合を中断するステップを含む、請求項16 記載の方法。 20.前記複数の導体の前記1つと前記制御回路(U1)の入力端子(CONT ROL BUS IN)との間の結合を中断するステップを含む、請求項16記 載の方法。
JP50976298A 1996-08-08 1997-07-28 データバスの保護装置 Ceased JP2000516365A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/693,523 US5948085A (en) 1996-08-08 1996-08-08 Bus voltage detection and protection
US08/693,523 1996-08-08
PCT/US1997/013177 WO1998007097A1 (en) 1996-08-08 1997-07-28 Serial bus protection

Publications (2)

Publication Number Publication Date
JP2000516365A true JP2000516365A (ja) 2000-12-05
JP2000516365A5 JP2000516365A5 (ja) 2005-04-07

Family

ID=24785021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50976298A Ceased JP2000516365A (ja) 1996-08-08 1997-07-28 データバスの保護装置

Country Status (6)

Country Link
US (1) US5948085A (ja)
JP (1) JP2000516365A (ja)
KR (1) KR100447295B1 (ja)
CN (1) CN1120427C (ja)
AU (1) AU3815597A (ja)
WO (1) WO1998007097A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167321A (en) * 1998-06-25 2000-12-26 Qlogic Corporation Interface module with protection circuit and method of protecting an interface
JP4372244B2 (ja) * 1998-10-26 2009-11-25 富士通マイクロエレクトロニクス株式会社 インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置
US6636922B1 (en) * 1999-03-17 2003-10-21 Adaptec, Inc. Methods and apparatus for implementing a host side advanced serial protocol
GB2394152B (en) * 2002-10-09 2005-11-02 Nokia Corp DMA Detection
JP3756882B2 (ja) 2003-02-20 2006-03-15 株式会社東芝 情報処理装置及び情報処理方法
GB0319756D0 (en) * 2003-08-22 2003-09-24 4Links Ltd An alternative data-recovery method for spacewire and improved distribution of timecodes
US7826566B2 (en) * 2003-08-22 2010-11-02 4Links Limited Communication system
US7630184B2 (en) * 2006-09-25 2009-12-08 Agere Systems Inc. Method and apparatus for an over-voltage detection circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016458A (en) * 1975-01-23 1977-04-05 Jerrold Electronics Corporation Radio frequency distribution network standby power system with overvoltage protection
US4075504A (en) * 1977-05-19 1978-02-21 Basler Electric Company Power supply apparatus
US4153924A (en) * 1977-10-12 1979-05-08 Mcgraw-Edison Company Inrush current restraint circuit for alternating power system switch
US4347602A (en) * 1978-05-31 1982-08-31 Vdo Adolf Schindling Ag Circuit arrangement for time division multiplex data transmission with a bus system
US4296450A (en) * 1979-10-05 1981-10-20 The United States Of America As Represented By The Secretary Of The Interior Discriminating circuit breaker protection system direct current power distribution systems
US4455534A (en) * 1981-10-30 1984-06-19 Motorola, Inc. Multi-state control circuitry
JPH0614303B2 (ja) * 1984-01-19 1994-02-23 シャープ株式会社 電源オンオフ制御回路
US4704599A (en) * 1984-06-20 1987-11-03 Kimmel Arthur T Auxiliary power connector and communication channel control circuit
US4835737A (en) * 1986-07-21 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for controlled removal and insertion of circuit modules
US4924412A (en) * 1987-06-25 1990-05-08 Schlumberger Industries, Inc. Integrated poly-phase power meter
JPH03147161A (ja) * 1989-11-02 1991-06-24 Mitsubishi Electric Corp 携帯型半導体記憶装置
GB9011700D0 (en) * 1990-05-25 1990-07-18 Inmos Ltd Communication interface
US5291545A (en) * 1990-10-02 1994-03-01 Intertex Data Ab Apparatus and method for determining the state of a telephone line
US5297014A (en) * 1991-01-09 1994-03-22 Canon Kabushiki Kaisha Switching DC power supply apparatus
WO1993015459A1 (en) * 1992-02-03 1993-08-05 Micro Industries Live insertion of computer modules
JPH05251800A (ja) * 1992-03-09 1993-09-28 Nec Corp He−Neレーザ電源
US5359594A (en) * 1992-05-15 1994-10-25 International Business Machines Corporation Power-saving full duplex nodal communications systems
US5414378A (en) * 1992-06-04 1995-05-09 Motorola, Inc. Method of detecting voltage transients
US5485488A (en) * 1994-03-29 1996-01-16 Apple Computer, Inc. Circuit and method for twisted pair current source driver
US5606482A (en) * 1995-04-14 1997-02-25 Lucent Technologies Inc. Solid state circuit breaker
US5781051A (en) * 1996-07-26 1998-07-14 Exel Microelectronics, Inc. Power-up detector for low power systems

Also Published As

Publication number Publication date
CN1232565A (zh) 1999-10-20
WO1998007097A1 (en) 1998-02-19
AU3815597A (en) 1998-03-06
CN1120427C (zh) 2003-09-03
US5948085A (en) 1999-09-07
KR20000029809A (ko) 2000-05-25
KR100447295B1 (ko) 2004-09-07

Similar Documents

Publication Publication Date Title
JP2909084B2 (ja) ラン通信装置およびそれに使用する媒体アダプタ
US20030075993A1 (en) Methods and apparatus for charging a battery in a peripheral device
CN104781750A (zh) 用于usb电力递送的稳健电缆类型检测
US7855573B1 (en) Controller area network active bus terminator
JP2836592B2 (ja) 光送受信器およびその光送受信器を用いたネットワーク
JPH06244849A (ja) 送信方法、受信方法、通信方法及び双方向バスシステム
EP0380341B1 (en) Optical communication system
EP2665055A1 (en) Protection circuit for HDMI interface
JP2000516365A (ja) データバスの保護装置
JP3529263B2 (ja) 空間伝送用光送受信回路および空間伝送装置
EP0725491B1 (en) Video communication for interconnecting appliances that communicate using a control signal
KR20030066498A (ko) 네트워크 카메라 시스템의 전원 공급 방법 및 장치
US7269670B2 (en) Analog ethernet detector having first logic circuit and second logic circuit coupled to output signal detectors to determine ethernet and non-ethernet signals
JPH06224976A (ja) 半2重シリアル伝送用インターフェース変換回路
CN114609938A (zh) 电子装置***与电源传递方法
KR100771591B1 (ko) 이동 통신 단말 시스템
CN217215370U (zh) Type-C接口及其数据传输电路与电子设备
JPH04367139A (ja) 出力保護回路付き信号送信回路
KR200326671Y1 (ko) 네트워크 카메라
JP2956391B2 (ja) 光加入者伝送装置の加入者線インタフェース部
EP1292142A1 (en) Single subscriber multiple set top boxes linkage device
TW202224305A (zh) 電子裝置系統與電源傳遞方法
JP3099493B2 (ja) 情報伝送装置
US5959970A (en) Circuit pack sparing arrangement
KR200331533Y1 (ko) 통합된 신호 연결수단

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060829

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930