JP2000514615A - 加入者インターフェース回路を制御する装置 - Google Patents

Abstract

(57)【要約】 制御回路（５）からのモード制御信号により加入者線インターフェース回路（１、２、３）の動作モードを制御する装置において、前記制御回路（５）が前記加入者線インターフェース回路（１、２、３）に接続され、該加入者線インターフェース回路は、前記制御回路（５）と前記加入者線インターフェース回路（１、２、３）との間に接続された少なくとも１つのラッチ（Ｌ1,Ｌ2,Ｌ3）を含む。前記ラッチ（Ｌ1,Ｌ2,Ｌ3）は前記制御回路（５）から受けるラッチ可能信号に応じて、前記制御回路（５）からの前記モード制御信号をラッチして、そのラッチしたモード制御信号を前記加入者線インターフェース回路（１、２、３）に与えてその動作モードを制御する。

Description

【発明の詳細な説明】 加入者インターフェース回路を制御する装置 技術分野 本発明は加入者線インターフェース回路の操作モードを制御する方法および装 置に関する。 発明の背景技術 加入者線インターフェース回路（ＳＬＩＣ）は従来のシステムで使用された線 路変圧器に代えて近代的電話システムにおいて用いられるアナログ集積電話線回 路である。ＳＬＩＣは、電話交換の所謂線路インターフェース板（ＬＩＢ）に取 り付けられて電話線／加入者と電話交換の間のインターフェースとして作動する 。 ＳＬＩＣの目的は、（i.a）電話線路に電流を供給すること、電話が話中か否 かを検出すること、及び呼を受けた加入者が受話器を取り上げたとき呼び信号を 線路から切り離すこと、である。 通常、各線路インターフェース板には２から１６の間のＳＬＩＣがある。ＳＬ ＩＣの大きな利点は、物理的に小さいので変圧器のように大きな空間を必要とし ない、ことである。特に、加入者の数が常に増加しているので、これは価値があ る。 複数のＳＬＩＣには、それぞれのＳＬＩＣがどのような動作モードで動作すべ きかを制御する１つのデジタル制御インターフェースが設けられる。ＳＬＩＣの 動作モードは従来制御回路、例えばマイクロプロセッサにより、１つの直接導線 と３つの並列のデータ入力線を介して制御される。これは、通常各ＳＬＩＣは制 御回路からの４つの専用線を必要とすることを意味する。各加入者に１つのＳＬ ＩＣが必要であるから、ＳＬＩＣの取り付けられる線路インターフェース板上の 導線は全く大きな空間を占有することになる。 発明の簡単な説明 本発明の目的は、ＳＬＩＣの取り付けられる線路インターフェース板上の制御 回路からの導線の数を少なくして、該導線の必要とする空間を減少することであ る。 本発明によりこの目的はＳＬＩＣと制御回路との間のバスインターフェースと 制御回路からのＳＬＩＣのバスアドレスのための入力とにより達成される。 制御回路からの制御信号によりＳＬＩＣの動作モードを制御する本発明の方法 によれば、モード制御信号を直接ＳＬＩＣに与える代わりに、モード制御信号は ラッチ可能信号に応じてＳＬＩＣにラッチされる。これらのラッチされたモード 制御信号はそこでその動作モードを制御するためＳＬＩＣに印加される。 制御回路からの制御信号によりＳＬＩＣの動作モードを制御する本発明の装置 によれば、制御回路から受けたラッチ可能信号に応じて制御回路から受けたモー ド制御信号をラッチするために少なくとも１つのラッチが制御回路とＳＬＩＣの 間に接続される。これらのラッチされたモード制御信号はそこでその動作モード を制御するためＳＬＩＣに印加される。 制御回路とＳＬＩＣの間の並列または直列のインターフェースを使用すること により、線路インターフェース板上の導線の数は非常に減少される。従って、各 線路インターフェース板は従来よりもより多くのＳＬＩＣを担持することができ る。ＳＬＩＣにモード制御信号をラッチすることにより、制御回路はモード制御 信号を常時ＳＬＩＣに供給する必要がなく、他の仕事を実行することができるで あろう。 図面の簡単な説明 本発明を添付の図面を参照してより詳細に説明する。添付図面において、 図１は従来の制御回路により制御される複数のＳＬＩＣをもった線路インター フェース板を示す。 図２は本発明の装置を示す。 好ましい実施例の説明 図１には線路インターフェース板（図示せず）上の３つのＳＬＩＣ１，２，３ が示される。波線で示されるように、線路インターフェース板は図示の３個以上 のＳＬＩＣを含む。 周知のように、各ＳＬＩＣ１，２，３は多数の異なる要素を含む。説明を簡単 にするため、各ＳＬＩＣには復号器付モード制御回路４のみが示される。復号器 付モード制御回路は各ＳＬＩＣについて同じであるので、それぞれのＳＬＩＣに ついて同じ参照番号が付けられる。 ＳＬＩＣ１，２，３の動作モードは制御回路５、例えばマイクロプロセッサに より、制御回路５から各復号器付モード制御回路４への数個の線を介して制御さ れる。図示の実施例においては、制御回路４からそれぞれの復号器付モード制御 回路４の対応するデータ入力Ｃ1,Ｃ2,Ｃ3への３つの並列のデータ入力線が設け られる。 復号器付モード制御回路４には、それぞれのＳＬＩＣ１，２，３に接続された 電話線の状態を監視する検出器（図示せず）が設けられる。この検出器は、ＳＬ ＩＣにより電話線に供給される電流を監視して電話が空いているか、話中かを検 出する話中検出器、呼出し信号が電話線に供給されたとき、電話が話中であるこ とを検出する信号切断比較器、及び接地キー検出器を含む。これらの検出器の出 力は復号器付モード制御回路４の単一の検出器出力ＤＥＴに接続される。それぞ れのＳＬＩＣからの検出器出力ＤＥＴは独立の線を介して制御回路５に接続され て、それぞれのＳＬＩＣの状態を制御回路５に知らせる。 上述のように、各復号器付モード制御回路４は制御回路５から、データ入力Ｃ 1,Ｃ2,Ｃ3に接続される３つの別個の並列のデータ入力線を介して制御される。 復号器付モード制御回路４の検出器（図示せず）はデータ入力の論理的入力レベ ルを検知してＳＬＩＣを対応する動作モードに設定する。 制御回路５から各ＳＬＩＣ１，２，３へ別個の線が設けられ、これらの線は線 路インターフェースカード上の大きな空間を占有する。必要な線の数が、実際に 線路インターフェースカード上に取り付けることのできるＳＬＩＣの数を制限す る。従って、図１に示される従来の装置においては、加入者の数が増加すると多 数の線路インターフェースカードを使用しなければならない。勿論、この増加は システムのコストを増加する。 図２は本発明による装置の実施例を示す。図２において、図１と同じ参照番号 は図１と同じ要素を示すために使用される。 従って図２において、制御回路５は図１におけると同じようにＳＬＩＣ１，２ ，３の動作モードを、それぞれのＳＬＩＣの復号器付モード制御回路４を介して 制 御するのに使用される。 しかし本発明によれば、制御回路５はそれぞれの復号器付モード制御回路４に 線路インターフェース板上の全てのＳＬＩＣに共通のバス６を介して接続される 。本発明によれば、バス６はそれぞれの復号器付モード制御回路４のデータ入力 Ｃ1,Ｃ2,Ｃ3にラッチＬ1,Ｌ2,Ｌ3を介して接続される。ラッチＬ1,Ｌ2,Ｌ3は制 御回路５から受けるモード制御信号を、検出器出力ＤＥＴに接続される線を介し て同様に制御回路５から受けるラッチ可能信号に応じてラッチするに好適である 。これらのラッチされたモード制御信号は復号器付モード制御回路４に、新たな モード制御信号を受けるまで与えられる。 図２に示され、上に説明した実施例においてラッチ可能信号は、制御回路５か ら検出器出力ＤＥＴを介してラッチＬ1,Ｌ2,Ｌ3に与えられる。 好ましい実施例において、線路インターフェース板上のＳＬＩＣ１，２，３は バス上の信号を検出する手段を備える。そのような実施例においては、検出器出 力ＤＥＴは、バス信号のある組み合わせが存在するときのみ、例えばバス上の信 号が全てハイレベルのときのみ信号を出力することができる。このようにして検 出器出力への線上の複数の信号が、バス信号の異なる組み合わせの出力という方 法によって制御回路により制御される２方向信号に用いることができる。 本発明の他の実施例においては、ラッチ可能信号はＳＬＩＣの独立の入力端子 （図示せず）を介してラッチに与えられる。 本発明のさらに他の実施例においては、バスまたは並列のインターフェースに 代えて直列のインターフェースを用いてさらに制御回路とＳＬＩＣとの間の線の 数を減少することができる。そのような実施例においては、それぞれのＳＬＩＣ の複数のラッチは、例えばシフトレジスタの複数の段階を構成する。各ＳＬＩＣ は制御回路から単一のデータ入力線を介して一連のデータを受け取り、一方ラッ チ可能信号は図２を参照して上記したのと同様の方法で与えられる。 本発明の装置によれば、制御回路と線路インターフェース板上のＳＬＩＣとの 間の線の数は非常に減少される。これは、線路インターフェース板上のＳＬＩＣ の数を増加することを可能にする。 さらに、本発明によるラッチにより、各データは新しいデータがラッチされる までラッチされるので、制御回路は常時ＳＬＩＣにデータを供給する必要がなく 、他の仕事を実行することができる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ヘルバーグ，ヘンリク スウェーデン国 エス―172 31 サンデ ィバーグ，ビレベルグスベーゲン 26 ３ トル (72)発明者 エメリクス，アンデルス スウェーデン国 エス―172 31 サンデ ィバーグ，ローゼンガタン ３エイ (72)発明者 サンドストロム，ヘンリク スウェーデン国 エス―112 47 ストッ クホルム，アルストロメルガタン 32： 15，３トル

Claims (1)

1. 【特許請求の範囲】 １．加入者線インターフェース回路（１、２、３）に接続された制御回路（５ ）からのモード制御信号により該加入者線インターフェース回路（１、２、３） の動作モードを制御する装置にして、前記加入者線インターフェース回路が前記 制御回路（５）と前記加入者線インターフェース回路（１、２、３）との間に接 続された少なくとも１つのラッチ（Ｌ1,Ｌ2,Ｌ3）を含み、該ラッチは前記制御 回路（５）から受けたラッチ可能信号に応じて前記制御回路から前記モード制御 信号をラッチし、そのラッチしたモード制御信号を前記加入者線インターフェー ス回路（１、２、３）に与えてその動作モードを制御するように作動るものにお いて、前記少なくとも１つのラッチ（Ｌ1,Ｌ2,Ｌ3）が前記ラッチ可能信号を前 記加入者線インターフェース回路（１、２、３）の検出器出力端子（ＤＥＴ）を 介して受けるようにしたことを特徴とする前記加入者線インターフェース回路の 動作モードを制御する装置。 ２．前記加入者線インターフェース回路が少なくとも２つのラッチ（Ｌ1,Ｌ2, Ｌ3）を含み、前記少なくとも２つのラッチ（Ｌ1,Ｌ2,Ｌ3）が直列に接続され、 共通の１つの線を介して前記モード制御信号を受けるようにしたことを特徴とす る、請求項１に記載の加入者線インターフェース回路の動作モードを制御する装 置。 ３．複数の加入者線インターフェース回路（１、２、３）を含む線路インター フェース板において、前記加入者線インターフェース回路の動作モードが制御回 路（５）からのモード制御信号により制御され、前記各加入者線インターフェー ス回路（１、２、３）が前記制御回路（５）と前記加入者線インターフェース回 路（１、２、３）の間に接続された複数のラッチ（Ｌ1,Ｌ2,Ｌ3）を含み、前記 ラッチ（Ｌ1,Ｌ2,Ｌ3）が前記制御回路（５）から与えられるラッチ可能信号に 応じて、前記制御回路（５）からのモード制御信号をラッチし、そのラッチした モード制御信号を前記加入者線インターフェース回路（１、２、３）に与えて、 その動作モードを制御するようにしたものにおいて、前記各加入者線インターフ ェース回路（１、２、３）の前記ラッチ（Ｌ1,Ｌ2,Ｌ3）が直列に接続され、共 通の１つの線を介して前記モード制御信号を受けるようにしたことを特徴とする 前記線路インターフェース板。 ４．複数の加入者線インターフェース回路（１、２、３）を含む線路インター フェース板において、前記加入者線インターフェース回路の動作モードが制御回 路（５）からのモード制御信号により制御され、前記モード制御信号が共通の１ つのバス（６）を介して前記各加入者線インターフェース回路（１、２、３）に 供給されることを特徴とする、前記線路インターフェース板。