JP2000501192A - 試験方法および該試験方法を実施するための試験ステーション - Google Patents

試験方法および該試験方法を実施するための試験ステーション

Info

Publication number
JP2000501192A
JP2000501192A JP10505634A JP50563498A JP2000501192A JP 2000501192 A JP2000501192 A JP 2000501192A JP 10505634 A JP10505634 A JP 10505634A JP 50563498 A JP50563498 A JP 50563498A JP 2000501192 A JP2000501192 A JP 2000501192A
Authority
JP
Japan
Prior art keywords
test
product
measurement
difference value
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10505634A
Other languages
English (en)
Other versions
JP3102498B2 (ja
Inventor
ブロイ ヨハン
ピルクル ルートヴィッヒ
ヴァーグナー トーマス
ヴォイタラ ペーター
シュテーゲラー フランツ
フォゲンライター オットー
マッセウス レオン
ヤプ メー―モイ
ユリ ヴァルター
レーン フレッド
スティーヴン ツン
キノシタ ギャリー
シュレーダー ライナー
コルンマイヤー ヴェルナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000501192A publication Critical patent/JP2000501192A/ja
Application granted granted Critical
Publication of JP3102498B2 publication Critical patent/JP3102498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 製品の試験方法たとえば製造ラインにより完成した後の製品の試験方法において、以下のステップが設けられている。a)第1の製品における第1のパラメータを、第1の試験装置(2)により第1の入力信号(In1)を用いてテストし、第1の試験結果(X1)を生じさせるステップ。b)前記の第1の製品における第1のパラメータを、第2の試験装置(3)により前記第1の入力信号(In1)とは無関係の第2の入力信号(In2)を用いてテストし、第1の試験結果(X1)に依存しない第2の試験結果(X2)を生じさせるステップ。c)各試験装置(2,3)により求められた試験結果(X1,X2)の差値(ΔX)を求めるステップ。d)該差値(ΔX)から前記試験装置(2,3)の品質を求めるステップ。e)前記試験装置(2,3)の品質が所定の値とは異なっていれば、エラーメッセージ(N)を送出させるステップ。f)前記のステップa)〜e)を少なくとも1つの別のパラメータについて繰り返すステップ。

Description

【発明の詳細な説明】 製品試験方法および該方法を実施する装置 本発明は、製造ラインにより完成した製品の試験方法およびその方法を実施す るための装置に関する。 製品たとえば半導体製品を製造する場合、高い製品品質基準を保証できるよう にするため、最終製品の品質を継続的に監視しなければならない。その際、試験 装置の精度と信頼性が重要な役割を果たすことになる。試験装置の種々の偏差を 早期に識別する目的で、それらの試験装置は所定のタイムインターバルでまえも って特色づけられた基準製品によって検査される。 この種の診断手法や較正ルーチンは、たいてい手動で実行される。このことは 非常に時間がかかるだけでなく、高いコストとも結びつく。なぜならば、診断/ 較正プロセス中は試験装置を生産的には利用できないからである。このことによ り場合によっては潜行性の偏差があまりにも後になって明らかにされることも多 く、そのため製品に対しコストのかかる後処理や試験が実行されることになる。 また、個々の測定それ自体にも誤差が含まれているので、試験ルーチン展開時 にすでに一定の試験偏差が必然的に入り込むことになる。この場合、一般に試験 手段のメーカ情報が考慮される。そのような情報はた いてい調べられないし、あるいはそれを調べるのは煩雑であるし、そのことはた いてい、製造される製品の高品質基準(エラーレート≦1ppm)の保証とは矛 盾する。 したがって本発明の課題は、製造ラインにより完成した製品をテストするため の試験方法および試験装置において、上述の欠点を有することのないように構成 することである。さらに本発明による試験方法および試験装置によって半導体素 子の適正な検査を、そのために必要とされる試験装置のシステムに起因する測定 誤差や安定性の検査を考慮しながら行えるように構成することにある。 本発明によればこの課題は、請求項1および請求項4の特徴部分に記載の構成 により解決される。従属請求項には本発明の有利な実施形態が示されている。 本発明による方法によれば、製造ラインに組み込まれたテストシステムにおい てテストシステムの偏差を、製造中すなわち製造ライン稼働中、早期に検出する ことができる。 試験装置により求められた試験結果は、事前に規定された試験上限および試験 下限と比較され、このことにより製品エラーが識別され、したがってエラーのあ る製品を試験手段の誤差を考慮しながら適正に排除することができる。試験装置 に存在する精度または信頼性の偏差を取り除く目的で、さらに別の検査結果が同 じ検査装置によって、最初の試験とは異なる電流/電圧源および試験経路を利用 して求められる。 今日の試験装置は複数の同じ電流/電圧源を装備しているので、このやり方は 汎用的でありかつ付加的なコストをかけずに適用できる。 また、別の実施形態によれば、第2の試験プロセスが第2の基準試験装置を用 いて所定の抜き取り検査の回数だけ実行される。このことにより高い確率で、試 験装置のうちの1つにおけるたとえば”クリティカルな”または”潜行性の”偏 差が早期に明らかにされる、ということを前提とすることができる。抜き取り検 査の回数は、たとえばソフトウェア制御で本発明の方法により検出された偏差に 基づき自動的に変化させたり整合させたりすることができる。 さらに別の実施形態によれば、本発明の方法により求められた試験装置状態値 に基づき自動的な再較正を行うことができる。 次に、2つの図面を参照しながら本発明について詳細に説明する。 図1は、本発明による試験ステーションの基本的な装置構成を示す全般的なブ ロック図である。 図2は、目標上限および目標下限の算出を示すダイアグラムであって、そこに は調整幅も書き込まれている。 図3は、本発明による試験ステーションの基本的な 装置構成を示す詳細ブロック図である。 図4は、本発明による試験ステーションにおける試験方法に関するフローチャ ートである。 図1にはテストすべき電力半導体が描かれており、これは適切な案内装置(図 示せず)と走査装置6を介して第1の試験装置2と接続可能である。当然ながら この場合、1つまたは複数のパラメータに基づき特性を検査すべきその他の任意 の製品を用いることができるのはいうまでもない。 第1の試験装置2により第1のパラメータが求められ、その後、テストすべき 電力半導体1は走査装置6内の切換装置によって第2の試験装置3たとえば基準 装置と接続される。この第2の試験装置3により同じパラメータがたとえば第1 のものと同じ第2のテスト源に基づき求められ、試験結果が評価ユニット4へ伝 達される。これら両方の試験装置2,3により求められた試験結果は評価ユニッ ト4において互いに減算され、そのようにして求められた差値ΔXは判定ユニッ ト5へ転送される。 判定ユニット5は制御信号を発生し、これは所定のクリティカルな値を超えた ときに適切な制御信号によってたとえば信号Nを用いて、試験装置2,3の診断 /再較正を行わせ、あるいはイネーブル信号Jを発生させる。その際、詳細には 示されていない計算ユニットにより、収集されたデータを統計的に評価し、上述 の診断/再較正を所定の統計値になってはじめて開始させることができる。 この試験方法全体は以下のような経過を辿る。完成した製品この実施例では電 力半導体1は、試験ステーションにおける第1の試験装置2と接続される。この 試験装置2は第1のテスト源を有しており、これはたとえば半導体の場合には電 流源とすることができ、これをオン状態抵抗を求めるために用いることができる 。さらに試験ステーションは同じ構造をもつ第2の試験装置4を基準装置として 有しており、これも図示の実施例では同様に電流源であり、さらにこの電流源は 第1の電流源とは独立したものである。素子への相応の経路も2重に構成するこ とができる。 また、2つの試験装置2,3の代わりにたとえば選択的に接続可能な2つの電 流源を備えたただ1つの試験装置を用いてもよい。しかし、試験装置2,3内で 発生する可能性のあるエラー源を本発明による方法によって早期に識別するため に有用であるのは、互いに独立した2つの同一の試験装置2,3にそれぞれライ ン経路、切換リレー等を設けることである。図示の実施例の場合、オン状態抵抗 が両方の試験装置2,3により2つの段階に分けられて求められる。評価ユニッ ト4はテストされたパラメータの差値ΔXを求め、パラメータはこの実施例では オン状態抵抗である。なお、基準として電流源を用いる代わりに、そのために電 圧源等を用いることも考えられるのはいうまでもない。 正常な状況であれば、すなわち試験ステーションが理想状態にあれば、両方の 試験装置2,3は正確に同じオン状態抵抗を検出し、これにより評価ユニット4 は差値Δx=0を算出する。試験ステーションをかなり長い期間にわたり使用し ていると、試験源の一方がたとえば温度変化や消耗等によりその目標出力範囲に おいて変動する可能性がある。しかしこれは経験値であり、両方の試験装置2, 3は同じ方向へはドリフトしない。したがって差値Δxによって、試験装置2, 3がまだ所定の許容範囲内で動作しているかを迅速に求めることができる。算出 された差値Δxが所定の目標範囲外にあれば、判定ユニット5はエラー信号Nを 送出する。求められた差値Δxが所定の目標範囲内にあれば、肯定のメッセージ Jが送出される。 両方の試験装置2,3において同じエラーが出現するのを避けるため、第1の 試験装置2へのみテストすべきすべての素子が送り込まれる。この場合、第2の 試験装置3は抜き取り検査で選択されたものだけを受け取り、つまりたとえば1 0番目の素子ごとにテストされる。このようにすることで、消耗や温度の影響等 に起因する各試験装置2,3の同じ誤動作をきわめて確実に避けることができる 。 図2には、試験結果の差値の偏差に関する典型的な 正規分布を示すダイアグラムが描かれている。さらに付加的に図2には、相応の 調整幅をもつ目標上限値と目標下限値も書き込まれている。 この場合、参照符号Fにより、両方の検査結果における測定値のパラメータに 関する分布が描かれている。ここでFは、製造のばらつきに対する尺度を成す。 分布Fはこの実施例ではゼロを中心に対称的に配置されている。しかし、必ずし もこのようでなくてもよい。判定ユニット5に対する決定的な尺度として相応の 限界値が書き込まれており、ここでUSGは目標下限値を表し、OSGは目標上 限値を表す。 製品試験にあたり、試験装置2,3において測定された値Xが構造規則 USG≦X≦OSG を満たしているか否かを調べる必要がある。 しかしそのつどの測定には誤差も含まれているので、一定の測定調整幅Vを採 用する必要がある。このため通常、測定機器のメーカ情報が考慮される。本発明 による方法によれば、測定偏差の統計的な算出において測定方式の測定された特 性(分布)や品質目標が考慮される。その際、条件 USG+V≦X≦OSG−V が満たされているか否かを調べる必要がある。 測定誤差Xが正規分布であり、品質目標が最大誤差成分pmax(たとえば1 ppm)であるか超過成分 であるならば、測定偏差Vは標準正規分布の分位から V=σ・ | Φ-1(0.5・pmax)| となる。 このため図2には別の分布Fδも書き込まれており、これは試験装置2,3に おける測定過程の分散を表す。測定過程の分散Fδから測定調整幅Vを求めるこ とができる。 σは特別な測定手段検査によりあるいはデルタコントロールカードにより得 られ、標準偏差から計算される。 デルタコントロールカードを用いた安定性検査にあたり、試験装置により求め られた試験結果が前の部分で規定された試験限界値USG+VおよびOSG−V と比較され、これにより製品エラーが識別され、このようにしてエラーのある製 品を試験手段の誤差を考慮しながら適正に除外することができる。試験装置にお いて精度ないし信頼性の偏差が生じているか否かは、この時点ではわからない。 この理由から、最初の試験とは異なる電流/電圧源および試験経路を用いて、同 じ試験装置による別の試験結果が求められる。そして両方の試験結果を比較する ことにより、製品におけるエラーまたは試験装置における偏差を明確に識別する ことができる。 今日の試験装置2,3は複数の同一の電流/電圧源を装備しているので、この ような方法は汎用的である し、付加的にコストをかけずに適用できる。 試験装置2,3に適切な自動較正装置を設けることができ、この自動較正装置 は判定ユニット5の信号Nにより起動される。選択的に判定ユニット5の信号N を、たとえば特定の個数のエラーメッセージが発生したときに、つまりOSG+ Vよりも大きいかまたはUSG−Vよりも小さい差値Δxが発生したときに、起 動させることも可能である。後置接続された統計的評価装置4はたとえばマイク ロプロセッサとすることができる。この種の較正装置はたとえばn≧1の個数後 に起動させることができる。 図3にはテストすべき半導体素子1が描かれており、これは適切な案内装置( 図示せず)および走査装置(図示せず)を介して試験ステーションと接続可能で ある。なお、半導体素子の代わりに、1つまたは複数のパラメータに基づきテス トすべき特性をもつあらゆる任意の製品を用いることができるのはいうまでもな い。 試験ステーションは、ドライバユニットA1と測定ユニットA2を有している 。ドライバユニットA1は2つのドライバA1−1,A1−2から成る。測定ユ ニットA2は2つの測定機器A2−1,A2−2から成る。この場合、ドライバ ユニットA1−1と測定機器A2−1は、先に述べた第1の試験装置2を成す。 また、ドライバユニットA2−1と測定機器A2−2 は、第2の試験装置3を成す。2つよりも多くのドライバを、同じ個数の測定機 器とともに用いることも考えられる。 ドライバA1−1により、半導体素子1は第1の入力信号In1によって初期 化される。半導体素子の出力側には第1の出力信号X1が発生し、これは対応す る測定機器A2−1へ戻されて読み取られ、試験結果X1とされる。ドライバド ライバユニットA1における第2のドライバA1−2も第1のドライバA1−1 と同様、第2の入力信号In2によって半導体素子1を初期化し、そのようにし て試験結果X2を生じさせ、これは測定ユニットA2における第2の測定機器A 2−2へ戻されて読み取られる。 ここで本発明において基本的なことは、入力結合される入力信号In1,In 2は互いに独立していることである。したがって互いに無関係な2つの出力信号 X1,X2を、測定信号として出力結合することができる。 切換ルーチンを用いてこの試験プロセスを反復させることができる。半導体素 子1のさらに別の接続端子において適切な測定を行うことで、さらに別のパラメ ータについてテストすることもできる。 図4には、図3に示した本発明による試験ステーションのフローチャートが描 かれている。図4のフローチャートの場合には、ドライバA1−2と測定機器A 2−2が用いられる。 両方の測定機器により求められた試験結果は、互いに減算される。そのように して求められた差値δ=X1−X2は、判定ルーチンを経てクリテイカルなコン トロールリミットUKL,OKLについて調べられる。差値がこれらのコントロ ールリミットUKL,OKLを上回ったか下回った場合、そのことがシステムへ 通報され、規定された補正アクションが導入される。これによってたとえば、ド ライバユニットと測定ユニットの診断/再較正を行わせることができ、あるいは 製品検査を引き続き進ませることができる。また、図示されていない計算ユニッ トにより、収集されたデータを統計的に評価することができるし(デルタコント ロールカードを用いた安定性監視)、さらに上述の診断/再較正を所定の統計値 になってからはじめて導入することができる。 統計的コントロールリミットの作成のため、k個の測定をまえもって行うこと が必要である: δ=X−Y1,δ2, ... ,δ ここでδ=X−Yは両方の測定の差値である。δは分布関数Fδによる確率変 数も表すし、その実現も表す。 正規分布の場合、 δ〜N (μδ;σδ) であり、ここでパラメータμδとσδは算術平均と標 準偏差に対応し、推定される。 テスタの能力のほかにテスタの安定性もオンラインで監視できる。 以下の判定基準のうち少なくとも1つが満たされていると、試験方法の安定性 はもはや得られない。実践では個々の事例ごとに、どの判定基準が適用されるの かを調べる必要がある。 1)差値δが下方のコントロールラインUKLまたは上方のコントロールライン OKLよりも外側にある場合、すなわちδ<UKLであるかまたはδ>OKLで ある場合、システムは不安定である。 コントロールリミットUKLまたはOKLは、有意水準αの関数である逆の分 布関数Fδにより決定される。コントロールリミットUKLまたはOKLについ て、 が成り立つ。 2)たとえ値がコントロールリミット外になくても、m個の順次連続するδが中 央線の片側に位置していれば、システムは不安定である(いわゆるRUN)。こ の場合、mは 2・0.5m≦α から求めることができる。 3)トレンドが存在している場合、システムは不安定 である。この場合、2つの択一的な可能性がある。 3a)m個の順次連続するδ値が連続的に上昇または下降している。ここでmは により求められる。 3b)m個の順次連続するポイントにより定められた回帰グレードが求められ、 上昇が有意に0とは異なるか否かが調べられる(統計的テスト)。 上述の条件のうちの1つが満たされれば、一連の補正措置が導入され、たとえ ば試験システムの較正または診断などが行われ、それらは試験システムにより自 動的に導入される。 本発明による方法は、テストすべきパラメータすべてについて実行される。し たがって試験ステーションは、テストすべきパラメータごとに2重に構成する必 要がある。試験装置2,3の品質に対し決定的な役割を果たす統計値を求めるた め、計算すべき以下の値Cgk,Cgを利用することができる。これら両方の値 Cgk,Cgは試験ステーション全体の性能を表し、ここでXは平均値であり、 σは正規分布の標準偏差を表す。 この場合、1つのロットまたはレポート期間におけるn個の測定値δ1=X1− Y1,δ2...,δnが存在する。これから分布関数Fδが求められる。これから 以下の両方の性能特性値(ゲージ・ケイパビリテ イ)CgおよびCgkが求められる。 gk=Minimum(Cgo;Cgu) ここでΔ=0.25でありα=0.0027である。 また、CgoとCgu この場合、性能値は、対応するプロセス性能値CgおよびCgkの品質目標に 達しなければならない。 本発明によるテスト手法によれば、テスト精度により良好と判定されて市場に 供給されるエラーのある素子の分量が所定の品質目標を上回らないよう、目標限 界値が求められる。 たとえば所定のタイムインターバルで試験システムを較正するような従来の方 式は、試験手段の性能のそのつどの一瞬の記録しか得られない。これによれば、 そのようなタイムインターバルとタイムインターバルの間にテスタが指定範囲外 で動作するようなことを、排除できない。本発明の方法によれば、システムに起 因する測定エラーの状況で場合によっては機能していると評価されたエラーのあ る素子が市場に供給されてしまうのが回避されるのと同様、暫定的に粗悪品とし てテストされる製品が繰り返しテストされるようなことも避けられる。このよう にして品質目標を保証する ことができ、コストのかかる再測定や逆に戻すアクションを最初から避けること ができる。しかも試験時間が短くなり、試験コストも低減される。また、試験シ ステムの試験性能が著しく高められる。
【手続補正書】特許法第184条の8第1項 【提出日】1998年9月22日(1998.9.22) 【補正内容】 明細書 試験方法および該試験方法を実施するための試験ステーション 本発明は、多数の同じ形式の製品に対しその完成後に一連の測定を実施するた めの試験方法ならびに該試験方法を実施するための試験ステーションに関する。 製品たとえば半導体製品を製造する場合、高い製品品質基準を保証できるよう にするため、最終製品の品質を継続的に監視しなければならない。その際、試験 装置の精度と信頼性が重要な役割を果たすことになる。試験装置の種々の偏差を 早期に識別する目的で、それらの試験装置は所定のタイムインターバルでまえも って特色づけられた基準製品によって検査される。 この種の診断手法や較正ルーチンは、たいてい手動で実行される。このことは 非常に時間がかかるだけでなく、高いコストとも結びつく。なぜならば、診断プ ロセスまたは較正プロセス中は試験装置を生産的には利用できないからである。 このことにより場合によっては潜行性の偏差があまりにも後になって明らかにさ れることも多く、そのため製品に対しコストのかかる後処理や試験が実行される ことになる。 また、個々の測定それ自体にも誤差が含まれているので、試験ルーチン展開時 にすでに一定の測定許容範 差が必然的に入り込むことになる。この場合、一般に試験手段のメーカ情報が考 慮される。そのような情報はたいてい調べられないし、あるいはそれを調べるの は煩雑であるし、そのことはたいてい、製造される製品の高品質基準(エラーレ ート≦1ppm)の保証とは矛盾する。 したがって本発明の課題は、多数の同じ形式の製品に対しその完成後に一連の 測定を実施するための試験方法ならびに試験ステーションにおいて、上述の欠点 を回避することにある。さらに本発明による試験方法および試験ステーションに よって半導体素子の適正な検査を、そのために必要とされる試験装置のシステム に起因する測定エラーや安定性検査を考慮しながら行えるように構成することに ある。 本発明によればこの課題は、請求項1記載の試験方法ならびに請求項5記載の 試験ステーションにより解決される。従属請求項には本発明の有利な実施形態が 示されている。 本発明による方法によれば、製造ラインに組み込まれたテストシステムにおい てテストシステムの偏差を、製造中すなわち製造ライン稼働中、早期に検出する ことができる。 試験装置により求められた試験結果は、事前に規定された試験上限および試験 下限と比較され、このことにより製品エラーが識別され、したがってエラーのあ る製品を試験手段の誤差を考慮しながら適正に排除することができる。試験装置 に存在する精度または信頼性の偏差を取り除く目的で、さらに別の検査結果が同 じ検査装置によって、最初の試験とは異なる電流源または電圧源および試験経路 を利用して求められる。 今日の試験装置は複数の同じ電流源または電圧源を装備しているので、このや り方は汎用的でありかつ付加的なコストをかけずに適用できる。 また、別の実施形態によれば、第2の試験プロセスが第2の基準試験装置を用 いて所定の抜き取り検査の回数だけ実行される。このことにより高い確率で、試 験装置のうちの1つにおけるたとえば”クリティカルな”または”潜行性の”偏 差が早期に明らかにされる、ということを前提とすることができる。抜き取り検 査の回数は、たとえばソフトウェア制御で本発明の方法により検出された偏差に 基づき自動的に変化させたり整合させたりすることができる。 さらに別の実施形態によれば、本発明の方法により求められた試験装置状態値 を用いて試験装置の自動的な再較正を行うことができる。 次に、4つの図面を参照しながら本発明について詳細に説明する。 図1は、本発明による試験ステーションの基本的な装置構成を示す全般的なブ ロック図である。 図2は、目標上限および目標下限の算出を示すダイ アグラムであって、そこには測定許容範囲も描かれている。 図3は、本発明による試験ステーションの基本的な装置構成を示す詳細ブロッ ク図である。 図4は、本発明による試験ステーションにおける試験方法に関するフローチャ ートである。 図1にはテストすべき電力半導体が描かれており、これは適切な案内装置(図 示せず)および走査装置6を介して第1の試験装置2と接続されている。当然な がらこの場合、1つまたは複数のパラメータに基づき特性を検査すべきその他の 任意の製品を用いることができるのはいうまでもない。 第1の試験装置2により第1のパラメータが求められ、その後、テストすべき 電力半導体1は走査装置6内の切換装置によって第2の試験装置3たとえば基準 装置と接続される。この第2の試験装置3により同じパラメータがたとえば第1 のものと同じ第2のテスト源に基づき求められ、試験結果が評価ユニット4へ伝 達される。これら両方の試験装置2,3により求められた試験結果は評価ユニッ ト4において互いに減算され、そのようにして求められた差値δは判定ユニット 5へ転送される。 判定ユニット5は制御信号を発生し、これは所定のクリティカルな値を超えた ときに適切な制御信号によってたとえば信号Nを用いて、試験装置2,3の診断 または再較正を行わせ、あるいはイネーブル信号Jを発生させる。その際、詳細 には示されていない計算ユニットにより、収集されたデータを統計的に評価し、 上述の診断または再較正を所定の統計値になってはじめて開始させることができ る。 この試験方法全体は以下のような経過を辿る。完成した製品この実施例では電 力半導体1は、試験ステーションにおける第1の試験装置2と接続される。この 試験装置2は第1のテスト源を有しており、これはたとえば半導体の場合には電 流源とすることができ、これをオン状態抵抗を求めるために用いることができる 。さらに試験ステーションは同じ構造をもつ第2の試験装置4を基準装置として 有しており、これも図示の実施例では同様に電流源であり、さらにこの電流源は 第1の電流源とは独立したものである。素子への相応の経路も2重に構成するこ とができる。 また、上述の2つの試験装置2,3の代わりに選択的に接続可能な2つの電流 源を備えたただ1つの試験装置を設けることもできる。しかし、試験装置2,3 内で発生する可能性のあるエラー源を本発明による方法によって早期に識別する ために有用であるのは、互いに独立した2つの同一の試験装置2,3にそれぞれ ライン経路、切換リレー等を設けることである。図示の実施例の場合、オン状態 抵抗が両方の試験装置2,3により2つの段階に分けられて求められる。評価ユ ニット4はテストされたパラメータの差値δを求める。この実施例では、パラメ ータはオン状態抵抗である。なお、基準として電流源を用いる代わりに、そのた めに電圧源等を用いることも考えられるのはいうまでもない。 正常な状況であれば、すなわち試験ステーションが理想状態にあれば、両方の 試験装置2,3は正確に同じオン状態抵抗を検出し、これにより評価ユニット4 は差値δ=0を算出する。試験ステーションをかなり長い期間にわたり使用して いると、試験源の一方がたとえば温度変化や消耗等によりその目標出力範囲にお いて変動する可能性がある。しかしこれは経験値であり、両方の試験装置2,3 は同じ方向へはドリフトしない。したがって差値δによって、試験装置2,3が まだ所定の許容範囲内で動作しているかを迅速に求めることができる。算出され た差値δが所定の許容範囲外にあれば、判定ユニット5はエラー信号Nを送出す る。求められた差値δが所定の目標範囲内にあれば、イネーブル信号Jが送出さ れる。 両方の試験装置2,3において同じエラーが出現するのを避けるため、第1の 試験装置2へのみテストすべきすべての素子が送り込まれる。この場合、第2の 試験装置3は抜き取り検査で選択されたものだけを受け取り、つまりたとえば1 0番目の素子ごとにテストされる。このようにすることで、消耗や温度の影響等 に起因する各試験装置2,3の同じ誤動作をきわめて確実に避けることができる 。 図2には、試験結果の差値の偏差に関する典型的な正規分布を示すダイアグラ ムが描かれている。さらに付加的に図2には、相応の測定許容範囲をもつ目標上 限値と目標下限値も書き込まれている。 この場合、参照符号Fにより、両方の検査結果における測定値のパラメータに 関する分布が描かれている。ここでFは、製造のばらつきに対する尺度を成す。 分布Fはこの実施例ではゼロを中心に対称的に配置されている。しかし、必ずし もこのようでなくてもよい。判定ユニット5に対する決定的な尺度として相応の 限界値が書き込まれており、ここでUSGは目標下限値を表し、OSGは目標上 限値を表す。 製品試験にあたり、試験装置2,3において測定された値Xiが構造規則 USG≦Xi≦OSG を満たしているか否かを調べる必要がある。 しかしそのつどの測定には誤差も含まれているので、一定の測定許容範囲Vを 採用する必要がある。このため通常、測定機器のメーカ情報が考慮される。本発 明による方法によれば、測定許容範囲の統計的な算出において測定値から求めら れた測定方式の分布Fや品質目標が考慮される。測定方式の上記の分布Fを、以 下では測定方式の性能とも称する。ここで条件 USG+V≦Xi≦OSG−V が満たされているか否かを調べる必要がある。 測定エラ−Xiが正規分布であり、品質目標が最大誤差成分pmax(たとえば1 ppm)であるか超過成分であるならば、測定許容範囲Vは標準正規分布の分位 から v=σM・|Φ-1(0.5・pmax)| となる。 このため図2には別の分布Fδも書き込まれており、これは試験装置2,3に おける測定過程の分散を表す。測定過程の分散Fδから測定許容範囲Vを求める ことができる。 σMは特別な測定手段検査によりあるいはデルタコントロールカードにより得 られ、標準偏差から計算される。 デルタコントロールカードを用いた安定性検査にあたり、試験装置により求め られた試験結果が前の部分で規定されたテストリミット値USG+VおよびOS G−Vと比較され、これにより製品エラーが識別され、このようにしてエラーの ある製品を試験手段の誤差を考慮しながら適正に除外することができる。試験装 置において精度ないし信頼性の偏差が生じているか否かは、この時点ではわから ない。この理由から、最初の試験とは異なる電流源または電圧源および試験経路 を用いて、同じ試験装置による別の試験結果が求めら れる。そして両方の試験結果を比較することにより、製品におけるエラーまたは 試験装置における偏差を明確に識別することができる。 今日の試験装置2,3は複数の同一の電流/電圧源を装備しているので、この ような方法は汎用的であるし、付加的にコストをかけずに適用できる。 試験装置2,3に適切な自動較正装置を設けることができ、この自動較正装置 は判定ユニット5の信号Nにより起動される。選択的に判定ユニット5の信号N を、たとえば特定の個数のエラーメッセージが発生したときに、つまりテストリ ミットOSG+Vよりも大きいかまたはテストリミットUSG−Vよりも小さい 差値δが発生したときに、起動させることも可能である。後置接続された統計的 評価装置4はたとえばマイクロプロセッサとすることができる。この種の較正装 置はたとえばn≧1の個数後に起動させることができる。 図3にはテストすべき半導体素子1が描かれており、これは適切な案内装置( 図示せず)および走査装置(図示せず)を介して試験ステーションと接続されて いる。なお、半導体素子の代わりに、1つまたは複数のパラメータに基づきテス トすべき特性をもつあらゆる任意の製品を用いることができるのはいうまでもな い。 試験ステーションは、ドライバユニットA1と測定 ユニットA2を有している。ドライバユニットA1は2つのドライバA1−1, A1−2から成る。測定ユニットA2は2つの測定機器A2−1,A2−2から 成る。この場合、ドライバユニットA1−1と測定機器A2−1は、先に述べた 第1の試験装置2を成す。また、ドライバユニットA2−1と測定機器A2−2 は、第2の試験装置3を成す。2つよりも多くのドライバを、同じ個数の測定機 器とともに用いることも考えられる。 ドライバA1−1により、半導体素子1は第1の入力信号In1によって初期 化される。半導体素子の出力側には第1の出力信号X1が発生し、これは対応す る測定機器A2−1によって読み出され、試験結果X1とされる。ドライバドラ イバユニットA1における第2のドライバA1−2も第1のドライバA1−1と 同様、第2の入力信号In2によって半導体素子1を初期化し、そのようにして 試験結果X2を生じさせ、これは測定ユニットA2における第2の測定機器A2 −2によって読み出される。 ここで本発明において基本的なことは、入力結合される入力信号In1,In 2は互いに独立していることである。したがって互いに無関係な2つの出力信号 X1,X2を、測定信号として出力結合することができる。 切換ルーチンを用いてこの試験プロセスを反復させ ることができる。半導体素子1のさらに別の接続端子において適切な測定を行う ことで、さらに別のパラメータについてテストすることもできる。 図4には、図3に示した本発明による試験ステーションのフローチャートが描 かれている。図4のフローチャートの場合には、ドライバA1−2と測定機器A 2−2が用いられる。 両方の測定機器により求められた試験結果は、互いに減算される。そのように して求められた差値δ=X1−X2は、判定ルーチンを経てクリティカルなコン トロールリミットUKL,OKLについて調べられる。 差値がこれらのコントロールリミットUKL,OKLを上回ったか下回った場 合、そのことがシステムヘ通報され、規定された補正処理が導入される。 これによってたとえば、ドライバユニットと測定ユニットの診断または再較正 を行わせることができ、あるいは製品検査を引き続き進ませることができる。ま た、図示されていない計算ユニットにより、収集されたデータを統計的に評価す ることができるし(デルタコントロールカードを用いた安定性監視)、さらに上 述の診断/再較正を所定の統計値になってからはじめて導入することができる。 統計的コントロールリミットの作成のため、k個の測定をまえもって行うこと が必要である: δ1=X11−X21;δ2=X12−X22・・・;δk ここでδx=X1x−X2x(ただしx=1〜k)は両方の測定の差値である。δ は分布関数Fδによる確率変数も表すし、その実現も表す。 正規分布の場合、 δ〜N(μδ;σδ) であり、ここでパラメータμδとσδはそれぞれ算術平均と標準偏差に対応し、 見積もられる。 測定方式の性能のほかにテスト方式の安定性もオンラインで監視できる。 以下の判定基準のうち少なくとも1つが満たされていると、試験方法の安定性 はもはや得られない。実践では個々の事例ごとに、どの判定基準が適用されるの かを調べる必要がある。 1)差値δが下方のコントロールラインUKLよりも小さい場合または上方の上 方のコントロールラインOKLよりも大きい場合、すなわちδ<UKLであるか またはδ>OKLである場合、システムは不安定である。 コントロールリミットUKLまたはOKLは、有意水準αの関数である逆の分 布関数Fδにより決定される。コントロールリミットUKLまたはOKLについ て、 が成り立つ。 2)たとえ値がコントロールリミットUKL,OKL外になくても、m個の順次 連続するδが中央線の片側に位置していれば、システムは不安定である(いわゆ るRUN)。この場合、mは 2・0.5m≦α から求めることができる。 3)トレンドが存在している場合、システムは不安定である。この場合、2つの 択一的な可能性がある。 3a)m個の順次連続する差値δが連続的に上昇または下降している。ここでm は により求められる。 3b)m個の順次連続するポイントにより定められた回帰グレードが求められ、 上昇が有意に0とは異なるか否かが調べられる(統計的テスト)。 上述の条件のうちの1つが満たされれば、一連の補正措置が導入され、たとえ ば試験システムの較正または診断などが行われ、それらは試験システムにより自 動的に導入される。 本発明による方法は、テストすべきパラメータすべてについて実行される。し たがって試験ステーションは、テストすべきパラメータごとに2重に構成する必 要がある。試験装置2,3の品質に対し決定的な役割を果たす統計値を求めるた め、計算すべき以下の特性 値Cgk,Cgを利用することができる。これら両方の特性値Cg,Cgkは試 験ステーション仝体の性能を表す。 この場合、1つのロットまたはレポート期間におけるx=1−x個のそれぞれ 異なる測定値 δ1=X11−X21;δ2=X12−X22・・・,δX が存在する。これから分布関数Fδが求められる。これから、性能(ゲージ・ケ イパビリティ)に関する以下の両方の特性値CgおよびCgkが求められる。 gk=Minimum(Cgo;Cgu) ここでΔ=0.25でありα=0.0027である。 また、CgoとCgu この場合、性能値は、対応するプロセス性能値CgおよびCgkの品質目標に 達しなければならない。 本発明によるテスト手法によれば、テスト精度により良好と判定されて市場に 供給されるエラーのある素子の分量が所定の品質目標を上回らないよう、目標限 界値が求められる。 たとえば所定のタイムインターバルで試験システムを較正するような従来の方 式は、試験手段の性能のそのつどの一瞬の記録しか得られない。これによれば、 そのようなタイムインターバルとタイムインターバルの間にテスタが指定範囲外 で動作するようなことを、排除できない。本発明の方法によれば、システムに起 因する測定エラーの状況で場合によっては機能していると評価されたエラーのあ る素子が市場に供給されてしまうのが回避されるのと同様、暫定的に粗悪品とし てテストされる製品が繰り返しテストされるようなことも避けられる。このよう にして品質目標を保証することができ、コストのかかる再測定や逆に戻すアクシ ョンを最初から避けることができる。しかも試験時間が短くなり、試験コストも 低減される。また、試験システムの試験性能が著しく高められる。 請求の範囲 1.複数の同じ形式の製品(1)に対しその完成後に 一連の測定を実施するた めの試験方法において、 a)第1の製品(1)における第1のパラメータを、第1の試験装置(2)に より第1の入力信号(In1)を用いてテストし、第1の試験結果(X1)を生 じさせるステップと、 b)前記の第1の製品における第1のパラメータを、第2の試験装置(3)に より前記第1の入力信号(In1)とは無関係の第2の入力信号(In2)を用 いてテストし、第1の試験結果(X1)に依存しない第2の試験結果(X2)を 生じさせるステップと、 c)両方の試験装置(2,3)により求められた試験結果(X1,X2)の差 値(δ)を計算するステップと、 d)求められた試験結果(X1,X2)およびそれから算出された差値(δ) を、以前にテストされた製品(1)の同じ形式の一連の測定により得られた先行 して求められたデータとともに、コンピュータ支援により統計的に評価するステ ップと、 e)前記差値(δ)が第1の許容範囲の外にあれば、エラーメッセージ(N) を送出させるステップと、 f)前記のステップa)〜e)を少なくとも1つの別のパラメータについて繰 り返すステップ、 を有することを特徴とする、製品の試験方法。 2.前記試験装置(2,3)の品質が第2の許容範囲外にあればエラーメッセー ジ(N)を送出させる、請求項1記載の方法。 3.前記ステップa)はテストすべき製品について実行し、前記ステップb)は n番目の製品ごとにのみ実行し、ここでnはテストすべき製品(1)の総数以下 である、請求項1または2記載の方法。 4.所定数mのエラーメッセージが送出されると、試験装置(2,3)のうち少 なくとも1つの診断および/または再較正を行い、ここでm≧1である、請求項 1〜3のいずれか1項記載の方法。 5.請求項1〜4のいずれか1項記載の方法を実施するための試験ステーション において、 1つの製品(1)におけるテストすべきパラメータごとに少なくとも2つの 電流源または電圧源が設けられており、 コンピュータ支援による評価ユニット(4)が設けられており、該評価ユニ ット(4)は、求められた試験結果(X1,X2)から差値(δ)を算出し、該 差値(δ)の分布から測定エラー分布の統計的解析を行うことを特徴とする、 試験ステーション。 6.少なくとも2つの同一の試験装置(2,3)が設けられている、請求項5記 載の試験ステーション。 7.ただ1つの試験装置(2)が設けられており、該試験装置(2)において障 害を受けやすいユニットはそれぞれ2重に構成されていて、第1の試験プロセス 中は第1のユニットが起動され、第2の試験プロセス中は第2のユニットが起動 される、請求項5記載の試験ステーション。 8.請求項5〜7のいずれか1項記載の試験装置において、 コンピュータ支援される前記の評価ユニット(4)は許容範囲をを求めるた めの手段を有することを特徴とする試験装置。 9.請求項5〜8のいずれか1項記載の試験装置において、 統計的な測定エラー分布から許容範囲を求めることを特徴とする試験装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルートヴィッヒ ピルクル ドイツ連邦共和国 D―93138 ラッパー スドルフ ドクトル―マルティン―ルター ―シュトラーセ 2 (72)発明者 トーマス ヴァーグナー ドイツ連邦共和国 D―82008 ウンター ハッヒング ビーベルガー シュトラーセ 13 アー (72)発明者 ペーター ヴォイタラ ドイツ連邦共和国 D―85465 ランゲン プライジング アム ホルツ 2 (72)発明者 フランツ シュテーゲラー ドイツ連邦共和国 D―93051 レーゲン スブルク クリームヒルトシュトラーセ 4 アー (72)発明者 オットー フォゲンライター ドイツ連邦共和国 D―80939 ミュンヘ ン オーベルンドルファー シュトラーセ 4 (72)発明者 レオン マッセウス ドイツ連邦共和国 D―80809 ミュンヘ ン ヘレーネ―マイヤー―リング 14 (72)発明者 メー―モイ ヤプ マレーシア国 75300 マラッカ イルン トゥン ペラーク 42―1 (72)発明者 ヴァルター ユリ ドイツ連邦共和国 D―81539 ミュンヘ ン ヴァイセンゼーシュトラーセ 87 (72)発明者 フレッド レーン アメリカ合衆国 95307 カリフォルニア シービー レス レッド ホーブン レ ーン 3805 (72)発明者 ツン スティーヴン アメリカ合衆国 94560 カリフォルニア ネノーク ポートレゾ ドライヴ 39644 (72)発明者 ギャリー キノシタ アメリカ合衆国 95050 カリフォルニア サンタクララ ラムケ プレイス 2417 (72)発明者 ライナー シュレーダー ドイツ連邦共和国 D―75365 カルフ ゲルハルト―ハウプトマン―シュトラーセ 2 (72)発明者 ヴェルナー コルンマイヤー ドイツ連邦共和国 D―83043 バート アイブリング ガングホーファーシュトラ ーセ 8

Claims (1)

  1. 【特許請求の範囲】 1.製品たとえば製造ラインにより完成した後の製品の試験方法において、 a)第1の製品における第1のパラメータを、第1の試験装置(2)により第 1の入力信号(In1)を用いてテストし、第1の試験結果(X1)を生じさせ るステップと、 b)前記の第1の製品における第1のパラメータを、第2の試験装置(3)に より前記第1の入力信号(In1)とは無関係の第2の入力信号(In2)を用 いてテストし、第1の試験結果(X1)に依存しない第2の試験結果(X2)を 生じさせるステップと、 c)各試験装置(2,3)により求められた試験結果(X1,X2)の差値( ΔX)を求めるステップと、 d)該差値(ΔX)から前記試験装置(2,3)の品質を求めるステップと、 e)前記試験装置(2,3)の品質が所定の値とは異なっていれば、エラーメ ッセージ(N)を送出させるステップと、 f)前記のステップa)〜e)を少なくとも1つの別のパラメータについて繰 り返すステップ、 を有することを特徴とする、製品の試験方法。 2.ステップa)はテストすべき製品について実行し、ステップb)はn番目の 製品ごとにのみ実行し、ここでn≦[テストすべき製品の総数]である、請求項 1記載の方法。 3.所定数mのエラーメッセージが送出されると試験装置(2,3)の診断/再 較正を行い、ここでm≧1である、請求項1または2記載の方法。 4.請求項1〜3のいずれか1項記載の方法を実施するための装置において、 テストすべきパラメータごとに少なくとも2つの試験源を有する試験ステー ションと、差値(ΔX)と統計値を求める評価ユニット(4)が設けられている ことを特徴とする装置。 5.前記試験ステーションはそれぞれ2つの同一の試験装置(2,3)を有する 、請求項4記載の装置。 6.前記試験ステーションは試験装置(2)を有しており、該試験装置(2)に おいて障害を受けやすいユニットはそれぞれ2重に構成されていて、第1の試験 プロセス中は第1のユニットが起動され、第2の試験プロセス中は第2のユニッ トが起動される、請求項4記載の装置。 7.請求項4〜6のいずれか1項記載の方法を実施するための装置において、 前記評価ユニット(4)に測定調整幅を求めるための手段が設けられている ことを特徴とする装置。 8.請求項4〜7のいずれか1項記載の方法を実施するための装置において、 統計的な測定エラー分布に基づき測定調整幅を求めることを特徴とする装置 。
JP10505634A 1996-07-24 1997-07-21 試験方法および該試験方法を実施するための試験ステーション Expired - Fee Related JP3102498B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19629915 1996-07-24
DE19629915.2 1996-07-24
PCT/EP1997/003911 WO1998003879A1 (de) 1996-07-24 1997-07-21 Verfahren zum testen eines produktes und vorrichtung zum durchführen des verfahrens

Publications (2)

Publication Number Publication Date
JP2000501192A true JP2000501192A (ja) 2000-02-02
JP3102498B2 JP3102498B2 (ja) 2000-10-23

Family

ID=7800732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10505634A Expired - Fee Related JP3102498B2 (ja) 1996-07-24 1997-07-21 試験方法および該試験方法を実施するための試験ステーション

Country Status (5)

Country Link
US (1) US6154712A (ja)
EP (1) EP0914617B1 (ja)
JP (1) JP3102498B2 (ja)
DE (1) DE59712306D1 (ja)
WO (1) WO1998003879A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI112546B (fi) * 1999-12-07 2003-12-15 Jot Automation Oy Menetelmä elektroniikkatuotteen testaamiseksi, menetelmä elektroniikkatuotteeseen toimenpiteiden kohdistamiseksi ja tuotepaletti
JP4328063B2 (ja) * 2002-06-28 2009-09-09 村田機械株式会社 機器診断装置及び被診断装置
DE10328719B4 (de) 2003-06-25 2007-02-01 Infineon Technologies Ag Verfahren zum Testen von elektronischen Bauteilen
US8428909B2 (en) 2007-09-20 2013-04-23 Siemens Industry, Inc. Use of statistics to determine calibration of instruments
DE102009023424A1 (de) * 2009-05-18 2010-12-02 Bus Elektronik Gmbh & Co. Kg Verfahren und Vorrichtung zur Qualitätsprüfung von elektrischen, elektronischen und/oder mechanischen Komponenten
CN103675487B (zh) * 2012-08-30 2016-03-30 珠海格力电器股份有限公司 空调器电气安全测试的生产线
US9530122B1 (en) * 2012-12-19 2016-12-27 Amazon Technologies, Inc. Product defect diagnostic processing
CN103809059B (zh) * 2014-01-29 2017-04-05 中国神华能源股份有限公司 一种信号检测方法与装置
CN113534033A (zh) * 2020-04-21 2021-10-22 圣邦微电子(北京)股份有限公司 测试机台的校准方法及校准***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4022954A1 (de) * 1990-07-19 1992-01-23 Bodenseewerk Geraetetech Fehlerdetektor bei redundant vorgesehenen signalgebern
FR2694635B1 (fr) * 1992-08-06 1994-09-09 Alsthom Gec Dispositif de détection de défaillance dans une chaîne de mesure n-phasée dotée d'une redondance d'ordre 2.

Also Published As

Publication number Publication date
EP0914617A1 (de) 1999-05-12
EP0914617B1 (de) 2005-05-11
US6154712A (en) 2000-11-28
WO1998003879A1 (de) 1998-01-29
DE59712306D1 (de) 2005-06-16
JP3102498B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
US9322871B2 (en) Current measurement circuit and method of diagnosing faults in same
US7096140B2 (en) Test system, test method and test program for an integrated circuit by IDDQ testing
JP2000501192A (ja) 試験方法および該試験方法を実施するための試験ステーション
JP2020527228A (ja) コンタクタコイル電流を用いたコンタクタ寿命診断システムおよび方法
JP2000206176A (ja) バ―イン装置
JP4706316B2 (ja) タイヤ試験装置およびタイヤ試験方法
JP2000171529A (ja) 回路欠陥検出システム及び回路欠陥検出方法
US6446231B1 (en) Method for testing a semiconductor integrated circuit when a difference between max current and min current exceeds a threshold value
US7557598B2 (en) Method of inspecting quiescent power supply current in semiconductor integrated circuit and device for executing the method
US5654632A (en) Method for inspecting semiconductor devices on a wafer
US7382141B2 (en) Testing a batch of electrical components
JP3045111B2 (ja) Lsi不良自動解析装置及びその解析方法並びにその方法をコンピュータに実行させるためのプログラムを記憶した記憶媒体
KR20060022287A (ko) 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체
JP2000321327A (ja) 半導体装置の検査装置及び半導体装置の検査方法
JP4858216B2 (ja) 半導体試験装置
JP2008503713A (ja) 1または複数の物理パラメータの監視方法及び同監視方法を用いた燃料電池
JP2800755B2 (ja) Cmos集積回路の故障診断装置及び診断方法
US20040006731A1 (en) Method for detecting faults in electronic devices, based on quiescent current measurements
Roehr Measurement ratio testing for improved quality and outlier detection
EP1367403A2 (en) A method for detecting faults in electronic devices, based on quiescent current measurements
JP4227815B2 (ja) 半導体集積回路装置およびその検査方法
JPH11237449A (ja) 多重故障を有するcmoslsiにおける故障ブロックの特定化方法
JPH04355382A (ja) 集積回路の検査装置および検査方法
JP3168813B2 (ja) 半導体集積回路試験装置
JPS62223676A (ja) 論理lsiの逆論理診断方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees