JP2000353810A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴを用いた半導体装置において、ＴＦＴ
中の汚染不純物を低減し、信頼性のあるＴＦＴを得るこ
とを課題とする。 【解決手段】 ＴＦＴの被膜界面に存在する汚染不純物
１５５をフッ素を含有する溶液を用いて除去することに
より、信頼性のあるＴＦＴを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
結晶質半導体膜を用いた薄膜トランジスタ（ThinFilm T
ransistor：ＴＦＴ）等の半導体装置及びその作製方法
に関するものである。本発明の半導体装置は、薄膜トラ
ンジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけ
でなく、これら絶縁ゲート型トランジスタで構成された
半導体回路（マイクロプロセッサ、信号処理回路または
高周波回路等）を有する液晶表示装置、ＥＬ表示装置、
ＥＣ表示装置又はイメージセンサ等をも含むものであ
る。加えて、本発明の半導体装置は、これらの表示装置
を搭載したビデオカメラ、デジタルカメラ、プロジェク
ター、ゴーグルディスプレイ、カーナビゲーション、パ
ーソナルコンピュータ又は携帯情報端末等の電子機器を
も含むものである。

【０００２】

【従来の技術】現在、半導体膜を用いた半導体素子とし
て薄膜トランジスタ（ＴＦＴ）が各種集積回路に用いら
れており、特にアクティブマトリクス型液晶表示装置の
画素部のスイッチング素子として用いられている。更
に、ＴＦＴの高移動度化に伴って、画素部を駆動するド
ライバ回路の素子としても用いられている。ドライバ回
路に用いられる半導体膜としては、非晶質半導体膜より
も移動度の高い、結晶質半導体膜を用いることが必要で
ある。この結晶質半導体膜（結晶性半導体膜ともいう）
は多結晶半導体膜、ポリシリコン膜、微結晶半導体膜等
と呼ばれている。

【０００３】ＴＦＴを評価する際、最も重要視されるの
は信頼性である。信頼性の問題の中で最大のものは可動
イオンであるアルカリ金属（１属元素）、おもにナトリ
ウム（Ｎａ）の混入であった。Ｎａが正に帯電し、被膜
中をイオンとして動きまわることによりＶthが変動する
現象として見出され、ＴＦＴの実用化を阻止していた。
このような不純物（以下、ＮａのようなＴＦＴの信頼性
を低下させる不純物を本明細書では汚染不純物という）
としては、アルカリ金属（１属元素）やアルカリ土類金
属（２属元素）、例えばナトリウ（Ｎａ）、カリウム
（Ｋ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、
バリウム（Ｂａ）が挙げられる。これら汚染不純物の低
減が信頼性のあるＴＦＴ作製に必要不可欠であった。と
ころが汚染不純物は、大気やボンベなどの気相、ガラス
基板、スパッタリング装置などの製造装置等、様々な汚
染源からＴＦＴに混入する。特に、ガラス基板からの汚
染は深刻な問題であり、Ｎａの組成を０．１％以下に低
減したガラス基板を用いてもこの信頼性の問題は解決さ
れなかった。そのため、基板上に窒化珪素膜等のブロッ
キング膜を形成して、ガラス基板に含有されている汚染
不純物の拡散を防止し、信頼性の低下を防止していた。

【０００４】

【発明が解決しようとする課題】ところがＴＦＴ中の汚
染不純物の濃度を分析した結果、ＴＦＴを構成する被膜
界面の汚染不純物濃度が５×１０¹⁶atoms/cm³ 〜５×１
０¹⁹atoms/cm³ と被膜中の汚染不純物濃度（一般に１×
１０¹⁶atoms/cm³ 以下）に比べて高く、ＴＦＴの信頼性
を低下させていることが判明した。特に半導体膜とそれ
に接する絶縁膜（ゲート絶縁膜として機能する絶縁膜
（以下ゲート絶縁膜という）、ブロッキング膜として機
能する絶縁膜、又は層間絶縁膜）との界面、又はゲート
絶縁膜とそれに接する被膜（半導体膜、ゲート配線（本
明細書ではゲート電極を含むものとする）、層間絶縁膜
など）との界面に汚染不純物が存在することは、ＴＦＴ
の信頼性を損ねる大きな要因となった。

【０００５】なお、本明細書における不純物濃度は質量
２次イオン分析（以下ＳＩＭＳ分析という）により深さ
方向の分析を行って測定された濃度とする。ＳＩＭＳ分
析は、１次イオンを試料に照射してその表面及び数Åの
深さから放出される２次イオンの質量分析を行う方法で
あり、検出感度が高く、微小領域の分析が可能であると
いう特徴を有する。ただし、ＳＩＭＳ分析は１次イオン
の電流密度を上げて表面をスパッタしながら分析を行う
ため、深さ方向に対する分解能には限界がある。従って
被膜界面の元素濃度の測定を正確に行うことは困難であ
り、実際には第１の被膜とそれに接する第２の被膜を連
続的にＳＩＭＳ分析し、第１の被膜と第２の被膜の界面
及びその近傍（数Å）に相当する元素濃度が測定され
る。本明細書においては、第１の被膜と第２の被膜の界
面及びその近傍（数Å）に相当する元素濃度を、第１の
被膜と第２の被膜界面の元素濃度としている。

【０００６】例えば、ゲート配線とゲート絶縁膜の界面
にナトリウム（Ｎａ）が存在する例を図４〜図６に示
す。図４、図５はＴＦＴのＳＩＭＳ分析結果を示したも
ので、ＢＴ（Bias Temperature ：電圧を加えながら加
熱する）処理前のＳＩＭＳ分析結果を図４に、ＢＴ処理
後のＳＩＭＳ分析結果を図５に示す。なお、図４、図５
におけるＮａの検出下限あるいはバックグラウンドレベ
ルは約１×１０¹⁵ atoms/cm³ である。

【０００７】図４（ＢＴ処理前）ではＮａの存在を示す
ピークは１つだけ観測された。それはゲート配線とゲー
ト絶縁膜の界面及びその近傍に相当する位置に見られる
ピークＡである。ところがＢＴ処理後は図５に示すよう
にＮａの存在を示すピークが２つ観測された。１つのピ
ークは図４（ＢＴ処理前）にも示されていたゲート配線
とゲート絶縁膜の界面及びその近傍に相当する位置に見
られるピークＡであるが、もう１つのピークは図４（Ｂ
Ｔ処理前）では観測されていなかったゲート絶縁膜と半
導体膜の界面及びその近傍に相当する位置に見られるピ
ークＢである。このように図４、図５から、ＢＴ処理に
よりＮａがゲート絶縁膜中を移動していることがわかっ
た。その結果、ｎチャネル型ＴＦＴ（図６（Ａ）に示
す）、Ｐチャネル型ＴＦＴ（図６（Ｂ）に示す）共にＢ
Ｔ処理前（実線）とＢＴ処理後（破線）でＩＤ−ＶＧ特
性に変化が見られた。これはＴＦＴの特性を評価するパ
ラメーターの１つであるしきい値電圧（Ｖth）の変動を
示し、ＴＦＴの信頼性が損なわれている結果を示すもの
である。

【０００８】そこで、本発明は、ＴＦＴを構成する被膜
中だけでなく、その被膜界面の汚染不純物濃度をＴＦＴ
の信頼性に影響を及ぼさない程度にまで低減することを
課題とする。そしてＴＦＴの信頼性の向上を図り、安
価、大画面、高性能な半導体装置を形成することを課題
とする。

【０００９】なお本発明の上記課題は、連続成膜されて
ない被膜界面に関する課題であって、連続成膜された被
膜界面に関する課題ではない。なぜならば、連続成膜さ
れた被膜と被膜の界面には基本的に汚染不純物が混入せ
ず、被膜界面の汚染不純物濃度を被膜中の汚染不純物濃
度と同程度に低濃度とすることができるからである。し
かしながら連続成膜は連続成膜装置を用いて行わなけれ
ばならず、容易にできることではない。本発明は連続成
膜装置を用いず容易に被膜界面の汚染不純物濃度を低減
することを課題とする。更に、本発明は連続成膜するこ
とができない被膜界面の汚染不純物濃度を低減すること
を課題とする。実際、非晶質半導体膜上に絶縁膜が存在
するとアニールによる非晶質半導体膜の結晶化が困難な
ため、半導体膜上に絶縁膜がない状態で結晶化が行われ
ている。従って、半導体膜とそれに接して形成される絶
縁膜界面の汚染不純物低減を目的として本発明を適用す
ることができる。更に、ゲート絶縁膜とゲート配線は一
般に連続成膜されておらず、絶縁膜とゲート配線界面の
汚染不純物低減を目的として本発明を適用することがで
きる。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１の被膜形成後、第１の被膜上に第２
の被膜を形成する前に、第１の被膜表面の汚染不純物を
除去し、その後表面の汚染不純物が除去された第１の被
膜上に迅速に第２の被膜を形成することを特徴とする。
換言すると、第１の被膜を形成する工程と、前記第１の
被膜表面の汚染不純物を除去する工程と、汚染不純物が
除去された第１の被膜に接して第２の被膜を形成する工
程と、を有することを特徴とする。

【００１１】上記構成において、第１の被膜表面の汚染
不純物の除去はエッチング溶液としてフッ素を含有する
酸性溶液を用い、第１の被膜表面を極薄く（５nm以下）
エッチングすることにより行う。極薄くエッチングする
手段としては、スピン装置（スピンエッチャー）を用い
て基板をスピンさせ、被膜表面に接触させたエッチング
溶液を飛散させる手段（スピンエッチング、スピンエッ
チともいう）を用いることが有効である。

【００１２】フッ素を含有する酸性溶液としては、Ｎａ
の組成が規格で０．５ppb 以下、実際の分析では０．０
５ppb 以下のフッ酸、希フッ酸、フッ化アンモニウム、
バッファードフッ酸（フッ酸とフッ化アンモニウムの混
合溶液、以下ＢＨＦという）、フッ酸と過酸化水素水の
混合溶液（ＦＰＭ）、フッ化水素アンモニウム（ＮＨ ₄
ＨＦ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）
を１５．４％含む混合溶液（ステラケミファ社製、商品
名ＬＡＬ５００）等を用いることができる。このように
フッ素を含有する酸性溶液を用いて被膜表面の汚染不純
物を除去した場合、その被膜表面に微量のフッ素元素が
存在していると考えられるが、フッ素元素はアルカリ
（土類）金属と異なり可動性元素ではないので、特にＴ
ＦＴ特性に与える影響は見られない。

【００１３】上記構成により作製された半導体装置の被
膜界面における汚染不純物濃度は前記被膜中の汚染不純
物濃度のノイズレベル内にあり、前記被膜中の汚染不純
物濃度とほぼ同じ濃度とみなすことができる。被膜中の
ナトリウム濃度はブロッキング膜により低く抑えられ、
ＳＩＭＳ分析において２×１０¹⁶atoms/c m³ 以下、条
件によってはノイズを考慮した現時点での検出下限以下
である１×１０¹⁶atoms/cm³ 以下とすることができる。
そして本発明により半導体装置の被膜界面における汚染
不純物濃度を被膜中の汚染不純物濃度とほぼ同じ２×１
０¹⁶atoms/cm³以下、条件によってはノイズを考慮した
現時点での検出下限以下である１×１０ ¹⁶atoms/cm³ 以
下とすることができる。なお、上記構成においてはフッ
素を含有する酸性溶液により被膜表面の汚染不純物を除
去した場合を示したが、被膜表面の汚染不純物を除去で
きる他の酸性溶液や有機溶剤を用いることもできる。

【００１４】従って、本発明の半導体装置は、第１の被
膜と、前記第１の被膜に接して設けられた第２の被膜と
を有し、前記第１の被膜と前記第２の被膜の界面におけ
る汚染不純物濃度は２×１０¹⁶atoms/cm³ 以下であるこ
とを特徴とする。

【００１５】また、本発明の半導体装置は、第１の被膜
と、前記第１の被膜に接して設けられた第２の被膜とを
有し、前記第１の被膜中の汚染不純物濃度と前記第２の
被膜中の汚染不純物濃度と前記第１の被膜と前記第２の
被膜の界面における汚染不純物濃度は２×１０¹⁶atoms/
cm³ 以下であることを特徴とする。

【００１６】上記構成において、前記第１の被膜と第２
の被膜は、結晶質半導体膜と前記結晶質半導体膜に接す
る絶縁膜であることを特徴とする。

【００１７】また、上記構成において、前記第１の被膜
と第２の被膜は、ゲート絶縁膜として機能する絶縁膜と
前記絶縁膜に接するゲート配線であることを特徴とす
る。

【００１８】ゲート絶縁膜とゲート配線界面の汚染不純
物除去を行ったＳＩＭＳ分析結果の例を図７に示す。図
７のゲート絶縁膜とゲート配線界面には、Ｎａの存在を
示すピークＡが確認されるが、その濃度は１×１０¹⁶at
oms/cm³ 〜２×１０¹⁶atoms/cm³ とかなり低減されてい
ることがわかる。なお、図７におけるＮａの検出下限あ
るいはバックグラウンドレベルは約２×１０¹⁴atoms/cm
³ である。

【００１９】本発明の構成とすると、被膜界面の汚染不
純物濃度を低減できるので、ＳＩＭＳ分析における汚染
不純物濃度を２×１０¹⁶atoms ／ｃｍ³ 以下とでき、条
件によってはノイズを考慮した現時点での検出下限以下
である１×１０^{1 6}atoms ／ｃｍ³ 以下とすることがで
きる。従って、ＴＦＴ特性のばらつきを小さくできＴＦ
Ｔの信頼性を向上させることができる。

【００２０】本構成において汚染不純物とは、１族元素
又は２族元素から選択された１元素又は複数元素からな
るものを言う。特にNa、K 、Mg、Ca、Baから選択された
１元素又は複数元素からなるものを言う。特にNaを言
う。

【００２１】また、本構成における被膜とは、プラズマ
ＣＶＤ法、熱ＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパ
ッタリング法、熱酸化法、陽極酸化法等、あらゆる形成
手段を用いて形成された被膜をいう。

【００２２】なお、基板としてガラス基板を用い、フッ
素を含有する酸性溶液（フッ酸、希フッ酸など）の中に
基板を浸して被膜表面をエッチング処理する場合には、
わずかではあるがガラス基板が腐食されてガラス基板中
の汚染不純物が酸性溶液中に混入し酸性溶液が汚染され
る。この汚染された酸性溶液にＴＦＴを構成する被膜表
面が接触すると、汚染の原因となり問題であった。そこ
で本発明はガラス基板を用いる場合、エッチングを酸性
溶液の中に浸して行うのではなく、スピン装置（スピン
エッチャー）を用いて基板をスピンさせ、被膜表面に接
触させた酸性溶液を飛散させる手段（スピンエッチン
グ、スピンエッチともいう）を用いることによって被膜
表面の汚染不純物除去を行った。スピンエッチングを用
いると汚染された酸性溶液をＴＦＴを構成する被膜表面
に接触させることなくエッチングできる。なおスピンエ
ッチングを必ずしも用いなければならないわけではな
い。例えばエッチング溶液が一定方向に流れるような手
段を用いることによって、被膜表面を汚染することなく
被膜表面の汚染不純物を除去することも可能である。ま
た、ガラス基板の表面、裏面、側面の全てを耐酸性を有
する被膜で覆ってしまうことで、酸性溶液による基板の
腐食を防止し、基板中の汚染不純物により酸性溶液が汚
染されることを防止することも可能である。

【００２３】

【発明の実施の形態】以下に本発明の実施の形態を説明
するが、特にこれらに限定されないことは勿論である。

【００２４】［実施の形態１］本発明の実施の形態を図
１〜図３により説明する。ここでは、ｎチャネル型ＴＦ
Ｔとｐチャネル型ＴＦＴを同一基板上に作製し、ＣＭＯ
Ｓ回路の基本構成であるインバータ回路を形成する実施
の形態について説明する。

【００２５】基板１０１はガラス基板、プラスチック基
板、セラミックス基板などを用いることができる。ま
た、酸化シリコン膜や窒化シリコン膜などの絶縁膜を表
面に形成したシリコン基板やステンレスに代表される金
属基板を用いても良い。勿論、石英基板を用いることも
可能である。

【００２６】そして、基板１０１の少なくともＴＦＴが
形成される表面には、窒化珪素膜から成る下地膜１０２
と、酸化珪素膜から成る下地膜１０３が形成される。こ
れらの下地膜はプラズマＣＶＤ法やスパッタ法で形成さ
れるものであり、基板１０１からＴＦＴに有害な汚染不
純物が半導体膜へ拡散することを防ぐためにブロッキン
グ膜として設けてある。そのため、窒化珪素膜からなる
下地膜１０２を２０〜１００ｎｍ、代表的には５０ｎｍ
の厚さに形成し、さらに酸化珪素膜からなる下地膜１０
３を５０〜５００ｎｍ、代表的には１５０〜２００ｎｍ
の厚さに形成している。

【００２７】勿論、下地膜を窒化珪素膜からなる下地膜
１０２または、酸化珪素膜からなる下地膜１０３のどち
らか一方のみで形成したり、窒化酸化珪素膜などの他の
絶縁膜を形成しても良いが、本実施の形態ではＴＦＴの
信頼性を考慮して２層構造とした。

【００２８】下地膜１０３に接して形成される半導体膜
は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法など
の成膜法で形成される非晶質半導体膜を、レーザー結晶
化法や熱処理による固相成長法で結晶化された、結晶質
半導体膜を用いることが望ましい。また、前記成膜法で
形成される微結晶半導体膜を適用することも可能であ
る。ここで適用できる半導体材料は、シリコン（Ｓ
ｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマニウ
ム合金、炭化シリコンがあり、その他にガリウム砒素な
どの化合物半導体材料を用いることもできる。

【００２９】非晶質半導体膜１５０は１０〜１００ｎ
ｍ、代表的には５０ｎｍの厚さに形成される。非晶質半
導体膜１５０としては、非晶質半導体膜、微結晶を有す
る非晶質半導体膜、微結晶半導体膜を用いることができ
る。プラズマＣＶＤ法で形成される非晶質半導体膜には
１０〜４０atom％の割合で膜中に水素が含まれているの
で、結晶化の工程に先立って４００〜５００℃の熱処理
の工程を行い水素を膜中から脱離させて含有水素量を５
atom％以下としておくことが望ましい。また、非晶質半
導体膜をスパッタリング法や蒸着法などの他の方法で形
成しても良いが、膜中にナトリウム等のアルカリ金属が
混入しないように十分注意しなければならない。（図１
（Ａ））

【００３０】また、下地膜と非晶質半導体膜とは同じ成
膜法で形成可能であるので、下地膜１０２と下地膜１０
３と、さらに非晶質半導体膜１５０を連続形成すること
は好ましい。それぞれの膜を形成した後、その膜表面を
大気雰囲気に触れさせずに次の膜を形成することによ
り、膜界面の不純物汚染を防ぐことができる。その結
果、ＴＦＴの特性バラツキを発生させる要因の一つをな
くすことができる。なお、下地膜と半導体膜を連続成膜
しない場合は、下地膜表面の汚染不純物を除去してから
半導体膜を形成するとよい。

【００３１】非晶質半導体膜１５０を結晶化する工程
は、公知のレーザー結晶化技術または熱結晶化の技術を
用いれば良い。また、触媒元素を用いた熱結晶化の技術
により結晶質半導体膜を得ることもできる。さらに、触
媒元素を用いた熱結晶化の技術により形成された結晶質
半導体膜１５１に対してゲッタリングの工程を加えて、
前記触媒元素を除去すると優れたＴＦＴ特性を得ること
ができる。（図１（Ｂ））

【００３２】レーザー結晶化技術を用いる場合は、パル
ス発振型または連続発光型のエキシマレーザーや固体レ
ーザーであるＹＡＧレーザー、ＹＶＯ₄レーザー、ＹＬ
Ｆレーザー、ＹＡｌＯ₃レーザーを用いる。これら固体
レーザーはレーザーダイオード励起の方式を使用すると
高出力で高い繰り返し周波数を実現することができる。
ＹＡＧレーザー、ＹＶＯ₄レーザー、ＹＬＦレーザー、
ＹＡｌＯ₃レーザーはその第２高調波（５３２nm）、第
３高調波（３５５nm）、第４高調波（２６６nm）を用い
ることができる。大別すると、波長４００nm以上のレー
ザー光を照射した場合には光の侵入長との兼ね合いで半
導体膜の内部から加熱して結晶化することができる。一
方、波長４００nm以下では半導体膜の表面から加熱して
結晶化させることができる。いずれにしても、照射パル
ス数や照射エネルギー密度を適したものとして行う。

【００３３】これらのレーザーを用いる場合には、レー
ザー発振器から放射されたレーザー光を光学系で線状に
集光し半導体膜に照射する方法を用いるとよい。結晶化
の条件は実施者が適宣選択するものであるが、エキシマ
レーザーを用いる場合はパルス発振周波数３０Ｈｚと
し、レーザーエネルギー密度を１００〜４００mJ/cm
²(代表的には２００〜３００mJ/cm²)とする。また、Ｙ
ＡＧレーザーを用いる場合にはその第２高調波を用いパ
ルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギ
ー密度を３００〜６００mJ/cm²(代表的には３５０〜５
００mJ/cm²)とすると良い。そして幅１００〜１０００
μｍ、例えば４００μｍで線状に集光したレーザー光を
基板全面に渡って照射し、この時の線状レーザー光の重
ね合わせ率（オーバーラップ率）を８０〜９８％として
行う。

【００３４】結晶化工程により形成された結晶質半導体
膜１５１を、第１のフォトマスクを使用して、公知のパ
ターニング法によりレジストマスクを形成し、ドライエ
ッチング法により第１の島状半導体膜１０５と、第２の
島状半導体膜１０４を形成した。（図１（Ｃ））

【００３５】次に、第１の島状半導体膜１０５表面及び
第２の島状半導体膜１０４表面に存在する汚染不純物１
５５の除去を行った。汚染不純物１５５の除去は、スピ
ン装置（スピンエッチャー）を用いて基板を６００rpm
、１０秒スピンさせ、被膜表面に滴下して接触させた
フッ素を含有する酸性溶液を飛散させる手段（スピンエ
ッチング、スピンエッチともいう）を用いて行った。こ
こではフッ素を含有する酸性溶液としてフッ酸とフッ化
アンモニウムの混合比が体積比で１：５０のバッファー
ドフッ酸（ＢＨＦ）を用いた。スピンエッチングを用い
ることによって、極薄く被膜を除去することができ、か
つ汚染された酸性溶液による被膜表面の汚染を防止する
ことができる。なお、スピン装置の回転数や時間等の条
件は、基板面積、エッチング溶液濃度、被膜材料などに
よって適宜最適な条件を見つければよい。また、エッチ
ング溶液として１：５０ＢＨＦを用いたが、混合比の違
うＢＨＦやＦＰＭなどの他のフッ素を含有する酸性溶液
を用いることもできる。（図１（Ｄ））

【００３６】そして、汚染不純物１５５が除去された第
１の島状半導体膜１０５表面と第２の島状半導体膜１０
４表面に、酸化珪素または窒化珪素を主成分とするゲー
ト絶縁膜１０６を形成する。ゲート絶縁膜１０６は、プ
ラズマＣＶＤ法やスパッタ法で形成し、その厚さを１０
〜２００ｎｍ、好ましくは５０〜１５０ｎｍとして形成
する。なお、汚染不純物１５５の除去後速やかにゲート
絶縁膜を形成することにより、半導体膜１０４、１０５
とゲート絶縁膜１０６界面の汚染不純物の濃度を低く保
つことができ、２×１０¹⁶atoms ／ｃｍ³ 以下とするこ
とができる。（図１（Ｅ））

【００３７】次に、第２のフォトマスクにより、第２の
島状半導体膜１０４と、第１の島状半導体膜１０５のチ
ャネル形成領域を覆うレジストマスク１０７、１０８を
形成した。このとき、配線を形成する領域にもレジスト
マスク１０９を形成しておいても良い。

【００３８】そして、ｎ型を付与する不純物元素を添加
することにより第２の価電子制御用不純物領域を形成し
た。なお、本明細書では汚染不純物と区別するため、価
電子制御を目的としたｎ型又はｐ型の導電型を付与する
不純物を「価電子制御用不純物」という。また、ｎ型又
はｐ型の導電型を付与する不純物は意図的に添加された
ものなので、「添加不純物」といってもよい。結晶質半
導体材料に対してｎ型を付与する価電子制御用不純物元
素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン
（Ｓｂ）などが知られているが、ここではリンを価電子
制御用不純物元素として、フォスフィン（ＰＨ₃ ）を用
いたイオンドープ法で行った。この工程では、ゲート絶
縁膜１０６を通してその下の半導体膜にリンを添加する
ために、加速電圧は８０ｋｅＶと高めに設定した。半導
体膜に添加されるリンの濃度は、１×１０¹⁶〜１×１０
¹⁹atoms/cm³ の範囲にするのが好ましく、ここでは１×
１０¹⁸atoms/cm³ とした。そして、半導体膜にリンが添
加された領域１１０、１１１が形成された。ここで形成
された第２の価電子制御用不純物領域の一部は、ＬＤＤ
領域として機能するものである。( 図１（Ｆ）)

【００３９】次に、レジストマスクの除去を行った。レ
ジストマスクを除去するためには、アルカリ性の市販の
剥離液を用いても良いが、アッシング法を用いると効果
的であった。アッシング法は酸化雰囲気中でプラズマを
形成し、そこに硬化したレジストをさらして除去する方
法であるが、その雰囲気中に酸素の他に水蒸気を添加し
ておくと効果的であった。（図２（Ａ））

【００４０】次に、ゲート絶縁膜１０６表面の汚染不純
物１５６の除去を行った。汚染不純物の除去は、第１の
島状半導体膜１０５表面及び第２の島状半導体膜１０４
表面の汚染不純物除去と同様に、フッ素を含有する酸性
溶液としてＢＨＦを用いてスピンエッチングにより行
い、極薄く被膜を除去することができ、かつ汚染された
酸性溶液による被膜表面の汚染を防止した。ここでも、
エッチング溶液としてＦＰＭなどの他のフッ素を含有す
る酸性溶液を用いることもできる。（図２（Ｂ））

【００４１】そして、ゲート絶縁膜１０６表面の汚染不
純物１５６が除去されたゲート絶縁膜１０６に接して第
１の導電膜１１２を形成した。第１の導電膜１１２は、
Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする
導電性材料を用いて形成する。第１の導電膜１１２の厚
さは１０〜１００ｎｍ、好ましくは１５０〜４００ｎｍ
で形成すれば良い。なお、汚染不純物１５６の除去後速
やかに第１の導電膜１１２を形成することにより、ゲー
ト絶縁膜１０６と第１の導電膜１１２界面の汚染不純物
の濃度を低く保つことができ、２×１０¹⁶atoms ／ｃｍ
³ 以下とすることができる。（図２（Ｃ））

【００４２】その他、第１の導電膜としてＷＭｏ、Ｔａ
Ｎ、ＭｏＴａ、ＷＳｉx （x=2.4<X<2.7 ）などの化合物
材料を用いて形成することができる。

【００４３】Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの導電性材料
は、ＡｌやＣｕに比べ抵抗率が高いが、作製する回路の
面積との関係で、１００ｃｍ² 程度までならば問題なく
使用できる。

【００４４】次に、第３のフォトマスクによりレジスト
マスク１１３、１１４、１１５、１１６を形成した。レ
ジストマスク１１３は、ｐチャネル型ＴＦＴのゲート電
極を形成するためのものであり、レジストマスク１１
５、１１６は、ゲート配線およびゲートバスラインを形
成するためのものであった。また、レジストマスク１１
４は第１の島状半導体層の全面を覆って形成され、次の
工程において、価電子制御用不純物が添加されるのを阻
止するマスクとするために設けられた。

【００４５】第１の導電膜はドライエッチング法により
不要な部分が除去され、第２のゲート電極１１７と、ゲ
ート配線１１９と、ゲートバスライン１２０が形成され
た。ここで、エッチング後残渣が残っている場合にはア
ッシング処理すればよい。

【００４６】そして、レジストマスク１１３、１１４、
１１５、１１６をそのまま残して、ｐチャネル型ＴＦＴ
が形成される第２の島状半導体膜１０４の一部に、ｐ型
を付与する価電子制御用不純物元素を添加して第３の価
電子制御用不純物領域を形成する工程を行った。ｐ型を
付与する価電子制御用不純物元素としては、ボロン
（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、が
知られているが、ここではボロンをその価電子制御用不
純物元素として、ジボラン（Ｂ₂ Ｈ₆ ）を用いてイオン
ドープ法で添加した。ここでも加速電圧を８０ｋｅＶと
して、２×１０²⁰atoms/cm³ の濃度にボロンを添加し
た。そして、図２（Ｄ）に示すようにボロンが高濃度に
添加された第３の価電子制御用不純物領域１２１、１２
２が形成された。

【００４７】図２（Ｄ）で設けられたレジストマスクを
除去した後、第４のフォトマスクを用いてレジストマス
ク１２３、１２４、１２５を形成した。第４のフォトマ
スクはｎチャネル型ＴＦＴのゲート電極を形成するため
のものであり、ドライエッチング法により第１のゲート
電極１２６が形成された。このとき第１のゲート電極１
２６は、上面から見て第２の価電子制御用不純物領域１
１０、１１１の一部とゲート絶縁膜を介して重なるよう
に形成された。（図２（Ｅ））

【００４８】そして、レジストマスク１２３、１２４、
１２５を完全に除去した後、第５のフォトマスクにより
レジストマスク１２９、１３０、１３１を形成した。レ
ジストマスク１３０は第１のゲート電極１２６を覆っ
て、さらに上面から見て第２の価電子制御用不純物領域
１１０、１１１の一部と重なる形で形成されたものであ
った。レジストマスク１３０は、ＬＤＤ領域のオフセッ
ト量を決めるものであった。

【００４９】また、ここでレジストマスク１３０を使用
してゲート絶縁膜の一部を除去して、第１の価電子制御
用不純物領域が形成される半導体膜の表面を露出させて
おいても良い。このようにすると、次の工程で実施され
るｎ型を付与する価電子制御用不純物元素を添加する工
程を効率的に実施することができる。

【００５０】そして、ｎ型を付与する価電子制御用不純
物元素を添加して第１の価電子制御用不純物領域を形成
する工程を行った。そして、ソース領域、ドレイン領域
となる第１の価電子制御用不純物領域１３２、１３３が
形成された。ここでは、フォスフィン（ＰＨ₃ ）を用い
たイオンドープ法で行った。この工程でも、ゲート絶縁
膜１０６を通してその下の半導体層にリンを添加するた
めに、加速電圧は８０ｋｅＶと高めに設定した。この領
域のリンの濃度はｎ型を付与する第１の価電子制御用不
純物元素を添加する工程と比較して高濃度であり、１×
１０¹⁹〜１×１０²¹at oms/cm³ とするのが好ましく、
ここでは１×１０²⁰atoms/cm³ とした。（図３（Ａ））

【００５１】そして、ゲート絶縁膜１０６、第１および
第２のゲート電極１２６、１１７、ゲート配線１２７、
ゲートバスライン１２８の表面に第１の層間絶縁膜１３
４、１３５を形成した。第１の層間絶縁膜１３４は窒化
珪素膜であり、５０ｎｍの厚さで形成した。また第１の
層間絶縁膜１３５は酸化珪素膜であり、９５０ｎｍの厚
さに形成された。なお、第１の層間絶縁膜形成前に表面
の汚染不純物除去を行うことが望ましい。

【００５２】ここで形成された窒化珪素膜から成る第１
の層間絶縁膜１３４は次の熱処理の工程を行うために必
要なものであった。これは第１および第２のゲート電極
１２６、１１７、ゲート配線１２７、ゲートバスライン
１２８の表面が酸化することを防ぐために効果的であっ
た。

【００５３】熱処理工程は、それぞれの濃度で添加され
たｎ型またはｐ型を付与する価電子制御用不純物元素を
活性化するために行う必要があった。この工程は、電気
加熱炉を用いた熱アニール法や、前述のエキシマレーザ
ーを用いたレーザーアニール法や、ハロゲンランプを用
いたラピットサーマルアニール法（ＲＴＡ法）で行えば
良い。レーザーアニール法は低い基板加熱温度で活性化
することができるが、ゲート電極の下にかくれる領域ま
で活性化させることは困難であった。従って、ここでは
熱アニール法を用いて活性化の工程を行った。加熱処理
は、窒素雰囲気中において３００〜７００℃、好ましく
は３５０〜５５０℃、ここでは４５０℃、２時間の処理
を行った。

【００５４】レーザーアニール法で行う場合には、パル
ス発振型または連続発光型のエキシマレーザーや固体レ
ーザーであるＹＡＧレーザー、ＹＶＯ₄レーザー、ＹＬ
Ｆレーザー、ＹＡｌＯ₃レーザーを適用することができ
る。これら固体レーザーはレーザーダイオード励起の方
式を使用すると高出力で高い繰り返し周波数を実現する
ことができる。ＹＡＧレーザー、ＹＶＯ₄レーザー、Ｙ
ＬＦレーザー、ＹＡｌＯ₃レーザーはその第２高調波
（５３２nm）、第３高調波（３５５nm）、第４高調波
（２６６nm）を用いることができる。大別すると、波長
４００nm以上のレーザー光を照射した場合には光の侵入
長との兼ね合いで半導体膜の内部から加熱してアニール
することができる。一方、波長４００nm以下では半導体
膜の表面から加熱してアニールすることができる。いず
れにしても、照射パルス数や照射エネルギー密度を適し
たものとして行う。

【００５５】この熱処理工程において、窒素雰囲気中に
３〜９０％の水素を添加しておいても良い。また、熱処
理の工程の後に、さらに３〜１００％の水素雰囲気中で
１５０〜５００℃、好ましくは３００〜４５０℃で２〜
１２時間の水素化処理の工程を行うと良い。または、１
５０〜５００℃、好ましくは２００〜４５０℃の基板温
度で水素プラズマ処理をしても良い。いずれにしても、
水素が半導体膜中やその界面に残留する欠陥を補償する
ことにより、ＴＦＴの特性を向上させることができた。

【００５６】第１の層間絶縁膜１３４、１３５はその
後、第６のフォトマスクを用い、所定のレジストマスク
を形成した後、エッチング処理によりそれぞれのＴＦＴ
のソース領域と、ドレイン領域に達するコンタクトホー
ルが形成された。そして、第２の導電膜を形成し、第７
のフォトマスクを用いたパターニングの工程によりソー
ス電極、ドレイン電極１３６、１３７、１３８を形成し
た。図示していないが、本実施の形態ではこの第２の導
電膜を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００
ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成し
た３層構造として用いた。

【００５７】以上の工程で、ｐチャネル型ＴＦＴはゲー
ト電極に自己整合的（セルフアライン）に形成され、ｎ
チャネル型ＴＦＴはゲート電極に非自己整合的（ノンセ
ルフアライン）に形成された。

【００５８】ＣＭＯＳ回路のｎチャネル型ＴＦＴにはチ
ャネル形成領域１４２、第１の価電子制御用不純物領域
１４５、１４６、第２の価電子制御用不純物領域１４
３、１４４が形成された。ここで、第２の価電子制御用
不純物領域は、ゲート電極と重なる領域（ＧＯＬＤ領
域）１４３ａ、１４４ａと、ゲート電極と重ならない領
域（ＬＤＤ領域）１４３ｂ、１４４ｂがそれぞれ形成さ
れた。第１の価電子制御用不純物領域１４５、１４６は
ソース領域、ドレイン領域となった。

【００５９】一方、ｐチャネル型ＴＦＴは、チャネル形
成領域１３９、第３の価電子制御用不純物領域１４０、
１４１が形成された。そして、第３の価電子制御用不純
物領域１４０、１４１はソース領域、ドレイン領域とな
った。（図３（Ｂ））

【００６０】また、図３（Ｃ）はインバータ回路の上面
図を示し、ＴＦＴ部分のＡ−Ａ' 断面構造、ゲート配線
部分のＢ−Ｂ' 断面構造，ゲートバスライン部分のＣ
−Ｃ' 断面構造は、図３（Ｂ）と対応している。本発
明において、ゲート電極とゲート配線とゲートバスライ
ンとは、第１の導電層から形成されている。なお、本実
施の形態においてゲート電極とゲート配線とゲートバス
ラインを区別したが、それらをまとめてゲート配線とい
うこともある。

【００６１】図１〜図３では、ｎチャネル型ＴＦＴとｐ
チャネル型ＴＦＴとを相補的に組み合わせて成るＣＭＯ
Ｓ回路を例にして示したが、ｎチャネル型ＴＦＴを用い
たＮＭＯＳ回路や、液晶表示装置の画素部に本願発明を
適用することもできる。

【００６２】本実施の形態では、被膜界面の汚染不純物
濃度を低減できるので、ＳＩＭＳ分析における有害な汚
染不純物濃度を２×１０¹⁶atoms ／ｃｍ³ 以下、条件に
よってはノイズを考慮した現時点での検出下限以下であ
る１×１０¹⁶atoms ／ｃｍ³以下とすることができる。
従って、ＴＦＴ特性のばらつきを小さくできＴＦＴの信
頼性を向上させることができる。

【００６３】また、上記本実施の形態において結晶化工
程の前に非晶質半導体膜へ価電子制御用不純物の添加を
行ない、ＴＦＴのしきい値制御を行う工程を加えてもよ
い。しきい値制御を行う工程としては、例えば、非晶質
半導体膜上に制御絶縁膜（膜厚１００〜２００ｎｍ）を
設けて、ボロンをしきい値制御が可能な濃度範囲（ＳＩ
ＭＳ分析で１×１０¹⁶〜１×１０¹⁷atoms ／ｃｍ³ ）で
添加し、その後、制御絶縁膜を除去する工程を採用でき
る。

【００６４】また、本実施の形態においては、結晶質半
導体膜のパターニングを結晶化工程の後に行う例を示し
たが、特にこれに限定されず、例えば結晶化工程前、ま
たはドーピング工程前に行ってもよい。

【００６５】また、本実施の形態において、トップゲー
ト型の例を示したが、ボトムゲート型に適用することも
できる。

【００６６】また、本実施の形態において、汚染不純物
の除去は島状半導体膜表面及びゲート絶縁膜表面に対し
て行ったが、それ以外の例えば下地膜表面や層間絶縁膜
表面に対して適用してもよい。

【００６７】［実施の形態２］本発明の実施の形態を図
８、図９により説明する。ここでは、ｎチャネル型ＴＦ
Ｔとｐチャネル型ＴＦＴを有するボトムゲート型のＴＦ
Ｔを形成する実施の形態について説明する。

【００６８】まず、基板８０１としてガラス基板（コー
ニング１７３７；歪点６６７℃）を用意した。次いで、
基板からの汚染不純物拡散を防止してＴＦＴの電気特性
を向上させるため下地膜として窒化酸化珪素膜８５０を
１００ｎｍ〜３００ｎｍの膜厚に形成した。

【００６９】ここでは基板の片面だけに窒化酸化珪素膜
を設けた例を示したが、基板の片面だけでなく両面に設
けることは有効である。基板の両面に下地膜を設けるこ
とによって、半導体装置作製時に基板から拡散するナト
リウム等汚染不純物を完全にブロックすることができ
る。そして更に、下地膜で基板全面を覆うことは有効で
ある。

【００７０】次いで、下地膜８５０上に積層構造（簡略
化のため図示しない）のゲート配線（ゲート電極を含
む）８０２を形成した。本実施の形態では、スパッタリ
ング法を用いて窒化タンタル膜（膜厚５０ｎｍ）とタン
タル膜（膜厚２５０ｎｍ）を積層形成し、公知のパター
ニング技術であるフォトリソグラフィー法を用いて積層
構造を有するゲート配線（ゲート電極を含む）８０２を
形成した。（図８（Ａ））

【００７１】次に、下地膜８５０表面及びゲート配線８
０２表面の汚染不純物８６０の除去を行う。汚染不純物
８６０の除去は、スピン装置（スピンエッチャー）を用
いて基板を６００rpm 、１０秒スピンさせ、被膜表面に
滴下して接触させたフッ素を含有する酸性溶液を飛散さ
せる手段（スピンエッチング、スピンエッチともいう）
を用いて行った。ここではフッ素を含有する酸性溶液と
してフッ酸とフッ化アンモニウムの混合比が体積比で
１：５０のバッファードフッ酸（ＢＨＦ）を用いた。ス
ピンエッチングを用いることによって、極薄く被膜を除
去することができ、かつ汚染された酸性溶液による被膜
表面の汚染を防止することができる。なお、スピン装置
の回転数や時間等の条件は、基板面積、エッチング溶液
濃度、被膜材料などによって適宜最適な条件を見つけれ
ばよい。また、エッチング溶液として１：５０ＢＨＦを
用いたが、混合比の違うＢＨＦやＦＰＭなどの他のフッ
素を含有する酸性溶液を用いることもできる。（図８
（Ｂ））

【００７２】下地膜８５０表面及びゲート配線８０２表
面の汚染不純物を除去した後、ゲート絶縁膜８０３、非
晶質半導体膜８０４を順次大気開放しないで積層形成し
た。なお、汚染不純物８６０の除去後速やかにゲート絶
縁膜８０３、非晶質半導体膜８０４を形成することによ
り、ゲート配線８０２とゲート絶縁膜８０３界面の汚染
不純物の濃度を低く保つことができ、２×１０¹⁶atoms
／ｃｍ³ 以下とすることができる。

【００７３】ゲート絶縁膜８０３は、本実施の形態では
信頼性を考慮して窒化珪素膜８０３ａ（膜厚５０ｎｍ）
と酸化珪素膜８０３ｂ（膜厚１２５ｎｍ）をプラズマＣ
ＶＤ法により積層形成し、積層構造のゲート絶縁膜とし
た。本実施の形態では二層の絶縁膜をゲート絶縁膜とし
て採用しているが、単層または三層以上の積層構造とし
てもよい。また、本実施の形態ではゲート絶縁膜上に非
晶質半導体膜８０４として、膜厚５４ｎｍの非晶質珪素
膜（アモルファスシリコン膜）をプラズマＣＶＤ法によ
り形成した。なお、いずれの層の界面にも大気からの汚
染物質が付着しないようにするため順次大気開放せずに
積層形成した。その後、半導体膜の結晶化を妨げる非晶
質珪素膜中の水素濃度を低減するための加熱処理（５０
０℃、１時間）を行った。（図８（Ｃ））

【００７４】こうして図８（Ｃ）の状態が得られたら、
非晶質半導体膜８０４に対して赤外光または紫外光の照
射（レーザーアニール）による結晶化（レーザー結晶
化）を行い結晶質半導体膜（結晶を含む半導体膜）８０
５を形成した。結晶化技術として紫外光を用いる場合は
エキシマレーザー光または紫外光ランプから発生する強
光を用いればよく、赤外光を用いる場合は赤外線レーザ
ー光または赤外線ランプから発生する強光を用いればよ
い。本実施の形態ではＫｒＦエキシマレーザー光を線状
にビーム形成して照射した。なお、照射条件としては、
パルス周波数が３０Ｈｚ、オーバーラップ率は９６％、
レーザーエネルギー密度は１００〜５００m J/cm² (代
表的には２００〜３００mJ/cm²) であり本実施の形態で
は３６０mJ/cm²とした。なお、レーザー結晶化の条件
（レーザー光の波長、オーバーラップ率、照射強度、パ
ルス幅、繰り返し周波数、照射時間等）は、非晶質半導
体膜８０４の膜厚、基板温度等を考慮して実施者が適宜
決定すればよい。なお、レーザー結晶化の条件によって
は、半導体膜が溶融状態を経過して結晶化する場合や、
半導体膜が溶融せずに固相状態、もしくは固相と液相の
中間状態で結晶化する場合がある。この工程により非晶
質半導体膜８０４は結晶化され、結晶質半導体膜８０５
に変化する。本実施の形態において結晶質半導体膜とは
多結晶珪素膜（ポリシリコン膜）である。なお本実施の
形態ではレーザ結晶化の技術を用いたが、触媒元素を用
いた熱結晶化の技術を用いて結晶化を行っても良い。

【００７５】また、レーザー結晶化法で結晶質半導体膜
を作製するには、パルス発振型または連続発光型のエキ
シマレーザーや固体レーザーであるＹＡＧレーザー、Ｙ
ＶＯ ₄レーザー、ＹＬＦレーザー、ＹＡｌＯ₃レーザーを
用いることができる。これら固体レーザーはレーザーダ
イオード励起の方式を使用すると高出力で高い繰り返し
周波数を実現することができる。ＹＡＧレーザー、ＹＶ
Ｏ₄レーザー、ＹＬＦレーザー、ＹＡｌＯ₃レーザーはそ
の第２高調波（５３２nm）、第３高調波（３５５nm）、
第４高調波（２６６nm）を用いることができる。大別す
ると、波長４００nm以上のレーザー光を照射した場合に
は光の侵入長との兼ね合いで半導体膜の内部から加熱し
て結晶化することができる。一方、波長４００nm以下で
は半導体膜の表面から加熱して結晶化させることができ
る。いずれにしても、照射パルス数や照射エネルギー密
度を適したものとして行う。

【００７６】これらのレーザーを用いる場合には、レー
ザー発振器から放射されたレーザー光を光学系で線状に
集光し半導体膜に照射する方法を用いると良い。結晶化
の条件は実施者が適宣選択するものであるが、ＹＡＧレ
ーザーを用いる場合にはその第２高調波を用いパルス発
振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度
を３００〜６００mJ/cm²(代表的には３５０〜５００mJ/
cm²)とすると良い。そして幅１００〜１０００μｍ、例
えば４００μｍで線状に集光したレーザー光を基板全面
に渡って照射し、この時の線状レーザー光の重ね合わせ
率（オーバーラップ率）を８０〜９８％として行う。

【００７７】次に、こうして形成された結晶質半導体膜
８０５に価電子制御用不純物元素を添加する工程を行
い、価電子制御用不純物の活性化処理を行なった後、水
素雰囲気中で熱処理（３５０℃、１時間）を行い全体を
水素化した。なお、本実施の形態では水素化は熱処理を
用いて行ったがプラズマ水素処理を用いて行ってもよ
い。その後、公知のパターニング技術により所望の形状
を有する活性層として島状半導体膜を形成した。

【００７８】以上の工程を経て、Ｎチャネル型ＴＦＴ
は、ソース領域８１５、ドレイン領域８１６、価電子制
御用不純物が１×１０¹⁶〜１×１０¹⁹atoms/cm³ で添加
された低濃度価電子制御用不純物領域（低濃度不純物領
域ともいう）８１７、８１８、チャネル形成領域８１９
が形成され、Ｐチャネル型ＴＦＴは、ソース領域８２
１、ドレイン領域８２２、チャネル形成領域８２０が形
成された。ここで、Ｎチャネル型ＴＦＴの低濃度価電子
制御用不純物領域８１７、８１８は、上面から見てゲー
ト電極と重なる領域（ＧＯＬＤ領域）とゲート領域と重
ならない領域（ＬＤＤ領域）がそれぞれ形成された。
（図９（Ａ））

【００７９】次に、島状半導体膜表面の汚染不純物８６
１の除去を行った。汚染不純物８６１の除去は、下地膜
８５０表面及びゲート配線８０２表面の汚染不純物除去
と同様、フッ素を含有する酸性溶液としてＢＨＦを用い
てスピンエッチングにより行い、極薄く被膜を除去する
ことができ、かつ汚染された酸性溶液による被膜表面の
汚染を防止した。ここでも、エッチング溶液としてＦＰ
Ｍなどの他のフッ素を含有する酸性溶液を用いることも
できる。（図９（Ｂ））

【００８０】次いで、汚染不純物が除去された島状半導
体膜を覆って、プラズマＣＶＤ法により膜厚１００ｎｍ
の酸化珪素膜と、ＴＥＯＳと酸素（Ｏ₂ ）を原料ガスに
用いた膜厚９４０ｎｍの酸化珪素膜との積層構造の層間
絶縁膜８２３を形成した。なお、汚染不純物８６１の除
去後速やかに層間絶縁膜８２３を形成することにより、
島状半導体膜と層間絶縁膜８２３界面の汚染不純物の濃
度を低く保つことができ、２×１０¹⁶atoms ／ｃｍ³ 以
下とすることができる。（図９（Ｃ））

【００８１】そして、コンタクトホールを形成してソー
ス配線８２４、８２６、ドレイン配線８２５、８２７を
形成して図９（Ｄ）に示す状態を得た。最後に水素雰囲
気中で熱処理を行い、全体を水素化してＮチャネル型Ｔ
ＦＴ及びＰチャネル型ＴＦＴを完成させた。この水素化
はプラズマ水素処理を用いて行ってもよい。

【００８２】なお、本実施の形態においては、工程順序
を変更し非晶質半導体膜のパターニング後に結晶化処理
を行ってもよい。

【００８３】また、結晶化工程の前に非晶質半導体膜へ
価電子制御用不純物の添加を行ない、ＴＦＴのしきい値
制御を行ってもよい。

【００８４】本実施の形態では、被膜界面の汚染不純物
濃度を低減できるので、ＳＩＭＳ分析における有害な汚
染不純物濃度を２×１０¹⁶atoms ／ｃｍ³ 以下、条件に
よってはノイズを考慮した現時点での検出下限以下であ
る１×１０¹⁶atoms ／ｃｍ³以下とすることができる。
従って、ＴＦＴ特性のばらつきを小さくできＴＦＴの信
頼性を向上させることができる。

【００８５】［実施の形態３］ 本実施の形態では、上
記実施の形態１によって作製されたＮチャネル型ＴＦＴ
及びＰチャネル型ＴＦＴを備えた液晶表示装置の例を図
１０と図１１に示す。本実施の形態の半導体装置は、同
一基板上にＣＭＯＳ回路と画素部にマトリクス状に配置
された回路を備えている。

【００８６】図１０には本実施の形態の半導体装置の断
面図を示す。本実施の形態においても信頼性を考慮して
基板１１０１上に設けられた下地膜１１０２上にＴＦＴ
が設けられている。

【００８７】図１０の左側に示すＣＭＯＳ回路はインバ
ータ回路とも呼ばれ、半導体回路を構成する基本回路で
ある。このようなインバータ回路を組みあわせることで
更に複雑なロジック回路を構成することができる。

【００８８】ＣＭＯＳ回路のＰチャネル型ＴＦＴは、チ
ャネル形成領域１１５４、第３の価電子制御用不純物領
域１１５５、１１５６が形成されている。第３の価電子
制御用不純物領域１１５５、１１５６には２×１０²⁰at
oms/cm³ の濃度でボロンが添加されている。

【００８９】一方、ＣＭＯＳ回路のＮチャネル型ＴＦＴ
はチャネル形成領域１１５７、リンが１×１０¹⁹〜１×
１０²¹atoms/cm³ の濃度で添加された第１の価電子制御
用不純物領域１１６０、１１６１、リンが１×１０¹⁶〜
１×１０¹⁹atoms/cm³ で添加された第２の価電子制御用
不純物領域１１５８、１１５９が形成されている。ここ
で、第２の価電子制御用不純物領域は、ゲート電極１１
３１と重なる領域（ＧＯＬＤ領域）１１５８ａ、１１５
９ａ、ゲート電極１１３１と重ならない領域（ＬＤＤ領
域）１１５８ｂ、１１５９ｂがそれぞれ形成されてい
る。

【００９０】画素部に設けられたＮチャネル型ＴＦＴ
は、チャネル形成領域１１６２、１１６３と第１の価電
子制御用不純物領域１１６８、１１６９、１１４５と第
２の価電子制御用不純物領域１１６４、１１６５、１１
６６、１１６７とオフセット領域１１８０、１１８１、
１１８２、１１８３が形成されている。第１の価電子制
御用不純物領域はリンが１×１０¹⁹〜１×１０²¹atoms/
cm³ の濃度で添加された領域であり、第２の価電子制御
用不純物領域は第１の価電子制御用不純物領域よりも価
電子制御用不純物が低濃度な低濃度領域でありリンが１
×１０¹⁶〜１×１０¹⁹atoms/cm³ の濃度で添加された領
域である。画素部ではオフ電流のバラツキを低減させる
ためマルチゲート構造を採用しており、また漏れ電流を
低減させるためオフセット構造を採用している。そのた
め第２の価電子制御用不純物領域はゲート電極と重なら
ない構造となっている。ドレイン側には、第２の価電子
制御用不純物領域と同じ濃度でＮ型を付与する価電子制
御用不純物元素が添加された、低濃度価電子制御用不純
物領域１１７０、ゲート絶縁膜１１０６、保持容量電極
１１７１とが形成され、画素部に設けられる保持容量が
形成されている。

【００９１】そして、第１の層間絶縁膜１１４７（５０
ｎｍの窒化珪素膜）、１１４８（９５０ｎｍの酸化珪素
膜）、ソース電極１１４９、１１５０、１１５１とドレ
イン電極１１５２、１１５３、パッシベーション膜１４
０１（５０ｎｍの窒化珪素膜）、第２の層間絶縁膜１４
０２（１０００ｎｍの有機樹脂膜）、第３の層間絶縁膜
１４０４、画素電極１４０５（１００ｎｍの酸化インジ
ウム・スズ（ＩＴＯ）膜）が形成されている。

【００９２】第２の層間絶縁膜１４０２として用いる有
機樹脂膜は、ポリイミド、アクリル、ポリイミドアミド
等を使用することができる。有機樹脂膜を用いることの
利点は、成膜方法が簡単である点や、比誘電率が低いの
で、寄生容量を低減できる点、平坦性に優れる点などが
上げられる。なお上述した以外の有機樹脂膜を用いるこ
ともできる。ここでは、基板に塗布後、熱重合するタイ
プのポリイミドを用いた。

【００９３】図１１は画素部の上面図であり、ほぼ１画
素の上面図である。 画素部にはＮチャネル型ＴＦＴが設
けられている。ゲート配線１７０３に連続して形成され
るゲート電極１７０２は、図示されていないゲート絶縁
膜を介してその下の半導体層１７０１と交差している。
図示はしていないが、半導体層には、ソース領域、ドレ
イン領域、第１の価電子制御用不純物領域が形成されて
いる。また、画素ＴＦＴのドレイン側には、半導体層
と、ゲート絶縁膜と、ゲート電極と同じ材料で形成され
た電極とから、保持容量１７０７が形成されている。ま
た、図１１で示すＡ―Ａ' 、およびＢ−Ｂ' に沿った断
面構造は、図１０に示す画素部の断面図に対応してい
る。

【００９４】本実施の形態では、画素ＴＦＴをダブルゲ
ートの構造としているが、開口率を向上させるためシン
グルゲートの構造でも良いし、オフ電流のバラツキを低
減するためトリプルゲートとしたマルチゲート構造にし
ても構わない。本実施の形態のアクティブマトリクス基
板の構造は、本実施の形態の構造に限定されるものでは
ない。本願発明の構造は、ゲート電極の構造と、ゲート
絶縁膜を介して設けられた半導体層のソース領域と、ド
レイン領域と、その他の価電子制御用不純物領域の構成
に特徴があるので、それ以外の構成については実施者が
適宣決定すれば良い。

【００９５】また本実施の形態では一例として透過型の
ＬＣＤを作製したが特にこれに限定されることはない。
例えば、画素電極の材料として反射性を有する金属材料
を用い、画素電極のパターニングの変更、または幾つか
の工程の追加／削除を適宜行えば反射型のＬＣＤを作製
することが可能である。

【００９６】なお、本実施の形態では実施の形態１の作
製方法を採用しているため、半導体膜とゲート絶縁膜１
１０６の界面、及びゲート絶縁膜１１０６とゲート電
極、ゲート配線、ゲートバスライン、保持容量電極の界
面の汚染不純物濃度（Ｎａ濃度）が低減されている。そ
れぞれの被膜界面のＳＩＭＳ分析における汚染不純物の
濃度は２×１０¹⁶atoms ／ｃｍ³ 以下、条件によっては
ノイズを考慮した現時点での検出下限以下である１×１
０¹⁶atoms ／ｃｍ³ 以下となっている。なお、実施の形
態２の作製方法と組み合わせたり、汚染不純物濃度の低
減が必要とされる他の被膜界面に汚染不純物除去工程を
適用することもできる。本実施の形態により、特性のば
らつきが小さく信頼性のあるＴＦＴを得ることができ
る。

【００９７】〔実施の形態４〕 本実施の形態では、本
願発明によって作製された液晶表示装置の例を図１２に
示す。画素ＴＦＴ（画素スイッチング素子）の作製方法
やセル組工程は公知の手段を用いれば良いので詳細な説
明は省略する。

【００９８】図１２は、本実施の形態のアクティブマト
リクス型液晶パネルの概略図である。図１２に示すよう
にアクティブマトリクス基板と対向基板とが対向し、こ
れらの基板間に液晶が挟まれている。アクティブマトリ
クス基板はガラス基板１０００上に形成された画素部１
００１、走査線駆動回路１００２、信号線駆動回路１０
０３を有する。

【００９９】走査線駆動回路１００２、信号線駆動回路
１００３はそれぞれ走査線１０３０、信号線１０４０に
よって画素部１００１に接続されている。これら駆動回
路１００２、１００３はＣＭＯＳ回路で主に構成されて
いる。

【０１００】画素部１００１の行ごとに走査線１０３０
が形成され、列ごとに信号線１０４０が形成されてい
る。走査線１０３０、信号線１０４０の交差部近傍に
は、画素ＴＦＴ８１０が形成されている。画素ＴＦＴ１
０１０のゲート電極は走査線１０３０に接続され、ソー
スは信号線１０４０に接続されている。更に、ドレイン
には画素電極１０６０、保持容量１０７０が接続されて
いる。

【０１０１】対向基板１０８０はガラス基板全面にＩＴ
Ｏ膜等の透明導電膜が形成されている。透明導電膜は画
素部１００１の画素電極１０６０に対する対向電極であ
り、画素電極、対向電極間に形成された電界によって液
晶材料が駆動される。対向基板１０８０には必要であれ
ば配向膜や、ブラックマトリクスや、カラーフィルタが
形成されている。

【０１０２】アクティブマトリクス基板側のガラス基板
にはＦＰＣ１０３１を取り付ける面を利用してＩＣチッ
プ１０３２、１０３３が取り付けられている。これらの
ＩＣチップ１０３２、１０３３はビデオ信号の処理回
路、タイミングパルス発生回路、γ補正回路、メモリ回
路、演算回路などの回路をシリコン基板上に形成して構
成される。

【０１０３】また、本願発明を用いて作製できる液晶表
示装置は透過型か反射型かは問わない。どちらを選択す
るのも実施者の自由である。この様に本願発明はあらゆ
るアクティブマトリクス型の電気光学装置（半導体装
置）に対して適用することが可能である。

【０１０４】なお、本実施の形態に示した半導体装置を
作製するにあたって、実施の形態１〜実施の形態３のど
の構成を採用しても良いし、各実施の形態を自由に組み
合わせて用いることが可能である。

【０１０５】〔実施の形態５〕本願発明はアクティブマ
トリクス型ＥＬ表示装置に適用することも可能である。
その例を図１３に示す。

【０１０６】図１３はアクティブマトリクス型ＥＬ表示
装置の回路図である。８１は表示領域を表わしており、
その周辺にはＸ方向周辺駆動回路８２、Ｙ方向周辺駆動
回路８３が設けられている。また、表示領域８１の各画
素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制
御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用
ＴＦＴ８４にＸ方向信号線８８a （または８８b ）、Ｙ
方向信号線８０a （または８０b 、８０c ）が接続され
る。また、電流制御用ＴＦＴ８６には、電源線８９a 、
８９b が接続される。

【０１０７】なお、本実施の形態のアクティブマトリク
ス型ＥＬ表示装置に対して実施の形態１〜３のいずれの
構成を組み合わせても良い。

【０１０８】〔実施の形態６〕 本願発明は従来のＩＣ
技術全般に適用することが可能である。即ち、現在市場
に流通している全ての半導体回路に適用できる。例え
ば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、
ＡＳＩＣプロセッサ等のマイクロプロセッサに適用して
も良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、
γ補正回路、信号分割回路等）に代表される信号処理回
路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュー
タ）用の高周波回路に適用しても良い。

【０１０９】また、マイクロプロセッサ等の半導体回路
は様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。本願発明はその様な半導体
装置に対しても適用可能である。

【０１１０】〔実施の形態７〕効果 本願発明を実施し
て形成されたＣＭＯＳ回路や画素部は様々な電気光学装
置（アクティブマトリクス型液晶ディスプレイ、アクテ
ィブマトリクス型ＥＬディスプレイ、アクティブマトリ
クス型ＥＣディスプレイ）に用いることができる。即
ち、それら電気光学装置を表示部に組み込んだ電子機器
全てに本願発明を実施できる。

【０１１１】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図１４、図１５及び図１６に示す。

【０１１２】図１４（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の信号制御回路に
適用することができる。

【０１１３】図１４（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の信号制
御回路に適用することができる。

【０１１４】図１４（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の信号制御回路に適用できる。

【０１１５】図１４（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２やその他の信号制
御回路に適用することができる。

【０１１６】図１４（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の信号制御回路に適用することができる。

【０１１７】図１４（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の信号制御回路に適用す
ることができる。

【０１１８】図１５（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の信号制御回路に適用すること
ができる。

【０１１９】図１５（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の信号制御回路に適用することができる。

【０１２０】なお、図１５（Ｃ）は、図１５（Ａ）及び
図１５（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
の形態は三板式の例を示したが、特に限定されず、例え
ば単板式であってもよい。また、図１５（Ｃ）中におい
て矢印で示した光路に実施者が適宜、光学レンズや、偏
光機能を有するフィルムや、位相差を調節するためのフ
ィルム、ＩＲフィルム等の光学系を設けてもよい。

【０１２１】また、図１５（Ｄ）は、図１５（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施の形態では、光源光学系２８０１は、リフレ
クター２８１１、光源２８１２、レンズアレイ２８１
３、２８１４、偏光変換素子２８１５、集光レンズ２８
１６で構成される。なお、図１５（Ｄ）に示した光源光
学系は一例であって特に限定されない。例えば、光源光
学系に実施者が適宜、光学レンズや、偏光機能を有する
フィルムや、位相差を調節するフィルム、ＩＲフィルム
等の光学系を設けてもよい。

【０１２２】ただし、図１５に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０１２３】図１６（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の信号制御回路に適
用することができる。

【０１２４】図１６（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。

【０１２５】図１６（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１２６】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施の形態の電子機器は実施の形態１〜
６のどのような組み合わせからなる構成を用いても実現
することができる。効果

【０１２７】〔実施の形態８〕本実施の形態では、本願
発明を用いてＥＬ（エレクトロルミネセンス）表示装置
を作製した例について説明する。なお、図１７（Ａ）は
本願発明のＥＬ表示装置の上面図であり、図１７（Ｂ）
はその断面図である。

【０１２８】図１７（Ａ）において、４００１は基板、
４００２は画素部、４００３はソース側駆動回路、４０
０４はゲート側駆動回路であり、それぞれの駆動回路は
配線４００５を経てＦＰＣ（フレキシブルプリントサー
キット）４００６に至り、外部機器へと接続される。

【０１２９】このとき、画素部４００２、ソース側駆動
回路４００３及びゲート側駆動回路４００４を囲むよう
にして第１シール材４１０１、カバー材４１０２、充填
材４１０３及び第２シール材４１０４が設けられてい
る。

【０１３０】また、図１７（Ｂ）は図１７（Ａ）をＡ−
Ａ’で切断した断面図に相当し、基板４００１の上にソ
ース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、
ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図
示している。）４２０１及び画素部４００２に含まれる
画素ＴＦＴ（但し、ここではＥＬ素子への電流を制御す
るＴＦＴを図示している。）４２０２が形成されてい
る。

【０１３１】本実施の形態では、駆動ＴＦＴ４２０１に
は図１０のＣＭＯＳ回路と同じ構造のＴＦＴが用いられ
る。また、画素ＴＦＴ４２０２には図１０の画素部と同
じ構造のＴＦＴが用いられる。

【０１３２】駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０
２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３
０１が形成され、その上に画素ＴＦＴ４２０２のドレイ
ンと電気的に接続する画素電極（陰極）４３０２が形成
される。画素電極４３０２としては遮光性を有する導電
膜（代表的にはアルミニウム、銅もしくは銀を主成分と
する導電膜またはそれらと他の導電膜との積層膜）を用
いることができる。本実施の形態ではアルミニウム合金
を画素電極として用いる。

【０１３３】そして、画素電極４３０２の上には絶縁膜
４３０３が形成され、絶縁膜４３０３は画素電極４３０
２の上に開口部が形成されている。この開口部におい
て、画素電極４３０２の上にはＥＬ（エレクトロルミネ
ッセンス）層４３０４が形成される。ＥＬ層４３０４は
公知の有機ＥＬ材料または無機ＥＬ材料を用いることが
できる。また、有機ＥＬ材料には低分子系（モノマー
系）材料と高分子系（ポリマー系）材料があるがどちら
を用いても良い。

【０１３４】ＥＬ層４３０４の形成方法は公知の技術を
用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔
輸送層、発光層、電子輸送層または電子注入層を自由に
組み合わせて積層構造または単層構造とすれば良い。

【０１３５】ＥＬ層４３０４の上には透明導電膜からな
る陽極４３０５が形成される。透明導電膜としては、酸
化インジウムと酸化スズとの化合物または酸化インジウ
ムと酸化亜鉛との化合物を用いることができる。また、
陽極４３０５とＥＬ層４３０４の界面に存在する水分や
酸素は極力排除しておくことが望ましい。従って、真空
中で両者を連続成膜するか、ＥＬ層４３０４を窒素また
は希ガス雰囲気で形成し、酸素や水分に触れさせないま
ま陽極４３０５を形成するといった工夫が必要である。
本実施の形態ではマルチチャンバー方式（クラスターツ
ール方式）の成膜装置を用いることで上述のような成膜
を可能とする。

【０１３６】そして陽極４３０５は４３０６で示される
領域において配線４００５に電気的に接続される。配線
４００５は陽極４３０５に所定の電圧を与えるための配
線であり、導電性材料４３０７を介してＦＰＣ４００６
に電気的に接続される。

【０１３７】以上のようにして、画素電極（陰極）４３
０２、ＥＬ層４３０４及び陽極４３０５からなるＥＬ素
子が形成される。このＥＬ素子は、第１シール材４１０
１及び第１シール材４１０１によって基板４００１に貼
り合わされたカバー材４１０２で囲まれ、充填材４１０
３により封入されている。

【０１３８】カバー材４１０２としては、ガラス板、Ｆ
ＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。本実
施の形態の場合、ＥＬ素子からの光の放射方向がカバー
材４１０２の方へ向かうため透光性材料を用いる。

【０１３９】但し、ＥＬ素子からの光の放射方向がカバ
ー材とは反対側に向かう場合には透光性材料を用いる必
要はなく、金属板（代表的にはステンレス板）、セラミ
ックス板、またはアルミニウムホイルをＰＶＦフィルム
やマイラーフィルムで挟んだ構造のシートを用いること
ができる。

【０１４０】また、充填材４１０３としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材４１０３の内部に吸湿性物
質（好ましくは酸化バリウム）を設けておくとＥＬ素子
の劣化を抑制できる。なお、本実施の形態ではＥＬ素子
からの光が充填材４１０３を通過できるように、透明な
材料を用いる。

【０１４１】また、充填材４１０３の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陽極４３０５上に樹脂
膜を設けることも有効である。

【０１４２】また、配線４００５は導電性材料４３０５
を介してＦＰＣ４００６に電気的に接続される。配線４
００５は画素部４００２、ソース側駆動回路４００３及
びゲート側駆動回路４００４に送られる信号をＦＰＣ４
００６に伝え、ＦＰＣ４００６により外部機器と電気的
に接続される。

【０１４３】また、本実施の形態では第１シール材４１
０１の露呈部及びＦＰＣ４００６の一部を覆うように第
２シール材４１０４を設け、ＥＬ素子を徹底的に外気か
ら遮断する構造となっている。こうして図１７（Ｂ）の
断面構造を有するＥＬ表示装置となる。なお、本実施の
形態のＥＬ表示装置は実施の形態１乃至７のいずれの構
成を組み合わせて作製しても構わない。

【０１４４】〔実施の形態９〕本実施の形態では、実施
の形態８に示したＥＬ表示装置の画素部に用いることが
できる画素構造の例を図１８（Ａ）〜（Ｃ）に示す。な
お、本実施の形態において、４４０１はスイッチング用
ＴＦＴ４４０２のソース配線、４４０３はスイッチング
用ＴＦＴ４４０２のゲート配線、４４０４は電流制御用
ＴＦＴ、４４０５はコンデンサ、４４０６、４４０８は
電流供給線、４４０７はＥＬ素子とする。

【０１４５】図１８（Ａ）は、二つの画素間で電流供給
線４４０６を共通とした場合の例である。即ち、二つの
画素が電流供給線４４０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０１４６】また、図１８（Ｂ）は、電流供給線４４０
８をゲート配線４４０３と平行に設けた場合の例であ
る。なお、図１８（Ｂ）では電流供給線４４０８とゲー
ト配線４４０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線４４０８とゲート配線４４０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０１４７】また、図１８（Ｃ）は、図１８（Ｂ）の構
造と同様に電流供給線４４０８をゲート配線４４０３と
平行に設け、さらに、二つの画素を電流供給線４４０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線４４０８をゲート配線４４０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。

【０１４８】

【発明の効果】本発明の構成とすると、ＴＦＴを構成す
る被膜中の汚染不純物濃度だけでなく被膜界面の汚染不
純物濃度を低減できるので、ＴＦＴ特性のばらつきを小
さくできＴＦＴの信頼性を向上させることができる。

【図面の簡単な説明】

【図１】 実施の形態１のＴＦＴの作製工程を示す図

【図２】 実施の形態１のＴＦＴの作製工程を示す図

【図３】 実施の形態１のＴＦＴの作製工程を示す図

【図４】 従来のＳＩＭＳ分析データの一例を示す図

【図５】 従来のＳＩＭＳ分析データの一例を示す図

【図６】 従来のＩＤ−ＶＧデータの一例を示す図

【図７】 ＳＩＭＳ分析データの一例を示す図

【図８】 実施の形態２のＴＦＴの作製工程を示す図

【図９】 実施の形態２のＴＦＴの作製工程を示す図

【図１０】実施の形態３のＣＭＯＳ回路と画素部の断面
図

【図１１】実施の形態３の画素部の上面図

【図１２】実施の形態４のアクティブマトリクス基板の
斜視図

【図１３】実施の形態５のＥＬパネル回路図

【図１４】実施の形態７のいろいろな半導体装置を示す
図

【図１５】実施の形態７のいろいろな半導体装置を示す
図

【図１６】実施の形態７のいろいろな半導体装置を示す
図

【図１７】実施の形態８のＥＬ表示装置の上面図及び断
面図

【図１８】実施の形態８のＥＬ表示装置の画素部の構造
を示す図

【符号の説明】

１０１ 基板 １０２ 下地膜 １０３ 下地膜 １０４ 島状半導体膜 １０５ 島状半導体膜 １５５ ＴＦＴに有害な汚染不純物

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北角 英人 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】第１の被膜と、前記第１の被膜に接して設
   けられた第２の被膜と、を有する半導体装置であって、
   前記第１の被膜と前記第２の被膜の界面における汚染不
   純物濃度は、２×１０¹⁶atoms/cm³ 以下であることを特
   徴とする半導体装置。
2. 【請求項２】第１の被膜と、前記第１の被膜に接して設
   けられた第２の被膜と、を有する半導体装置であって、
   前記第１の被膜中の汚染不純物濃度と前記第２の被膜中
   の汚染不純物濃度と前記第１の被膜と前記第２の被膜の
   界面における汚染不純物濃度は２×１０¹⁶atoms/cm³ 以
   下であることを特徴とする半導体装置。
3. 【請求項３】請求項１又は請求項２において、前記汚染
   不純物は、１族元素又は２族元素から選択された１元素
   又は複数元素からなることを特徴とする半導体装置。
4. 【請求項４】請求項１又は請求項２において、前記汚染
   不純物は、Na、K 、Mg、Ca、Baから選択された１元素又
   は複数元素からなることを特徴とする半導体装置。
5. 【請求項５】請求項１又は請求項２において、前記第１
   の被膜と第２の被膜は、結晶質半導体膜と前記結晶質半
   導体膜に接する絶縁膜であることを特徴とする半導体装
   置。
6. 【請求項６】請求項１又は請求項２において、前記第１
   の被膜と第２の被膜は、ゲート絶縁膜として機能する絶
   縁膜と前記絶縁膜に接するゲート配線であることを特徴
   とする半導体装置。
7. 【請求項７】第１の被膜を形成する工程と、前記第１の
   被膜表面の汚染不純物を除去する工程と、汚染不純物が
   除去された第１の被膜に接して第２の被膜を形成する工
   程と、を有することを特徴とする半導体装置の作製方
   法。
8. 【請求項８】請求項７において、前記汚染不純物は、１
   族元素又は２族元素から選択された１元素又は複数元素
   からなることを特徴とする半導体装置の作製方法。
9. 【請求項９】請求項７において、前記汚染不純物は、N
   a、K 、Mg、Ca、Baから選択された１元素又は複数元素
   からなることを特徴とする半導体装置の作製方法。
10. 【請求項１０】請求項７において、前記汚染不純物をフ
    ッ素を含有する酸性溶液で除去することを特徴とする半
    導体装置の作製方法。