JP2000353709A - 半導体装置及びそれを用いた電子装置 - Google Patents
半導体装置及びそれを用いた電子装置Info
- Publication number
- JP2000353709A JP2000353709A JP16633099A JP16633099A JP2000353709A JP 2000353709 A JP2000353709 A JP 2000353709A JP 16633099 A JP16633099 A JP 16633099A JP 16633099 A JP16633099 A JP 16633099A JP 2000353709 A JP2000353709 A JP 2000353709A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- brazing material
- layer
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体基体が載置部材に固着される半導体装置
の信頼性を向上する。 【解決手段】半導体基体と載置部材とが、Ｓｎ，Ａｇ，
Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕ，Ｉｎの群から選択
された少なくとも１種の物質とＳｎからなるろう材によ
り固着され、半導体基体の被固着面に設けられたＰｔ層
とはんだ材とが直接固着される。 【効果】Ｐｔ層により固着面における金属間の過剰な反
応が防止されるので、半導体基体と載置部材との接合の
信頼性が向上する。
の信頼性を向上する。 【解決手段】半導体基体と載置部材とが、Ｓｎ，Ａｇ，
Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕ，Ｉｎの群から選択
された少なくとも１種の物質とＳｎからなるろう材によ
り固着され、半導体基体の被固着面に設けられたＰｔ層
とはんだ材とが直接固着される。 【効果】Ｐｔ層により固着面における金属間の過剰な反
応が防止されるので、半導体基体と載置部材との接合の
信頼性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子基体を
載置部材にろう材で固着する構造を有する半導体装置及
びこれを用いた電子装置に関する。
載置部材にろう材で固着する構造を有する半導体装置及
びこれを用いた電子装置に関する。
【０００２】
【従来の技術】半導体素子基体は、半導体装置の金属載
置部材上に融点の比較的低いろう材により接着される。
例えば、第１先行技術例としての特開平4−49630号公報
には、Ｓｎ−Ｓｂ系合金ろう材であって、Ｎｉ，Ｃｕ及
びＰを共に含有して半導体装置組み立て用合金ろう材が
開示されている。この場合、ＳｎにＳｂを添加すること
によってろう材自体の機械的強度を高め、はんだ層と被
接着部材の表面との界面にＮｉ−ＳｎあるいはＣｕ−Ｓ
ｎの金属間化合物が生成されるのを抑えるため、半導体
装置の信頼性向上が可能になると言う。
置部材上に融点の比較的低いろう材により接着される。
例えば、第１先行技術例としての特開平4−49630号公報
には、Ｓｎ−Ｓｂ系合金ろう材であって、Ｎｉ，Ｃｕ及
びＰを共に含有して半導体装置組み立て用合金ろう材が
開示されている。この場合、ＳｎにＳｂを添加すること
によってろう材自体の機械的強度を高め、はんだ層と被
接着部材の表面との界面にＮｉ−ＳｎあるいはＣｕ−Ｓ
ｎの金属間化合物が生成されるのを抑えるため、半導体
装置の信頼性向上が可能になると言う。
【０００３】第２先行技術例としての特公平3−3937 号
公報には、半導体素子とこれを支持する載置部材とをろ
う材でろう付した半導体装置において、前記ろう材の組
成を重量比８７〜９２.４％ の錫と重量比７.０〜１０.
０％のアンチモンと重量比０.６〜３.０％のニッケルよ
り構成する半導体装置が開示されている。この技術によ
れば、ろう材の機械的強度が高く、銅と錫の合金の生成
が抑制され、半導体装置の信頼性が高くなると言われ
る。
公報には、半導体素子とこれを支持する載置部材とをろ
う材でろう付した半導体装置において、前記ろう材の組
成を重量比８７〜９２.４％ の錫と重量比７.０〜１０.
０％のアンチモンと重量比０.６〜３.０％のニッケルよ
り構成する半導体装置が開示されている。この技術によ
れば、ろう材の機械的強度が高く、銅と錫の合金の生成
が抑制され、半導体装置の信頼性が高くなると言われ
る。
【０００４】
【発明が解決しようとする課題】半導体装置における発
熱量が少なく、要求される信頼性がさほど高くない場合
には、半導体基体を金属載置部材上にどのようなろう材
を用いて接着しても問題はない。しかし、発熱量が大き
く高い信頼性が要求される場合には、適用されるべきろ
う材は選択されねばならない。このような観点から、そ
れ自体剛性や破壊強度が高い、Ｓｎ−５ｗｔ％Ｓｂ系は
んだ材がダイボンディング用ろう材として選択される。
この際、半導体基体のダイボンディング面には、ろう材
及び半導体基体との接着性が付与されたＣｒ−Ｎｉ−Ａ
ｇやＴｉ−Ｃｕ−Ａｕのような多層金属層が設けられ
る。ここで、ＡｇやＡｕのような最表層金属はろう材の
中に溶け込んで、接着界面から消失するが、ＮｉやＣｕ
のような中間金属層はろう材に溶け込まずに界面に残留
し、ろう材とＣｒやＴｉのような最下層金属との反応を
抑制する障壁としての役割を担う。このような役割を持
つ中間金属層が設けられるのは、最下層金属とろう材が
直接接触する構造をとった場合は、（ａ）両者が冶金的
に結合しないため接着が不可能と考えられていたこと、
又は、（ｂ）両者の反応により最下層金属がろう材によ
り浸食されて消失し、強固な接着力が得られなくなると
考えられていたことに基づく。
熱量が少なく、要求される信頼性がさほど高くない場合
には、半導体基体を金属載置部材上にどのようなろう材
を用いて接着しても問題はない。しかし、発熱量が大き
く高い信頼性が要求される場合には、適用されるべきろ
う材は選択されねばならない。このような観点から、そ
れ自体剛性や破壊強度が高い、Ｓｎ−５ｗｔ％Ｓｂ系は
んだ材がダイボンディング用ろう材として選択される。
この際、半導体基体のダイボンディング面には、ろう材
及び半導体基体との接着性が付与されたＣｒ−Ｎｉ−Ａ
ｇやＴｉ−Ｃｕ−Ａｕのような多層金属層が設けられ
る。ここで、ＡｇやＡｕのような最表層金属はろう材の
中に溶け込んで、接着界面から消失するが、ＮｉやＣｕ
のような中間金属層はろう材に溶け込まずに界面に残留
し、ろう材とＣｒやＴｉのような最下層金属との反応を
抑制する障壁としての役割を担う。このような役割を持
つ中間金属層が設けられるのは、最下層金属とろう材が
直接接触する構造をとった場合は、（ａ）両者が冶金的
に結合しないため接着が不可能と考えられていたこと、
又は、（ｂ）両者の反応により最下層金属がろう材によ
り浸食されて消失し、強固な接着力が得られなくなると
考えられていたことに基づく。
【０００５】第１先行技術例に開示されたＮｉ，Ｃｕ及
びＰを含有するＳｎ−Ｓｂ系合金ろう材や、第２先行技
術例に開示された８７〜９２.４ｗｔ％Ｓｎ−７.０〜1
0.0ｗｔ％Ｓｂ−０.６〜３.０ｗｔ％Ｎｉ ろう材は、い
ずれも圧倒的に多量のＳｎを含んでいる。これらのろう
材は、溶融した状態では他の金属と活発に反応して、こ
の金属を溶融ろう材中に溶け込ませる。したがって、前
述した多層金属層におけるＡｇやＡｕのような最表層金
属だけでなく、ＮｉやＣｕのような中間金属層までも
が、ろう材中に溶け込んで接着界面から消失する。この
結果、ろう材とＣｒやＴｉのような最下層金属とが直接
接触する状態となり、両者の反応も促進されて半導体基
体とろう材間の接着力は低下する。特に、半導体装置に
熱的あるいは機械的ストレスが与えられると、半導体基
体とろう材間に亀裂等の破壊を生じやすくなる。半導体
基体のダイボンディング界面は、半導体装置の一導電路
や放熱路を兼ねる場合が多く、その性能を維持するため
にはダイボンディング界面の破壊は避けなければならな
い。
びＰを含有するＳｎ−Ｓｂ系合金ろう材や、第２先行技
術例に開示された８７〜９２.４ｗｔ％Ｓｎ−７.０〜1
0.0ｗｔ％Ｓｂ−０.６〜３.０ｗｔ％Ｎｉ ろう材は、い
ずれも圧倒的に多量のＳｎを含んでいる。これらのろう
材は、溶融した状態では他の金属と活発に反応して、こ
の金属を溶融ろう材中に溶け込ませる。したがって、前
述した多層金属層におけるＡｇやＡｕのような最表層金
属だけでなく、ＮｉやＣｕのような中間金属層までも
が、ろう材中に溶け込んで接着界面から消失する。この
結果、ろう材とＣｒやＴｉのような最下層金属とが直接
接触する状態となり、両者の反応も促進されて半導体基
体とろう材間の接着力は低下する。特に、半導体装置に
熱的あるいは機械的ストレスが与えられると、半導体基
体とろう材間に亀裂等の破壊を生じやすくなる。半導体
基体のダイボンディング界面は、半導体装置の一導電路
や放熱路を兼ねる場合が多く、その性能を維持するため
にはダイボンディング界面の破壊は避けなければならな
い。
【０００６】一方、従来から多くの半導体装置に用いら
れてきたＰｂを含むはんだ材は、環境保全の観点から、
その使用を避けるアプローチがなされている。第１及び
第２先行技術例に開示されたＳｎ−Ｓｂ系ろう材は、Ｓ
ｎ単体金属，Ｓｎ−３.５ｗｔ％Ａｇ，Ｓｎ−３ｗｔ％
Ａｇ−０.８ｗｔ％Ｃｕに代表されるようなＳｎ−Ａｇ
系、Ｓｎ−５８ｗｔ％Ｂｉに代表されるようなＳｎ−Ｂ
ｉ系 、Ｓｎ−０.７ｗｔ％Ｃｕに代表されるようなＳｎ
−Ｃｕ系、Ｓｎ−５２ｗｔ％Ｉｎに代表されるようなＳ
ｎ−Ｉｎ系、Ｓｎ−９ｗｔ％Ｚｎに代表されるようなＳ
ｎ−Ｚｎ系、Ｉｎ−１０ｗｔ％Ａｇに代表されるような
Ｉｎ−Ａｇ系、そして、Ａｕ−２０ｗｔ％Ｓｎに代表さ
れるようなＡｎ−Ｓｎ系とともに、上述の環境保全の目
的に沿った材料になり得る。しかしながら、いずれの上
記ろう材も溶融状態のもとでは、上記中間金属層の溶解
による界面消失やろう材と最下層金属との反応を促進さ
せ、ダイボンディング界面の接着力低下をもたらす。
れてきたＰｂを含むはんだ材は、環境保全の観点から、
その使用を避けるアプローチがなされている。第１及び
第２先行技術例に開示されたＳｎ−Ｓｂ系ろう材は、Ｓ
ｎ単体金属，Ｓｎ−３.５ｗｔ％Ａｇ，Ｓｎ−３ｗｔ％
Ａｇ−０.８ｗｔ％Ｃｕに代表されるようなＳｎ−Ａｇ
系、Ｓｎ−５８ｗｔ％Ｂｉに代表されるようなＳｎ−Ｂ
ｉ系 、Ｓｎ−０.７ｗｔ％Ｃｕに代表されるようなＳｎ
−Ｃｕ系、Ｓｎ−５２ｗｔ％Ｉｎに代表されるようなＳ
ｎ−Ｉｎ系、Ｓｎ−９ｗｔ％Ｚｎに代表されるようなＳ
ｎ−Ｚｎ系、Ｉｎ−１０ｗｔ％Ａｇに代表されるような
Ｉｎ−Ａｇ系、そして、Ａｕ−２０ｗｔ％Ｓｎに代表さ
れるようなＡｎ−Ｓｎ系とともに、上述の環境保全の目
的に沿った材料になり得る。しかしながら、いずれの上
記ろう材も溶融状態のもとでは、上記中間金属層の溶解
による界面消失やろう材と最下層金属との反応を促進さ
せ、ダイボンディング界面の接着力低下をもたらす。
【０００７】本発明は、上述の問題点を考慮してなされ
たものであり、製造歩留りまたは信頼性の高い半導体装
置並びに電子装置を提供する。
たものであり、製造歩留りまたは信頼性の高い半導体装
置並びに電子装置を提供する。
【０００８】
【課題を解決するための手段】本発明による半導体装置
は、半導体基体と該半導体基体を載置する部材がＳｂ，
Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，ＡｕそしてＩｎの
群から選択された少なくとも１種の物質とＳｎからなる
ろう材により固着され、該半導体基体の被固着面に設け
られたＰｔ層と該はんだ材とが直接固着される接着構造
を有する。
は、半導体基体と該半導体基体を載置する部材がＳｂ，
Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，ＡｕそしてＩｎの
群から選択された少なくとも１種の物質とＳｎからなる
ろう材により固着され、該半導体基体の被固着面に設け
られたＰｔ層と該はんだ材とが直接固着される接着構造
を有する。
【０００９】本発明による半導体装置を用いた電子装置
は、半導体基体と該半導体基体を載置する部材がＳｎ，
Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕそして
Ｉｎの群から選択された少なくとも１種の物質とＳｎか
らなるろう材により固着され、該半導体基体の被固着面
に設けられたＰｔ層と該ろう材とが直接固着される接着
構造を有する半導体装置が、負荷に給電する装置に組み
込まれる。
は、半導体基体と該半導体基体を載置する部材がＳｎ，
Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａｕそして
Ｉｎの群から選択された少なくとも１種の物質とＳｎか
らなるろう材により固着され、該半導体基体の被固着面
に設けられたＰｔ層と該ろう材とが直接固着される接着
構造を有する半導体装置が、負荷に給電する装置に組み
込まれる。
【００１０】
【発明の実施の形態】本発明による半導体装置３０は、
図１に示す鳥瞰図及び断面図のような形態を有してい
る。先ず、（ａ）の鳥瞰図に注目する。Ｓｉからなるパ
ワー半導体基体としてのＩＧＢＴ(Insulated Gate Bipo
lar Transistor）チップ１は、載置部材としての厚さ：
１mmのＣｕベース板である載置部材又は回路基板（以下
Ｃｕベース板と示す）２上にろう材３（図示を省略）に
より固着されている。この際、ろう付けは還元雰囲気中
で２７０℃程度に加熱してなされる。Ｃｕベース板２の
表面には、Ｎｉめっき(図示を省略，厚さ：３〜７μｍ)
が施されている。また、Ｃｕベース板２上には、厚膜Ｃ
ｕ配線（図示を省略）４を施したアルミナセラミックス
基板５がシリコーン樹脂接着剤（図示を省略）により取
り付けられている。アルミナセラミックス基板５の厚膜
Ｃｕ配線４間には、厚膜抵抗１１，ＩＣチップ基体１
２，コンデンサチップ１３、そしてガラススリーブ型ツ
ェナーダイオードチップ１４等のチップ部品がろう材
３′（図示を省略）により固着されており、ＩＧＢＴチ
ップ１を制御する回路１０が形成されている。ＩＧＢＴ
チップ１のエミッタ電極及びゲート電極は直径３００μ
ｍのＡｌワイヤ６により制御回路１０と電気的に連絡さ
れている。ＩＧＢＴチップ１のコレクタ電極は、Ｃｕベ
ース板２とＡｌワイヤ６′を経由して端子７と電気的に
連絡されている。制御回路１０もＡｌワイヤ６′により
端子７と電気的に連絡されている。端子７はＣｕベース
板２と同質の材料からなり、その表面にはＮｉめっき
（図示を省略，厚さ：３〜７μｍ）が施されている。載
置部材の母材がＣｕ材である場合は母材が表面に露出し
た状態であっても良いが、より高い品質を保持する上で
Ｎｉ，Ａｕ，Ａｇ等のめっきを施すことが望ましい。
図１に示す鳥瞰図及び断面図のような形態を有してい
る。先ず、（ａ）の鳥瞰図に注目する。Ｓｉからなるパ
ワー半導体基体としてのＩＧＢＴ(Insulated Gate Bipo
lar Transistor）チップ１は、載置部材としての厚さ：
１mmのＣｕベース板である載置部材又は回路基板（以下
Ｃｕベース板と示す）２上にろう材３（図示を省略）に
より固着されている。この際、ろう付けは還元雰囲気中
で２７０℃程度に加熱してなされる。Ｃｕベース板２の
表面には、Ｎｉめっき(図示を省略，厚さ：３〜７μｍ)
が施されている。また、Ｃｕベース板２上には、厚膜Ｃ
ｕ配線（図示を省略）４を施したアルミナセラミックス
基板５がシリコーン樹脂接着剤（図示を省略）により取
り付けられている。アルミナセラミックス基板５の厚膜
Ｃｕ配線４間には、厚膜抵抗１１，ＩＣチップ基体１
２，コンデンサチップ１３、そしてガラススリーブ型ツ
ェナーダイオードチップ１４等のチップ部品がろう材
３′（図示を省略）により固着されており、ＩＧＢＴチ
ップ１を制御する回路１０が形成されている。ＩＧＢＴ
チップ１のエミッタ電極及びゲート電極は直径３００μ
ｍのＡｌワイヤ６により制御回路１０と電気的に連絡さ
れている。ＩＧＢＴチップ１のコレクタ電極は、Ｃｕベ
ース板２とＡｌワイヤ６′を経由して端子７と電気的に
連絡されている。制御回路１０もＡｌワイヤ６′により
端子７と電気的に連絡されている。端子７はＣｕベース
板２と同質の材料からなり、その表面にはＮｉめっき
（図示を省略，厚さ：３〜７μｍ）が施されている。載
置部材の母材がＣｕ材である場合は母材が表面に露出し
た状態であっても良いが、より高い品質を保持する上で
Ｎｉ，Ａｕ，Ａｇ等のめっきを施すことが望ましい。
【００１１】以上の概略構造を有するアッセンブリは、
（ｂ）に示す断面図の破線で示すように、ＩＧＢＴチッ
プ１の搭載部，チップ部品が取り付けられたアルミナ基
板５の搭載部，Ａｌワイン６及び６′が完全に封止され
る如くに、Ｃｕベース板２及び端子７の一部を含めてエ
ポキシ樹脂８によるモールドが施されている。
（ｂ）に示す断面図の破線で示すように、ＩＧＢＴチッ
プ１の搭載部，チップ部品が取り付けられたアルミナ基
板５の搭載部，Ａｌワイン６及び６′が完全に封止され
る如くに、Ｃｕベース板２及び端子７の一部を含めてエ
ポキシ樹脂８によるモールドが施されている。
【００１２】図２はＩＧＢＴチップ搭載部の断面構造模
式図である。ＩＧＢＴチップ１はＣｕベース板２上にＳ
ｎ−５ｗｔ％Ｓｂ−０.６ｗｔ％Ｎｉ−０.０５ｗｔ％Ｐ
からなる厚さ２００μｍのろう材３により固着されてい
る。固着前のＩＧＢＴチップ１には、蒸着法によりＴｉ
(０.１μｍ)−Ｐｔ(０.２μｍ)−Ａｕ(０.１μｍ)から
なる多層金属層が形成されていた。ここで、最表層１Ｃ
のＡｕはろう材３の中に溶け込んで接着界面から消失し
ているが、Ｐｔ中間金属層１Ｂはろう材に溶け込まずに
界面に残留してろう材３と直接接触した状態にある。こ
の点が本発明の特徴的な点である。また、Ｔｉ最下層金
属１ＡはＰｔ中間金属層１Ｂの反応抑制作用により、ろ
う材３と反応することなく、固着前の状態に維持されて
いる。図３はＩＧＢＴチップ搭載部における金属のデプ
スプロファイルである。このプロファイルは、ＳＩＭＳ
分析(Secondary Ion Mass Spectroscopy）により得たも
のである。ＳｉはＩＧＢＴチップの母材物質であり、Ｔ
ｉは最下層金属１Ａ，Ｐｔは中間金属層１Ｂ、そしてＳ
ｎはろう材３の主成分物質である。Ｓｉとろう材３とし
てのＳｎの領域の中間に位置するＴｉとＰｔは、それぞ
れ独立したピークを有している。このプロファイルか
ら、Ｐｔ層１ＢはＳｎによる浸食を受けていないこと、
そして、Ｔｉ層である最下層金属１ＡとＳｎやＳｉとの
反応が生じた形跡のないことを確認できる。このよう
に、中間金属層１Ｂは、固着後もろう材に溶け込まずに
界面に残留するとともにＴｉ最下層金属１Ａとろう材３
との反応を抑制する、中間金属層１Ｂとしての本来の役
割を演じている。これは、中間金属層１ＢとしてＳｎに
対する溶解性の低いＰｔを選択したことによる効果であ
る。
式図である。ＩＧＢＴチップ１はＣｕベース板２上にＳ
ｎ−５ｗｔ％Ｓｂ−０.６ｗｔ％Ｎｉ−０.０５ｗｔ％Ｐ
からなる厚さ２００μｍのろう材３により固着されてい
る。固着前のＩＧＢＴチップ１には、蒸着法によりＴｉ
(０.１μｍ)−Ｐｔ(０.２μｍ)−Ａｕ(０.１μｍ)から
なる多層金属層が形成されていた。ここで、最表層１Ｃ
のＡｕはろう材３の中に溶け込んで接着界面から消失し
ているが、Ｐｔ中間金属層１Ｂはろう材に溶け込まずに
界面に残留してろう材３と直接接触した状態にある。こ
の点が本発明の特徴的な点である。また、Ｔｉ最下層金
属１ＡはＰｔ中間金属層１Ｂの反応抑制作用により、ろ
う材３と反応することなく、固着前の状態に維持されて
いる。図３はＩＧＢＴチップ搭載部における金属のデプ
スプロファイルである。このプロファイルは、ＳＩＭＳ
分析(Secondary Ion Mass Spectroscopy）により得たも
のである。ＳｉはＩＧＢＴチップの母材物質であり、Ｔ
ｉは最下層金属１Ａ，Ｐｔは中間金属層１Ｂ、そしてＳ
ｎはろう材３の主成分物質である。Ｓｉとろう材３とし
てのＳｎの領域の中間に位置するＴｉとＰｔは、それぞ
れ独立したピークを有している。このプロファイルか
ら、Ｐｔ層１ＢはＳｎによる浸食を受けていないこと、
そして、Ｔｉ層である最下層金属１ＡとＳｎやＳｉとの
反応が生じた形跡のないことを確認できる。このよう
に、中間金属層１Ｂは、固着後もろう材に溶け込まずに
界面に残留するとともにＴｉ最下層金属１Ａとろう材３
との反応を抑制する、中間金属層１Ｂとしての本来の役
割を演じている。これは、中間金属層１ＢとしてＳｎに
対する溶解性の低いＰｔを選択したことによる効果であ
る。
【００１３】ろう材３としてのＳｎ−５ｗｔ％Ｓｂ−
０.６ｗｔ％Ｎｉ−０.０５ｗｔ％Ｐは、Ｓｎ単体金属、
Ｓｎ−５ｗｔ％Ｓｂで代表されるような他のＳｎ−Ｓｂ
系 ，Ｓｎ−３.５ｗｔ％Ａｇ，Ｓｎ−３ｗｔ％Ａｇ−
０.８ｗｔ％Ｃｕで代表されるようなＳｎ−Ａｇ系、Ｓ
ｎ−５８ｗｔ％Ｂｉで代表されるようなＳｎ−Ｂｉ系、
Ｓｎ−０.７ｗｔ％Ｃｕで代表されるようなＳｎ−Ｃｕ
系、Ｓｎ−５２ｗｔ％Ｉnで代表されるようなＳｎ−Ｉ
ｎ系、Ｓｎ−９ｗｔ％Ｚｎで代表されるようなＳｎ−Ｚ
ｎ系，Ｉｎ−１０ｗｔ％Ａｇで代表されるようなＩｎ−
Ａｇ系、そして、Ａｕ−２０ｗｔ％Ｓｎで代表されるよ
うなＡｕ−Ｓｎ系に置き換えることが可能である。これ
らの合金材はいずれも、金属を溶解しやすい特性を有し
ている。しかし、中間金属層１ＢとしてのＰｔ層は、上
述のいずれのろう材に対しても優れた反応抑制性能を有
している。この結果、最下層金属１ＡがＴｉ，Ｃｒ，Ｍ
ｏ，Ｗ，Ａｌ，ＺｒそしてＨｆの群から選択されたいず
れの金属の場合でも、最下層金属１Ａとろう材３との反
応は抑制され、ＩＧＢＴチップ固着部の接着は強固に維
持される。この効果は、ろう材３が上述したＳｎ−Ｓｂ
系，Ｓｎ−Ａｇ系，Ｓｎ−Ｂｉ系，Ｓｎ−Ｃｕ系，Ｓｎ
−Ｉｎ系，Ｓｎ−Ｚｎ系，Ｉｎ−Ａｇ系そしてＡｕ−Ｓ
ｎ系に第３，第４の微量金属を添加した合金である場合
でも変わることはない。
０.６ｗｔ％Ｎｉ−０.０５ｗｔ％Ｐは、Ｓｎ単体金属、
Ｓｎ−５ｗｔ％Ｓｂで代表されるような他のＳｎ−Ｓｂ
系 ，Ｓｎ−３.５ｗｔ％Ａｇ，Ｓｎ−３ｗｔ％Ａｇ−
０.８ｗｔ％Ｃｕで代表されるようなＳｎ−Ａｇ系、Ｓ
ｎ−５８ｗｔ％Ｂｉで代表されるようなＳｎ−Ｂｉ系、
Ｓｎ−０.７ｗｔ％Ｃｕで代表されるようなＳｎ−Ｃｕ
系、Ｓｎ−５２ｗｔ％Ｉnで代表されるようなＳｎ−Ｉ
ｎ系、Ｓｎ−９ｗｔ％Ｚｎで代表されるようなＳｎ−Ｚ
ｎ系，Ｉｎ−１０ｗｔ％Ａｇで代表されるようなＩｎ−
Ａｇ系、そして、Ａｕ−２０ｗｔ％Ｓｎで代表されるよ
うなＡｕ−Ｓｎ系に置き換えることが可能である。これ
らの合金材はいずれも、金属を溶解しやすい特性を有し
ている。しかし、中間金属層１ＢとしてのＰｔ層は、上
述のいずれのろう材に対しても優れた反応抑制性能を有
している。この結果、最下層金属１ＡがＴｉ，Ｃｒ，Ｍ
ｏ，Ｗ，Ａｌ，ＺｒそしてＨｆの群から選択されたいず
れの金属の場合でも、最下層金属１Ａとろう材３との反
応は抑制され、ＩＧＢＴチップ固着部の接着は強固に維
持される。この効果は、ろう材３が上述したＳｎ−Ｓｂ
系，Ｓｎ−Ａｇ系，Ｓｎ−Ｂｉ系，Ｓｎ−Ｃｕ系，Ｓｎ
−Ｉｎ系，Ｓｎ−Ｚｎ系，Ｉｎ−Ａｇ系そしてＡｕ−Ｓ
ｎ系に第３，第４の微量金属を添加した合金である場合
でも変わることはない。
【００１４】パワー半導体基体としてのＩＧＢＴチップ
１は、トランジスタ，サイリスタ，ダイオード，MOSFET
トランジスタ等、ＩＧＢＴ素子以外の電気的機能を持つ
半導体素子基体に置き換えることは可能であり、これら
の素子がＳｉ以外の材料（例えば、ＧａＡｓやＳｉＣの
如き化合物半導体）からなる場合であっても上述した効
果が得られる。
１は、トランジスタ，サイリスタ，ダイオード，MOSFET
トランジスタ等、ＩＧＢＴ素子以外の電気的機能を持つ
半導体素子基体に置き換えることは可能であり、これら
の素子がＳｉ以外の材料（例えば、ＧａＡｓやＳｉＣの
如き化合物半導体）からなる場合であっても上述した効
果が得られる。
【００１５】載置部材としてのＣｕベース板２には、Ｎ
ｉめっきを施すことは必須とはしない。また、Ｃｕベー
ス板２はＡｌ板に置き換えることも可能である。この場
合は、ろう材に対するぬれ性を付与するために、Ｎｉ，
Ａｕ，Ａｇ等のめっきを施すことが望ましい。
ｉめっきを施すことは必須とはしない。また、Ｃｕベー
ス板２はＡｌ板に置き換えることも可能である。この場
合は、ろう材に対するぬれ性を付与するために、Ｎｉ，
Ａｕ，Ａｇ等のめっきを施すことが望ましい。
【００１６】一方、図４は比較用のもので、Ｔｉ(０.１
μｍ)−Ｎｉ(０.６μｍ)−Ａｇ(０.２μｍ）からなる多
層金属層を設けたＩＧＢＴチップ搭載部における金属の
デプスプロファイルである。最下層金属としてのＴｉは
ＩＧＢＴチップ領域、中間金属層領域及びろう材領域に
ブロードに分布している。また、中間金属層１Ｂとして
のＮｉも最下層金属及びろう材領域にブロードに分布し
ている。ろう材としてのＳｎも、中間金属層領域や最下
層金属領域に侵入しているだけでなく、Ｓｉ領域にまで
到達している。このことは、比較用試料における中間金
属層はこの層の本来の役割を担うことが困難なことを示
唆している。中間金属層としてのＮｉ層がＣｕ，Ｐｄの
如き他の金属に置き換えられた場合でも、Ｎｉの場合と
同様に中間金属層としての役割を担うことが困難であ
る。
μｍ)−Ｎｉ(０.６μｍ)−Ａｇ(０.２μｍ）からなる多
層金属層を設けたＩＧＢＴチップ搭載部における金属の
デプスプロファイルである。最下層金属としてのＴｉは
ＩＧＢＴチップ領域、中間金属層領域及びろう材領域に
ブロードに分布している。また、中間金属層１Ｂとして
のＮｉも最下層金属及びろう材領域にブロードに分布し
ている。ろう材としてのＳｎも、中間金属層領域や最下
層金属領域に侵入しているだけでなく、Ｓｉ領域にまで
到達している。このことは、比較用試料における中間金
属層はこの層の本来の役割を担うことが困難なことを示
唆している。中間金属層としてのＮｉ層がＣｕ，Ｐｄの
如き他の金属に置き換えられた場合でも、Ｎｉの場合と
同様に中間金属層としての役割を担うことが困難であ
る。
【００１７】制御回路１０のチップ部品１２，１３，１
４等は、Ｓｎ−３ｗｔ％Ａｇ−0.8ｗｔ％Ｃｕからなる
ろう材３′によりアルミナ基板５上に固着されている。
ろう材３′はろう材３の場合と同様に、Ｓｎ単体金属，
Ｓｎ−５ｗｔ％Ｓｂ，Ｓｎ−５ｗｔ％Ｓｂ−０.６ｗｔ
％Ｎｉ−０.０５ｗｔ％Ｐで代表されるような他のＳｎ
−Ｓｂ系、Ｓｎ−３.５ｗｔ％Ａｇ で代表されるような
Ｓｎ−Ａｇ系、Ｓｎ−５８ｗｔ％Ｂｉで代表されるよう
なＳｎ−Ｂｉ系、Ｓｎ−０.７ｗｔ％Ｃｕ で代表される
ようなＳｎ−Ｃｕ系、Ｓｎ−５２ｗｔ％Ｉｎで代表され
るようなＳｎ−Ｉｎ系、Ｓｎ−９ｗｔ％Ｚｎで代表され
るようなＳｎ−Ｚｎ系、Ｉｎ−１０wt％Ａｇで代表され
るようなＩｎ−Ａｇ系、そして、Ａｕ−２０ｗｔ％Ｓｎ
で代表されるようなＡｕ−Ｓｎ系に置き換えることが可
能である。
４等は、Ｓｎ−３ｗｔ％Ａｇ−0.8ｗｔ％Ｃｕからなる
ろう材３′によりアルミナ基板５上に固着されている。
ろう材３′はろう材３の場合と同様に、Ｓｎ単体金属，
Ｓｎ−５ｗｔ％Ｓｂ，Ｓｎ−５ｗｔ％Ｓｂ−０.６ｗｔ
％Ｎｉ−０.０５ｗｔ％Ｐで代表されるような他のＳｎ
−Ｓｂ系、Ｓｎ−３.５ｗｔ％Ａｇ で代表されるような
Ｓｎ−Ａｇ系、Ｓｎ−５８ｗｔ％Ｂｉで代表されるよう
なＳｎ−Ｂｉ系、Ｓｎ−０.７ｗｔ％Ｃｕ で代表される
ようなＳｎ−Ｃｕ系、Ｓｎ−５２ｗｔ％Ｉｎで代表され
るようなＳｎ−Ｉｎ系、Ｓｎ−９ｗｔ％Ｚｎで代表され
るようなＳｎ−Ｚｎ系、Ｉｎ−１０wt％Ａｇで代表され
るようなＩｎ−Ａｇ系、そして、Ａｕ−２０ｗｔ％Ｓｎ
で代表されるようなＡｕ−Ｓｎ系に置き換えることが可
能である。
【００１８】アルミナ基板５は、チップ部品１２，１
３，１４等の放出する熱が過大な場合は放熱を容易にす
るためＡｌＮやＳｉＣ等の高熱伝導性セラミックスに置
き換えてもよい。この際、厚膜Ｃｕ配線４は、Ａｇ−Ｐ
ｔ系の厚膜導体に置き換えることが可能である。この理
由は、上述したろう材３′中への配線４の溶融による溶
け込み(換言すると、消失)を抑えて、制御回路１０の電
気的機能を正常に持維できることによる。また、アルミ
ナ基板５は、チップ部品１２，１３，１４等の放出する
熱が少ない場合は、ガラスクロス入りビスマルイミドト
リアジン(ＢＴ)樹脂，ガラスエポキシ樹脂，エポキシ樹
脂，ベークライト樹脂，ポリイミド樹脂等を母材とする
絶縁基板上に銅箔層等の金属配線を施した材料に置き換
えることも可能である。この際、銅箔層等にＮｉ，Ａ
ｕ，Ａｇ等のめっきを施してもよい。ＩＧＢＴチップ１
や制御回路１０等を封止するモールド用エポキシ樹脂８
は、フィラーとしてＳｉＯ2 （溶融シリカ，結晶シリ
カ）やＺｎＯ粉末を添加したフェノール硬化型エポキシ
樹脂が用いられる。この場合、フィラーの添加量は所望
の熱膨張率及びモールド処理温度に応じて５０〜９０％
の範囲の任意の組成を選ぶことが可能である。また、ゴ
ム変性エポキシ樹脂を用いてもよい。これらの樹脂は、
生産性，経済性の観点からトランスファモールド法によ
ることが望ましい。しかし、所望の耐水性，電気性能，
信頼性等を満たす範囲では、ポッティング法により封止
することも可能である。
３，１４等の放出する熱が過大な場合は放熱を容易にす
るためＡｌＮやＳｉＣ等の高熱伝導性セラミックスに置
き換えてもよい。この際、厚膜Ｃｕ配線４は、Ａｇ−Ｐ
ｔ系の厚膜導体に置き換えることが可能である。この理
由は、上述したろう材３′中への配線４の溶融による溶
け込み(換言すると、消失)を抑えて、制御回路１０の電
気的機能を正常に持維できることによる。また、アルミ
ナ基板５は、チップ部品１２，１３，１４等の放出する
熱が少ない場合は、ガラスクロス入りビスマルイミドト
リアジン(ＢＴ)樹脂，ガラスエポキシ樹脂，エポキシ樹
脂，ベークライト樹脂，ポリイミド樹脂等を母材とする
絶縁基板上に銅箔層等の金属配線を施した材料に置き換
えることも可能である。この際、銅箔層等にＮｉ，Ａ
ｕ，Ａｇ等のめっきを施してもよい。ＩＧＢＴチップ１
や制御回路１０等を封止するモールド用エポキシ樹脂８
は、フィラーとしてＳｉＯ2 （溶融シリカ，結晶シリ
カ）やＺｎＯ粉末を添加したフェノール硬化型エポキシ
樹脂が用いられる。この場合、フィラーの添加量は所望
の熱膨張率及びモールド処理温度に応じて５０〜９０％
の範囲の任意の組成を選ぶことが可能である。また、ゴ
ム変性エポキシ樹脂を用いてもよい。これらの樹脂は、
生産性，経済性の観点からトランスファモールド法によ
ることが望ましい。しかし、所望の耐水性，電気性能，
信頼性等を満たす範囲では、ポッティング法により封止
することも可能である。
【００１９】図５は金属層が溶融したろう材と接触した
場合の残留厚さを示す。初期厚さ５μｍの金属層に２８
０℃の溶融Ｓｎ−５ｗｔ％Ｓｂ材であるろう材３を接触
させている。調べた金属はいずれも半導体基体のろう付
け面の多層金属層に用いられるものである。最表層とし
て用いられるＡｕやＡｇは、急速にろう材３中に溶解し
層状の形態で残留しにくい。最下層として用いられるＡ
ｌ，Ｔｉ，Ｃｒ，Ｍｏ及びＷ、そして、中間金属層とし
て用いられるＰｄ，Ｃｕ及びＮｉは、ＡｕやＡｇほどで
はないけれども溶解しやすい。これに対し、中間金属層
あるいは最表層として用いられるＰｔは、溶解速度が小
さく残留厚さが大きい。上述したように中間金属層とし
てのＰｔ層１Ｂが固着後もろう材に解け込まずに界面に
残留するとともに、最下層金属１Ａとろう材３との反応
を抑制する障壁になり得るのは、Ｓｎが多量に含まれる
溶融ろう材３に対して優れた耐溶融性を有することに基
づく。
場合の残留厚さを示す。初期厚さ５μｍの金属層に２８
０℃の溶融Ｓｎ−５ｗｔ％Ｓｂ材であるろう材３を接触
させている。調べた金属はいずれも半導体基体のろう付
け面の多層金属層に用いられるものである。最表層とし
て用いられるＡｕやＡｇは、急速にろう材３中に溶解し
層状の形態で残留しにくい。最下層として用いられるＡ
ｌ，Ｔｉ，Ｃｒ，Ｍｏ及びＷ、そして、中間金属層とし
て用いられるＰｄ，Ｃｕ及びＮｉは、ＡｕやＡｇほどで
はないけれども溶解しやすい。これに対し、中間金属層
あるいは最表層として用いられるＰｔは、溶解速度が小
さく残留厚さが大きい。上述したように中間金属層とし
てのＰｔ層１Ｂが固着後もろう材に解け込まずに界面に
残留するとともに、最下層金属１Ａとろう材３との反応
を抑制する障壁になり得るのは、Ｓｎが多量に含まれる
溶融ろう材３に対して優れた耐溶融性を有することに基
づく。
【００２０】以上の構成を、図面を用いて説明する。
【００２１】〔実施例１〕本実施例では、パワー半導体
素子基体とその電気的動作を制御する制御回路を搭載し
た半導体装置及びこの半導体装置を用いた自動車用点火
装置について説明する。
素子基体とその電気的動作を制御する制御回路を搭載し
た半導体装置及びこの半導体装置を用いた自動車用点火
装置について説明する。
【００２２】パワー半導体素子基体１とその電気的動作
を制御する制御回路１０を搭載した半導体装置３０は、
図１に示す鳥瞰図構造及び断面構造を有している。Ｓｉ
からなるＩＧＢＴチップ基体１（チップサイズ：５×５
×０.２５mm)は、厚さ１mm，面積約２５×２０mmのＣｕ
ベース板２上に組成Ｓｎ−５ｗｔ％Ｓb−０.６ｗｔ％Ｎ
ｉ−０.０５ｗｔ％Ｐ のろう材３（図示を省略）により
固着されている。Ｃｕベース板２の表面には厚さ３〜７
μｍのＮｉめっき（図示を省略）が施されている。ＩＧ
ＢＴチップ基体１の被固着面（コレクタ）には、最下層
金属層１ＡとしてのＴｉ層(０.１μｍ）、中間金属層１
ＢとしてのＰｔ層(０.２μｍ）そして最表層１Ｃとして
のＡｕ層(０.１μｍ）からなる多層金属層が蒸着法によ
り形成されている。この際、ろう付けは厚さ２００μ
ｍ，サイズ５×５mmのシート状上記ろう材３をチップ基
体１とベース板２の間に積層し、この積層体を水素添加
の窒素雰囲気中で２７０±１０℃に加熱することにより
実施した。
を制御する制御回路１０を搭載した半導体装置３０は、
図１に示す鳥瞰図構造及び断面構造を有している。Ｓｉ
からなるＩＧＢＴチップ基体１（チップサイズ：５×５
×０.２５mm)は、厚さ１mm，面積約２５×２０mmのＣｕ
ベース板２上に組成Ｓｎ−５ｗｔ％Ｓb−０.６ｗｔ％Ｎ
ｉ−０.０５ｗｔ％Ｐ のろう材３（図示を省略）により
固着されている。Ｃｕベース板２の表面には厚さ３〜７
μｍのＮｉめっき（図示を省略）が施されている。ＩＧ
ＢＴチップ基体１の被固着面（コレクタ）には、最下層
金属層１ＡとしてのＴｉ層(０.１μｍ）、中間金属層１
ＢとしてのＰｔ層(０.２μｍ）そして最表層１Ｃとして
のＡｕ層(０.１μｍ）からなる多層金属層が蒸着法によ
り形成されている。この際、ろう付けは厚さ２００μ
ｍ，サイズ５×５mmのシート状上記ろう材３をチップ基
体１とベース板２の間に積層し、この積層体を水素添加
の窒素雰囲気中で２７０±１０℃に加熱することにより
実施した。
【００２３】一方、厚さ約１５μｍの厚膜Ｃｕ配線（図
示を省略）４，厚膜抵抗１１及びオーバコートガラス層
（図示を省略）を設けた。サイズ：１９×１０×０.８m
m のアルミナセラミックス基板５を用意した。次いで、
アルミナ基板５の所望領域に、最終的にろう材３′とな
る組成Ｓｎ−３ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕ のろう材
粉末を含有したペーストを印刷し、この印刷部にＩＣチ
ップ基体１２，コンデンサチップ１３、そしてガラスス
リーブ型ツェナーダイオードチップ１４等のチップ部品
を搭載し、空気中で２６０±１０℃に加熱した。これに
より、各チップ部品１２，１３，１４や厚膜抵抗１１は
ろう材３′により厚膜Ｃｕ配線４と電気的に接続され、
アルミナ基板５上にはＩＧＢＴチップ基体１の動作を制
御するための制御回路１０が形成された。このアルミナ
基板５はシリコーン樹脂接着剤（図示を省略）９によ
り、Ｃｕベース板２上に取り付けられている。ＩＧＢＴ
チップ１のエミッタ電極及びゲート電極は直径３００μ
ｍのＡｌワイヤ６により制御回路１０と電気的に連絡さ
れている。ＩＧＢＴチップ１のコレクタ電極は、Ｃｕベ
ース板２とＡｌワイヤ６′を経由して端子７と電気的に
連絡されている。制御回路１０もＡｌワイヤ６′により
端子７と電気的に連絡されている。端子７はＣｕベース
板２と同質の材料からなり、その表面にはＮｉめっき
（図示を省略，厚さ：３〜７μｍ）が施されている。
示を省略）４，厚膜抵抗１１及びオーバコートガラス層
（図示を省略）を設けた。サイズ：１９×１０×０.８m
m のアルミナセラミックス基板５を用意した。次いで、
アルミナ基板５の所望領域に、最終的にろう材３′とな
る組成Ｓｎ−３ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕ のろう材
粉末を含有したペーストを印刷し、この印刷部にＩＣチ
ップ基体１２，コンデンサチップ１３、そしてガラスス
リーブ型ツェナーダイオードチップ１４等のチップ部品
を搭載し、空気中で２６０±１０℃に加熱した。これに
より、各チップ部品１２，１３，１４や厚膜抵抗１１は
ろう材３′により厚膜Ｃｕ配線４と電気的に接続され、
アルミナ基板５上にはＩＧＢＴチップ基体１の動作を制
御するための制御回路１０が形成された。このアルミナ
基板５はシリコーン樹脂接着剤（図示を省略）９によ
り、Ｃｕベース板２上に取り付けられている。ＩＧＢＴ
チップ１のエミッタ電極及びゲート電極は直径３００μ
ｍのＡｌワイヤ６により制御回路１０と電気的に連絡さ
れている。ＩＧＢＴチップ１のコレクタ電極は、Ｃｕベ
ース板２とＡｌワイヤ６′を経由して端子７と電気的に
連絡されている。制御回路１０もＡｌワイヤ６′により
端子７と電気的に連絡されている。端子７はＣｕベース
板２と同質の材料からなり、その表面にはＮｉめっき
（図示を省略，厚さ：３〜７μｍ）が施されている。
【００２４】以上の概略構造を有するアッセンブリは、
（ｂ）に示す断面図の破線で示すように、ＩＧＢＴチッ
プ１の搭載部，チップ部品が取り付けられたアルミナ基
板５の搭載部，Ａｌワイヤ６及び６′が完全に封止され
る如くに、Ｃｕベース板２及び端子７の一部を含めてエ
ポキシ樹脂８によるトランスファモールドが施されてい
る。エポキシ樹脂８は熱膨張率：１６ppm／℃ ，ガラス
転移点：１５５℃，体積抵抗率：９×１０15Ω・ｍ(Ｒ
Ｔ)，曲げ強度：３×１０15kgf／mm2，曲げ弾性率：１
６００kgf／mm2なる特性を有している。トランスファモ
ールドは１８０℃のもとで実施し、次いで１５０℃のも
とで２ｈの熱処理を施して樹脂の硬化を促進させた。
（ｂ）に示す断面図の破線で示すように、ＩＧＢＴチッ
プ１の搭載部，チップ部品が取り付けられたアルミナ基
板５の搭載部，Ａｌワイヤ６及び６′が完全に封止され
る如くに、Ｃｕベース板２及び端子７の一部を含めてエ
ポキシ樹脂８によるトランスファモールドが施されてい
る。エポキシ樹脂８は熱膨張率：１６ppm／℃ ，ガラス
転移点：１５５℃，体積抵抗率：９×１０15Ω・ｍ(Ｒ
Ｔ)，曲げ強度：３×１０15kgf／mm2，曲げ弾性率：１
６００kgf／mm2なる特性を有している。トランスファモ
ールドは１８０℃のもとで実施し、次いで１５０℃のも
とで２ｈの熱処理を施して樹脂の硬化を促進させた。
【００２５】図２はＩＧＢＴチップ搭載部の断面構造模
式図そして図３はＩＧＢＴチップ搭載部における金属の
デプスプロファイルである。固着前のＩＧＢＴチップ１
には、Ｔｉ(０.１μｍ)−Ｐｔ(０.２μｍ)−Ａｕ(０.１
μｍ）からなる多層金属層が形成されていた。固着後で
は、最表層のＡｕ１Ｃはろう材３の中に溶け込んで接着
界面から消失しているが、Ｐｔ中間金属層１Ｂはろう材
に溶け込まずに界面に残留してろう材３と直接接着した
状態にある。この点が本発明の特徴的な点である。ま
た、Ｔｉ最下層金属１ＡはＰｔ中間金属層１Ｂの反応抑
制作用により、ろう材３と反応することなく、固着前の
状態に維持されている。このことは、図３のデプスプロ
ファイルから確認できる。これは、中間金属層１Ｂとし
てＳｎに対する溶解性の低いＰｔを選択したことによる
効果である。
式図そして図３はＩＧＢＴチップ搭載部における金属の
デプスプロファイルである。固着前のＩＧＢＴチップ１
には、Ｔｉ(０.１μｍ)−Ｐｔ(０.２μｍ)−Ａｕ(０.１
μｍ）からなる多層金属層が形成されていた。固着後で
は、最表層のＡｕ１Ｃはろう材３の中に溶け込んで接着
界面から消失しているが、Ｐｔ中間金属層１Ｂはろう材
に溶け込まずに界面に残留してろう材３と直接接着した
状態にある。この点が本発明の特徴的な点である。ま
た、Ｔｉ最下層金属１ＡはＰｔ中間金属層１Ｂの反応抑
制作用により、ろう材３と反応することなく、固着前の
状態に維持されている。このことは、図３のデプスプロ
ファイルから確認できる。これは、中間金属層１Ｂとし
てＳｎに対する溶解性の低いＰｔを選択したことによる
効果である。
【００２６】図６は半導体装置の温度サイクル試験によ
る熱抵抗の推移を示す。図中の曲線Ａは本実施例半導体
装置３０、そして、曲線Ｂは比較用半導体装置（ＩＧＢ
Ｔチップの被固着面にＴｉ(０.１μｍ)−Ｎｉ(０.６μ
ｍ)−Ａｇ(０.２μｍ）からなる多層金属層を設け、こ
れを本実施例と同様の部材，材料及びプロセスを用いて
製作した）に関するものである。したがって、ＩＧＢＴ
チップ搭載部における金属のデプスプロファイルは、図
４と同様に最下層金属としてのＴｉはＩＧＢＴチップ領
域，中間金属層領域及びろう材領域にブロードに分布
し、中間金属層１ＢとしてのＮｉも最下層金属及びろう
材領域にブロードに分布している。また、ろう材として
のＳｎも、中間金属層領域や最下層金属領域に侵入して
いるだけでなく、Ｓｉ領域にまで到達している。本実施
例半導体装置３０の熱抵抗は、温度サイクル数：５００
０回までの試験で初期の値が維持されている。以上のよ
うに、本実施例半導体装置３０は優れた信頼性が確保さ
れていることが確認される。一方、比較用半導体装置の
場合には、温度サイクル数：１００回を過ぎると熱抵抗
の上昇を生じている。このことは、ＩＧＢＴチップろう
付け部に熱伝導性を阻害する破壊が生じていることを意
味し、Ｎｉ層は中間金属層本来の役割を担うことが困難
なことを示唆している。試験後の比較用半導体装置を分
解し、ＩＧＢＴチップろう付け部破壊面を調べた結果、
温度サイクルによる破壊はＳｉ−Ｔｉ層の界面及びＴｉ
層−ろう材の界面付近で生じていることが確認された。
る熱抵抗の推移を示す。図中の曲線Ａは本実施例半導体
装置３０、そして、曲線Ｂは比較用半導体装置（ＩＧＢ
Ｔチップの被固着面にＴｉ(０.１μｍ)−Ｎｉ(０.６μ
ｍ)−Ａｇ(０.２μｍ）からなる多層金属層を設け、こ
れを本実施例と同様の部材，材料及びプロセスを用いて
製作した）に関するものである。したがって、ＩＧＢＴ
チップ搭載部における金属のデプスプロファイルは、図
４と同様に最下層金属としてのＴｉはＩＧＢＴチップ領
域，中間金属層領域及びろう材領域にブロードに分布
し、中間金属層１ＢとしてのＮｉも最下層金属及びろう
材領域にブロードに分布している。また、ろう材として
のＳｎも、中間金属層領域や最下層金属領域に侵入して
いるだけでなく、Ｓｉ領域にまで到達している。本実施
例半導体装置３０の熱抵抗は、温度サイクル数：５００
０回までの試験で初期の値が維持されている。以上のよ
うに、本実施例半導体装置３０は優れた信頼性が確保さ
れていることが確認される。一方、比較用半導体装置の
場合には、温度サイクル数：１００回を過ぎると熱抵抗
の上昇を生じている。このことは、ＩＧＢＴチップろう
付け部に熱伝導性を阻害する破壊が生じていることを意
味し、Ｎｉ層は中間金属層本来の役割を担うことが困難
なことを示唆している。試験後の比較用半導体装置を分
解し、ＩＧＢＴチップろう付け部破壊面を調べた結果、
温度サイクルによる破壊はＳｉ−Ｔｉ層の界面及びＴｉ
層−ろう材の界面付近で生じていることが確認された。
【００２７】また、上述した本実施例半導体装置３０及
び比較用半導体装置におけるIGBTチップろう付け部のせ
ん断強度を比較した。せん断強度は本実施例半導体装置
３０の場合３.５kg／mm2であるのに対し、比較用半導体
装置の場合は１.３kg／mm2と、大きな相違が観測され
た。この試験による破壊は、本実施例半導体装置３０の
場合はろう材３の領域で生じていたのに対し、比較用半
導体装置の場合はＳｉ−Ｔｉ層の界面及びＴｉ層−ろう
材の界面付近で生じていた。
び比較用半導体装置におけるIGBTチップろう付け部のせ
ん断強度を比較した。せん断強度は本実施例半導体装置
３０の場合３.５kg／mm2であるのに対し、比較用半導体
装置の場合は１.３kg／mm2と、大きな相違が観測され
た。この試験による破壊は、本実施例半導体装置３０の
場合はろう材３の領域で生じていたのに対し、比較用半
導体装置の場合はＳｉ−Ｔｉ層の界面及びＴｉ層−ろう
材の界面付近で生じていた。
【００２８】図７は本実施例半導体装置３０の回路を説
明する図である。ＩＧＢＴ素子１のエミッタ及びゲート
は制御回路１０と電気的に接続され、素子１の動作はこ
の制御回路１０により制御される。制御回路１０には抵
抗１１，ＩＣ１２，コンデンサ１３が搭載され、これら
の素子は厚膜Ｃｕ配線４により接続されている。IGBT素
子１と制御回路１０からはそれぞれ端子７が引き出され
ている。半導体装置３０はＩＧＢＴ素子１とそれを制御
する制御回路１０とから構成され、自動車用エンジン点
火装置のコイルへ給電するのに用いられる。また図８
は、図７の回路と同様に自動車用エンジン点火装置のコ
イルへ給電するのに用いられる、他の半導体装置の例で
ある。この場合の制御回路には、サージ保護素子１３Ａ
やダイオード１４も搭載されている。これらの回路から
構成された半導体装置３０は、最高周囲温度１２０℃の
環境のもとで自動車用エンジンを点火するのに使用され
た。自動車の走行距離１０万キロメートルに相当する稼
働においても、本実施例半導体装置３０はその回路機能
を維持することが確認された。
明する図である。ＩＧＢＴ素子１のエミッタ及びゲート
は制御回路１０と電気的に接続され、素子１の動作はこ
の制御回路１０により制御される。制御回路１０には抵
抗１１，ＩＣ１２，コンデンサ１３が搭載され、これら
の素子は厚膜Ｃｕ配線４により接続されている。IGBT素
子１と制御回路１０からはそれぞれ端子７が引き出され
ている。半導体装置３０はＩＧＢＴ素子１とそれを制御
する制御回路１０とから構成され、自動車用エンジン点
火装置のコイルへ給電するのに用いられる。また図８
は、図７の回路と同様に自動車用エンジン点火装置のコ
イルへ給電するのに用いられる、他の半導体装置の例で
ある。この場合の制御回路には、サージ保護素子１３Ａ
やダイオード１４も搭載されている。これらの回路から
構成された半導体装置３０は、最高周囲温度１２０℃の
環境のもとで自動車用エンジンを点火するのに使用され
た。自動車の走行距離１０万キロメートルに相当する稼
働においても、本実施例半導体装置３０はその回路機能
を維持することが確認された。
【００２９】〔実施例２〕本実施例では、ＡｌＮセラミ
ックス板にＣｕ板を一体化した金属接合回路基板とＣｕ
板からなる支持部材とを接合した載置部材上にパワー半
導体素子基板を搭載した半導体装置及びこの半導体装置
を用いた電子装置について説明する。
ックス板にＣｕ板を一体化した金属接合回路基板とＣｕ
板からなる支持部材とを接合した載置部材上にパワー半
導体素子基板を搭載した半導体装置及びこの半導体装置
を用いた電子装置について説明する。
【００３０】本実施例半導体装置３０は、図９に示す鳥
瞰図のような形態を有している。
瞰図のような形態を有している。
【００３１】Ｓｉからなるパワー半導体基体としてのＩ
ＧＢＴ（Insulated Gate BipolarTransistor）チップ
（１３×１３×０.３mm)１０１及びダイオードチップ
（１０×１０×０.３mm）１０１′が、載置部材２上に
組成Ｓｎ−５ｗｔ％Ｓｂ−０.６ｗｔ％Ｎｉ−０.０５ｗ
ｔ％Ｐ 、厚さ２００μｍなるろう材３（図示を省略）
により固着（２７０±１０℃，水素雰囲気中）されてい
る。載置部材２は、４０×９５×３mmの寸法を有するＮ
ｉめっき(図示を省略，厚さ３〜７μｍ)したＣｕ板から
なる支持板１２５上に、金属接合回路基板１５５を組成
Ｓｎ− ３.５ｗｔ％Ａｇなるろう材３″(図示を省略）
により固着(２５０±１０℃，水素雰囲気中）された複
合材である。図１０は金属接合回路基板１５５の形態を
示す断面模式図である。３１×６０×０.６３mm の寸法
を有するＡｌＮ焼結体１５の両面に、厚さ３００μｍの
Ｃｕ板１５ａ(コレクタ電極を兼ねる），１５ｂ(エミッ
タ電極を兼ねる），１５ｃ（ゲート電極を兼ねる）と、
厚さ１５０μｍのＣｕ板１５ｄを、活性金属としてのＴ
ｉを２ｗｔ％添加したＡｇ−２８ｗｔ％Ｃｕろう１５０
ａ，１５０ｂ，１５０ｃ及び１５０ｄにより接合された
ものである。Ｃｕ板１５ａ，１５ｂ，１５ｃ及び１５ｄ
の表面には、無電解めっきにより厚さ３〜７μｍのＮｉ
層（図示を省略）が形成されている。各半導体基体１０
１，１０１′にはＡｌ線（直径：５５０μｍ）１１７に
よるワイヤボンディングが施されエミッタ電極１５ｂ，
ゲート電極１５ｃに接続されている。
ＧＢＴ（Insulated Gate BipolarTransistor）チップ
（１３×１３×０.３mm)１０１及びダイオードチップ
（１０×１０×０.３mm）１０１′が、載置部材２上に
組成Ｓｎ−５ｗｔ％Ｓｂ−０.６ｗｔ％Ｎｉ−０.０５ｗ
ｔ％Ｐ 、厚さ２００μｍなるろう材３（図示を省略）
により固着（２７０±１０℃，水素雰囲気中）されてい
る。載置部材２は、４０×９５×３mmの寸法を有するＮ
ｉめっき(図示を省略，厚さ３〜７μｍ)したＣｕ板から
なる支持板１２５上に、金属接合回路基板１５５を組成
Ｓｎ− ３.５ｗｔ％Ａｇなるろう材３″(図示を省略）
により固着(２５０±１０℃，水素雰囲気中）された複
合材である。図１０は金属接合回路基板１５５の形態を
示す断面模式図である。３１×６０×０.６３mm の寸法
を有するＡｌＮ焼結体１５の両面に、厚さ３００μｍの
Ｃｕ板１５ａ(コレクタ電極を兼ねる），１５ｂ(エミッ
タ電極を兼ねる），１５ｃ（ゲート電極を兼ねる）と、
厚さ１５０μｍのＣｕ板１５ｄを、活性金属としてのＴ
ｉを２ｗｔ％添加したＡｇ−２８ｗｔ％Ｃｕろう１５０
ａ，１５０ｂ，１５０ｃ及び１５０ｄにより接合された
ものである。Ｃｕ板１５ａ，１５ｂ，１５ｃ及び１５ｄ
の表面には、無電解めっきにより厚さ３〜７μｍのＮｉ
層（図示を省略）が形成されている。各半導体基体１０
１，１０１′にはＡｌ線（直径：５５０μｍ）１１７に
よるワイヤボンディングが施されエミッタ電極１５ｂ，
ゲート電極１５ｃに接続されている。
【００３２】コレクタ電極１５ａ，エミッタ電極１５
ｂ，ゲート電極１５ｃには、それぞれ外部端子１１６，
１１６′が設けられ、更に各半導体基体１０１，１０
１′，金属接合回路基板１５５等が外気から完全に遮断
されるように、エポキシ樹脂ケース（図示を省略）を設
けるとともに、同ケース内にシリコーンゲルやエポキシ
系樹脂を充填，硬化させて半導体装置３０を得た。
ｂ，ゲート電極１５ｃには、それぞれ外部端子１１６，
１１６′が設けられ、更に各半導体基体１０１，１０
１′，金属接合回路基板１５５等が外気から完全に遮断
されるように、エポキシ樹脂ケース（図示を省略）を設
けるとともに、同ケース内にシリコーンゲルやエポキシ
系樹脂を充填，硬化させて半導体装置３０を得た。
【００３３】図１１は半導体基体１０１，１０１′搭載
部の断面模式図を示す。（ａ）は半導体基体１０１，１
０１′を固着する前の状態を表わす。半導体基体１０
１，１０１′を固着面には、オーム接触を得るためのＳ
ｉとＮｉが混在した層１ａを形成した後、下層金属とし
てのＣｒ層１Ａ(０.１５μｍ），中間金属層としてのＰ
ｔ層１Ｂ(０.４５μｍ），最表層としてのＡｇ層１Ｃ
(１.３μｍ）が順次電子ビーム蒸着法により形成されて
いる。（ｂ）は半導体基体１０１，１０１′を固着した
後の状態を表わす。Ａｇ層１Ｃはろう材３中に溶解して
界面から消失しているが、Ｐｔ層１Ｂはろう材３によっ
て浸食されることなく残留している。Ｐｔ層１Ｂとろう
材３は互いに直接接触した状態で冶金的に結合されてい
る。また、Ｐｔ層１Ｂはろう材３と層１Ａ，１ａ，基体
１との間の反応障壁として有効に作用するため、ろう付
け界面部の層１Ａ，１ａ，基体１は初期と同様の積層状
態が維持されている。
部の断面模式図を示す。（ａ）は半導体基体１０１，１
０１′を固着する前の状態を表わす。半導体基体１０
１，１０１′を固着面には、オーム接触を得るためのＳ
ｉとＮｉが混在した層１ａを形成した後、下層金属とし
てのＣｒ層１Ａ(０.１５μｍ），中間金属層としてのＰ
ｔ層１Ｂ(０.４５μｍ），最表層としてのＡｇ層１Ｃ
(１.３μｍ）が順次電子ビーム蒸着法により形成されて
いる。（ｂ）は半導体基体１０１，１０１′を固着した
後の状態を表わす。Ａｇ層１Ｃはろう材３中に溶解して
界面から消失しているが、Ｐｔ層１Ｂはろう材３によっ
て浸食されることなく残留している。Ｐｔ層１Ｂとろう
材３は互いに直接接触した状態で冶金的に結合されてい
る。また、Ｐｔ層１Ｂはろう材３と層１Ａ，１ａ，基体
１との間の反応障壁として有効に作用するため、ろう付
け界面部の層１Ａ，１ａ，基体１は初期と同様の積層状
態が維持されている。
【００３４】本実施例半導体装置３０におけるＩＧＢＴ
チップろう付け部のせん断強度を測定したところ、３.
９kg／mm2と大きな相違が観測された。この試験による
破壊はろう材３の領域で生じており、層１Ａ，１ａ，基
体１では生じていない。また、半導体装置３０の基体１
０１と支持部材１２５間の熱抵抗は０.２３℃／Ｗ であ
る。このように小さい値が得られたのには、Ｐｔ層１Ｂ
の存在により欠陥のない接合が形成されたことが寄与し
ている。
チップろう付け部のせん断強度を測定したところ、３.
９kg／mm2と大きな相違が観測された。この試験による
破壊はろう材３の領域で生じており、層１Ａ，１ａ，基
体１では生じていない。また、半導体装置３０の基体１
０１と支持部材１２５間の熱抵抗は０.２３℃／Ｗ であ
る。このように小さい値が得られたのには、Ｐｔ層１Ｂ
の存在により欠陥のない接合が形成されたことが寄与し
ている。
【００３５】本実施例半導体装置３０は図１２に示す回
路を構成している。この装置３０に間欠通電して、支持
部材１２５の温度を３０〜１００℃の間で繰り返し変化
させる試験を施した。図１３は間欠通電試験による熱抵
抗の推移を示す。本実施例半導体装置３０の熱抵抗
（Ａ）は３５０００回まではほとんで変化を示さず、４
００００回にいたって０.２８℃／Ｗ とわずかに上昇し
ている。しかし、この熱抵抗上昇は半導体装置３０の機
能に支障を及ぼすものではない。一方、曲線Ｂは比較試
料の推移である。比較試料では中間金属層としてのＰｔ
層１ＢはＰｄ層(１.５μｍ）に置き換えているが、他は
本実施例半導体装置３０と同様の構成になっている。こ
の場合の熱抵抗は試験回数とともに早い段階から上昇
し、15000回では初期値の２倍以上になっている。この
ように、半導体装置３０は比較試料より格段に安定して
優れた放熱性が維持されている。比較試料が早期に放熱
性低下を生じたのは、ろう材による反応や浸食によって
ろう付け部界面付近の接合強度が小さくなったことや、
試験に伴う温度変化に基づく熱応力に抗する強固な接着
力を維持できなかったためである。これに対し本実施例
半導体装置３０が長期にわたって良好な放熱性を保持で
きたのは、Ｐｔ層１Ｂによる反応障壁効果に基づき強固
な界面接合力を維持できたことによる。
路を構成している。この装置３０に間欠通電して、支持
部材１２５の温度を３０〜１００℃の間で繰り返し変化
させる試験を施した。図１３は間欠通電試験による熱抵
抗の推移を示す。本実施例半導体装置３０の熱抵抗
（Ａ）は３５０００回まではほとんで変化を示さず、４
００００回にいたって０.２８℃／Ｗ とわずかに上昇し
ている。しかし、この熱抵抗上昇は半導体装置３０の機
能に支障を及ぼすものではない。一方、曲線Ｂは比較試
料の推移である。比較試料では中間金属層としてのＰｔ
層１ＢはＰｄ層(１.５μｍ）に置き換えているが、他は
本実施例半導体装置３０と同様の構成になっている。こ
の場合の熱抵抗は試験回数とともに早い段階から上昇
し、15000回では初期値の２倍以上になっている。この
ように、半導体装置３０は比較試料より格段に安定して
優れた放熱性が維持されている。比較試料が早期に放熱
性低下を生じたのは、ろう材による反応や浸食によって
ろう付け部界面付近の接合強度が小さくなったことや、
試験に伴う温度変化に基づく熱応力に抗する強固な接着
力を維持できなかったためである。これに対し本実施例
半導体装置３０が長期にわたって良好な放熱性を保持で
きたのは、Ｐｔ層１Ｂによる反応障壁効果に基づき強固
な界面接合力を維持できたことによる。
【００３６】次に、半導体装置３０は図１４に示す電動
機９５０の回転数制御用インバータ装置９００に組み込
まれた。図１５はインバータ装置９００を用いて電動機
９５０の回転数を制御した場合のスイッチング周波数と
ＩＧＢＴ素子基体１０１の発熱温度の関係を示す。スイ
ッチング損失は周波数が高くなるにつれて増すが、商用
電源の５０Ｈｚから３０ｋＨｚまでの間では、素子基体
１０１が安定して動作し得る温度の１２５℃を超えるこ
とはない。この間、電動機９５０は特別な以上を伴わず
に作動する。
機９５０の回転数制御用インバータ装置９００に組み込
まれた。図１５はインバータ装置９００を用いて電動機
９５０の回転数を制御した場合のスイッチング周波数と
ＩＧＢＴ素子基体１０１の発熱温度の関係を示す。スイ
ッチング損失は周波数が高くなるにつれて増すが、商用
電源の５０Ｈｚから３０ｋＨｚまでの間では、素子基体
１０１が安定して動作し得る温度の１２５℃を超えるこ
とはない。この間、電動機９５０は特別な以上を伴わず
に作動する。
【００３７】また、インバータ装置９００及び電動機９
５０は、電気自動車にその動力源として組み込まれた。
この自動車においては、動力源から車輪に至る駆動機構
を簡素化できるため、ギヤの噛込み比率の違いにより変
則していた従来の自動車に比べ、変速時のショックが軽
減される。更に、この自動車は、０〜２５９ｋｍ／ｈの
範囲でスムーズな走行が可能であるほか、動力源を源と
する振動や騒音の面でも従来の気筒型エンジンを搭載し
た自動車の約１／２に軽減することができた。
５０は、電気自動車にその動力源として組み込まれた。
この自動車においては、動力源から車輪に至る駆動機構
を簡素化できるため、ギヤの噛込み比率の違いにより変
則していた従来の自動車に比べ、変速時のショックが軽
減される。更に、この自動車は、０〜２５９ｋｍ／ｈの
範囲でスムーズな走行が可能であるほか、動力源を源と
する振動や騒音の面でも従来の気筒型エンジンを搭載し
た自動車の約１／２に軽減することができた。
【００３８】更に、本実施例半導体装置３０を組み込ん
だインバータ装置９００，ブラシレス直流電動機ととも
に冷暖房機（冷房時の消費電力：５ｋＷ，暖房時の消費
電力：３ｋＷ，電源電圧：２００Ｖ）に組み込まれた。
図１６はこの際の電動機の効率（曲線Ａ）を示すグラフ
である。従来の交流電動機を用いた場合（曲線Ｂ）と比
較して示す。本実施例の場合は、比較した全回転数範囲
で、従来の場合より１０％以上高い効率を示している。
この点は、冷暖房機使用時の電力消費を低減するのに役
立つ。また、室内の温度が運転開始から設定温度に到達
するまでの時間は、本実施例の場合は従来の交流電動機
を用いた場合より約１／２に短縮された。
だインバータ装置９００，ブラシレス直流電動機ととも
に冷暖房機（冷房時の消費電力：５ｋＷ，暖房時の消費
電力：３ｋＷ，電源電圧：２００Ｖ）に組み込まれた。
図１６はこの際の電動機の効率（曲線Ａ）を示すグラフ
である。従来の交流電動機を用いた場合（曲線Ｂ）と比
較して示す。本実施例の場合は、比較した全回転数範囲
で、従来の場合より１０％以上高い効率を示している。
この点は、冷暖房機使用時の電力消費を低減するのに役
立つ。また、室内の温度が運転開始から設定温度に到達
するまでの時間は、本実施例の場合は従来の交流電動機
を用いた場合より約１／２に短縮された。
【００３９】本実施例の効果は、半導体装置３０が他の
流体を撹拌又は流動させる装置、例えば洗濯機，流体循
環装置等に組み込まれる場合でも享受できる。
流体を撹拌又は流動させる装置、例えば洗濯機，流体循
環装置等に組み込まれる場合でも享受できる。
【００４０】〔実施例３〕本実施例では、Ａｌ板に回路
配線を形成した載置部材上にパワー半導体素子基体を搭
載した半導体装置及びこの半導体装置を用いた電子装置
について説明する。
配線を形成した載置部材上にパワー半導体素子基体を搭
載した半導体装置及びこの半導体装置を用いた電子装置
について説明する。
【００４１】図１７は本実施例半導体装置３０の断面模
式図を示す。半導体装置３０は、Ａｌ板２０１（寸法：
２０.５×３８×１.５mm）の一方の主面にエポキシ絶縁
層２０２（厚さ：８０μｍ）を介してＣｕ配線層２０３
（厚さ：７０μｍ）が選択形成された載置部材としての
回路基板２上に、パワーMOSFET素子基体１（寸法：５×
５×０.２５mm)と、チップ抵抗１１やコンデンサチップ
１３からなる受動素子とリン青銅からなる端子７とが、
組成Ｓｎ−５ｗｔ％Ｓｂとなるろう材３（厚さ：２０〜
１００μｍ）により導電的及び機械的に固着されてい
る。また、基体１とＣｕ配線層２０３の間には直径３０
０μｍのＡｌ線６が超音波ボンディングによって形成さ
れている。これらの搭載部品１，１１，１３，７、ろう
材３，Ａｉ線６及び回路基板２は、熱膨張率１６ppm／
℃ に調整されたエポキシ樹脂８のトランスファモール
ドにより、気密的に封止されている。
式図を示す。半導体装置３０は、Ａｌ板２０１（寸法：
２０.５×３８×１.５mm）の一方の主面にエポキシ絶縁
層２０２（厚さ：８０μｍ）を介してＣｕ配線層２０３
（厚さ：７０μｍ）が選択形成された載置部材としての
回路基板２上に、パワーMOSFET素子基体１（寸法：５×
５×０.２５mm)と、チップ抵抗１１やコンデンサチップ
１３からなる受動素子とリン青銅からなる端子７とが、
組成Ｓｎ−５ｗｔ％Ｓｂとなるろう材３（厚さ：２０〜
１００μｍ）により導電的及び機械的に固着されてい
る。また、基体１とＣｕ配線層２０３の間には直径３０
０μｍのＡｌ線６が超音波ボンディングによって形成さ
れている。これらの搭載部品１，１１，１３，７、ろう
材３，Ａｉ線６及び回路基板２は、熱膨張率１６ppm／
℃ に調整されたエポキシ樹脂８のトランスファモール
ドにより、気密的に封止されている。
【００４２】図１８は本実施例半導体装置３０の内部を
示すブロック図である。装置３０には、MOSFET素子基体
１を駆動させるためのゲート駆動回路６０と、このゲー
ト駆動回路６０を制御するためのコントロール部７０と
が内蔵されている。更に半導体装置３０は、共振電源コ
ントロールＩＣを採用し、耐圧２００ＶのパワーMOSFET
トランジスタ１を収納しており、小型，高効率，低ノイ
ズの共振型電源装置、特に共振型ＡＣ／ＤＣコンバータ
電源用として好適である。共振型ＡＣ／DCコンバータの
場合は、スイッチング周波数０.５ＧＨｚ で効率９０％
以上の性能が得られている。これは、（１）過電流過電
圧保護機能、（２）過熱保護機能、（３）ゲート駆動回
路、（４）ソフトスタート機能、（５）特性の揃った２
個のパワーMOSFETトランジスタを、それぞれ内蔵してい
ることに基づく。
示すブロック図である。装置３０には、MOSFET素子基体
１を駆動させるためのゲート駆動回路６０と、このゲー
ト駆動回路６０を制御するためのコントロール部７０と
が内蔵されている。更に半導体装置３０は、共振電源コ
ントロールＩＣを採用し、耐圧２００ＶのパワーMOSFET
トランジスタ１を収納しており、小型，高効率，低ノイ
ズの共振型電源装置、特に共振型ＡＣ／ＤＣコンバータ
電源用として好適である。共振型ＡＣ／DCコンバータの
場合は、スイッチング周波数０.５ＧＨｚ で効率９０％
以上の性能が得られている。これは、（１）過電流過電
圧保護機能、（２）過熱保護機能、（３）ゲート駆動回
路、（４）ソフトスタート機能、（５）特性の揃った２
個のパワーMOSFETトランジスタを、それぞれ内蔵してい
ることに基づく。
【００４３】なお、MOSFET素子基体１のろう付け面に
は、当初、下層金属としてのＷ層１Ａ(０.５μｍ），中
間金属層としてのＰｔ層１Ｂ(０.４５μｍ），最表層と
してのＡｇ層１Ｃ(１.３μｍ）が順次電子ビーム蒸着法
により形成されていた。ろう付け後は、Ａｇ層１Ｃはろ
う材３中に溶解して界面から消失しているが、Ｐｔ層１
Ｂはろう材３によって浸食されることなく残留してい
る。Ｐｔ層１Ｂとろう材３は互いに直接接触した状態で
冶金的に結合されている。また、Ｐｔ層１Ｂとろう材３
と層１Ａ，基体１との間の反応障壁として有効に作用す
るため、ろう付け界面部の層１Ａ，基体１は初期と同様
の積層状態が維持されている。
は、当初、下層金属としてのＷ層１Ａ(０.５μｍ），中
間金属層としてのＰｔ層１Ｂ(０.４５μｍ），最表層と
してのＡｇ層１Ｃ(１.３μｍ）が順次電子ビーム蒸着法
により形成されていた。ろう付け後は、Ａｇ層１Ｃはろ
う材３中に溶解して界面から消失しているが、Ｐｔ層１
Ｂはろう材３によって浸食されることなく残留してい
る。Ｐｔ層１Ｂとろう材３は互いに直接接触した状態で
冶金的に結合されている。また、Ｐｔ層１Ｂとろう材３
と層１Ａ，基体１との間の反応障壁として有効に作用す
るため、ろう付け界面部の層１Ａ，基体１は初期と同様
の積層状態が維持されている。
【００４４】〔実施例４〕本実施例では、パワー半導体
素子としてのＳｉＣ基体１が載置部材２に固着された半
導体装置について説明する。
素子としてのＳｉＣ基体１が載置部材２に固着された半
導体装置について説明する。
【００４５】図１９は小型半導体装置３０としてのツェ
ナーダイオード断面構造を示す。
ナーダイオード断面構造を示す。
【００４６】ＳｉＣからなるダイオード基体１（０.５
×０.５×０.２５mm）が、厚さ０.５mmの４２アロイ
（Ｆｅ−４２ｗｔ％Ｎｉ）に約３μｍのＣｕめっき（図
示を省略）を施した載置部材２上に、組成Ａｕ−１２ｗ
ｔ％Ｇｅ（厚さ：５０μｍ）なるろう材３により固着さ
れている。載置部材２は端子７，７′とともにリードフ
レームとして加工されたものである。端子７はカソード
電極そして７′はアノード電極を担っている。ダイオー
ド基体１と端子７の間は、直径７０μｍのＡｕ線でワイ
ヤボンディングされている。これらの一体化物は、実施
例１と同様の材料及びプロセスによりエポキシ樹脂８の
トランスファモールドが施され、端子７，７′の一部を
残して全ての部材が封止されている。このようにして得
られた半導体装置３０は、外形寸法が約２.５×１×２m
m となっている。
×０.５×０.２５mm）が、厚さ０.５mmの４２アロイ
（Ｆｅ−４２ｗｔ％Ｎｉ）に約３μｍのＣｕめっき（図
示を省略）を施した載置部材２上に、組成Ａｕ−１２ｗ
ｔ％Ｇｅ（厚さ：５０μｍ）なるろう材３により固着さ
れている。載置部材２は端子７，７′とともにリードフ
レームとして加工されたものである。端子７はカソード
電極そして７′はアノード電極を担っている。ダイオー
ド基体１と端子７の間は、直径７０μｍのＡｕ線でワイ
ヤボンディングされている。これらの一体化物は、実施
例１と同様の材料及びプロセスによりエポキシ樹脂８の
トランスファモールドが施され、端子７，７′の一部を
残して全ての部材が封止されている。このようにして得
られた半導体装置３０は、外形寸法が約２.５×１×２m
m となっている。
【００４７】ダイオード基体１のろう付け面には当初、
下層金属としてのＣｒ層１Ａ(0.15μｍ），中間金属層
としてのＰｔ層１Ｂ(０.４５μｍ），最表層としてのＡ
ｕ層１Ｃ（１μｍ）が順次電子ビーム蒸着法により形成
されていた。完成した半導体装置３０のろう付け部はＰ
ｔ層１Ｂとろう材３が直接接触した構造を有しており、
下層金属としてのＣｒ層１Ａがろう材３による反応や浸
食を受けた形跡は認められない。本実施例半導体装置３
０に、１７５℃の高温放置試験（５０００ｈ）そして８
５℃，８５％ＲＨの高温高湿試験が施された。これらの
試験によってろう付け部の接着力が阻害されることはま
ったくなかった。
下層金属としてのＣｒ層１Ａ(0.15μｍ），中間金属層
としてのＰｔ層１Ｂ(０.４５μｍ），最表層としてのＡ
ｕ層１Ｃ（１μｍ）が順次電子ビーム蒸着法により形成
されていた。完成した半導体装置３０のろう付け部はＰ
ｔ層１Ｂとろう材３が直接接触した構造を有しており、
下層金属としてのＣｒ層１Ａがろう材３による反応や浸
食を受けた形跡は認められない。本実施例半導体装置３
０に、１７５℃の高温放置試験（５０００ｈ）そして８
５℃，８５％ＲＨの高温高湿試験が施された。これらの
試験によってろう付け部の接着力が阻害されることはま
ったくなかった。
【００４８】本実施例の基体１はＳｉＣから他の化合物
半導体、例えばＧａ−Ａｓ，Ｇａ−Ｐ，Ｇａ−Ａｌ−Ｐ
−Ａｓ系の物質に置き換えられてもよい。
半導体、例えばＧａ−Ａｓ，Ｇａ−Ｐ，Ｇａ−Ａｌ−Ｐ
−Ａｓ系の物質に置き換えられてもよい。
【００４９】以上までに、本発明の実施例について説明
した。本発明においては、半導体基体を搭載する載置部
材２は実施例記載の材料に限定されるものではない。た
とえば、実施例１におけるＣｕベース板２の代替物とし
て、Ｃｕ，Ａｌ，Ｆｅ，Ｍｏ，Ｗ，Ｎｉ，Ｚｎを主成分
とする金属、これらの金属と他の無機質物質例えばＭ
ｏ，Ｗ，ＳｉＣ，Ｃ粉末又は繊維との複合体、これらの
金属と他の合金例えばインバとの積層一体化複合体であ
ってもよい。この際、載置部材２の半導体基体搭載部に
ろう材に対するぬれ性を向上させるために、表面にＣ
ｕ，Ｎｉ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｓｎ，Ｓｂ，Ａ
ｌ，Ｚｎ、もしくは、これらの合金を被覆用することは
好ましいことである。この際、めっき法に限らず、蒸着
法あるいはスパッタリング法によってもよい。
した。本発明においては、半導体基体を搭載する載置部
材２は実施例記載の材料に限定されるものではない。た
とえば、実施例１におけるＣｕベース板２の代替物とし
て、Ｃｕ，Ａｌ，Ｆｅ，Ｍｏ，Ｗ，Ｎｉ，Ｚｎを主成分
とする金属、これらの金属と他の無機質物質例えばＭ
ｏ，Ｗ，ＳｉＣ，Ｃ粉末又は繊維との複合体、これらの
金属と他の合金例えばインバとの積層一体化複合体であ
ってもよい。この際、載置部材２の半導体基体搭載部に
ろう材に対するぬれ性を向上させるために、表面にＣ
ｕ，Ｎｉ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｓｎ，Ｓｂ，Ａ
ｌ，Ｚｎ、もしくは、これらの合金を被覆用することは
好ましいことである。この際、めっき法に限らず、蒸着
法あるいはスパッタリング法によってもよい。
【００５０】また、載置部材２は実施例２に示したよう
に、異種部材を組み合わせた複合体であってもよい。例
えば、金属接合回路基板１５５のＡｌＮ母材がアルミナ
に代ってもよいし、支持板もＣｕ，Ａｌ，Ｆｅ，Ｍｏ，
Ｗ，Ｎｉ，Ｚｎを主成分とする金属、これらの金属と他
の無機質物質例えばＭｏ，Ｗ，ＳｉＣ，Ｃ粉末又は繊維
との複合体、これらの金属と他の合金例えばインバとの
積層一体化複合体であってもよい。
に、異種部材を組み合わせた複合体であってもよい。例
えば、金属接合回路基板１５５のＡｌＮ母材がアルミナ
に代ってもよいし、支持板もＣｕ，Ａｌ，Ｆｅ，Ｍｏ，
Ｗ，Ｎｉ，Ｚｎを主成分とする金属、これらの金属と他
の無機質物質例えばＭｏ，Ｗ，ＳｉＣ，Ｃ粉末又は繊維
との複合体、これらの金属と他の合金例えばインバとの
積層一体化複合体であってもよい。
【００５１】本発明による半導体装置において、ろう材
３は半導体装置が製作されるプロセス，半導体装置に要
求される特性特に耐熱疲労信頼性に応じて種々の成分及
び組成のものを選択し得る。即ち、半導体基体の被固着
面に設けられたＰｔ薄層と該はんだ材とが直接固着され
る接着構造をとり得る、Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，
Ｂｉ，Ｚｎ，ＡｕそしてＩｎの群から選択された少なく
とも１種の物質とＳｎからなるろう材であってもよい。
３は半導体装置が製作されるプロセス，半導体装置に要
求される特性特に耐熱疲労信頼性に応じて種々の成分及
び組成のものを選択し得る。即ち、半導体基体の被固着
面に設けられたＰｔ薄層と該はんだ材とが直接固着され
る接着構造をとり得る、Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，
Ｂｉ，Ｚｎ，ＡｕそしてＩｎの群から選択された少なく
とも１種の物質とＳｎからなるろう材であってもよい。
【００５２】本発明による半導体装置において、半導体
装置は負荷に給電する電気回路に組み込まれて仕様され
る。この際、（１）半導体装置が、回転装置に給電する
電気回路に組み込まれて、上記回転装置の回転速度を制
御するか、もしくは、それ自体が移動するシステム（例
えば、電車，エレベータ，エスカレータ，ベルトコンベ
ア）に回転装置とともに組み込まれて上記移動システム
の移動速度を制御する場合、（２）前記回転装置に給電
する電気回路がインバータ回路である場合、（３）半導
体装置が流体を撹拌又は流動させる装置に組み込まれ
て、被撹拌物又は被流動物の移動速度を制御する場合、
（４）半導体装置が物体を加工する装置に組み込まれ
て、被加工物の研削速度を制御する場合、（５）半導体
装置が発光体に組み込まれて、上記発光体の放出光量を
制御する場合、そして、（６）半導体装置が出力周波数
５０Ｈｚないし３０ｋＨｚで作動する場合にも、上記実
施例の場合と同様の効果，利点を享受できる。
装置は負荷に給電する電気回路に組み込まれて仕様され
る。この際、（１）半導体装置が、回転装置に給電する
電気回路に組み込まれて、上記回転装置の回転速度を制
御するか、もしくは、それ自体が移動するシステム（例
えば、電車，エレベータ，エスカレータ，ベルトコンベ
ア）に回転装置とともに組み込まれて上記移動システム
の移動速度を制御する場合、（２）前記回転装置に給電
する電気回路がインバータ回路である場合、（３）半導
体装置が流体を撹拌又は流動させる装置に組み込まれ
て、被撹拌物又は被流動物の移動速度を制御する場合、
（４）半導体装置が物体を加工する装置に組み込まれ
て、被加工物の研削速度を制御する場合、（５）半導体
装置が発光体に組み込まれて、上記発光体の放出光量を
制御する場合、そして、（６）半導体装置が出力周波数
５０Ｈｚないし３０ｋＨｚで作動する場合にも、上記実
施例の場合と同様の効果，利点を享受できる。
【００５３】本発明による半導体装置において、半導体
基体１，１０１，１０１′になり得る素材は、Ｓｉ：
４.２ppm／℃，Ｇｅ：５.８ppm／℃，ＣａＡｓ：６.５p
pm／℃，ＧａＰ：５.３ppm／℃，ＳｉＣ：３.５ppm／℃
等である。これらの素材からなる半導体素子を搭載する
ことに何らの制約もない。この際、半導体基体はサイリ
スタ，トランジスタ等実施例に記載されていない電気的
機能を有していてもよい。
基体１，１０１，１０１′になり得る素材は、Ｓｉ：
４.２ppm／℃，Ｇｅ：５.８ppm／℃，ＣａＡｓ：６.５p
pm／℃，ＧａＰ：５.３ppm／℃，ＳｉＣ：３.５ppm／℃
等である。これらの素材からなる半導体素子を搭載する
ことに何らの制約もない。この際、半導体基体はサイリ
スタ，トランジスタ等実施例に記載されていない電気的
機能を有していてもよい。
【００５４】本発明による半導体装置において、半導体
装置の電気回路は実施例に掲げたものに限定されない。
例えば、図２０に示すように、半導体装置の内部で種々
の電気回路が設けられていることは、これを電子装置に
用いる上で支障になるものではない。この際、半導体装
置の内部の電気回路に受動素子が組み込まれていること
も好ましいことである。
装置の電気回路は実施例に掲げたものに限定されない。
例えば、図２０に示すように、半導体装置の内部で種々
の電気回路が設けられていることは、これを電子装置に
用いる上で支障になるものではない。この際、半導体装
置の内部の電気回路に受動素子が組み込まれていること
も好ましいことである。
【００５５】
【発明の効果】本発明によれば、半導体基体を載置部材
に固着する際の過剰な界面反応を抑制し、製造時あるい
は運転時の熱的及び機械的変化による半導体装置の機械
的破損を防止し、製造歩留りや信頼性の高い半導体装
置、そして信頼性の高い前記半導体装置を用いた電子装
置を提供することができる。
に固着する際の過剰な界面反応を抑制し、製造時あるい
は運転時の熱的及び機械的変化による半導体装置の機械
的破損を防止し、製造歩留りや信頼性の高い半導体装
置、そして信頼性の高い前記半導体装置を用いた電子装
置を提供することができる。
【図１】本発明による半導体装置を説明する鳥瞰図及び
断面図である。
断面図である。
【図２】ＩＧＢＴチップと搭載部の断面構造模式図であ
る。
る。
【図３】ＩＧＢＴチップと搭載部における金属のデプス
プロファイルである。
プロファイルである。
【図４】比較用のＩＧＢＴチップと搭載部における金属
のデプスプロファイルである。
のデプスプロファイルである。
【図５】金属層が溶融したろう材と接触した場合の残留
厚さを示すグラフである。
厚さを示すグラフである。
【図６】半導体装置の温度サイクル試験による熱抵抗の
推移を示すグラフである。
推移を示すグラフである。
【図７】一実施例半導体装置の回路を説明する図であ
る。
る。
【図８】半導体装置の回路の他の例を説明する図であ
る。
る。
【図９】他実施例半導体装置の鳥瞰図である。
【図１０】金属接合回路基板の形態を示す断面図であ
る。
る。
【図１１】半導体基体搭載部の断面模式図である。
【図１２】他実施例半導体装置の回路構成を示す図であ
る。
る。
【図１３】間欠通電試験による熱抵抗の推移を示すグラ
フである。
フである。
【図１４】他実施例半導体装置が組み込まれたインバー
タ装置の回路を示す図である。
タ装置の回路を示す図である。
【図１５】インバータ装置を用いて電動機の回転数を制
御した場合のスイッチング周波数とＩＧＢＴ素子基体の
発熱温度の関係を示すグラフである。
御した場合のスイッチング周波数とＩＧＢＴ素子基体の
発熱温度の関係を示すグラフである。
【図１６】電動機の効率を示すグラフである。
【図１７】他実施例の半導体装置の断面模式図である。
【図１８】他実施例半導体装置の内部を示すブロック図
である。
である。
【図１９】他実施例半導体装置としてのツェナーダイオ
ードの断面構造を示す図である。
ードの断面構造を示す図である。
【図２０】半導体装置に内蔵された他の電気回路の例で
ある。
ある。
１，１０１，１０１′…半導体基体、１Ａ…最下層金
属、１Ｂ…Ｐｔ中間金属層、１Ｃ…最表層、２…載置部
材，回路基板、３，３，′，３″…ろう材、４…厚膜Ｃ
ｕ配線、５…アルミナセラミックス基板、６，６′，１
１７…Ａｌワイヤ、７，７′，１１６，１１６′…端
子、８…エポキシ樹脂、９…シリコーン樹脂接着剤、１
０…制御回路、１１…厚膜抵抗、１２…ＩＣチップ基
体、１３…コンデンサチップ、１４…ダイオードチッ
プ、１５…ＡｌＮ焼結体、１５ａ，１５ｂ，１５ｃ，１
５ｄ…Ｃｕ板、３０…半導体装置、６０…ゲート駆動回
路、７０…コントロール部、１２５…支持板、１５０
ａ，１５０ｂ，１５０ｃ，１５０ｄ…ろう、１５５…金
属接合回路基板、２０１…Ａｌ板、２０２…エポキシ絶
縁層、２０３…Ｃｕ配線層、９００…インバータ装置、
９５０…電動機。
属、１Ｂ…Ｐｔ中間金属層、１Ｃ…最表層、２…載置部
材，回路基板、３，３，′，３″…ろう材、４…厚膜Ｃ
ｕ配線、５…アルミナセラミックス基板、６，６′，１
１７…Ａｌワイヤ、７，７′，１１６，１１６′…端
子、８…エポキシ樹脂、９…シリコーン樹脂接着剤、１
０…制御回路、１１…厚膜抵抗、１２…ＩＣチップ基
体、１３…コンデンサチップ、１４…ダイオードチッ
プ、１５…ＡｌＮ焼結体、１５ａ，１５ｂ，１５ｃ，１
５ｄ…Ｃｕ板、３０…半導体装置、６０…ゲート駆動回
路、７０…コントロール部、１２５…支持板、１５０
ａ，１５０ｂ，１５０ｃ，１５０ｄ…ろう、１５５…金
属接合回路基板、２０１…Ａｌ板、２０２…エポキシ絶
縁層、２０３…Ｃｕ配線層、９００…インバータ装置、
９５０…電動機。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神永 俊明 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内 (72)発明者 深津 克明 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内 (72)発明者 小林 良一 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 (72)発明者 金井 紀洋士 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 小川 敏夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5F047 AA02 AA11 BA05 BA06 BA14 BA15 BA17 BA19 BB03 BC01 BC12 BC13
Claims (4)
- 【請求項１】半導体基体と該半導体基体を載置する部材
がＳｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａ
ｕそしてＩｎの群から選択された少なくとも１種の物質
とＳｎからなるろう材により固着され、該半導体基体の
被固着面に設けられたＰｔ層と該ろう材とが直接固着さ
れる接着構造を有することを特徴とする半導体装置。 - 【請求項２】請求項１において、該半導体基体が金属か
らなる載置部材又は電気的絶縁構造を有する載置部材に
固着されることを特徴とする半導体装置。 - 【請求項３】請求項１において、該半導体基体及び該半
導体基体を載置する部材を樹脂で封止することを特徴と
する半導体装置。 - 【請求項４】半導体基体と該半導体基体を載置する部材
がＳｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，Ｂｉ，Ｚｎ，Ａ
ｕそしてＩｎの群から選択された少なくとも１種の物質
とＳｎからなるろう材により固着され、該半導体基体の
被固着面に設けられたＰｔ層と該ろう材とが直接固着さ
れる接着構造を有する半導体装置が、負荷に給電する装
置に組み込まれたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16633099A JP2000353709A (ja) | 1999-06-14 | 1999-06-14 | 半導体装置及びそれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16633099A JP2000353709A (ja) | 1999-06-14 | 1999-06-14 | 半導体装置及びそれを用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353709A true JP2000353709A (ja) | 2000-12-19 |
Family
ID=15829373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16633099A Pending JP2000353709A (ja) | 1999-06-14 | 1999-06-14 | 半導体装置及びそれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000353709A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108604A (ja) * | 2004-09-08 | 2006-04-20 | Denso Corp | 半導体装置およびその製造方法 |
| JP2006332435A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
| JP2009099655A (ja) * | 2007-10-15 | 2009-05-07 | National Institute Of Advanced Industrial & Technology | ワイドギャップ半導体チップの鉛フリー半田付け方法 |
| JP2011187782A (ja) * | 2010-03-10 | 2011-09-22 | Mitsubishi Electric Corp | 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法 |
| JP2015029157A (ja) * | 2014-11-13 | 2015-02-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2015037149A (ja) * | 2013-08-15 | 2015-02-23 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
-
1999
- 1999-06-14 JP JP16633099A patent/JP2000353709A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108604A (ja) * | 2004-09-08 | 2006-04-20 | Denso Corp | 半導体装置およびその製造方法 |
| JP2006332435A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
| JP2009099655A (ja) * | 2007-10-15 | 2009-05-07 | National Institute Of Advanced Industrial & Technology | ワイドギャップ半導体チップの鉛フリー半田付け方法 |
| JP2011187782A (ja) * | 2010-03-10 | 2011-09-22 | Mitsubishi Electric Corp | 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法 |
| JP2015037149A (ja) * | 2013-08-15 | 2015-02-23 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP2015029157A (ja) * | 2014-11-13 | 2015-02-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002368168A (ja) | 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置 | |
| CN1978122B (zh) | 高温焊锡和高温焊锡膏材料以及功率半导体装置 | |
| JP4054029B2 (ja) | はんだ材とそれを用いた半導体装置 | |
| JP2002307188A (ja) | Ｚｎ−Ａｌ系はんだを用いた製品 | |
| CN1825576A (zh) | 热界面材料和受热器构型 | |
| JPH10118783A (ja) | 半田材料及びそれを用いた電子部品 | |
| JP2002301588A (ja) | はんだ箔および半導体装置および電子装置 | |
| JP2004174522A (ja) | 複合はんだ、その製造方法および電子機器 | |
| JP2003297873A (ja) | 半導体装置，構造体及び電子装置 | |
| JPH11195854A (ja) | 基板とその製造法、基板に好適な金属接合体 | |
| JP2000353709A (ja) | 半導体装置及びそれを用いた電子装置 | |
| JPH10135377A (ja) | モールド型半導体装置 | |
| JP3379349B2 (ja) | モールド型電子部品及びその製法 | |
| US6011305A (en) | Semiconductor device having metal alloy for electrodes | |
| JP3033378B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001237279A (ja) | 半導体装置及びそれを用いた電子装置 | |
| JP2003258150A (ja) | 絶縁型半導体装置 | |
| JP3417297B2 (ja) | 半導体装置 | |
| US11315868B2 (en) | Electronic-component-mounted module design to reduce linear expansion coefficient mismatches | |
| JP2001110959A (ja) | 半導体装置及びそれを用いた電子装置 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP2001237272A (ja) | 半導体装置及びこれを用いた電子装置 | |
| JPH07176547A (ja) | 半導体チップとその製法 | |
| JP2001237252A (ja) | 半導体装置とそれを用いた電子装置 | |
| JP2002076029A (ja) | ろう材とそれを用いた半導体装置および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |