JP2000353105A - Programmable controller and switching signal generating device - Google Patents
Programmable controller and switching signal generating deviceInfo
- Publication number
- JP2000353105A JP2000353105A JP11162812A JP16281299A JP2000353105A JP 2000353105 A JP2000353105 A JP 2000353105A JP 11162812 A JP11162812 A JP 11162812A JP 16281299 A JP16281299 A JP 16281299A JP 2000353105 A JP2000353105 A JP 2000353105A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- central processing
- abnormality detection
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、プラントやファ
クトリオートメーションなどにおいて外部機器の制御を
行うために用いられるプログラマブルコントローラおよ
びそれの中央処理装置ユニットの多重化の際に用いられ
る切替信号生成装置に係り、特に、多重化した複数の中
央処理装置ユニットの間で運転系と待機系とを確実に切
り替え、これにより切替動作の信頼性を格段に向上させ
るための改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable controller used for controlling external equipment in a plant or factory automation, and a switching signal generator used for multiplexing a central processing unit of the programmable controller. In particular, the present invention relates to an improvement for reliably switching an operation system and a standby system between a plurality of multiplexed central processing unit units, thereby significantly improving the reliability of the switching operation.
【０００２】[0002]
【従来の技術】図７は従来のプログラマブルコントロー
ラの切替部分の構成を示すブロック図である。図におい
て、３６はそれぞれ各系の中央処理装置ユニットと１対
１対応に設けられたシステム管理ユニット、３７は外部
機器をこれら各系の中央処理装置ユニットに接続するた
めの系切替ユニットである。以下、系切替ユニット３７
の左側のシステム管理ユニット３６をＡ系、右側のシス
テム管理ユニット３６をＢ系とよぶ。なお、このような
ユニット構成自体は、例えば「三菱汎用シーケンサ Ｑ
４ＡＲＣＰＵ ユーザーズマニュアル（詳細編）」（１
９９６年６月、三菱電機株式会社発行）の８−３頁に開
示されている。2. Description of the Related Art FIG. 7 is a block diagram showing a configuration of a switching portion of a conventional programmable controller. In the figure, 36 is a system management unit provided in one-to-one correspondence with the central processing unit of each system, and 37 is a system switching unit for connecting an external device to the central processing unit of each system. Hereinafter, the system switching unit 37
The system management unit 36 on the left side is called an A system, and the system management unit 36 on the right side is called a B system. In addition, such a unit configuration itself is described in, for example, “Mitsubishi general-purpose sequencer Q
4ARCPU User's Manual (Detailed) ”(1
(Mitsubishi Electric Corp., June 996), page 8-3.
【０００３】また、９は運転系と待機系とを切り替える
ための情報を保持し、これに応じて動作状態指令信号を
出力する状態保持手段、１０はこの動作状態指令信号を
反転させて反転動作状態指令信号として出力する第一イ
ンバータ、１１はＡ系の中央処理装置ユニットに異常が
発生したらＡ系異常検出信号を出力するＡ系異常監視回
路、１２はこのＡ系異常検出信号を反転させて反転Ａ系
異常検出信号として出力するＡ系インバータ、１３はＢ
系の中央処理装置ユニットに異常が発生したらＢ系異常
検出信号を出力するＢ系異常監視回路、１４はこのＢ系
異常検出信号を反転させて反転Ｂ系異常検出信号として
出力するＢ系インバータである。A state holding means 9 holds information for switching between an operation system and a standby system, and outputs an operation state command signal in accordance with the information. A first inverter that outputs a status command signal, 11 is an A-system abnormality monitoring circuit that outputs an A-system abnormality detection signal when an abnormality occurs in the A-system central processing unit, and 12 is a circuit that inverts the A-system abnormality detection signal. An A-system inverter that outputs as an inverted A-system abnormality detection signal, 13 is B
A B-system abnormality monitoring circuit that outputs a B-system abnormality detection signal when an abnormality occurs in the central processing unit of the system. A B-system inverter 14 inverts the B-system abnormality detection signal and outputs it as an inverted B-system abnormality detection signal. is there.
【０００４】１５はＡ系異常検出信号、Ｂ系異常検出信
号、反転動作状態指令信号などに基づいて運転系に指定
した系の異常検出信号が入力されたら切替タイミング信
号を出力する切替タイミング設定回路、３８はＡ系異常
検出信号、反転Ｂ系異常検出信号、切替タイミング信号
およびＡ系に対する反転動作状態指令信号が入力され、
これらが全てハイレベルになったらＡ系切替信号を出力
するＡ系論理積素子、３９は反転Ａ系異常検出信号、Ｂ
系異常検出信号、切替タイミング信号およびＢ系に対す
る動作状態指令信号が入力され、これらが全てハイレベ
ルになったらＢ系切替信号を出力するＢ系論理積素子で
ある。A switching timing setting circuit 15 outputs a switching timing signal when an abnormality detection signal of a system designated as an operation system is inputted based on an A system abnormality detection signal, a B system abnormality detection signal, an inversion operation state command signal, and the like. , 38 receive the A system abnormality detection signal, the inverted B system abnormality detection signal, the switching timing signal, and the inversion operation state command signal for the A system,
An A-system AND element that outputs an A-system switching signal when all of them become high level, 39 is an inverted A-system abnormality detection signal, B is
This is a B-system AND element that receives a system abnormality detection signal, a switching timing signal, and an operation state command signal for the B-system, and outputs a B-system switching signal when all of them become high level.
【０００５】次に動作について説明する。Ａ系を運転系
とする場合には、これに応じた情報が状態保持手段９に
設定され、ローレベルの動作状態指令信号が出力され
る。この状態で、Ａ系の中央処理装置ユニットに異常が
発生し、これに基づいてＡ系異常監視回路１１からハイ
レベルのＡ系異常検出信号が出力されると、切替タイミ
ング設定回路１５からハイレベルの切替タイミング信号
が出力されるのに応じてＡ系論理積素子３８からハイレ
ベルのＡ系切替信号が出力され、Ａ系の中央処理装置ユ
ニットは動作を停止する。また、これとともにＢ系が運
転系として動作を開始し、状態保持手段９に保持される
情報も変更される。Next, the operation will be described. When the A system is used as the operation system, information corresponding to this is set in the state holding means 9, and a low-level operation state command signal is output. In this state, when an abnormality occurs in the A-system central processing unit, and based on this, a high-level A-system abnormality detection signal is output from the A-system abnormality monitoring circuit 11, the switching timing setting circuit 15 outputs a high-level signal. In response to the output of the switching timing signal, the A-system AND element 38 outputs a high-level A-system switching signal, and the A-system central processing unit stops operating. At the same time, the system B starts operating as the driving system, and the information held in the state holding means 9 is also changed.
【０００６】逆に、Ｂ系を運転系としている状態で、Ｂ
系の中央処理装置ユニットに異常が発生し、Ｂ系異常監
視回路１３からハイレベルのＢ系異常検出信号が出力さ
れると、切替タイミング設定回路１５からハイレベルの
切替タイミング信号が出力されるのに応じてＢ系論理積
素子３９からハイレベルのＢ系切替信号が出力され、Ｂ
系の中央処理装置ユニットは動作を停止する。また、こ
れとともにＡ系が運転系として動作を開始し、状態保持
手段９に保持される情報も変更される。On the other hand, when the system B is an operation system,
When an abnormality occurs in the central processing unit of the system and the B-system abnormality monitoring circuit 13 outputs a high-level B-system abnormality detection signal, the switching timing setting circuit 15 outputs a high-level switching timing signal. A high-level B-system switching signal is output from the B-system AND element 39 in response to
The central processing unit of the system stops operating. At the same time, the system A starts operating as the driving system, and the information held in the state holding means 9 is also changed.
【０００７】これにより、Ａ系とＢ系とを運転系と待機
系とに切り替えて、いずれかの系に異常が発生したとし
ても、プログラマブルコントローラを継続して運転させ
ることができる。[0007] With this, the system A and the system B are switched to the operation system and the standby system, and even if an abnormality occurs in any of the systems, the programmable controller can be continuously operated.
【０００８】[0008]
【発明が解決しようとする課題】従来のプログラマブル
コントローラは以上のように構成されているので、切替
タイミング設定回路１５自体が故障してしまった場合に
は、本来出力すべきタイミングにおいて切替タイミング
信号を出力することができなくなり、中央処理装置ユニ
ットを多重化したとしてもそれらの間で運転系と待機系
とを適切に切り替えることができなくなってしまうなど
の課題があった。Since the conventional programmable controller is configured as described above, if the switching timing setting circuit 15 itself fails, the switching timing signal is output at the timing to be output. There is a problem that output cannot be performed, and even if the central processing unit is multiplexed, it is not possible to appropriately switch the operation system and the standby system between them.
【０００９】特に、この従来のプログラマブルコントロ
ーラでは上記切替タイミング設定回路１５自体が多重化
されていないので切替動作自体の信頼性は低くならざる
を得ず、せっかく中央処理装置ユニットを多重化したと
してもプログラマブルコントローラ自体の信頼性を総合
的に向上させるものとはなっていなかった。In particular, in this conventional programmable controller, since the switching timing setting circuit 15 itself is not multiplexed, the reliability of the switching operation itself must be lowered, and even if the central processing unit is multiplexed, It did not improve the overall reliability of the programmable controller itself.
【００１０】そして、プログラマブルコントローラのこ
のような切替部分は、運転系に指定された中央処理装置
ユニットが正常に動作している間は動作することがな
く、つまり実際に中央処理装置ユニットに異常状態が発
生した時にその切替が正常になされなかった場合におい
て初めてその異常が発見されるものであり、通常の動作
が行われている状況下においてはその切替部分自体が確
実に動作することを確認することが非常に難しかった。[0010] Such a switching portion of the programmable controller does not operate while the central processing unit designated by the operating system is operating normally, that is, the central processing unit actually has an abnormal state. In the case where the switching is not performed normally when the error occurs, the abnormality is found only for the first time, and it is confirmed that the switching portion itself operates reliably in a situation where the normal operation is performed. It was very difficult.
【００１１】具体的に説明する。図８はこの従来のプロ
グラマブルコントローラにおいて、切替要求と最終的な
切替後状態との対応関係を各運転モード毎に説明するた
めの真理値表の図である。そして、同図に示すように、
運転系であるＡ系が正常に動作している場合（Ｎｏ．
１）、運転系であるＡ系が異常となった場合（Ｎｏ．
２）、Ａ系もＢ系も異常となった場合（Ｎｏ．４）には
切替タイミング設定回路１５の異常／正常にかかわらず
所望の切替動作がなされるが、Ｎｏ．３に示すように切
替タイミング設定回路１５が異常状態となると、運転系
であるＡ系が異常となってしまうとともに待機系のＢ系
が正常である場合であっても切替信号が出力されず、切
替を正常に行うことができない。また、Ｎｏ．５からＮ
ｏ．８はＮｏ．１からＮｏ．４までのＡ系とＢ系とを入
れ替えた場合である。A detailed description will be given. FIG. 8 is a diagram of a truth table for explaining the correspondence between the switching request and the final post-switching state for each operation mode in this conventional programmable controller. And, as shown in FIG.
When the system A, which is the driving system, is operating normally (No.
1) When the A system, which is the operation system, becomes abnormal (No.
2) If both the A system and the B system become abnormal (No. 4), the desired switching operation is performed regardless of whether the switching timing setting circuit 15 is abnormal or normal. As shown in FIG. 3, when the switching timing setting circuit 15 is in an abnormal state, the system A as the operating system becomes abnormal, and the switching signal is not output even when the system B in the standby system is normal. Switching cannot be performed normally. In addition, No. 5 to N
o. No. 8 is No. No. 1 to No. This is a case where the A system and the B system up to 4 are interchanged.
【００１２】この発明は上記のような課題を解決するた
めになされたもので、切替タイミング設定回路自体に異
常が発生したとしてもその異常にかかわらず確実に、多
重化された中央処理装置ユニットの間で運転系と待機系
とを切り替えることができるプログラマブルコントロー
ラおよびそれに用いる切替信号生成装置を得ることを目
的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and even if an abnormality occurs in the switching timing setting circuit itself, it is ensured that the multiplexed central processing unit unit is irrespective of the abnormality. It is an object of the present invention to obtain a programmable controller capable of switching between an operation system and a standby system between the two, and a switching signal generation device used for the programmable controller.
【００１３】[0013]
【課題を解決するための手段】この発明に係る切替信号
生成装置は、多重化用の複数の中央処理装置を監視し、
その内の１つを運転系として動作させるとともに残りを
待機系として動作させるように各中央処理装置に切替信
号を出力する切替信号生成装置において、唯一の中央処
理装置が運転系となるように複数の中央処理装置の運転
状態を保持するとともに、各中央処理装置に対応する動
作状態指令信号を出力する状態保持部と、各中央処理装
置と１対１対応に設けられ、それぞれ自系の中央処理装
置の異常があった場合には第一異常検出信号を出力する
複数の第一異常監視回路と、上記動作状態指令信号およ
び複数の第一異常検出信号が入力され、運転系の中央処
理装置の第一異常検出信号が入力されたら切替タイミン
グ信号を出力する切替タイミング設定部と、上記切替タ
イミング設定部の動作状態を監視し、異常があった場合
にはそれぞれの系に対して第二異常検出信号を出力する
第二異常監視部と、各中央処理装置と１対１対応に設け
られ、上記複数の第一異常検出信号、切替タイミング信
号および自系に対する動作状態指令信号が入力され、運
転系に指定された自系の第一異常検出信号が入力された
ら切替タイミング信号が入力されている期間において第
一切替信号を出力する第一論理演算素子と、各中央処理
装置と１対１対応に設けられ、上記複数の第一異常検出
信号、自系に対する第二異常検出信号および自系に対す
る動作状態指令信号が入力され、運転系に指定された自
系の第一異常検出信号が入力されるとともに自系に対す
る第二異常検出信号が入力されたら第二切替信号を出力
する第二論理演算素子と、各中央処理装置と１対１対応
に設けられ、上記第一切替信号および第二切替信号のう
ちのいずれか一方が入力されたら、自系の中央処理装置
に対して上記切替信号を出力する第三論理演算素子とを
備えるものである。A switching signal generating apparatus according to the present invention monitors a plurality of central processing units for multiplexing,
In a switching signal generation device that outputs a switching signal to each central processing unit so that one of them is operated as an operation system and the other is operated as a standby system, a plurality of switching signal generation devices are provided so that the only central processing device is the operation system. A state holding unit for holding an operation state of the central processing unit and outputting an operation state command signal corresponding to each central processing unit; and a central processing unit provided in one-to-one correspondence with each central processing unit. When there is an abnormality in the device, a plurality of first abnormality monitoring circuits that output a first abnormality detection signal, the operation state command signal and the plurality of first abnormality detection signals are input, and the operation system central processing unit A switching timing setting unit that outputs a switching timing signal when the first abnormality detection signal is input, and monitors an operation state of the switching timing setting unit. A second abnormality monitoring unit that outputs a second abnormality detection signal to the central processing unit; and a plurality of first abnormality detection signals, a switching timing signal, and an operation state command signal for the own system. Is input, the first logical operation element that outputs the first switching signal during the period when the switching timing signal is input when the first abnormality detection signal of the own system specified as the driving system is input, and each central processing unit The plurality of first abnormality detection signals, the second abnormality detection signal for the own system, and the operation state command signal for the own system are input, and the first abnormality of the own system designated as the operation system is provided. A second logical operation element that outputs a second switching signal when a detection signal is input and a second abnormality detection signal for the own system is input, and the first logic switching element is provided in one-to-one correspondence with each central processing unit. Signal and When either one of the second switching signal is input, in which and a third logical operation element for outputting the switching signal to self system central processing unit.
【００１４】この発明に係る切替信号生成装置は、切替
タイミング設定部が、動作状態指令信号および複数の第
一異常検出信号が入力され、運転系の中央処理装置の第
一異常検出信号が入力されたら個別切替タイミング信号
を出力する複数の切替タイミング信号生成回路と、この
複数の切替タイミング信号生成回路から出力される複数
の個別切替タイミング信号が入力され、いずれか１つが
入力されたら切替タイミング信号を出力するタイミング
信号論理演算素子とを備えるものである。In the switching signal generator according to the present invention, the switching timing setting unit receives the operation state command signal and the plurality of first abnormality detection signals, and receives the first abnormality detection signal of the central processing unit of the driving system. A plurality of switching timing signal generation circuits for outputting individual switching timing signals, and a plurality of individual switching timing signals output from the plurality of switching timing signal generation circuits. And a timing signal logical operation element for outputting.
【００１５】この発明に係る切替信号生成装置は、第二
異常監視部が、切替タイミング設定部の動作状態を監視
し、異常があった場合にはそれぞれの系に対して第二異
常検出信号を出力する第二異常監視回路と、この第二異
常監視回路の異常検出に応じて点灯状態が変化する表示
ランプと、第二異常監視回路の異常検出状態を中央処理
装置で読み取り可能な入出力ポートとを備えるものであ
る。In the switching signal generation device according to the present invention, the second abnormality monitoring unit monitors an operation state of the switching timing setting unit, and when there is an abnormality, sends a second abnormality detection signal to each system. A second abnormality monitoring circuit that outputs, an indicator lamp whose lighting state changes according to the abnormality detection of the second abnormality monitoring circuit, and an input / output port that allows the central processing unit to read the abnormality detection state of the second abnormality monitoring circuit Is provided.
【００１６】この発明に係るプログラマブルコントロー
ラは、各種の演算処理を実行する中央処理装置を備えた
複数の中央処理装置ユニットと、唯一の中央処理装置ユ
ニットが運転系となるように複数の中央処理装置ユニッ
トの運転状態を保持するとともに、各中央処理装置ユニ
ットに対応する動作状態指令信号を出力する状態保持手
段、この動作状態指令信号が入力され、運転系の中央処
理装置ユニットに異常が生じたら切替タイミング信号を
出力する切替タイミング設定回路、および、この切替タ
イミング設定回路の動作状態を監視し、異常があった場
合にはそれぞれの系に対して第二異常検出信号を出力す
る第二異常監視回路を備え、上記複数の中央処理装置ユ
ニットと外部機器とを接続する系切替ユニットと、上記
中央処理装置ユニットと１対１対応に設けられ、自系の
中央処理装置ユニットの異常を監視して異常があった場
合には第一異常検出信号を出力する第一異常監視回路、
この第一異常検出信号、上記切替タイミング信号および
自系に対する動作状態指令信号が入力され、運転系に指
定された自系の第一異常検出信号が入力されたら切替タ
イミング信号が入力されている期間において第一切替信
号を出力する第一論理演算素子、上記第一異常検出信
号、自系に対する第二異常検出信号および自系に対する
動作状態指令信号が入力され、運転系に指定された自系
の第一異常検出信号が入力されるとともに自系に対する
第二異常検出信号が入力されたら第二切替信号を出力す
る第二論理演算素子、および、上記第一切替信号および
第二切替信号のうちのいずれか一方が入力されたら、自
系の中央処理装置ユニットに対してその運転状態を切り
替える切替信号を出力する第三論理演算素子とを備える
複数の故障検出ユニットとを備えるものである。A programmable controller according to the present invention includes a plurality of central processing units having a central processing unit for executing various arithmetic processing, and a plurality of central processing units such that only one central processing unit serves as an operation system. State holding means for holding the operation state of the unit and outputting an operation state command signal corresponding to each central processing unit. Switching is performed when the operation state command signal is input and an abnormality occurs in the central processing unit of the operation system. A switching timing setting circuit that outputs a timing signal, and a second abnormality monitoring circuit that monitors an operation state of the switching timing setting circuit and outputs a second abnormality detection signal to each system when an abnormality occurs. A system switching unit for connecting the plurality of central processing units to external equipment; and a central processing unit. Provided bets one-to-one correspondence, if an abnormality monitoring the abnormality of the central processing unit unit of own system first abnormality monitoring circuit for outputting a first abnormality detection signal,
When the first abnormality detection signal, the switching timing signal, and the operation state command signal for the own system are input, and the first abnormality detection signal for the own system designated as the operating system is input, the switching timing signal is input. In the first logical operation element that outputs the first switching signal, the first abnormality detection signal, the second abnormality detection signal for the own system and the operating state command signal for the own system are input, and the own system specified as the operation system The second logical operation element that outputs the second switching signal when the first abnormality detection signal is input and the second abnormality detection signal for the own system is input, and of the first switching signal and the second switching signal, And a third logical operation element for outputting a switching signal for switching the operation state to the central processing unit of the own system when any one of them is inputted. It is intended and a door.
【００１７】この発明に係るプログラマブルコントロー
ラは、各種の演算処理を実行する中央処理装置を備えた
複数の中央処理装置ユニットと、この中央処理装置ユニ
ットと１対１対応で設けられ、唯一の中央処理装置ユニ
ットが運転系となるようにそれぞれの動作状態を制御す
る複数の故障検出ユニットとを備えたプログラマブルコ
ントローラにおいて、上記故障検出ユニットが、唯一の
中央処理装置ユニットが運転系となるようにそれぞれ自
系の中央処理装置ユニットの運転状態を保持するととも
に、それに基づく動作状態指令信号を出力する状態保持
部と、自系の中央処理装置ユニットの異常があった場合
には第一異常検出信号を出力する第一異常監視回路と、
上記動作状態指令信号および他の故障検出ユニットから
の第一異常検出信号を含む複数の第一異常検出信号が入
力され、運転系の中央処理装置の第一異常検出信号が入
力されたら切替タイミング信号を出力する切替タイミン
グ設定回路と、この切替タイミング設定回路の動作状態
を監視し、異常があった場合には第二異常検出信号を出
力する第二異常監視部と、上記複数の第一異常検出信
号、切替タイミング信号および動作状態指令信号が入力
され、運転系に指定された自系の第一異常検出信号が入
力されたら切替タイミング信号が入力されている期間に
おいて第一切替信号を出力する第一論理演算素子と、上
記複数の第一異常検出信号、第二異常検出信号および動
作状態指令信号が入力され、運転系に指定された自系の
第一異常検出信号が入力されるとともに自系に対する第
二異常検出信号が入力されたら第二切替信号を出力する
第二論理演算素子と、上記第一切替信号および第二切替
信号のうちのいずれか一方が入力されたら、自系の中央
処理装置ユニットに対してその動作状態を切り替える切
替信号を出力する第三論理演算素子とを備えるものであ
る。A programmable controller according to the present invention is provided with a plurality of central processing units having a central processing unit for executing various arithmetic processing, and a one-to-one correspondence with the central processing unit. In a programmable controller including a plurality of failure detection units for controlling respective operation states so that the device unit becomes an operation system, the failure detection units are each automatically operated so that only one central processing unit becomes the operation system. A state holding unit that holds the operating state of the central processing unit of the system and outputs an operation state command signal based on the state, and outputs a first abnormality detection signal when there is an abnormality in the central processing unit of the own system. A first abnormality monitoring circuit,
A switching timing signal when a plurality of first abnormality detection signals including the above-mentioned operation state command signal and a first abnormality detection signal from another failure detection unit are inputted, and a first abnormality detection signal of a central processing unit of an operation system is inputted. And a second abnormality monitoring unit that monitors the operation state of the switching timing setting circuit and outputs a second abnormality detection signal when there is an abnormality, and the plurality of first abnormality detections. A signal, a switching timing signal, and an operation state command signal are input, and a first switching signal is output during a period in which the switching timing signal is input when the first abnormality detection signal of the own system designated as the driving system is input. One logical operation element, the plurality of first abnormality detection signals, the second abnormality detection signal and the operation state command signal are input, and the first abnormality detection signal of the own system designated as the operation system is The second logical operation element that outputs the second switching signal when the second abnormality detection signal for the own system is input and the second switching signal is input, and one of the first switching signal and the second switching signal is input. And a third logical operation element that outputs a switching signal for switching the operation state to the central processing unit of the own system.
【００１８】[0018]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるプ
ログラマブルコントローラの構成を示すシステム構成図
である。図において、１は図示外の外部機器が接続され
るバス切替ユニット（系切替ユニット）、２はそれぞれ
各種の演算処理を実行する中央処理装置を備えた中央処
理装置ユニット（中央処理装置）、３はそれぞれ中央処
理装置ユニット２と１対１対応に設けられたシステム管
理ユニット（故障検出ユニット）、４はそれぞれネット
ワークユニット、５はそれぞれその他のユニットであ
る。そして、これらは図示外の１本のＤＩＮレール上に
一列に固定されるとともに、相互に通信可能に接続され
ている。また、この実施の形態１では２つの中央処理装
置ユニット２，２を設けた二重化構造となっており、以
下同図においてバス切替ユニット１の左側をＡ系、右側
をＢ系とよぶ。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a system configuration diagram showing a configuration of a programmable controller according to Embodiment 1 of the present invention. In the figure, 1 is a bus switching unit (system switching unit) to which an external device (not shown) is connected, 2 is a central processing unit (central processing unit) having a central processing unit for executing various arithmetic processes, 3 Is a system management unit (failure detection unit) provided in one-to-one correspondence with the central processing unit 2, 4 is a network unit, and 5 is another unit. These are fixed in a row on a single DIN rail (not shown), and are communicably connected to each other. Further, the first embodiment has a duplex structure in which two central processing units 2 and 2 are provided. Hereinafter, in the figure, the left side of the bus switching unit 1 is referred to as A system, and the right side is referred to as B system.
【００１９】また、６はそれぞれ電源ユニット、７は上
記バス切替ユニット１と接続される通信ユニット、８は
それぞれその他のユニットであり、これらも図示外の１
本のＤＩＮレール上に一列に固定されるとともに、相互
に通信可能に接続されている。Reference numeral 6 denotes a power supply unit, 7 denotes a communication unit connected to the bus switching unit 1, and 8 denotes other units.
The books are fixed in a row on the DIN rail and are connected so as to be able to communicate with each other.
【００２０】図２はこの発明の実施の形態１によるプロ
グラマブルコントローラの切替部分の構成を示すブロッ
ク図である。図において、９は２つの系のうちの一方を
運転状態とするとともに他方を待機状態に制御するため
の情報を例えばビットデータとして保持し、１つの動作
状態指令信号を出力する状態保持手段（状態保持部）、
１０はこの動作状態指令信号を反転させて反転動作状態
指令信号として出力する第一インバータ（状態保持
部）、１１はＡ系の中央処理装置ユニット２を監視し、
この自系の中央処理装置ユニット２に異常があった場合
にはＡ系異常検出信号を出力するＡ系異常監視回路（第
一異常監視回路）、１２はこのＡ系異常検出信号を反転
させて反転Ａ系異常検出信号として出力するＡ系インバ
ータ（第一異常監視回路）、１３はＢ系の中央処理装置
ユニット２を監視し、この自系の中央処理装置ユニット
２に異常があった場合にはＢ系異常検出信号を出力する
Ｂ系異常監視回路（第一異常監視回路）、１４はこのＢ
系異常検出信号を反転させて反転Ｂ系異常検出信号とし
て出力するＢ系インバータ（第一異常監視回路）であ
る。FIG. 2 is a block diagram showing a configuration of a switching portion of the programmable controller according to the first embodiment of the present invention. In the figure, reference numeral 9 denotes state holding means (state) for holding information for controlling one of the two systems to the operating state and controlling the other to the standby state as, for example, bit data and outputting one operating state command signal. Holding part),
10 is a first inverter (state holding unit) for inverting this operation state command signal and outputting it as an inverted operation state command signal, 11 monitors the A system central processing unit 2,
If there is an abnormality in the central processing unit 2 of its own system, an A-system abnormality monitoring circuit (first abnormality monitoring circuit) that outputs an A-system abnormality detection signal, 12 inverts the A-system abnormality detection signal. An A-system inverter (first abnormality monitoring circuit) 13 that outputs an inverted A-system abnormality detection signal monitors the B-system central processing unit 2, and when there is an abnormality in its own central processing unit 2, Is a B-system abnormality monitoring circuit (first abnormality monitoring circuit) that outputs a B-system abnormality detection signal;
A B-system inverter (first abnormality monitoring circuit) that inverts the system abnormality detection signal and outputs the inverted system-B abnormality detection signal.
【００２１】１５はＡ系異常検出信号、Ｂ系異常検出信
号、反転動作状態指令信号などが入力され、これらに基
づいて運転系に指定した系の異常検出信号が入力された
ら、例えば内部クロックなどの発振に基づいて所定のタ
イミングで切替タイミング信号を出力する切替タイミン
グ設定回路（切替タイミング設定部）、１６はＡ系異常
検出信号、反転Ｂ系異常検出信号、切替タイミング信号
およびＡ系に対する反転動作状態指令信号が入力され、
これらが全てハイレベルになったらＡ系第一切替信号を
出力するＡ系第一論理積素子（第一論理演算素子）、１
７は反転Ａ系異常検出信号、Ｂ系異常検出信号、切替タ
イミング信号およびＢ系に対する動作状態指令信号が入
力され、これらが全てハイレベルになったらＢ系第一切
替信号を出力するＢ系第一論理積素子（第一論理演算素
子）である。Reference numeral 15 denotes an A-system abnormality detection signal, a B-system abnormality detection signal, an inversion operation state command signal, and the like. A switching timing setting circuit (switching timing setting unit) for outputting a switching timing signal at a predetermined timing based on the oscillation of the A, an A system abnormality detection signal, an inverted B system abnormality detection signal, a switching timing signal, and an inversion operation for the A system The state command signal is input,
A-system first AND element (first logical operation element) that outputs an A-system first switching signal when all of them become high level;
Reference numeral 7 designates an A-system inversion detection signal, a B-system abnormality detection signal, a switching timing signal, and an operation state command signal for the B-system, and outputs a B-system first switching signal when all of them become high level. One logical product element (first logical operation element).
【００２２】１８は切替タイミング設定回路１５の動作
状態を監視し、異常があった場合には切替部異常検出信
号を出力する切替部異常監視回路（第二異常監視回路、
第二異常監視部）、１９はこの切替部異常検出信号とと
もにＡ系異常検出信号、反転Ｂ系異常検出信号および反
転動作状態指令信号が入力され、これらが全てハイレベ
ルになったらＡ系第二切替信号を出力するＡ系第二論理
積素子（第二論理演算素子）、２０は上記Ａ系第一切替
信号およびこのＡ系第二切替信号が入力され、それらの
うちのいずれか一方が入力されたらＡ系の中央処理装置
ユニット２に対してローアクティブのＡ系切替信号を出
力するＡ系論理和素子（第三論理演算素子）、２１は切
替部異常検出信号とともにＢ系異常検出信号、反転Ａ系
異常検出信号および動作状態指令信号が入力され、これ
らが全てハイレベルになったらＢ系第二切替信号を出力
するＢ系第二論理積素子（第二論理演算素子）、２２は
上記Ｂ系第一切替信号およびこのＢ系第二切替信号が入
力され、それらのうちのいずれか一方が入力されたらＢ
系の中央処理装置ユニット２に対してローアクティブの
Ｂ系切替信号を出力するＢ系論理和素子（第三論理演算
素子）である。Reference numeral 18 denotes a switching unit abnormality monitoring circuit (a second abnormality monitoring circuit, which monitors an operating state of the switching timing setting circuit 15 and outputs a switching unit abnormality detection signal when an abnormality occurs.
The second abnormality monitoring unit), 19 receives the A-system abnormality detection signal, the inverted B-system abnormality detection signal, and the inversion operation state command signal together with this switching unit abnormality detection signal. An A-system second AND element (second logical operation element) 20 for outputting a switching signal receives the A-system first switching signal and the A-system second switching signal, and one of them is input. Then, an A-system OR element (third logical operation element) that outputs a low-active A-system switching signal to the A-system central processing unit 2, 21 is a B-system abnormality detection signal together with a switching unit abnormality detection signal, The B-system second AND element (second logical operation element), which receives the inverted A-system abnormality detection signal and the operation state command signal and outputs the B-system second switching signal when all of them become high level, B system first switching No. and the B system second switching signal is input, if either one of them is input B
A B-system OR element (third logical operation element) that outputs a low-active B-system switching signal to the central processing unit 2 of the system.
【００２３】そして、状態保持手段９、第一インバータ
１０、切替タイミング設定回路１５および切替部異常監
視回路１８はバス切替ユニット１に組み込まれ、Ａ系異
常監視回路１１、Ａ系インバータ１２、Ａ系第一論理積
素子１６、Ａ系第二論理積素子１９およびＡ系論理和素
子２０はＡ系のシステム管理ユニット３に組み込まれ、
Ｂ系異常監視回路１３、Ｂ系インバータ１４、Ｂ系第一
論理積素子１７、Ｂ系第二論理積素子２１およびＢ系論
理和素子２２はＢ系のシステム管理ユニット３に組み込
まれている。The state holding means 9, the first inverter 10, the switching timing setting circuit 15, and the switching unit abnormality monitoring circuit 18 are incorporated in the bus switching unit 1, and the A system abnormality monitoring circuit 11, the A system inverter 12, the A system The first AND element 16, the A-system second AND element 19, and the A-system OR element 20 are incorporated in the A-system management unit 3,
The B-system abnormality monitoring circuit 13, the B-system inverter 14, the B-system first AND element 17, the B-system second AND element 21, and the B-system OR element 22 are incorporated in the B-system management unit 3.
【００２４】次に動作について説明する。このようなプ
ログラマブルコントローラに電源を投入すると、電源投
入タイミングや図示外の設定スイッチなどに応じて一方
の系が運転系として動作を開始するとともに他方の系が
待機系に設定される。これとともに、この状態に対応し
た情報が状態保持手段９に設定され、この情報に応じて
Ａ系を運転系とする場合にはローレベルの動作状態指令
信号が出力され、Ｂ系を運転系とする場合にはハイレベ
ルの動作状態指令信号が出力される。Next, the operation will be described. When power is supplied to such a programmable controller, one system starts operating as an operation system and the other system is set as a standby system in accordance with a power-on timing or a setting switch (not shown). At the same time, information corresponding to this state is set in the state holding means 9, and when the A system is set as the operating system according to this information, a low-level operation state command signal is output, and the B system is set as the operating system. In this case, a high-level operation state command signal is output.
【００２５】また、両方の系の中央処理装置ユニット２
にも異常が無い状態では、Ａ系異常監視回路１１からロ
ーレベルのＡ系異常検出信号が、且つ、Ｂ系異常監視回
路１３からローレベルのＢ系異常検出信号が出力され
る。また、Ａ系インバータ１２からはハイレベルの反転
Ａ系異常検出信号が出力され、Ｂ系インバータ１４から
はハイレベルの反転Ｂ系異常検出信号が出力される。The central processing unit 2 of both systems
When there is no abnormality, the A-system abnormality monitoring circuit 11 outputs a low-level A-system abnormality detection signal, and the B-system abnormality monitoring circuit 13 outputs a low-level B-system abnormality detection signal. The A-system inverter 12 outputs a high-level inverted A-system abnormality detection signal, and the B-system inverter 14 outputs a high-level inverted B-system abnormality detection signal.
【００２６】そして、Ａ系を運転系としている状態で、
Ａ系の中央処理装置ユニット２にウォッチドッグタイマ
のタイムアウトや電圧レベル変動などの異常が発生し、
これに基づいてＡ系異常監視回路１１からハイレベルの
Ａ系異常検出信号が出力されると、Ｂ系からはハイレベ
ルの反転Ｂ系異常検出信号が出力されるとともに反転動
作状態指令信号がハイレベルとなっているので、切替タ
イミング設定回路１５からハイレベルの切替タイミング
信号が出力されるのに応じてＡ系第一論理積素子１６か
らハイレベルのＡ系第一切替信号が出力され、これに基
づいてＡ系論理和素子２０からハイレベルのＡ系切替信
号が出力され、このハイレベルのＡ系切替信号に基づい
てＡ系の中央処理装置ユニット２は動作を停止する。ま
た、これとともにＢ系が運転系として動作を開始し、状
態保持手段９に保持される情報も変更され、動作状態指
令信号および反転動作状態指令信号のレベルがそれぞれ
反転される。Then, in a state where the system A is the driving system,
Abnormalities such as timeout of the watchdog timer and voltage level fluctuation occur in the central processing unit 2 of the A system,
When a high-level A-system abnormality detection signal is output from the A-system abnormality monitoring circuit 11 based on this, a high-level inverted B-system abnormality detection signal is output from the B system, and the inversion operation state command signal is set high. Since the switching timing setting circuit 15 outputs a high-level switching timing signal, the A-system first AND element 16 outputs a high-level A-system first switching signal. , A high-level A-system switching signal is output from the A-system OR element 20, and the A-system central processing unit 2 stops operating based on the high-level A-system switching signal. At the same time, the system B starts operating as an operation system, the information held in the state holding means 9 is also changed, and the levels of the operation state command signal and the inverted operation state command signal are respectively inverted.
【００２７】なお、Ａ系を運転系としている状態でＢ系
の中央処理装置ユニット２にウォッチドッグタイマのタ
イムアウトや電圧レベル変動などの異常が発生し、これ
に基づいてＢ系異常監視回路１３からハイレベルのＢ系
異常検出信号が出力された場合、動作状態指令信号はロ
ーレベルに制御され、且つ、反転Ｂ系異常検出信号はロ
ーレベルに制御されるので、Ｂ系第一論理積素子１７か
らＢ系第一切替信号が出力されてしまったり、Ａ系第一
論理積素子１６からＡ系第一切替信号が出力されてしま
ったりすることはない。When the system A is the operation system, an abnormality such as a timeout of the watchdog timer or a voltage level fluctuation occurs in the central processing unit 2 of the system B, and the abnormality monitoring circuit 13 of the system B When a high-level B-system abnormality detection signal is output, the operation state command signal is controlled to a low level, and the inverted B-system abnormality detection signal is controlled to a low level. Does not output the B-system first switching signal or the A-system first AND element 16 outputs the A-system first switching signal.
【００２８】逆に、Ｂ系を運転系としている状態で、Ｂ
系の中央処理装置ユニット２にウォッチドッグタイマの
タイムアウトや電圧レベル変動などの異常が発生し、こ
れに基づいてＢ系異常監視回路１３からハイレベルのＢ
系異常検出信号が出力されると、Ａ系からはハイレベル
の反転Ａ系異常検出信号が出力されるとともに反転動作
状態指令信号がハイレベルとなっているので、切替タイ
ミング設定回路１５からハイレベルの切替タイミング信
号が出力されるのに応じてＢ系第一論理積素子１７から
ハイレベルのＢ系第一切替信号が出力され、これに基づ
いてＢ系論理和素子２２からハイレベルのＢ系切替信号
が出力され、このハイレベルのＢ系切替信号に基づいて
Ｂ系の中央処理装置ユニット２は動作を停止する。ま
た、これとともにＡ系が運転系として動作を開始し、状
態保持手段９に保持される情報も変更され、動作状態指
令信号および反転動作状態指令信号のレベルがそれぞれ
反転される。Conversely, when the system B is the operating system,
An abnormality such as a timeout of a watchdog timer or a voltage level fluctuation occurs in the central processing unit 2 of the system.
When the system abnormality detection signal is output, the high-level inverted A system abnormality detection signal is output from the system A and the inversion operation state command signal is at the high level. Is output from the B-system first AND element 17, and the B-system OR element 22 outputs a high-level B-system A switching signal is output, and based on this high-level B-system switching signal, the B-system central processing unit 2 stops operating. At the same time, the system A starts operating as an operation system, the information held in the state holding means 9 is also changed, and the levels of the operation state command signal and the inverted operation state command signal are respectively inverted.
【００２９】なお、Ｂ系を運転系としている状態でＡ系
の中央処理装置ユニット２にウォッチドッグタイマのタ
イムアウトや電圧レベル変動などの異常が発生し、これ
に基づいてＡ系異常監視回路１１からハイレベルのＡ系
異常検出信号が出力された場合、動作状態指令信号はロ
ーレベルに制御され、且つ、反転Ａ系異常検出信号はロ
ーレベルに制御されるので、Ａ系第一論理積素子１６か
らＡ系第一切替信号が出力されてしまったり、Ｂ系第一
論理積素子１７からＢ系第一切替信号が出力されてしま
ったりすることはない。In the state where the system B is the operating system, an abnormality such as a timeout of the watchdog timer or a voltage level fluctuation occurs in the central processing unit 2 of the system A. When a high-level A-system abnormality detection signal is output, the operation state command signal is controlled to a low level, and the inverted A-system abnormality detection signal is controlled to a low level. Does not output the A-system first switching signal, or the B-system first AND element 17 outputs the B-system first switching signal.
【００３０】次に、Ａ系を運転系としている状態で切替
タイミング設定回路１５が故障などで異常となった場
合、切替部異常監視回路１８が切替タイミング設定回路
１５の異常を検出し、切替部異常検出信号を出力する。
そして、Ａ系を運転系としている状態でこのような切替
部の異常状態が発生し、更にこのＡ系の中央処理装置ユ
ニット２おいて異常が発生した場合には、Ａ系異常監視
回路１１からハイレベルのＡ系異常検出信号が出力さ
れ、Ａ系第二論理積素子１９の全ての入力がハイレベル
となり、Ａ系論理和素子２０からハイレベルのＡ系切替
信号が出力され、このハイレベルのＡ系切替信号に基づ
いてＡ系の中央処理装置ユニット２は動作を停止し、ま
たＢ系の中央処理装置ユニット２が動作を開始する。ま
た、Ｂ系を運転系としている状態でこのような切替部の
異常状態が発生し、更にこのＢ系の中央処理装置ユニッ
ト２おいて異常が発生した場合には、Ｂ系異常監視回路
１３からハイレベルのＢ系異常検出信号が出力され、Ｂ
系第二論理積素子２１の全ての入力がハイレベルとな
り、Ｂ系論理和素子２２からハイレベルのＡ系切替信号
が出力され、このハイレベルのＢ系切替信号に基づいて
Ｂ系の中央処理装置ユニット２は動作を停止し、またＡ
系の中央処理装置ユニット２が動作を開始する。Next, when the switching timing setting circuit 15 becomes abnormal due to a failure or the like while the system A is the operating system, the switching unit abnormality monitoring circuit 18 detects the abnormality of the switching timing setting circuit 15 and Outputs an error detection signal.
When such an abnormal state of the switching unit occurs in a state where the A system is the operation system and further an abnormality occurs in the central processing unit 2 of the A system, the A system abnormality monitoring circuit 11 A high-level A-system abnormality detection signal is output, all inputs of the A-system second AND element 19 become high-level, and a high-level A-system switching signal is output from the A-system OR element 20. The A-system central processing unit 2 stops operating based on the A-system switching signal, and the B-system central processing unit 2 starts operating. Further, when such an abnormal state of the switching unit occurs in a state where the B system is the operating system and further an abnormality occurs in the central processing unit 2 of the B system, the B system abnormality monitoring circuit 13 A high-level B-system abnormality detection signal is output,
All inputs of the system second AND element 21 become high level, and a high level A system switching signal is output from the B system OR element 22. Based on the high level B system switching signal, the central processing of the B system is performed. The device unit 2 stops operating, and
The central processing unit 2 of the system starts operation.
【００３１】図３はこの発明の実施の形態１によるプロ
グラマブルコントローラにおいて、切替要求と最終的な
切替後状態との対応関係を各運転モード毎に説明するた
めの真理値表の図である。図において、Ｎｏ．１はＡ系
が運転系で正常に動作している場合であって、この場合
には切替タイミング設定回路１５が異常となっても切替
信号は出力されず、そのままになる。Ｎｏ．２およびＮ
ｏ．３はＡ系が運転系で異常状態となるとともに待機系
のＢ系が正常である場合であって、この場合には切替タ
イミング設定回路１５の異常／正常にかかわらず切替信
号が出力され、正常に切替がなされる。Ｎｏ．４はＡ系
が運転系で異常状態となるとともに待機系のＢ系も異常
となった場合であって、この場合には切替タイミング設
定回路１５の異常／正常にかかわらず切替信号は出力さ
れず、そのままになる。また、Ｎｏ．５からＮｏ．８は
Ｎｏ．１からＮｏ．４までのＡ系とＢ系とを入れ替えた
場合である。FIG. 3 is a truth table for explaining the correspondence between the switching request and the final post-switching state for each operation mode in the programmable controller according to the first embodiment of the present invention. In FIG. Reference numeral 1 denotes a case where the A system is operating normally in the operation system. In this case, even if the switching timing setting circuit 15 becomes abnormal, the switching signal is not output and remains as it is. No. 2 and N
o. Reference numeral 3 denotes a case in which the system A becomes abnormal in the operation system and the system B in the standby system is normal. In this case, a switching signal is output regardless of whether the switching timing setting circuit 15 is abnormal or normal. Is switched over. No. Reference numeral 4 denotes a case where the system A becomes abnormal in the operation system and the system B in the standby system also becomes abnormal. In this case, no switching signal is output regardless of whether the switching timing setting circuit 15 is abnormal or normal. , Stay as it is. In addition, No. 5 to No. 5 No. 8 is No. No. 1 to No. This is a case where the A system and the B system up to 4 are interchanged.
【００３２】そして、この表に示すように、この発明の
実施の形態１のプログラマブルコントローラでは、運転
系に異常が発生すれば、もう一方の待機系が異常状態で
ない限り切替タイミング設定回路１５の異常／正常にか
かわらず切替が適切に行われる。As shown in this table, in the programmable controller according to the first embodiment of the present invention, when an abnormality occurs in the operation system, the abnormality of the switching timing setting circuit 15 is performed unless the other standby system is in an abnormal state. / Switching is performed properly regardless of normality.
【００３３】以上のように、この実施の形態１によれ
ば、二重化された２つの中央処理装置ユニット２，２を
監視し、その内の１つを運転系として動作させるととも
に残りを待機系として動作させるように各中央処理装置
ユニット２に切替信号を出力する切替信号生成装置にお
いて、この運転系と待機系との設定状態を保持する状態
保持手段９と、それぞれの中央処理装置ユニット２の異
常を検出する２つの異常監視回路１１，１３と、切替信
号の出力タイミングを制御する切替タイミング設定回路
１５と、運転系において異常が発生した場合にはそのタ
イミングにて第一切替信号を出力する第一論理積素子１
６，１７とともに、切替タイミング設定手段の動作状態
を監視し、異常があった場合にはそれぞれの系に対して
切替系異常検出信号を出力する切替部異常監視回路１８
と、各中央処理装置ユニット２，２と１対１対応に設け
られ、この第二異常検出信号が出力されている場合には
運転系に異常が発生したらそれに応じて第二切替信号を
出力する第二論理積素子１９，２１と、各中央処理装置
ユニット２，２と１対１対応に設けられ、上記第一切替
信号および第二切替信号のうちのいずれか一方が入力さ
れたら、自系の中央処理装置ユニット２，２に対して上
記切替信号を出力する論理和素子２０，２２とを備える
ので、切替タイミング設定回路１５が故障などにより異
常状態となってしまっても、それに応じて切替部異常監
視回路１８から第二異常検出信号が出力され、更に運転
系に指定された自系の第一異常検出信号が入力されたら
第二論理積素子１９，２１から第二切替信号が出力さ
れ、これに基づいて論理和素子２０，２２から切替信号
を出力することができる。As described above, according to the first embodiment, two centralized processing unit units 2 and 2 are monitored and one of them is operated as an operation system, and the other is operated as a standby system. In a switching signal generation device that outputs a switching signal to each central processing unit 2 so as to operate, a state holding means 9 for holding the setting state of the operation system and the standby system, and an abnormality of each central processing unit 2 , A switching timing setting circuit 15 that controls the output timing of the switching signal, and a second switching signal that outputs the first switching signal at the timing when an abnormality occurs in the operation system. One AND element 1
A switching unit abnormality monitoring circuit 18 for monitoring the operation state of the switching timing setting means together with the switching timing setting means and outputting a switching system abnormality detection signal to each system when an abnormality is found.
Is provided in one-to-one correspondence with each of the central processing units 2 and 2, and when this second abnormality detection signal is output, if an abnormality occurs in the operation system, a second switching signal is output in response to the abnormality. The second AND element 19, 21 is provided in one-to-one correspondence with each of the central processing unit 2, 2, and when either one of the first switching signal and the second switching signal is input, the self-system And the OR gates 20 and 22 for outputting the switching signals to the central processing units 2 and 2, respectively, so that even if the switching timing setting circuit 15 becomes abnormal due to a failure or the like, the switching is performed accordingly. When the second abnormality detection signal is output from the unit abnormality monitoring circuit 18 and the first abnormality detection signal of the own system designated as the operation system is input, the second AND signal 19, 21 outputs the second switching signal. , Based on this It is possible to output the switching signal from the Liwa elements 20,22.
【００３４】従って、切替タイミング設定回路１５自体
が故障してしまったとしてもその異常にかかわらず確実
に切替信号を出力することができ、二重化された中央処
理装置ユニット２，２の間で運転系と待機系とを適切に
切り替えることができ、その信頼性を格段に向上させる
ことができる効果がある。Therefore, even if the switching timing setting circuit 15 itself breaks down, a switching signal can be output without fail irrespective of the abnormality, and the operation system between the duplicated central processing units 2 and 2 can be operated. And the standby system can be appropriately switched, and the reliability thereof can be significantly improved.
【００３５】この実施の形態１によれば、バス切替ユニ
ット１に状態保持手段９、切替タイミング設定回路１５
および切替部異常監視回路１８を配設するとともに、各
システム管理ユニット３，３に自系の異常監視回路１
１，１３、第一論理積素子１６，１７、自系の第二論理
積素子１９，２１および論理和素子２０，２２を配設す
るようにしたので、これら中央処理装置ユニット２，２
やシステム管理ユニット３，３を多重化しないような場
合においてもそれぞれを独立して利用することができ、
しかも、構成部品の余計な重複もなく、プログラマブル
コントローラにおけるユニットとして最適な分割とする
ことができる効果がある。According to the first embodiment, the state holding means 9 and the switching timing setting circuit 15 are provided in the bus switching unit 1.
And a switching unit abnormality monitoring circuit 18, and each system management unit 3, 3 has its own abnormality monitoring circuit 1.
1 and 13, the first AND elements 16 and 17, the own second AND elements 19 and 21, and the OR elements 20 and 22 are arranged.
And system management units 3 and 3 can be used independently even when they are not multiplexed,
In addition, there is an effect that the components can be optimally divided as a unit in the programmable controller without unnecessary redundant components.
【００３６】実施の形態２．図４はこの発明の実施の形
態２によるプログラマブルコントローラの構成を示すシ
ステム構成図である。図において、２３は切替部異常監
視回路１８の異常検出に応じて点灯する表示ランプ、２
４は切替部異常監視回路１８の異常検出状態を中央処理
装置ユニット２，２から読み取り可能な入出力ポートで
ある。これ以外の構成は実施の形態１と同様である。Embodiment 2 FIG. 4 is a system configuration diagram showing a configuration of a programmable controller according to Embodiment 2 of the present invention. In the figure, reference numeral 23 denotes a display lamp which is turned on in response to the detection of an abnormality by the switching unit abnormality monitoring circuit 18,
Reference numeral 4 denotes an input / output port capable of reading an abnormality detection state of the switching unit abnormality monitoring circuit 18 from the central processing units 2 and 2. Other configurations are the same as in the first embodiment.
【００３７】次に動作について説明する。切替タイミン
グ設定回路１５の動作状態に異常が生じると、これを監
視する切替部異常監視回路１８は切替部異常検出信号を
出力する。これとともに、表示ランプ２３はこの切替部
異常監視回路１８の異常検出に応じて点灯する。Next, the operation will be described. When an abnormality occurs in the operation state of the switching timing setting circuit 15, the switching unit abnormality monitoring circuit 18 that monitors the abnormality outputs a switching unit abnormality detection signal. At the same time, the display lamp 23 is turned on in response to the detection of the abnormality by the switching unit abnormality monitoring circuit 18.
【００３８】また、Ａ系の中央処理装置ユニット２およ
びＢ系の中央処理装置ユニット２はそれぞれ、入出力ポ
ート２４を介してこの切替部異常監視回路１８にアクセ
スすることで、その切替部異常監視回路１８が検出して
いる異常状態に関する情報を読み出すことができる。The central processing unit 2 of the system A and the central processing unit 2 of the system B access the switching unit abnormality monitoring circuit 18 through the input / output port 24 to monitor the switching unit abnormality. Information on the abnormal state detected by the circuit 18 can be read.
【００３９】以上のように、この実施の形態２によれ
ば、切替タイミング設定回路１５の動作状態を監視し、
異常があった場合にはそれぞれの系に対して切替部異常
検出信号を出力する切替部異常監視回路１８と、この切
替部異常監視回路１８が異常を検出すると点灯する表示
ランプ２３と、この切替部異常監視回路１８の異常検出
状態を中央処理装置ユニット２，２が読み取ることがで
きる入出力ポート２４とを備えるので、この表示ランプ
２３の点灯や入出力ポート２４から読み出した情報に基
づいて、通常の動作が行われている状況下において作業
者や中央処理装置ユニット２，２はその切替部分自体が
正常に動作しているか否かを確認することができる効果
がある。As described above, according to the second embodiment, the operation state of the switching timing setting circuit 15 is monitored,
A switching unit abnormality monitoring circuit 18 that outputs a switching unit abnormality detection signal to each system when an abnormality is detected; a display lamp 23 that is turned on when the switching unit abnormality monitoring circuit 18 detects an abnormality; An input / output port 24 that allows the central processing unit 2 to read an abnormality detection state of the unit abnormality monitoring circuit 18 is provided. Based on the lighting of the display lamp 23 and information read from the input / output port 24, There is an effect that the worker and the central processing units 2 and 2 can confirm whether or not the switching part itself is operating normally in a state where the normal operation is performed.
【００４０】実施の形態３．図５はこの発明の実施の形
態３によるプログラマブルコントローラの構成を示すシ
ステム構成図である。図において、２５はＡ系異常検出
信号、Ｂ系異常検出信号、反転動作状態指令信号などが
入力され、これらに基づいて運転系に指定した系の異常
検出信号が入力されたら、例えば内部クロックなどの発
振に基づいて所定のタイミングでハイレベルとなる個別
第一切替タイミング信号を出力する第一切替タイミング
設定回路（切替タイミング信号生成回路、切替タイミン
グ設定部）、２６はＡ系異常検出信号、Ｂ系異常検出信
号、反転動作状態指令信号などが入力され、これらに基
づいて運転系に指定した系の異常検出信号が入力された
ら上記第一切替タイミング設定回路２５と同様に独自の
所定のタイミングでハイレベルとなる個別第二切替タイ
ミング信号を出力する第二切替タイミング設定回路（切
替タイミング信号生成回路、切替タイミング設定部）、
２７はこの個別第一切替タイミング信号および個別第二
切替タイミング信号が入力され、これらの論理和演算を
行って第一切替タイミング信号を出力する第一タイミン
グ信号論理和素子（タイミング信号論理演算素子、切替
タイミング設定部）、２８はこの個別第一切替タイミン
グ信号および個別第二切替タイミング信号が入力され、
これらの論理和演算を行って第二切替タイミング信号を
出力する第二タイミング信号論理和素子（タイミング信
号論理演算素子、切替タイミング設定部）である。そし
て、上記第一切替タイミング信号はＡ系第一論理積素子
１６に入力され、上記第二切替タイミング信号はＢ系第
一論理積素子１７に入力される。これ以外の構成は実施
の形態１と同様であり説明を省略する。Embodiment 3 FIG. 5 is a system configuration diagram showing a configuration of a programmable controller according to Embodiment 3 of the present invention. In the figure, reference numeral 25 denotes an A-system abnormality detection signal, a B-system abnormality detection signal, an inversion operation state command signal, and the like. A first switching timing setting circuit (switching timing signal generating circuit, switching timing setting unit) for outputting an individual first switching timing signal which becomes a high level at a predetermined timing based on the oscillation of A; A system abnormality detection signal, an inversion operation state command signal, and the like are input, and based on these, when an abnormality detection signal of the system designated as the operation system is input, at the same time as the first switching timing setting circuit 25, at its own predetermined timing. A second switching timing setting circuit that outputs a high-level individual second switching timing signal (switching timing signal generation circuit, switching timing Grayed setting section),
27 is a first timing signal OR element (timing signal logical operation element, which receives the individual first switching timing signal and the individual second switching timing signal, performs a logical OR operation thereof, and outputs a first switching timing signal; The switching timing setting section), 28 receives the individual first switching timing signal and the individual second switching timing signal,
A second timing signal OR element (timing signal logical operation element, switching timing setting unit) that performs the OR operation and outputs a second switching timing signal. The first switching timing signal is input to the A-system first AND element 16, and the second switching timing signal is input to the B-system first AND element 17. The other configuration is the same as that of the first embodiment, and the description is omitted.
【００４１】次に動作について説明する。第一切替タイ
ミング設定回路２５は、状態保持手段９からの反転動作
状態指令信号が入力されている状態で、運転系に指定し
た系からのＡ系異常検出信号あるいはＢ系異常検出信号
が入力されると、例えば内部クロックなどの発振に基づ
いて所定のタイミングでハイレベルとなる個別第一切替
タイミング信号を出力する。Next, the operation will be described. The first switching timing setting circuit 25 receives the A-system abnormality detection signal or the B-system abnormality detection signal from the system designated as the operation system while the inversion operation state command signal from the state holding means 9 is being input. Then, for example, an individual first switching timing signal that becomes high level at a predetermined timing based on oscillation of an internal clock or the like is output.
【００４２】また、第二切替タイミング設定回路２６
は、この第一切替タイミング設定回路２５の動作とは独
自に、状態保持手段９からの反転動作状態指令信号が入
力されている状態で、運転系に指定した系からのＡ系異
常検出信号あるいはＢ系異常検出信号が入力されると、
例えば内部クロックなどの発振に基づいて所定のタイミ
ングでハイレベルとなる個別第二切替タイミング信号を
出力する。The second switching timing setting circuit 26
In the state where the inversion operation state command signal from the state holding means 9 is input independently of the operation of the first switching timing setting circuit 25, the A system abnormality detection signal from the system designated as the operation system or When the B-system abnormality detection signal is input,
For example, it outputs an individual second switching timing signal that goes high at a predetermined timing based on oscillation of an internal clock or the like.
【００４３】そして、第一タイミング信号論理和素子２
７はこの個別第一切替タイミング信号および個別第二切
替タイミング信号のうちのいずれか一方がハイレベルと
なると、その論理和に相当する期間においてハイレベル
となる第一切替タイミング信号を出力し、これに応じて
Ａ系のシステム管理ユニット３から中央処理装置ユニッ
ト２へ動作を停止させるためのローレベルの切替信号が
出力される。また、第二タイミング信号論理和素子２８
はこの個別第一切替タイミング信号および個別第二切替
タイミング信号のうちのいずれか一方がハイレベルとな
ると、その論理和に相当する期間においてハイレベルと
なる第一切替タイミング信号を出力し、これに応じてＢ
系のシステム管理ユニット３から中央処理装置ユニット
２へ動作を停止させるためのローレベルの切替信号が出
力される。これ以外の動作は実施の形態１と同様であり
説明を省略する。Then, the first timing signal OR element 2
When one of the individual first switching timing signal and the individual second switching timing signal goes to a high level, a first switching timing signal that goes to a high level during a period corresponding to the logical sum is output. In response to this, a low-level switching signal for stopping the operation is output from the system management unit 3 of the A system to the central processing unit 2. The second timing signal OR element 28
When either one of the individual first switching timing signal and the individual second switching timing signal is at a high level, a first switching timing signal that is at a high level during a period corresponding to the logical sum thereof is output. According to B
A low-level switching signal for stopping the operation is output from the system management unit 3 of the system to the central processing unit 2. Other operations are the same as those in the first embodiment, and a description thereof will be omitted.
【００４４】以上のように、この実施の形態３によれ
ば、動作状態指令信号および複数の第一異常検出信号が
入力され、運転系の中央処理装置ユニット２の第一異常
検出信号が入力されたら個別切替タイミング信号を出力
する切替タイミング設定回路２５，２６を２つ設けると
ともに、その２つの切替タイミング設定回路２５，２６
の論理和を第一タイミング信号論理和素子２７あるいは
第二タイミング信号論理和素子２８にて演算し、それを
各システム管理ユニット３，３への切替タイミング信号
としているので、切替タイミング設定回路２５，２６自
体が多重化され、少なくともそのうちの一方が正常に動
作していれば切替タイミング信号を確実に出力すること
ができる。従って、更に切替動作の信頼性を向上させる
ことができる効果がある。As described above, according to the third embodiment, the operation state command signal and the plurality of first abnormality detection signals are input, and the first abnormality detection signal of the central processing unit 2 of the operation system is input. Then, two switching timing setting circuits 25 and 26 for outputting individual switching timing signals are provided, and the two switching timing setting circuits 25 and 26 are provided.
Is calculated by the first timing signal OR element 27 or the second timing signal OR element 28 and is used as a switching timing signal to each of the system management units 3 and 3, so that the switching timing setting circuit 25 The switching timing signal can be reliably output if at least one of them is multiplexed and at least one of them is operating normally. Therefore, there is an effect that the reliability of the switching operation can be further improved.
【００４５】実施の形態４．図６はこの発明の実施の形
態４によるプログラマブルコントローラの切替部分の構
成を示すブロック図である。図において、２９はそれぞ
れ中央処理装置ユニットと１対１対応に設けられたシス
テム管理ユニット（故障検出ユニット）である。Embodiment 4 FIG. 6 is a block diagram showing a configuration of a switching portion of a programmable controller according to Embodiment 4 of the present invention. In the figure, reference numeral 29 denotes a system management unit (failure detection unit) provided in one-to-one correspondence with the central processing unit.
【００４６】Ａ系のシステム管理ユニット２９におい
て、３０はＡ系の中央処理装置ユニット２の動作状態を
保持するとともにＡ系が運転系として指定された場合に
はハイレベルとなるＡ系動作状態指令信号を出力するＡ
系状態保持手段（状態保持部）、３１はＡ系異常検出信
号およびＡ系動作状態指令信号が入力され、自系が運転
系に指定されている状態で異常となったら例えば内部ク
ロックなどの発振に基づいて所定のタイミングでＡ系切
替タイミング信号を出力するＡ系切替タイミング設定回
路（切替タイミング設定部）、３２はＡ系切替タイミン
グ設定回路３１の動作状態を監視し、異常があった場合
にはＡ系切替部異常検出信号を出力するＡ系切替部異常
監視回路（第二異常監視部）である。そして、このＡ系
動作状態指令信号はＡ系第一論理積素子１６およびＡ系
第二論理積素子１９に入力され、Ａ系切替タイミング信
号はＡ系第一論理積素子１６に入力され、Ａ系切替部異
常検出信号はＡ系第二論理積素子１９に入力される。In the A-system management unit 29, the A-system operation state command 30 holds the operating state of the A-system central processing unit 2 and becomes a high level when the A-system is designated as the operating system. A that outputs a signal
The system state holding means (state holding unit) 31 receives an A-system abnormality detection signal and an A-system operation state command signal, and oscillates, for example, an internal clock if an abnormality occurs while the own system is designated as the operation system. A switching timing setting circuit (switching timing setting unit) that outputs an A switching timing signal at a predetermined timing based on the above, monitors the operation state of the A switching timing setting circuit 31 and, when there is an abnormality, Denotes an A-system switching unit abnormality monitoring circuit (second abnormality monitoring unit) that outputs an A-system switching unit abnormality detection signal. The A-system operation state command signal is input to the A-system first AND element 16 and the A-system second AND element 19, and the A-system switching timing signal is input to the A-system first AND element 16. The system switching unit abnormality detection signal is input to the A-system second AND element 19.
【００４７】Ｂ系のシステム管理ユニット２９におい
て、３３はＢ系の中央処理装置ユニット２の動作状態を
保持するとともにＢ系が運転系として指定された場合に
はハイレベルとなるＢ系動作状態指令信号を出力するＢ
系状態保持手段（状態保持部）、３４はＢ系異常検出信
号およびＢ系動作状態指令信号が入力され、自系が運転
系に指定されている状態で異常となったら例えば内部ク
ロックなどの発振に基づいて所定のタイミングでＢ系切
替タイミング信号を出力するＢ系切替タイミング設定回
路（切替タイミング設定部）、３５はＢ系切替タイミン
グ設定回路３４の動作状態を監視し、異常があった場合
にはＢ系切替部異常検出信号を出力するＢ系切替部異常
監視回路（第二異常監視部）である。そして、このＢ系
動作状態指令信号はＢ系第一論理積素子１７およびＢ系
第二論理積素子２１に入力され、Ｂ系切替タイミング信
号はＢ系第一論理積素子１７に入力され、Ｂ系切替部異
常検出信号はＢ系第二論理積素子２１に入力される。In the B-system management unit 29, a B-system operating state command 33 holds the operating state of the B-system central processing unit 2 and becomes a high level when the B-system is designated as the operating system. B that outputs a signal
The system state holding means (state holding unit) 34 receives the B-system abnormality detection signal and the B-system operation state command signal, and oscillates, for example, an internal clock if the own system becomes abnormal in a state designated as the operation system. A B-system switching timing setting circuit (switching timing setting unit) that outputs a B-system switching timing signal at a predetermined timing on the basis of the B-system switching timing setting circuit 34, and monitors the operation state of the B-system switching timing setting circuit 34. Denotes a B-system switching unit abnormality monitoring circuit (second abnormality monitoring unit) that outputs a B-system switching unit abnormality detection signal. Then, the B-system operation state command signal is input to the B-system first AND element 21 and the B-system second AND element 21, and the B-system switching timing signal is input to the B-system first AND element 17. The system switching unit abnormality detection signal is input to the B-system second AND element 21.
【００４８】また、Ａ系状態保持手段３０とＢ系状態保
持手段３３とは互いに交信し、例えばハイレベルが運転
系、ローレベルが待機系と設定して、相手からの入力が
ハイレベルであれば自系を待機系と設定している。これ
以外の構成は実施の形態１と同様であり説明を省略す
る。The A-system state holding means 30 and the B-system state holding means 33 communicate with each other. For example, if the high level is set to the operation system and the low level is set to the standby system, and the input from the other party is at the high level. In this case, the own system is set as the standby system. The other configuration is the same as that of the first embodiment, and the description is omitted.
【００４９】次に動作について説明する。このようなプ
ログラマブルコントローラに電源を投入すると、電源投
入タイミングや図示外の設定スイッチなどに応じて一方
の系が運転系として動作を開始するとともに他方の系が
待機系に設定される。これとともに、この状態に対応し
た情報がＡ系状態保持手段３０およびＢ系状態保持手段
３３に設定され、運転系からはハイレベルの動作状態指
令信号が出力され、待機系からはローレベルの動作状態
指令信号が出力される。Next, the operation will be described. When power is supplied to such a programmable controller, one system starts operating as an operation system and the other system is set as a standby system in accordance with a power-on timing or a setting switch (not shown). At the same time, information corresponding to this state is set in the A-system state holding means 30 and the B-system state holding means 33, a high-level operation state command signal is output from the operation system, and a low-level operation signal is output from the standby system. A state command signal is output.
【００５０】そして、Ａ系を運転系としている状態で、
Ａ系の中央処理装置ユニット２にウォッチドッグタイマ
のタイムアウトや電圧レベル変動などの異常が発生し、
これに基づいてＡ系異常監視回路１１からハイレベルの
Ａ系異常検出信号が出力されると、Ａ系切替タイミング
設定回路３１が正常であれば、それからハイレベルの切
替タイミング信号が出力されるのに応じてＡ系第一論理
積素子１６からハイレベルのＡ系第一切替信号が出力さ
れ、Ａ系論理和素子２０からハイレベルのＡ系切替信号
が出力され、Ａ系の中央処理装置ユニット２は動作を停
止する。また、これとともにＢ系が運転系として動作を
開始し、Ａ系状態保持手段３０およびＢ系状態保持手段
３３に保持される情報も変更され、Ａ系動作状態指令信
号およびＢ系動作状態指令信号のレベルがそれぞれ反転
される。なお、Ｂ系の場合にもＡ系の回路とＢ系の回路
とが逆に動作して運転系がＢ系からＡ系に切り替わる。Then, in a state where the system A is the driving system,
Abnormalities such as timeout of the watchdog timer and voltage level fluctuation occur in the central processing unit 2 of the A system,
When a high-level A-system abnormality detection signal is output from the A-system abnormality monitoring circuit 11 based on this, if the A-system switching timing setting circuit 31 is normal, then a high-level switching timing signal is output. A high-level A-system first switching signal is output from the A-system first AND element 16 and a high-level A-system switching signal is output from the A-system OR element 20 in response to the A system central processing unit. 2 stops the operation. At the same time, the system B starts operating as an operation system, and the information held in the system A state holding means 30 and the system B state holding means 33 are also changed, and the system A operation state command signal and the system B operation state command signal are changed. Are inverted respectively. In the case of the B-system, the A-system circuit and the B-system circuit operate in reverse, and the operation system switches from the B-system to the A-system.
【００５１】次に、Ａ系を運転系としている状態でＡ系
切替タイミング設定回路３１が故障などで異常となった
場合には、切替部異常監視回路１８がＡ系切替タイミン
グ設定回路３１の異常を検出し、切替部異常検出信号を
出力しているので、このような状態でＡ系の中央処理装
置ユニット２おいて異常が発生した場合には、Ａ系異常
監視回路１１からハイレベルのＡ系異常検出信号が出力
され、Ａ系第二論理積素子１９の全ての入力がハイレベ
ルとなり、Ａ系論理和素子２０からハイレベルのＡ系切
替信号が出力され、Ａ系の中央処理装置ユニット２は動
作を停止する。また、Ｂ系の中央処理装置ユニット２が
動作を開始する。なお、Ｂ系の場合にもＡ系の回路とＢ
系の回路とが逆に動作して運転系がＢ系からＡ系に切り
替わる。これ以外の動作は実施の形態１と同様であり説
明を省略する。Next, when the A-system switching timing setting circuit 31 becomes abnormal due to a failure or the like while the A-system is set as the operating system, the switching unit abnormality monitoring circuit 18 detects the abnormality of the A-system switching timing setting circuit 31. Is detected and a switching unit abnormality detection signal is output. If an abnormality occurs in the A-system central processing unit 2 in such a state, the A-system abnormality monitoring circuit 11 A system abnormality detection signal is output, all inputs of the A-system second AND element 19 become high level, a high-level A-system switching signal is output from the A-system OR element 20, and the A-system central processing unit 2 stops the operation. In addition, the B central processing unit 2 starts operating. In the case of B system, the circuit of A system and B circuit
The circuit of the system operates in reverse, and the operation system switches from the B system to the A system. Other operations are the same as those in the first embodiment, and a description thereof will be omitted.
【００５２】そして、この実施の形態４によるプログラ
マブルコントローラも図３として示した対応表を満た
し、運転系に異常が発生すれば、もう一方の待機系が異
常状態でない限りいずれの切替タイミング設定回路３
１，３４の異常／正常にかかわらず切替が適切に行われ
る。The programmable controller according to the fourth embodiment also satisfies the correspondence table shown in FIG. 3, and if an abnormality occurs in the operation system, any switching timing setting circuit 3 unless the other standby system is in an abnormal state.
Switching is appropriately performed regardless of the abnormalities / normalities of 1,34.
【００５３】以上のように、この実施の形態４によれ
ば、二重化した中央処理装置ユニット２，２を切り替え
るために用いられる２つのシステム管理ユニット２９，
２９それぞれに、状態保持手段３０，３３、中央処理装
置ユニット２の異常監視回路１１，１３、切替タイミン
グ設定回路３１，３４および第一論理積素子１６，１７
とともに、上記切替タイミング設定回路３１，３４の動
作状態を監視し、異常があった場合には切替部異常検出
信号を出力する切替部の異常監視回路３２，３５と、自
系が運転系に指定された状態で中央処理装置ユニット２
に異常が発生したら第二切替信号を出力する第二論理積
素子１９，２１と、上記第一切替信号および第二切替信
号のうちのいずれか一方が入力されたら、自系の中央処
理装置ユニット２に対してその動作状態を切り替える切
替信号を出力する論理和素子２０，２２とを設けたの
で、これら中央処理装置ユニット２やシステム管理ユニ
ット２９を多重化しないような場合においてもそれぞれ
を独立して利用することができ、しかも、ユニットの数
を必要最小限に抑えることができる効果がある。As described above, according to the fourth embodiment, the two system management units 29 and 29 used to switch the duplexed central processing units 2 and 2 are used.
29, state holding means 30, 33, abnormality monitoring circuits 11, 13 of the central processing unit 2, switching timing setting circuits 31, 34, and first AND elements 16, 17, respectively.
At the same time, the operation status of the switching timing setting circuits 31 and 34 is monitored, and when there is an abnormality, the abnormality monitoring circuits 32 and 35 of the switching unit outputting a switching unit abnormality detection signal, and the own system is designated as the operation system. Central processing unit 2
The second AND element 19, 21 for outputting a second switching signal when an error occurs in the first CPU, and when one of the first switching signal and the second switching signal is input, the central processing unit of the own system OR gates 20 and 22 for outputting a switching signal for switching the operation state are provided for the central processing unit 2 and the central processing unit 2 and the system management unit 29, respectively. And the number of units can be minimized.
【００５４】[0054]
【発明の効果】以上のように、この発明によれば、多重
化用の複数の中央処理装置を監視し、その内の１つを運
転系として動作させるとともに残りを待機系として動作
させるように各中央処理装置に切替信号を出力する切替
信号生成装置において、状態保持部、複数の第一異常監
視回路、切替タイミング設定部、第一論理演算素子とと
もに、上記切替タイミング設定部の動作状態を監視し、
異常があった場合にはそれぞれの系に対して第二異常検
出信号を出力する第二異常監視部と、各中央処理装置と
１対１対応に設けられ、上記複数の第一異常検出信号、
自系に対する第二異常検出信号および自系に対する動作
状態指令信号が入力され、運転系に指定された自系の第
一異常検出信号が入力されるとともに自系に対する第二
異常検出信号が入力されたら第二切替信号を出力する第
二論理演算素子と、各中央処理装置と１対１対応に設け
られ、上記第一切替信号および第二切替信号のうちのい
ずれか一方が入力されたら、自系の中央処理装置に対し
て上記切替信号を出力する第三論理演算素子とを備える
ので、切替タイミング設定部が故障などにより異常状態
となってしまったら、それに応じて第二異常監視部から
第二異常検出信号が出力され、更に運転系に指定された
自系の第一異常検出信号が入力されたら第二論理演算素
子から第二切り替え信号が出力され、これに基づいて第
三論理演算素子から切替信号が出力される。As described above, according to the present invention, a plurality of central processing units for multiplexing are monitored, and one of them is operated as an operation system and the other is operated as a standby system. In the switching signal generation device that outputs the switching signal to each central processing unit, the operation status of the switching timing setting unit is monitored together with the state holding unit, the plurality of first abnormality monitoring circuits, the switching timing setting unit, and the first logical operation element. And
A second abnormality monitoring unit that outputs a second abnormality detection signal to each system when there is an abnormality; and a plurality of first abnormality detection signals, which are provided in one-to-one correspondence with each central processing unit,
A second abnormality detection signal for the own system and an operation state command signal for the own system are input, a first abnormality detection signal for the own system designated as the operating system is input, and a second abnormality detection signal for the own system is input. Then, a second logical operation element for outputting a second switching signal is provided in one-to-one correspondence with each central processing unit, and when one of the first switching signal and the second switching signal is inputted, A third logic operation element that outputs the switching signal to the central processing unit of the system, so that if the switching timing setting unit is in an abnormal state due to a failure or the like, the second abnormality monitoring unit responds accordingly. When the second abnormality detection signal is output and the first abnormality detection signal of the own system designated as the driving system is further input, the second switching signal is output from the second logical operation element, and based on this, the third logical operation element Or Switching signal is outputted.
【００５５】従って、切替タイミング設定部自体が故障
してしまったとしてもその異常にかかわらず確実に切替
信号を出力することができ、多重化された中央処理装置
ユニットの間で運転系と待機系とを適切に切り替えるこ
とができ、その信頼性を格段に向上させることができる
効果がある。Therefore, even if the switching timing setting section itself breaks down, the switching signal can be output without fail irrespective of the abnormality, and the operation system and the standby system are multiplexed between the multiplexed central processing unit. Can be appropriately switched, and the reliability can be significantly improved.
【００５６】この発明によれば、切替タイミング設定部
が、動作状態指令信号および複数の第一異常検出信号が
入力され、運転系の中央処理装置の第一異常検出信号が
入力されたら個別切替タイミング信号を出力する複数の
切替タイミング信号生成回路と、この複数の切替タイミ
ング信号生成回路から出力される複数の個別切替タイミ
ング信号が入力され、いずれか１つが入力されたら切替
タイミング信号を出力するタイミング信号論理演算素子
とを備えるので、切替タイミング設定回路自体が多重化
され、少なくともそのうちの一方が正常に動作していれ
ば切替タイミング信号を確実に出力することができる。
従って、更に切替動作の信頼性を向上させることができ
る効果がある。According to the present invention, the switching timing setting unit sets the individual switching timing when the operation state command signal and the plurality of first abnormality detection signals are input and the first abnormality detection signal of the central processing unit of the driving system is input. A plurality of switching timing signal generation circuits for outputting signals, and a plurality of individual switching timing signals output from the plurality of switching timing signal generation circuits, and a timing signal for outputting a switching timing signal when any one of them is input Since the logic operation element is provided, the switching timing setting circuit itself is multiplexed, and if at least one of them operates normally, the switching timing signal can be reliably output.
Therefore, there is an effect that the reliability of the switching operation can be further improved.
【００５７】この発明によれば、第二異常監視部が、上
記切替タイミング設定部の動作状態を監視し、異常があ
った場合にはそれぞれの系に対して第二異常検出信号を
出力する第二異常監視回路と、この第二異常監視回路の
異常検出に応じて点灯状態が変化する表示ランプと、こ
の第二異常監視回路の異常検出状態を中央処理装置で読
み取り可能な入出力ポートとを備えるので、通常の動作
が行われている状況下において作業者や中央処理装置ユ
ニットがその切替部分自体が正常に動作しているか否か
を確認することができる効果がある。According to the present invention, the second abnormality monitoring unit monitors the operation state of the switching timing setting unit, and outputs a second abnormality detection signal to each system when there is an abnormality. (Ii) an abnormality monitoring circuit, an indicator lamp whose lighting state changes according to the abnormality detection of the second abnormality monitoring circuit, and an input / output port capable of reading the abnormality detection state of the second abnormality monitoring circuit by the central processing unit. With this arrangement, there is an effect that the worker or the central processing unit can confirm whether or not the switching portion itself is operating normally in a situation where a normal operation is performed.
【００５８】この発明によれば、複数の中央処理装置ユ
ニットと、系切替ユニットと、複数の故障検出ユニット
とを備えたプログラマブルコントローラにおいて、動作
状態保持手段、切替タイミング設定回路および第二異常
監視回路をこの系切替ユニットに配設するとともに、第
一異常監視回路、第一論理演算素子、第二論理演算素子
および第三論理演算素子を各故障検出ユニットに配設す
るようにしたので、これら中央処理装置ユニットや故障
検出ユニットを多重化しないような場合においてもそれ
ぞれを独立して利用することができ、しかも、構成部品
の余計な重複もなく、プログラマブルコントローラにお
けるユニットとして最適な分割とすることができる効果
がある。According to the present invention, in a programmable controller including a plurality of central processing unit units, a system switching unit, and a plurality of failure detection units, an operation state holding means, a switching timing setting circuit, and a second abnormality monitoring circuit Is arranged in this system switching unit, and the first abnormality monitoring circuit, the first logical operation element, the second logical operation element and the third logical operation element are disposed in each of the failure detection units. Even when the processing unit and the failure detection unit are not multiplexed, they can be used independently, and there is no unnecessary duplication of components, and the optimum division as a unit in the programmable controller can be achieved. There is an effect that can be done.
【００５９】この発明によれば、多重化の際に複数の中
央処理装置ユニットを切り替えるために用いられる故障
検出ユニットに、状態保持部、第一異常監視回路、切替
タイミング設定回路および第一論理演算素子とともに、
上記切替タイミング設定部の動作状態を監視し、異常が
あった場合には第二異常検出信号を出力する第二異常監
視部と、上記複数の第一異常検出信号、第二異常検出信
号および動作状態指令信号が入力され、運転系に指定さ
れた自系の第一異常検出信号が入力されるとともに自系
に対する第二異常検出信号が入力されたら第二切替信号
を出力する第二論理演算素子と、上記第一切替信号およ
び第二切替信号のうちのいずれか一方が入力されたら、
自系の中央処理装置ユニットに対してその動作状態を切
り替える切替信号を出力する第三論理演算素子とを設け
たので、これら中央処理装置ユニットや故障検出ユニッ
トを多重化しないような場合においてもそれぞれを独立
して利用することができ、しかも、ユニットの増加数を
必要最小限に抑えることができる効果がある。According to the present invention, the failure detecting unit used for switching a plurality of central processing units at the time of multiplexing includes a state holding unit, a first abnormality monitoring circuit, a switching timing setting circuit, and a first logical operation. Along with the element,
A second abnormality monitoring unit that monitors an operation state of the switching timing setting unit and outputs a second abnormality detection signal when there is an abnormality; and the plurality of first abnormality detection signals, the second abnormality detection signal, and the operation. A second logical operation element that outputs a second switching signal when a state command signal is input, a first abnormality detection signal of the own system specified as the driving system is input, and a second abnormality detection signal for the own system is input. And, when one of the first switching signal and the second switching signal is input,
Since a third logical operation element for outputting a switching signal for switching the operation state to the central processing unit of the own system is provided, even when the central processing unit and the failure detection unit are not multiplexed, Can be used independently, and the number of units to be added can be minimized.
【図面の簡単な説明】[Brief description of the drawings]
【図１】 この発明の実施の形態１によるプログラマブ
ルコントローラの構成を示すシステム構成図である。FIG. 1 is a system configuration diagram showing a configuration of a programmable controller according to a first embodiment of the present invention.
【図２】 この発明の実施の形態１によるプログラマブ
ルコントローラの切替部分の構成を示すブロック図であ
る。FIG. 2 is a block diagram showing a configuration of a switching portion of the programmable controller according to the first embodiment of the present invention.
【図３】 この発明の実施の形態１によるプログラマブ
ルコントローラにおいて、切替要求と最終的な切替後状
態との対応関係を各運転モード毎に説明するための真理
値表の図である。FIG. 3 is a truth table for explaining a correspondence between a switching request and a final post-switching state for each operation mode in the programmable controller according to the first embodiment of the present invention;
【図４】 この発明の実施の形態２によるプログラマブ
ルコントローラの構成を示すシステム構成図である。FIG. 4 is a system configuration diagram showing a configuration of a programmable controller according to a second embodiment of the present invention.
【図５】 この発明の実施の形態３によるプログラマブ
ルコントローラの構成を示すシステム構成図である。FIG. 5 is a system configuration diagram showing a configuration of a programmable controller according to a third embodiment of the present invention.
【図６】 この発明の実施の形態４によるプログラマブ
ルコントローラの切替部分の構成を示すブロック図であ
る。FIG. 6 is a block diagram showing a configuration of a switching portion of a programmable controller according to a fourth embodiment of the present invention.
【図７】 従来のプログラマブルコントローラの切替部
分の構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of a switching portion of a conventional programmable controller.
【図８】 従来のプログラマブルコントローラにおい
て、切替要求と最終的な切替後状態との対応関係を各運
転モード毎に説明するための真理値表の図である。FIG. 8 is a diagram of a truth table for explaining a correspondence relationship between a switching request and a final post-switching state for each operation mode in a conventional programmable controller.
１ バス切替ユニット（系切替ユニット）、２ 中央処
理装置ユニット（中央処理装置）、３ システム管理ユ
ニット（故障検出ユニット）、９ 状態保持手段（状態
保持部）、１０ 第一インバータ（状態保持部）、１１
Ａ系異常監視回路（第一異常監視回路）、１２ Ａ系
インバータ（第一異常監視回路）、１３Ｂ系異常監視回
路（第一異常監視回路）、１４ Ｂ系インバータ（第一
異常監視回路）、１５ 切替タイミング設定回路（切替
タイミング設定部）、１６ Ａ系第一論理積素子（第一
論理演算素子）、１７ Ｂ系第一論理積素子（第一論理
演算素子）、１８ 切替部異常監視回路（第二異常監視
回路、第二異常監視部）、１９ Ａ系第二論理積素子
（第二論理演算素子）、２０ Ａ系論理和素子（第三論
理演算素子）、２１ Ｂ系第二論理積素子（第二論理演
算素子）、２２ Ｂ系論理和素子（第三論理演算素
子）、２３ 表示ランプ、２４ 入出力ポート、２５
第一切替タイミング設定回路（切替タイミング信号生成
回路、切替タイミング設定部）、２６ 第二切替タイミ
ング設定回路（切替タイミング信号生成回路、切替タイ
ミング設定部）、２７ 第一タイミング信号論理和素子
（タイミング信号論理演算素子、切替タイミング設定
部）、２８ 第二タイミング信号論理和素子（タイミン
グ信号論理演算素子、切替タイミング設定部）、２９
システム管理ユニット（故障検出ユニット）、３０ Ａ
系状態保持手段（状態保持部）、３１ Ａ系切替タイミ
ング設定回路（切替タイミング設定部）、３２ Ａ系切
替部異常監視回路（第二異常監視部）、３３ Ｂ系状態
保持手段（状態保持部）、３４ Ｂ系切替タイミング設
定回路（切替タイミング設定部）、３５ Ｂ系切替部異
常監視回路（第二異常監視部）。Reference Signs List 1 bus switching unit (system switching unit), 2 central processing unit (central processing unit), 3 system management unit (failure detection unit), 9 state holding means (state holding unit), 10 first inverter (state holding unit) , 11
A system abnormality monitoring circuit (first abnormality monitoring circuit), 12A system inverter (first abnormality monitoring circuit), 13B system abnormality monitoring circuit (first abnormality monitoring circuit), 14B system inverter (first abnormality monitoring circuit), 15 switching timing setting circuit (switching timing setting section), 16 A system first AND element (first logical operation element), 17 B system first AND element (first logical operation element), 18 switching section abnormality monitoring circuit (Second abnormality monitoring circuit, second abnormality monitoring unit), 19 A system second AND element (second logical operation element), 20 A system OR element (third logical operation element), 21 B system second logic Product element (second logical operation element), 22 B-system logical sum element (third logical operation element), 23 display lamp, 24 input / output port, 25
First switching timing setting circuit (switching timing signal generation circuit, switching timing setting unit), 26 second switching timing setting circuit (switching timing signal generation circuit, switching timing setting unit), 27 first timing signal OR element (timing signal Logical operation element, switching timing setting section), 28 second timing signal OR element (timing signal logical operation element, switching timing setting section), 29
System management unit (failure detection unit), 30 A
System state holding means (state holding unit), 31 A system switching timing setting circuit (switching timing setting unit), 32 A system switching unit abnormality monitoring circuit (second abnormality monitoring unit), 33 B system state holding means (state holding unit) ), 34B system switching timing setting circuit (switching timing setting unit), 35B system switching unit abnormality monitoring circuit (second abnormality monitoring unit).
Claims (5)
し、その内の１つを運転系として動作させるとともに残
りを待機系として動作させるように各中央処理装置に切
替信号を出力する切替信号生成装置において、 唯一の中央処理装置が運転系となるように複数の中央処
理装置の運転状態を保持するとともに、各中央処理装置
に対応する動作状態指令信号を出力する状態保持部と、 各中央処理装置と１対１対応に設けられ、それぞれ自系
の中央処理装置の異常があった場合には第一異常検出信
号を出力する複数の第一異常監視回路と、 上記動作状態指令信号および複数の第一異常検出信号が
入力され、運転系の中央処理装置の第一異常検出信号が
入力されたら切替タイミング信号を出力する切替タイミ
ング設定部と、 上記切替タイミング設定部の動作状態を監視し、異常が
あった場合にはそれぞれの系に対して第二異常検出信号
を出力する第二異常監視部と、 各中央処理装置と１対１対応に設けられ、上記複数の第
一異常検出信号、切替タイミング信号および自系に対す
る動作状態指令信号が入力され、運転系に指定された自
系の第一異常検出信号が入力されたら切替タイミング信
号が入力されている期間において第一切替信号を出力す
る第一論理演算素子と、 各中央処理装置と１対１対応に設けられ、上記複数の第
一異常検出信号、自系に対する第二異常検出信号および
自系に対する動作状態指令信号が入力され、運転系に指
定された自系の第一異常検出信号が入力されるとともに
自系に対する第二異常検出信号が入力されたら第二切替
信号を出力する第二論理演算素子と、 各中央処理装置と１対１対応に設けられ、上記第一切替
信号および第二切替信号のうちのいずれか一方が入力さ
れたら、自系の中央処理装置に対して上記切替信号を出
力する第三論理演算素子とを備えることを特徴する切替
信号生成装置。1. A switch for monitoring a plurality of central processing units for multiplexing and outputting a switching signal to each central processing unit so that one of them operates as an operation system and the other operates as a standby system. In the signal generation device, a state holding unit that holds the operation states of the plurality of central processing units so that the only central processing unit becomes an operation system, and outputs an operation state command signal corresponding to each central processing unit; A plurality of first abnormality monitoring circuits that are provided in one-to-one correspondence with the central processing unit and output a first abnormality detection signal when an abnormality occurs in the central processing unit of the own system; A switching timing setting unit that receives a plurality of first abnormality detection signals and outputs a switching timing signal when the first abnormality detection signal of the central processing unit of the driving system is input; A second abnormality monitoring unit that monitors the operation state of the system and outputs a second abnormality detection signal to each system when an abnormality occurs, and is provided in one-to-one correspondence with each central processing unit. The first abnormality detection signal, the switching timing signal and the operating state command signal for the own system are input, and when the first abnormality detection signal of the own system specified as the driving system is input, the switching timing signal is input. A first logical operation element that outputs a first switching signal; and a plurality of first abnormality detection signals, a second abnormality detection signal for the own system, and an operation state for the own system, which are provided in one-to-one correspondence with each central processing unit. A command signal is input, and a second logical operation element that outputs a second switching signal when a first abnormality detection signal of the own system specified as an operating system is input and a second abnormality detection signal for the own system is input , Each A third processing unit that is provided in one-to-one correspondence with the central processing unit and that outputs the switching signal to its own central processing unit when one of the first switching signal and the second switching signal is input; A switching signal generation device, comprising: a logic operation element.
され、運転系の中央処理装置の第一異常検出信号が入力
されたら個別切替タイミング信号を出力する複数の切替
タイミング信号生成回路と、 この複数の切替タイミング信号生成回路から出力される
複数の個別切替タイミング信号が入力され、いずれか１
つが入力されたら切替タイミング信号を出力するタイミ
ング信号論理演算素子とを備えることを特徴とする請求
項１記載の切替信号生成装置。2. The switching timing setting section outputs an individual switching timing signal when an operation state command signal and a plurality of first abnormality detection signals are input and a first abnormality detection signal of a central processing unit of an operation system is input. A plurality of switching timing signal generation circuits, and a plurality of individual switching timing signals output from the plurality of switching timing signal generation circuits are input.
2. The switching signal generation device according to claim 1, further comprising: a timing signal logical operation element that outputs a switching timing signal when one of them is input.
た場合にはそれぞれの系に対して第二異常検出信号を出
力する第二異常監視回路と、 この第二異常監視回路の異常検出に応じて点灯状態が変
化する表示ランプと、 上記第二異常監視回路の異常検出状態を中央処理装置で
読み取り可能な入出力ポートとを備えることを特徴とす
る請求項１または請求項２記載の切替信号生成装置。A second abnormality monitoring circuit that monitors an operation state of the switching timing setting unit and outputs a second abnormality detection signal to each system when an abnormality occurs. A display lamp whose lighting state changes in response to abnormality detection of the second abnormality monitoring circuit; and an input / output port capable of reading the abnormality detection state of the second abnormality monitoring circuit by a central processing unit. 3. The switching signal generation device according to claim 1, wherein
を備えた複数の中央処理装置ユニットと、 唯一の中央処理装置ユニットが運転系となるように複数
の中央処理装置ユニットの運転状態を保持するととも
に、各中央処理装置ユニットに対応する動作状態指令信
号を出力する状態保持手段、この動作状態指令信号が入
力され、運転系の中央処理装置ユニットに異常が生じた
ら切替タイミング信号を出力する切替タイミング設定回
路、および、この切替タイミング設定回路の動作状態を
監視し、異常があった場合にはそれぞれの系に対して第
二異常検出信号を出力する第二異常監視回路を備え、上
記複数の中央処理装置ユニットと外部機器とを接続する
系切替ユニットと、 上記中央処理装置ユニットと１対１対応に設けられ、自
系の中央処理装置ユニットの異常を監視して異常があっ
た場合には第一異常検出信号を出力する第一異常監視回
路、この第一異常検出信号、上記切替タイミング信号お
よび自系に対する動作状態指令信号が入力され、運転系
に指定された自系の第一異常検出信号が入力されたら切
替タイミング信号が入力されている期間において第一切
替信号を出力する第一論理演算素子、上記第一異常検出
信号、自系に対する第二異常検出信号および自系に対す
る動作状態指令信号が入力され、運転系に指定された自
系の第一異常検出信号が入力されるとともに自系に対す
る第二異常検出信号が入力されたら第二切替信号を出力
する第二論理演算素子、および、上記第一切替信号およ
び第二切替信号のうちのいずれか一方が入力されたら、
自系の中央処理装置ユニットに対してその運転状態を切
り替える切替信号を出力する第三論理演算素子とを備え
る複数の故障検出ユニットとを備えたプログラマブルコ
ントローラ。4. A plurality of central processing units provided with a central processing unit for executing various arithmetic processing, and operating states of the plurality of central processing units are maintained such that only one central processing unit becomes an operation system. And a state holding means for outputting an operation state command signal corresponding to each central processing unit, and a switch for receiving the operation state command signal and outputting a switching timing signal when an abnormality occurs in the central processing unit of the operation system. A timing setting circuit, and a second abnormality monitoring circuit that monitors an operation state of the switching timing setting circuit and outputs a second abnormality detection signal to each system when an abnormality occurs. A system switching unit for connecting the central processing unit to an external device; and a central processing unit provided in one-to-one correspondence with the central processing unit. The first abnormality monitoring circuit which monitors the abnormality of the installation unit and outputs a first abnormality detection signal when there is an abnormality, receives the first abnormality detection signal, the switching timing signal, and the operation state command signal for the own system. The first logical operation element that outputs the first switching signal during the period when the switching timing signal is input when the first abnormality detection signal of the own system specified as the driving system is input, the first abnormality detection signal, A second abnormality detection signal for the own system and an operation state command signal for the own system are input, a first abnormality detection signal for the own system designated as the operating system is input, and a second abnormality detection signal for the own system is input. A second logical operation element that outputs a second switching signal, and when one of the first switching signal and the second switching signal is input,
A programmable controller comprising: a plurality of failure detection units each including a third logical operation element that outputs a switching signal for switching its operation state to its own central processing unit.
を備えた複数の中央処理装置ユニットと、この中央処理
装置ユニットと１対１対応で設けられ、唯一の中央処理
装置ユニットが運転系となるようにそれぞれの動作状態
を制御する複数の故障検出ユニットとを備えたプログラ
マブルコントローラにおいて、 上記故障検出ユニットは、 唯一の中央処理装置ユニットが運転系となるようにそれ
ぞれ自系の中央処理装置ユニットの運転状態を保持する
とともに、それに基づく動作状態指令信号を出力する状
態保持部と、 自系の中央処理装置ユニットの異常があった場合には第
一異常検出信号を出力する第一異常監視回路と、 上記動作状態指令信号および他の故障検出ユニットから
の第一異常検出信号を含む複数の第一異常検出信号が入
力され、運転系の中央処理装置の第一異常検出信号が入
力されたら切替タイミング信号を出力する切替タイミン
グ設定回路と、 この切替タイミング設定回路の動作状態を監視し、異常
があった場合には第二異常検出信号を出力する第二異常
監視部と、 上記複数の第一異常検出信号、切替タイミング信号およ
び動作状態指令信号が入力され、運転系に指定された自
系の第一異常検出信号が入力されたら切替タイミング信
号が入力されている期間において第一切替信号を出力す
る第一論理演算素子と、 上記複数の第一異常検出信号、第二異常検出信号および
動作状態指令信号が入力され、運転系に指定された自系
の第一異常検出信号が入力されるとともに自系に対する
第二異常検出信号が入力されたら第二切替信号を出力す
る第二論理演算素子と、 上記第一切替信号および第二切替信号のうちのいずれか
一方が入力されたら、自系の中央処理装置ユニットに対
してその動作状態を切り替える切替信号を出力する第三
論理演算素子とを備えることを特徴するプログラマブル
コントローラ。5. A plurality of central processing units having a central processing unit for executing various types of arithmetic processing, and a one-to-one correspondence with the central processing unit. A plurality of failure detection units for controlling the respective operation states of the central processing unit units, wherein the failure detection units each have their own central processing unit units such that the only central processing unit unit is an operation system. A state holding unit that holds the operating state of the unit and outputs an operation state command signal based on the state, and a first abnormality monitoring circuit that outputs a first abnormality detection signal when there is an abnormality in the central processing unit of the own system. And a plurality of first abnormality detection signals including the operation state command signal and the first abnormality detection signal from another failure detection unit are input. A switching timing setting circuit that outputs a switching timing signal when a first abnormality detection signal of the operation system central processing unit is input; and monitors an operation state of the switching timing setting circuit. A second abnormality monitoring unit that outputs a detection signal, the plurality of first abnormality detection signals, a switching timing signal, and an operation state command signal are input, and a first abnormality detection signal of the own system designated as an operation system is input. A first logical operation element that outputs a first switching signal during a period when the switching timing signal is input, and the plurality of first abnormality detection signals, second abnormality detection signals, and operation state command signals are input, and A second logical operation element that outputs a second switching signal when the first abnormality detection signal of the own system is input and the second abnormality detection signal for the own system is input, When one of the first switching signal and the second switching signal is input, a third logical operation element that outputs a switching signal that switches the operation state to the central processing unit of the own system is provided. Characteristic programmable controller.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16281299A JP3662444B2 (en) | 1999-06-09 | 1999-06-09 | Programmable controller and switching signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16281299A JP3662444B2 (en) | 1999-06-09 | 1999-06-09 | Programmable controller and switching signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353105A true JP2000353105A (en) | 2000-12-19 |
| JP3662444B2 JP3662444B2 (en) | 2005-06-22 |
Family
ID=15761702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16281299A Expired - Fee Related JP3662444B2 (en) | 1999-06-09 | 1999-06-09 | Programmable controller and switching signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3662444B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004054907A (en) * | 2002-05-31 | 2004-02-19 | Omron Corp | Programmable controller and cpu unit, and communication unit and method for controlling communication unit |
| JP2006323677A (en) * | 2005-05-19 | 2006-11-30 | Mitsubishi Electric Corp | Dual-system control system |
| US7428659B2 (en) | 2002-06-07 | 2008-09-23 | Omron Corporation | Programmable controller with CPU units and special-function modules and method of doubling up |
| JP2012531639A (en) * | 2009-07-01 | 2012-12-10 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Method and apparatus for operating at least one actuator |
| CN106354121A (en) * | 2016-10-19 | 2017-01-25 | 交控科技股份有限公司 | Safety control circuit, multi-path control circuit and control method |
| JP2021105774A (en) * | 2019-12-26 | 2021-07-26 | アズビル株式会社 | Controller and facility monitoring system |
-
1999
- 1999-06-09 JP JP16281299A patent/JP3662444B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004054907A (en) * | 2002-05-31 | 2004-02-19 | Omron Corp | Programmable controller and cpu unit, and communication unit and method for controlling communication unit |
| US7246270B2 (en) | 2002-05-31 | 2007-07-17 | Omron Corporation | Programmable controller with CPU and communication units and method of controlling same |
| US7428659B2 (en) | 2002-06-07 | 2008-09-23 | Omron Corporation | Programmable controller with CPU units and special-function modules and method of doubling up |
| JP2006323677A (en) * | 2005-05-19 | 2006-11-30 | Mitsubishi Electric Corp | Dual-system control system |
| JP4657802B2 (en) * | 2005-05-19 | 2011-03-23 | 三菱電機株式会社 | Dual system control system |
| JP2012531639A (en) * | 2009-07-01 | 2012-12-10 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Method and apparatus for operating at least one actuator |
| CN106354121A (en) * | 2016-10-19 | 2017-01-25 | 交控科技股份有限公司 | Safety control circuit, multi-path control circuit and control method |
| CN106354121B (en) * | 2016-10-19 | 2019-03-12 | 交控科技股份有限公司 | A kind of safety control circuit, multi-channel control circuit and control method |
| JP2021105774A (en) * | 2019-12-26 | 2021-07-26 | アズビル株式会社 | Controller and facility monitoring system |
| JP7431034B2 (en) | 2019-12-26 | 2024-02-14 | アズビル株式会社 | Controller and facility monitoring system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3662444B2 (en) | 2005-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07334382A (en) | Multicontroller system | |
| KR20080020807A (en) | Apparatus and method for plc redundancy | |
| JP2000353105A (en) | Programmable controller and switching signal generating device | |
| KR100380658B1 (en) | Out put device using serial communication of triple type control device and control method thereof | |
| JP3302499B2 (en) | Double system equipment | |
| KR100378593B1 (en) | Double Switch Board and A method of switch board redundancy | |
| RU2745946C1 (en) | Redundant control system based on programmable controllers | |
| JP3570334B2 (en) | System switching device | |
| KR100278703B1 (en) | Device access bus redundancy control circuit at exchange | |
| JP4788469B2 (en) | Redundant CPU system | |
| JP2007134906A (en) | Monitor control device | |
| JP2946541B2 (en) | Redundant control system | |
| SU1702434A1 (en) | Majority redundant memory interface | |
| JP2001007942A (en) | Electronic line switching device | |
| CN116389393A (en) | Ethernet failsafe relay | |
| JPS5890202A (en) | Process controller | |
| JPH06232739A (en) | Clock redundancy processing system | |
| JPH11219207A (en) | Multi-controller system | |
| JP2000322102A (en) | Duplexed constitution for process input/output device | |
| JPH0267038A (en) | Control system for distributed exchange system | |
| JPS63269234A (en) | System switching device | |
| KR19990030149U (en) | AT port redundancy device in switching system | |
| JPS6373350A (en) | Transfer equipment | |
| JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
| JPH09308101A (en) | Power supply confounding monitoring/controlling method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |