KR100278703B1 - Device access bus redundancy control circuit at exchange - Google Patents
Device access bus redundancy control circuit at exchange Download PDFInfo
- Publication number
- KR100278703B1 KR100278703B1 KR1019980058968A KR19980058968A KR100278703B1 KR 100278703 B1 KR100278703 B1 KR 100278703B1 KR 1019980058968 A KR1019980058968 A KR 1019980058968A KR 19980058968 A KR19980058968 A KR 19980058968A KR 100278703 B1 KR100278703 B1 KR 100278703B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signal output
- output
- outputting
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
본 발명의 목적은, 고도의 신뢰성이 요구되는 교환기의 프로세서와 디바이스 간에 이중화되어 있는 통신 버스를 제어하는 회로에 있어서, 구동중인 프로세서의 기능 불량, 리셋, 보드 탈장등의 문제가 발생하더라도, 이중화된 대기 프로세서로의 절체를 수행할 때, 즉각적이고 원활한 절체가 이루어지도록 함으로써, 통신 서비스의 질을 향상시키도록 하는 데에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a redundant communication bus between a processor and a device of an exchange which requires high reliability. When performing the switchover to the standby processor, it is to improve the quality of communication services by making an instant and smooth switchover.
본 발명의 구성은, 통상 제어신호를 생성하여 출력하는 통상신호 출력부(51, 61); 상대방 통상신호 출력부(61, 51)로부터 출력되는 신호를 검출하는 신호검출부(52, 62); 상기 신호검출부(52, 62)로부터 출력되는 상대방 검출신호와 리셋신호, 상대방 보드 탈장 및 기능 상태 등 문제 상황에 대한 신호를 입력받아, 그에 따른 구동설정신호를 생성하여 출력하는 돌발신호 출력부(53, 63); 상기 신호출력부(51, 61)로부터 출력되는 통상 제어신호를 입력받아 클럭에 맞추어 출력하는데, 상기 돌발신호 출력부(53, 63)로부터 출력되는 구동설정신호에 따라 돌발 상황시에 설정된 신호를 출력하는 신호조정부(54, 64); 상기 신호조정부(54, 64)로부터 출력되는 신호와, 상기 신호검출부(51, 62)로부터 출력되는 검출신호를 입력받아, 두 신호값이 같은지의 여부에 따라 해당하는 이중화 제어신호를 상기 디바이스(70)로 출력하는 신호선택부(55, 65)를 포함하여 이루어진다.The configuration of the present invention, the normal signal output unit (51, 61) for generating and outputting a normal control signal; Signal detectors 52 and 62 for detecting signals output from the counterpart normal signal output units 61 and 51; The breakout signal output unit 53 receives a counterpart detection signal and a reset signal output from the signal detectors 52 and 62 and a signal about a problem situation such as a counterpart board hernia and a functional state, and generates and outputs a driving set signal according to the counterpart signal output unit 53. 63); Receives normal control signals output from the signal output units 51 and 61 and outputs them according to a clock, and outputs signals set at the time of an emergency according to driving setting signals output from the sudden signal output units 53 and 63. Signal adjusting units 54 and 64; The device 70 receives a signal output from the signal adjusting unit 54, 64 and a detection signal output from the signal detecting unit 51, 62, and outputs a corresponding redundancy control signal according to whether two signal values are the same. It comprises a signal selector (55, 65) for outputting.
Description
본 발명은 교환기에서 디바이스 액세스 버스 이중화 제어회로에 관한 것으로서, 더 상세하게 말하자면, 고도의 신뢰성이 요구되는 교환기의 프로세서와 디바이스 간에 이중화되어 있는 통신 버스를 제어하는 회로에 있어서, 이중화된 프로세서의 절체가 일어날 때 통신 단절없이 원활한 절체가 이루어지도록 한 교환기에서 디바이스 액세스 버스 이중화 제어회로에 관한 것이다.The present invention relates to a device access bus redundancy control circuit in an exchange, and more specifically, in a circuit for controlling a communication bus that is redundant between a processor and a device of an exchange requiring high reliability, The present invention relates to a device access bus redundancy control circuit in an exchange that enables smooth switching without disconnection when communication occurs.
일반적으로 교환기는 신뢰성이 우선적으로 요구되며, 어떠한 경우라도 서비스를 수행하기 위하여 내부의 각종 기능을 수행하는 회로팩을 이중적으로 설치하여 자동적으로 절체되는 이중화 회로를 적용하여 운용하고 있다.In general, the exchange requires reliability first, and in order to perform a service, a dual circuit circuit that performs various internal functions is installed to operate a redundant circuit which is automatically switched.
즉, 상기 이중화 회로는 리던던시 스트럭쳐(redundancy structure)라고도 하며, 교환기에서 어떤 기능을 수행하는 하나의 회로팩이 구동(active)중일 때, 똑같은 기능을 하는 다른 회로팩을 장착하여 대기(standby) 상태로 만들어 놓고, 상기 구동중인 회로팩의 기능에 문제가 발생하는 경우, 상기 대기 상대의 회로팩을 절체하여 그 기능을 수행하도록 하는 회로를 말한다.That is, the redundancy circuit is also called a redundancy structure, and when one circuit pack performing a function in an exchange is active, another circuit pack having the same function is mounted in a standby state. When a problem occurs in the function of the circuit pack being driven, it refers to a circuit for switching the circuit pack of the standby partner to perform the function.
여기서, 회로팩이란, 소자들이 실장되어 있으며, 조립이 완벽하게 이루어져 어떠한 기능을 수행할 수 있도록 완비된 회로 보드(circuit board)를 말한다.Here, the circuit pack refers to a circuit board in which elements are mounted, and a complete circuit board is assembled to perform a certain function.
그런데, 상기 이중화 회로가 적용되는 대표적인 것으로 프로세서 보드의 이중화 회로와, 스위칭 보드의 이중화 회로가 있으며, 본 고안에서 적용하고자 하는 부분은 프로세서 보드의 이중화 회로에 관한 것이다.By the way, there is a representative example that the redundancy circuit is applied, there is a duplication circuit of the processor board, and a duplication circuit of the switching board, the part to be applied in the present invention relates to the duplication circuit of the processor board.
이하, 첨부된 도면을 참조하여, 종래 기술의 교환기에서 디바이스 액세스 버스 이중화 제어회로를 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, a description will be given of a device access bus redundancy control circuit in a switch of the prior art.
도 1에 도시되어 있듯이, 종래 기술에 의한 교환기에서 디바이스 액세스 버스 이중화 제어회로의 구성은 다음과 같이 이루어진다.As shown in Fig. 1, the configuration of the device access bus redundancy control circuit in the switch according to the prior art is as follows.
교환기 디바이스(30)의 통신을 위하여, 상기 디바이스와 제1버스를 통하여 연결된 제1프로세서의 이중화 절체를 제어하는 제1제어부(10)와, 상기 디바이스와 제2버스를 통하여 연결된 제2프로세서의 이중화 절체를 제어하는 제2제어부(20)로 이루어진 디바이스 액세스 버스 이중화 제어회로에 있어서,For communication of the exchange device 30, the first control unit 10 for controlling redundancy switching of the first processor connected through the first bus and the device, and the redundancy of the second processor connected through the second bus with the device. In the device access bus redundancy control circuit composed of the second control unit 20 for controlling the switching,
상기 각각의 제어부(10, 20)는, 입력되는 상대방 신호등 이중화 관련신호를 분석하여 그에 따른 자기의 이중화 제어신호를 생성하여 출력하는 신호출력부(11, 21)와,Each of the control units 10 and 20 includes a signal output unit 11 and 21 which analyzes an input signal of a counterpart, such as a counterpart signal, and generates and outputs a redundancy control signal thereof accordingly;
상대방의 신호출력부(21,11)로부터 출력되는 상대방의 이중화 제어신호를 입력받아 분석하여, 그에 따라 해당하는 상대방 신호를 각각의 자기 신호출력부(11, 21)로 출력하는 신호검출부(12, 22)를 포함하여 이루어지고,Signal detection unit 12, which receives and analyzes the redundant control signal of the other party output from the other party's signal output units 21 and 11, and outputs the corresponding other party's signal to the respective magnetic signal output units 11 and 21 accordingly. 22), including
상기 디바이스(30)는 상기 각각의 제어부(30)의 신호출력부(11, 21)로부터 출력되는 이중화 제어신호를 입력받아, 그 값에 따라 해당하는 하나의 구동가능한 버스를 선택하는 신호를 출력하는 버스 선택부(31)와, 상기 버스 선택부(31)로부터 출력되는 신호에 따라 선택되지 않은 다른 버스를 대기 상태로 천이시키는 천이부(32)를 포함하여 이루어진다.The device 30 receives a redundancy control signal output from the signal output units 11 and 21 of each control unit 30 and outputs a signal for selecting a corresponding driveable bus according to the value. And a bus selector 31 and a transition unit 32 for transitioning another bus not selected according to the signal output from the bus selector 31 to the standby state.
상기와 같이 이루어진 종래 기술의 교환기에서 디바이스 액세스 버스 이중화 제어회로의 동작은 다음과 같다.The operation of the device access bus redundancy control circuit in the prior art exchange made as above is as follows.
프로세서의 신호출력부(11, 21)는 자기 프로세서의 구동 또는 대기 상태에 따라 해당하는 이중화 제어신호(Sel_OUT_A, Sel_OUT_B)를 출력하는데, 각각의 신호검출부(12, 22)를 통해 입력되는 서로 상대의 이중화 제어신호에 따른 상대방 신호를 분석하여, 소프트웨어 프로그램(software program)에 의하여 판단된 신호를 출력한다.The signal output units 11 and 21 of the processor output corresponding redundancy control signals Sel_OUT_A and Sel_OUT_B according to the driving or standby state of the own processor. The counterpart signal according to the redundant control signal is analyzed to output a signal determined by a software program.
신호검출부(12, 22)는 상기 각각의 상대방 신호출력부(21,11)로부터 출력되는 상대방의 이중화 제어신호를 입력받아 분석하여, 그에 따라 해당하는 상대방 신호를 각각의 자기 신호출력부(11, 21)로 출력한다.The signal detectors 12 and 22 receive and analyze the redundant control signals of the counterparts outputted from the counterpart signal output units 21 and 11 and analyze the corresponding counterpart signals according to the respective magnetic signal output units 11 and 22. 21)
디바이스(30)의 버스 선택부(31)는 두 개의 통신버스(DA_BUS_A, DA_BUS_B) 중에서 실제 통신이 가능한 버스 및 프로세서를 선택해야 한다.The bus selector 31 of the device 30 should select a bus and a processor capable of actual communication from the two communication buses DA_BUS_A and DA_BUS_B.
즉, 상기 버스 선택부(31)는 각각의 프로세스의 신호출력부(11, 21)에서 출력되어 입력되는 두 개의 이중화 제어신호(Sel_OUT_A, Sel_OUT_B)를 분석하여, 하나의 버스를 선택하는데, 상기 두 이중화 제어신호(Sel_OUT_A, Sel_OUT_B)의 값이 다르면 제1버스(DA_BUS_A)를 선택하고, 두 이중화 제어신호(Sel_OUT_A, Sel_OUT_B)의 값이 같으면 제2버스(DA_BUS_B)를 선택한다.That is, the bus selector 31 selects one bus by analyzing two redundancy control signals Sel_OUT_A and Sel_OUT_B that are output and input from the signal output units 11 and 21 of each process. If the values of the redundancy control signals Sel_OUT_A and Sel_OUT_B are different, the first bus DA_BUS_A is selected. If the values of the two redundancy control signals Sel_OUT_A and Sel_OUT_B are the same, the second bus DA_BUS_B is selected.
예를 들어, 제1제어부(10)의 제1신호출력부(11)는 제1프로세서가 구동(Active) 상태이고 제2프로세서가 대기(Standby) 상태인 경우, 우선 상대 프로세서의 이중화 제어신호(Sel_OUT_B))의 상태를 신호검출부(12)를 통하여 입력받아, 그 값이 논리적으로 '0'이면 출력되는 이중화 제어신호(Sel_OUT_A)의 값을 '1'로 설정하고, 그 값이 '1이면 출력되는 이중화 제어신호(Sel_OUT_A)의 값을 '0'으로 설정한다.For example, when the first processor is in an active state and the second processor is in a standby state, the first signal output unit 11 of the first control unit 10 first performs a redundancy control signal ( Sel_OUT_B)) is input through the signal detection unit 12, and if the value is logically '0', the value of the redundancy control signal Sel_OUT_A to be output is set to '1', and the value is '1'. The value of the redundant control signal Sel_OUT_A is set to '0'.
상기와 같이 함으로써, 상기 디바이스(30)의 버스 선택부(31)에서 판단하기에 두 이중화 제어신호(Sel_OUT_A, Sel_OUT_B)의 값이 다르므로, 제1버스(DA_BUS_A)를 선택하도록 한다.As described above, since the values of the two redundancy control signals Sel_OUT_A and Sel_OUT_B are different from each other, as determined by the bus selector 31 of the device 30, the first bus DA_BUS_A is selected.
상기와 마찬가지 방법으로, 상기 제1프로세서의 기능상 문제가 발생하여 제1프로세서가 대기 상태로 바뀌고, 제2프로세서가 구동 상태로 바뀔 때에는, 두 이중화 제어신호(Sel_OUT_A, Sel_OUT_B)의 값을 다르게 하여, 제2버스(DA_BUS_B)를 선택하도록 한다.In the same manner as above, when a functional problem of the first processor occurs and the first processor changes to a standby state and the second processor changes to a driving state, the values of the two redundancy control signals Sel_OUT_A and Sel_OUT_B are different from each other. The second bus DA_BUS_B is selected.
그런데, 상기와 같이 동작하는 종래 기술의 액세스 버스 이중화 제어회로는 프로세서 절체 발생시 이중화 제어신호(Sel_OUT_A, Sel_OUT_B)의 설정에 있어서, 소프트웨어적으로만 수행하기 때문에, 상기 소프트웨어가 정상적으로 동작하기 어려원 상태, 즉, 프로세서의 기능 불량 및 프로세서 리셋(reset) 및 보드의 탈장시 등에는 소프트웨어에서 상태를 파악한 후에 설정해야 되기 때문에, 버스 절체시 소요되는 시간이 지연됨에 따라, 순간적인 통신 두절이 발생하는 문제점이 있다.However, since the access bus redundancy control circuit of the related art operating as described above only performs software in setting the redundancy control signals Sel_OUT_A and Sel_OUT_B when processor switching occurs, it is difficult for the software to operate normally. In other words, since the software needs to check the status when the processor malfunctions, resets the processor, or removes the board, it is necessary to set up the software. have.
그리고, 상기와 같이 동작하는 종래 기술의 액세스 버스 이중화 제어회로는 이중화 제어신호에 따라 해당하는 프로세서를 선택하는 선택회로가 모든 디바이스에 있어야 하기 때문에 비효율적인 문제점이 있다.In addition, the access bus redundancy control circuit of the related art operating as described above has an inefficient problem because all devices have a selection circuit for selecting a corresponding processor according to the redundancy control signal.
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 고도의 신뢰성이 요구되는 교환기의 프로세서와 디바이스 간에 이중화되어 있는 통신 버스를 제어하는 회로에 있어서, 구동중인 프로세서의 기능 불량, 리셋, 보드 탈장등의 문제가 발생하더라도, 이중화된 대기 프로세서로의 절체를 수행할 때, 즉각적이고 원활한 절체가 이루어지도록 함으로써, 통신 서비스의 질을 향상시키도록 하는 데에 있다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, in which a circuit for controlling a communication bus duplexed between a processor and a device of an exchange which requires a high level of reliability, a defective function of a running processor. Even if a problem such as reset, board detachment, etc. occurs, when the switchover to the redundant standby processor is performed immediately and smoothly, the quality of communication service is improved.
또, 본 발명의 다른 목적은, 디바이스마다 각각 이중화 제어신호에 따라 해당하는 프로세서를 선택하는 선택회로가 필요없이, 자동적으로 절체가 이루어지는 교환기에서 디바이스 액세스 버스 이중화 제어회로를 제공하는 데에 있다.Another object of the present invention is to provide a device access bus redundancy control circuit in an exchange in which switching is automatically performed without the need for a selection circuit for selecting a corresponding processor according to the redundancy control signal for each device.
도 1은 종래 기술에 의한 교환기에서 디바이스 액세스 버스 이중화 제어회로를 적용한 블럭도,1 is a block diagram applying a device access bus redundancy control circuit in a switch according to the prior art;
도 2는 본 발명의 실시예에 따른 교환기에서 디바이스 액세스 버스 이중화 제어회로를 적용한 블럭도이다.2 is a block diagram of a device access bus redundancy control circuit in an exchange according to an embodiment of the present invention.
상기 목적을 달성하기 위한 본 발명의 구성은 다음과 같이 이루어진다.The configuration of the present invention for achieving the above object is made as follows.
교환기 디바이스의 통신을 위하여, 상기 디바이스와 제1버스를 통하여 연결된 제1프로세서의 이중화 절체를 제어하는 제1제어수단과, 상기 디바이스와 제2버스를 통하여 연결된 제2프로세서의 이중화 절체를 제어하는 제2제어수단으로 이루어진 디바이스 액세스 버스 이중화 제어회로에 있어서, 상기 각각의 제어수단의 구성은,First communication means for controlling the redundancy switching of the first processor connected via the first bus and the device for communication of the exchange device, and the second control means for controlling the redundancy switching of the second processor connected via the second bus with the device. In the device access bus redundancy control circuit composed of two control means, each of the control means comprises:
이중화 관련신호를 분석하여 그에 따른 자기 버스의 이중화를 제어하는 통상 제어신호를 생성하여 출력하는 통상신호 출력수단;Normal signal output means for analyzing a duplication related signal and generating and outputting a normal control signal for controlling duplication of the magnetic bus accordingly;
상대방 통상신호 출력수단으로부터 출력되는 이중화 제어신호를 입력받아 분석하여 그에 따른 검출신호를 출력하는 신호검출수단;A signal detecting means for receiving a redundancy control signal outputted from the counterpart normal signal output means, analyzing the same, and outputting a detection signal according thereto;
상기 신호검출수단으로부터 출력되는 상대방 검출신호와 리셋신호, 상대방 보드 탈장 및 기능 상태 등 문제 상황에 대한 신호를 입력받아, 그에 따른 구동설정신호를 생성하여 출력하는 돌발신호 출력수단;An abrupt signal output means for receiving a counterpart detection signal and a reset signal outputted from the signal detection means and a signal for a problem situation such as a counterpart board hernia and a functional state, and generating and outputting a driving set signal according to the counterpart;
상기 신호출력수단으로부터 출력되는 통상 제어신호를 입력받아 클럭에 맞추어 출력하는데, 상기 돌발신호 출력수단으로부터 출력되는 구동설정신호에 따라 돌발 상황시에 설정된 신호를 출력하는 신호조정수단;A signal adjusting means for receiving a normal control signal outputted from the signal output means and outputting it according to a clock, the signal being set at the time of an accident according to a drive setting signal output from the sudden signal output means;
상기 신호조정수단으로부터 출력되는 신호와, 상기 신호검출수단으로부터 출력되는 검출신호를 입력받아, 두 신호값이 같은지의 여부에 따라 해당하는 이중화 제어신호를 상기 디바이스로 출력하는 신호선택수단을 포함하여 이루어진 것을 특징으로 한다.And a signal selecting means for receiving a signal output from the signal adjusting means and a detection signal output from the signal detecting means, and outputting a corresponding redundancy control signal to the device depending on whether the two signal values are the same. It is characterized by.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 2에 도시되어 있듯이, 본 발명의 실시예에 의한 교환기에서 디바이스 액세스 버스 이중화 제어회로의 구성은 다음과 같이 이루어진다.As shown in Fig. 2, the configuration of the device access bus redundancy control circuit in the exchange according to the embodiment of the present invention is as follows.
교환기 디바이스(70)의 통신을 위하여, 상기 디바이스(70)와 제1버스를 통하여 연결된 제1프로세서의 이중화 절체를 제어하는 제1제어부(50)와, 상기 디바이스(70)와 제2버스를 통하여 연결된 제2프로세서의 이중화 절체를 제어하는 제2제어부(60)로 이루어진 디바이스 액세스 버스 이중화 제어회로에 있어서, 상기 각각의 제어부(50, 60)의 구성은,In order to communicate the exchange device 70, the first control unit 50 for controlling the redundancy switching of the first processor connected to the device 70 through the first bus, and through the device 70 and the second bus In the device access bus redundancy control circuit composed of a second control unit 60 for controlling redundancy switching of the connected second processor, the configuration of each of the control units 50 and 60 is as follows.
이중화 관련신호를 분석하여 그에 따른 자기 버스의 이중화를 제어하는 통상 제어신호를 생성하여 출력하는 통상신호 출력부(51, 61);A normal signal output unit (51, 61) for analyzing a duplication related signal and generating and outputting a normal control signal for controlling duplication of the magnetic bus accordingly;
상대방 통상신호 출력부(61, 51)로부터 출력되는 이중화 제어신호를 입력받아 분석하여 그에 따른 검출신호를 출력하는 신호검출부(52, 62);Signal detection units 52 and 62 which receive the redundancy control signals outputted from the counterpart normal signal output units 61 and 51 and analyze the output signals;
상기 신호검출부(52, 62)로부터 출력되는 상대방 검출신호와 리셋신호, 상대방 보드 탈장 및 기능 상태 등 문제 상황에 대한 신호를 입력받아, 그에 따른 구동설정신호를 생성하여 출력하는 돌발신호 출력부(53, 63);The breakout signal output unit 53 receives a counterpart detection signal and a reset signal output from the signal detectors 52 and 62 and a signal about a problem situation such as a counterpart board hernia and a functional state, and generates and outputs a driving set signal according to the counterpart signal output unit 53. 63);
상기 신호출력부(51, 61)로부터 출력되는 통상 제어신호를 입력받아 클럭에 맞추어 출력하는데, 상기 돌발신호 출력부(53, 63)로부터 출력되는 구동설정신호에 따라 돌발 상황시에 설정된 신호를 출력하는 신호조정부(54, 64);Receives normal control signals output from the signal output units 51 and 61 and outputs them according to a clock, and outputs signals set at the time of an emergency according to driving setting signals output from the sudden signal output units 53 and 63. Signal adjusting units 54 and 64;
상기 신호조정부(54, 64)로부터 출력되는 신호와, 상기 신호검출부(51, 62)로부터 출력되는 검출신호를 입력받아, 두 신호값이 같은지의 여부에 따라 해당하는 이중화 제어신호를 상기 디바이스(70)로 출력하는 신호선택부(55, 65)를 포함하여 이루어진다.The device 70 receives a signal output from the signal adjusting unit 54, 64 and a detection signal output from the signal detecting unit 51, 62, and outputs a corresponding redundancy control signal according to whether two signal values are the same. It comprises a signal selector (55, 65) for outputting.
상기 각각의 신호선택부(55, 65)의 구성은,The configuration of each signal selector 55, 65 is,
상기 각각의 신호조정부(54, 64)로부터 출력되는 신호와, 상기 신호검출부(52, 62)로부터 출력되는 검출신호를 입력받아, 두 신호값이 같은 경우 논리적으로 하이의 신호를 출력하고 다른 경우 논리적으로 로우의 신호를 출력하는 배타적 논리합(EXOR55, EXOR65)와,The signal output from each of the signal adjusting units 54 and 64 and the detection signal output from the signal detecting units 52 and 62 are input. An exclusive OR (EXOR55, EXOR65) that outputs a low signal
상기 각각의 배타적 논리합(EXOR55, EXOR65)으로부터 출력되는 신호를 반전시켜 출력하는 인버터(INV55, INV65);Inverters INV55 and INV65 for inverting and outputting signals output from the respective exclusive ORs EXOR55 and EXOR65;
상기 각각의 배타적 논리합(EXOR55, EXOR65)으로부터 출력되는 신호와 인버터(INV55, INV65)로부터 출력되는 신호를 입력받아, 각각 입력되는 선택신호(SIDE)와 반전선택신호(SIDEB)에 따라 해당하는 신호 하나만 선택하여 상기 디바이스(70)로 출력하는 선택기(MX55, MX65)를 포함하여 이루어진다.Receives a signal output from each of the exclusive ORs EXOR55 and EXOR65 and a signal output from the inverters INV55 and INV65 and receives only one signal corresponding to the input selection signal SIDE and the inversion selection signal SIDEB, respectively. It includes a selector (MX55, MX65) for selecting and outputting to the device 70.
상기와 같이 이루어진 본 발명의 실시예의 동작은 다음과 같다.Operation of the embodiment of the present invention made as described above is as follows.
교환기 디바이스(70)의 통신을 위하여, 제1버스를 통하여 연결되어 있는 제1프로세서와 제2버스를 통하여 연결되어 있는 제2프로세서 중에서 하나의 버스를 선택하는데, 각각 제1제어부(50)와, 제2제어부(60)에 의하여 선택된다.For communication of the exchange device 70, one bus is selected from a first processor connected through a first bus and a second processor connected through a second bus, each of the first controller 50 and It is selected by the second control unit 60.
상기 제1제어부(50)는 상기 디바이스(70)와 제1버스를 통하여 연결된 제1프로세서의 이중화 절체를 제어하고, 상기 제2제어부(60)는 상기 디바이스(70)와 제2버스를 통하여 연결된 제2프로세서의 이중화 절체를 제어하며, 각각의 제어부 내부의 구성과 동작은 같고, 다만, 상기 디바이스(70)로 입력되는 이중화 제어신호의 단자만 다를 뿐이다.The first controller 50 controls the redundant switching of the first processor connected to the device 70 through the first bus, and the second controller 60 is connected to the device 70 through the second bus. The redundant switching of the second processor is controlled, and the configuration and operation of the respective controllers are the same, except that only the terminals of the redundancy control signals input to the device 70 are different.
이하, 상기 제1제어부(50)를 기준으로 상세한 동작을 설명한다.Hereinafter, a detailed operation will be described with reference to the first control unit 50.
통산신호 출력부(51)는 이중화 관련신호를 분석하여 그에 따른 자기 버스의 이중화를 제어하는 통상 제어신호를 생성하여 출력하고, 신호검출부(52)는 상대방 통상신호 출력부(61, 51)로부터 출력되는 이중화 제어신호를 입력받아 분석하여 그에 따른 검출신호를 출력한다.The integrated signal output unit 51 analyzes the redundancy related signals and generates and outputs a normal control signal for controlling redundancy of the magnetic bus accordingly, and the signal detector 52 outputs from the counterpart normal signal output units 61 and 51. It receives the redundant control signal to be analyzed and outputs the detection signal accordingly.
그리고, 돌발신호 출력부(53)는 상기 신호검출부(52)로부터 출력되는 상대방 검출신호와 리셋신호, 상대방 보드 탈장 및 기능 상태 등 문제 상황에 대한 신호를 입력받아, 그에 따른 구동설정신호를 생성하여 출력하고, 신호 조정부(54)는 상기 신호출력부(51)로부터 출력되는 통상 제어신호를 입력받아 클럭에 맞추어 출력하는데, 상기 돌발신호 출력부(53)로부터 출력되는 구동설정신호에 따라 돌발 상황시에 설정된 신호를 출력한다.In addition, the abrupt signal output unit 53 receives a counterpart detection signal and a reset signal output from the signal detector 52, a signal for a problem situation such as a counterpart board hernia and a functional state, and generates a drive setting signal accordingly. The signal adjusting unit 54 receives a normal control signal output from the signal output unit 51 and outputs it in accordance with a clock. In case of a sudden situation according to the driving setting signal output from the sudden signal output unit 53 Outputs the signal set in.
신호선택부(55)는 상기 신호조정부(54,)로부터 출력되는 신호와, 상기 신호검출부(51)로부터 출력되는 검출신호를 입력받아, 두 신호값이 같은지의 여부에 따라 해당하는 이중화 제어신호를 상기 디바이스(70)로 출력한다.The signal selector 55 receives a signal output from the signal adjuster 54 and a detection signal output from the signal detector 51, and outputs a corresponding redundancy control signal according to whether two signal values are the same. Output to the device 70.
상기 신호선택부(55)의 동작을 구체적으로 설명하면 다음과 같다.The operation of the signal selector 55 will now be described in detail.
상기 신호선택부(55)의 배타적 논리합(EXOR55)은 상기 각각의 신호조정부(54)로부터 출력되는 신호와, 상기 신호검출부(52)로부터 출력되는 검출신호를 입력받아, 두 신호값이 같은 경우 논리적으로 하이의 신호를 출력하고 다른 경우 논리적으로 로우의 신호를 출력한다.The exclusive logical sum EXOR55 of the signal selector 55 receives a signal output from each of the signal adjusting units 54 and a detection signal output from the signal detector 52, and when the two signal values are the same, Outputs a high signal and logically outputs a low signal.
그리고, 인버터(INV55)는 상기 배타적 논리합(EXOR55)으로부터 출력되는 신호를 반전시켜 출력하며, 선택기(MX55)는 상기 배타적 논리합(EXOR55)으로부터 출력되는 신호와 인버터(INV55)로부터 출력되는 신호를 입력받아, 입력되는 선택신호(SIDE)에 따라 해당하는 신호 하나를 선택하여 상기 디바이스(70)로 출력한다.The inverter INV55 inverts and outputs the signal output from the exclusive logical sum EXOR55, and the selector MX55 receives the signal output from the exclusive logical sum EXOR55 and the signal output from the inverter INV55. In response to the input selection signal SIDE, one corresponding signal is selected and output to the device 70.
제2제어부(60)에 구성된 요소들의 동작도 상기 제1제어부(50)의 구성 요소들과 같은 방법으로 동작을 함으로써 이중화 제어신호를 출력한다.The operation of the elements configured in the second control unit 60 also operates in the same manner as the elements of the first control unit 50 to output the redundant control signal.
예를 들어, 상기에서 제1프로세서가 구동(Active)되고 있는 경우, 상기 신호검출부(52)는 상기 제2프로세서의 제어부(60)의 신호 조정부(64)로부터 출력되는 신호를 입력받아 그 값이 '1'인 것으로 검출되는 경우, 상기 통산신호 출력부(51)는 통상 제어신호를 '0'으로 설정하여 출력한다.For example, when the first processor is being activated, the signal detector 52 receives a signal output from the signal adjuster 64 of the controller 60 of the second processor and the value thereof is changed. When it is detected as '1', the total signal output unit 51 normally sets the control signal to '0' and outputs it.
그리고, 상기 신호 조정부(54)는 그 값을 입력받았다가 클럭에 맞추어 출력하는데, 정상 상태이므로, 상기 돌발신호 출력부(53)는 상기 신호 조정부(54)의 동작에 관여하지 않는다.The signal adjusting unit 54 receives the value and outputs the value according to a clock. Since the signal adjusting unit 54 is in a normal state, the abrupt signal output unit 53 does not participate in the operation of the signal adjusting unit 54.
그리고, 신호선택부(55)의 배타적 논리합(EXOR55)는 상기 신호 조정부(54)로부터 출력되는 신호값인 '0'과 상기 제2제어부(60)의 신호 조정부(64)로부터 출력되는 신호값인 '1'을 논리 연산하여 '1'을 출력한다.The exclusive logical sum EXOR55 of the signal selector 55 is '0', which is a signal value output from the signal adjuster 54, and a signal value output from the signal adjuster 64 of the second controller 60. Logic operation of '1' outputs '1'.
그리고, 상기 신호선택부(55)의 선택기(MX55)는 상기 배타적 논리합(EXOR55)으로부터 출력되는 신호값인 '1'과, 인버터(INV55)에 의하여 반전된 값인 '0'을 입력받아, 선택 제어신호(SIDE)에 따라 해당하는 값을 하나 선택하여 상기 디바이스(70)의 제1입력단자(A_ACTIVE)로 출력하는데, 여기서는 상기 인버터(INV55)에 의하여 반전된 값인 '0'을 출력한다.In addition, the selector MX55 of the signal selector 55 receives a signal value '1' output from the exclusive logical sum EX55 and a value '0' inverted by the inverter INV55, and controls selection. A corresponding value is selected according to the signal SIDE and output to the first input terminal A_ACTIVE of the device 70. In this case, '0', which is the value inverted by the inverter INV55, is output.
한편, 상기 제2제어부(60)는 상기와 같은 동작을 하는데, 다만 신호선택부(65)의 선택기(MX65)에서On the other hand, the second control unit 60 performs the same operation as described above, except that the selector MX65 of the signal selecting unit 65
상기 디바이스(70)는 입력되는 반전선택 제어신호(SIDEB)에 따라 해당하는 값을 하나 선택하여 상기 디바이스(70)의 제1입력단자(A_ACTIVE)로 출력하는데, 여기서는 상기 제1제어부(50)와는 반대로 배타적 논리합(EXOR65)로부터 출력되는 값인 '1'을 상기 디바이스(70)의 제2입력단자(B_ACTIVE)로 출력한다.The device 70 selects one of the corresponding values according to the input inversion selection control signal SIDEB and outputs the value to the first input terminal A_ACTIVE of the device 70. Here, the device 70 is different from the first control unit 50. On the contrary, '1', which is a value output from the exclusive OR (EXOR65), is output to the second input terminal B_ACTIVE of the device 70.
여기서, 상기 디바이스(70)는 입력되는 이중화 제어신호의 값이 '0'인 제어부에 해당하는 버스를 선택하도록 되어 있으므로, 제1제어부(50)에 의하여 제1버스를 통하고, 제1프로세서를 이용한다.In this case, the device 70 selects a bus corresponding to a controller having a value of an input redundancy control signal of '0', and thus, the first processor 50 controls the first processor through the first bus. I use it.
그런데, 상기와 같이 정상적인 경우가 아니고, 돌발적인 상황이 발생하는 경우에는 상기 돌발신호 출력부(53)가 동작을 하는데, 돌발적인 상황의 예로는 상기 통산신호 출력부(51)의 소프트웨어 제어가 불가능한 상황, 즉 보드의 기능 불량과 리셋신호 상태, 그리고 보드의 탈장과 같은 경우를 말한다.By the way, when the situation is not normal as described above, and an unexpected situation occurs, the sudden signal output unit 53 operates. As an example of the unexpected situation, software control of the total signal output unit 51 is impossible. It is a situation such as a board malfunction, a reset signal state, and a board hernia.
상기와 같은 상황에는 상기 돌발신호 출력부(53)가 돌발 제어신호를 출력하여 상기 신호 조정부(54)를 클리어(clear)시키거나, 프리셋(preset)함으로써, 상기 통산신호 출력부(51)의 출력신호인 통상 제어신호에 상관없이 돌발상황의 처리에 적합한 신호를 만들어낸다.In such a situation, the abrupt signal output unit 53 outputs the abrupt control signal to clear or preset the signal adjusting unit 54, thereby outputting the total signal output unit 51. Irrespective of the normal control signal, which is a signal, a signal suitable for processing a sudden situation is produced.
즉, 제1프로세서의 기능이 불량하거나 리셋 상태 등 좋지 않은 상태이고 제2프로세서의 기능은 정상인 경우, 상기 제2제어부(60)의 신호 조정부(64)의 출력신호가 '1'이라면, 제1돌발신호 출력부(53)에서 돌발 제어신호를 출력하여 제1제어부(50)의 신호 조정부(54)의 출력신호를 '1'로 만들어 제1제어부(50)의 신호선택부(55)의 배타적 논리합(EXOR55)과 제2제어부(60)의 배타적 논리합(EXOR65)의 출력신호를 모두 '0'으로 만들고, 제1제어부(50)의 선택기(MX55)의 출력신호를 '1'로 만들고, 제2제어부(60)의 선택기(MX55)의 출력신호를 '0'으로 만듦으로써, 상기 디바이스(70)에서 제1프로세서를 선택하지 않고 제2프로세서 및 그 버스를 선택하여 구동시키도록 한다.That is, when the function of the first processor is in a bad state such as a bad state or a reset state and the function of the second processor is normal, if the output signal of the signal adjusting unit 64 of the second control unit 60 is '1', The sudden signal output unit 53 outputs an abrupt control signal to make the output signal of the signal adjusting unit 54 of the first controller 50 equal to '1', so that the signal selector 55 of the first controller 50 is exclusive. The output signal of the exclusive OR (EXOR65) of the OR (EXOR55) and the second controller (60) are both set to '0', and the output signal of the selector (MX55) of the first controller (50) is set to '1'. By setting the output signal of the selector MX55 of the second controller 60 to '0', the second processor and its bus are selected and driven without selecting the first processor in the device 70.
또한, 제1프로세서 탈장시는 상기 제2돌발신호 출력부(63)에서 돌발 제어신호를 출력하여 제2제어부(60)의 신호 조정부(64)의 출력신호를 '1'로 만들어 신호 선택부(65)의 배타적 논리합(EXOR65)의 출력신호를 '0'으로 만들고, 선택기(MX65)의 출력은 '0'으로 만듦으로써, 상기 디바이스(70)에서 제2프로세서를 선택하여 제2프로세서 및 그 버스가 구동된다.In addition, when the first processor is dismounted, the second abrupt signal output unit 63 outputs an abrupt control signal to make the output signal of the signal adjusting unit 64 of the second control unit 60 to '1', and then selects a signal selector ( By making the output signal of the exclusive OR (EXOR65) of 65) to '0' and the output of the selector MX65 to '0', the second processor and the bus are selected by selecting the second processor in the device 70. Is driven.
반대로, 제2프로세서의 기능이 불량하거나 리셋 상태 등 좋지 않은 상태이고 제1프로세서의 기능은 정상인 경우, 상기 제1제어부(50)의 신호 조정부(54)의 출력신호가 '1'이라면, 제2돌발신호 출력부(63)에서 돌발 제어신호를 출력하여 제2제어부(60)의 신호 조정부(64)의 출력신호를 '1'로 만들어 제1제어부(50)의 신호선택부(55)의 배타적 논리합(EXOR55)과 제2제어부(60)의 배타적 논리합(EXOR65)의 출력신호를 모두 '1'로 만들고, 제1제어부(50)의 선택기(MX55)의 출력신호를 '0'으로 만들고, 제2제어부(60)의 선택기(MX55)의 출력신호를 '1'로 만듦으로써, 상기 디바이스(70)에서 제2프로세서를 선택하지 않고 제1프로세서 및 그 버스를 선택하여 구동시키도록 한다.On the contrary, when the function of the second processor is bad or a bad state such as a reset state and the function of the first processor is normal, if the output signal of the signal adjusting unit 54 of the first controller 50 is '1', the second The abrupt control signal is output from the abrupt signal output unit 63 to make the output signal of the signal adjusting unit 64 of the second controller 60 '1', so that the signal selector 55 of the first controller 50 is exclusive. The output signal of the exclusive OR (EXOR65) of the OR (EXOR55) and the second controller (60) is both set to '1', and the output signal of the selector (MX55) of the first controller (50) is set to '0', and By setting the output signal of the selector MX55 of the second control unit 60 to '1', the first processor and its bus are selected and driven without selecting the second processor in the device 70.
또한, 제2프로세서 탈장시는 상기 제1돌발신호 출력부(53)에서 돌발 제어신호를 출력하여 제1제어부(50)의 신호 조정부(54)의 출력신호를 '1'로 만들어 신호 선택부(55)의 배타적 논리합(EXOR55)의 출력신호를 '0'으로 만들고, 선택기(MX55)의 출력은 '0'으로 만듦으로써, 상기 디바이스(70)에서 제1프로세서를 선택하여 제1프로세서 및 그 버스가 구동된다.In addition, when the second processor is dismounted, the first abrupt signal output unit 53 outputs an abrupt control signal to make the output signal of the signal adjusting unit 54 of the first controller 50 equal to '1'. By making the output signal of the exclusive OR (EXOR55) of 55) to '0' and the output of the selector MX55 to '0', the first processor is selected in the device 70 to select the first processor and its bus. Is driven.
상기와 같이 함으로써, 보드의 기능 불량이나, 보드의 탈장 및 리셋에 의한 초기와 등으로 인하여 소프트웨어에 의한 이중화 절체의 제어에 신뢰도가 떨어지는 경우, 돌발신호 출력부(53)에 의한 즉각적인 이중화 절체 제어를 수행함으로써, 통신 서비스의 품질을 향상시킬 수 있다.By doing the above, if the reliability of the control of the redundancy switching by the software is low due to the board malfunction, the board initializing due to the dismounting and resetting of the board, etc., the instant redundancy switching control by the abrupt signal output unit 53 is performed. By doing this, the quality of the communication service can be improved.
그리고, 상기 신호선택부(55)에서 출력되는 이중화 제어신호를 직접 버스 구동신호로 사용함으로써, 종래 기술에 비하여, 각각의 디바이스 내에 선택회로를 장착하지 않아도 이중화 절체기능을 적절하게 구현할 수 있다.In addition, by using the redundancy control signal output from the signal selector 55 directly as a bus driving signal, the redundancy switching function can be appropriately implemented without mounting the selection circuit in each device, as compared with the conventional technology.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변환 및 변경이 가능한 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common knowledge in the art that various substitutions, conversions, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have
따라서, 상기와 같이 동작하는 본 발명은 고도의 신뢰성이 요구되는 교환기의 프로세서와 디바이스 간에 이중화되어 있는 통신 버스를 제어하는 회로에 있어서, 구동중인 프로세서의 기능 불량, 리셋, 보드 탈장등의 문제가 발생하더라도, 이중화된 대기 프로세서로의 절체를 수행할 때, 즉각적이고 원활한 절체가 이루어지도록 함으로써, 통신 서비스의 질을 향상시키는 효과가 있다.Therefore, the present invention operating as described above, in the circuit for controlling the communication bus that is redundant between the processor and the device of the exchange that requires high reliability, problems such as malfunction of the running processor, reset, board hermetication occurs However, when performing the switchover to the redundant standby processor, it is possible to make an instant and smooth switchover, thereby improving the quality of the communication service.
또한, 본 발명은, 디바이스마다 각각 이중화 제어신호에 따라 해당하는 프로세서를 선택하는 선택회로가 없이도, 자동적으로 절체가 이루어지므로 복잡한 디바이스 회로의 기능 부담을 덜어주는 효과가 있다.In addition, the present invention has the effect of reducing the functional burden of the complex device circuit because the switching is automatically performed without the selection circuit for selecting the corresponding processor according to the redundant control signal for each device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058968A KR100278703B1 (en) | 1998-12-26 | 1998-12-26 | Device access bus redundancy control circuit at exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058968A KR100278703B1 (en) | 1998-12-26 | 1998-12-26 | Device access bus redundancy control circuit at exchange |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000042702A KR20000042702A (en) | 2000-07-15 |
| KR100278703B1 true KR100278703B1 (en) | 2001-01-15 |
Family
ID=19565955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980058968A KR100278703B1 (en) | 1998-12-26 | 1998-12-26 | Device access bus redundancy control circuit at exchange |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100278703B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324280B1 (en) * | 1999-09-14 | 2002-02-25 | 서평원 | method for duplexing control bus fail checking in switching system processor |
| KR100464490B1 (en) * | 2000-12-22 | 2004-12-31 | 엘지전자 주식회사 | Apparatus for management packing and unpacking of dual device |
-
1998
- 1998-12-26 KR KR1019980058968A patent/KR100278703B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000042702A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278703B1 (en) | Device access bus redundancy control circuit at exchange | |
| JP2001060160A (en) | Cpu duplex system for controller | |
| JP2606107B2 (en) | Processor redundancy | |
| JPH0220029B2 (en) | ||
| KR100228306B1 (en) | Hot-standby multiplexer and implementation method | |
| JP2564397B2 (en) | Redundant system data output device | |
| KR100247008B1 (en) | Circuit for controlling switching between duplicated modules | |
| JP3125864B2 (en) | Redundant system | |
| JPH05241875A (en) | Switch control device of redundant conversion cpu unit | |
| JP2750165B2 (en) | Method and apparatus for selecting a normal trunk line in a duplex trunk line | |
| KR0161163B1 (en) | The duplex architecture for global bus about duplex gate-way mode in the full electronic switching system | |
| KR100498906B1 (en) | Stable switching control circuit between redundant modules using side information | |
| JPS61134846A (en) | Electronic computer system | |
| KR20030056105A (en) | Duplication board system and active/standby decision method and thereof | |
| KR19990059294A (en) | Redundant switching system at the exchange | |
| KR100318929B1 (en) | Clock automatic switching circuit in key phone system | |
| KR20020048502A (en) | Double Switch Board and A method of switch board redundancy | |
| JP2834306B2 (en) | Switching control circuit | |
| JPH096638A (en) | Dual computer system and its switching device | |
| JPH0469759A (en) | Bypass control system for device selecting signal | |
| JPH0667771A (en) | Switchover control system | |
| JPH03138732A (en) | Automatic switching device for dual microprocessor | |
| JPH09181793A (en) | Control method for duplicated devices | |
| JPH088997A (en) | Duplex controller | |
| JPH05143381A (en) | Queued redundant system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050929 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |