JP2000349226A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000349226A JP2000349226A JP11159219A JP15921999A JP2000349226A JP 2000349226 A JP2000349226 A JP 2000349226A JP 11159219 A JP11159219 A JP 11159219A JP 15921999 A JP15921999 A JP 15921999A JP 2000349226 A JP2000349226 A JP 2000349226A
- Authority
- JP
- Japan
- Prior art keywords
- base
- chip
- adhesive
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 パッケージの厚さを薄く設定する。
【解決手段】 ＱＦＰ・ＩＣ２８は接着材膜２２が上面
全体に形成されたベース２０と、ベース２０の四辺に配
置され接着材膜２２で接着された複数本のインナリード
１７と、ベース２０の中央部に配置され接着材膜２２で
接着された第一チップ２３、第二チップ２４とを備え、
第一チップ２３、第二チップ２４の電極パッドと各イン
ナリード１７間および第一チップ２３、第二チップ２４
の電極パッド同士間にはワイヤ２５が橋絡されている。
第一チップ２３、第二チップ２４、ベース２０、インナ
リード１７群、ワイヤ２５群は樹脂封止体２６で樹脂封
止され、各インナリード１７に連結されたアウタリード
１８群は樹脂封止体２６の各側面から突出されてガル・
ウイング形状に屈曲成形されている。 【効果】 パッケージの厚さを薄く設定でき、複数個の
チップのベース上のレイアウトを自由に設定でき、製造
コストを低減できる。
全体に形成されたベース２０と、ベース２０の四辺に配
置され接着材膜２２で接着された複数本のインナリード
１７と、ベース２０の中央部に配置され接着材膜２２で
接着された第一チップ２３、第二チップ２４とを備え、
第一チップ２３、第二チップ２４の電極パッドと各イン
ナリード１７間および第一チップ２３、第二チップ２４
の電極パッド同士間にはワイヤ２５が橋絡されている。
第一チップ２３、第二チップ２４、ベース２０、インナ
リード１７群、ワイヤ２５群は樹脂封止体２６で樹脂封
止され、各インナリード１７に連結されたアウタリード
１８群は樹脂封止体２６の各側面から突出されてガル・
ウイング形状に屈曲成形されている。 【効果】 パッケージの厚さを薄く設定でき、複数個の
チップのベース上のレイアウトを自由に設定でき、製造
コストを低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、半導体素子を含む半導体集積回路が作り込まれた半
導体チップ（以下、チップという。）を複数個、一つに
パッケージングする技術に関し、例えば、マルチチップ
・モジュール（multichip modules ）に利用して有効な
技術に関する。
に、半導体素子を含む半導体集積回路が作り込まれた半
導体チップ（以下、チップという。）を複数個、一つに
パッケージングする技術に関し、例えば、マルチチップ
・モジュール（multichip modules ）に利用して有効な
技術に関する。
【０００２】
【従来の技術】複数個のチップを高密度に実装したマル
チチップ・モジュール（以下、ＭＣＭという。）は、チ
ップ間遅延を短縮し、システム全体の高速化・高性能化
が図れる。従来のＭＣＭとして、ベースの上に薄膜多層
配線板が形成され、薄膜多層配線板の上に複数個のチッ
プが搭載され、チップと薄膜多層配線とはワイヤボンデ
ィングによって接続され、薄膜多層配線がベースに形成
された外部端子と接続されているものがある。
チチップ・モジュール（以下、ＭＣＭという。）は、チ
ップ間遅延を短縮し、システム全体の高速化・高性能化
が図れる。従来のＭＣＭとして、ベースの上に薄膜多層
配線板が形成され、薄膜多層配線板の上に複数個のチッ
プが搭載され、チップと薄膜多層配線とはワイヤボンデ
ィングによって接続され、薄膜多層配線がベースに形成
された外部端子と接続されているものがある。
【０００３】ＭＣＭを述べている例としては、日経ＢＰ
社１９９３年５月３１日発行の「実践講座ＶＬＳＩパッ
ケージング技術（下）」Ｐ２１６〜Ｐ２２９、がある。
社１９９３年５月３１日発行の「実践講座ＶＬＳＩパッ
ケージング技術（下）」Ｐ２１６〜Ｐ２２９、がある。
【０００４】
【発明が解決しようとする課題】しかしながら、前記し
たＭＣＭにおいては、薄膜多層配線板の厚さとチップの
厚さによってパッケージの厚さが厚くなり、また、薄膜
多層配線板の製造がきわめて複雑になり、製造コストが
増大してしまう。
たＭＣＭにおいては、薄膜多層配線板の厚さとチップの
厚さによってパッケージの厚さが厚くなり、また、薄膜
多層配線板の製造がきわめて複雑になり、製造コストが
増大してしまう。
【０００５】本発明の目的は、パッケージの厚さを薄く
設定することができるとともに、製造コストを低減する
ことができる半導体装置を提供することにある。
設定することができるとともに、製造コストを低減する
ことができる半導体装置を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００８】すなわち、半導体装置は、四角形平板形状
のベースの一主面における周辺部に複数本のインナリー
ドが接着され、この主面には複数個の半導体チップが接
着されており、前記各半導体チップと前記各インナリー
ドとはワイヤによって電気的に接続されていることを特
徴とする。
のベースの一主面における周辺部に複数本のインナリー
ドが接着され、この主面には複数個の半導体チップが接
着されており、前記各半導体チップと前記各インナリー
ドとはワイヤによって電気的に接続されていることを特
徴とする。
【０００９】前記した手段によれば、複数個の半導体チ
ップがベースに直接的に接着されているため、パッケー
ジの厚さを薄く設定することができる。インナリード群
がベースの周辺部に直接的に接着され、各半導体チップ
とインナリードとがワイヤによって電気的に接続される
ため、複数個の半導体チップのベース上におけるレイア
ウトを自由に設定することができる。そして、薄膜多層
配線板を省略することができるため、製造コストを大幅
に低減することができる。
ップがベースに直接的に接着されているため、パッケー
ジの厚さを薄く設定することができる。インナリード群
がベースの周辺部に直接的に接着され、各半導体チップ
とインナリードとがワイヤによって電気的に接続される
ため、複数個の半導体チップのベース上におけるレイア
ウトを自由に設定することができる。そして、薄膜多層
配線板を省略することができるため、製造コストを大幅
に低減することができる。
【００１０】
【発明の実施の形態】図１は本発明の一実施形態である
半導体装置を示しており、（ａ）は一部切断平面図、
（ｂ）は正面断面図である。図２はその製造工程を示す
工程図である。図３以降はその半導体装置の製造方法を
説明するための各説明図である。
半導体装置を示しており、（ａ）は一部切断平面図、
（ｂ）は正面断面図である。図２はその製造工程を示す
工程図である。図３以降はその半導体装置の製造方法を
説明するための各説明図である。
【００１１】本実施形態において、本発明に係る半導体
装置は樹脂封止形クワッド・フラット・パッケージ（以
下、ＱＦＰという。）を備えている半導体集積回路装置
（以下、ＩＣという。）として構成されている。
装置は樹脂封止形クワッド・フラット・パッケージ（以
下、ＱＦＰという。）を備えている半導体集積回路装置
（以下、ＩＣという。）として構成されている。
【００１２】図１に示されているように、ＱＦＰを備え
ているＩＣ（以下、ＱＦＰ・ＩＣという。）２８は接着
材膜２２が一主面全体に形成されたベース２０と、ベー
ス２０の四辺に配置されて接着材膜２２によって接着さ
れた複数本のインナリード１７と、ベース２０の中央部
に配置されて接着材膜２２によって接着された第一チッ
プ２３および第二チップ２４とを備えており、第一チッ
プ２３および第二チップ２４の電極パッド２３ａ、２４
ａと各インナリード１７との間および第一チップ２３お
よび第二チップ２４の電極パッド２３ａ、２４ａ同士間
にはワイヤ２５が橋絡されている。第一チップ２３、第
二チップ２４、ベース２０、インナリード１７群および
ワイヤ２５群は樹脂封止体２６によって樹脂封止されて
おり、各インナリード１７にそれぞれ一体的に連結され
たアウタリード１８群は樹脂封止体２６の各側面から突
出されてガル・ウイング形状に屈曲成形されている。
ているＩＣ（以下、ＱＦＰ・ＩＣという。）２８は接着
材膜２２が一主面全体に形成されたベース２０と、ベー
ス２０の四辺に配置されて接着材膜２２によって接着さ
れた複数本のインナリード１７と、ベース２０の中央部
に配置されて接着材膜２２によって接着された第一チッ
プ２３および第二チップ２４とを備えており、第一チッ
プ２３および第二チップ２４の電極パッド２３ａ、２４
ａと各インナリード１７との間および第一チップ２３お
よび第二チップ２４の電極パッド２３ａ、２４ａ同士間
にはワイヤ２５が橋絡されている。第一チップ２３、第
二チップ２４、ベース２０、インナリード１７群および
ワイヤ２５群は樹脂封止体２６によって樹脂封止されて
おり、各インナリード１７にそれぞれ一体的に連結され
たアウタリード１８群は樹脂封止体２６の各側面から突
出されてガル・ウイング形状に屈曲成形されている。
【００１３】以下、前記構成に係るＱＦＰ・ＩＣの製造
方法を図２に示されている工程図について説明する。こ
の説明により、ＱＦＰ・ＩＣの構成の詳細が共に明らか
にされる。
方法を図２に示されている工程図について説明する。こ
の説明により、ＱＦＰ・ＩＣの構成の詳細が共に明らか
にされる。
【００１４】本実施形態に係るＱＦＰ・ＩＣの製造方法
には、図３に示されている多連リードフレーム１１が使
用される。図２に示されているように、多連リードフレ
ーム１１は多連リードフレーム成形工程３１において製
作される。多連リードフレーム１１は、鉄−ニッケル合
金や燐青銅等の比較的大きい機械的強度を有するばね材
料からなる薄板が用いられて、打ち抜きプレス加工また
はエッチング加工等の適当な手段により一体成形されて
いる。多連リードフレーム１１の表面には銀（Ａｇ）等
を用いためっき処理が、後述するワイヤボンディングが
適正に実施されるように部分的または全体的に施されて
いる（図示せず）。多連リードフレーム１１には複数の
単位リードフレーム１２が横方向に一列に並設されてい
る。但し、図示および説明は連続が理解し得る一単位に
ついてのみ行われている。
には、図３に示されている多連リードフレーム１１が使
用される。図２に示されているように、多連リードフレ
ーム１１は多連リードフレーム成形工程３１において製
作される。多連リードフレーム１１は、鉄−ニッケル合
金や燐青銅等の比較的大きい機械的強度を有するばね材
料からなる薄板が用いられて、打ち抜きプレス加工また
はエッチング加工等の適当な手段により一体成形されて
いる。多連リードフレーム１１の表面には銀（Ａｇ）等
を用いためっき処理が、後述するワイヤボンディングが
適正に実施されるように部分的または全体的に施されて
いる（図示せず）。多連リードフレーム１１には複数の
単位リードフレーム１２が横方向に一列に並設されてい
る。但し、図示および説明は連続が理解し得る一単位に
ついてのみ行われている。
【００１５】単位リードフレーム１２は位置決め孔１３
ａが開設された外枠１３を一対備えており、両外枠１
３、１３は所定の間隔で平行になるように配されて一連
にそれぞれ延設されている。隣り合う単位リードフレー
ム１２、１２間には一対のセクション枠１４、１４が両
外枠１３、１３間に互いに平行に配されて一体的に架設
されており、これら外枠、セクション枠により形成され
る略正方形の枠体（フレーム）内に単位リードフレーム
１２が構成されている。
ａが開設された外枠１３を一対備えており、両外枠１
３、１３は所定の間隔で平行になるように配されて一連
にそれぞれ延設されている。隣り合う単位リードフレー
ム１２、１２間には一対のセクション枠１４、１４が両
外枠１３、１３間に互いに平行に配されて一体的に架設
されており、これら外枠、セクション枠により形成され
る略正方形の枠体（フレーム）内に単位リードフレーム
１２が構成されている。
【００１６】単位リードフレーム１２において、外枠１
３とセクション枠１４との接続部にはダム吊り部材１５
が４５度方向にそれぞれ配されて突設されており、四本
のダム吊り部材１５には四本のダム部材１６が略正方形
の枠形状になるように形成されて吊持されている。各ダ
ム部材１６の内側端辺には複数本のインナリード１７が
長手方向に等間隔に配されて放射状に突設されており、
各ダム部材１６の外側端辺における各インナリード１７
と対向した位置には各アウタリード１８が互いに平行で
ダム部材１６と直角に突設されている。各アウタリード
１８の外側先端は外枠１３およびセクション枠１４に接
続されている。ダム部材１６における隣り合うアウタリ
ード１８、１８間の部分は樹脂封止体成形時にレジンの
流れをせき止めるダム１６ａを実質的に構成している。
３とセクション枠１４との接続部にはダム吊り部材１５
が４５度方向にそれぞれ配されて突設されており、四本
のダム吊り部材１５には四本のダム部材１６が略正方形
の枠形状になるように形成されて吊持されている。各ダ
ム部材１６の内側端辺には複数本のインナリード１７が
長手方向に等間隔に配されて放射状に突設されており、
各ダム部材１６の外側端辺における各インナリード１７
と対向した位置には各アウタリード１８が互いに平行で
ダム部材１６と直角に突設されている。各アウタリード
１８の外側先端は外枠１３およびセクション枠１４に接
続されている。ダム部材１６における隣り合うアウタリ
ード１８、１８間の部分は樹脂封止体成形時にレジンの
流れをせき止めるダム１６ａを実質的に構成している。
【００１７】各単位リードフレーム１２にはベース成形
工程３２において製作されたベース２０が図２に示され
ているように、ベース組付工程３３において組み付け
る。図３に示されているように、ベース２０は本体２１
を備えており、本体２１は金属材料が使用されて外径が
ダム部材１６の内径よりも小さい正方形の平板形状に形
成されている。ベース２０の本体２１における一主面
（以下、上面とする。）には接着材膜２２が全面に形成
されている。本実施形態において、接着材膜２２は数μ
ｍ〜数百μｍの絶縁性粒子が添加された熱可塑性ポリイ
ミド樹脂系接着材を使用されて形成された薄膜である。
ベース組付工程３３において、ベース２０の外周辺部に
は正方形枠形状に配置された状態のインナリード１７群
が接着材膜２２の上に接着される。すなわち、ベース２
０はインナリード１７群が接着材膜２２に接着されるこ
とにより、相対的に単位リードフレーム１２に固着され
た状態になる。
工程３２において製作されたベース２０が図２に示され
ているように、ベース組付工程３３において組み付け
る。図３に示されているように、ベース２０は本体２１
を備えており、本体２１は金属材料が使用されて外径が
ダム部材１６の内径よりも小さい正方形の平板形状に形
成されている。ベース２０の本体２１における一主面
（以下、上面とする。）には接着材膜２２が全面に形成
されている。本実施形態において、接着材膜２２は数μ
ｍ〜数百μｍの絶縁性粒子が添加された熱可塑性ポリイ
ミド樹脂系接着材を使用されて形成された薄膜である。
ベース組付工程３３において、ベース２０の外周辺部に
は正方形枠形状に配置された状態のインナリード１７群
が接着材膜２２の上に接着される。すなわち、ベース２
０はインナリード１７群が接着材膜２２に接着されるこ
とにより、相対的に単位リードフレーム１２に固着され
た状態になる。
【００１８】以上のようにベース２０が各単位リードフ
レーム１２にそれぞれ組み付けられた多連リードフレー
ム１にはチップボンディング工程３４において、複数個
のチップがベース２０に図４に示されているように適宜
に配置されて接着材膜２２によってそれぞれ接着され
る。図４において、ベース２０には正方形に近い四角形
の平板形状に形成された第一チップ２３と、矩形の四角
形の平板形状に形成された第二チップ２４とが左右に配
置されて接着材膜２２によって接着されており、第一チ
ップ２３の四辺および第二チップ２４の四辺はベース２
０の四辺とそれぞれ平行に配置されている。ここで、接
着材膜２２はベース本体２１の上面全体に形成されてい
るため、第一チップ２３および第二チップ２４は各イン
ナリード１７に対応させて自由にレイアウトすることが
できる。
レーム１２にそれぞれ組み付けられた多連リードフレー
ム１にはチップボンディング工程３４において、複数個
のチップがベース２０に図４に示されているように適宜
に配置されて接着材膜２２によってそれぞれ接着され
る。図４において、ベース２０には正方形に近い四角形
の平板形状に形成された第一チップ２３と、矩形の四角
形の平板形状に形成された第二チップ２４とが左右に配
置されて接着材膜２２によって接着されており、第一チ
ップ２３の四辺および第二チップ２４の四辺はベース２
０の四辺とそれぞれ平行に配置されている。ここで、接
着材膜２２はベース本体２１の上面全体に形成されてい
るため、第一チップ２３および第二チップ２４は各イン
ナリード１７に対応させて自由にレイアウトすることが
できる。
【００１９】ちなみに、接着材膜２２による接着は接着
材膜２２を加熱によって塑性させた状態で第一チップ２
３および第二チップ２４を押し付け、その後、冷却して
固化させることによって実行することができる。なお、
第一チップ２３および第二チップ２４のベース２０への
搭載は、ベース２０の単位リードフレーム１２への組み
付け後に実施するに限らず、組み付け以前に実施しても
よい。すなわち、図２において、チップボンディング工
程３４はベース組付工程３３と同時または事前に実施し
てもよい。
材膜２２を加熱によって塑性させた状態で第一チップ２
３および第二チップ２４を押し付け、その後、冷却して
固化させることによって実行することができる。なお、
第一チップ２３および第二チップ２４のベース２０への
搭載は、ベース２０の単位リードフレーム１２への組み
付け後に実施するに限らず、組み付け以前に実施しても
よい。すなわち、図２において、チップボンディング工
程３４はベース組付工程３３と同時または事前に実施し
てもよい。
【００２０】第一チップ２３および第二チップ２４に
は、例えば、ロジックとメモリーというように互いに連
携してシステムを構成する半導体素子を含む半導体集積
回路がそれぞれ作り込まれている。第一チップ２３およ
び第二チップ２４の上面の周辺部には半導体集積回路を
電気的に外部に取り出すための電極パッド２３ａ群およ
び電極パッド２４ａ群がそれぞれ形成されている。
は、例えば、ロジックとメモリーというように互いに連
携してシステムを構成する半導体素子を含む半導体集積
回路がそれぞれ作り込まれている。第一チップ２３およ
び第二チップ２４の上面の周辺部には半導体集積回路を
電気的に外部に取り出すための電極パッド２３ａ群およ
び電極パッド２４ａ群がそれぞれ形成されている。
【００２１】複数個のチップがベースに搭載された多連
リードフレーム１１にはワイヤボンディング工程３５に
おいてワイヤボンディング作業が実施されて、ワイヤが
チップおよびインナリード間に図５に示されているよう
にボンディングされる。ワイヤボンディング作業は多連
リードフレーム１１が横方向にピッチ送りされることに
より、各単位リードフレーム１２毎に順次実施される。
リードフレーム１１にはワイヤボンディング工程３５に
おいてワイヤボンディング作業が実施されて、ワイヤが
チップおよびインナリード間に図５に示されているよう
にボンディングされる。ワイヤボンディング作業は多連
リードフレーム１１が横方向にピッチ送りされることに
より、各単位リードフレーム１２毎に順次実施される。
【００２２】図５において、第一チップ２３の各電極パ
ッド２３ａとこれらにそれぞれ対向する位置の各インナ
リード１７との間には各ワイヤ２５がそれぞれ橋絡され
ており、第二チップ２４の各電極パッド２４ａとこれら
にそれぞれ対向する位置の各インナリード１７との間に
も各ワイヤ２５がそれぞれ橋絡されている。また、第一
チップ２３と第二チップ２４とにおいて互いに対向する
辺に位置する各電極パッド２３ａと各電極パッド２４ａ
との間にも各ワイヤ２５が橋絡されている。これによ
り、第一チップ２３および第二チップ２４にそれぞれ作
り込まれた集積回路は、電極パッド２３ａ、２４ａ、ワ
イヤ２５、インナリード１７およびアウタリード１８に
よって外部に電気的に引き出された状態になる。
ッド２３ａとこれらにそれぞれ対向する位置の各インナ
リード１７との間には各ワイヤ２５がそれぞれ橋絡され
ており、第二チップ２４の各電極パッド２４ａとこれら
にそれぞれ対向する位置の各インナリード１７との間に
も各ワイヤ２５がそれぞれ橋絡されている。また、第一
チップ２３と第二チップ２４とにおいて互いに対向する
辺に位置する各電極パッド２３ａと各電極パッド２４ａ
との間にも各ワイヤ２５が橋絡されている。これによ
り、第一チップ２３および第二チップ２４にそれぞれ作
り込まれた集積回路は、電極パッド２３ａ、２４ａ、ワ
イヤ２５、インナリード１７およびアウタリード１８に
よって外部に電気的に引き出された状態になる。
【００２３】以上のようにしてワイヤボンディングされ
た各単位リードフレーム１２には樹脂封止体成形工程３
６において、樹脂封止体２６が図６に示されているよう
に成形される。樹脂封止体成形工程３６はトランスファ
成形装置の上型と下型との間に多連リードフレーム１１
が挟み込まれて、単位リードフレーム１２群について一
括して実施される。
た各単位リードフレーム１２には樹脂封止体成形工程３
６において、樹脂封止体２６が図６に示されているよう
に成形される。樹脂封止体成形工程３６はトランスファ
成形装置の上型と下型との間に多連リードフレーム１１
が挟み込まれて、単位リードフレーム１２群について一
括して実施される。
【００２４】図６において、トランスファ成形装置によ
って樹脂成形された樹脂封止体２６の内部にはベース２
０、第一チップ２３、第二チップ２４、インナリード１
７およびワイヤ２５が樹脂封止された状態になってい
る。
って樹脂成形された樹脂封止体２６の内部にはベース２
０、第一チップ２３、第二チップ２４、インナリード１
７およびワイヤ２５が樹脂封止された状態になってい
る。
【００２５】樹脂封止体２６を成形された半完成品とし
ての成形体２７はリード切断成形工程３７において、各
単位リードフレーム１２毎に外枠１３およびダム１６ａ
が切り落とされ、各アウタリード１８がガル・ウイング
形状に屈曲形成される。以上のようにして図１に示され
ているＱＦＰ・ＩＣ２８が製造されたことになる。
ての成形体２７はリード切断成形工程３７において、各
単位リードフレーム１２毎に外枠１３およびダム１６ａ
が切り落とされ、各アウタリード１８がガル・ウイング
形状に屈曲形成される。以上のようにして図１に示され
ているＱＦＰ・ＩＣ２８が製造されたことになる。
【００２６】前記実施形態によれば、次の効果が得られ
る。
る。
【００２７】1) ベースの上面の周辺部にインナリード
群を接着するとともに、複数個のチップを接着し、各チ
ップと各インナリードとをワイヤによって電気的に接続
することにより、複数個のチップを一つにパッケージン
グすることができるため、システムをワン・パッケージ
化することができ、チップ間遅延を短縮し、システム全
体の高速化・高性能化を図ることができる。
群を接着するとともに、複数個のチップを接着し、各チ
ップと各インナリードとをワイヤによって電気的に接続
することにより、複数個のチップを一つにパッケージン
グすることができるため、システムをワン・パッケージ
化することができ、チップ間遅延を短縮し、システム全
体の高速化・高性能化を図ることができる。
【００２８】2) 前記1)により、マルチチップ・モジュ
ールのパッケージの厚さを薄く設定することができるた
め、システム全体としての小型化を促進することができ
る。
ールのパッケージの厚さを薄く設定することができるた
め、システム全体としての小型化を促進することができ
る。
【００２９】3) 各チップと各インナリードおよび各チ
ップ同士をワイヤによって電気的に接続することによ
り、複数個のチップのベース上におけるレイアウトを自
由に設定することができるため、既存のチップやリード
フレームの転用によって半導体に関する知的財産権（in
tellectual prorerty 。半導体ＩＰ）の活用を促進する
ことができる。
ップ同士をワイヤによって電気的に接続することによ
り、複数個のチップのベース上におけるレイアウトを自
由に設定することができるため、既存のチップやリード
フレームの転用によって半導体に関する知的財産権（in
tellectual prorerty 。半導体ＩＰ）の活用を促進する
ことができる。
【００３０】4) チップが金属製のベースに直接的にボ
ンディングされていることにより、チップの発熱はベー
スに熱伝導によって伝達されるため、相対的にチップを
きわめて効果的に冷却することができる。
ンディングされていることにより、チップの発熱はベー
スに熱伝導によって伝達されるため、相対的にチップを
きわめて効果的に冷却することができる。
【００３１】図７は本発明の実施形態２であるＱＦＰ・
ＩＣを示しており、（ａ）は一部切断平面図、（ｂ）は
（ａ）のｂ−ｂ線に沿う断面図である。
ＩＣを示しており、（ａ）は一部切断平面図、（ｂ）は
（ａ）のｂ−ｂ線に沿う断面図である。
【００３２】本実施形態が前記実施形態と異なる点は、
第一チップ２３および第二チップ２４がインナリード１
７群を接着した接着材膜２２とは別の接着材膜２２Ａに
よって接着されている点である。
第一チップ２３および第二チップ２４がインナリード１
７群を接着した接着材膜２２とは別の接着材膜２２Ａに
よって接着されている点である。
【００３３】本実施形態によれば、チップの接着とイン
ナリード群の接着とについての条件を別々に設定するこ
とができるため、設計の自由度を高めることができる。
ナリード群の接着とについての条件を別々に設定するこ
とができるため、設計の自由度を高めることができる。
【００３４】図８は本発明の実施形態３であるＱＦＰ・
ＩＣを示す平面断面図である。
ＩＣを示す平面断面図である。
【００３５】本実施形態が前記実施形態と異なる点は、
複数個のチップ２９Ａ、２９Ｂ、２９Ｃ、２９Ｄがベー
ス２０の四辺に傾けられて配置されている点である。
複数個のチップ２９Ａ、２９Ｂ、２９Ｃ、２９Ｄがベー
ス２０の四辺に傾けられて配置されている点である。
【００３６】本実施形態によれば、チップとインナリー
ドとの位置関係の自由度をより一層高めることができ
る。
ドとの位置関係の自由度をより一層高めることができ
る。
【００３７】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３８】例えば、インナリードおよび複数個のチッ
プを接着する接着材としては、熱可塑性ポリイミド樹脂
系接着材を使用するに限らず、半硬化（Ｂステージ）状
態のエポキシ樹脂や、熱可塑性ポリイミド樹脂系接着材
と半硬化（Ｂステージ）状態のエポキシ樹脂との混合物
等を使用してもよい。
プを接着する接着材としては、熱可塑性ポリイミド樹脂
系接着材を使用するに限らず、半硬化（Ｂステージ）状
態のエポキシ樹脂や、熱可塑性ポリイミド樹脂系接着材
と半硬化（Ｂステージ）状態のエポキシ樹脂との混合物
等を使用してもよい。
【００３９】接着材としては絶縁性粒子が添加されたも
のを使用するに限らず、それ自体が高い絶縁性を有する
接着材を厚く形成して使用してもよい。
のを使用するに限らず、それ自体が高い絶縁性を有する
接着材を厚く形成して使用してもよい。
【００４０】ベースの本体としては、金属基板を使用す
るに限らず、セラミック基板や樹脂基板を使用してもよ
い。
るに限らず、セラミック基板や樹脂基板を使用してもよ
い。
【００４１】複数個のチップのベースに対する傾きは、
一定にするに限らず、インナリード群に対応して適宜に
変更してもよい。
一定にするに限らず、インナリード群に対応して適宜に
変更してもよい。
【００４２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＱＦＰ
に適用した場合について説明したが、それに限定される
ものではなく、スモール・アウトライン・パッケージ
（ＳＯＰ）、その他の表面実装形パッケージおよび挿入
型パッケージ、さらには、気密封止パッケージ等のパッ
ケージ全般に適用することができる。また、ＭＣＭに限
らず、ハイブリットＩＣ等の半導体装置全般に適用する
ことができる。
なされた発明をその背景となった利用分野であるＱＦＰ
に適用した場合について説明したが、それに限定される
ものではなく、スモール・アウトライン・パッケージ
（ＳＯＰ）、その他の表面実装形パッケージおよび挿入
型パッケージ、さらには、気密封止パッケージ等のパッ
ケージ全般に適用することができる。また、ＭＣＭに限
らず、ハイブリットＩＣ等の半導体装置全般に適用する
ことができる。
【００４３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４４】ベースの一主面における周辺部に複数本の
インナリードを接着し、複数個の半導体チップを接着
し、各半導体チップと各インナリードとをワイヤによっ
て電気的に接続することにより、パッケージの厚さを薄
く設定することができ、複数個の半導体チップのベース
上におけるレイアウトを自由に設定することができ、製
造コストを低減することができる。
インナリードを接着し、複数個の半導体チップを接着
し、各半導体チップと各インナリードとをワイヤによっ
て電気的に接続することにより、パッケージの厚さを薄
く設定することができ、複数個の半導体チップのベース
上におけるレイアウトを自由に設定することができ、製
造コストを低減することができる。
【図１】本発明の一実施形態である半導体装置を示して
おり、（ａ）は一部切断平面図、（ｂ）は正面断面図で
ある。
おり、（ａ）は一部切断平面図、（ｂ）は正面断面図で
ある。
【図２】その製造工程を示す工程図である。
【図３】その製造方法に使用される多連リードフレーム
を示しており、（ａ）は一部省略平面図、（ｂ）は正面
断面図である。
を示しており、（ａ）は一部省略平面図、（ｂ）は正面
断面図である。
【図４】チップボンディング工程後を示しており、
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
【図５】ワイヤボンディング工程後を示しており、
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
【図６】樹脂封止体成形工程後を示しており、（ａ）は
一部省略平面図、（ｂ）は正面断面図である。
一部省略平面図、（ｂ）は正面断面図である。
【図７】本発明の実施形態２であるＱＦＰ・ＩＣを示し
ており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ
−ｂ線に沿う断面図である。
ており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ
−ｂ線に沿う断面図である。
【図８】本発明の実施形態３であるＱＦＰ・ＩＣを示す
平面断面図である。
平面断面図である。
１１…多連リードフレーム、１２…単位リードフレー
ム、１３…外枠、１４…セクション枠、１５…ダム吊り
部材、１６…ダム部材、１６ａ…ダム、１７…インナリ
ード、１８…アウタリード、２０…ベース、２１…本
体、２２、２２Ａ…接着材膜、２３…第一チップ（半導
体チップ）、２３ａ…電極パッド、２４…第二チップ
（半導体チップ）、２４ａ…電極パッド、２５…ワイ
ヤ、２６…樹脂封止体、２７…成形体、２８…ＱＦＰ・
ＩＣ（半導体装置）、２９Ａ、２９Ｂ、２９Ｃ、２９Ｄ
…半導体チップ、３１…多連リードフレーム成形工程、
３２…ベース成形工程、３３…ベース組付工程、３４…
チップボンディング工程、３５…ワイヤボンディング工
程、３６…樹脂封止体成形工程、３７…リード切断成形
工程。
ム、１３…外枠、１４…セクション枠、１５…ダム吊り
部材、１６…ダム部材、１６ａ…ダム、１７…インナリ
ード、１８…アウタリード、２０…ベース、２１…本
体、２２、２２Ａ…接着材膜、２３…第一チップ（半導
体チップ）、２３ａ…電極パッド、２４…第二チップ
（半導体チップ）、２４ａ…電極パッド、２５…ワイ
ヤ、２６…樹脂封止体、２７…成形体、２８…ＱＦＰ・
ＩＣ（半導体装置）、２９Ａ、２９Ｂ、２９Ｃ、２９Ｄ
…半導体チップ、３１…多連リードフレーム成形工程、
３２…ベース成形工程、３３…ベース組付工程、３４…
チップボンディング工程、３５…ワイヤボンディング工
程、３６…樹脂封止体成形工程、３７…リード切断成形
工程。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 隆文 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 金田 剛 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 山田 勝 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 大野 浩 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内
Claims (10)
- 【請求項１】 四角形平板形状のベースの一主面におけ
る周辺部に複数本のインナリードが接着され、この主面
には複数個の半導体チップが接着されており、前記各半
導体チップと前記各インナリードとはワイヤによって電
気的に接続されていることを特徴とする半導体装置。 - 【請求項２】 前記インナリードおよび前記半導体チッ
プが同一の接着材によって接着されていることを特徴と
する請求項１に記載の半導体装置。 - 【請求項３】 前記半導体チップが前記インナリードと
別の接着材によって接着されていることを特徴とする請
求項１に記載の半導体装置。 - 【請求項４】 前記インナリードおよび前記半導体チッ
プを接着する接着材として熱可塑性ポリイミド樹脂系接
着材が使用されていることを特徴とする請求項１、２ま
たは３に記載の半導体装置。 - 【請求項５】 前記インナリードおよび前記半導体チッ
プを接着する接着材として半硬化（Ｂステージ）状態の
エポキシ樹脂系接着材が使用されていることを特徴とす
る請求項１、２または３に記載の半導体装置。 - 【請求項６】 前記インナリードおよび前記半導体チッ
プを接着する接着材として熱可塑性ポリイミド樹脂系接
着材と半硬化（Ｂステージ）状態のエポキシ樹脂との混
合物が使用されていることを特徴とする請求項１、２ま
たは３に記載の半導体装置。 - 【請求項７】 前記インナリードおよび前記半導体チッ
プを接着する接着材として絶縁性を有する微粒子を含有
した接着材が使用されていることを特徴とする請求項
１、２、３、４、５または６に記載の半導体装置。 - 【請求項８】 前記半導体チップの四辺と前記ベースの
四辺とが平行に配置されていることを特徴とする請求項
１、２、３、４、５、６または７に記載の半導体装置。 - 【請求項９】 前記半導体チップの四辺が前記ベースの
四辺に傾斜して配置されていることを特徴とする請求項
１、２、３、４、５、６または７に記載の半導体装置。 - 【請求項１０】 前記複数個の半導体チップのうちに
は、前記半導体チップの四辺が前記ベースの四辺に平行
に配置されているものと、前記半導体チップの四辺が前
記ベースの四辺に傾斜して配置されているものとが混在
していることを特徴とする請求項１、２、３、４、５、
６または７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159219A JP2000349226A (ja) | 1999-06-07 | 1999-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159219A JP2000349226A (ja) | 1999-06-07 | 1999-06-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349226A true JP2000349226A (ja) | 2000-12-15 |
Family
ID=15688947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11159219A Withdrawn JP2000349226A (ja) | 1999-06-07 | 1999-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349226A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340724A (ja) * | 2004-05-31 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2012080118A (ja) * | 2011-12-16 | 2012-04-19 | Renesas Electronics Corp | 半導体装置 |
-
1999
- 1999-06-07 JP JP11159219A patent/JP2000349226A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340724A (ja) * | 2004-05-31 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP4543755B2 (ja) * | 2004-05-31 | 2010-09-15 | パナソニック株式会社 | 半導体集積回路 |
| JP2012080118A (ja) * | 2011-12-16 | 2012-04-19 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705851A (en) | Thermal ball lead integrated package | |
| US6781242B1 (en) | Thin ball grid array package | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US6420779B1 (en) | Leadframe based chip scale package and method of producing the same | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US5710695A (en) | Leadframe ball grid array package | |
| KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
| US20030178719A1 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
| US20080251938A1 (en) | Semiconductor chip package and method of manufacture | |
| JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| US6339253B1 (en) | Semiconductor package | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JP2000349226A (ja) | 半導体装置 | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| JPH08250625A (ja) | 樹脂封止型半導体装置 | |
| JPH0719876B2 (ja) | 半導体装置 | |
| EP0405330A2 (en) | Flagless leadframe, package and method | |
| KR100216893B1 (ko) | 적층형 bga 반도체패키지 | |
| JP3293753B2 (ja) | 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ | |
| KR100192395B1 (ko) | 다층 패키지 구조 및 제조방법 | |
| KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |