JP2000341697A - Device and method for encoding - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce an arithmetic quantity for discriminating whether video data are to be outputted as inter-data or as intra-data and to attain cost-down by controlling the encoding process of an encoding step for the unit of a macro block on the basis of the AC component of orthogonally transformed data. SOLUTION: A prescribed threshold level is set to a transmission block setting circuit 11, a range to be transmitted is determined out of conversion- encoded inter-data on the basis of this threshold level, and this is supplied to an inter/intra selector circuit 12 as transmission block patterned inter-data. The inter/intra selector circuit 12 operates the supplied transmission block pattern intra-data and transmission block pattern inter-data with a prescribed expression and executes an algorithm for performing discriminating operation on the basis of a value found by the operation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、映像信号を圧縮し
て伝送する映像信号符号化装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a video signal encoding apparatus for compressing and transmitting a video signal.

【０００２】[0002]

【従来の技術】従来、特開昭６３−１１８３号公報にお
いて、テレビ電話システム、会議電話システム等で、動
画映像でなる映像信号をフレーム内符号化データ又はフ
レーム間符号化データに高能率符号化することにより、
伝送容量に比較的厳しい制限がある伝送路を通じて動画
映像信号を伝送する映像信号伝送システムが提案されて
いる。この映像伝送システムは、例えば図５（ａ）に示
すように時刻ｔ＝ｔ１，ｔ２，ｔ３・・・・において動
画を構成する各画像ＰＣ１，ＰＣ２，ＰＣ３・・・・を
伝送しようとする場合、映像信号が時間の経過に従って
自己相関が大きい特徴がある点を利用して、伝送処理す
べき画像データを圧縮処理することにより伝送効率を高
めるような処理をするものである。上記画像データの圧
縮処理としては、同一フレーム内における画素データ間
の自己相関を利用して上記図５（ａ）に示す各画像ＰＣ
１，ＰＣ２，ＰＣ３・・・・のそれぞれのフレーム内に
おける各画素データを所定の基準値と比較して差分を求
めることにより圧縮した画像データを伝送するフレーム
内符号化処理と、同図（ａ）に示す画像ＰＣ１及びＰＣ
２、ＰＣ２及びＰＣ３・・・・等のように、順次隣り合
う画像間の画素データの差分でなる同図（ｂ）に示す画
像データＰＣ１２、ＰＣ２３・・・・を求め、これを時
刻ｔ＝ｔ１における初期画像ＰＣ１についてフレーム内
符号化処理された画像データとともに伝送するフレーム
間符号化処理とがある。2. Description of the Related Art Conventionally, in Japanese Patent Application Laid-Open No. 63-1183, a video signal composed of a moving image is efficiently encoded into intra-frame encoded data or inter-frame encoded data in a video telephone system, a conference telephone system or the like. By doing
2. Description of the Related Art A video signal transmission system for transmitting a moving image video signal through a transmission path having a relatively severe transmission capacity has been proposed. This video transmission system is intended to transmit each image PC1, PC2, PC3,... Constituting a moving image at time t = t1, t2, t3,. In addition, by utilizing the point that the video signal has a feature that the autocorrelation increases with the passage of time, the image data to be transmitted is subjected to compression processing to thereby increase the transmission efficiency. As the compression processing of the image data, each image PC shown in FIG.
, PC2, PC3,..., Each pixel data in each frame is compared with a predetermined reference value to obtain a difference, and an intra-frame encoding process for transmitting compressed image data is performed. Images PC1 and PC shown in)
2, PC2, PC3,..., Etc., which are image data PC12, PC23,... Shown in FIG. There is an inter-frame encoding process in which the initial image PC1 at t1 is transmitted together with the image data subjected to the intra-frame encoding process.

【０００３】このような映像信号の符号化処理は、例え
ば図６に示すような構成の画像データ発生装置１００に
おいて実行される。[0003] Such an encoding process of a video signal is executed in, for example, an image data generating apparatus 100 having a configuration as shown in FIG.

【０００４】この図６において、入力映像信号ＶＤは前
処理回路１０１に供給される。上記前処理回路１０１
は、供給される入力映像信号ＶＤに、例えば片フィール
ド落とし処理及び片フィールドライン間引き処理等の前
処理を施し、これをＡ／Ｄ変換器１０２に供給する。上
記Ａ／Ｄ変換器１０２からは、輝度信号及びクロマ信号
を１６画素（水平方向に）×１６画素（垂直方向に）分
のデータでなる伝送単位ブロック（これをマクロブロッ
クと呼ぶ）データＳ１２０が出力される。上記マクロブ
ロックデータＳ１２０は、動き検出回路１０３及びルー
プフィルタ１０４からなる動き検出部１０５を介して画
像データ符号化回路１０６に供給される。In FIG. 6, an input video signal VD is supplied to a preprocessing circuit 101. The pre-processing circuit 101
Performs a pre-process such as a one-field drop process and a one-field line thinning process on the supplied input video signal VD, and supplies this to the A / D converter 102. From the A / D converter 102, a transmission unit block (referred to as a macro block) data S120 composed of data of 16 pixels (in the horizontal direction) × 16 pixels (in the vertical direction) is used to convert the luminance signal and the chroma signal. Is output. The macroblock data S120 is supplied to an image data encoding circuit 106 via a motion estimation unit 105 including a motion estimation circuit 103 and a loop filter 104.

【０００５】ここで、動画像のうち、時間軸方向への相
関が高いものは各フレーム間の差分を符号化する方が効
率がよい。しかし、シーンチェンジや動きの激しい画像
の場合、各フレーム間の相関が低下し差分より原画像そ
のものを符号化する方が圧縮効率が上がる。このため、
上記動き検出部１０５は、上記マクロブロックデータと
して供給される現フレームのデータと、後に説明するフ
レームメモリ１１６から上記ループフィルタ１０４を介
して供給される予測前フレームデータＳ１３３とを比較
して画像の動き分を検出する。そして、上記予測前フレ
ームデータＳ１３３に上記検出した動き分の補償を施
し、これを予測現フレームデータＳ１２２として上記画
像データ符号化回路１０６に供給する。なお、上記ルー
プフィルタ１０４は、表示画像の不具合を防止するため
にかけられるものであり、例えば上記動き補償を行った
ときにオンされる。[0005] Here, among the moving images, those having a high correlation in the time axis direction are more efficient to encode the difference between the frames. However, in the case of a scene change or an image with a lot of motion, the correlation between the frames is reduced and the compression efficiency is increased by encoding the original image itself from the difference. For this reason,
The motion detection unit 105 compares the data of the current frame supplied as the macroblock data with the pre-prediction frame data S133 supplied from the frame memory 116 to be described later via the loop filter 104 to compare the image. Detect motion. Then, the pre-prediction frame data S133 is compensated for the detected motion and supplied to the image data encoding circuit 106 as the predicted current frame data S122. The loop filter 104 is applied to prevent a problem in a displayed image, and is turned on when the motion compensation is performed, for example.

【０００６】上記画像データ符号化検出回路１０６は、
供給される上記マクロブロックデータＳ１２０及び予測
現フレームデータＳ１２２に応じて以下の式１〜式７に
示す式で演算を行う。[0006] The image data encoding detection circuit 106 comprises:
According to the supplied macroblock data S120 and the predicted current frame data S122, calculations are performed by the following equations 1 to 7.

【０００７】[0007]

【数１】 (Equation 1)

【０００８】[0008]

【数２】 (Equation 2)

【０００９】[0009]

【数３】 (Equation 3)

【００１０】[0010]

【数４】 (Equation 4)

【００１１】[0011]

【数５】 (Equation 5)

【００１２】[0012]

【数６】 (Equation 6)

【００１３】[0013]

【数７】 (Equation 7)

【００１４】すなわち、上記画像データ符号化回路１０
６は、原画像のマクロブロックの（ｉ，ｊ）座標の画素
をＡ（ｉ，ｊ）、動き補償後の動きベクトル（ｘ，ｙ）
を考慮した１フレーム前のマクロブロックの（ｉ，ｊ）
座標の画素をＢ（ｉ，ｊ，ｘ，ｙ）、動き補償後の動き
ベクトル（ｘ，ｙ）を考慮した１フレーム前のマクロブ
ロックの（ｉ，ｊ）座標の画素に上記ループフィルタ１
０４をかけた画素をＦＢ（ｉ，ｊ，ｘ，ｙ）とし、ま
ず、上記式１に示す演算を行い、上記処理するマクロブ
ロック内の全画素データの和（以下、ＭＷＯＲと言
う。）を求め、次に、上記式２に示す演算を行い、該マ
クロブロック内の全画素データの２乗和（以下、ＶＡＲ
ＯＲ１と言う。）を求め、次に、上記式３に示す演算を
行い、現フレームのマクロブロックの画素データから動
き補償された前フレームのマクロブロックの画素データ
を減算した値の２乗（以下、ＶＡＲ１と言う。）を求
め、次に、上記式４に示す演算を行い、現フレームのマ
クロブロックの画素データから、動き補償された前フレ
ームのマクロブロックの画素データに上記ループフィル
タ１０４をかけたものを減算した値の２乗（以下、ＦＶ
ＡＲ１）を求める。なお、上記式３及び式４に示す式に
おいて、動き補償無しの場合はｘ＝ｙ＝０である。That is, the image data encoding circuit 10
6 denotes a pixel at the (i, j) coordinate of the macroblock of the original image as A (i, j), and a motion vector (x, y) after motion compensation
(I, j) of the macroblock one frame before in consideration of
The pixel of the coordinates is B (i, j, x, y) and the loop filter 1 is assigned to the pixel of the (i, j) coordinate of the macroblock one frame before in consideration of the motion vector (x, y) after the motion compensation.
The pixel multiplied by 04 is defined as FB (i, j, x, y). First, the operation shown in the above equation 1 is performed, and the sum of all pixel data in the macroblock to be processed (hereinafter, referred to as MWOR) is obtained. Then, the operation shown in the above equation 2 is performed, and the sum of squares (hereinafter, VAR) of all the pixel data in the macroblock is obtained.
Call it OR1. ) Is calculated, and then the operation shown in the above Expression 3 is performed, and the square of the value obtained by subtracting the pixel data of the macroblock of the previous frame subjected to motion compensation from the pixel data of the macroblock of the current frame (hereinafter referred to as VAR1) ) Is calculated, and then the operation shown in the above equation 4 is performed, and the pixel data of the macroblock of the previous frame subjected to motion compensation and the result of applying the loop filter 104 to the pixel data of the macroblock of the current frame are subtracted. Squared (hereinafter referred to as FV
AR1). In the equations 3 and 4, x = y = 0 when no motion compensation is performed.

【００１５】そして、上記画像データ符号化回路１０６
は、上記演算により求めた４つの値ＭＷＯＲ，ＶＡＲＯ
Ｒ１，ＶＡＲ１，ＦＶＡＲ１をもとにして、上記式５に
示す演算を行い上記ＶＡＲＯＲ１を２５６（マクロブロ
ックのデータ処理を例えば８ビットで処理する場合）で
除算した値から上記ＭＷＯＲを２５６で除算した値を減
算した値（以下、ＶＡＲＯＲ２と言う。）を求め、上記
式６に示す演算を行い上記ＶＡＲ１を２５６で除算した
値（以下、ＶＡＲ２と言う。）を求め、上記式７に示す
演算を行い上記ＦＶＡＲ１を２５６で除算した値（以
下、ＦＶＡＲ２と言う。）を求める。これは、上記ＶＡ
ＲＯＲ２が原画像の重みを表し、上記ＶＡＲ２が上記ル
ープフィルタ１０４をかけない予測誤差の重みを表し、
上記ＦＶＡＲ２が上記ループフィルタ１０４をかけた予
測誤差の重みを表している。The image data encoding circuit 106
Are the four values MWOR, VARO obtained by the above calculation.
Based on R1, VAR1, and FVAR1, the above equation 5 is calculated, and the MWOR is divided by 256 from the value obtained by dividing the VAROR1 by 256 (for example, when processing the data of a macroblock by 8 bits). A value obtained by subtracting the value (hereinafter, referred to as VAROR2) is obtained, a calculation shown in the above equation 6 is performed, a value obtained by dividing the VAR1 by 256 (hereinafter, called VAR2) is obtained, and an operation shown in the above equation 7 is performed. Then, a value (hereinafter, referred to as FVAR2) obtained by dividing FVAR1 by 256 is obtained. This is the above VA
ROR2 represents the weight of the original image, VAR2 represents the weight of the prediction error not subjected to the loop filter 104,
The FVAR2 represents the weight of the prediction error applied by the loop filter 104.

【００１６】上記画像データ符号化回路１０６は、上記
動き補償無しの場合は上記ＶＡＲＯＲ２の値及びＶＡＲ
２の値を、例えば図７（ａ）に示すようなグラフに照ら
し合わせ、この照らし合わせた結果が斜線内であれば、
上記マクロブロックデータＳ１２０と基準値データとの
差分であるフレーム内符号化データ（イントラデータ）
を出力し、該斜線外であれば上記予測現フレームデータ
Ｓ１２２と上記マクロブロックデータＳ１２０との差分
であるフレーム間符号化データ（インターデータ）を出
力する。また、上記画像データ符号化回路１０６は、動
き補償有りの場合は上記ＶＡＲＯＲ２の値及びＶＡＲ２
の値を、例えば図７（ｂ）に示すようなグラフに照らし
合わせ、この照らし合わせた結果が斜線内であればその
データをイントラデータとして出力し、該斜線外であれ
ばそのデータをインターデータとして出力する。なお、
上記画像データ符号化回路１０６には、スレッショルド
レベルが設定されており、図７（ａ）及び（ｂ）に示す
ように上記ＶＡＲＯＲ２の値又はＶＡＲ２の値の何れか
一方又は両方が６４以下の場合はそのデータをインター
データとして出力する。この画像データ符号化回路１０
６から出力されるインターデータ又はイントラデータ
は、差分データＳ１２３として変換符号化回路１０７に
供給される。The image data encoding circuit 106 calculates the value of VAROR2 and VAR when there is no motion compensation.
The value of 2 is compared with, for example, a graph as shown in FIG. 7A, and if the result of the comparison is within a diagonal line,
Intra-frame coded data (intra data) which is the difference between the macroblock data S120 and the reference value data
And outputs the inter-frame coded data (inter data) which is the difference between the predicted current frame data S122 and the macroblock data S120 if the data is outside the diagonal lines. Also, the image data encoding circuit 106 determines the value of VAROR2 and VAR2
Is output to a graph as shown in FIG. 7B, for example. If the result of the comparison is within a diagonal line, the data is output as intra data. Output as In addition,
A threshold level is set in the image data encoding circuit 106, and when one or both of the VAROR2 value and the VAR2 value is 64 or less as shown in FIGS. 7A and 7B. Outputs the data as inter data. This image data encoding circuit 10
6 is supplied to the transform coding circuit 107 as difference data S123.

【００１７】上記変換符号化回路１０７は、ディスクリ
ートコサイン変換回路（いわゆる、ＤＣＴ）で構成され
ており、供給される上記差分データＳ１２３を直交変換
することによって高能率符号化し、これを変換符号化デ
ータＳ１２４として伝送ブロック設定回路１０８に供給
する。The transform coding circuit 107 is constituted by a discrete cosine transform circuit (so-called DCT), and performs high-efficiency coding by orthogonally transforming the supplied difference data S123, thereby transforming the difference data S123. The data is supplied to the transmission block setting circuit 108 as S124.

【００１８】上記伝送ブロック設定回路１０８には、例
えば所定レベルのスレッショルドレベルが供給されてお
り、該伝送ブロック設定回路１０８は、供給される上記
変換符号化データＳ１２４の中から伝送する範囲を決定
し、これを送信ブロックパターン化データＳ１２５とし
て量子化器１０９に供給する。The transmission block setting circuit 108 is supplied with, for example, a predetermined threshold level. The transmission block setting circuit 108 determines a range to be transmitted from the supplied coded data S124. This is supplied to the quantizer 109 as transmission block pattern data S125.

【００１９】上記量子化器１０９には、伝送バッファメ
モリ１１１から供給される現在のバッファ領域の残量を
示す残量データＳ１２８が供給されている。上記量子化
器１０９は、供給される上記残量データＳ１２８に応じ
た量子化ステップで、供給される上記送信ブロックパタ
ーン化データＳ１２５を量子化し、これを量子化画像デ
ータＳ１２６として再変換符号化回路１１０及び逆量子
化器１１３に供給する。The quantizer 109 is supplied with remaining data S128, which is supplied from the transmission buffer memory 111 and indicates the current remaining buffer area. The quantizer 109 quantizes the supplied transmission block pattern data S125 in a quantization step according to the supplied remaining amount data S128, and uses the quantized image data S126 as a re-transformation encoding circuit. 110 and the inverse quantizer 113.

【００２０】上記再変換符号化回路１１０は、可変調符
号化回路（いわゆる、ＶＬＣ）等でなっており、該再変
換符号化回路１１０は、供給される量子化画像データＳ
１２６を再度高能率符号化処理し、これを伝送画像デー
タＳ１２７として伝送バッファメモリ１１１に供給す
る。なお、上記再変換符号化回路１１０は、上記量子化
画像データＳ１２６の全部又は一部を捨て去ることによ
り、いわゆる駒落とし等を行う。The re-transform coding circuit 110 is a tunable coding circuit (so-called VLC) or the like.
126 is again subjected to high-efficiency encoding processing, and this is supplied to the transmission buffer memory 111 as transmission image data S127. The re-transform coding circuit 110 performs so-called frame dropping by discarding all or part of the quantized image data S126.

【００２１】上記伝送バッファメモリ１１１は、供給さ
れる上記伝送画像データＳ１２７を蓄積する。この蓄積
された伝送画像データＳ１２７は、所定の伝送速度で読
み出されマルチプレクサ１１２に供給される。また、上
記伝送バッファメモリ１１１は、上記伝送画像データＳ
１２７を蓄積する記憶領域の残量を示す残量データを上
記量子化器１０９及び上記画像データ符号化回路１０６
に供給する。上記量子化器１０９及び上記画像データ符
号化回路１０６は、上記供給される残量データにより伝
送バッファメモリ１１１の記憶領域に余裕がなくなった
ことを知ると、それぞれ画像データの符号化及び量子化
を停止する。これにより、駒落とし状態となるが、伝送
バッファメモリ１１１におけるオーバーフロー等が防止
される。The transmission buffer memory 111 stores the supplied transmission image data S127. The stored transmission image data S127 is read at a predetermined transmission speed and supplied to the multiplexer 112. The transmission buffer memory 111 stores the transmission image data S
The remaining data indicating the remaining capacity of the storage area for storing the 127 is stored in the quantizer 109 and the image data encoding circuit 106.
To supply. When the quantizer 109 and the image data encoding circuit 106 find that the storage area of the transmission buffer memory 111 has run out due to the supplied remaining amount data, the quantizer 109 and the image data encoding circuit 106 respectively encode and quantize the image data. Stop. As a result, a frame is dropped, but overflow in the transmission buffer memory 111 is prevented.

【００２２】上記マルチプレクサ１１２は、上記伝送バ
ッファメモリ１１１から供給される上記伝送画像データ
Ｓ１２７と、音声データ発生装置１１７から供給される
音声データＳ１２９とを合成し、この合成データを伝送
路１１８に送出する。The multiplexer 112 combines the transmission image data S127 supplied from the transmission buffer memory 111 with the audio data S129 supplied from the audio data generator 117, and sends the synthesized data to the transmission path 118. I do.

【００２３】これに対して、上記逆量子化器１１３は、
上記量子化器１０９から供給される量子化画像データＳ
１２６を逆量子化し、これを逆量子化データＳ１３０と
して逆変換符号化回路１１４（ＩＤＣＴ）に供給する。On the other hand, the inverse quantizer 113
Quantized image data S supplied from the quantizer 109
126 is inversely quantized and supplied to the inverse transform coding circuit 114 (IDCT) as inversely quantized data S130.

【００２４】上記逆変換符号化回路１１４は、供給され
る逆量子化データＳ１３０を、上記変換符号化回路１０
７に対する逆直交変換を行って逆変換符号化し、これを
逆変換符号化データＳ１３１としてデコーダ１１５に供
給する。The inverse transform coding circuit 114 converts the supplied inverse quantized data S130 into the transform coding circuit 10
7 is subjected to inverse orthogonal transform to perform inverse transform encoding, and this is supplied to the decoder 115 as inverse transform encoded data S131.

【００２５】上記デコーダ１１５は、供給される上記逆
変換符号化データＳ１３２をデコードすることにより上
記伝送画像データＳ１２７として出力された画像情報を
表す符号化差分データＳ１３２としフレームメモリ１１
６に供給する。The decoder 115 decodes the supplied inverse transform coded data S132 to generate coded difference data S132 representing the image information output as the transmission image data S127, thereby obtaining the frame memory 11
6

【００２６】上記フレームメモリ１１６にそれまで記憶
されていた予測前フレームデータは、新たに供給される
上記符号化差分データＳ１３２により修正演算される。
上記フレームメモリ１１６は、上記修正演算したデータ
を新たな予測前フレームデータＳ１３３として記憶す
る。The pre-prediction frame data stored so far in the frame memory 116 is corrected by the newly supplied encoded difference data S132.
The frame memory 116 stores the corrected data as new pre-prediction frame data S133.

【００２７】上記フレームメモリ１１６に記憶される予
測前フレームデータＳ１３３は、上述のように動き検出
部１０５により読み出され、上記動き補償回路１０３に
より動き補償が施され、予測現フレームデータＳ１２２
とされ上記画像データ符号化回路１０６に供給される。
そして、以後、上述のデータ処理が繰り返される。The pre-prediction frame data S133 stored in the frame memory 116 is read out by the motion detection section 105 as described above, and is subjected to motion compensation by the motion compensation circuit 103, and the predicted current frame data S122 is read out.
And supplied to the image data encoding circuit 106.
Thereafter, the above-described data processing is repeated.

【００２８】このように圧縮符号化された映像データ
は、上記伝送路１１８を介して図示しないデコーダ側に
供給され、上述の符号化処理とは逆の復号化処理により
再生され、例えば音声信号はスピーカ等に、また、映像
信号はモニタ装置等に供給される。The video data thus compressed and coded is supplied to a decoder (not shown) via the transmission line 118, and is reproduced by a decoding process reverse to the above-described coding process. The video signal is supplied to a speaker or the like, and the video signal is supplied to a monitor device or the like.

【００２９】[0029]

【発明が解決しようとする課題】しかし、上述の映像信
号符号化装置は、上記画像データ符号化回路１０６にお
いて、上記マクロブロックの画素に対する平均や分散等
を膨大な量の演算により求め、この演算結果をもとにし
て映像データをインターデータとして出力するかイント
ラデータとして出力するかを判別していた。このため、
上記膨大な量の演算を行うのに時間がかかる上、多数の
演算回路等が必要になり、当該映像信号符号化装置自体
が大規模なものとなっていた。However, in the above-described video signal encoding apparatus, the image data encoding circuit 106 calculates the average and variance for the pixels of the macroblock by an enormous amount of arithmetic operations. It has been determined whether to output video data as inter data or intra data based on the result. For this reason,
It takes time to perform the enormous amount of calculations, and requires a large number of calculation circuits and the like, so that the video signal encoding device itself has become large-scale.

【００３０】また、上記映像信号符号化装置は、上記伝
送バッファメモリ１１１におけるオーバーフロー等を防
止するために、該伝送バッファメモリ１１１の記憶領域
の残量に応じて上記画像データ符号化回路１０６及び量
子化器１０９の両方を停止させるように制御しなければ
ならず、該オーバーフロー等の防止のための制御ポイン
トが分散して制御が複雑となる上、該各回路の制御が不
確かなものとなっていた。In addition, the video signal encoding apparatus includes an image data encoding circuit 106 and a quantum data encoding circuit 106 for controlling the image data encoding circuit 106 according to the remaining amount of the storage area of the transmission buffer memory 111 in order to prevent overflow or the like in the transmission buffer memory 111. The control must be performed so as to stop both of the converters 109, the control points for preventing the overflow and the like are dispersed, the control becomes complicated, and the control of each circuit is uncertain. Was.

【００３１】本発明は上述の課題に鑑みてなされたもの
であり、映像データをインターデータとして出力するか
イントラデータとして出力するかを判別するための演算
量を低減させることができ、コストダウンを図り、ま
た、上記オーバーフロー等の防止のための制御ポイント
を集中させ、確実な制御を行うことができるような映像
信号符号化装置の提供を目的とする。The present invention has been made in view of the above problems, and can reduce the amount of calculation for determining whether to output video data as inter data or intra data, thereby reducing cost. It is another object of the present invention to provide a video signal encoding apparatus capable of concentrating control points for preventing the overflow and the like and performing reliable control.

【００３２】[0032]

【課題を解決するための手段】本発明は、伝送すべきデ
ジタル映像信号をフレーム内符号化して出力するフレー
ム内符号化手段と、伝送すべきデジタル映像信号をフレ
ーム間符号化して出力するフレーム間符号化手段と、上
記フレーム内符号化手段からのフレーム内符号化データ
を直交変換する第１の直交変換手段と、上記フレーム間
符号化手段からのフレーム間符号化データを直交変換す
る第２の直交変換手段と、上記第１の直交変換手段及び
第２の直交変換手段からの係数データに基づいて、上記
フレーム内符号化データ又はフレーム間符号化データの
いずれかを選択して出力する選択手段とを有することを
特徴とする。According to the present invention, there is provided an intra-frame encoding means for intra-frame encoding a digital video signal to be transmitted and outputting the same, and an inter-frame encoding means for encoding a digital video signal to be transmitted inter-frame and outputting the same. Encoding means, first orthogonal transform means for orthogonally transforming intra-frame encoded data from the intra-frame encoding means, and second orthogonal transform means for orthogonally transforming inter-frame encoded data from the inter-frame encoding means. Orthogonal transform means, and selecting means for selecting and outputting either the intra-frame encoded data or the inter-frame encoded data based on coefficient data from the first orthogonal transform means and the second orthogonal transform means. And characterized in that:

【００３３】本発明に係る映像信号符号化装置では、上
記第１の直交変換手段で、伝送すべきデジタル映像信号
をフレーム間符号化したフレーム間符号化データを直交
変換し、上記第２の直交変換手段で、伝送すべきデジタ
ル映像信号をフレーム内符号化したフレーム内符号化デ
ータを直交変換した後、選択手段が、上記各直交変換手
段から供給される係数データに基づいて上記フレーム間
符号化データ又はフレーム内符号化データのいずれかを
選択して出力する。In the video signal encoding apparatus according to the present invention, the first orthogonal transform means orthogonally transforms inter-frame coded data obtained by inter-frame encoding a digital video signal to be transmitted, and performs the second orthogonal transform. After orthogonally transforming the intra-frame encoded data obtained by intra-encoding the digital video signal to be transmitted by the transforming unit, the selecting unit performs the inter-frame encoding based on the coefficient data supplied from each of the orthogonal transforming units. Either data or coded data within a frame is selected and output.

【００３４】[0034]

【実施の形態】以下、本発明の実施の形態について図面
を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００３５】本発明は、例えば図１に示すような構成の
映像信号符号化装置に適用される。The present invention is applied to, for example, a video signal encoding device having a configuration as shown in FIG.

【００３６】この図１に示す映像信号符号化装置は、例
えばテレビ電話の撮像部等からのアナログの入力映像信
号ＶＤが、入力端子１を介して前処理回路２に供給され
る。上記前処理回路２は、供給される上記アナログの入
力映像信号ＶＤに片フィールド落とし処理及び片フィー
ルドライン間引き処理等の前処理を施し、Ａ／Ｄ変換器
３に供給する。In the video signal encoding apparatus shown in FIG. 1, an analog input video signal VD from, for example, an imaging unit of a videophone is supplied to a preprocessing circuit 2 via an input terminal 1. The pre-processing circuit 2 performs pre-processing such as one-field dropping processing and one-field line thinning processing on the supplied analog input video signal VD, and supplies the same to the A / D converter 3.

【００３７】上記Ａ／Ｄ変換器３は、供給される上記ア
ナログの入力映像信号ＶＤを所定の周波数で１フレーム
毎にサンプリングすることによりデジタル化する。この
Ａ／Ｄ変換器３からは以下に説明するマクロブロック単
位の映像データが出力される。The A / D converter 3 digitizes the supplied analog input video signal VD by sampling it at a predetermined frequency for each frame. The A / D converter 3 outputs video data in macroblock units described below.

【００３８】すなわち、上記マクロブロックを単位の映
像データを生成するには、まず、上記１フレームの映像
データを図２（ａ）に示すように２個（水平方向に）×
６個（垂直方向に）のブロックグループＧＯＢに分割す
る。次に、上記ブロックグループＧＯＢの各ブロック
を、図２（ｂ）に示すように１１個（水平方向に）×３
個（垂直方向に）のマクロブロックに分割する。これに
より、上記マクロブロック毎の映像データ（以下、マク
ロブロックデータと言う。）を出力することができる。
なお、上記マクロブロックは、図２（ｃ）に示すように
１６画素×１６画素分の輝度データＹ00〜Ｙ11（それぞ
れ８×８画素分の輝度データからなる。）及び該輝度デ
ータＹ00〜Ｙ11の全画素データに対応する色データＣ
ｂ，Ｃｒからなっている。That is, in order to generate video data in units of the macroblock, first, the video data of one frame is divided into two (in the horizontal direction) as shown in FIG.
It is divided into six (in the vertical direction) block groups GOB. Next, each block of the block group GOB is divided into 11 (in the horizontal direction) × 3 as shown in FIG.
Divide into (vertically) macroblocks. As a result, video data for each macroblock (hereinafter, referred to as macroblock data) can be output.
As shown in FIG. 2C, the macroblock includes luminance data Y00 to Y11 of 16 × 16 pixels (each composed of luminance data of 8 × 8 pixels) and the luminance data Y00 to Y11. Color data C corresponding to all pixel data
b, Cr.

【００３９】上記現在フレームのマクロブロックデータ
は、動き補償部８を介して直接、減算器９に供給され
る。The macroblock data of the current frame is directly supplied to the subtractor 9 via the motion compensator 8.

【００４０】一方、上記マクロブロックデータは、所定
の基準値と比較される。この比較により求められた差分
は、フレーム内符号化データ（イントラデータ）として
第１の直交変換手段である第１の直交変換回路４に供給
される。On the other hand, the macroblock data is compared with a predetermined reference value. The difference obtained by this comparison is supplied as intra-frame encoded data (intra data) to a first orthogonal transformation circuit 4 as first orthogonal transformation means.

【００４１】上記第１の直交変換回路４は、例えばいわ
ゆるＤＣＴ（ディスクリートコサイン変換回路）でなっ
ており、供給されたイントラデータを直交変換して高能
率符号化し、これを変換符号化イントラデータとして伝
送ブロック設定回路１０に供給する。The first orthogonal transformation circuit 4 is, for example, a so-called DCT (Discrete Cosine Transformation Circuit). The supplied intra data is subjected to orthogonal transformation to perform high-efficiency coding, and this is used as transform-coded intra data. It is supplied to the transmission block setting circuit 10.

【００４２】上記伝送ブロック設定回路１０には、例え
ば所定レベルのスレッショルドレベルが設定されてお
り、このスレッショルドレベルに基づいて上記変換符号
化イントラデータの中から伝送する範囲を決定し、これ
を送信ブロックパターン化イントラデータとしてインタ
ー／イントラ選択回路１２に供給する。In the transmission block setting circuit 10, for example, a predetermined threshold level is set. Based on the threshold level, a transmission range is determined from the transform-coded intra data, and the transmission range is determined by the transmission block. The data is supplied to the inter / intra selection circuit 12 as patterned intra data.

【００４３】一方、上記動き補償部８は、動き補償回路
６及びループフィルタ７からなっている。このような、
構成を有する動き補償部８において、上記動き補償回路
６には、上記マクロブロックデータとは別に、後に説明
する予測前フレームメモリ２２から前フレームのデータ
を表す予測前フレームデータがループフィルタ７を介し
て供給される。上記動き補償回路６は、供給される上記
現在フレームのマクロブロックデータ及び上記予測前フ
レームデータから画像の動き分を検出するとともに、該
予測前フレームデータに検出した動き分の補償を施し予
測現フレームデータとして減算器９に供給する。なお、
上記ループフィルタ７は、表示画像の不具合を防止する
ためにかけられるものであり、例えば動き補償を行った
ときにオンとされる。On the other hand, the motion compensator 8 comprises a motion compensator 6 and a loop filter 7. like this,
In the motion compensating unit 8 having the configuration, the motion compensating circuit 6 receives, via the loop filter 7, pre-predicted frame data representing the data of the previous frame from the pre-predicted frame memory 22, which will be described later, separately from the macro block data. Supplied. The motion compensation circuit 6 detects a motion of an image from the supplied macroblock data of the current frame and the supplied frame data before prediction, and performs compensation for the detected motion on the frame data before prediction to perform prediction on the predicted current frame. The data is supplied to the subtractor 9 as data. In addition,
The loop filter 7 is applied to prevent a problem in a display image, and is turned on when, for example, performing motion compensation.

【００４４】上記減算器９は、供給された上記現在フレ
ームのマクロブロックデータから上記予測現フレームデ
ータを減算処理することにより、現在フレームのマクロ
ブロックデータと前フレームのマクロブロックデータと
の差分を検出したデータであるフレーム間符号化データ
（インターデータ）を生成し、これを第２の直交変換手
段である第２の直交変換回路５に供給する。The subtractor 9 subtracts the predicted current frame data from the supplied macroblock data of the current frame to detect a difference between the macroblock data of the current frame and the macroblock data of the previous frame. The inter-frame coded data (inter data) which is the obtained data is generated and supplied to the second orthogonal transformation circuit 5 as the second orthogonal transformation means.

【００４５】上記第２の直交変換回路５も上記第１の直
交変換回路４と同じく、例えばいわゆるＤＣＴ（ディス
クリートコサイン変換回路）でなっており、供給された
インターデータを直交変換して高能率符号化し、これを
変換符号化インターデータとして伝送ブロック設定回路
１１に供給する。The second orthogonal transform circuit 5, like the first orthogonal transform circuit 4, is, for example, a so-called DCT (discrete cosine transform circuit). This is supplied to the transmission block setting circuit 11 as transform encoded inter data.

【００４６】上記伝送ブロック設定回路１１には、例え
ば所定レベルのスレッショルドレベルが設定されてお
り、このスレッショルドレベルに基づいて上記変換符号
化インターデータの中から伝送する範囲を決定し、これ
を送信ブロックパターン化インターデータとしてインタ
ー／イントラ選択回路１２に供給する。In the transmission block setting circuit 11, for example, a threshold level of a predetermined level is set. Based on this threshold level, a transmission range is determined from the transform coding inter data, and this is determined by the transmission block. It is supplied to the inter / intra selection circuit 12 as patterned inter data.

【００４７】上記インター／イントラ選択回路１２は、
供給される上記送信ブロックパターン化イントラデータ
及び送信ブロックパターン化インターデータに対して以
下の式８〜式１０に示す式で演算を行う。The inter / intra selection circuit 12
The supplied transmission block patterned intra data and transmission block patterned inter data are operated by the following equations 8 to 10.

【００４８】[0048]

【数８】 (Equation 8)

【００４９】[0049]

【数９】 (Equation 9)

【００５０】[0050]

【数１０】 (Equation 10)

【００５１】すなわち、上記インター／イントラ選択回
路１２は、まず、上記式８に示す式で演算を行い上記マ
クロブロックで供給される送信ブロックパターン化イン
ターデータの０番目（マクロブロック内の一番最初の画
素データ）の画素データの平均（インター量子化画像デ
ータのＤＣ成分）を求め、これを当該マクロブロックで
供給される送信ブロックパターン化インターデータ全体
の輝度レベルとする。次に、上記インター／イントラ選
択回路１２は、上記式９に示す式で演算を行い上記マク
ロブロックで供給される送信ブロックパターン化インタ
ーデータの上記ＤＣ成分以外の成分であるＡＣ成分の絶
対値の累積加算値を求める。次に、上記インター／イン
トラ選択回路１２は、上記式１０に示す式で演算を行い
上記マクロブロックで供給される送信ブロックパターン
化イントラデータのＡＣ成分の絶対値の累積加算値を求
める。そして、上記式８〜式１０に示す式で求めた値を
もとにして図３のフローチャートに示すようなアルゴリ
ズムを実行する。That is, the inter / intra selection circuit 12 first calculates by the equation (8) and calculates the 0th (first in the macroblock) of the transmission block patterned interdata supplied in the macroblock. The average (the DC component of the inter-quantized image data) of the pixel data is calculated, and this is set as the luminance level of the entire transmission block patterned inter data supplied by the macro block. Next, the inter / intra selection circuit 12 performs an operation according to the above equation 9 to calculate the absolute value of the AC component that is a component other than the DC component of the transmission block patterned inter data supplied in the macro block. Find the cumulative addition value. Next, the inter / intra selection circuit 12 performs an operation using the expression shown in the above expression 10 to obtain a cumulative addition value of the absolute value of the AC component of the transmission block patterned intra data supplied in the macro block. Then, an algorithm as shown in the flowchart of FIG. 3 is executed based on the values obtained by the above equations 8 to 10.

【００５２】上記図３に示すフローチャートは、上記イ
ンター／イントラ選択回路１２が上記式８〜式１０に示
す演算を終了することによってスタートとなる。The flowchart shown in FIG. 3 is started when the inter / intra selection circuit 12 completes the calculations shown in the equations (8) to (10).

【００５３】次に、ステップ４０に進み、上記式８の式
で求めた送信ブロックパターン化インターデータのＤＣ
成分が、予め設定されているスレッショルドレベル（例
えば、２５６）以下か否かを判別し、ＹＥＳの場合はス
テップ４１に進み、ＮＯの場合はステップ４２に進む。
上記ステップ４０で送信ブロックパターン化インターデ
ータのＤＣ成分が、予め設定されているスレッショルド
レベル以下であると、伝送バッファメモリ１５等で無意
味なブロックと判断され駒落としされる可能性がある。
このため、上記ステップ４１で当該インター／イントラ
選択回路１２が強制的に送信ブロックパターン化インタ
ーデータを選択して出力し終了する。Then, the process proceeds to a step S 40, wherein the DC of the transmission block patterned inter data obtained by the equation (8) is used.
It is determined whether or not the component is equal to or lower than a preset threshold level (for example, 256). If YES, the process proceeds to a step 41, and if NO, the process proceeds to a step.
If the DC component of the transmission block patterned inter data is equal to or lower than the preset threshold level in step 40, the transmission buffer memory 15 or the like may determine that the block is meaningless and may drop frames.
Therefore, in step 41, the inter / intra selection circuit 12 forcibly selects and outputs the transmission block patterned inter data, and ends the processing.

【００５４】次に、上記ステップ４２では、上記式９で
演算して求めた送信ブロックパターン化インターデータ
のＡＣ成分の絶対値の累積加算値と、上記式１０で演算
して求めた送信ブロックパターン化イントラデータのＡ
Ｃ成分の絶対値の累積加算値とを比較し、該送信ブロッ
クパターン化インターデータのＡＣ成分の絶対値の累積
加算値が、該送信ブロックパターン化イントラデータの
ＡＣ成分の絶対値の累積加算値以下であるか否かを判別
し、ＹＥＳの場合はステップ４３に進み、ＮＯの場合は
ステップ４４に進む。Next, in step 42, the cumulative addition value of the absolute value of the AC component of the transmission block patterned inter data calculated by the above equation 9 and the transmission block pattern calculated by the above equation 10 are calculated. Intra data A
A comparison is made between the cumulative addition value of the absolute value of the C component and the cumulative addition value of the absolute value of the AC component of the transmission block-patterned inter data. It is determined whether or not it is below. If YES, the process proceeds to a step 43, and if NO, the process proceeds to a step 44.

【００５５】ここで、上記送信ブロックパターン化イン
ターデータのＡＣ成分の絶対値の累積加算値及び上記送
信ブロックパターン化イントラデータのＡＣ成分の絶対
値の累積加算値は、再変換符号化回路１４において、イ
ンター／イントラ選択回路１２からのデータを再変換符
号化した場合の符号量に略々対応する。このため、上記
ステップ４３では、上記送信ブロックパターン化インタ
ーデータのＡＣ成分の絶対値の累積加算値が、上記送信
ブロックパターン化イントラデータのＡＣ成分の絶対値
の累積加算値以上である場合に、当該インター／イント
ラ選択回路１２が送信ブロックパターン化イントラデー
タを選択して出力し終了する。逆に、上記ステップ４４
では、上記送信ブロックパターン化イントラデータのＡ
Ｃ成分の絶対値の累積加算値が、上記送信ブロックパタ
ーン化インターデータのＡＣ成分の絶対値の累積加算値
以上である場合に、当該インター／イントラ選択回路１
２が送信ブロックパターン化インターデータを選択して
出力し終了する。Here, the cumulative addition value of the absolute value of the AC component of the transmission block-patterned inter data and the cumulative addition value of the absolute value of the AC component of the transmission block-patterned intra data are calculated by the re-transform coding circuit 14. , Approximately corresponds to the code amount when the data from the inter / intra selection circuit 12 is re-transformed and coded. For this reason, in the above step 43, when the cumulative addition value of the absolute value of the AC component of the transmission block patterned inter data is equal to or larger than the cumulative addition value of the absolute value of the AC component of the transmission block patterned intra data, The inter / intra selection circuit 12 selects and outputs the transmission block patterned intra data and ends. Conversely, step 44
Then, A of the above transmission block patterned intra data
If the cumulative addition value of the absolute value of the C component is equal to or greater than the cumulative addition value of the absolute value of the AC component of the transmission block patterned inter data, the inter / intra selection circuit 1
2 selects and outputs the transmission block patterned inter data and ends.

【００５６】このような、上記インター／イントラ選択
回路１２におけるインター／イントラ判別を行わせるた
めのプログラムは、例えば、 となる。The program for performing the inter / intra discrimination in the inter / intra selection circuit 12 is, for example, as follows. Becomes

【００５７】このように、上記インターデータ及びイン
トラデータをそれぞれ別々に直交変換処理した後、上記
インター／イントラ選択回路１２で送信ブロックパター
ン化インターデータ又は送信ブロックパターン化イント
ラデータを選択して出力する構成をとることにより、送
信ブロックパターン化インターデータのＤＣ成分，送信
ブロックパターン化インターデータのＡＣ成分の絶対値
の累積加算値及び送信ブロックパターン化イントラデー
タのＡＣ成分の絶対値の累積加算値の３つの値を求める
だけでインター／イントラ判別を行うことができる。す
なわち、上記構成によりインター／イントラ選択回路１
２におけるインター／イントラ判別のための演算量を少
なくすることができる。As described above, after the above-mentioned inter data and intra data are respectively subjected to orthogonal transform processing, the inter / intra selection circuit 12 selects and outputs transmission block pattern inter data or transmission block pattern intra data. With this configuration, the cumulative sum of the absolute value of the DC component of the transmission block patterned inter data, the absolute value of the AC component of the transmission block patterned inter data, and the cumulative addition value of the absolute value of the AC component of the transmission block patterned intra data are calculated. Inter / intra discrimination can be performed only by obtaining three values. That is, the inter / intra selection circuit 1
2, the amount of calculation for inter / intra discrimination can be reduced.

【００５８】上記インター／イントラ選択回路１２によ
り選択された送信ブロックパターン化インターデータ又
は送信ブロックパターン化イントラデータは、量子化器
１３に供給される。The transmission block patterned inter data or transmission block patterned intra data selected by the inter / intra selection circuit 12 is supplied to a quantizer 13.

【００５９】上記量子化器１３は、供給される上記送信
ブロックパターン化イントラデータ又は送信ブロックパ
ターン化インターデータを、後に説明する伝送バッファ
メモリ１５からの残量データに応じた量子化ステップサ
イズで量子化し、それぞれイントラ量子化画像データ又
はインター量子化画像データとして出力する。このイン
トラ量子化画像データ又はインター量子化画像データ
は、再変換符号化回路１４に供給されるとともに、逆量
子化器１９に供給される。The quantizer 13 quantizes the supplied transmission block patterned intra data or transmission block patterned inter data with a quantization step size according to the remaining amount data from the transmission buffer memory 15 described later. And output as intra-quantized image data or inter-quantized image data, respectively. The intra-quantized image data or the inter-quantized image data is supplied to the re-transform coding circuit 14 and to the inverse quantizer 19.

【００６０】上記逆量子化器１９は、上記量子化器１３
から供給された上記送信ブロックパターン化インターデ
ータ又は送信ブロックパターン化イントラデータを逆量
子化し、これをそれぞれ逆量子化データとして逆直交変
換回路２０に供給する。上記逆直交変換回路２０は、供
給される逆量子化データに、上記第２の直交変換回路５
とは逆の直交変換を施し、これを逆直交変換データとし
てデコーダ２１に供給する。上記デコーダ２１は、供給
される逆直交変換データを復号化する。このデコーダ２
１により復号化されたデータは、現在フレームのインタ
ーデータと前フレームのインターデータとの差分を表す
データである符号化差分データとして予測前フレームメ
モリ２２に供給される。上記予測前フレームメモリ２２
にそれまで記憶されていた予測前フレームデータは、新
たに供給される上記符号化差分データにより修正演算さ
れる。上記予測前フレームメモリ２２は、上記修正演算
したデータを新たな予測前フレームデータとして記憶す
る。この予測前フレームメモリ２２に供給された予測前
フレームデータは、上記ループフィルタ７を介して動き
補償回路６により動き補償され減算器９に供給される。
上記減算器９は、上述のように上記現在フレームのマク
ロブロックデータから上記予測現フレームデータを減算
処理してインターデータを生成し、これを上記第２の直
交変換手段である第２の直交変換回路５に供給する。The inverse quantizer 19 is connected to the quantizer 13
Are dequantized, and supplied to the inverse orthogonal transform circuit 20 as dequantized data, respectively. The inverse orthogonal transform circuit 20 converts the supplied inverse quantized data into the second orthogonal transform circuit 5.
, And supplies the resulting data to the decoder 21 as inverse orthogonal transform data. The decoder 21 decodes the supplied inverse orthogonal transform data. This decoder 2
The data decoded by 1 is supplied to the pre-prediction frame memory 22 as encoded difference data which is data representing the difference between the inter data of the current frame and the inter data of the previous frame. The pre-prediction frame memory 22
The pre-prediction frame data stored so far is corrected by the newly supplied encoded difference data. The pre-prediction frame memory 22 stores the corrected data as new pre-prediction frame data. The pre-prediction frame data supplied to the pre-prediction frame memory 22 is motion-compensated by the motion compensation circuit 6 via the loop filter 7 and supplied to the subtracter 9.
The subtractor 9 subtracts the predicted current frame data from the macroblock data of the current frame to generate inter data as described above, and converts the inter data into a second orthogonal transform, which is the second orthogonal transform means. Supply to circuit 5.

【００６１】一方、上記再変換符号化回路１４は、可変
調符号化回路（いわゆる、ＶＬＣ）等でなっており、該
再変換符号化回路１４は、供給される量子化画像データ
を再度高能率符号化処理し、これを伝送画像データとし
て伝送バッファメモリ１５に供給する。On the other hand, the re-transform coding circuit 14 comprises a tunable coding circuit (so-called VLC) or the like. Encoding processing is performed, and this is supplied to the transmission buffer memory 15 as transmission image data.

【００６２】上記伝送バッファメモリ１５は、供給され
る上記伝送画像データを記憶するとともに、この記憶し
た伝送画像データを所定の伝送速度で読み出してマルチ
プレクサ１６に供給する。The transmission buffer memory 15 stores the supplied transmission image data, reads out the stored transmission image data at a predetermined transmission speed, and supplies the read transmission image data to the multiplexer 16.

【００６３】ここで、上記伝送バッファメモリ１５は、
記憶領域の残量を示す残量データを上記量子化器１３に
供給している。上記量子化器１３は、供給される上記残
量データに応じた量子化ステップで量子化を行うが、該
残量データにより上記伝送バッファメモリ１５の記憶領
域に余裕がないことを知ると、量子化動作を停止する。
これにより、駒落とし状態となるが、伝送バッファメモ
リ１５におけるオーバーフロー等が防止される。また、
データの直交変換後にインター／イントラ判別を行う構
成をとっているため、上記伝送バッファメモリ１５にお
けるオーバーフローを防止するために上記量子化器１３
のみを停止するように制御すればよい。このため、上記
オーバーフローを防止するための制御ポイントの集中化
を図ることができ、いわゆるコントローラビリティの向
上を図ることができる。Here, the transmission buffer memory 15
The remaining amount data indicating the remaining amount of the storage area is supplied to the quantizer 13. The quantizer 13 performs quantization in a quantization step according to the supplied remaining amount data. When the quantizer 13 knows that there is no room in the storage area of the transmission buffer memory 15 based on the remaining amount data, the quantization is performed. Stop the activation operation.
As a result, although a frame is dropped, overflow in the transmission buffer memory 15 is prevented. Also,
Since the inter / intra discrimination is performed after orthogonal transformation of data, the quantizer 13 is used to prevent overflow in the transmission buffer memory 15.
It is sufficient to control only the stop. Therefore, control points for preventing the overflow can be concentrated, and so-called controllability can be improved.

【００６４】上記マルチプレクサ１６は、上記伝送バッ
ファメモリ１５から供給される上記伝送画像データと、
音声データ発生装置１７から供給される音声データとを
合成し、この合成データを出力端子１８を介して出力す
る。上記出力端子１８を介して出力される上記合成デー
タは、伝送路を介して例えば図４に示すようなデコーダ
装置に供給される。The multiplexer 16 stores the transmission image data supplied from the transmission buffer memory 15 and
The audio data supplied from the audio data generator 17 is synthesized, and the synthesized data is output via the output terminal 18. The synthesized data output via the output terminal 18 is supplied to a decoder device as shown in FIG. 4 via a transmission path, for example.

【００６５】この図４において、上記図１に示す出力端
子１８及び伝送路を介して供給された合成データは、入
力端子２５を介してマルチプレクサ２６に供給される。
上記マルチプレクサ２６は、供給される合成データを伝
送画像データ及び音声データに分離し、該伝送画像デー
タを伝送バッファメモリ２７にまた音声データを音声受
信回路３５に供給する。上記音声受信回路３５は、供給
された音声データを復調し音声信号として例えばスピー
カ等に供給する。上記伝送バッファメモリ２７は、供給
された伝送画像データを一旦記憶し読み出し、この読み
出した伝送画像データを逆変換符号化回路２８に供給す
る。上記逆変換符号化回路２８は、供給される伝送画像
データに上記再変換符号化回路１４とは逆の変換符号化
処理を施すことにより、インター量子化画像データ又は
イントラ量子化画像データとし、これを逆量子化器２９
に供給する。上記逆量子化器２９は、供給されるインタ
ー量子化画像データ又はイントラ量子化画像データを逆
量子化することにより、変換符号化データとし、これを
逆直交変換回路３０に供給する。上記逆直交変換回路３
０は、供給される変換符号化データを逆直交変換するこ
とによりインターデータ又はイントラデータを生成し、
これをデコーダ回路３１に供給する。上記デコーダ回路
３１は、供給されるインターデータ又はイントラデータ
をデコード処理することにより映像データとし、これを
Ｄ／Ａ変換器３３に供給する。上記Ｄ／Ａ変換器３３
は、供給される映像データをアナログ化し、映像信号と
して出力する。このようにして、デコードされた映像信
号は出力端子３４を介して出力され、例えば液晶表示管
のようなモニタ装置等に供給される。これにより、上記
モニタ装置に伝送されてきた画像を表示することができ
る。In FIG. 4, the composite data supplied via the output terminal 18 and the transmission line shown in FIG. 1 is supplied to the multiplexer 26 via the input terminal 25.
The multiplexer 26 separates the supplied combined data into transmission image data and audio data, and supplies the transmission image data to the transmission buffer memory 27 and audio data to the audio receiving circuit 35. The audio receiving circuit 35 demodulates the supplied audio data and supplies it as an audio signal to, for example, a speaker. The transmission buffer memory 27 temporarily stores and reads the supplied transmission image data, and supplies the read transmission image data to the inverse transform coding circuit 28. The inverse transform coding circuit 28 subjects the supplied transmission image data to a transform coding process reverse to that performed by the retransform coding circuit 14, thereby obtaining inter-quantized image data or intra-quantized image data. To the inverse quantizer 29
To supply. The inverse quantizer 29 inversely quantizes the supplied inter-quantized image data or intra-quantized image data to obtain transformed encoded data, which is supplied to an inverse orthogonal transform circuit 30. The inverse orthogonal transform circuit 3
0 generates inter data or intra data by performing inverse orthogonal transform on the supplied transform encoded data,
This is supplied to the decoder circuit 31. The decoder circuit 31 decodes the supplied inter data or intra data into video data, and supplies the video data to the D / A converter 33. The D / A converter 33
Converts the supplied video data into an analog signal and outputs it as a video signal. The decoded video signal is output via the output terminal 34 and supplied to a monitor device such as a liquid crystal display tube. Thus, the image transmitted to the monitor device can be displayed.

【００６６】以上の説明から明らかなように、本発明に
係る映像信号符号化装置は、供給された映像信号をイン
ターデータ及びイントラデータ別々に直交変換した後、
上記インター／イントラ選択回路１２において何れかを
選択して出力するような構成をとることにより、該イン
ター／イントラ選択回路１２において行うインター／イ
ントラ判別のための演算量を少なくすることができ、該
インター／イントラ判別のための演算を行う演算回路等
を少なくすることができる。このため、上記演算回路等
の設置面積を縮小することができ、当該映像信号符号化
装置自体のハードウェアを小型化及びコストダウンを図
ることができる。As is clear from the above description, the video signal encoding apparatus according to the present invention performs orthogonal transform on the supplied video signal separately for inter data and intra data,
By adopting a configuration in which any one of the inter / intra selection circuits 12 is selected and output, the amount of calculation for the inter / intra discrimination performed in the inter / intra selection circuit 12 can be reduced. It is possible to reduce the number of arithmetic circuits and the like for performing calculations for inter / intra discrimination. Therefore, the installation area of the arithmetic circuit and the like can be reduced, and the hardware of the video signal encoding device itself can be reduced in size and cost.

【００６７】また、上記回路構成により、上記伝送バッ
ファメモリ１５のオーバーフローの防止を図るために、
上記量子化器１３のみを停止するように制御すればよ
く、該伝送バッファメモリ１５のオーバーフローを防止
するための制御ポイントの集中化を図ることができ、い
わゆるコントローラビリティの向上を図ることができ
る。In order to prevent the transmission buffer memory 15 from overflowing by the above circuit configuration,
Control may be performed so that only the quantizer 13 is stopped, and control points for preventing overflow of the transmission buffer memory 15 can be concentrated, so-called controllability can be improved.

【００６８】[0068]

【発明の効果】本発明に係る映像信号符号化装置は、上
記第１の直交変換手段で、伝送すべきデジタル映像信号
をフレーム間符号化したフレーム間符号化データを直交
変換し、上記第２の直交変換手段で、伝送すべきデジタ
ル映像信号をフレーム内符号化したフレーム内符号化デ
ータを直交変換した後、選択手段が、上記各直交変換手
段から供給される係数データに基づいて上記フレーム間
符号化データ又はフレーム内符号化データのいずれかを
選択して出力する構成をとることにより、インター／イ
ントラ判別のための演算量を少なくすることができる。
このため、上記インター／イントラ判別のための演算回
路等の設置面積を縮小することができ、当該映像信号符
号化装置自体のハードウェアの小型化及びコストダウン
を図ることができる。According to the video signal encoding apparatus of the present invention, the first orthogonal transform means orthogonally transforms the inter-frame coded data obtained by inter-frame coding the digital video signal to be transmitted. After orthogonally transforming the intra-frame coded data obtained by intra-coding the digital video signal to be transmitted by the orthogonal transform means, the selecting means performs the inter-frame coding based on the coefficient data supplied from the orthogonal transform means. By adopting a configuration in which either encoded data or intra-frame encoded data is selected and output, the amount of calculation for inter / intra discrimination can be reduced.
Therefore, it is possible to reduce the installation area of the arithmetic circuit and the like for the inter / intra discrimination, and to reduce the size and cost of the hardware of the video signal encoding apparatus itself.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る映像信号符号化装置の機能的なブ
ロック図である。FIG. 1 is a functional block diagram of a video signal encoding device according to the present invention.

【図２】マクロブロックの生成の仕方を説明するための
模式図である。FIG. 2 is a schematic diagram for explaining a method of generating a macroblock.

【図３】本発明に係る映像信号符号化装置のインター／
イントラ判別のための判別動作を説明するためのフロー
チャートである。FIG. 3 is a block diagram of an image signal encoding apparatus according to the present invention;
5 is a flowchart illustrating a determination operation for intra determination.

【図４】本発明に係る映像信号符号化装置で高能率符号
化された映像データを複合化するためのデコーダ装置の
一例を示すブロック図である。FIG. 4 is a block diagram showing an example of a decoder device for decoding video data encoded at high efficiency by the video signal encoding device according to the present invention.

【図５】本発明に係る映像信号符号化装置のインターデ
ータ及びイントラデータを説明するための模式図であ
る。FIG. 5 is a schematic diagram for explaining inter data and intra data of the video signal encoding device according to the present invention.

【図６】従来の映像信号符号化装置の機能的なブロック
図である。FIG. 6 is a functional block diagram of a conventional video signal encoding device.

【図７】従来の映像信号符号化装置のインター／イント
ラ判別を説明するための模式図である。FIG. 7 is a schematic diagram for explaining inter / intra discrimination of a conventional video signal encoding device.

【符号の説明】[Explanation of symbols]

２ 前処理回路、３ Ａ／Ｄ変換器、４ 第１の直交変
換回路、５ 第２の直交変換回路、６ 動き補償回路、
７ ループフィルタ、８ 動き補償部、９ 減算器、１
０，１１ 伝送ブロック設定回路、１２ インター／イ
ントラ選択回路、１３ 量子化器、１４ 再変換符号化
回路、１５ 伝送バッファメモリ、１６マルチプレク
サ、１７ 音声データ発生回路、１９ 逆量子化器、２
０ 逆直交変換回路、２１ デコーダ回路、２２ 予測
前フレームメモリ2 pre-processing circuit, 3 A / D converter, 4 first orthogonal transformation circuit, 5 second orthogonal transformation circuit, 6 motion compensation circuit,
7 loop filter, 8 motion compensator, 9 subtractor, 1
0, 11 transmission block setting circuit, 12 inter / intra selection circuit, 13 quantizer, 14 re-transform coding circuit, 15 transmission buffer memory, 16 multiplexer, 17 audio data generation circuit, 19 inverse quantizer, 2
0 inverse orthogonal transform circuit, 21 decoder circuit, 22 frame memory before prediction

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成１２年４月１８日（２０００．４．１
８）[Submission date] April 18, 2000 (2004.1.
8)

【手続補正１】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 符号化装置及び符号化方法Patent application title: Encoding device and encoding method

【手続補正２】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正３】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】０００１[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【０００１】[0001]

【発明の属する技術分野】本発明は、映像信号を圧縮し
て伝送するための符号化装置及び符号化方法に関する。The present invention relates to an encoding apparatus and an encoding method for compressing and transmitting a video signal.

【従来の技術】[Prior art]

【手続補正４】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００３１[Correction target item name] 0031

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【００３１】本発明は上述の課題に鑑みてなされたもの
であり、映像データをインターデータとして出力するか
イントラデータとして出力するかを判別するための演算
量を低減させることができ、コストダウンを図り、ま
た、上記オーバーフロー等の防止のための制御ポイント
を集中させ、確実な制御を行うことができるような符号
化装置及び符号化方法の提供を目的とする。The present invention has been made in view of the above problems, and can reduce the amount of calculation for determining whether to output video data as inter data or intra data, thereby reducing cost. It is another object of the present invention to provide an encoding device and an encoding method capable of concentrating control points for preventing the overflow and the like and performing reliable control.

【手続補正５】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００３２[Correction target item name] 0032

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【００３２】[0032]

【課題を解決するための手段】本発明は、デジタル映像
信号を符号化するための符号化装置において、上記デジ
タル映像信号に対してマクロブロック単位で符号化プロ
セスを施す符号化手段と、上記マクロブロック毎に直交
変換を施す直交変換手段と、上記直交変換手段によって
直交変換されたデータの交流成分に基づいて、上記マク
ロブロック単位で、上記符号化手段における符号化プロ
セスをコントロールする制御手段とを備えることを特徴
とする。According to the present invention, there is provided an encoding apparatus for encoding a digital video signal, comprising: encoding means for performing an encoding process on the digital video signal in macroblock units; Orthogonal transform means for performing orthogonal transform for each block, and control means for controlling an encoding process in the encoding means on a macroblock basis based on an AC component of data orthogonally transformed by the orthogonal transform means. It is characterized by having.

【手続補正６】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００３３[Correction target item name] 0033

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【００３３】また、本発明は、デジタル映像信号を符号
化するための符号化方法において、上記デジタル映像信
号に対してマクロブロック単位で符号化プロセスを施す
符号化ステップと、上記マクロブロック毎に直交変換を
施す直交変換ステップと、上記直交変換ステップにおい
て直交変換されたデータの交流成分に基づいて、上記マ
クロブロック単位で、上記符号化ステップにおける符号
化プロセスをコントロールするステップとからなること
を特徴とする。According to the present invention, there is provided an encoding method for encoding a digital video signal, comprising: an encoding step of performing an encoding process on the digital video signal in macroblock units; An orthogonal transformation step of performing a transformation, and a step of controlling an encoding process in the encoding step, on a macroblock basis, based on an AC component of data orthogonally transformed in the orthogonal transformation step. I do.

【手続補正７】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００６８[Correction target item name]

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【００６８】本発明では、デジタル映像信号に対してマ
クロブロック単位で符号化プロセスを施し、上記マクロ
ブロック毎に直交変換を施し、上記直交変換されたデー
タの交流成分に基づいて、上記マクロブロック単位で符
号化プロセスを確実にコントロールすることができる。In the present invention, the digital video signal is subjected to an encoding process in units of macroblocks, an orthogonal transform is performed for each macroblock, and the macroblock unit is converted based on the AC component of the orthogonally transformed data. Can reliably control the encoding process.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 伝送すべきデジタル映像信号をフレーム
内符号化して出力するフレーム内符号化手段と、 伝送すべきデジタル映像信号をフレーム間符号化して出
力するフレーム間符号化手段と、 上記フレーム内符号化手段からのフレーム内符号化デー
タを直交変換する第１の直交変換手段と、 上記フレーム間符号化手段からのフレーム間符号化デー
タを直交変換する第２の直交変換手段と、 上記第１の直交変換手段及び第２の直交変換手段からの
係数データに基づいて、上記フレーム内符号化データ又
はフレーム間符号化データのいずれかを選択して出力す
る選択手段とを有することを特徴とする映像信号符号化
装置。1. Intra-frame encoding means for intra-coding a digital video signal to be transmitted and outputting it, inter-frame encoding means for inter-coding a digital video signal to be transmitted and outputting the same, A first orthogonal transform unit for orthogonally transforming the intra-frame encoded data from the encoding unit; a second orthogonal transform unit for orthogonally transforming the inter-frame encoded data from the inter-frame encoding unit; And selecting means for selecting and outputting either the intra-frame coded data or the inter-frame coded data based on the coefficient data from the orthogonal transform means and the second orthogonal transform means. Video signal encoding device.