JP2000341095A - コンパレータ回路 - Google Patents
コンパレータ回路Info
- Publication number
- JP2000341095A JP2000341095A JP11147372A JP14737299A JP2000341095A JP 2000341095 A JP2000341095 A JP 2000341095A JP 11147372 A JP11147372 A JP 11147372A JP 14737299 A JP14737299 A JP 14737299A JP 2000341095 A JP2000341095 A JP 2000341095A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- comparator
- input terminal
- dividing resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 フローティング電源を用いることなく、信号
供給源とコンパレータとのグラウンド電位差等のコモン
モードノイズの影響を縮減し、該グラウンド電位差やそ
の他のコモンモードノイズが大きくとも適正な比較動作
を可能とする。 【解決手段】 コンパレータＣＰは、電源電圧＋Ｖｃｃ
及び−Ｖｃｃの電源により動作し、入力端Ｔ１及びＴ２
間の電圧を比較して、両者の大小関係に応じた出力を出
力端Ｔoutに発生する。入力端子Ｌ１と入力端Ｔ１との
間に分圧抵抗Ｒ１を挿入し、該分圧抵抗Ｒ１と入力端Ｔ
１との接続点とグラウンド電位ＧＮＤとの間に分圧抵抗
Ｒ２を挿入する。入力端子Ｌ２と入力端Ｔ２との間に分
圧抵抗Ｒ１′を挿入し、該分圧抵抗Ｒ１′と入力端Ｔ２
との接続点とグラウンド電位ＧＮＤとの間に分圧抵抗Ｒ
２′を挿入する。入力端子Ｌ１とＬ２との間にインピー
ダンスマッチング用抵抗Ｚを挿入する。
供給源とコンパレータとのグラウンド電位差等のコモン
モードノイズの影響を縮減し、該グラウンド電位差やそ
の他のコモンモードノイズが大きくとも適正な比較動作
を可能とする。 【解決手段】 コンパレータＣＰは、電源電圧＋Ｖｃｃ
及び−Ｖｃｃの電源により動作し、入力端Ｔ１及びＴ２
間の電圧を比較して、両者の大小関係に応じた出力を出
力端Ｔoutに発生する。入力端子Ｌ１と入力端Ｔ１との
間に分圧抵抗Ｒ１を挿入し、該分圧抵抗Ｒ１と入力端Ｔ
１との接続点とグラウンド電位ＧＮＤとの間に分圧抵抗
Ｒ２を挿入する。入力端子Ｌ２と入力端Ｔ２との間に分
圧抵抗Ｒ１′を挿入し、該分圧抵抗Ｒ１′と入力端Ｔ２
との接続点とグラウンド電位ＧＮＤとの間に分圧抵抗Ｒ
２′を挿入する。入力端子Ｌ１とＬ２との間にインピー
ダンスマッチング用抵抗Ｚを挿入する。
Description
【０００１】
【発明の属する技術分野】この発明は、入力信号の電圧
を比較する電圧比較型のコンパレータを用いるコンパレ
ータ回路に係り、特にディジタル通信系の信号弁別に好
適なコンパレータ回路に関する。
を比較する電圧比較型のコンパレータを用いるコンパレ
ータ回路に係り、特にディジタル通信系の信号弁別に好
適なコンパレータ回路に関する。
【０００２】
【従来の技術】コンピュータのオンラインシステムに用
いられるプロトコルの一種であるＨＤＬＣ（High level
DataLink Control）のレシーバ回路、又はいわゆる４
線式通信路（４Ｗ：4 wire channel）のレシーバ回路等
においては、ディジタル信号等の信号電圧を参照電圧と
比較して信号弁別を行うために電圧比較型のコンパレー
タが用いられる。この種の電圧比較型のコンパレータ
は、入力端に与えられる入力信号電圧が、当該コンパレ
ータに供給される電源電圧の範囲内でなければ、正常に
動作することができない。
いられるプロトコルの一種であるＨＤＬＣ（High level
DataLink Control）のレシーバ回路、又はいわゆる４
線式通信路（４Ｗ：4 wire channel）のレシーバ回路等
においては、ディジタル信号等の信号電圧を参照電圧と
比較して信号弁別を行うために電圧比較型のコンパレー
タが用いられる。この種の電圧比較型のコンパレータ
は、入力端に与えられる入力信号電圧が、当該コンパレ
ータに供給される電源電圧の範囲内でなければ、正常に
動作することができない。
【０００３】
【発明が解決しようとする課題】上述したレシーバ回路
等のように、コンパレータが他の装置と接続される場合
には、他の装置と該レシーバ回路との共通電位すなわち
グラウンド電位（地電位）差等に基づくコモンモードノ
イズに該コンパレータの動作が影響され易い。例えば、
グラウンド電位差が大きいと、大きなコモンモードノイ
ズとしてコンパレータに作用し、入力信号電圧が当該コ
ンパレータに供給される電源電圧の範囲外に達してしま
うことがある。
等のように、コンパレータが他の装置と接続される場合
には、他の装置と該レシーバ回路との共通電位すなわち
グラウンド電位（地電位）差等に基づくコモンモードノ
イズに該コンパレータの動作が影響され易い。例えば、
グラウンド電位差が大きいと、大きなコモンモードノイ
ズとしてコンパレータに作用し、入力信号電圧が当該コ
ンパレータに供給される電源電圧の範囲外に達してしま
うことがある。
【０００４】このように入力信号電圧が、コンパレータ
の電源の正側電源電圧を超えてしまったり、負側電源電
圧未満となったりしてしまうと、コンパレータは、正常
な電圧比較動作をすることができなくなってしまう。し
たがって、入力信号電圧がコンパレータに供給される電
源電圧の範囲外に達してしまうと、コンパレータにおけ
る電圧比較は正常に動作しなくなり、当該コンパレータ
をレシーバ回路等に用いている場合には、正常な通信を
行うことができなくなる。
の電源の正側電源電圧を超えてしまったり、負側電源電
圧未満となったりしてしまうと、コンパレータは、正常
な電圧比較動作をすることができなくなってしまう。し
たがって、入力信号電圧がコンパレータに供給される電
源電圧の範囲外に達してしまうと、コンパレータにおけ
る電圧比較は正常に動作しなくなり、当該コンパレータ
をレシーバ回路等に用いている場合には、正常な通信を
行うことができなくなる。
【０００５】このような問題に対処するため、一般的に
はレシーバ回路等の電源部としてフローティング電源を
用いるなどしているが、回路構成が複雑・大規模化する
とともに、該レシーバ回路等を含む装置の製造コスト上
昇の要因となっている。
はレシーバ回路等の電源部としてフローティング電源を
用いるなどしているが、回路構成が複雑・大規模化する
とともに、該レシーバ回路等を含む装置の製造コスト上
昇の要因となっている。
【０００６】この発明は、上述した事情に鑑みてなされ
たもので、フローティング電源を用いることなく、信号
供給源とコンパレータとのグラウンド電位差等のコモン
モードノイズの影響を縮減し、該グラウンド電位差やそ
の他のコモンモードノイズが大きくとも適正な比較動作
を可能とするコンパレータ回路を提供することを目的と
する。
たもので、フローティング電源を用いることなく、信号
供給源とコンパレータとのグラウンド電位差等のコモン
モードノイズの影響を縮減し、該グラウンド電位差やそ
の他のコモンモードノイズが大きくとも適正な比較動作
を可能とするコンパレータ回路を提供することを目的と
する。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点によるコンパレータ回路は、
入力電圧を比較するコンパレータと、前記コンパレータ
の入力部に設けられ、コモンモードの入力電圧成分を分
圧する分圧手段を有する入力回路と、を具備する。
め、この発明の第１の観点によるコンパレータ回路は、
入力電圧を比較するコンパレータと、前記コンパレータ
の入力部に設けられ、コモンモードの入力電圧成分を分
圧する分圧手段を有する入力回路と、を具備する。
【０００８】前記入力回路の前記分圧手段は、コモンモ
ード入力電圧を抵抗分圧する分圧抵抗を含んでいてもよ
い。
ード入力電圧を抵抗分圧する分圧抵抗を含んでいてもよ
い。
【０００９】この発明の第２の観点によるコンパレータ
回路は、第１及び第２の入力端を有し、前記第１の入力
端の入力電圧と前記第２の入力端の入力電圧とを比較す
るコンパレータと、第１の信号入力を前記コンパレータ
の第１の入力端に結合する第１の分圧抵抗と、前記第１
の分圧抵抗と前記コンパレータの第１の入力端との接続
点と共通電位点との間に結合される第２の分圧抵抗と、
前記第１の信号入力と比較すべき第２の信号入力を前記
コンパレータの第２の入力端に結合する第３の分圧抵抗
と、前記第３の分圧抵抗と前記コンパレータの第２の入
力端との接続点と共通電位点との間に結合される第４の
分圧抵抗と、を具備する。
回路は、第１及び第２の入力端を有し、前記第１の入力
端の入力電圧と前記第２の入力端の入力電圧とを比較す
るコンパレータと、第１の信号入力を前記コンパレータ
の第１の入力端に結合する第１の分圧抵抗と、前記第１
の分圧抵抗と前記コンパレータの第１の入力端との接続
点と共通電位点との間に結合される第２の分圧抵抗と、
前記第１の信号入力と比較すべき第２の信号入力を前記
コンパレータの第２の入力端に結合する第３の分圧抵抗
と、前記第３の分圧抵抗と前記コンパレータの第２の入
力端との接続点と共通電位点との間に結合される第４の
分圧抵抗と、を具備する。
【００１０】この発明の第３の観点によるコンパレータ
回路は、第１及び第２の入力端を有し、前記第１の入力
端の入力電圧と前記第２の入力端の入力電圧とを比較す
るコンパレータと、反転および非反転入力端を有し、前
記非反転入力端を基準電位点に接続するとともに、前記
非反転入力端の入力電位から前記反転入力端の電位を差
し引いた差電圧を増幅して出力する演算増幅器と、第１
の信号入力を前記コンパレータの第１の入力端に結合す
る第１の分圧抵抗と、前記第１の分圧抵抗と前記コンパ
レータの第１の入力端との接続点と前記演算増幅器の出
力端との間に結合される第２の分圧抵抗と、前記第１の
信号入力と比較すべき第２の信号入力を前記コンパレー
タの第２の入力端に結合する第３の分圧抵抗と、前記第
３の分圧抵抗と前記コンパレータの第２の入力端との接
続点と前記演算増幅器の出力端との間に結合される第４
の分圧抵抗と、前記第１の分圧抵抗と前記第２の分圧抵
抗との接続点と前記演算増幅器の反転入力端との間に結
合される第１の電位検出抵抗と、前記第３の分圧抵抗と
前記第４の分圧抵抗との接続点と前記演算増幅器の反転
入力端との間に結合される第２の電位検出抵抗と、を具
備する。
回路は、第１及び第２の入力端を有し、前記第１の入力
端の入力電圧と前記第２の入力端の入力電圧とを比較す
るコンパレータと、反転および非反転入力端を有し、前
記非反転入力端を基準電位点に接続するとともに、前記
非反転入力端の入力電位から前記反転入力端の電位を差
し引いた差電圧を増幅して出力する演算増幅器と、第１
の信号入力を前記コンパレータの第１の入力端に結合す
る第１の分圧抵抗と、前記第１の分圧抵抗と前記コンパ
レータの第１の入力端との接続点と前記演算増幅器の出
力端との間に結合される第２の分圧抵抗と、前記第１の
信号入力と比較すべき第２の信号入力を前記コンパレー
タの第２の入力端に結合する第３の分圧抵抗と、前記第
３の分圧抵抗と前記コンパレータの第２の入力端との接
続点と前記演算増幅器の出力端との間に結合される第４
の分圧抵抗と、前記第１の分圧抵抗と前記第２の分圧抵
抗との接続点と前記演算増幅器の反転入力端との間に結
合される第１の電位検出抵抗と、前記第３の分圧抵抗と
前記第４の分圧抵抗との接続点と前記演算増幅器の反転
入力端との間に結合される第２の電位検出抵抗と、を具
備する。
【００１１】前記第１の信号入力と前記第１の分圧抵抗
との接続点と、前記第２の信号入力と前記第３の分圧抵
抗との接続点との間に挿入され、前記第１の信号入力と
前記第２の信号入力とのインピーダンスのマッチングを
とるための終端抵抗を、さらに含んでいてもよい。
との接続点と、前記第２の信号入力と前記第３の分圧抵
抗との接続点との間に挿入され、前記第１の信号入力と
前記第２の信号入力とのインピーダンスのマッチングを
とるための終端抵抗を、さらに含んでいてもよい。
【００１２】この発明に係るコンパレータ回路は、入力
電圧を比較するコンパレータの入力部にコモンモードの
入力電圧成分を分圧する分圧手段を設ける。このコンパ
レータ回路では、コモンモードの入力信号成分が分圧手
段により分圧されるため、実質的に入力信号に対する当
該コンパレータ回路のコモンモードの許容電圧範囲が拡
がり、コモンモードノイズの影響を縮減し、グラウンド
電位差やその他のコモンモードノイズが大きくとも適正
な比較動作が行われ、フローティング電源を用いる必要
がない。
電圧を比較するコンパレータの入力部にコモンモードの
入力電圧成分を分圧する分圧手段を設ける。このコンパ
レータ回路では、コモンモードの入力信号成分が分圧手
段により分圧されるため、実質的に入力信号に対する当
該コンパレータ回路のコモンモードの許容電圧範囲が拡
がり、コモンモードノイズの影響を縮減し、グラウンド
電位差やその他のコモンモードノイズが大きくとも適正
な比較動作が行われ、フローティング電源を用いる必要
がない。
【００１３】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態に係るコンパレータ回路を説明する。
の実施の形態に係るコンパレータ回路を説明する。
【００１４】図１は、この発明の第１の実施の形態に係
るコンパレータ回路の構成を模式的に示している。
るコンパレータ回路の構成を模式的に示している。
【００１５】図１に示すコンパレータ回路は、コンパレ
ータＣＰ、第１の分圧抵抗Ｒ１（抵抗値もＲ１とす
る）、第２の分圧抵抗Ｒ２（抵抗値もＲ２とする）、第
３の分圧抵抗Ｒ１′（抵抗値もＲ１′とする）、第４の
分圧抵抗Ｒ２′（抵抗値もＲ２′とする）及びインピー
ダンスマッチング用抵抗Ｚを備えている。
ータＣＰ、第１の分圧抵抗Ｒ１（抵抗値もＲ１とす
る）、第２の分圧抵抗Ｒ２（抵抗値もＲ２とする）、第
３の分圧抵抗Ｒ１′（抵抗値もＲ１′とする）、第４の
分圧抵抗Ｒ２′（抵抗値もＲ２′とする）及びインピー
ダンスマッチング用抵抗Ｚを備えている。
【００１６】コンパレータＣＰは、電源電圧＋Ｖｃｃ及
び−Ｖｃｃの電源により動作し、第１及び第２の入力端
Ｔ１及びＴ２間の電圧を比較して、両者の大小関係に応
じた出力を出力端Ｔoutに発生する。例えば、第１の入
力端Ｔ１の電圧−第２の入力端Ｔ２の電圧の電圧差が正
の場合には出力端Ｔoutの電圧が“Ｈ（ハイレベル）”
となり、該電圧差が負の場合には出力端Ｔoutの電圧が
“Ｌ（ローレベル）”となる。出力端Ｔoutの電圧が出
力端子Ｌoutに導出されこのコンパレータ回路の出力と
なる。
び−Ｖｃｃの電源により動作し、第１及び第２の入力端
Ｔ１及びＴ２間の電圧を比較して、両者の大小関係に応
じた出力を出力端Ｔoutに発生する。例えば、第１の入
力端Ｔ１の電圧−第２の入力端Ｔ２の電圧の電圧差が正
の場合には出力端Ｔoutの電圧が“Ｈ（ハイレベル）”
となり、該電圧差が負の場合には出力端Ｔoutの電圧が
“Ｌ（ローレベル）”となる。出力端Ｔoutの電圧が出
力端子Ｌoutに導出されこのコンパレータ回路の出力と
なる。
【００１７】このような、コンパレータＣＰは、一般的
に正帰還を施してオン／オフのスイッチングを動作する
ようにした演算増幅器（オペアンプ）により構成され
る。従来は、このコンパレータＣＰが単体で用いられて
いたため、第１及び第２の入力端Ｔ１及びＴ２に入力信
号電圧がそのまま与えられていた。
に正帰還を施してオン／オフのスイッチングを動作する
ようにした演算増幅器（オペアンプ）により構成され
る。従来は、このコンパレータＣＰが単体で用いられて
いたため、第１及び第２の入力端Ｔ１及びＴ２に入力信
号電圧がそのまま与えられていた。
【００１８】当該コンパレータ回路の第１の入力端子Ｌ
１とコンパレータＣＰの第１の入力端Ｔ１との間に第１
の分圧抵抗Ｒ１が挿入され、該第１の分圧抵抗Ｒ１とコ
ンパレータＣＰの第１の入力端Ｔ１との接続点と０Ｖの
共通電位すなわちグラウンド電位ＧＮＤとの間に第２の
分圧抵抗Ｒ２が挿入される。同様に、第２の入力端子Ｌ
２とコンパレータＣＰの第２の入力端Ｔ２との間に第３
の分圧抵抗Ｒ１′が挿入され、該第３の分圧抵抗Ｒ１′
とコンパレータＣＰの第２の入力端Ｔ２との接続点とグ
ラウンド電位ＧＮＤとの間に第４の分圧抵抗Ｒ２′が挿
入される。
１とコンパレータＣＰの第１の入力端Ｔ１との間に第１
の分圧抵抗Ｒ１が挿入され、該第１の分圧抵抗Ｒ１とコ
ンパレータＣＰの第１の入力端Ｔ１との接続点と０Ｖの
共通電位すなわちグラウンド電位ＧＮＤとの間に第２の
分圧抵抗Ｒ２が挿入される。同様に、第２の入力端子Ｌ
２とコンパレータＣＰの第２の入力端Ｔ２との間に第３
の分圧抵抗Ｒ１′が挿入され、該第３の分圧抵抗Ｒ１′
とコンパレータＣＰの第２の入力端Ｔ２との接続点とグ
ラウンド電位ＧＮＤとの間に第４の分圧抵抗Ｒ２′が挿
入される。
【００１９】さらに該コンパレータ回路の第１の入力端
子Ｌ１と第２の入力端子Ｌ２との間に入力信号回線のイ
ンピーダンスマッチングをとるためのインピーダンスマ
ッチング用抵抗Ｚを挿入する。
子Ｌ１と第２の入力端子Ｌ２との間に入力信号回線のイ
ンピーダンスマッチングをとるためのインピーダンスマ
ッチング用抵抗Ｚを挿入する。
【００２０】次に、以上のように構成されるコンパレー
タ回路の機能及び動作について詳細に説明する。
タ回路の機能及び動作について詳細に説明する。
【００２１】コンパレータ回路の第１及び第２の入力端
子Ｌ１及びＬ２にはそれぞれ入力信号回線からの電圧信
号からなる入力信号が供給され、第１の入力端子Ｌ１の
電圧−第２の入力端子Ｌ２の電圧の電圧差に基づく比較
出力を出力端子Ｌoutから出力する。
子Ｌ１及びＬ２にはそれぞれ入力信号回線からの電圧信
号からなる入力信号が供給され、第１の入力端子Ｌ１の
電圧−第２の入力端子Ｌ２の電圧の電圧差に基づく比較
出力を出力端子Ｌoutから出力する。
【００２２】インピーダンスマッチング用抵抗Ｚは、第
１及び第２の入力端子Ｌ１及びＬ２に入力信号を供給す
る入力回線を終端し、インピーダンスマッチングをと
る。
１及び第２の入力端子Ｌ１及びＬ２に入力信号を供給す
る入力回線を終端し、インピーダンスマッチングをと
る。
【００２３】第１の入力端子Ｌ１とグラウンド電位ＧＮ
Ｄとの間の電位差として与えられるコモンモードの入力
信号電圧は、第１及び第２の分圧抵抗Ｒ１及びＲ２で分
圧され、Ｒ２／（Ｒ１＋Ｒ２）がコンパレータＣＰの第
１の入力端Ｔ１に与えられる。第２の入力端子Ｌ２とグ
ラウンド電位ＧＮＤとの間の電位差として与えられるコ
モンモードの入力信号電圧は、第３及び第４の分圧抵抗
Ｒ１′及びＲ２′で分圧され、Ｒ２′／（Ｒ１′＋Ｒ
２′）がコンパレータＣＰの第２の入力端Ｔ２に与えら
れる。
Ｄとの間の電位差として与えられるコモンモードの入力
信号電圧は、第１及び第２の分圧抵抗Ｒ１及びＲ２で分
圧され、Ｒ２／（Ｒ１＋Ｒ２）がコンパレータＣＰの第
１の入力端Ｔ１に与えられる。第２の入力端子Ｌ２とグ
ラウンド電位ＧＮＤとの間の電位差として与えられるコ
モンモードの入力信号電圧は、第３及び第４の分圧抵抗
Ｒ１′及びＲ２′で分圧され、Ｒ２′／（Ｒ１′＋Ｒ
２′）がコンパレータＣＰの第２の入力端Ｔ２に与えら
れる。
【００２４】この場合、第１の入力端子Ｌ１側と第２の
入力端子Ｌ２側との分圧比を等しくするため、分圧抵抗
Ｒ１、Ｒ２、Ｒ１′及びＲ２′の抵抗値をそれぞれＲ１
＝Ｒ１′及びＲ２＝Ｒ２′としておく。なお、第１の入
力端子Ｌ１側と第２の入力端子Ｌ２側との分圧比を等し
くしなくともよい場合には、各分圧抵抗Ｒ１、Ｒ２、Ｒ
１′及びＲ２′の抵抗値を、所望に応じた適正なる値に
設定すればよい。
入力端子Ｌ２側との分圧比を等しくするため、分圧抵抗
Ｒ１、Ｒ２、Ｒ１′及びＲ２′の抵抗値をそれぞれＲ１
＝Ｒ１′及びＲ２＝Ｒ２′としておく。なお、第１の入
力端子Ｌ１側と第２の入力端子Ｌ２側との分圧比を等し
くしなくともよい場合には、各分圧抵抗Ｒ１、Ｒ２、Ｒ
１′及びＲ２′の抵抗値を、所望に応じた適正なる値に
設定すればよい。
【００２５】このとき、コンパレータＣＰに対するノー
マルモードの入力信号電圧、すなわちコンパレータＣＰ
の第１及び第２の入力端Ｔ１及びＴ２間の電位差、も上
述した分圧により、Ｒ２／（Ｒ１＋Ｒ２）倍に減小する
ことになる。しかしながら、減小した入力信号電圧の振
幅がコンパレータＣＰによって検出することが可能な範
囲であれば、入力信号の検出に支障をきたすことはな
い。
マルモードの入力信号電圧、すなわちコンパレータＣＰ
の第１及び第２の入力端Ｔ１及びＴ２間の電位差、も上
述した分圧により、Ｒ２／（Ｒ１＋Ｒ２）倍に減小する
ことになる。しかしながら、減小した入力信号電圧の振
幅がコンパレータＣＰによって検出することが可能な範
囲であれば、入力信号の検出に支障をきたすことはな
い。
【００２６】上述したコンパレータ回路の具体的な動作
を、従来の構成の場合と比較して説明する。
を、従来の構成の場合と比較して説明する。
【００２７】従来は、図１に示すコンパレータＣＰとほ
ぼ同様のコンパレータに、入力信号電圧を直接供給して
いた。例えば、入力端子Ｌ１−Ｌ２間にほぼ矩形波状の
電位差を呈する信号を印加した場合、入力信号の電圧波
形が、伝送系の伝達特性等によりなまっていても、
“Ｈ”期間と“Ｌ”期間とをコンパレータで弁別し、
“Ｈ”と“Ｌ”の適正な矩形波として出力する。
ぼ同様のコンパレータに、入力信号電圧を直接供給して
いた。例えば、入力端子Ｌ１−Ｌ２間にほぼ矩形波状の
電位差を呈する信号を印加した場合、入力信号の電圧波
形が、伝送系の伝達特性等によりなまっていても、
“Ｈ”期間と“Ｌ”期間とをコンパレータで弁別し、
“Ｈ”と“Ｌ”の適正な矩形波として出力する。
【００２８】このような場合、入力信号に、グラウンド
電位差による所定電圧シフトを含むコモンモードノイズ
が含まれていても、入力信号電圧の振幅が、電源電圧＋
Ｖccと−Ｖccとの間、すなわちコンパレータの正常動作
範囲内に入っていれば、コモンモードのノイズ成分は抑
圧され、適正な出力信号を得ることができる。
電位差による所定電圧シフトを含むコモンモードノイズ
が含まれていても、入力信号電圧の振幅が、電源電圧＋
Ｖccと−Ｖccとの間、すなわちコンパレータの正常動作
範囲内に入っていれば、コモンモードのノイズ成分は抑
圧され、適正な出力信号を得ることができる。
【００２９】ところが、図５に示すように、入力信号電
圧にコモンモードノイズが含まれることにより、入力信
号電圧が、上述した電源電圧＋Ｖccと−Ｖccとの間、す
なわちコンパレータの正常動作範囲外となると、もはや
コンパレータとして、適正に動作することができなくな
り、例えば図６に示すようにコンパレータの出力信号に
コモンモードノイズに起因する振幅変動成分が混入する
など、適正な矩形波状の出力信号を得ることができなく
なる。
圧にコモンモードノイズが含まれることにより、入力信
号電圧が、上述した電源電圧＋Ｖccと−Ｖccとの間、す
なわちコンパレータの正常動作範囲外となると、もはや
コンパレータとして、適正に動作することができなくな
り、例えば図６に示すようにコンパレータの出力信号に
コモンモードノイズに起因する振幅変動成分が混入する
など、適正な矩形波状の出力信号を得ることができなく
なる。
【００３０】これに対して、図１に示したように、コン
パレータＣＰの入力部に第１〜第４の分圧抵抗Ｒ１、Ｒ
２、Ｒ１′及びＲ２′からなる分圧回路を設けてコンパ
レータ回路を構成した場合の動作は次のようになる。
パレータＣＰの入力部に第１〜第４の分圧抵抗Ｒ１、Ｒ
２、Ｒ１′及びＲ２′からなる分圧回路を設けてコンパ
レータ回路を構成した場合の動作は次のようになる。
【００３１】入力端子Ｌ１−Ｌ２間にほぼ矩形波状の電
位差を呈する信号を印加した場合、入力信号電圧は、上
述したように、第１〜第４の分圧抵抗Ｒ１、Ｒ２、Ｒ
１′及びＲ２′による抵抗分圧により、コンパレータＣ
Ｐに対するノーマルモードの入力信号電圧は、Ｒ２／
（Ｒ１＋Ｒ２）倍に減小する。しかし、減小した電圧振
幅がコンパレータＣＰにより検出可能な範囲内でさえあ
れば、入力信号の“Ｈ”期間と“Ｌ”期間とをコンパレ
ータＣＰで弁別し、出力端子Ｌoutに“Ｈ”と“Ｌ”と
が交互にあらわれる適正な矩形波として出力する。
位差を呈する信号を印加した場合、入力信号電圧は、上
述したように、第１〜第４の分圧抵抗Ｒ１、Ｒ２、Ｒ
１′及びＲ２′による抵抗分圧により、コンパレータＣ
Ｐに対するノーマルモードの入力信号電圧は、Ｒ２／
（Ｒ１＋Ｒ２）倍に減小する。しかし、減小した電圧振
幅がコンパレータＣＰにより検出可能な範囲内でさえあ
れば、入力信号の“Ｈ”期間と“Ｌ”期間とをコンパレ
ータＣＰで弁別し、出力端子Ｌoutに“Ｈ”と“Ｌ”と
が交互にあらわれる適正な矩形波として出力する。
【００３２】このようなコンパレータ回路の入力端子Ｌ
１及びＬ２に対し、図２に示すように、入力信号電圧に
コモンモードノイズが含まれる図５と同様の入力信号電
圧が与えられると、入力端子Ｌ１及びＬ２においては、
入力信号電圧は、上述した電源電圧＋Ｖccと−Ｖccとの
間、すなわちコンパレータの正常動作範囲外となってい
る。
１及びＬ２に対し、図２に示すように、入力信号電圧に
コモンモードノイズが含まれる図５と同様の入力信号電
圧が与えられると、入力端子Ｌ１及びＬ２においては、
入力信号電圧は、上述した電源電圧＋Ｖccと−Ｖccとの
間、すなわちコンパレータの正常動作範囲外となってい
る。
【００３３】しかし、この場合、入力信号のコモンモー
ド成分は、第１〜第４の分圧抵抗Ｒ１、Ｒ２、Ｒ１′及
びＲ２′による抵抗分圧による分圧比、Ｒ２／（Ｒ１＋
Ｒ２）、倍に減小して、コンパレータＣＰの入力端Ｔ１
及びＴ２に供給されることになる。このコンパレータＣ
Ｐの入力端Ｔ１及びＴ２に供給される電圧は、電源電圧
＋Ｖccと−Ｖccとの間、すなわちコンパレータＣＰの正
常動作範囲内の値となるため、コンパレータＣＰは、適
正に動作することができる。すなわち、コンパレータ回
路全体としては、図２に示すように、見かけ上の正常動
作範囲が、分圧抵抗Ｒ１、Ｒ２、Ｒ１′及びＲ２′によ
る分圧比に応じてその逆数、すなわち（Ｒ１＋Ｒ２）／
Ｒ２、に比例して拡大したのと同等となる。
ド成分は、第１〜第４の分圧抵抗Ｒ１、Ｒ２、Ｒ１′及
びＲ２′による抵抗分圧による分圧比、Ｒ２／（Ｒ１＋
Ｒ２）、倍に減小して、コンパレータＣＰの入力端Ｔ１
及びＴ２に供給されることになる。このコンパレータＣ
Ｐの入力端Ｔ１及びＴ２に供給される電圧は、電源電圧
＋Ｖccと−Ｖccとの間、すなわちコンパレータＣＰの正
常動作範囲内の値となるため、コンパレータＣＰは、適
正に動作することができる。すなわち、コンパレータ回
路全体としては、図２に示すように、見かけ上の正常動
作範囲が、分圧抵抗Ｒ１、Ｒ２、Ｒ１′及びＲ２′によ
る分圧比に応じてその逆数、すなわち（Ｒ１＋Ｒ２）／
Ｒ２、に比例して拡大したのと同等となる。
【００３４】このように、入力端子Ｌ１及びＬ２に供給
される入力信号が拡大された正常動作範囲内である限
り、入力信号に、グラウンド電位差による所定電圧シフ
トを含むコモンモードノイズが含まれていても、分圧さ
れた入力信号電圧の振幅がコンパレータＣＰのノーマル
モードの感度の正常動作範囲内に入っていれば、コモン
モードのノイズ成分は抑圧され、適正な出力信号を得る
ことができる。
される入力信号が拡大された正常動作範囲内である限
り、入力信号に、グラウンド電位差による所定電圧シフ
トを含むコモンモードノイズが含まれていても、分圧さ
れた入力信号電圧の振幅がコンパレータＣＰのノーマル
モードの感度の正常動作範囲内に入っていれば、コモン
モードのノイズ成分は抑圧され、適正な出力信号を得る
ことができる。
【００３５】このため、出力端Ｔoutから出力端子Ｌout
に供給される出力信号は、例えば図３に示すようにコモ
ンモードノイズに起因する振幅変動成分が混入していな
い適正な矩形波状の信号になる。
に供給される出力信号は、例えば図３に示すようにコモ
ンモードノイズに起因する振幅変動成分が混入していな
い適正な矩形波状の信号になる。
【００３６】このように、コンパレータＣＰの入力端Ｔ
１及びＴ２に印加される電圧のコモンモード成分を分圧
抵抗Ｒ１、Ｒ２、Ｒ１′及びＲ２′によって抵抗分圧
し、コモンモードノイズによる電圧変位量を低減させる
ことにより、コンパレータＣＰの有効電源電圧が、見か
け上、抵抗分圧比の逆数、すなわち（Ｒ１＋Ｒ２）／Ｒ
２、を乗じた値となり、実質的に入力側の装置との間の
大きなグラウンド電位差に対応することができる。
１及びＴ２に印加される電圧のコモンモード成分を分圧
抵抗Ｒ１、Ｒ２、Ｒ１′及びＲ２′によって抵抗分圧
し、コモンモードノイズによる電圧変位量を低減させる
ことにより、コンパレータＣＰの有効電源電圧が、見か
け上、抵抗分圧比の逆数、すなわち（Ｒ１＋Ｒ２）／Ｒ
２、を乗じた値となり、実質的に入力側の装置との間の
大きなグラウンド電位差に対応することができる。
【００３７】このようにして、他の装置に接続して入力
信号を受ける場合に問題となるグラウンド電位差やコモ
ンモードノイズの影響をほとんど受けなくなり、しかも
フローティング電源を使用しなくても済むため、故障率
の低減や大幅なコストダウンを達成することができる。
信号を受ける場合に問題となるグラウンド電位差やコモ
ンモードノイズの影響をほとんど受けなくなり、しかも
フローティング電源を使用しなくても済むため、故障率
の低減や大幅なコストダウンを達成することができる。
【００３８】図４は、この発明の第２の実施の形態に係
るコンパレータ回路の構成を模式的に示している。この
第２の実施の形態は、コンパレータＣＰの入力の中点電
位をさらに０Ｖに固定するようにしたコンパレータ回路
である。
るコンパレータ回路の構成を模式的に示している。この
第２の実施の形態は、コンパレータＣＰの入力の中点電
位をさらに０Ｖに固定するようにしたコンパレータ回路
である。
【００３９】図４に示すコンパレータ回路は、図１に示
す第１の実施の形態と同様の、コンパレータＣＰ、第１
の分圧抵抗Ｒ１（抵抗値Ｒ１）、第２の分圧抵抗Ｒ２
（抵抗値Ｒ２）、第３の分圧抵抗Ｒ１′（抵抗値Ｒ１′
＝Ｒ１とする）、第４の分圧抵抗Ｒ２′（抵抗値Ｒ２′
＝Ｒ２とする）及びインピーダンスマッチング用抵抗Ｚ
に加えて、演算増幅器ＤＡ、第１の電位検出抵抗Ｒ３
（抵抗値Ｒ３）および第２の電位検出抵抗Ｒ３′（抵抗
値Ｒ３′＝Ｒ３とする）を備えている。
す第１の実施の形態と同様の、コンパレータＣＰ、第１
の分圧抵抗Ｒ１（抵抗値Ｒ１）、第２の分圧抵抗Ｒ２
（抵抗値Ｒ２）、第３の分圧抵抗Ｒ１′（抵抗値Ｒ１′
＝Ｒ１とする）、第４の分圧抵抗Ｒ２′（抵抗値Ｒ２′
＝Ｒ２とする）及びインピーダンスマッチング用抵抗Ｚ
に加えて、演算増幅器ＤＡ、第１の電位検出抵抗Ｒ３
（抵抗値Ｒ３）および第２の電位検出抵抗Ｒ３′（抵抗
値Ｒ３′＝Ｒ３とする）を備えている。
【００４０】コンパレータＣＰは、電源電圧＋Ｖｃｃ及
び−Ｖｃｃの電源により動作し、第１及び第２の入力端
Ｔ１及びＴ２間の電圧を比較して、両者の大小関係に応
じた出力を出力端Ｔoutに発生する。例えば、第１の入
力端Ｔ１の電圧−第２の入力端Ｔ２の電圧の電圧差が正
の場合には出力端Ｔoutの電圧が“Ｈ（ハイレベル）”
となり、該電圧差が負の場合には出力端Ｔoutの電圧が
“Ｌ（ローレベル）”となる。出力端Ｔoutの電圧が出
力端子Ｌoutに導出されこのコンパレータ回路の出力と
なる。
び−Ｖｃｃの電源により動作し、第１及び第２の入力端
Ｔ１及びＴ２間の電圧を比較して、両者の大小関係に応
じた出力を出力端Ｔoutに発生する。例えば、第１の入
力端Ｔ１の電圧−第２の入力端Ｔ２の電圧の電圧差が正
の場合には出力端Ｔoutの電圧が“Ｈ（ハイレベル）”
となり、該電圧差が負の場合には出力端Ｔoutの電圧が
“Ｌ（ローレベル）”となる。出力端Ｔoutの電圧が出
力端子Ｌoutに導出されこのコンパレータ回路の出力と
なる。
【００４１】当該コンパレータ回路の第１の入力端子Ｌ
１とコンパレータＣＰの第１の入力端Ｔ１との間に第１
の分圧抵抗Ｒ１が挿入され、同様に、第２の入力端子Ｌ
２とコンパレータＣＰの第２の入力端Ｔ２との間に第３
の分圧抵抗Ｒ１′が挿入される。第１の分圧抵抗Ｒ１と
コンパレータＣＰの第１の入力端Ｔ１との接続点と、第
３の分圧抵抗Ｒ１′とコンパレータＣＰの第２の入力端
Ｔ２との接続点との間に第２の分圧抵抗Ｒ２と第４の分
圧抵抗Ｒ２′との直列回路が挿入される。第１の分圧抵
抗Ｒ１と第２の分圧抵抗Ｒ２の接続点と、第３の分圧抵
抗Ｒ１′と第４の分圧抵抗Ｒ２′の接続点との間に第１
の電位検出抵抗Ｒ３と第２の電検出抵抗Ｒ３′との直列
回路が挿入される。
１とコンパレータＣＰの第１の入力端Ｔ１との間に第１
の分圧抵抗Ｒ１が挿入され、同様に、第２の入力端子Ｌ
２とコンパレータＣＰの第２の入力端Ｔ２との間に第３
の分圧抵抗Ｒ１′が挿入される。第１の分圧抵抗Ｒ１と
コンパレータＣＰの第１の入力端Ｔ１との接続点と、第
３の分圧抵抗Ｒ１′とコンパレータＣＰの第２の入力端
Ｔ２との接続点との間に第２の分圧抵抗Ｒ２と第４の分
圧抵抗Ｒ２′との直列回路が挿入される。第１の分圧抵
抗Ｒ１と第２の分圧抵抗Ｒ２の接続点と、第３の分圧抵
抗Ｒ１′と第４の分圧抵抗Ｒ２′の接続点との間に第１
の電位検出抵抗Ｒ３と第２の電検出抵抗Ｒ３′との直列
回路が挿入される。
【００４２】演算増幅器ＤＡは、反転入力端Ｔ０１の入
力電位を非反転入力端Ｔ０２の入力電位から差し引いた
差電圧を増幅し出力する。演算増幅器ＤＡの反転入力端
Ｔ０１には第１の電位検出抵抗Ｒ３と第２の電位検出抵
抗Ｒ３′との接続点Ｎ０の電位が与えられ、演算増幅器
ＤＡの非反転入力端Ｔ０２はグラウンド電位ＧＮＤすな
わち基準０Ｖ電位点に接続されている。演算増幅器ＤＡ
の出力端Ｔout0は第２の分圧抵抗Ｒ２と第４の分圧抵抗
Ｒ２′との接続点Ｎ１に接続されている。さらに該コン
パレータ回路の第１の入力端子Ｌ１と第２の入力端子Ｌ
２との間に入力信号回線のインピーダンスマッチングを
とるためのインピーダンスマッチング用抵抗Ｚを挿入す
る。
力電位を非反転入力端Ｔ０２の入力電位から差し引いた
差電圧を増幅し出力する。演算増幅器ＤＡの反転入力端
Ｔ０１には第１の電位検出抵抗Ｒ３と第２の電位検出抵
抗Ｒ３′との接続点Ｎ０の電位が与えられ、演算増幅器
ＤＡの非反転入力端Ｔ０２はグラウンド電位ＧＮＤすな
わち基準０Ｖ電位点に接続されている。演算増幅器ＤＡ
の出力端Ｔout0は第２の分圧抵抗Ｒ２と第４の分圧抵抗
Ｒ２′との接続点Ｎ１に接続されている。さらに該コン
パレータ回路の第１の入力端子Ｌ１と第２の入力端子Ｌ
２との間に入力信号回線のインピーダンスマッチングを
とるためのインピーダンスマッチング用抵抗Ｚを挿入す
る。
【００４３】上述した構成のコンパレータ回路におい
て、コンパレータＣＰに係る動作は、基本的に図1の場
合と同様である。そして、この場合、さらに抵抗値の等
しい電位検出抵抗Ｒ３とＲ３′の接続点Ｎ０より得られ
る中点電位を、０Ｖの基準電位となるグラウンド電位Ｇ
ＮＤから差し引いた差電圧を演算増幅器ＤＡによって増
幅し、抵抗値が等しい分圧抵抗Ｒ２とＲ２′の接続点Ｎ
１に注入してコンパレータＣＰの入力の中点電位を制御
している。すなわち、演算増幅器ＤＡは、電位検出抵抗
Ｒ３およびＲ３′により入力電位を検出し、グラウンド
電位ＧＮＤと比較して、分圧抵抗Ｒ２およびＲ２′を介
してコンパレータＣＰの入力の中点を０Ｖに引き寄せて
いる。
て、コンパレータＣＰに係る動作は、基本的に図1の場
合と同様である。そして、この場合、さらに抵抗値の等
しい電位検出抵抗Ｒ３とＲ３′の接続点Ｎ０より得られ
る中点電位を、０Ｖの基準電位となるグラウンド電位Ｇ
ＮＤから差し引いた差電圧を演算増幅器ＤＡによって増
幅し、抵抗値が等しい分圧抵抗Ｒ２とＲ２′の接続点Ｎ
１に注入してコンパレータＣＰの入力の中点電位を制御
している。すなわち、演算増幅器ＤＡは、電位検出抵抗
Ｒ３およびＲ３′により入力電位を検出し、グラウンド
電位ＧＮＤと比較して、分圧抵抗Ｒ２およびＲ２′を介
してコンパレータＣＰの入力の中点を０Ｖに引き寄せて
いる。
【００４４】このようにすると、入力端子Ｌ１およびＬ
２に入力される入力信号の中点電位がコモンモードノイ
ズにより変動している場合にも、その変動を効果的に抑
圧することができる。
２に入力される入力信号の中点電位がコモンモードノイ
ズにより変動している場合にも、その変動を効果的に抑
圧することができる。
【００４５】なお、本発明は、上述した実施の形態に示
した構成に限定されることなく、例えば、分圧抵抗Ｒ１
及びＲ２による分圧比と分圧抵抗Ｒ１′及びＲ２′によ
る分圧比を異ならせて、入力端子Ｌ１とＬ２のノイズ余
裕度を異ならせたり、抵抗以外の回路素子を用いて分圧
するようにしたり、インピーダンスの不整合等の問題が
なければ、インピーダンスマッチング用抵抗Ｚを省略し
たりするようにしてもよい。
した構成に限定されることなく、例えば、分圧抵抗Ｒ１
及びＲ２による分圧比と分圧抵抗Ｒ１′及びＲ２′によ
る分圧比を異ならせて、入力端子Ｌ１とＬ２のノイズ余
裕度を異ならせたり、抵抗以外の回路素子を用いて分圧
するようにしたり、インピーダンスの不整合等の問題が
なければ、インピーダンスマッチング用抵抗Ｚを省略し
たりするようにしてもよい。
【００４６】
【発明の効果】以上説明したように、この発明によれ
ば、フローティング電源を用いることなく、信号供給源
とコンパレータとのグラウンド電位差等のコモンモード
ノイズの影響を縮減し、該グラウンド電位差やその他の
コモンモードノイズが大きくとも適正な比較動作を可能
とするコンパレータ回路を提供することができる。
ば、フローティング電源を用いることなく、信号供給源
とコンパレータとのグラウンド電位差等のコモンモード
ノイズの影響を縮減し、該グラウンド電位差やその他の
コモンモードノイズが大きくとも適正な比較動作を可能
とするコンパレータ回路を提供することができる。
【図１】この発明の第１の実施の形態に係るコンパレー
タ回路の構成を模式的に示す回路構成図である。
タ回路の構成を模式的に示す回路構成図である。
【図２】図１のコンパレータ回路の動作を説明するため
の入力信号の模式的波形図である。
の入力信号の模式的波形図である。
【図３】図１のコンパレータ回路の動作を説明するため
の出力信号の模式的波形図である。
の出力信号の模式的波形図である。
【図４】この発明の第２の実施の形態に係るコンパレー
タ回路の構成を模式的に示す図である。
タ回路の構成を模式的に示す図である。
【図５】従来のコンパレータの動作を説明するための入
力信号の模式的波形図である。
力信号の模式的波形図である。
【図６】従来のコンパレータの動作を説明するための出
力信号の模式的波形図である。
力信号の模式的波形図である。
ＣＰ コンパレータ Ｔ１ 第１の入力端 Ｔ２ 第２の入力端 Ｔout 出力端 ＤＡ 演算増幅器 Ｔ０１ 反転入力端 Ｔ０２ 非反転入力端 Ｒ１ 第１の分圧抵抗（抵抗値） Ｒ２ 第２の分圧抵抗（抵抗値） Ｒ１′ 第３の分圧抵抗（抵抗値） Ｒ２′ 第４の分圧抵抗（抵抗値） Ｒ３ 第１の電位検出抵抗（抵抗値） Ｒ３′ 第２の電位検出抵抗（抵抗値） Ｚ インピーダンスマッチング用抵抗 Ｌ１ 第１の入力端子 Ｌ２ 第２の入力端子 Ｌout 出力端子 ＋Ｖcc 正側の電源電圧 −Ｖcc 負側の電源電圧 ＧＮＤ グラウンド電位
Claims (5)
- 【請求項１】入力電圧を比較するコンパレータと、 前記コンパレータの入力部に設けられ、コモンモードの
入力電圧成分を分圧する分圧手段を有する入力回路と、
を具備することを特徴とするコンパレータ回路。 - 【請求項２】前記入力回路の前記分圧手段は、コモンモ
ード入力電圧を抵抗分圧する分圧抵抗を含むことを特徴
とする請求項１に記載のコンパレータ回路。 - 【請求項３】第１及び第２の入力端を有し、前記第１の
入力端の入力電圧と前記第２の入力端の入力電圧とを比
較するコンパレータと、 第１の信号入力を前記コンパレータの第１の入力端に結
合する第１の分圧抵抗と、 前記第１の分圧抵抗と前記コンパレータの第１の入力端
との接続点と共通電位点との間に結合される第２の分圧
抵抗と、 前記第１の信号入力と比較すべき第２の信号入力を前記
コンパレータの第２の入力端に結合する第３の分圧抵抗
と、 前記第３の分圧抵抗と前記コンパレータの第２の入力端
との接続点と共通電位点との間に結合される第４の分圧
抵抗と、を具備することを特徴とするコンパレータ回
路。 - 【請求項４】第１及び第２の入力端を有し、前記第１の
入力端の入力電圧と前記第２の入力端の入力電圧とを比
較するコンパレータと、 反転および非反転入力端を有し、前記非反転入力端を基
準電位点に接続するとともに、前記非反転入力端の入力
電位から前記反転入力端の電位を差し引いた差電圧を増
幅して出力する演算増幅器と、 第１の信号入力を前記コンパレータの第１の入力端に結
合する第１の分圧抵抗と、 前記第１の分圧抵抗と前記コンパレータの第１の入力端
との接続点と前記演算増幅器の出力端との間に結合され
る第２の分圧抵抗と、 前記第１の信号入力と比較すべき第２の信号入力を前記
コンパレータの第２の入力端に結合する第３の分圧抵抗
と、 前記第３の分圧抵抗と前記コンパレータの第２の入力端
との接続点と前記演算増幅器の出力端との間に結合され
る第４の分圧抵抗と、 前記第１の分圧抵抗と前記第２の分圧抵抗との接続点と
前記演算増幅器の反転入力端との間に結合される第１の
電位検出抵抗と、 前記第３の分圧抵抗と前記第４の分圧抵抗との接続点と
前記演算増幅器の反転入力端との間に結合される第２の
電位検出抵抗と、を具備することを特徴とするコンパレ
ータ回路。 - 【請求項５】前記第１の信号入力と前記第１の分圧抵抗
との接続点と、前記第２の信号入力と前記第３の分圧抵
抗との接続点との間に挿入され、前記第１の信号入力と
前記第２の信号入力とのインピーダンスのマッチングを
とるための終端抵抗を、さらに含むことを特徴とする請
求項３または４に記載のコンパレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14737299A JP3452833B2 (ja) | 1999-05-27 | 1999-05-27 | コンパレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14737299A JP3452833B2 (ja) | 1999-05-27 | 1999-05-27 | コンパレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000341095A true JP2000341095A (ja) | 2000-12-08 |
| JP3452833B2 JP3452833B2 (ja) | 2003-10-06 |
Family
ID=15428753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14737299A Expired - Fee Related JP3452833B2 (ja) | 1999-05-27 | 1999-05-27 | コンパレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3452833B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109387737A (zh) * | 2018-11-30 | 2019-02-26 | 珠海格力电器股份有限公司 | 针座和塑壳连接状态检测*** |
| CN113311211A (zh) * | 2020-02-26 | 2021-08-27 | 圣邦微电子（北京）股份有限公司 | 一种提高电源电压检测精准度的版图连接方法 |
-
1999
- 1999-05-27 JP JP14737299A patent/JP3452833B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109387737A (zh) * | 2018-11-30 | 2019-02-26 | 珠海格力电器股份有限公司 | 针座和塑壳连接状态检测*** |
| CN109387737B (zh) * | 2018-11-30 | 2024-05-24 | 珠海格力电器股份有限公司 | 针座和塑壳连接状态检测*** |
| CN113311211A (zh) * | 2020-02-26 | 2021-08-27 | 圣邦微电子（北京）股份有限公司 | 一种提高电源电压检测精准度的版图连接方法 |
| CN113311211B (zh) * | 2020-02-26 | 2023-05-30 | 圣邦微电子（北京）股份有限公司 | 一种提高电源电压检测精准度的版图连接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3452833B2 (ja) | 2003-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11290071B2 (en) | Common-mode insensitive current-sensing topology in full-bridge driver | |
| US20030189461A1 (en) | Chopper chopper-stabilized operational amplifiers and methods | |
| US5936393A (en) | Line driver with adaptive output impedance | |
| US6542033B2 (en) | Differential amplifier circuit requiring small amount of bias current in a non-signal mode | |
| EP0415080A2 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| KR890004672B1 (ko) | 곱셈 회로 | |
| US5973490A (en) | Line driver with adaptive output impedance | |
| EP0427135B1 (en) | Circuit for sensing output distortion, in particular of final stages of audio devices | |
| WO2002052720A3 (de) | Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung | |
| EP0846367B1 (en) | Bridge amplifier with feedback over the load | |
| JP2000341095A (ja) | コンパレータ回路 | |
| US20040124918A1 (en) | Wideband common-mode regulation circuit | |
| KR100770747B1 (ko) | 디지털 앰프 및 음성 재생 방법 | |
| KR20030034401A (ko) | 전력 증폭기 | |
| US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
| JPH1117478A (ja) | 電力増幅装置 | |
| JPS62272705A (ja) | 増幅回路 | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| US11296663B2 (en) | Common-mode insensitive current-sensing topology in full-bridge driver with high-side and low-side energy matching calibration | |
| KR100563014B1 (ko) | 적응출력임피던스를가지는라인구동기 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JP3830535B2 (ja) | 適応出力インピーダンスを有するラインドライバ | |
| WO1999027703A3 (en) | Subscriber line interface circuit | |
| JP4461480B2 (ja) | 増幅器 | |
| JPH1127786A (ja) | 電源供給インピーダンス変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |