JP2000340749A - High-frequency ic component and manufacture thereof - Google Patents
High-frequency ic component and manufacture thereofInfo
- Publication number
- JP2000340749A JP2000340749A JP11148938A JP14893899A JP2000340749A JP 2000340749 A JP2000340749 A JP 2000340749A JP 11148938 A JP11148938 A JP 11148938A JP 14893899 A JP14893899 A JP 14893899A JP 2000340749 A JP2000340749 A JP 2000340749A
- Authority
- JP
- Japan
- Prior art keywords
- passive
- circuit
- passive circuit
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高周波１Ｃ部品及
びその製造方法に関する。本発明に係る高周波１Ｃ部品
は、例えば、携帯電話、自動車電話等の無線機器、或い
はその他各種通信機器等の分野において利用される表面
実装高周波１Ｃ部品、特にＭＭＩＣ（Microwave Monoli
thic Integrated Circuit）として好適なものである。The present invention relates to a high-frequency 1C component and a method for manufacturing the same. The high-frequency 1C component according to the present invention is, for example, a surface-mount high-frequency 1C component used in the field of wireless devices such as mobile phones, car phones, and various other communication devices, particularly, MMIC (Microwave Monoli)
Thic Integrated Circuit).
【０００２】[0002]
【従来の技術】一般に、ＭＭｌＣは、半導体基板上にト
ランジスタ等の能動素子を用いた能動回路とコンデン
サ、コイル等の受動素子を用いた受動回路とを集積した
構造となっていた。しかしＭＭＩＣの場合、トランジス
タ等によって構成する能動回路は、対象とする特定周波
数帯においてインピーダンス整合を行わせる必要があ
り、より広帯域に設計することが困難となることから、
デジタル機器等で使用されている１Ｃに比べ、汎用性が
乏しいという問題点があった。2. Description of the Related Art Generally, an MMIC has a structure in which an active circuit using active elements such as transistors and a passive circuit using passive elements such as capacitors and coils are integrated on a semiconductor substrate. However, in the case of the MMIC, the active circuit composed of transistors and the like needs to perform impedance matching in a specific frequency band of interest, which makes it difficult to design a wider band.
There is a problem that versatility is poor as compared with 1C used in digital devices and the like.
【０００３】また能動素子及び受像素子を含む回路素子
の全てを、半導体基板上に形成するため、半導体部品と
しても大型化しやすかった。これはＧａＡｓのような高
価な化合物半導体基板を使用する場合には、特に顕著に
なり、量産を考慮しても、コストが高くなる。以上のよ
うな諸問題のために、一般的にＭＭＩＣは高価な部品に
なりやすかった。Further, since all the circuit elements including the active element and the image receiving element are formed on a semiconductor substrate, it is easy to increase the size of the semiconductor component. This is particularly noticeable when an expensive compound semiconductor substrate such as GaAs is used, and the cost is increased even when mass production is considered. Due to the above problems, the MMIC generally tends to be an expensive component.
【０００４】上述した問題点を回避するため、従来か
ら、様々な構造のＭＭ１Ｃが提案されてきた。例えば
「MastersIice 3-D MMIC Techno1ogy for Lower Cost M
MIC'S and Quick Response to Market」(MWE'96 Microwa
ve Workshop Digest)は、コストの安価なＭＭｌＣ（マ
スタスライス型ＭＭｌＣ）の可能性を論じている。[0004] In order to avoid the above problems, MM1Cs having various structures have been proposed. For example, `` MastersIice 3-D MMIC Techno1ogy for Lower Cost M
MIC'S and Quick Response to Market ''(MWE'96 Microwa
ve Workshop Digest) discusses the possibility of a low cost MMIC (master slice MMIC).
【０００５】上記公知文献に記載されたマスタスライス
型ＭＭ１Ｃは、半導体基板上に高周波トランジスタ（Ｆ
ＥＴ及びバイポーラトランジスタなど）、容量電極及び
抵抗等の素子からなる集合体（能動回路）を、複数アレ
ー化して配置し、更に、半導体基板上に、ポリイミド等
でなる絶縁膜を形成する。そして、この絶縁膜を利用し
て、導体パターンを多層配線し、インピーダンス調整等
を行う受動回路を形成する。前記受動回路は、前記能動
回路と絶縁膜に設けられた孔（ビア）を通して接続され
る。[0005] The master slice type MM1C described in the above-mentioned known document has a high frequency transistor (F) on a semiconductor substrate.
An aggregate (active circuit) including elements such as an ET and a bipolar transistor), a capacitor electrode, and a resistor is arranged in a plurality of arrays, and an insulating film made of polyimide or the like is formed on a semiconductor substrate. Then, using this insulating film, a conductor pattern is multilayer-wired to form a passive circuit for performing impedance adjustment and the like. The passive circuit is connected to the active circuit through a hole (via) provided in an insulating film.
【０００６】しかしながら、上述した公知文献に記載さ
れた技術には、次のような課題が未解決のまま残されて
いる。However, the following problems remain unsolved in the techniques described in the above-mentioned known documents.
【０００７】（ａ）公知文献に記載された技術では、前
記したように、複数の能動回路が形成された半導体基板
上に、絶縁膜を積層し、この絶縁膜内に導体パターンを
多層配線して受動回路を形成する。そして、複数の能動
回路と受動回路とを、絶縁樹脂膜に形成された複数のビ
アによって導通させる構造を採用している。(A) In the technique described in the known document, as described above, an insulating film is stacked on a semiconductor substrate on which a plurality of active circuits are formed, and a conductor pattern is formed by multilayer wiring in the insulating film. To form a passive circuit. Then, a structure is adopted in which a plurality of active circuits and a plurality of passive circuits are electrically connected by a plurality of vias formed in the insulating resin film.
【０００８】しかし、製造工程においては複数のビアは
全て１００％確実に接続されるとは限らない。仮に、ビ
アでの断線率が１／１００００とした場合、設計する１
個のＭＭｌＣのビアの使用数が５０個とすると２００個
に１個は不良品が必ず発生することになる。このこと
は、例えば１０００００個／月の量産を行う場合、断線
不良だけで、必ず、５００個程度の不良が発生すること
になり、他の原因による不良の発生を付加すると、更に
多くの不良が発生する可能性があり、これらの損失分を
製品コストに付加する必要があるため、コスト高にな
る。However, in the manufacturing process, the plurality of vias are not always 100% surely connected. If the disconnection rate at the via is 1/10000, design 1
Assuming that the number of MMIC vias used is 50, one out of every 200 unavoidably produces defective products. This means that, for example, in the case of mass production of 100,000 pieces / month, about 500 pieces of defects always occur due to disconnection faults alone. There is a possibility that such loss will occur, and it is necessary to add these losses to the product cost, resulting in an increase in cost.
【０００９】（ｂ）しかも、断線等の不良を、工程内で
発見するのは困難であり、最終段階の検査工程まで発見
できないという難点もあり、不良ロットが発生した場
合、製品納入までの製造時間の確保が困難になる場合も
あった。(B) Moreover, it is difficult to find a defect such as a disconnection in the process, and it is difficult to find it until the final inspection process. In some cases, it was difficult to secure time.
【００１０】（ｃ）絶縁樹脂膜により多層化する場合、
樹脂は硬化する際に収縮する。そのため樹脂層の層数を
多くすると、樹脂層の硬化収縮の応力により、半導体基
板に反りが発生するという問題があった。上述した反り
の問題のために受動回路の多層化に限界があり、受動回
路を平面方向に配置する設計を採る必要がある。しか
し、この設計は、平面積の増大を招き、平面積の増大の
ために、半導体基板上に形成された複数の能動回路内、
未利用の能動回路も半導体基板上に含まれる場合があっ
た。特に、受動回路として、対象周波数の波長成分を利
用する分布定数素子を使用する場合は、素子形状が大き
くなりやすいため、能動回路の利用効率が低下し易かっ
た。(C) In the case of multilayering with an insulating resin film,
The resin shrinks as it cures. For this reason, when the number of resin layers is increased, there is a problem that the semiconductor substrate is warped due to the stress caused by the curing contraction of the resin layer. Due to the above-mentioned warping problem, there is a limit in the multilayering of the passive circuit, and it is necessary to adopt a design in which the passive circuit is arranged in the plane direction. However, this design causes an increase in the plane area, and due to the increase in the plane area, a plurality of active circuits formed on the semiconductor substrate are required.
Unused active circuits may also be included on the semiconductor substrate. In particular, when a distributed constant element using a wavelength component of a target frequency is used as a passive circuit, the element shape is likely to be large, and the utilization efficiency of the active circuit is likely to be reduced.
【００１１】（ｄ）能動回路を標準化しておき、これ
に、要求される特性を満たす受動回路を積層して設ける
ことはできるが、能動回路及び受動回路は予め定められ
た設計に従って一体化されている。異なる回路構成また
は回路定数の受動回路が必要になった場合は、能動回路
及び受動回路を含めて、最初から製造しなければならな
い。このため、能動回路を標準化してあっても、その汎
用性がそれほど向上しない。(D) An active circuit can be standardized, and a passive circuit satisfying the required characteristics can be stacked on the standardized active circuit. However, the active circuit and the passive circuit are integrated according to a predetermined design. ing. If a passive circuit with a different circuit configuration or circuit constant is required, it must be manufactured from the beginning, including the active circuit and the passive circuit. For this reason, even if the active circuit is standardized, its versatility does not improve so much.
【００１２】[0012]
【発明が解決しようとする課題】本発明の課題は、低コ
ストの高周波１Ｃ部品を提供することである。本発明の
もう一つの課題は、量産工程内において、不良品発見の
可能な高周波１Ｃ部品を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a low-cost high-frequency 1C component. Another object of the present invention is to provide a high-frequency 1C component capable of finding a defective product in a mass production process.
【００１３】本発明の更にもう一つの課題は、半導体チ
ップにおける利用効率を向上させた高周波１Ｃ部品を提
供することである。Still another object of the present invention is to provide a high frequency 1C component with improved utilization efficiency in a semiconductor chip.
【００１４】本発明の更にもう一つの課題は、半導体チ
ップに汎用性を持たせることが可能で、量産性に富む安
価な高周波ＩＣ部品を提供することである。Still another object of the present invention is to provide an inexpensive high-frequency IC component which enables a semiconductor chip to have general versatility and is high in mass productivity.
【００１５】本発明の更にもう一つの課題は、良品であ
ると判定された受動回路チップに半導体チップを搭載す
ることができ、従って、高価な半導体チップの損失を低
減させ、コストダウンを図った高周波１Ｃ部品を提供す
ることである。Still another object of the present invention is to mount a semiconductor chip on a passive circuit chip determined to be non-defective, thus reducing the loss of expensive semiconductor chips and reducing costs. The object is to provide a high frequency 1C component.
【００１６】本発明の更にもう一つの課題は、受動回路
チップにおいて、受動回路の定数値を変更することによ
り、同一の半導体チップを使用して、異なる周波数帯に
対しても対応できる高周波ＩＣ部品を提供することであ
る。Still another object of the present invention is to provide a high-frequency IC component capable of coping with different frequency bands using the same semiconductor chip by changing the constant value of the passive circuit in the passive circuit chip. It is to provide.
【００１７】本発明の更にもう一つの課題は、受動回路
の回路構成を変えることにより、同一の半導体チップを
使用して、異なる回路機能を実現し得る高周波ＩＣ部品
を提供することである。Still another object of the present invention is to provide a high-frequency IC component that can realize different circuit functions using the same semiconductor chip by changing the circuit configuration of a passive circuit.
【００１８】本発明の更にもう一つの課題は、各種機能
別の開発時間を短縮化し得る高周波ＩＣ部品を提供する
ことである。Still another object of the present invention is to provide a high-frequency IC component capable of shortening the development time for each function.
【００１９】本発明の更にもう一つの課題は、上述した
高周波１Ｃ部品を製造するのに適した製造方法を提供す
ることである。Still another object of the present invention is to provide a manufacturing method suitable for manufacturing the high-frequency 1C component described above.
【００２０】[0020]
【課題を解決するための手段】上述した課題を達成する
ため、本発明に係る高周波１Ｃ部品は、半導体チップ
と、受動回路チップとを含む。前記半導体チップは、半
導体基板と、複数の能動回路と、複数の能動回路端子と
を含む。前記能動回路のそれぞれは、前記半導体基板に
形成されている。前記能動回路端子は、前記半導体基板
の一面に備えられ、前記能動回路のそれぞれに個別に接
続されている。In order to achieve the above-mentioned object, a high frequency 1C component according to the present invention includes a semiconductor chip and a passive circuit chip. The semiconductor chip includes a semiconductor substrate, a plurality of active circuits, and a plurality of active circuit terminals. Each of the active circuits is formed on the semiconductor substrate. The active circuit terminal is provided on one surface of the semiconductor substrate, and is individually connected to each of the active circuits.
【００２１】前記受動回路チップは、誘電体基板と、複
数の受動回路と、複数の受動回路端子とを含む。前記受
動回路のそれぞれは、前記誘電体基板によって支持され
ている。前記受動回路端子は、前記誘電体基板の一面に
備えられ、前記受動回路のそれぞれに個別に接続されて
いる。The passive circuit chip includes a dielectric substrate, a plurality of passive circuits, and a plurality of passive circuit terminals. Each of the passive circuits is supported by the dielectric substrate. The passive circuit terminals are provided on one surface of the dielectric substrate, and are individually connected to the respective passive circuits.
【００２２】前記半導体チップは、前記受動回路チップ
の上に搭載され、前記能動回路端子が前記受動回路端子
と所定の関係で接続されている。The semiconductor chip is mounted on the passive circuit chip, and the active circuit terminal is connected to the passive circuit terminal in a predetermined relationship.
【００２３】上述したように、本発明に係る高周波１Ｃ
部品において、半導体チップは、能動回路端子が、半導
体基板の一面に備えられ、能動回路のそれぞれに個別に
接続されている。従って、半導体チップについて、能動
回路端子をチェック端子として用いることにより、各能
動回路の良品、及び、不良品の検査をすることができ
る。As described above, the high frequency 1C according to the present invention
In the component, the semiconductor chip has an active circuit terminal provided on one surface of the semiconductor substrate and is individually connected to each of the active circuits. Therefore, by using the active circuit terminals as the check terminals of the semiconductor chip, it is possible to inspect non-defective products and defective products of each active circuit.
【００２４】同様に、受動回路チップは、受動回路端子
が誘電体基板の一面に備えられ、前記受動回路のそれぞ
れに個別に接続されているから、受動回路チップについ
て、受動回路端子をチェック端子として用いることによ
り、各能動回路の良品、及び、不良品の検査をすること
ができる。Similarly, in the passive circuit chip, the passive circuit terminals are provided on one surface of the dielectric substrate and are individually connected to the respective passive circuits. By using this, a non-defective product and a defective product of each active circuit can be inspected.
【００２５】従って、良品であると判定された受動回路
チップに高価な半導体チップを搭載することが可能とな
るため、半導体チップの損失がへり、高周波１Ｃ部品の
製造コストを低減することが可能となる。Therefore, it is possible to mount an expensive semiconductor chip on a passive circuit chip determined to be good, thereby reducing the loss of the semiconductor chip and reducing the manufacturing cost of high frequency 1C components. Become.
【００２６】また、半導体チップ上に直接受動素子の回
路形成しないため、受動回路を形成するスペースを確保
するために、半導体チップのサイズを大きくする必要は
ない。これにより、半導体チップ上の前記能動回路の利
用効率が向上する。また、アプリケーションに対して、
適当な数の能動回路をアレー化した半導体チップを使用
することが可能になるので、半導体チップのサイズを小
型化でき、コストを低減することが可能となる。Since the passive element circuit is not directly formed on the semiconductor chip, it is not necessary to increase the size of the semiconductor chip in order to secure a space for forming the passive circuit. Thereby, the utilization efficiency of the active circuit on the semiconductor chip is improved. Also, for the application,
Since it is possible to use a semiconductor chip in which an appropriate number of active circuits are arrayed, the size of the semiconductor chip can be reduced, and the cost can be reduced.
【００２７】更に、受動回路チップにおいて、受動回路
の定数値を変化させることにより、同一の半導体チップ
を使用して、異なる周波数帯に対しても設計変更するこ
とが可能となる。また、受動回路の回路構成を変えるこ
とにより、同一の半導体チップを使用して異なる機能回
路を設計することも可能となる。Further, in the passive circuit chip, by changing the constant value of the passive circuit, it is possible to use the same semiconductor chip to change the design for different frequency bands. Further, by changing the circuit configuration of the passive circuit, it becomes possible to design different functional circuits using the same semiconductor chip.
【００２８】受動回路チップのみの設計変更により、各
種機能回路部品の設計が可能になるので、各種機能別の
高周波ＩＣ回路の開発時間を短縮化することが可能とな
る。By changing the design of the passive circuit chip only, it becomes possible to design various functional circuit components, so that the development time of the high frequency IC circuit for each function can be shortened.
【００２９】更に、半導体チップ上の能動回路を共通化
して、各種高周波１Ｃ部品を設計することが可能となる
ため、半導体チップに汎用性を持たせることが可能とな
り、量産性が良好で低コストで半導体チップを入手でき
るようになり、これにより高周波１Ｃ部品の低コスト化
が可能となる。Further, since the active circuit on the semiconductor chip can be shared to design various high-frequency 1C components, the semiconductor chip can be provided with versatility, good mass productivity and low cost. As a result, a semiconductor chip can be obtained, thereby making it possible to reduce the cost of the high-frequency 1C component.
【００３０】上述のように、半導体チップ及び受動回路
チップを組み合わせる前の工程において、半導体チップ
及び受動回路チップの良、不良をチェックできる。この
ことは、半導体チップ及び受動回路チップの良、不良
を、最終段階まで待たずにチェックできることを意味す
るので、不良ロットを見出し、製品納入期限に迅速に対
応できる。As described above, in the step before combining the semiconductor chip and the passive circuit chip, the quality of the semiconductor chip and the passive circuit chip can be checked. This means that the quality of semiconductor chips and passive circuit chips can be checked without waiting until the final stage, so that defective lots can be found and the product delivery deadline can be promptly dealt with.
【００３１】しかも、前記半導体チップは、受動回路チ
ップの上に搭載され、能動回路端子が受動回路端子と所
定の関係で接続されている。この構造によれば、半導体
チップと受動回路チップの組み合わせ工程において、両
者を確実に、電気的に導通させることができる。このた
め、組立工程における不良品の発生率を最小にすること
ができるようになる。Further, the semiconductor chip is mounted on a passive circuit chip, and the active circuit terminals are connected to the passive circuit terminals in a predetermined relationship. According to this structure, in the process of assembling the semiconductor chip and the passive circuit chip, both can be reliably made electrically conductive. For this reason, the incidence of defective products in the assembly process can be minimized.
【００３２】上述の総合的効果として、製品コストが低
減される。また、半導体基板として、高周波特性に優れ
ているが、高価な化合物系半導体層を用いた場合にも、
コスト損失を最小限に抑えることができるので、コスト
による制限を緩和しつつ、高周波特性に優れている化合
物系半導体によって、半導体基板を構成することができ
る。As an overall effect, the product cost is reduced. In addition, even when an expensive compound-based semiconductor layer is used as a semiconductor substrate, although it has excellent high-frequency characteristics,
Since the cost loss can be minimized, the semiconductor substrate can be composed of a compound semiconductor having excellent high-frequency characteristics while alleviating restrictions due to cost.
【００３３】受動回路チップは、半導体チップから独立
して製造できるので、受動回路チップの積層数によっ
て、半導体基板に反りを発生する等の問題を生じる余地
がない。従って、受動回路チップは、半導体チップに対
する悪影響を考慮することなく、多層化することができ
る。このため、受動回路チップの平面積の増大を抑え、
半導体基板上に形成された能動回路を効率良く利用する
ことができるようになる。Since the passive circuit chip can be manufactured independently of the semiconductor chip, there is no room to cause a problem such as warpage of the semiconductor substrate depending on the number of stacked passive circuit chips. Therefore, the passive circuit chip can be multilayered without considering the adverse effect on the semiconductor chip. For this reason, the increase in the plane area of the passive circuit chip is suppressed,
The active circuit formed on the semiconductor substrate can be used efficiently.
【００３４】受動回路チップは、半導体チップから独立
して製造できるので、絶縁樹脂の他、セラミック系材料
を用いることができる。即ち、内部に多層配線されたセ
ラミック系多層基板で構成することができる。Since the passive circuit chip can be manufactured independently of the semiconductor chip, a ceramic material can be used in addition to the insulating resin. That is, it can be constituted by a ceramic-based multilayer substrate in which multilayer wiring is provided.
【００３５】受動回路チップにおいて、誘電体基板は、
好ましくは、受動回路端子を設けた一面とは異なる面
に、マザーボードに接続するための外部接続用端子を有
する。In the passive circuit chip, the dielectric substrate is
Preferably, an external connection terminal for connecting to a motherboard is provided on a surface different from the surface on which the passive circuit terminals are provided.
【００３６】本発明は、更に、上述した高周波１Ｃ部品
を製造するのに適した製造方法を開示する。この製造方
法は、次のステップを含む。The present invention further discloses a manufacturing method suitable for manufacturing the high-frequency 1C component described above. This manufacturing method includes the following steps.
【００３７】まず、多数の半導体チップ要素を有する半
導体ウエハを製造する。前記半導体チップ要素のそれぞ
れは、複数の能動回路と、複数の能動回路端子とを含
む。前記能動回路のそれぞれは、前記半導体ウエハによ
って支持されている。前記能動回路端子は、前記半導体
ウエハの一面上に備えられ、前記能動回路のそれぞれに
個別に接続されている。First, a semiconductor wafer having a large number of semiconductor chip elements is manufactured. Each of the semiconductor chip elements includes a plurality of active circuits and a plurality of active circuit terminals. Each of the active circuits is supported by the semiconductor wafer. The active circuit terminals are provided on one surface of the semiconductor wafer, and are individually connected to the respective active circuits.
【００３８】次に、前記半導体ウエハを、前記半導体チ
ップ要素のそれぞれ毎に分離するように切断して、半導
体チップを取り出す。Next, the semiconductor wafer is cut so as to be separated for each of the semiconductor chip elements, and semiconductor chips are taken out.
【００３９】一方、前記工程とは別に、多数の受動回路
チップ要素を有する受動回路用ウエハを製造する。前記
受動回路チップ要素のそれぞれは、複数の受動回路と、
複数の受動回路端子とを含む。前記受動回路のそれぞれ
は、前記受動回路用ウエハによって支持されている。前
記受動回路端子は、前記受動回路用ウエハの一面上に備
えられ、前記受動回路のそれぞれに個別に接続されてい
る。On the other hand, aside from the above steps, a passive circuit wafer having a large number of passive circuit chip elements is manufactured. Each of the passive circuit chip elements, a plurality of passive circuits,
And a plurality of passive circuit terminals. Each of the passive circuits is supported by the passive circuit wafer. The passive circuit terminals are provided on one surface of the passive circuit wafer, and are individually connected to the respective passive circuits.
【００４０】次に、前記受動回路用ウエハを、前記受動
回路チップ要素のそれぞれ毎に分離するように切断し
て、受動回路チップを取り出す。Next, the passive circuit wafer is cut so as to separate each of the passive circuit chip elements, and the passive circuit chips are taken out.
【００４１】次に、半導体チップを、受動回路チップの
上に搭載し、能動回路端子を受動回路端子と所定の関係
で接続する。Next, the semiconductor chip is mounted on the passive circuit chip, and the active circuit terminals are connected to the passive circuit terminals in a predetermined relationship.
【００４２】上記工程によれば、本発明に係る高周波１
Ｃ部品を、容易に量産することができる。しかも、能動
回路端子が半導体ウエハの一面上に備えられ、能動回路
のそれぞれに個別に接続されているから、半導体ウエハ
の段階で、各能動回路の良、不良をチェックすることが
できる。このため、半導体ウエハ製造工程における不良
品を除去することができる。同様に、受動回路端子は、
受動回路用ウエハの一面上に備えられ、受動回路のそれ
ぞれに個別に接続されているから、ウエハの段階で、各
受動回路の良、不良をチェックすることができる。この
ため、受動回路用ウエハ製造工程における不良品を除去
することができる。上述した製造工程上のメリットによ
り、製造コストを低減することができる。According to the above process, the high frequency 1 according to the present invention
C parts can be easily mass-produced. In addition, since the active circuit terminals are provided on one surface of the semiconductor wafer and are individually connected to each of the active circuits, it is possible to check the quality of each active circuit at the stage of the semiconductor wafer. Therefore, defective products in the semiconductor wafer manufacturing process can be removed. Similarly, the passive circuit terminals
Since it is provided on one surface of the passive circuit wafer and is individually connected to each of the passive circuits, it is possible to check the quality of each passive circuit at the wafer stage. Therefore, defective products in the process of manufacturing the passive circuit wafer can be removed. Due to the advantages in the manufacturing process described above, manufacturing costs can be reduced.
【００４３】[0043]
【発明の実施の形態】図１は本発明に係る高周波１Ｃ部
品の構成を概略的に示す側面図、図２は本発明に係る高
周波ＩＣ部品に適用され得る回路構成例を示す電気回路
図、図３は図２に示した電気回路図において半導体チッ
プ１の回路部分と、受動回路チップ３の回路部分とを分
離して示す電気回路図である。FIG. 1 is a side view schematically showing the configuration of a high-frequency 1C component according to the present invention. FIG. 2 is an electric circuit diagram showing a circuit configuration example applicable to the high-frequency IC component according to the present invention. FIG. 3 is an electric circuit diagram showing the circuit portion of the semiconductor chip 1 and the circuit portion of the passive circuit chip 3 separately in the electric circuit diagram shown in FIG.
【００４４】図１〜３を参照すると、本発明に係る高周
波１Ｃ部品は、半導体チップ１と、受動回路チップ３と
を含む。半導体チップ１は、半導体基板５と、複数の能
動回路Ａ１〜Ａ３（図２、３参照）と、複数の能動回路
端子７〜１８（図３参照）とを含む。受動回路チップ３
は、誘電体基板１９と、複数の受動回路Ｐ１〜Ｐ４（図
２、３参照）と、複数の受動回路端子２１〜３２（図３
参照）とを含む。半導体チップ１及び受動回路チップ３
は、半導体基板５の一面３３及び誘電体基板１９の一面
３５を互いに対向させ、能動回路端子７〜１８及び受動
回路端子２１〜３２を、所定の関係で重ね合わせて接続
することにより、互いに結合されている。能動回路端子
７〜１８及び受動回路端子２１〜３２の表面に、予め半
田バンプを形成しておいて、その半田により両者を接続
固定することが好ましい。Referring to FIGS. 1 to 3, the high frequency 1C component according to the present invention includes a semiconductor chip 1 and a passive circuit chip 3. The semiconductor chip 1 includes a semiconductor substrate 5, a plurality of active circuits A1 to A3 (see FIGS. 2 and 3), and a plurality of active circuit terminals 7 to 18 (see FIG. 3). Passive circuit chip 3
Are a dielectric substrate 19, a plurality of passive circuits P1 to P4 (see FIGS. 2 and 3), and a plurality of passive circuit terminals 21 to 32 (FIG. 3).
See). Semiconductor chip 1 and passive circuit chip 3
Are connected to each other by making the one surface 33 of the semiconductor substrate 5 and the one surface 35 of the dielectric substrate 19 face each other and overlapping and connecting the active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 in a predetermined relationship. Have been. It is preferable to form solder bumps on the surfaces of the active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 in advance, and to connect and fix them by the solder.
【００４５】本発明に係る高周波１Ｃ部品に使用する誘
電体基板１９は、受動回路素子を表面または内部に形成
できる多層基板が好ましい。図１に示す実施例では、誘
電体基板１９は、一面３５とは異なる面３７に、マザー
ボードに接続するための外部接続用端子３９〜４４を有
する。この外部接続用端子３９〜４４は、誘電体基板１
９の底面３７に設けられているが、側面３８に設けても
よい。好ましくは、外部接続用端子３９〜４４の上に半
田バンプを形成して、その半田によりマザーボード上の
電極との電気的接続及び固定を行う。The dielectric substrate 19 used for the high-frequency 1C component according to the present invention is preferably a multilayer substrate on which passive circuit elements can be formed on the surface or inside. In the embodiment shown in FIG. 1, the dielectric substrate 19 has external connection terminals 39 to 44 for connecting to a motherboard on a surface 37 different from the one surface 35. The external connection terminals 39 to 44 are connected to the dielectric substrate 1.
9 is provided on the bottom surface 37, but may be provided on the side surface 38. Preferably, solder bumps are formed on the external connection terminals 39 to 44, and the solder is used to electrically connect to and fix the electrodes on the motherboard.
【００４６】図２を参照すると、能動回路Ａ１〜Ａ３は
任意数の高周波トランジスタ等を含む３段の増幅回路と
して構成されている。能動回路Ａ１〜Ａ３は半導体基板
５（図１参照）に形成されている。能動回路Ａ１〜Ａ３
には、駆動用直流電源を供給するための電源端子Ｂ１〜
Ｂ３が備えられている。Referring to FIG. 2, the active circuits A1 to A3 are configured as three-stage amplifier circuits including an arbitrary number of high-frequency transistors and the like. The active circuits A1 to A3 are formed on the semiconductor substrate 5 (see FIG. 1). Active circuits A1 to A3
Have power supply terminals B1 to B1 for supplying a driving DC power supply.
B3 is provided.
【００４７】受動回路Ｐ１〜Ｐ３のそれぞれは、能動回
路Ａ１〜Ａ３に対応して備えられ、誘電体基板１９（図
１参照）によって支持されている。実施例では、能動回
路Ａ３の後段に、低域通過フィルタとして動作する受動
回路Ｐ４が接続されている。The passive circuits P1 to P3 are provided corresponding to the active circuits A1 to A3, respectively, and are supported by the dielectric substrate 19 (see FIG. 1). In the embodiment, a passive circuit P4 that operates as a low-pass filter is connected to a stage subsequent to the active circuit A3.
【００４８】受動回路Ｐ１〜Ｐ３は、能動回路Ａ１〜Ａ
３の入力端及び出力端におけるインピーダンス整合を採
る回路部分と、能動回路Ａ１〜Ａ３側の信号と電源側と
を高周波的に結合させないための回路部分とを含んでい
る。The passive circuits P1 to P3 are composed of active circuits A1 to A
3 includes a circuit portion for impedance matching at an input terminal and an output terminal, and a circuit portion for preventing the signals on the active circuits A1 to A3 and the power supply from being coupled at high frequencies.
【００４９】具体的に述べると、受動回路Ｐ１はコイル
Ｌ１１、Ｌ１２及びコンデンサＣ１１、Ｃ１２を有す
る。コイルＬ１１の一端とコンデンサＣ１１の一端との
接続点は信号入力端に接続されている。コンデンサＣ１
１の他端は、能動回路Ａ１の入力端に接続されている。
コイルＬ１２の一端は能動回路Ａ１に接続され、他端は
コンデンサＣ１２の一端に接続され、その接続点が電源
端子Ｂ１に導かれている。コンデンサＣ１２の他端は接
地される。Specifically, the passive circuit P1 has coils L11 and L12 and capacitors C11 and C12. A connection point between one end of the coil L11 and one end of the capacitor C11 is connected to a signal input terminal. Capacitor C1
The other end of 1 is connected to the input terminal of the active circuit A1.
One end of the coil L12 is connected to the active circuit A1, the other end is connected to one end of the capacitor C12, and the connection point is led to the power supply terminal B1. The other end of the capacitor C12 is grounded.
【００５０】受動回路Ｐ１において、コイルＬ１１及び
コンデンサＣ１１が能動回路Ａ１の入力端におけるイン
ピーダンス整合回路を構成し、コイルＬ１２及びコンデ
ンサＣ１２が能動回路Ａ１側の信号と電源側とを高周波
的に結合させないための回路部分を構成する。In the passive circuit P1, the coil L11 and the capacitor C11 constitute an impedance matching circuit at the input terminal of the active circuit A1, and the coil L12 and the capacitor C12 do not couple the signal on the active circuit A1 side and the power supply side at high frequency. The circuit part for this.
【００５１】受動回路Ｐ２はコイルＬ２１、Ｌ２２及び
コンデンサＣ２１、Ｃ２２を有する。コイルＬ２１の一
端は能動回路Ａ１の出力端に接続され、他端はコンデン
サＣ２１の一端と接続され、更に、能動回路Ａ２の入力
端に接続されている。コンデンサＣ２１の他端は接地さ
れている。コイルＬ２２の一端は能動回路Ａ２に接続さ
れ、他端はコンデンサＣ２２の一端に接続され、その接
続点が電源端子Ｂ２に導かれている。コンデンサＣ２２
の他端は接地される。受動回路Ｐ２において、コイルＬ
２１及びコンデンサＣ２１が能動回路Ａ１の出力端及び
能動回路Ａ２の入力端におけるインピーダンス整合回路
を構成し、コイルＬ２２及びコンデンサＣ２２が能動回
路Ａ２側の信号と電源側とを高周波的に結合させないた
めの回路部分を構成する。The passive circuit P2 has coils L21 and L22 and capacitors C21 and C22. One end of the coil L21 is connected to the output terminal of the active circuit A1, the other end is connected to one end of the capacitor C21, and further connected to the input terminal of the active circuit A2. The other end of the capacitor C21 is grounded. One end of the coil L22 is connected to the active circuit A2, the other end is connected to one end of the capacitor C22, and the connection point is led to the power terminal B2. Capacitor C22
Is grounded. In the passive circuit P2, the coil L
21 and a capacitor C21 constitute an impedance matching circuit at the output terminal of the active circuit A1 and the input terminal of the active circuit A2, and the coil L22 and the capacitor C22 prevent the signal on the active circuit A2 side and the power supply side from being coupled at high frequency. Configure the circuit part.
【００５２】受動回路Ｐ３はコイルＬ３１、Ｌ３２及び
コンデンサＣ３１、Ｃ３２を有する。コイルＬ３１の一
端は能動回路Ａ２の出力端に接続され、他端はコンデン
サＣ３１の一端と接続され、更に、能動回路Ａ３の入力
端に接続されている。コンデンサＣ３１の他端は接地さ
れている。コイルＬ３２の一端は能動回路Ａ３に接続さ
れ、他端はコンデンサＣ３２の一端に接続され、その接
続点が電源端子Ｂ３に導かれている。コンデンサＣ３２
の他端は接地される。The passive circuit P3 has coils L31 and L32 and capacitors C31 and C32. One end of the coil L31 is connected to the output end of the active circuit A2, the other end is connected to one end of the capacitor C31, and further connected to the input end of the active circuit A3. The other end of the capacitor C31 is grounded. One end of the coil L32 is connected to the active circuit A3, the other end is connected to one end of the capacitor C32, and the connection point is led to the power terminal B3. Capacitor C32
Is grounded.
【００５３】受動回路Ｐ３において、コイルＬ３１及び
コンデンサＣ３１が能動回路Ａ２の出力端及び能動回路
Ａ３の入力端におけるインピーダンス整合回路を構成
し、コイルＬ３２及びコンデンサＣ３２が能動回路Ａ３
側の信号と電源側とを高周波的に結合させないための回
路部分を構成する。In the passive circuit P3, the coil L31 and the capacitor C31 constitute an impedance matching circuit at the output terminal of the active circuit A2 and the input terminal of the active circuit A3, and the coil L32 and the capacitor C32 constitute the active circuit A3.
A circuit part for preventing the signal on the side and the power supply from being coupled at high frequency.
【００５４】受動回路Ｐ４はコイルＬ４１、Ｌ４２及び
コンデンサＣ４１、Ｃ４２、Ｃ４３を有する。コイルＬ
４１の一端は能動回路Ａ３の出力端に接続され、他端が
コンデンサＣ４１の一端に接続されている。コンデンサ
Ｃ４１の他端は接地されている。コイルＬ４１とコンデ
ンサＣ４１の接続点には、コイル４２及びコンデンサＣ
４２の並列回路の一端が接続されている。コイル４２及
びコンデンサＣ４２の並列回路の他端は、出力端子３０
２に導かれている。出力端子３０２にコンデンサＣ４３
の一端が接続されている。コンデンサＣ４３の他端は接
地されている。The passive circuit P4 has coils L41, L42 and capacitors C41, C42, C43. Coil L
One end of 41 is connected to the output end of the active circuit A3, and the other end is connected to one end of the capacitor C41. The other end of the capacitor C41 is grounded. The connection point between the coil L41 and the capacitor C41 is the coil 42 and the capacitor C41.
One end of the 42 parallel circuits is connected. The other end of the parallel circuit of the coil 42 and the capacitor C42 is connected to the output terminal 30.
It is led to 2. A capacitor C43 is connected to the output terminal 302.
Are connected at one end. The other end of the capacitor C43 is grounded.
【００５５】受動回路Ｐ１〜Ｐ４において用いられてい
るコイル及びコンデンサの定数は、能動回路Ａ１〜Ａ３
を構成する高周波アンプの動作する対象周波数に合わせ
て決定される。The constants of the coils and capacitors used in the passive circuits P1 to P4 are the same as those of the active circuits A1 to A3.
Is determined in accordance with the target frequency at which the high-frequency amplifier constituting the above operates.
【００５６】本発明に係る高周波１Ｃ部品において、受
動回路Ｐ１〜Ｐ４を構成するコイル及びコンデンサは、
誘電体基板１９（図１参照）の表面及び内部に形成す
る。誘電基板の材質については特に限定はないが、耐熱
性及ぴ低熱膨張性等、強度、安定性等を考慮すると、セ
ラミック系の材料が最適である。In the high frequency 1C component according to the present invention, the coils and capacitors constituting the passive circuits P1 to P4 are:
It is formed on the surface and inside of the dielectric substrate 19 (see FIG. 1). The material of the dielectric substrate is not particularly limited, but a ceramic material is most suitable in consideration of heat resistance, low thermal expansion, strength, stability, and the like.
【００５７】次に、図３を参照すると、半導体チップ１
の回路部分と、受動回路チップ３の回路部分とは、互い
に分離されている。半導体チップ１は、能動回路Ａ１〜
Ａ３を含んでおり、受動回路チップ３は受動回路Ｐ１〜
Ｐ４を含んでいる。能動回路端子７〜１８は能動回路Ａ
１〜Ａ３のそれぞれに個別に接続されており、受動回路
端子２１〜３２は、受動回路Ｐ１〜Ｐ４のそれぞれから
導出されている。能動回路端子７〜１８及び受動回路端
子２１〜３２は、図２に示した回路構成となるように、
所定の関係で重ね合わせて接続される。Next, referring to FIG.
And the circuit part of the passive circuit chip 3 are separated from each other. The semiconductor chip 1 includes active circuits A1 to A1.
A3, and the passive circuit chip 3 includes passive circuits P1 to P1.
P4 is included. Active circuit terminals 7 to 18 are connected to active circuit A
1 to A3 are individually connected, and the passive circuit terminals 21 to 32 are derived from the passive circuits P1 to P4, respectively. The active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 have the circuit configuration shown in FIG.
They are connected to each other in a predetermined relationship.
【００５８】図２、３に示す電気回路は説明の具体化の
ためにのみ示されたもので、本発明が、図２、３に示さ
れた回路構成にのみ限定されるものでないことは、言う
までもない。The electric circuits shown in FIGS. 2 and 3 are shown only for the purpose of explanation, and the present invention is not limited to the circuit configuration shown in FIGS. Needless to say.
【００５９】上述したように、本発明に係る高周波１Ｃ
部品において、半導体チップ１は、能動回路端子７〜１
８が、半導体基板５の一面に備えられ、能動回路Ａ１〜
Ａ３のそれぞれに個別に接続されている。従って、半導
体チップ１について、能動回路端子７〜１８をチェック
端子として用いることにより、各能動回路Ａ１〜Ａ３の
良品、及び、不良品の検査をすることができる。As described above, the high frequency 1C according to the present invention
In the component, the semiconductor chip 1 includes active circuit terminals 7-1.
8 are provided on one surface of the semiconductor substrate 5, and active circuits A1 to
A3 is individually connected. Therefore, for the semiconductor chip 1, by using the active circuit terminals 7 to 18 as check terminals, it is possible to inspect non-defective products and defective products of each of the active circuits A1 to A3.
【００６０】同様に、受動回路チップ３は、受動回路端
子２１〜３２が誘電体基板１９の一面に備えられ、受動
回路Ｐ１〜Ｐ４のそれぞれに個別に接続されているか
ら、受動回路チップ３について、受動回路端子２１〜３
２をチェック端子として用いることにより、各能動回路
Ａ１〜Ａ３の良品、及び、不良品の検査をすることがで
きる。Similarly, the passive circuit chip 3 has the passive circuit terminals 21 to 32 provided on one surface of the dielectric substrate 19 and is individually connected to each of the passive circuits P1 to P4. , Passive circuit terminals 21 to 3
By using 2 as a check terminal, it is possible to inspect non-defective products and defective products of each of the active circuits A1 to A3.
【００６１】従って、良品であると判定された受動回路
チップ３に限って、良品であると判定された半導体チッ
プ１を搭載することが可能となるため、本発明に係る高
周波ＩＣ部品の不良品がへり、高周波１Ｃ部品の製造コ
ストを低減することが可能となる。一般に、１ＧＨｚを
越す高周波用の半導体は高価であり、特に高周波帯で効
率の良好なＧａＡｓ等の化合物半導体は極めて高価であ
る。本発明によれば、受動回路チップ３及び半導体回路
チップ１の不良品の除去を行うことにより、完成した高
周波１Ｃ部品の量産歩留まりを向上させ、製造コストを
低減させることができる。Therefore, the semiconductor chip 1 determined to be non-defective can be mounted only on the passive circuit chip 3 determined to be non-defective, and the defective high-frequency IC component according to the present invention can be mounted. This makes it possible to reduce the manufacturing cost of the high frequency 1C component. Generally, semiconductors for high frequencies exceeding 1 GHz are expensive, and especially compound semiconductors such as GaAs having high efficiency in a high frequency band are extremely expensive. According to the present invention, by removing defective products of the passive circuit chip 3 and the semiconductor circuit chip 1, it is possible to improve the mass production yield of the completed high-frequency 1C component and reduce the manufacturing cost.
【００６２】しかも、半導体チップ１として、ＧａＡｓ
等の化合物系半導体を使用することが可能になるため、
高周波特性の優れた高周波ＩＣ部品を実現することがで
きる。Further, GaAs is used as the semiconductor chip 1.
Because it becomes possible to use compound semiconductors such as
A high-frequency IC component having excellent high-frequency characteristics can be realized.
【００６３】また、半導体チップ１上に直接に受動回路
を形成しないため、受動回路Ｐ１〜Ｐ４を形成するスペ
ースを確保する目的で、半導体チップ１のサイズを大き
くする必要はない。このため、半導体チップ１上の能動
回路Ａ１〜Ａ３の利用効率が向上する。また、アプリケ
ーションに対して、適当な数の能動回路Ａ１〜Ａ３をア
レー化した半導体チップ１を使用することが可能になる
ので、半導体チップ１を小型化でき、コストを低減する
ことが可能となる。Further, since no passive circuit is formed directly on the semiconductor chip 1, it is not necessary to increase the size of the semiconductor chip 1 in order to secure a space for forming the passive circuits P1 to P4. Therefore, the utilization efficiency of the active circuits A1 to A3 on the semiconductor chip 1 is improved. Further, since it is possible to use the semiconductor chip 1 in which an appropriate number of active circuits A1 to A3 are arrayed for an application, the semiconductor chip 1 can be reduced in size and cost can be reduced. .
【００６４】更に、受動回路チップ３において、受動回
路Ｐ１〜Ｐ４の定数値を変化させることにより、同一の
半導体チップ１を使用して、異なる周波数帯に対しても
設計変更することが可能となる。また、受動回路Ｐ１〜
Ｐ４の回路構成を変えることにより、同一の半導体チッ
プ１を使用して異なる機能回路を設計することも可能と
なる。Further, in the passive circuit chip 3, by changing the constant values of the passive circuits P1 to P4, the design can be changed for different frequency bands using the same semiconductor chip 1. . Also, the passive circuits P1 to P1
By changing the circuit configuration of P4, it becomes possible to design different functional circuits using the same semiconductor chip 1.
【００６５】また、受動回路チップ３のみの設計変更に
より、各種機能回路部品の設計が可能になるので、各種
機能別の高周波ＩＣ回路の開発時間を短縮化することが
可能となる。Also, by changing the design of only the passive circuit chip 3, it becomes possible to design various functional circuit components, so that the development time of the high-frequency IC circuit for each function can be shortened.
【００６６】更に、半導体チップ１上の能動回路Ａ１〜
Ａ３を共通化して、各種高周波１Ｃ部品を設計すること
が可能となるため、半導体チップ１に汎用性を持たせる
ことが可能となる。このため、量産性が良好で、低コス
トの半導体チップ１を入手できるようになり、これによ
り、高周波１Ｃ部品のより一層の低コスト化が可能とな
る。Further, the active circuits A1 to A1 on the semiconductor chip 1
Since A3 can be shared and various high-frequency 1C components can be designed, the semiconductor chip 1 can have versatility. For this reason, it becomes possible to obtain a low-cost semiconductor chip 1 with good mass productivity, thereby making it possible to further reduce the cost of the high-frequency 1C component.
【００６７】また、半導体チップ１及び受動回路チップ
３を組み合わせる前の工程において、半導体チップ１及
び受動回路チップ３の良、不良を、最終段階まで待たず
にチェックできるから、不良ロットを見出し、製品納入
期限に迅速に対応できる。Further, in the process before combining the semiconductor chip 1 and the passive circuit chip 3, the quality of the semiconductor chip 1 and the passive circuit chip 3 can be checked for good or bad without waiting until the final stage. Quick response to delivery deadlines.
【００６８】しかも、半導体チップ１及び受動回路チッ
プ３は、半導体基板５の一面３３及び誘電体基板１９の
一面３５を互いに対向させ、能動回路端子７〜１８及び
受動回路端子２１〜３２を所定の関係で重ね合わせて接
続することにより、互いに結合されている。この構造に
よれば、半導体チップ１と受動回路チップ３の組み合わ
せ工程において、両者を確実に、電気的に導通させるこ
とができる。このため、組立工程における不良品の発生
率を最小にすることができるようになる。Further, the semiconductor chip 1 and the passive circuit chip 3 have the one surface 33 of the semiconductor substrate 5 and the one surface 35 of the dielectric substrate 19 opposed to each other, and connect the active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 to predetermined positions. They are connected to each other by overlapping and connecting in a relationship. According to this structure, in the process of assembling the semiconductor chip 1 and the passive circuit chip 3, both can be reliably electrically connected. For this reason, the incidence of defective products in the assembly process can be minimized.
【００６９】上述の総合的効果として、製品コストが低
減される。また、半導体基板５として、高周波特性に優
れているが、高価な化合物系半導体を用いた場合にも、
コスト損失を最小限に抑えることができるので、コスト
による制限を緩和しつつ、高周波特性に優れている化合
物系半導体によって、半導体基板５を構成することがで
きる。As an overall effect, the product cost is reduced. In addition, even when an expensive compound-based semiconductor which is excellent in high-frequency characteristics as the semiconductor substrate 5 is used,
Since the cost loss can be minimized, the semiconductor substrate 5 can be composed of a compound-based semiconductor having excellent high-frequency characteristics while alleviating restrictions due to cost.
【００７０】受動回路チップ３は、半導体チップ１から
独立して製造できるので、受動回路チップ３の積層数に
よって、半導体基板５に反りを発生する等の問題を生じ
る余地がない。従って、受動回路チップ３は、半導体チ
ップ１に対する悪影響を考慮することなく、多層化する
ことができる。このため、受動回路チップ３の平面積の
増大を抑え、半導体基板５上に形成された能動回路Ａ１
〜Ａ３を効率良く利用することができるようになる。Since the passive circuit chip 3 can be manufactured independently of the semiconductor chip 1, there is no room for causing a problem such as warpage of the semiconductor substrate 5 depending on the number of stacked passive circuit chips 3. Therefore, the passive circuit chip 3 can be multilayered without considering the adverse effect on the semiconductor chip 1. Therefore, an increase in the planar area of the passive circuit chip 3 is suppressed, and the active circuit A1 formed on the semiconductor substrate 5 is suppressed.
~ A3 can be used efficiently.
【００７１】受動回路チップ３は、半導体チップ１から
独立して製造できるので、絶縁樹脂の他、セラミック系
材料を用いることができる。即ち、内部に多層配線され
たセラミック系多層基板で構成することができる。Since the passive circuit chip 3 can be manufactured independently of the semiconductor chip 1, a ceramic material can be used in addition to the insulating resin. That is, it can be constituted by a ceramic-based multilayer substrate in which multilayer wiring is provided.
【００７２】半導体チップ１において、能動回路Ａ１〜
Ａ３のそれぞれは半導体基板５に形成されており、ま
た、受動回路チップ３において受動回路Ｐ１〜Ｐ４のそ
れぞれは能動回路Ａ１〜Ａ３に対応して備えられてい
る。この構造は、ＭＭＩＣ型の高周波１Ｃ部品を得るの
に必要な基本的構成となる。In the semiconductor chip 1, the active circuits A1 to A1
A3 is formed on the semiconductor substrate 5, and the passive circuits P1 to P4 in the passive circuit chip 3 are provided corresponding to the active circuits A1 to A3. This structure is a basic configuration necessary for obtaining an MMIC type high frequency 1C component.
【００７３】次に、図４〜図９を参照して、本発明に係
る高周波１Ｃ部品を製造する方法を説明する。まず、図
４に示すように、多数の半導体チップ要素Ｑ１１〜Ｑｍ
ｎを有する半導体ウエハ５００を製造する。半導体チッ
プ要素Ｑ１１〜Ｑｍｎのそれぞれは、図５に示すよう
に、複数の能動回路Ａ１〜Ａ３と、複数の能動回路端子
７〜１８とを含む。能動回路Ａ１〜Ａ３のそれぞれは、
半導体ウエハ５００によって支持されている。能動回路
端子７〜１８は、半導体ウエハ５００の一面上に備えら
れ、能動回路Ａ１〜Ａ３のそれぞれに個別に接続されて
いる。Next, a method of manufacturing the high-frequency 1C component according to the present invention will be described with reference to FIGS. First, as shown in FIG. 4, a number of semiconductor chip elements Q11 to Qm
The semiconductor wafer 500 having n is manufactured. Each of the semiconductor chip elements Q11 to Qmn includes a plurality of active circuits A1 to A3 and a plurality of active circuit terminals 7 to 18, as shown in FIG. Each of the active circuits A1 to A3
It is supported by the semiconductor wafer 500. The active circuit terminals 7 to 18 are provided on one surface of the semiconductor wafer 500 and are individually connected to the active circuits A1 to A3.
【００７４】次に、半導体ウエハ５００を、半導体チッ
プ要素Ｑ１１〜Ｑｍｎのそれぞれ毎に分離するように切
断して、半導体チップを取り出す。Next, the semiconductor wafer 500 is cut so as to separate each of the semiconductor chip elements Q11 to Qmn, and semiconductor chips are taken out.
【００７５】一方、半導体ウエハ工程とは別に、図６に
示すように、多数の受動回路チップ要素Ｐ１１〜Ｐｍｎ
を有する受動回路用ウエハ１９０を製造する。受動回路
チップ要素Ｐ１１〜Ｐｍｎのそれぞれは、図７に示すよ
うに、複数の受動回路Ｐ１〜Ｐ４と、複数の受動回路端
子２１〜３２とを含む。受動回路Ｐ１〜Ｐ４のそれぞれ
は、受動回路用ウエハ１９０によって支持されている。
受動回路端子２１〜３２は、受動回路用ウエハ１９０の
一面上に備えられ、受動回路Ｐ１〜Ｐ４のそれぞれに個
別に接続されている。On the other hand, apart from the semiconductor wafer process, as shown in FIG. 6, a number of passive circuit chip elements P11 to Pmn
Is manufactured. As shown in FIG. 7, each of the passive circuit chip elements P11 to Pmn includes a plurality of passive circuits P1 to P4 and a plurality of passive circuit terminals 21 to 32. Each of the passive circuits P1 to P4 is supported by a passive circuit wafer 190.
The passive circuit terminals 21 to 32 are provided on one surface of the passive circuit wafer 190 and are individually connected to the respective passive circuits P1 to P4.
【００７６】次に、受動回路用ウエハ１９０を、受動回
路チップ要素Ｐ１１〜Ｐｍｎのそれぞれ毎に分離するよ
うに切断して、受動回路チップを取り出す。Next, the passive circuit wafer 190 is cut so as to separate each of the passive circuit chip elements P11 to Pmn, and the passive circuit chip is taken out.
【００７７】次に、図８に示すように、上述のようにし
て取り出された半導体チップ１及び受動回路チップ３
を、能動回路端子７〜１８が、受動回路端子２１〜３２
と所定の関係で接合されるように組み合わせる。これに
より、図９に示す高周波ＩＣ部品が得られる。Next, as shown in FIG. 8, the semiconductor chip 1 and the passive circuit chip 3 taken out as described above
The active circuit terminals 7 to 18 are connected to the passive circuit terminals 21 to 32.
And are combined so as to be joined in a predetermined relationship. Thus, the high-frequency IC component shown in FIG. 9 is obtained.
【００７８】上記工程によれば、本発明に係る高周波１
Ｃ部品を、容易に量産することができる。しかも、能動
回路端子７〜１８が半導体ウエハ５００の一面上に備え
られ、能動回路Ａ１〜Ａ３のそれぞれに個別に接続され
ているから、半導体ウエハ５００の段階で、各能動回路
Ａ１〜Ａ３の良、不良をチェックすることができる。こ
のため、半導体ウエハ製造工程における不良品を除去す
ることができる。同様に、受動回路端子２１〜３２は、
受動回路用ウエハ１９０の一面上に備えられ、受動回路
Ｐ１〜Ｐ４のそれぞれに個別に接続されているから、ウ
エハの段階で、各受動回路Ｐ１〜Ｐ４の良、不良をチェ
ックすることができる。このため、受動回路用ウエハ製
造工程における不良品を除去することができる。上述し
た製造工程上のメリットにより、製造コストを低減する
ことができる。According to the above steps, the high frequency 1 according to the present invention
C parts can be easily mass-produced. In addition, since the active circuit terminals 7 to 18 are provided on one surface of the semiconductor wafer 500 and are individually connected to the active circuits A1 to A3, at the stage of the semiconductor wafer 500, the active circuits A1 to A3 , Can be checked for defects. Therefore, defective products in the semiconductor wafer manufacturing process can be removed. Similarly, the passive circuit terminals 21 to 32
Since it is provided on one surface of the passive circuit wafer 190 and is individually connected to each of the passive circuits P1 to P4, it is possible to check the pass / fail status of each of the passive circuits P1 to P4 at the wafer stage. Therefore, defective products in the process of manufacturing the passive circuit wafer can be removed. Due to the advantages in the manufacturing process described above, manufacturing costs can be reduced.
【００７９】以上実施例について説明したが、本発明で
は、次のような実施の形態または変形例を採用すること
ができる。Although the embodiments have been described above, the present invention may employ the following embodiments or modifications.
【００８０】（１）上記実施例では半導体チップと誘電
体基板の接続をバンプ接続で行っているが、ワイヤーボ
ンディングを用いて接続方法でもよい。但し、ワイヤー
ボンディング用の電極及ぴワイヤーボンディング用のス
ペースを誘電体基板上に確保する必要があり、バンプ接
続に比べ多くのスペースを必要とする。(1) In the above embodiment, the connection between the semiconductor chip and the dielectric substrate is made by bump connection. However, a connection method using wire bonding may be used. However, it is necessary to secure an electrode for wire bonding and a space for wire bonding on the dielectric substrate, which requires more space than bump connection.
【００８１】（２）上記実施例では高周波１Ｃ部品の応
用として高周波アンプについて記載したが、これに限ら
ずミキサ、変調器といった機能回路に応用することが可
能である。また、上記実施例ではＬＰＦのような受動素
子による機能回路を用いたものについて述べたが、これ
以外の各種フィルタ、カプラ、フェイズシフタ等を付加
することが可能である。(2) Although the high-frequency amplifier is described as an application of the high-frequency 1C component in the above-described embodiment, the present invention is not limited to this, and can be applied to a functional circuit such as a mixer or a modulator. Further, in the above-described embodiment, an example using a functional circuit including a passive element such as an LPF has been described. However, other various filters, couplers, phase shifters, and the like can be added.
【００８２】（３）上記実施例では受動回路形成にコイ
ル、コンデンサ等を使用したが、対象周波数帯の波長を
利用した分布定数素子を用いてもよい。特にミリ波帯で
は微少な定数値を実現するには良好な素子となる。(3) In the above embodiment, a coil, a capacitor, and the like are used for forming a passive circuit. However, a distributed constant element using a wavelength of a target frequency band may be used. In particular, in the millimeter wave band, this is a good element for realizing a small constant value.
【００８３】（４）上記実施例では誘電体基板のマザー
ボード上の電極に接続するための電極は誘電体基板の底
面に形成されていたが、基板の側面に形成してもよい。(4) In the above embodiment, the electrodes for connecting to the electrodes on the motherboard of the dielectric substrate are formed on the bottom surface of the dielectric substrate, but they may be formed on the side surfaces of the substrate.
【００８４】[0084]
【発明の効果】以上説明したように、本発明によれば、
次のような効果を得ることができる。 （ａ）低コストの高周波１Ｃ部品を提供することができ
る。 （ｂ）量産工程内において、不良品発見の可能な高周波
１Ｃ部品を提供することができる。 （ｃ）半導体チップにおける利用効率を向上させた高周
波１Ｃ部品を提供することができる。 （ｄ）半導体チップに汎用性を持たせることが可能で、
量産性に富む安価な高周波ＩＣ部品を提供することがで
きる。 （ｅ）良品であると判定された受動回路チップに導体チ
ップを搭載することができ、従って、高価な半導体チッ
プの損失を低減させ、コストダウンを図った高周波１Ｃ
部品を提供することができる。 （ｆ）受動回路チップにおいて、受動回路の定数値を変
更することにより、同一の半導体チップを使用して、異
なる周波数帯に対しても対応できる高周波ＩＣ部品を提
供することができる。 （ｇ）受動回路の回路構成を変えることにより、同一の
半導体チップを使用して、異なる回路機能を実現し得る
高周波ＩＣ部品を提供することができる。 （ｈ）各種機能別の開発時間を短縮化し得る高周波ＩＣ
部品を提供することができる。 （ｉ）上述した高周波１Ｃ部品を製造するのに適した製
造方法を提供することができる。As described above, according to the present invention,
The following effects can be obtained. (A) A low-cost high-frequency 1C component can be provided. (B) It is possible to provide a high-frequency 1C component capable of finding a defective product in a mass production process. (C) It is possible to provide a high-frequency 1C component with improved utilization efficiency in a semiconductor chip. (D) It is possible to make the semiconductor chip versatile,
An inexpensive high-frequency IC component with high mass productivity can be provided. (E) The conductor chip can be mounted on the passive circuit chip determined to be non-defective, so that the loss of the expensive semiconductor chip is reduced, and the high-frequency 1C is designed to reduce the cost.
Parts can be provided. (F) In the passive circuit chip, by changing the constant value of the passive circuit, it is possible to provide a high-frequency IC component that can support different frequency bands using the same semiconductor chip. (G) By changing the circuit configuration of the passive circuit, a high-frequency IC component that can realize different circuit functions using the same semiconductor chip can be provided. (H) High-frequency IC that can reduce development time for each function
Parts can be provided. (I) It is possible to provide a manufacturing method suitable for manufacturing the high-frequency 1C component described above.
【図１】本発明に係る高周波１Ｃ部品の構成を概略的に
示す側面図である。FIG. 1 is a side view schematically showing a configuration of a high-frequency 1C component according to the present invention.
【図２】本発明に係る高周波ＩＣ部品に適用され得る回
路構成を示す電気回路図である。FIG. 2 is an electric circuit diagram showing a circuit configuration applicable to the high-frequency IC component according to the present invention.
【図３】図２に示した電気回路図において半導体チップ
１の回路部分と、受動回路チップ３の回路部分とを分離
して示す電気回路図である。3 is an electric circuit diagram showing a circuit portion of the semiconductor chip 1 and a circuit portion of the passive circuit chip 3 separately in the electric circuit diagram shown in FIG. 2;
【図４】本発明に係る高周波１Ｃ部品の製造方法の一工
程を示す図である。FIG. 4 is a view showing one step of a method for manufacturing a high-frequency 1C component according to the present invention.
【図５】図４に図示した半導体ウエハに含まれる半導体
チップ要素の一つを示す図である。FIG. 5 is a diagram showing one of the semiconductor chip elements included in the semiconductor wafer shown in FIG. 4;
【図６】本発明に係る高周波１Ｃ部品の製造方法に含ま
れる別の一工程を示す斜視図である。FIG. 6 is a perspective view showing another step included in the method for manufacturing a high-frequency 1C component according to the present invention.
【図７】図６に図示した受動回路用ウエハに含まれる受
動回路チップ要素の一つを示す図である。FIG. 7 is a view illustrating one of passive circuit chip elements included in the passive circuit wafer illustrated in FIG. 6;
【図８】図４、６の工程を通して得られた半導体チップ
及び受動回路チップとの組み合わせ工程を示す斜視図で
ある。FIG. 8 is a perspective view showing a step of combining the semiconductor chip and the passive circuit chip obtained through the steps of FIGS.
【図９】図８に示した工程を通して得られた高周波ＩＣ
部品の斜視図である。FIG. 9 is a high-frequency IC obtained through the process shown in FIG.
It is a perspective view of a component.
【符号の説明】 １ 半導体チップ ３ 受動回路チップ ５ 半導体基板 ７〜１８ 能動回路端子 １９ 誘電体基板 ２１〜３２ 受動回路端子[Description of Signs] 1 Semiconductor chip 3 Passive circuit chip 5 Semiconductor substrate 7 to 18 Active circuit terminal 19 Dielectric substrate 21 to 32 Passive circuit terminal
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１１年６月１日（１９９９．６．１）[Submission date] June 1, 1999 (1999.6.1)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Correction target item name] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【書類名】 明細書[Document Name] Statement
【発明の名称】 高周波ＩＣ部品及びその製造方法Patent application title: High-frequency IC component and method of manufacturing the same
【特許請求の範囲】[Claims]
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、高周波ＩＣ部品及
びその製造方法に関する。本発明に係る高周波ＩＣ部品
は、例えば、携帯電話、自動車電話等の無線機器、或い
はその他各種通信機器等の分野において利用される表面
実装高周波ＩＣ部品、特にＭＭＩＣ（Microwave Monoli
thic Integrated Circuit）として好適なものである。The present invention relates to a high-frequency IC component and a method for manufacturing the same. The high-frequency IC component according to the present invention is, for example, a surface-mount high-frequency IC component used in the field of wireless devices such as mobile phones and car phones, or various other communication devices, and in particular, MMIC (Microwave Monoli).
Thic Integrated Circuit).
【０００２】[0002]
【従来の技術】一般に、ＭＭＩＣは、半導体基板上にト
ランジスタ等の能動素子を用いた能動回路とコンデン
サ、コイル等の受動素子を用いた受動回路とを集積した
構造となっていた。しかしＭＭＩＣの場合、トランジス
タ等によって構成する能動回路は、対象とする特定周波
数帯においてインピーダンス整合を行わせる必要があ
り、より広帯域に設計することが困難となることから、
デジタル機器等で使用されているＩＣに比べ、汎用性が
乏しいという問題点があった。2. Description of the Related Art Generally, an MMIC has a structure in which an active circuit using active elements such as transistors and a passive circuit using passive elements such as capacitors and coils are integrated on a semiconductor substrate. However, in the case of the MMIC, the active circuit composed of transistors and the like needs to perform impedance matching in a specific frequency band of interest, which makes it difficult to design a wider band.
There is a problem that versatility is poor as compared with ICs used in digital devices and the like.
【０００３】また能動素子及び受像素子を含む回路素子
の全てを、半導体基板上に形成するため、半導体部品と
しても大型化しやすかった。これはＧａＡｓのような高
価な化合物半導体基板を使用する場合には、特に顕著に
なり、量産を考慮しても、コストが高くなる。以上のよ
うな諸問題のために、一般的にＭＭＩＣは高価な部品に
なりやすかった。Further, since all the circuit elements including the active element and the image receiving element are formed on a semiconductor substrate, it is easy to increase the size of the semiconductor component. This is particularly noticeable when an expensive compound semiconductor substrate such as GaAs is used, and the cost is increased even when mass production is considered. Due to the above problems, the MMIC generally tends to be an expensive component.
【０００４】上述した問題点を回避するため、従来か
ら、様々な構造のＭＭＩＣが提案されてきた。例えば
「MastersIice 3-D MMIC Techno1ogy for Lower Cost M
MIC'S and Quick Response to Market」(MWE'96 Microwa
ve Workshop Digest)は、コストの安価なＭＭＩＣ（マ
スタスライス型ＭＭＩＣ）の可能性を論じている。In order to avoid the above problems, MMICs having various structures have been proposed. For example, `` MastersIice 3-D MMIC Techno1ogy for Lower Cost M
MIC'S and Quick Response to Market ''(MWE'96 Microwa
ve Workshop Digest) discusses the potential of low cost MMICs (master slice MMICs ).
【０００５】上記公知文献に記載されたマスタスライス
型ＭＭＩＣは、半導体基板上に高周波トランジスタ（Ｆ
ＥＴ及びバイポーラトランジスタなど）、容量電極及び
抵抗等の素子からなる集合体（能動回路）を、複数アレ
ー化して配置し、更に、半導体基板上に、ポリイミド等
でなる絶縁膜を形成する。そして、この絶縁膜を利用し
て、導体パターンを多層配線し、インピーダンス調整等
を行う受動回路を形成する。前記受動回路は、前記能動
回路と絶縁膜に設けられた孔（ビア）を通して接続され
る。[0005] The master slice type MMIC described in the above-mentioned known document has a high frequency transistor (F) on a semiconductor substrate.
An aggregate (active circuit) including elements such as an ET and a bipolar transistor), a capacitor electrode, and a resistor is arranged in a plurality of arrays, and an insulating film made of polyimide or the like is formed on a semiconductor substrate. Then, using this insulating film, a conductor pattern is multilayer-wired to form a passive circuit for performing impedance adjustment and the like. The passive circuit is connected to the active circuit through a hole (via) provided in an insulating film.
【０００６】しかしながら、上述した公知文献に記載さ
れた技術には、次のような課題が未解決のまま残されて
いる。However, the following problems remain unsolved in the techniques described in the above-mentioned known documents.
【０００７】（ａ）公知文献に記載された技術では、前
記したように、複数の能動回路が形成された半導体基板
上に、絶縁膜を積層し、この絶縁膜内に導体パターンを
多層配線して受動回路を形成する。そして、複数の能動
回路と受動回路とを、絶縁樹脂膜に形成された複数のビ
アによって導通させる構造を採用している。(A) In the technique described in the known document, as described above, an insulating film is stacked on a semiconductor substrate on which a plurality of active circuits are formed, and a conductor pattern is formed by multilayer wiring in the insulating film. To form a passive circuit. Then, a structure is adopted in which a plurality of active circuits and a plurality of passive circuits are electrically connected by a plurality of vias formed in the insulating resin film.
【０００８】しかし、製造工程においては複数のビアは
全て１００％確実に接続されるとは限らない。仮に、ビ
アでの断線率が１／１００００とした場合、設計する１
個のＭＭＩＣのビアの使用数が５０個とすると２００個
に１個は不良品が必ず発生することになる。このこと
は、例えば１０００００個／月の量産を行う場合、断線
不良だけで、必ず、５００個程度の不良が発生すること
になり、他の原因による不良の発生を付加すると、更に
多くの不良が発生する可能性があり、これらの損失分を
製品コストに付加する必要があるため、コスト高にな
る。However, in the manufacturing process, the plurality of vias are not always 100% surely connected. If the disconnection rate at the via is 1/10000, design 1
Assuming that the number of vias used in each of the MMICs is 50, a defective product is inevitably generated in one out of 200 vias. This means that, for example, in the case of mass production of 100,000 pieces / month, about 500 pieces of defects always occur due to disconnection faults alone. There is a possibility that such loss will occur, and it is necessary to add these losses to the product cost, resulting in an increase in cost.
【０００９】（ｂ）しかも、断線等の不良を、工程内で
発見するのは困難であり、最終段階の検査工程まで発見
できないという難点もあり、不良ロットが発生した場
合、製品納入までの製造時間の確保が困難になる場合も
あった。(B) Moreover, it is difficult to find a defect such as a disconnection in the process, and it is difficult to find it until the final inspection process. In some cases, it was difficult to secure time.
【００１０】（ｃ）絶縁樹脂膜により多層化する場合、
樹脂は硬化する際に収縮する。そのため樹脂層の層数を
多くすると、樹脂層の硬化収縮の応力により、半導体基
板に反りが発生するという問題があった。上述した反り
の問題のために受動回路の多層化に限界があり、受動回
路を平面方向に配置する設計を採る必要がある。しか
し、この設計は、平面積の増大を招き、平面積の増大の
ために、半導体基板上に形成された複数の能動回路内、
未利用の能動回路も半導体基板上に含まれる場合があっ
た。特に、受動回路として、対象周波数の波長成分を利
用する分布定数素子を使用する場合は、素子形状が大き
くなりやすいため、能動回路の利用効率が低下し易かっ
た。(C) In the case of multilayering with an insulating resin film,
The resin shrinks as it cures. Therefore, when the number of the resin layers is increased, there is a problem that the semiconductor substrate is warped due to the stress caused by the curing shrinkage of the resin layer. Due to the above-mentioned warping problem, there is a limit to the multilayer structure of the passive circuit, and it is necessary to adopt a design in which the passive circuits are arranged in a plane direction. However, this design causes an increase in the plane area, and in order to increase the plane area, a plurality of active circuits formed on a semiconductor substrate are required.
Unused active circuits may also be included on the semiconductor substrate. In particular, when a distributed constant element using a wavelength component of a target frequency is used as the passive circuit, the element shape tends to be large, and the utilization efficiency of the active circuit is likely to be reduced.
【００１１】（ｄ）能動回路を標準化しておき、これ
に、要求される特性を満たす受動回路を積層して設ける
ことはできるが、能動回路及び受動回路は予め定められ
た設計に従って一体化されている。異なる回路構成また
は回路定数の受動回路が必要になった場合は、能動回路
及び受動回路を含めて、最初から製造しなければならな
い。このため、能動回路を標準化してあっても、その汎
用性がそれほど向上しない。(D) An active circuit can be standardized, and a passive circuit satisfying the required characteristics can be stacked on the standardized active circuit. However, the active circuit and the passive circuit are integrated according to a predetermined design. ing. If a passive circuit with a different circuit configuration or circuit constant is required, it must be manufactured from the beginning, including the active circuit and the passive circuit. For this reason, even if the active circuit is standardized, its versatility does not improve so much.
【００１２】[0012]
【発明が解決しようとする課題】本発明の課題は、低コ
ストの高周波ＩＣ部品を提供することである。本発明の
もう一つの課題は、量産工程内において、不良品発見の
可能な高周波ＩＣ部品を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a low-cost high-frequency IC component. Another object of the present invention is to provide a high-frequency IC component capable of finding a defective product in a mass production process.
【００１３】本発明の更にもう一つの課題は、半導体チ
ップにおける利用効率を向上させた高周波ＩＣ部品を提
供することである。It is still another object of the present invention to provide a high-frequency IC component having improved utilization efficiency in a semiconductor chip.
【００１４】本発明の更にもう一つの課題は、半導体チ
ップに汎用性を持たせることが可能で、量産性に富む安
価な高周波ＩＣ部品を提供することである。Still another object of the present invention is to provide an inexpensive high-frequency IC component which enables a semiconductor chip to have general versatility and is high in mass productivity.
【００１５】本発明の更にもう一つの課題は、良品であ
ると判定された受動回路チップに半導体チップを搭載す
ることができ、従って、高価な半導体チップの損失を低
減させ、コストダウンを図った高周波ＩＣ部品を提供す
ることである。Still another object of the present invention is to mount a semiconductor chip on a passive circuit chip determined to be non-defective, thus reducing the loss of expensive semiconductor chips and reducing costs. It is to provide a high frequency IC component.
【００１６】本発明の更にもう一つの課題は、受動回路
チップにおいて、受動回路の定数値を変更することによ
り、同一の半導体チップを使用して、異なる周波数帯に
対しても対応できる高周波ＩＣ部品を提供することであ
る。Still another object of the present invention is to provide a high-frequency IC component capable of coping with different frequency bands using the same semiconductor chip by changing the constant value of the passive circuit in the passive circuit chip. It is to provide.
【００１７】本発明の更にもう一つの課題は、受動回路
の回路構成を変えることにより、同一の半導体チップを
使用して、異なる回路機能を実現し得る高周波ＩＣ部品
を提供することである。Still another object of the present invention is to provide a high-frequency IC component that can realize different circuit functions using the same semiconductor chip by changing the circuit configuration of a passive circuit.
【００１８】本発明の更にもう一つの課題は、各種機能
別の開発時間を短縮化し得る高周波ＩＣ部品を提供する
ことである。Still another object of the present invention is to provide a high-frequency IC component capable of shortening the development time for each function.
【００１９】本発明の更にもう一つの課題は、上述した
高周波ＩＣ部品を製造するのに適した製造方法を提供す
ることである。Still another object of the present invention is to provide a manufacturing method suitable for manufacturing the above-described high frequency IC component.
【００２０】[0020]
【課題を解決するための手段】上述した課題を達成する
ため、本発明に係る高周波ＩＣ部品は、半導体チップ
と、受動回路チップとを含む。前記半導体チップは、半
導体基板と、複数の能動回路と、複数の能動回路端子と
を含む。前記能動回路のそれぞれは、前記半導体基板に
形成されている。前記能動回路端子は、前記半導体基板
の一面に備えられ、前記能動回路のそれぞれに個別に接
続されている。In order to achieve the above-mentioned object, a high-frequency IC component according to the present invention includes a semiconductor chip and a passive circuit chip. The semiconductor chip includes a semiconductor substrate, a plurality of active circuits, and a plurality of active circuit terminals. Each of the active circuits is formed on the semiconductor substrate. The active circuit terminal is provided on one surface of the semiconductor substrate, and is individually connected to each of the active circuits.
【００２１】前記受動回路チップは、誘電体基板と、複
数の受動回路と、複数の受動回路端子とを含む。前記受
動回路のそれぞれは、前記誘電体基板によって支持され
ている。前記受動回路端子は、前記誘電体基板の一面に
備えられ、前記受動回路のそれぞれに個別に接続されて
いる。The passive circuit chip includes a dielectric substrate, a plurality of passive circuits, and a plurality of passive circuit terminals. Each of the passive circuits is supported by the dielectric substrate. The passive circuit terminals are provided on one surface of the dielectric substrate, and are individually connected to the respective passive circuits.
【００２２】前記半導体チップは、前記受動回路チップ
の上に搭載され、前記能動回路端子が前記受動回路端子
と所定の関係で接続されている。The semiconductor chip is mounted on the passive circuit chip, and the active circuit terminal is connected to the passive circuit terminal in a predetermined relationship.
【００２３】上述したように、本発明に係る高周波ＩＣ
部品において、半導体チップは、能動回路端子が、半導
体基板の一面に備えられ、能動回路のそれぞれに個別に
接続されている。従って、半導体チップについて、能動
回路端子をチェック端子として用いることにより、各能
動回路の良品、及び、不良品の検査をすることができ
る。As described above, the high-frequency IC according to the present invention
In the component, the semiconductor chip has an active circuit terminal provided on one surface of the semiconductor substrate and is individually connected to each of the active circuits. Therefore, by using the active circuit terminals as the check terminals of the semiconductor chip, it is possible to inspect non-defective products and defective products of each active circuit.
【００２４】同様に、受動回路チップは、受動回路端子
が誘電体基板の一面に備えられ、前記受動回路のそれぞ
れに個別に接続されているから、受動回路チップについ
て、受動回路端子をチェック端子として用いることによ
り、各能動回路の良品、及び、不良品の検査をすること
ができる。Similarly, in the passive circuit chip, the passive circuit terminals are provided on one surface of the dielectric substrate and are individually connected to the respective passive circuits. By using this, a non-defective product and a defective product of each active circuit can be inspected.
【００２５】従って、良品であると判定された受動回路
チップに高価な半導体チップを搭載することが可能とな
るため、半導体チップの損失がへり、高周波ＩＣ部品の
製造コストを低減することが可能となる。Therefore, it becomes possible to mount an expensive semiconductor chip on a passive circuit chip determined to be good, thereby reducing the loss of the semiconductor chip and reducing the manufacturing cost of high frequency IC components. Become.
【００２６】また、半導体チップ上に直接受動素子の回
路形成しないため、受動回路を形成するスペースを確保
するために、半導体チップのサイズを大きくする必要は
ない。これにより、半導体チップ上の前記能動回路の利
用効率が向上する。また、アプリケーションに対して、
適当な数の能動回路をアレー化した半導体チップを使用
することが可能になるので、半導体チップのサイズを小
型化でき、コストを低減することが可能となる。Since the passive element circuit is not directly formed on the semiconductor chip, it is not necessary to increase the size of the semiconductor chip in order to secure a space for forming the passive circuit. Thereby, the utilization efficiency of the active circuit on the semiconductor chip is improved. Also, for the application,
Since it is possible to use a semiconductor chip in which an appropriate number of active circuits are arrayed, the size of the semiconductor chip can be reduced, and the cost can be reduced.
【００２７】更に、受動回路チップにおいて、受動回路
の定数値を変化させることにより、同一の半導体チップ
を使用して、異なる周波数帯に対しても設計変更するこ
とが可能となる。また、受動回路の回路構成を変えるこ
とにより、同一の半導体チップを使用して異なる機能回
路を設計することも可能となる。Further, in the passive circuit chip, by changing the constant value of the passive circuit, it is possible to use the same semiconductor chip to change the design for different frequency bands. Further, by changing the circuit configuration of the passive circuit, it becomes possible to design different functional circuits using the same semiconductor chip.
【００２８】受動回路チップのみの設計変更により、各
種機能回路部品の設計が可能になるので、各種機能別の
高周波ＩＣ回路の開発時間を短縮化することが可能とな
る。By changing the design of the passive circuit chip only, it becomes possible to design various functional circuit components, so that the development time of the high frequency IC circuit for each function can be shortened.
【００２９】更に、半導体チップ上の能動回路を共通化
して、各種高周波ＩＣ部品を設計することが可能となる
ため、半導体チップに汎用性を持たせることが可能とな
り、量産性が良好で低コストで半導体チップを入手でき
るようになり、これにより高周波ＩＣ部品の低コスト化
が可能となる。Further, since it is possible to design an active circuit on a semiconductor chip in common and to design various high-frequency IC components, it is possible to provide the semiconductor chip with versatility, to achieve high mass productivity and low cost. As a result, a semiconductor chip can be obtained, thereby making it possible to reduce the cost of a high-frequency IC component.
【００３０】上述のように、半導体チップ及び受動回路
チップを組み合わせる前の工程において、半導体チップ
及び受動回路チップの良、不良をチェックできる。この
ことは、半導体チップ及び受動回路チップの良、不良
を、最終段階まで待たずにチェックできることを意味す
るので、不良ロットを見出し、製品納入期限に迅速に対
応できる。As described above, in the step before combining the semiconductor chip and the passive circuit chip, the quality of the semiconductor chip and the passive circuit chip can be checked. This means that the quality of semiconductor chips and passive circuit chips can be checked without waiting until the final stage, so that defective lots can be found and the product delivery deadline can be promptly dealt with.
【００３１】しかも、前記半導体チップは、受動回路チ
ップの上に搭載され、能動回路端子が受動回路端子と所
定の関係で接続されている。この構造によれば、半導体
チップと受動回路チップの組み合わせ工程において、両
者を確実に、電気的に導通させることができる。このた
め、組立工程における不良品の発生率を最小にすること
ができるようになる。Further, the semiconductor chip is mounted on a passive circuit chip, and the active circuit terminals are connected to the passive circuit terminals in a predetermined relationship. According to this structure, in the process of assembling the semiconductor chip and the passive circuit chip, both can be reliably made electrically conductive. For this reason, the incidence of defective products in the assembly process can be minimized.
【００３２】上述の総合的効果として、製品コストが低
減される。また、半導体基板として、高周波特性に優れ
ているが、高価な化合物系半導体層を用いた場合にも、
コスト損失を最小限に抑えることができるので、コスト
による制限を緩和しつつ、高周波特性に優れている化合
物系半導体によって、半導体基板を構成することができ
る。As an overall effect, the product cost is reduced. In addition, even when an expensive compound-based semiconductor layer is used as a semiconductor substrate, although it has excellent high-frequency characteristics,
Since the cost loss can be minimized, the semiconductor substrate can be composed of a compound semiconductor having excellent high-frequency characteristics while alleviating restrictions due to cost.
【００３３】受動回路チップは、半導体チップから独立
して製造できるので、受動回路チップの積層数によっ
て、半導体基板に反りを発生する等の問題を生じる余地
がない。従って、受動回路チップは、半導体チップに対
する悪影響を考慮することなく、多層化することができ
る。このため、受動回路チップの平面積の増大を抑え、
半導体基板上に形成された能動回路を効率良く利用する
ことができるようになる。Since the passive circuit chip can be manufactured independently of the semiconductor chip, there is no room to cause a problem such as warpage of the semiconductor substrate depending on the number of stacked passive circuit chips. Therefore, the passive circuit chip can be multilayered without considering the adverse effect on the semiconductor chip. For this reason, the increase in the plane area of the passive circuit chip is suppressed,
The active circuit formed on the semiconductor substrate can be used efficiently.
【００３４】受動回路チップは、半導体チップから独立
して製造できるので、絶縁樹脂の他、セラミック系材料
を用いることができる。即ち、内部に多層配線されたセ
ラミック系多層基板で構成することができる。Since the passive circuit chip can be manufactured independently of the semiconductor chip, a ceramic material can be used in addition to the insulating resin. That is, it can be constituted by a ceramic-based multilayer substrate in which multilayer wiring is provided.
【００３５】受動回路チップにおいて、誘電体基板は、
好ましくは、受動回路端子を設けた一面とは異なる面
に、マザーボードに接続するための外部接続用端子を有
する。In the passive circuit chip, the dielectric substrate is
Preferably, an external connection terminal for connecting to a motherboard is provided on a surface different from the surface on which the passive circuit terminals are provided.
【００３６】本発明は、更に、上述した高周波ＩＣ部品
を製造するのに適した製造方法を開示する。この製造方
法は、次のステップを含む。The present invention further discloses a manufacturing method suitable for manufacturing the above-described high-frequency IC component. This manufacturing method includes the following steps.
【００３７】まず、多数の半導体チップ要素を有する半
導体ウエハを製造する。前記半導体チップ要素のそれぞ
れは、複数の能動回路と、複数の能動回路端子とを含
む。前記能動回路のそれぞれは、前記半導体ウエハによ
って支持されている。前記能動回路端子は、前記半導体
ウエハの一面上に備えられ、前記能動回路のそれぞれに
個別に接続されている。First, a semiconductor wafer having a large number of semiconductor chip elements is manufactured. Each of the semiconductor chip elements includes a plurality of active circuits and a plurality of active circuit terminals. Each of the active circuits is supported by the semiconductor wafer. The active circuit terminals are provided on one surface of the semiconductor wafer, and are individually connected to the respective active circuits.
【００３８】次に、前記半導体ウエハを、前記半導体チ
ップ要素のそれぞれ毎に分離するように切断して、半導
体チップを取り出す。Next, the semiconductor wafer is cut so as to be separated for each of the semiconductor chip elements, and semiconductor chips are taken out.
【００３９】一方、前記工程とは別に、多数の受動回路
チップ要素を有する受動回路用ウエハを製造する。前記
受動回路チップ要素のそれぞれは、複数の受動回路と、
複数の受動回路端子とを含む。前記受動回路のそれぞれ
は、前記受動回路用ウエハによって支持されている。前
記受動回路端子は、前記受動回路用ウエハの一面上に備
えられ、前記受動回路のそれぞれに個別に接続されてい
る。On the other hand, aside from the above steps, a passive circuit wafer having a large number of passive circuit chip elements is manufactured. Each of the passive circuit chip elements, a plurality of passive circuits,
And a plurality of passive circuit terminals. Each of the passive circuits is supported by the passive circuit wafer. The passive circuit terminals are provided on one surface of the passive circuit wafer, and are individually connected to the respective passive circuits.
【００４０】次に、前記受動回路用ウエハを、前記受動
回路チップ要素のそれぞれ毎に分離するように切断し
て、受動回路チップを取り出す。Next, the passive circuit wafer is cut so as to separate each of the passive circuit chip elements, and the passive circuit chips are taken out.
【００４１】次に、半導体チップを、受動回路チップの
上に搭載し、能動回路端子を受動回路端子と所定の関係
で接続する。Next, the semiconductor chip is mounted on the passive circuit chip, and the active circuit terminals are connected to the passive circuit terminals in a predetermined relationship.
【００４２】上記工程によれば、本発明に係る高周波Ｉ
Ｃ部品を、容易に量産することができる。しかも、能動
回路端子が半導体ウエハの一面上に備えられ、能動回路
のそれぞれに個別に接続されているから、半導体ウエハ
の段階で、各能動回路の良、不良をチェックすることが
できる。このため、半導体ウエハ製造工程における不良
品を除去することができる。同様に、受動回路端子は、
受動回路用ウエハの一面上に備えられ、受動回路のそれ
ぞれに個別に接続されているから、ウエハの段階で、各
受動回路の良、不良をチェックすることができる。この
ため、受動回路用ウエハ製造工程における不良品を除去
することができる。上述した製造工程上のメリットによ
り、製造コストを低減することができる。According to the above process, the high frequency I according to the present invention
C parts can be easily mass-produced. In addition, since the active circuit terminals are provided on one surface of the semiconductor wafer and are individually connected to each of the active circuits, it is possible to check the quality of each active circuit at the stage of the semiconductor wafer. Therefore, defective products in the semiconductor wafer manufacturing process can be removed. Similarly, the passive circuit terminals
Since it is provided on one surface of the passive circuit wafer and is individually connected to each of the passive circuits, it is possible to check the quality of each passive circuit at the wafer stage. Therefore, defective products in the process of manufacturing the passive circuit wafer can be removed. Due to the advantages in the manufacturing process described above, manufacturing costs can be reduced.
【００４３】[0043]
【発明の実施の形態】図１は本発明に係る高周波ＩＣ部
品の構成を概略的に示す側面図、図２は本発明に係る高
周波ＩＣ部品に適用され得る回路構成例を示す電気回路
図、図３は図２に示した電気回路図において半導体チッ
プ１の回路部分と、受動回路チップ３の回路部分とを分
離して示す電気回路図である。FIG. 1 is a side view schematically showing a configuration of a high-frequency IC component according to the present invention. FIG. 2 is an electric circuit diagram showing a circuit configuration example applicable to the high-frequency IC component according to the present invention. FIG. 3 is an electric circuit diagram showing the circuit portion of the semiconductor chip 1 and the circuit portion of the passive circuit chip 3 separately in the electric circuit diagram shown in FIG.
【００４４】図１〜３を参照すると、本発明に係る高周
波ＩＣ部品は、半導体チップ１と、受動回路チップ３と
を含む。半導体チップ１は、半導体基板５と、複数の能
動回路Ａ１〜Ａ３（図２、３参照）と、複数の能動回路
端子７〜１８（図３参照）とを含む。受動回路チップ３
は、誘電体基板１９と、複数の受動回路Ｐ１〜Ｐ４（図
２、３参照）と、複数の受動回路端子２１〜３２（図３
参照）とを含む。半導体チップ１及び受動回路チップ３
は、半導体基板５の一面３３及び誘電体基板１９の一面
３５を互いに対向させ、能動回路端子７〜１８及び受動
回路端子２１〜３２を、所定の関係で重ね合わせて接続
することにより、互いに結合されている。能動回路端子
７〜１８及び受動回路端子２１〜３２の表面に、予め半
田バンプを形成しておいて、その半田により両者を接続
固定することが好ましい。Referring to FIGS. 1 to 3, the high-frequency IC component according to the present invention includes a semiconductor chip 1 and a passive circuit chip 3. The semiconductor chip 1 includes a semiconductor substrate 5, a plurality of active circuits A1 to A3 (see FIGS. 2 and 3), and a plurality of active circuit terminals 7 to 18 (see FIG. 3). Passive circuit chip 3
Are a dielectric substrate 19, a plurality of passive circuits P1 to P4 (see FIGS. 2 and 3), and a plurality of passive circuit terminals 21 to 32 (FIG. 3).
See). Semiconductor chip 1 and passive circuit chip 3
Are connected to each other by making the one surface 33 of the semiconductor substrate 5 and the one surface 35 of the dielectric substrate 19 face each other and overlapping and connecting the active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 in a predetermined relationship. Have been. It is preferable to form solder bumps on the surfaces of the active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 in advance, and to connect and fix them by the solder.
【００４５】本発明に係る高周波ＩＣ部品に使用する誘
電体基板１９は、受動回路素子を表面または内部に形成
できる多層基板が好ましい。図１に示す実施例では、誘
電体基板１９は、一面３５とは異なる面３７に、マザー
ボードに接続するための外部接続用端子３９〜４４を有
する。この外部接続用端子３９〜４４は、誘電体基板１
９の底面３７に設けられているが、側面３８に設けても
よい。好ましくは、外部接続用端子３９〜４４の上に半
田バンプを形成して、その半田によりマザーボード上の
電極との電気的接続及び固定を行う。The dielectric substrate 19 used for the high-frequency IC component according to the present invention is preferably a multilayer substrate on which passive circuit elements can be formed on the surface or inside. In the embodiment shown in FIG. 1, the dielectric substrate 19 has external connection terminals 39 to 44 for connecting to a motherboard on a surface 37 different from the one surface 35. The external connection terminals 39 to 44 are connected to the dielectric substrate 1.
9 is provided on the bottom surface 37, but may be provided on the side surface 38. Preferably, solder bumps are formed on the external connection terminals 39 to 44, and the solder is used to electrically connect to and fix the electrodes on the motherboard.
【００４６】図２を参照すると、能動回路Ａ１〜Ａ３は
任意数の高周波トランジスタ等を含む３段の増幅回路と
して構成されている。能動回路Ａ１〜Ａ３は半導体基板
５（図１参照）に形成されている。能動回路Ａ１〜Ａ３
には、駆動用直流電源を供給するための電源端子Ｂ１〜
Ｂ３が備えられている。Referring to FIG. 2, the active circuits A1 to A3 are configured as three-stage amplifier circuits including an arbitrary number of high-frequency transistors and the like. The active circuits A1 to A3 are formed on the semiconductor substrate 5 (see FIG. 1). Active circuits A1 to A3
Have power supply terminals B1 to B1 for supplying a driving DC power supply.
B3 is provided.
【００４７】受動回路Ｐ１〜Ｐ３のそれぞれは、能動回
路Ａ１〜Ａ３に対応して備えられ、誘電体基板１９（図
１参照）によって支持されている。実施例では、能動回
路Ａ３の後段に、低域通過フィルタとして動作する受動
回路Ｐ４が接続されている。The passive circuits P1 to P3 are provided corresponding to the active circuits A1 to A3, respectively, and are supported by the dielectric substrate 19 (see FIG. 1). In the embodiment, a passive circuit P4 that operates as a low-pass filter is connected to a stage subsequent to the active circuit A3.
【００４８】受動回路Ｐ１〜Ｐ３は、能動回路Ａ１〜Ａ
３の入力端及び出力端におけるインピーダンス整合を採
る回路部分と、能動回路Ａ１〜Ａ３側の信号と電源側と
を高周波的に結合させないための回路部分とを含んでい
る。The passive circuits P1 to P3 are composed of active circuits A1 to A
3 includes a circuit portion for impedance matching at an input terminal and an output terminal, and a circuit portion for preventing the signals on the active circuits A1 to A3 and the power supply from being coupled at high frequencies.
【００４９】具体的に述べると、受動回路Ｐ１はコイル
Ｌ１１、Ｌ１２及びコンデンサＣ１１、Ｃ１２を有す
る。コイルＬ１１の一端とコンデンサＣ１１の一端との
接続点は信号入力端に接続されている。コンデンサＣ１
１の他端は、能動回路Ａ１の入力端に接続されている。
コイルＬ１２の一端は能動回路Ａ１に接続され、他端は
コンデンサＣ１２の一端に接続され、その接続点が電源
端子Ｂ１に導かれている。コンデンサＣ１２の他端は接
地される。Specifically, the passive circuit P1 has coils L11 and L12 and capacitors C11 and C12. A connection point between one end of the coil L11 and one end of the capacitor C11 is connected to a signal input terminal. Capacitor C1
The other end of 1 is connected to the input terminal of the active circuit A1.
One end of the coil L12 is connected to the active circuit A1, the other end is connected to one end of the capacitor C12, and the connection point is led to the power supply terminal B1. The other end of the capacitor C12 is grounded.
【００５０】受動回路Ｐ１において、コイルＬ１１及び
コンデンサＣ１１が能動回路Ａ１の入力端におけるイン
ピーダンス整合回路を構成し、コイルＬ１２及びコンデ
ンサＣ１２が能動回路Ａ１側の信号と電源側とを高周波
的に結合させないための回路部分を構成する。In the passive circuit P1, the coil L11 and the capacitor C11 constitute an impedance matching circuit at the input terminal of the active circuit A1, and the coil L12 and the capacitor C12 do not couple the signal on the active circuit A1 side and the power supply side at high frequency. The circuit part for this.
【００５１】受動回路Ｐ２はコイルＬ２１、Ｌ２２及び
コンデンサＣ２１、Ｃ２２を有する。コイルＬ２１の一
端は能動回路Ａ１の出力端に接続され、他端はコンデン
サＣ２１の一端と接続され、更に、能動回路Ａ２の入力
端に接続されている。コンデンサＣ２１の他端は接地さ
れている。コイルＬ２２の一端は能動回路Ａ２に接続さ
れ、他端はコンデンサＣ２２の一端に接続され、その接
続点が電源端子Ｂ２に導かれている。コンデンサＣ２２
の他端は接地される。受動回路Ｐ２において、コイルＬ
２１及びコンデンサＣ２１が能動回路Ａ１の出力端及び
能動回路Ａ２の入力端におけるインピーダンス整合回路
を構成し、コイルＬ２２及びコンデンサＣ２２が能動回
路Ａ２側の信号と電源側とを高周波的に結合させないた
めの回路部分を構成する。The passive circuit P2 has coils L21 and L22 and capacitors C21 and C22. One end of the coil L21 is connected to the output terminal of the active circuit A1, the other end is connected to one end of the capacitor C21, and further connected to the input terminal of the active circuit A2. The other end of the capacitor C21 is grounded. One end of the coil L22 is connected to the active circuit A2, the other end is connected to one end of the capacitor C22, and the connection point is led to the power terminal B2. Capacitor C22
Is grounded. In the passive circuit P2, the coil L
21 and a capacitor C21 constitute an impedance matching circuit at the output terminal of the active circuit A1 and the input terminal of the active circuit A2, and the coil L22 and the capacitor C22 prevent the signal on the active circuit A2 side and the power supply side from being coupled at high frequency. Configure the circuit part.
【００５２】受動回路Ｐ３はコイルＬ３１、Ｌ３２及び
コンデンサＣ３１、Ｃ３２を有する。コイルＬ３１の一
端は能動回路Ａ２の出力端に接続され、他端はコンデン
サＣ３１の一端と接続され、更に、能動回路Ａ３の入力
端に接続されている。コンデンサＣ３１の他端は接地さ
れている。コイルＬ３２の一端は能動回路Ａ３に接続さ
れ、他端はコンデンサＣ３２の一端に接続され、その接
続点が電源端子Ｂ３に導かれている。コンデンサＣ３２
の他端は接地される。The passive circuit P3 has coils L31 and L32 and capacitors C31 and C32. One end of the coil L31 is connected to the output end of the active circuit A2, the other end is connected to one end of the capacitor C31, and further connected to the input end of the active circuit A3. The other end of the capacitor C31 is grounded. One end of the coil L32 is connected to the active circuit A3, the other end is connected to one end of the capacitor C32, and the connection point is led to the power terminal B3. Capacitor C32
Is grounded.
【００５３】受動回路Ｐ３において、コイルＬ３１及び
コンデンサＣ３１が能動回路Ａ２の出力端及び能動回路
Ａ３の入力端におけるインピーダンス整合回路を構成
し、コイルＬ３２及びコンデンサＣ３２が能動回路Ａ３
側の信号と電源側とを高周波的に結合させないための回
路部分を構成する。In the passive circuit P3, the coil L31 and the capacitor C31 constitute an impedance matching circuit at the output terminal of the active circuit A2 and the input terminal of the active circuit A3, and the coil L32 and the capacitor C32 constitute the active circuit A3.
A circuit part for preventing the signal on the side and the power supply from being coupled at high frequency.
【００５４】受動回路Ｐ４はコイルＬ４１、Ｌ４２及び
コンデンサＣ４１、Ｃ４２、Ｃ４３を有する。コイルＬ
４１の一端は能動回路Ａ３の出力端に接続され、他端が
コンデンサＣ４１の一端に接続されている。コンデンサ
Ｃ４１の他端は接地されている。コイルＬ４１とコンデ
ンサＣ４１の接続点には、コイル４２及びコンデンサＣ
４２の並列回路の一端が接続されている。コイル４２及
びコンデンサＣ４２の並列回路の他端は、出力端子３０
２に導かれている。出力端子３０２にコンデンサＣ４３
の一端が接続されている。コンデンサＣ４３の他端は接
地されている。The passive circuit P4 has coils L41, L42 and capacitors C41, C42, C43. Coil L
One end of 41 is connected to the output end of the active circuit A3, and the other end is connected to one end of the capacitor C41. The other end of the capacitor C41 is grounded. The connection point between the coil L41 and the capacitor C41 is the coil 42 and the capacitor C41.
One end of the 42 parallel circuits is connected. The other end of the parallel circuit of the coil 42 and the capacitor C42 is connected to the output terminal 30.
It is led to 2. A capacitor C43 is connected to the output terminal 302.
Are connected at one end. The other end of the capacitor C43 is grounded.
【００５５】受動回路Ｐ１〜Ｐ４において用いられてい
るコイル及びコンデンサの定数は、能動回路Ａ１〜Ａ３
を構成する高周波アンプの動作する対象周波数に合わせ
て決定される。The constants of the coils and capacitors used in the passive circuits P1 to P4 are the same as those of the active circuits A1 to A3.
Is determined in accordance with the target frequency at which the high-frequency amplifier constituting the above operates.
【００５６】本発明に係る高周波ＩＣ部品において、受
動回路Ｐ１〜Ｐ４を構成するコイル及びコンデンサは、
誘電体基板１９（図１参照）の表面及び内部に形成す
る。誘電基板の材質については特に限定はないが、耐熱
性及ぴ低熱膨張性等、強度、安定性等を考慮すると、セ
ラミック系の材料が最適である。In the high frequency IC component according to the present invention, the coils and capacitors constituting the passive circuits P1 to P4 are:
It is formed on the surface and inside of the dielectric substrate 19 (see FIG. 1). The material of the dielectric substrate is not particularly limited, but a ceramic material is most suitable in consideration of heat resistance, low thermal expansion, strength, stability, and the like.
【００５７】次に、図３を参照すると、半導体チップ１
の回路部分と、受動回路チップ３の回路部分とは、互い
に分離されている。半導体チップ１は、能動回路Ａ１〜
Ａ３を含んでおり、受動回路チップ３は受動回路Ｐ１〜
Ｐ４を含んでいる。能動回路端子７〜１８は能動回路Ａ
１〜Ａ３のそれぞれに個別に接続されており、受動回路
端子２１〜３２は、受動回路Ｐ１〜Ｐ４のそれぞれから
導出されている。能動回路端子７〜１８及び受動回路端
子２１〜３２は、図２に示した回路構成となるように、
所定の関係で重ね合わせて接続される。Next, referring to FIG.
And the circuit part of the passive circuit chip 3 are separated from each other. The semiconductor chip 1 includes active circuits A1 to A1.
A3, and the passive circuit chip 3 includes passive circuits P1 to P1.
P4 is included. Active circuit terminals 7 to 18 are connected to active circuit A
1 to A3 are individually connected, and the passive circuit terminals 21 to 32 are derived from the passive circuits P1 to P4, respectively. The active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 have the circuit configuration shown in FIG.
They are connected to each other in a predetermined relationship.
【００５８】図２、３に示す電気回路は説明の具体化の
ためにのみ示されたもので、本発明が、図２、３に示さ
れた回路構成にのみ限定されるものでないことは、言う
までもない。The electric circuits shown in FIGS. 2 and 3 are shown only for the purpose of explanation, and the present invention is not limited to the circuit configuration shown in FIGS. Needless to say.
【００５９】上述したように、本発明に係る高周波ＩＣ
部品において、半導体チップ１は、能動回路端子７〜１
８が、半導体基板５の一面に備えられ、能動回路Ａ１〜
Ａ３のそれぞれに個別に接続されている。従って、半導
体チップ１について、能動回路端子７〜１８をチェック
端子として用いることにより、各能動回路Ａ１〜Ａ３の
良品、及び、不良品の検査をすることができる。As described above, the high-frequency IC according to the present invention
In the component, the semiconductor chip 1 includes active circuit terminals 7-1.
8 are provided on one surface of the semiconductor substrate 5, and active circuits A1 to
A3 is individually connected. Therefore, for the semiconductor chip 1, by using the active circuit terminals 7 to 18 as check terminals, it is possible to inspect non-defective products and defective products of each of the active circuits A1 to A3.
【００６０】同様に、受動回路チップ３は、受動回路端
子２１〜３２が誘電体基板１９の一面に備えられ、受動
回路Ｐ１〜Ｐ４のそれぞれに個別に接続されているか
ら、受動回路チップ３について、受動回路端子２１〜３
２をチェック端子として用いることにより、各能動回路
Ａ１〜Ａ３の良品、及び、不良品の検査をすることがで
きる。Similarly, the passive circuit chip 3 has the passive circuit terminals 21 to 32 provided on one surface of the dielectric substrate 19 and is individually connected to each of the passive circuits P1 to P4. , Passive circuit terminals 21 to 3
By using 2 as a check terminal, it is possible to inspect non-defective products and defective products of each of the active circuits A1 to A3.
【００６１】従って、良品であると判定された受動回路
チップ３に限って、良品であると判定された半導体チッ
プ１を搭載することが可能となるため、本発明に係る高
周波ＩＣ部品の不良品がへり、高周波ＩＣ部品の製造コ
ストを低減することが可能となる。一般に、１ＧＨｚを
越す高周波用の半導体は高価であり、特に高周波帯で効
率の良好なＧａＡｓ等の化合物半導体は極めて高価であ
る。本発明によれば、受動回路チップ３及び半導体回路
チップ１の不良品の除去を行うことにより、完成した高
周波ＩＣ部品の量産歩留まりを向上させ、製造コストを
低減させることができる。Therefore, the semiconductor chip 1 determined to be non-defective can be mounted only on the passive circuit chip 3 determined to be non-defective, and the defective high-frequency IC component according to the present invention can be mounted. This makes it possible to reduce the manufacturing cost of the high-frequency IC component. Generally, semiconductors for high frequencies exceeding 1 GHz are expensive, and especially compound semiconductors such as GaAs having high efficiency in a high frequency band are extremely expensive. According to the present invention, by removing defective products of the passive circuit chip 3 and the semiconductor circuit chip 1, the mass production yield of the completed high-frequency IC component can be improved, and the manufacturing cost can be reduced.
【００６２】しかも、半導体チップ１として、ＧａＡｓ
等の化合物系半導体を使用することが可能になるため、
高周波特性の優れた高周波ＩＣ部品を実現することがで
きる。Further, GaAs is used as the semiconductor chip 1.
Because it becomes possible to use compound semiconductors such as
A high-frequency IC component having excellent high-frequency characteristics can be realized.
【００６３】また、半導体チップ１上に直接に受動回路
を形成しないため、受動回路Ｐ１〜Ｐ４を形成するスペ
ースを確保する目的で、半導体チップ１のサイズを大き
くする必要はない。このため、半導体チップ１上の能動
回路Ａ１〜Ａ３の利用効率が向上する。また、アプリケ
ーションに対して、適当な数の能動回路Ａ１〜Ａ３をア
レー化した半導体チップ１を使用することが可能になる
ので、半導体チップ１を小型化でき、コストを低減する
ことが可能となる。Further, since no passive circuit is formed directly on the semiconductor chip 1, it is not necessary to increase the size of the semiconductor chip 1 in order to secure a space for forming the passive circuits P1 to P4. Therefore, the utilization efficiency of the active circuits A1 to A3 on the semiconductor chip 1 is improved. Further, since it is possible to use the semiconductor chip 1 in which an appropriate number of active circuits A1 to A3 are arrayed for an application, the semiconductor chip 1 can be reduced in size and cost can be reduced. .
【００６４】更に、受動回路チップ３において、受動回
路Ｐ１〜Ｐ４の定数値を変化させることにより、同一の
半導体チップ１を使用して、異なる周波数帯に対しても
設計変更することが可能となる。また、受動回路Ｐ１〜
Ｐ４の回路構成を変えることにより、同一の半導体チッ
プ１を使用して異なる機能回路を設計することも可能と
なる。Further, in the passive circuit chip 3, by changing the constant values of the passive circuits P1 to P4, the design can be changed for different frequency bands using the same semiconductor chip 1. . Also, the passive circuits P1 to P1
By changing the circuit configuration of P4, it becomes possible to design different functional circuits using the same semiconductor chip 1.
【００６５】また、受動回路チップ３のみの設計変更に
より、各種機能回路部品の設計が可能になるので、各種
機能別の高周波ＩＣ回路の開発時間を短縮化することが
可能となる。Also, by changing the design of only the passive circuit chip 3, it becomes possible to design various functional circuit components, so that the development time of the high-frequency IC circuit for each function can be shortened.
【００６６】更に、半導体チップ１上の能動回路Ａ１〜
Ａ３を共通化して、各種高周波ＩＣ部品を設計すること
が可能となるため、半導体チップ１に汎用性を持たせる
ことが可能となる。このため、量産性が良好で、低コス
トの半導体チップ１を入手できるようになり、これによ
り、高周波ＩＣ部品のより一層の低コスト化が可能とな
る。Further, the active circuits A1 to A1 on the semiconductor chip 1
Since A3 can be shared and various high-frequency IC components can be designed, the semiconductor chip 1 can have versatility. For this reason, it becomes possible to obtain a low-cost semiconductor chip 1 with good mass productivity, thereby making it possible to further reduce the cost of the high-frequency IC component.
【００６７】また、半導体チップ１及び受動回路チップ
３を組み合わせる前の工程において、半導体チップ１及
び受動回路チップ３の良、不良を、最終段階まで待たず
にチェックできるから、不良ロットを見出し、製品納入
期限に迅速に対応できる。Further, in the process before combining the semiconductor chip 1 and the passive circuit chip 3, the quality of the semiconductor chip 1 and the passive circuit chip 3 can be checked for good or bad without waiting until the final stage. Quick response to delivery deadlines.
【００６８】しかも、半導体チップ１及び受動回路チッ
プ３は、半導体基板５の一面３３及び誘電体基板１９の
一面３５を互いに対向させ、能動回路端子７〜１８及び
受動回路端子２１〜３２を所定の関係で重ね合わせて接
続することにより、互いに結合されている。この構造に
よれば、半導体チップ１と受動回路チップ３の組み合わ
せ工程において、両者を確実に、電気的に導通させるこ
とができる。このため、組立工程における不良品の発生
率を最小にすることができるようになる。Further, the semiconductor chip 1 and the passive circuit chip 3 have the one surface 33 of the semiconductor substrate 5 and the one surface 35 of the dielectric substrate 19 opposed to each other, and connect the active circuit terminals 7 to 18 and the passive circuit terminals 21 to 32 to predetermined positions. They are connected to each other by overlapping and connecting in a relationship. According to this structure, in the process of assembling the semiconductor chip 1 and the passive circuit chip 3, both can be reliably electrically connected. For this reason, the incidence of defective products in the assembly process can be minimized.
【００６９】上述の総合的効果として、製品コストが低
減される。また、半導体基板５として、高周波特性に優
れているが、高価な化合物系半導体を用いた場合にも、
コスト損失を最小限に抑えることができるので、コスト
による制限を緩和しつつ、高周波特性に優れている化合
物系半導体によって、半導体基板５を構成することがで
きる。As an overall effect, the product cost is reduced. In addition, even when an expensive compound-based semiconductor which is excellent in high-frequency characteristics as the semiconductor substrate 5 is used,
Since the cost loss can be minimized, the semiconductor substrate 5 can be composed of a compound-based semiconductor having excellent high-frequency characteristics while alleviating restrictions due to cost.
【００７０】受動回路チップ３は、半導体チップ１から
独立して製造できるので、受動回路チップ３の積層数に
よって、半導体基板５に反りを発生する等の問題を生じ
る余地がない。従って、受動回路チップ３は、半導体チ
ップ１に対する悪影響を考慮することなく、多層化する
ことができる。このため、受動回路チップ３の平面積の
増大を抑え、半導体基板５上に形成された能動回路Ａ１
〜Ａ３を効率良く利用することができるようになる。Since the passive circuit chip 3 can be manufactured independently of the semiconductor chip 1, there is no room for causing a problem such as warpage of the semiconductor substrate 5 depending on the number of stacked passive circuit chips 3. Therefore, the passive circuit chip 3 can be multilayered without considering the adverse effect on the semiconductor chip 1. Therefore, an increase in the planar area of the passive circuit chip 3 is suppressed, and the active circuit A1 formed on the semiconductor substrate 5 is suppressed.
~ A3 can be used efficiently.
【００７１】受動回路チップ３は、半導体チップ１から
独立して製造できるので、絶縁樹脂の他、セラミック系
材料を用いることができる。即ち、内部に多層配線され
たセラミック系多層基板で構成することができる。Since the passive circuit chip 3 can be manufactured independently of the semiconductor chip 1, a ceramic material can be used in addition to the insulating resin. That is, it can be constituted by a ceramic-based multilayer substrate in which multilayer wiring is provided.
【００７２】半導体チップ１において、能動回路Ａ１〜
Ａ３のそれぞれは半導体基板５に形成されており、ま
た、受動回路チップ３において受動回路Ｐ１〜Ｐ４のそ
れぞれは能動回路Ａ１〜Ａ３に対応して備えられてい
る。この構造は、ＭＭＩＣ型の高周波ＩＣ部品を得るの
に必要な基本的構成となる。In the semiconductor chip 1, the active circuits A1 to A1
A3 is formed on the semiconductor substrate 5, and the passive circuits P1 to P4 in the passive circuit chip 3 are provided corresponding to the active circuits A1 to A3. This structure is a basic configuration necessary for obtaining an MMIC type high frequency IC component.
【００７３】次に、図４〜図９を参照して、本発明に係
る高周波ＩＣ部品を製造する方法を説明する。まず、図
４に示すように、多数の半導体チップ要素Ｑ１１〜Ｑｍ
ｎを有する半導体ウエハ５００を製造する。半導体チッ
プ要素Ｑ１１〜Ｑｍｎのそれぞれは、図５に示すよう
に、複数の能動回路Ａ１〜Ａ３と、複数の能動回路端子
７〜１８とを含む。能動回路Ａ１〜Ａ３のそれぞれは、
半導体ウエハ５００によって支持されている。能動回路
端子７〜１８は、半導体ウエハ５００の一面上に備えら
れ、能動回路Ａ１〜Ａ３のそれぞれに個別に接続されて
いる。Next, a method for manufacturing a high-frequency IC component according to the present invention will be described with reference to FIGS. First, as shown in FIG. 4, a number of semiconductor chip elements Q11 to Qm
The semiconductor wafer 500 having n is manufactured. Each of the semiconductor chip elements Q11 to Qmn includes a plurality of active circuits A1 to A3 and a plurality of active circuit terminals 7 to 18, as shown in FIG. Each of the active circuits A1 to A3
It is supported by the semiconductor wafer 500. The active circuit terminals 7 to 18 are provided on one surface of the semiconductor wafer 500 and are individually connected to the active circuits A1 to A3.
【００７４】次に、半導体ウエハ５００を、半導体チッ
プ要素Ｑ１１〜Ｑｍｎのそれぞれ毎に分離するように切
断して、半導体チップを取り出す。Next, the semiconductor wafer 500 is cut so as to separate each of the semiconductor chip elements Q11 to Qmn, and semiconductor chips are taken out.
【００７５】一方、半導体ウエハ工程とは別に、図６に
示すように、多数の受動回路チップ要素Ｐ１１〜Ｐｍｎ
を有する受動回路用ウエハ１９０を製造する。受動回路
チップ要素Ｐ１１〜Ｐｍｎのそれぞれは、図７に示すよ
うに、複数の受動回路Ｐ１〜Ｐ４と、複数の受動回路端
子２１〜３２とを含む。受動回路Ｐ１〜Ｐ４のそれぞれ
は、受動回路用ウエハ１９０によって支持されている。
受動回路端子２１〜３２は、受動回路用ウエハ１９０の
一面上に備えられ、受動回路Ｐ１〜Ｐ４のそれぞれに個
別に接続されている。On the other hand, apart from the semiconductor wafer process, as shown in FIG. 6, a number of passive circuit chip elements P11 to Pmn
Is manufactured. As shown in FIG. 7, each of the passive circuit chip elements P11 to Pmn includes a plurality of passive circuits P1 to P4 and a plurality of passive circuit terminals 21 to 32. Each of the passive circuits P1 to P4 is supported by a passive circuit wafer 190.
The passive circuit terminals 21 to 32 are provided on one surface of the passive circuit wafer 190 and are individually connected to the respective passive circuits P1 to P4.
【００７６】次に、受動回路用ウエハ１９０を、受動回
路チップ要素Ｐ１１〜Ｐｍｎのそれぞれ毎に分離するよ
うに切断して、受動回路チップを取り出す。Next, the passive circuit wafer 190 is cut so as to separate each of the passive circuit chip elements P11 to Pmn, and the passive circuit chip is taken out.
【００７７】次に、図８に示すように、上述のようにし
て取り出された半導体チップ１及び受動回路チップ３
を、能動回路端子７〜１８が、受動回路端子２１〜３２
と所定の関係で接合されるように組み合わせる。これに
より、図９に示す高周波ＩＣ部品が得られる。Next, as shown in FIG. 8, the semiconductor chip 1 and the passive circuit chip 3 taken out as described above
The active circuit terminals 7 to 18 are connected to the passive circuit terminals 21 to 32.
And are combined so as to be joined in a predetermined relationship. Thus, the high-frequency IC component shown in FIG. 9 is obtained.
【００７８】上記工程によれば、本発明に係る高周波Ｉ
Ｃ部品を、容易に量産することができる。しかも、能動
回路端子７〜１８が半導体ウエハ５００の一面上に備え
られ、能動回路Ａ１〜Ａ３のそれぞれに個別に接続され
ているから、半導体ウエハ５００の段階で、各能動回路
Ａ１〜Ａ３の良、不良をチェックすることができる。こ
のため、半導体ウエハ製造工程における不良品を除去す
ることができる。同様に、受動回路端子２１〜３２は、
受動回路用ウエハ１９０の一面上に備えられ、受動回路
Ｐ１〜Ｐ４のそれぞれに個別に接続されているから、ウ
エハの段階で、各受動回路Ｐ１〜Ｐ４の良、不良をチェ
ックすることができる。このため、受動回路用ウエハ製
造工程における不良品を除去することができる。上述し
た製造工程上のメリットにより、製造コストを低減する
ことができる。According to the above steps, the high-frequency I
C parts can be easily mass-produced. In addition, since the active circuit terminals 7 to 18 are provided on one surface of the semiconductor wafer 500 and are individually connected to the active circuits A1 to A3, at the stage of the semiconductor wafer 500, the active circuits A1 to A3 , Can be checked for defects. Therefore, defective products in the semiconductor wafer manufacturing process can be removed. Similarly, the passive circuit terminals 21 to 32
Since it is provided on one surface of the passive circuit wafer 190 and is individually connected to each of the passive circuits P1 to P4, it is possible to check the pass / fail status of each of the passive circuits P1 to P4 at the wafer stage. Therefore, defective products in the process of manufacturing the passive circuit wafer can be removed. Due to the advantages in the manufacturing process described above, manufacturing costs can be reduced.
【００７９】以上実施例について説明したが、本発明で
は、次のような実施の形態または変形例を採用すること
ができる。Although the embodiments have been described above, the present invention may employ the following embodiments or modifications.
【００８０】（１）上記実施例では半導体チップと誘電
体基板の接続をバンプ接続で行っているが、ワイヤーボ
ンディングを用いて接続方法でもよい。但し、ワイヤー
ボンディング用の電極及ぴワイヤーボンディング用のス
ペースを誘電体基板上に確保する必要があり、バンプ接
続に比べ多くのスペースを必要とする。(1) In the above embodiment, the connection between the semiconductor chip and the dielectric substrate is made by bump connection. However, a connection method using wire bonding may be used. However, it is necessary to secure an electrode for wire bonding and a space for wire bonding on the dielectric substrate, which requires more space than bump connection.
【００８１】（２）上記実施例では高周波ＩＣ部品の応
用として高周波アンプについて記載したが、これに限ら
ずミキサ、変調器といった機能回路に応用することが可
能である。また、上記実施例ではＬＰＦのような受動素
子による機能回路を用いたものについて述べたが、これ
以外の各種フィルタ、カプラ、フェイズシフタ等を付加
することが可能である。(2) In the above embodiment, a high-frequency amplifier is described as an application of the high-frequency IC component. However, the present invention is not limited to this, and can be applied to a functional circuit such as a mixer or a modulator. Further, in the above-described embodiment, an example using a functional circuit including a passive element such as an LPF has been described. However, other various filters, couplers, phase shifters, and the like can be added.
【００８２】（３）上記実施例では受動回路形成にコイ
ル、コンデンサ等を使用したが、対象周波数帯の波長を
利用した分布定数素子を用いてもよい。特にミリ波帯で
は微少な定数値を実現するには良好な素子となる。(3) In the above embodiment, a coil, a capacitor, and the like are used for forming a passive circuit. However, a distributed constant element using a wavelength of a target frequency band may be used. In particular, in the millimeter wave band, this is a good element for realizing a small constant value.
【００８３】（４）上記実施例では誘電体基板のマザー
ボード上の電極に接続するための電極は誘電体基板の底
面に形成されていたが、基板の側面に形成してもよい。(4) In the above embodiment, the electrodes for connecting to the electrodes on the motherboard of the dielectric substrate are formed on the bottom surface of the dielectric substrate, but they may be formed on the side surfaces of the substrate.
【００８４】[0084]
【発明の効果】以上説明したように、本発明によれば、
次のような効果を得ることができる。 （ａ）低コストの高周波ＩＣ部品を提供することができ
る。 （ｂ）量産工程内において、不良品発見の可能な高周波
ＩＣ部品を提供することができる。 （ｃ）半導体チップにおける利用効率を向上させた高周
波ＩＣ部品を提供することができる。 （ｄ）半導体チップに汎用性を持たせることが可能で、
量産性に富む安価な高周波ＩＣ部品を提供することがで
きる。 （ｅ）良品であると判定された受動回路チップに導体チ
ップを搭載することができ、従って、高価な半導体チッ
プの損失を低減させ、コストダウンを図った高周波ＩＣ
部品を提供することができる。 （ｆ）受動回路チップにおいて、受動回路の定数値を変
更することにより、同一の半導体チップを使用して、異
なる周波数帯に対しても対応できる高周波ＩＣ部品を提
供することができる。 （ｇ）受動回路の回路構成を変えることにより、同一の
半導体チップを使用して、異なる回路機能を実現し得る
高周波ＩＣ部品を提供することができる。 （ｈ）各種機能別の開発時間を短縮化し得る高周波ＩＣ
部品を提供することができる。 （ｉ）上述した高周波ＩＣ部品を製造するのに適した製
造方法を提供することができる。As described above, according to the present invention,
The following effects can be obtained. (A) A low-cost high-frequency IC component can be provided. (B) High frequency capable of finding defective products in the mass production process
An IC component can be provided. (C) It is possible to provide a high-frequency IC component with improved utilization efficiency in a semiconductor chip. (D) It is possible to make the semiconductor chip versatile,
An inexpensive high-frequency IC component with high mass productivity can be provided. (E) A high-frequency IC in which a conductor chip can be mounted on a passive circuit chip determined to be non-defective, thus reducing loss of expensive semiconductor chips and reducing costs
Parts can be provided. (F) In the passive circuit chip, by changing the constant value of the passive circuit, it is possible to provide a high-frequency IC component that can support different frequency bands using the same semiconductor chip. (G) By changing the circuit configuration of the passive circuit, a high-frequency IC component that can realize different circuit functions using the same semiconductor chip can be provided. (H) High-frequency IC that can reduce development time for each function
Parts can be provided. (I) It is possible to provide a manufacturing method suitable for manufacturing the high-frequency IC component described above.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明に係る高周波ＩＣ部品の構成を概略的に
示す側面図である。FIG. 1 is a side view schematically showing a configuration of a high-frequency IC component according to the present invention.
【図２】本発明に係る高周波ＩＣ部品に適用され得る回
路構成を示す電気回路図である。FIG. 2 is an electric circuit diagram showing a circuit configuration applicable to the high-frequency IC component according to the present invention.
【図３】図２に示した電気回路図において半導体チップ
１の回路部分と、受動回路チップ３の回路部分とを分離
して示す電気回路図である。3 is an electric circuit diagram showing a circuit portion of the semiconductor chip 1 and a circuit portion of the passive circuit chip 3 separately in the electric circuit diagram shown in FIG. 2;
【図４】本発明に係る高周波ＩＣ部品の製造方法の一工
程を示す図である。FIG. 4 is a view showing one step of a method for manufacturing a high-frequency IC component according to the present invention.
【図５】図４に図示した半導体ウエハに含まれる半導体
チップ要素の一つを示す図である。FIG. 5 is a diagram showing one of the semiconductor chip elements included in the semiconductor wafer shown in FIG. 4;
【図６】本発明に係る高周波ＩＣ部品の製造方法に含ま
れる別の一工程を示す斜視図である。FIG. 6 is a perspective view showing another step included in the method for manufacturing a high-frequency IC component according to the present invention.
【図７】図６に図示した受動回路用ウエハに含まれる受
動回路チップ要素の一つを示す図である。FIG. 7 is a view illustrating one of passive circuit chip elements included in the passive circuit wafer illustrated in FIG. 6;
【図８】図４、６の工程を通して得られた半導体チップ
及び受動回路チップとの組み合わせ工程を示す斜視図で
ある。FIG. 8 is a perspective view showing a step of combining the semiconductor chip and the passive circuit chip obtained through the steps of FIGS.
【図９】図８に示した工程を通して得られた高周波ＩＣ
部品の斜視図である。FIG. 9 is a high-frequency IC obtained through the process shown in FIG.
It is a perspective view of a component.
【符号の説明】 １ 半導体チップ ３ 受動回路チップ ５ 半導体基板 ７〜１８ 能動回路端子 １９ 誘電体基板 ２１〜３２ 受動回路端子[Description of Signs] 1 Semiconductor chip 3 Passive circuit chip 5 Semiconductor substrate 7 to 18 Active circuit terminal 19 Dielectric substrate 21 to 32 Passive circuit terminal
【手続補正２】[Procedure amendment 2]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図７[Correction target item name] Fig. 7
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図７】 FIG. 7
Claims (14)
む高周波１Ｃ部品であって、 前記半導体チップは、半導体基板と、複数の能動回路
と、複数の能動回路端子とを含み、 前記能動回路のそれぞれは、前記半導体基板に形成され
ており、 前記能動回路端子は、前記半導体基板の一面に備えら
れ、前記能動回路のそれぞれに個別に接続されており、 前記受動回路チップは、誘電体基板と、複数の受動回路
と、複数の受動回路端子とを含み、 前記受動回路のそれぞれは、前記誘電体基板によって支
持されており、 前記受動回路端子は、前記誘電体基板の一面に備えら
れ、前記受動回路のそれぞれに個別に接続されており、 前記半導体チップは、前記受動回路チップの上に搭載さ
れ、前記能動回路端子が前記受動回路端子と所定の関係
で接続されている高周波１Ｃ部品。1. A high frequency 1C component including a semiconductor chip and a passive circuit chip, wherein the semiconductor chip includes a semiconductor substrate, a plurality of active circuits, and a plurality of active circuit terminals. Each is formed on the semiconductor substrate, The active circuit terminal is provided on one surface of the semiconductor substrate, and is individually connected to each of the active circuits, The passive circuit chip includes a dielectric substrate and , A plurality of passive circuits, and a plurality of passive circuit terminals, wherein each of the passive circuits is supported by the dielectric substrate, the passive circuit terminals are provided on one surface of the dielectric substrate, The semiconductor chip is mounted on the passive circuit chip, and the active circuit terminal is connected to the passive circuit terminal in a predetermined relationship. High-frequency 1C parts that are.
あって、 前記受動回路端子は、前記能動回路端子と対応する位置
に配置されており、 前記半導体チップ及び前記受動回路チップは、前記半導
体基板の前記一面及び前記誘電体基板の前記一面を互い
に対向させ、前記能動回路端子及び前記受動回路端子を
所定の関係で重ね合わせて接続することにより、互いに
結合されている高周波１Ｃ部品。2. The high-frequency IC component according to claim 1, wherein the passive circuit terminal is arranged at a position corresponding to the active circuit terminal, and the semiconductor chip and the passive circuit chip are A high frequency 1C component that is coupled to each other by making the one surface of the semiconductor substrate and the one surface of the dielectric substrate face each other and overlapping and connecting the active circuit terminals and the passive circuit terminals in a predetermined relationship.
高周波１Ｃ部品であって、 前記半導体基板は、化合物系半導体層を含む高周波１Ｃ
部品。3. The high-frequency 1C component according to claim 1, wherein the semiconductor substrate includes a compound-based semiconductor layer.
parts.
周波１Ｃ部品であって、 前記誘電体基板は、内部に多層配線されたセラミック系
多層基板である高周波１Ｃ部品。4. The high-frequency 1C component according to claim 1, wherein the dielectric substrate is a ceramic-based multi-layer substrate in which a multilayer wiring is provided.
周波１Ｃ部品であって、 前記誘電体基板は、前記一面とは異なる面に、マザーボ
ードに接続するための外部接続用端子を有する高周波１
Ｃ部品。5. The high-frequency 1C component according to claim 1, wherein the dielectric substrate has an external connection terminal for connecting to a motherboard on a surface different from the one surface. High frequency 1
C parts.
受動回路チップであって、 誘電体基板と、複数の受動回路と、複数の受動回路端子
とを含んでおり、 前記受動回路のそれぞれは、前記誘電体基板によって支
持されており、 前記受動回路端子は、前記誘電体基板の一面に備えら
れ、前記受動回路のそれぞれに個別に接続されている受
動回路チップ。6. A passive circuit chip used in combination with a semiconductor chip, comprising: a dielectric substrate; a plurality of passive circuits; and a plurality of passive circuit terminals. A passive circuit chip supported by a body substrate, wherein the passive circuit terminal is provided on one surface of the dielectric substrate and is individually connected to each of the passive circuits.
あって、 前記誘電体基板は、内部に多層配線されたセラミック系
多層基板である受動回路チップ。7. The passive circuit chip according to claim 6, wherein the dielectric substrate is a ceramic-based multilayer substrate in which multilayer wiring is performed.
受動回路チップであって、 前記誘電体基板は、前記誘電体基板の前記一面とは異な
る面に、マザーボードに接続するための外部接続用端子
を有する受動回路チップ。8. The passive circuit chip according to claim 6, wherein said dielectric substrate is provided on a surface different from said one surface of said dielectric substrate for connecting to a motherboard. A passive circuit chip having connection terminals.
る半導体チップであって、半導体基板と、複数の能動回
路と、複数の能動回路端子とを含み、 前記能動回路のそれぞれは、前記半導体基板を用いて構
成されており、 前記能動回路端子は、前記半導体基板の一面に備えら
れ、前記能動回路のそれぞれに個別に接続されている半
導体チップ。9. A semiconductor chip used in combination with a passive circuit chip, the semiconductor chip including a semiconductor substrate, a plurality of active circuits, and a plurality of active circuit terminals, wherein each of the active circuits uses the semiconductor substrate. A semiconductor chip, wherein the active circuit terminal is provided on one surface of the semiconductor substrate, and is individually connected to each of the active circuits.
あって、 前記半導体基板は、化合物系半導体層を含む半導体チッ
プ。10. The semiconductor chip according to claim 9, wherein said semiconductor substrate includes a compound-based semiconductor layer.
含む高周波１Ｃ部品を製造する方法であって、 多数の半導体チップ要素を有する半導体ウエハを製造
し、前記半導体チップ要素のそれぞれは、複数の能動回
路と、複数の能動回路端子とを含み、 前記能動回路のそれぞれは、前記半導体ウエハによって
支持されており、 前記能動回路端子は、前記半導体ウエハの一面上に備え
られ、前記能動回路のそれぞれに個別に接続されてお
り、 次に、前記半導体ウエハを、前記半導体チップ要素のそ
れぞれ毎に分離するように切断して、半導体チップを取
り出し、 一方、前記工程とは別に、多数の受動回路チップ要素を
有する受動回路用ウエハを製造し、前記受動回路チップ
要素のそれぞれは、複数の受動回路と、複数の受動回路
端子とを含み、 前記受動回路のそれぞれは、前記受動回路用ウエハによ
って支持されており、 前記受動回路端子は、前記受動回路用ウエハの一面上に
備えられ、前記受動回路のそれぞれに個別に接続されて
おり、 次に、前記受動回路用ウエハを、前記受動回路チップ要
素のそれぞれ毎に分離するように切断して、受動回路チ
ップを取り出し、 前記半導体チップを、前記受動回路チップの上に搭載
し、前記能動回路端子を、前記受動回路端子に対し、所
定の関係で接続する工程を含む高周波１Ｃ部品の製造方
法。11. A method of manufacturing a high-frequency 1C component including a semiconductor chip and a passive circuit chip, comprising: manufacturing a semiconductor wafer having a large number of semiconductor chip elements, wherein each of the semiconductor chip elements has a plurality of active chips. A circuit, and a plurality of active circuit terminals, each of the active circuits is supported by the semiconductor wafer, the active circuit terminals are provided on one surface of the semiconductor wafer, and each of the active circuits Are individually connected, and then the semiconductor wafer is cut so as to be separated for each of the semiconductor chip elements, and the semiconductor chips are taken out. On the other hand, apart from the process, a large number of passive circuit chip elements are provided. Producing a passive circuit wafer having: each of the passive circuit chip elements includes a plurality of passive circuits and a plurality of passive circuit terminals, Each of the passive circuits is supported by the passive circuit wafer, and the passive circuit terminals are provided on one surface of the passive circuit wafer and individually connected to the respective passive circuits. Cutting the passive circuit wafer so as to separate each of the passive circuit chip elements, taking out the passive circuit chip, mounting the semiconductor chip on the passive circuit chip, A method for manufacturing a high-frequency 1C component, comprising a step of connecting a terminal to the passive circuit terminal in a predetermined relationship.
って、 前記半導体ウエハは、化合物系半導体層を含む製造方
法。12. The method according to claim 11, wherein the semiconductor wafer includes a compound semiconductor layer.
された製造方法であって、 前記受動回路用ウエハは、内部に多層配線されたセラミ
ック系多層基板を含む製造方法。13. The manufacturing method according to claim 11, wherein the passive circuit wafer includes a ceramic multilayer substrate in which multilayer wiring is performed.
れた製造方法であって、 前記受動回路用ウエハは、前記一面とは異なる面に、マ
ザーボードに接続するための外部接続用端子を有する製
造方法。14. The manufacturing method according to claim 11, wherein the passive circuit wafer has an external connection terminal for connecting to a motherboard on a surface different from the one surface. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11148938A JP2000340749A (en) | 1999-05-27 | 1999-05-27 | High-frequency ic component and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11148938A JP2000340749A (en) | 1999-05-27 | 1999-05-27 | High-frequency ic component and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000340749A true JP2000340749A (en) | 2000-12-08 |
Family
ID=15464027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11148938A Pending JP2000340749A (en) | 1999-05-27 | 1999-05-27 | High-frequency ic component and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000340749A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359321A (en) * | 2001-05-31 | 2002-12-13 | Tdk Corp | Power amplifying module, circuit element aggregate substrate and method for regulating circuit element characteristics |
| JP2004207602A (en) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
| US7671381B2 (en) | 2002-09-27 | 2010-03-02 | Renesas Eastern Japan Semiconductor, Inc. | Semiconductor device and manufacturing the same |
| JP2012038951A (en) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | Semiconductor circuit board and manufacturing method thereof, and semiconductor device |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228202A (en) * | 1988-03-08 | 1989-09-12 | Matsushita Electron Corp | Monolithic microwave integrated circuit |
| JPH05304244A (en) * | 1992-04-27 | 1993-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Package for semiconductor element |
| JPH065881A (en) * | 1992-06-22 | 1994-01-14 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JPH06318805A (en) * | 1993-05-10 | 1994-11-15 | Matsushita Electric Ind Co Ltd | High frequency semiconductor device |
| JPH0794975A (en) * | 1993-08-30 | 1995-04-07 | Toshiba Corp | High frequency hic module |
| JPH08335836A (en) * | 1995-04-05 | 1996-12-17 | Matsushita Electron Corp | High frequency power amplifier circuit device |
| WO1997017720A2 (en) * | 1995-11-08 | 1997-05-15 | Endgate Corporation | Circuit structure having a flip-mounted matrix of devices |
| JPH09135104A (en) * | 1995-11-09 | 1997-05-20 | Mitsubishi Electric Corp | Microwave circuit device |
| JPH1022415A (en) * | 1996-06-28 | 1998-01-23 | Kyocera Corp | Semiconductor device for high frequency wave |
| JPH1098158A (en) * | 1996-09-20 | 1998-04-14 | Tdk Corp | Integrated circuit chip |
-
1999
- 1999-05-27 JP JP11148938A patent/JP2000340749A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228202A (en) * | 1988-03-08 | 1989-09-12 | Matsushita Electron Corp | Monolithic microwave integrated circuit |
| JPH05304244A (en) * | 1992-04-27 | 1993-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Package for semiconductor element |
| JPH065881A (en) * | 1992-06-22 | 1994-01-14 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JPH06318805A (en) * | 1993-05-10 | 1994-11-15 | Matsushita Electric Ind Co Ltd | High frequency semiconductor device |
| JPH0794975A (en) * | 1993-08-30 | 1995-04-07 | Toshiba Corp | High frequency hic module |
| JPH08335836A (en) * | 1995-04-05 | 1996-12-17 | Matsushita Electron Corp | High frequency power amplifier circuit device |
| WO1997017720A2 (en) * | 1995-11-08 | 1997-05-15 | Endgate Corporation | Circuit structure having a flip-mounted matrix of devices |
| JP2000515312A (en) * | 1995-11-08 | 2000-11-14 | エンドゲート コーポレーション | Circuit structure with matrix of flip-mounted elements |
| JPH09135104A (en) * | 1995-11-09 | 1997-05-20 | Mitsubishi Electric Corp | Microwave circuit device |
| JPH1022415A (en) * | 1996-06-28 | 1998-01-23 | Kyocera Corp | Semiconductor device for high frequency wave |
| JPH1098158A (en) * | 1996-09-20 | 1998-04-14 | Tdk Corp | Integrated circuit chip |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359321A (en) * | 2001-05-31 | 2002-12-13 | Tdk Corp | Power amplifying module, circuit element aggregate substrate and method for regulating circuit element characteristics |
| US7671381B2 (en) | 2002-09-27 | 2010-03-02 | Renesas Eastern Japan Semiconductor, Inc. | Semiconductor device and manufacturing the same |
| US7741656B2 (en) | 2002-09-27 | 2010-06-22 | Renesas Technology Corporation | Semiconductor device and manufacturing the same |
| US8080831B2 (en) | 2002-09-27 | 2011-12-20 | Renesas Electronics Corporation | Semiconductor device and manufacturing the same |
| JP2004207602A (en) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
| JP4601247B2 (en) * | 2002-12-26 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2012038951A (en) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | Semiconductor circuit board and manufacturing method thereof, and semiconductor device |
| CN102376664A (en) * | 2010-08-09 | 2012-03-14 | 三菱电机株式会社 | Semiconductor device, semiconductor circuit substrate, and method of manufacturing semiconductor circuit substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627992B2 (en) | Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set | |
| JPH07283372A (en) | Bga package configuration | |
| WO1998012744A1 (en) | Passive electronic parts, ic parts, and wafer | |
| US6507110B1 (en) | Microwave device and method for making same | |
| JP2002529920A (en) | Electrical components and circuit modules with connected ground planes | |
| JP2005117139A (en) | Microwave module, and array antenna system employing the same | |
| JP2000340749A (en) | High-frequency ic component and manufacture thereof | |
| US6759742B2 (en) | Interchangeable bond-wire interconnects | |
| JP3983456B2 (en) | Multilayer board module | |
| JP2003158214A (en) | Semiconductor module | |
| US20080136566A1 (en) | Signal transmission line for millimeter-wave band | |
| JP7207656B2 (en) | Semiconductor module manufacturing method and semiconductor module | |
| US7471146B2 (en) | Optimized circuits for three dimensional packaging and methods of manufacture therefore | |
| JPH09283693A (en) | High frequency semiconductor device | |
| JP2837521B2 (en) | Semiconductor integrated circuit device and wiring change method thereof | |
| US20210391633A1 (en) | Integrated circulator system | |
| US7999640B2 (en) | RF module | |
| WO2022209756A1 (en) | High frequency module and communication device | |
| JPH0778938A (en) | Composite semiconductor device and its manufacture | |
| JP3831173B2 (en) | Semiconductor module | |
| US20110074012A1 (en) | Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element | |
| JP2001274273A (en) | Semiconductor enclosure and semiconductor device | |
| JPH09232505A (en) | Multi-chip module manufacturing method and multi-chip module | |
| KR100483332B1 (en) | Packaging apparatus of high frequency communication module and manufacturing method thereof | |
| JPH07202053A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101013 |