JPH09232505A - Multi-chip module manufacturing method and multi-chip module - Google Patents

Multi-chip module manufacturing method and multi-chip module

Info

Publication number
JPH09232505A
JPH09232505A JP5667496A JP5667496A JPH09232505A JP H09232505 A JPH09232505 A JP H09232505A JP 5667496 A JP5667496 A JP 5667496A JP 5667496 A JP5667496 A JP 5667496A JP H09232505 A JPH09232505 A JP H09232505A
Authority
JP
Japan
Prior art keywords
wiring board
chip
elements
wiring
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5667496A
Other languages
Japanese (ja)
Inventor
Eiji Yokota
栄二 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP5667496A priority Critical patent/JPH09232505A/en
Publication of JPH09232505A publication Critical patent/JPH09232505A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multi-chip module whose cost is reduced by enhancing the general purpose availability. SOLUTION: Interconnection board elements 4 having interconnection patterns and integrated circuit chips 3 are disposed on a support 2, the elements 4 are interconnected to form an expected interconnection pattern on the whole, or interconnection pattern elements are formed on the interconnection board 4, the interconnection pattern elements selected among them are electrically interconnected to form an expected interconnection pattern and the boards 4 are electrically connected to the chips 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、マルチチップモジ
ュール（ＭＣＭ：Multi Chip Module ）と呼ばれる半導
体デバイスの分野に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor devices called multi-chip modules (MCM).

【０００２】[0002]

【従来の技術】近年、例えば、ＴＶ電話等の大容量デー
タを扱う通信機器や、超高速コンピュータ等に代表され
る電子機器の高性能化に伴い、電子機器内に用いられる
半導体デバイス自体にも、より多機能で高速なものが要
求されている。また、近時における電子機器の小型化に
伴って、半導体デバイスには、小型化、多ピン化、低熱
抵抗化（高熱放散性）、高速性が要求されている。2. Description of the Related Art In recent years, as the performance of electronic equipment typified by, for example, ultra-high-speed computers and communication equipment handling large-capacity data such as TV telephones, semiconductor devices themselves used in the electronic equipment have been improved. , More multifunctional and faster ones are required. In addition, with the recent miniaturization of electronic devices, semiconductor devices are required to be compact, have a large number of pins, have low thermal resistance (high heat dissipation), and have high speed.

【０００３】半導体デバイスにおいて高機能化を図る場
合、一般に、チップサイズ及び消費電力が大きくなる。
チップサイズが大きくなると、ウエハプロセスにおける
製造歩留まりが悪化してコストが上昇する。In order to improve the functionality of a semiconductor device, the chip size and power consumption generally increase.
As the chip size increases, the manufacturing yield in the wafer process deteriorates and the cost increases.

【０００４】このような問題に対して、従来、大きなチ
ップの機能を小さく分解することによって製造歩留まり
を向上させつつ、高性能化を図った半導体デバイスとし
てマルチチップモジュールが開発されている。マルチチ
ップモジュールは、小さな機能を持ったチップを１つの
パッケージ内にモジュールとして収納することにより、
パッケージに要求される性能を満たす半導体デバイスで
ある。In response to such a problem, conventionally, a multichip module has been developed as a semiconductor device having high performance while improving the manufacturing yield by decomposing the function of a large chip into smaller ones. Multi-chip module, by storing the chip with a small function as a module in one package,
It is a semiconductor device that satisfies the performance required for a package.

【０００５】現在、このマルチチップモジュールは、そ
の構造及び性能によって、ガラスエポキシ基板を用いた
ＭＣＭ−Ｌ（Laminated PCB substrate ）タイプ、セラ
ミック基板を用いたＭＣＭ−Ｃ（Co-fired cermic subs
trate ）タイプ、シリコン基板を用いたＭＣＭ−Ｄ（De
psited thin film substrate）タイプの３つに分類さ
れ、半導体メーカ各社において量産されている。図９
は、これらのうちＭＣＭ−Ｌタイプの従来のマルチチッ
プモジュールの構造を説明するための断面図である。こ
のマルチチップモジュールは、アイランド１１の上に、
所定の配線パターン１２が形成されたプリント基板１３
をボンディングし、この基板１３の上に複数の集積回路
チップ１４を搭載すると共に、チップ１４と配線パター
ン１２、及びインナーリード１５と配線パターン１２を
夫々ボンディングワイヤ１６で接続して構成されてい
る。At present, this multi-chip module has an MCM-L (Laminated PCB substrate) type using a glass epoxy substrate and an MCM-C (Co-fired cermic subs) using a ceramic substrate depending on its structure and performance.
trate) type, MCM-D (De
psited thin film substrate) type, which is mass-produced by semiconductor manufacturers. FIG.
FIG. 3 is a cross-sectional view for explaining the structure of a conventional MCM-L type multi-chip module among them. This multi-chip module is on the island 11,
Printed circuit board 13 on which a predetermined wiring pattern 12 is formed
Are bonded to each other, a plurality of integrated circuit chips 14 are mounted on the substrate 13, and the chips 14 and the wiring patterns 12 and the inner leads 15 and the wiring patterns 12 are connected to each other by bonding wires 16.

【０００６】例えば、ＱＦＰ（Quad Flat Package ）型
デバイスに代表されるシングルチップデバイスでは、ウ
エハサイズとの関係から、高速性のために必要とされる
グランドプレーンやマイクロストリップ回路等を設ける
ことが難しいため、高速化が困難であった。しかし、図
９に示すマルチチップモジュールでは、アイランド上に
モジュールを構成する複数のチップを配置し、基板部分
を多層構造としてグランドプレーンやマイクロストリッ
プ回路等を設けることによって高速化を図っている。For example, in a single chip device represented by a QFP (Quad Flat Package) type device, it is difficult to provide a ground plane, a microstrip circuit, etc., which are required for high speed, in view of the wafer size. Therefore, it was difficult to increase the speed. However, in the multi-chip module shown in FIG. 9, a plurality of chips constituting the module are arranged on the island, and the substrate portion has a multi-layer structure to provide a ground plane, a microstrip circuit, and the like to achieve high speed.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のマルチチップモジュールにあっては、基板部
分を多層構造とするため、製造プロセスが繁雑となり、
シングルチップの半導体デバイスと比較して製造コスト
が高いという問題点があった。すなわち、上記の３種類
のマルチチップモジュールは、それぞれのパッケージに
対して要求される性能を満足させるために、各種材料、
構造が用いられている。However, in such a conventional multi-chip module, since the substrate portion has a multi-layer structure, the manufacturing process becomes complicated,
There is a problem that the manufacturing cost is higher than that of a single chip semiconductor device. That is, the three types of multi-chip modules described above are made of various materials in order to satisfy the performance required for each package.
Structure is used.

【０００８】これらの材料、構造は、電気的特性（高周
波特性）、熱的特性（高熱放散性）の向上のために、従
来のシングルチップ（ＱＦＰ）の半導体デバイスに用い
られている材料、構造と比較して大幅に異なったものと
なっている。このため、これらの３種類のマルチチップ
モジュールでは、通常用いられているシングルチップの
ＱＦＰ／ＳＯＰと比べて一般にコストが高くなる。These materials and structures are used in conventional single-chip (QFP) semiconductor devices in order to improve electrical characteristics (high frequency characteristics) and thermal characteristics (high heat dissipation). It is significantly different compared to. Therefore, the cost of these three types of multi-chip modules is generally higher than that of the normally used single-chip QFP / SOP.

【０００９】さらに、従来のマルチチップモジュールで
は、１つのチップに対して１つのパターン、構造を適用
することが多く、汎用性が低いこともコスト上昇の大き
な要因となっていた。すなわち、従来のシングルチップ
デバイスの場合、ボンディングワイヤの長さを調整する
ことが可能なので、ボンディングワイヤの接続の仕方に
よって動作内容の変更が可能である。このため、アイラ
ンド部分を予め大きくしておくことにより、チップサイ
ズの変更にも対応できる。Furthermore, in the conventional multi-chip module, one pattern and one structure are often applied to one chip, and the low versatility is also a major factor in cost increase. That is, in the case of the conventional single-chip device, the length of the bonding wire can be adjusted, so that the operation content can be changed depending on the connection method of the bonding wire. Therefore, by increasing the size of the island portion in advance, it is possible to deal with a change in chip size.

【００１０】しかし、マルチチップモジュールの場合
は、高速化のためにグランドプレーンやマイクロストッ
プ回路等が必要であり、これらの回路はチップの種別、
チップサイズあるいはチップの個数に応じて予め配線パ
ターンの決まったプリント基板上に形成される。つま
り、プリント基板を用いると回路パターンが決まってく
るため、ある機能を有するマルチチップモジュールを作
成しようとすると、それに対応するプリントパターンの
作成が必要となるために一品一様となる。However, in the case of a multi-chip module, a ground plane, a microstop circuit, etc. are required for speeding up.
It is formed on a printed circuit board having a predetermined wiring pattern according to the chip size or the number of chips. In other words, when a printed circuit board is used, the circuit pattern is determined. Therefore, when a multichip module having a certain function is to be created, it is necessary to create a print pattern corresponding to the circuit pattern.

【００１１】本発明の課題は、配線基板の汎用性を高め
ることによりコストを低減化できるマルチチップモジュ
ール及びその製造方法を提供することにある。An object of the present invention is to provide a multi-chip module which can reduce the cost by increasing the versatility of a wiring board, and a manufacturing method thereof.

【００１２】[0012]

【課題を解決するための手段】本発明では、配線パター
ンが形成された複数の配線基板要素及び複数の集積回路
チップを支持台の上に設け、複数の配線基板要素同士を
接続して全体で予定とする配線パターンを形成する。さ
らにはまた本発明では、前記配線基板に複数の配線パタ
ーン要素を形成し、これら複数の配線パターン要素から
選択された配線パターン要素同士を電気的に接続して予
定とする配線パターンを形成する。そして配線基板要素
あるいは配線基板の配線パタ−ン要素と集積回路チップ
とを電気的に接続するように構成している。According to the present invention, a plurality of wiring board elements having wiring patterns and a plurality of integrated circuit chips are provided on a support base, and a plurality of wiring board elements are connected to each other to form a whole. A planned wiring pattern is formed. Furthermore, in the present invention, a plurality of wiring pattern elements are formed on the wiring board, and wiring pattern elements selected from the plurality of wiring pattern elements are electrically connected to each other to form a predetermined wiring pattern. The wiring board element or the wiring pattern element of the wiring board and the integrated circuit chip are electrically connected.

【００１３】配線基板要素については、複数に限らず１
個だけ支持台の上に設けるようにしてもよいが、いずれ
の場合も配線パターンが形成された配線基板要素を複数
用意し、これら配線基板要素の中から１個または２個以
上の配線基板要素を選択する。前記配線基板要素は、例
えば配線パタ−ンを多層構造としたものが用いられ、特
に多層構造の場合には、制作工程が複雑でコストが高い
ことから、予め用意した複数の基板要素の中から組み合
わせて、そのマルチチップモジュールの種別に対応する
ことにより、従来の手法に比べて、コストを低く抑える
ことができる。The number of wiring board elements is not limited to one
Although only one piece may be provided on the support base, in any case, a plurality of wiring board elements having wiring patterns are prepared, and one or more wiring board elements are selected from these wiring board elements. Select. For the wiring board element, for example, a wiring pattern having a multi-layer structure is used. Especially, in the case of the multi-layer structure, the manufacturing process is complicated and the cost is high. By combining and corresponding to the type of the multi-chip module, the cost can be suppressed lower than the conventional method.

【００１４】[0014]

【発明の実施の形態】以下、本願発明の一実施形態を図
面に基づいて説明する。図１は、本実施形態におけるマ
ルチチップモジュールの概略構造を説明するための要部
平面図、図２は、図１における要部断面図である。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view of relevant parts for explaining a schematic structure of a multi-chip module according to the present embodiment, and FIG. 2 is a sectional view of relevant parts in FIG.

【００１５】本実施形態のマルチチップモジュール１
は、図１及び図２に示すように、例えば銅板などからな
る角形のアイランド２上に所定の機能を有する複数のチ
ップ３例えばマイコンチップ３ａ及びメモリチップ３ｂ
と複数の配線基板要素（プリント基板要素）４とを独立
に配設し、チップ３、プリント基板４、そしてインナー
リード５をボンディングワイヤ６で接続している。Multichip module 1 of this embodiment
As shown in FIGS. 1 and 2, a plurality of chips 3 having a predetermined function, such as a microcomputer chip 3a and a memory chip 3b, are formed on a rectangular island 2 made of, for example, a copper plate.
And a plurality of wiring board elements (printed board elements) 4 are independently arranged, and the chip 3, the printed board 4, and the inner leads 5 are connected by bonding wires 6.

【００１６】配線基板要素４は、ガラスエポキシ等によ
って形成された２〜４層構造の多層配線基板からなり、
本例では、直片状の配線基板要素４Ａ、４ＢとＬ字型の
配線基板要素４Ｃとの３つが用いられている。図中４
ａ、４ｂ、４ｃは、多層配線パターンのうち表面に形成
された配線パターンを示している。The wiring board element 4 is composed of a multilayer wiring board having a two-layer to four-layer structure formed of glass epoxy or the like,
In this example, three wiring board elements 4A and 4B having a straight piece shape and an L-shaped wiring board element 4C are used. 4 in the figure
Symbols a, 4b, and 4c indicate wiring patterns formed on the surface of the multilayer wiring pattern.

【００１７】なお、配線基板要素４の基板材料として、
ガラスエポキシを用いるのは、これらの基板は、セラミ
ック基板と比較してコストが低く、パターン配置、層構
造によって高周波に対応できて高速化が容易であるため
である。また、図１に示す配線基板要素４では、３種類
の基板４Ａ、４Ｂ、４Ｃによって所定の配線パターンを
形成しているが、そのうちの直片状の配線基板要素４
Ａ、４Ｂを用いて図３に示すように、１個の基板４Ａと
３個の基板４Ｂとを用いることによって形成することも
できる。As a substrate material for the wiring board element 4,
The reason why glass epoxy is used is that these substrates are lower in cost than ceramic substrates, and can cope with high frequencies due to the pattern arrangement and layer structure, and thus can easily achieve high speed. Further, in the wiring board element 4 shown in FIG. 1, a predetermined wiring pattern is formed by the three types of boards 4A, 4B, and 4C.
It can also be formed by using one substrate 4A and three substrates 4B by using A and 4B as shown in FIG.

【００１８】次に、本実施形態におけるマルチチップモ
ジュールのアセンブリ工程を図４及び図５に基づいて説
明する。まず、図４（ａ）に示すように、チップサイズ
に対して汎用性を持たせるために、支持台である大きな
アイランド２を準備する。そして、チップ３（マイコン
チップ３ａ、メモリチップ３ｂ）と、予め配線パターン
を形成した細長い配線基板要素４（４Ａ、４Ｂ、４Ｃ）
とを、図４（ｂ）に示すように、アイランド２上にダイ
ボンディングと同様のプロセスにてボンディングする。
この工程は、例えば銀ペーストを用い、加圧して両者を
接着固定することによって行われる。Next, the assembly process of the multi-chip module in this embodiment will be described with reference to FIGS. First, as shown in FIG. 4A, a large island 2 that is a support is prepared in order to provide versatility with respect to the chip size. Then, the chip 3 (microcomputer chip 3a, memory chip 3b) and the elongated wiring board element 4 (4A, 4B, 4C) in which the wiring pattern is formed in advance
And are bonded on the island 2 by a process similar to the die bonding, as shown in FIG.
This step is performed, for example, by using a silver paste and applying pressure to bond and fix both.

【００１９】そして本発明では、予め作製した複数の配
線基板要素の中から選択した配線基板要素をアイランド
上に設けることが特徴の一つであるが、ここでいう複数
の配線基板要素とは、各々別個に作製したものであって
もよいが、１つの配線基板要素を作製しこの配線基板要
素を分断して複数の配線基板要素を得るようにしてもよ
い。この例では、予めＬ字型の配線基板要素を作製して
おき、この配線基板要素をそのまま配線基板要素４Ｃと
して用いると共に、前記Ｌ字型の配線基板要素から所定
の長さだけ切り出して直片状の配線基板要素４Ａ、４Ｂ
として用いるようにしている。One of the features of the present invention is that a wiring board element selected from a plurality of wiring board elements prepared in advance is provided on an island. Although each may be manufactured separately, one wiring board element may be manufactured and this wiring board element may be divided to obtain a plurality of wiring board elements. In this example, an L-shaped wiring board element is prepared in advance, this wiring board element is used as it is as the wiring board element 4C, and a predetermined length is cut out from the L-shaped wiring board element to obtain a straight piece. Wiring board elements 4A, 4B
I use it as.

【００２０】次に図５（ａ）に示すようにチップ３と配
線基板要素４の例えば配線パターン４ｂ、４ｃとの間、
及びチップ３とインナーリード５との間、並びに配線基
板要素４（４Ａ〜４Ｃ）の各配線パターン４ａ〜４ｃ同
士を夫々ボンディングワイヤ６によって電気的に接続す
る。配線基板要素４同士の接続については、配線パター
ンの端部に接続アイランドを設け、接続アイランド同士
をワイヤボンディングにより接続するようにしてもよい
が、バンプを渡して接続するようにしてもよい。その
後、図５（ｂ）に示すように、アイランド２上のチップ
３及びプリント基板４Ａ、４Ｂ、４Ｃを含む全体をモー
ルドしてリード処理を行う。Next, as shown in FIG. 5A, between the chip 3 and the wiring board element 4, for example, the wiring patterns 4b and 4c,
The wiring patterns 4a to 4c of the wiring board element 4 (4A to 4C) are electrically connected to each other by the bonding wire 6 between the chip 3 and the inner lead 5. Regarding the connection between the wiring board elements 4, the connection islands may be provided at the end portions of the wiring pattern and the connection islands may be connected by wire bonding, or the bumps may be connected to connect the connection islands. Thereafter, as shown in FIG. 5B, the entire process including the chip 3 on the island 2 and the printed boards 4A, 4B, 4C is molded and a lead process is performed.

【００２１】以上のアセンブリ工程により、本実施形態
におけるマルチチップモジュール１が完成する。なお、
本パッケージに用いるアセンブリ技術においては、例え
ば、プリント基板、ダイボンディング、リードフレーム
等には、従来の技術をそのまま用いることができる。The multi-chip module 1 in this embodiment is completed by the above assembly process. In addition,
In the assembly technique used for this package, for example, the conventional technique can be used as it is for the printed circuit board, die bonding, lead frame, and the like.

【００２２】図６は、他の実施形態におけるマルチチッ
プモジュールの基板構造を説明するための要部平面図で
ある。本実施形態における配線基板要素４（４Ｄ２）と
しては、図７の（ａ）に示す‘日’字状の基板４Ｄの端
部を切断して、（ｂ）に示す形状の配線基板要素４Ｄ１
と（ｃ）に示す形状の配線基板要素４Ｄ２とを得、その
うちの配線基板要素４Ｄ２を用いている。つまり、本例
では、複数の配線基板要素から１個だけを使用すること
もできる。この場合‘日’字状の配線基板要素４（４
Ｄ）からＬ字状の配線基板要素を切り出し、図７（ｂ）
に示す直片状の配線基板要素４（４Ｄ１）と組み合わせ
て用いることもできる。FIG. 6 is a plan view of an essential part for explaining a substrate structure of a multi-chip module in another embodiment. As the wiring board element 4 (4D2) in the present embodiment, the end portion of the'Japanese'-shaped board 4D shown in FIG. 7A is cut and the wiring board element 4D1 having the shape shown in FIG. 7B is cut.
And a wiring board element 4D2 having the shape shown in (c) are obtained, and the wiring board element 4D2 is used. That is, in this example, only one wiring board element can be used. In this case, the wiring board element 4 (4
An L-shaped wiring board element is cut out from D), and FIG.
It is also possible to use it in combination with the straight piece-shaped wiring board element 4 (4D1) shown in FIG.

【００２３】以上説明したように、上述の実施形態によ
れば、複数の配線基板要素を予め用意し、これら配線基
板要素の中から１個あるいは２個以上の配線基板要素を
選択してアイランド（支持台）に貼り付けるようにして
いるため、マルチチップモジュールの種別毎にプリント
基板を作成することなく、配線基板要素の組み合わせ
（配線基板要素が１個の場合も含む）により、予定とす
る配線パターンが得られる。As described above, according to the above-described embodiment, a plurality of wiring board elements are prepared in advance, and one or two or more wiring board elements are selected from these wiring board elements to select the island ( Since it is attached to a support base, the wiring that is planned can be achieved by combining wiring board elements (including the case where there is only one wiring board element) without creating a printed board for each type of multichip module. The pattern is obtained.

【００２４】したがって、ある決まった配線基板要素を
用意しておくだけで配線パターンの自由度を大きくする
こと、つまり、チップサイズ、種別、個数等が変わって
も、その都度プリント基板をおこすことなく対応できる
ので、高い汎用性を確保することができる。この結果、
特に、多層プリント基板の作成はコストが高いことか
ら、一品一様となっていた従来のマルチチップモジュー
ルと比較して低価格で製造することができる。Therefore, the degree of freedom of the wiring pattern can be increased only by preparing a certain fixed wiring board element, that is, even if the chip size, type, number, etc. are changed, the printed board is not opened each time. Since it can be handled, high versatility can be secured. As a result,
In particular, since a multilayer printed circuit board is costly to manufacture, it can be manufactured at a lower cost than a conventional multi-chip module in which one product is uniform.

【００２５】図８は、さらに他の実施形態におけるマル
チチップモジュールの基板構造を説明するための要部平
面図である。この実施形態では、図８（ａ）に示すよう
に、予め種々の配線パターンに対応できるように複数の
配線パターン要素７１が形成された１枚の配線基板（プ
リント基板）７を用意する。これら配線パターン要素７
１は、先の実施形態における配線パターン４ａなどと同
等のもので、やはり多層構造をなしており、マルチチッ
プモジュールを組立てる場合には、チップ３のサイズや
種別などに応じた配線パターンが全体として形成される
ように、配線パターン要素７１群の中から配線パターン
要素７１を選択して、図８（ｂ）、（ｃ）に示すように
それら配線パターン要素７１同士を例えばボンディング
ワイヤ７３などで接続する。図中７２は接続アイランド
である。このような実施の形態においても、チップサイ
ズや種別が変わる度に、配線基板を作製しなくても、共
通の配線基板を予め作製しておけば、配線パターン要素
同士の接続を変えるだけで対応できるので、低コスト化
を図ることができる。なお本発明は、先の実施形態と図
８に示す実施形態とを組み合わせてもよく、つまり各配
線基板要素に複数の配線パターン要素を形成し、配線パ
ターン要素同士の接続の仕方と配線基板要素の接続の仕
方とを組み合わせてもよく、このようにすればより一層
配線パターンの選択の自由度が大きくなる。FIG. 8 is a plan view of an essential part for explaining a substrate structure of a multi-chip module in still another embodiment. In this embodiment, as shown in FIG. 8A, one wiring board (printed board) 7 on which a plurality of wiring pattern elements 71 are formed in advance so as to correspond to various wiring patterns is prepared. These wiring pattern elements 7
1 is the same as the wiring pattern 4a in the previous embodiment, and also has a multilayer structure. When assembling a multi-chip module, the wiring pattern corresponding to the size and type of the chip 3 is generally used. To be formed, the wiring pattern elements 71 are selected from the group of wiring pattern elements 71, and the wiring pattern elements 71 are connected to each other by, for example, bonding wires 73 as shown in FIGS. 8B and 8C. To do. In the figure, 72 is a connection island. Even in such an embodiment, each time the chip size or type is changed, even if the wiring board is not manufactured, if a common wiring board is manufactured in advance, the connection between the wiring pattern elements can be changed. Therefore, the cost can be reduced. Note that the present invention may be a combination of the previous embodiment and the embodiment shown in FIG. 8, that is, a plurality of wiring pattern elements are formed in each wiring board element, and the wiring pattern elements are connected to each other and the wiring board element is connected. This may be combined with the connection method of No. 3, which further increases the degree of freedom in selecting the wiring pattern.

【００２６】また、本実施形態では、上述の例に限ら
ず、例えば、細長い配線基板要素を用意しておき、これ
から所定の長さの配線基板要素を切り出して、その組み
合わせにより配線パターンを形成してもよい。Further, in the present embodiment, not limited to the above example, for example, an elongated wiring board element is prepared, a wiring board element having a predetermined length is cut out from this, and a wiring pattern is formed by the combination thereof. May be.

【００２７】[0027]

【発明の効果】本発明では、配線パターンを有する配線
基板に汎用性を持たせることにより、低コストなマルチ
チップモジュールを得ることができる。According to the present invention, a low-cost multi-chip module can be obtained by providing a wiring board having a wiring pattern with versatility.

【図面の簡単な説明】[Brief description of drawings]

【図１】本実施形態におけるマルチチップモジュールの
概略構造を説明するための要部平面図。FIG. 1 is a plan view of a main part for explaining a schematic structure of a multi-chip module according to the present embodiment.

【図２】図１における要部断面図。FIG. 2 is a sectional view of a main part in FIG.

【図３】本実施形態におけるマルチチップモジュールの
他の基板パターンを示す図。FIG. 3 is a diagram showing another substrate pattern of the multichip module according to the present embodiment.

【図４】本実施形態におけるマルチチップモジュールの
アセンブリ工程を説明するための図。FIG. 4 is a diagram for explaining an assembly process of the multi-chip module according to the present embodiment.

【図５】図４に続く、本実施形態におけるマルチチップ
モジュールのアセンブリ工程を説明するための図。FIG. 5 is a view for explaining an assembly process of the multichip module in the present embodiment, which is subsequent to FIG. 4;

【図６】他の実施形態におけるマルチチップモジュール
の基板構造を説明するための要部平面図。FIG. 6 is a plan view of a main part for explaining a substrate structure of a multi-chip module according to another embodiment.

【図７】さらに他の実施形態におけるマルチチップモジ
ュールの基板構造を説明するための要部平面図。FIG. 7 is a plan view of a main part for explaining a substrate structure of a multi-chip module according to still another embodiment.

【図８】さらにまた他の実施形態におけるマルチチップ
モジュールの基板構造を説明するための要部平面図。FIG. 8 is a plan view of relevant parts for explaining a substrate structure of a multi-chip module according to still another embodiment.

【図９】従来のマルチチップモジュールの構造を説明す
るための断面図。FIG. 9 is a sectional view for explaining the structure of a conventional multi-chip module.

【符号の説明】[Explanation of symbols]

１ マルチチップモジュール ２ アイランド（支持台） ３ チップ（集積回路チップ） ３ａ マイコンチップ ３ｂ メモリチップ ４ プリント基板（配線基板要素） ４Ａ〜４Ｆ 基板 ４ａ〜４ｃ 配線パターン ５ インナーリード ６ ボンディングワイヤ ７ 配線基板 ７１ 配線パターン要素 ７２ 接続アイランド ７３ ボンディングワイヤ 1 Multi-Chip Module 2 Island (Support) 3 Chip (Integrated Circuit Chip) 3a Microcomputer Chip 3b Memory Chip 4 Printed Circuit Board (Wiring Board Element) 4A to 4F Board 4a to 4c Wiring Pattern 5 Inner Lead 6 Bonding Wire 7 Wiring Board 71 Wiring pattern element 72 Connection island 73 Bonding wire

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 配線パターンが形成された配線基板要素
を複数用意し、 複数の集積回路チップと前記配線基板要素の中から選択
した１個または２個以上の配線基板要素とを支持台の上
に固定する工程と、 前記支持台上の配線基板要素同士を電気的に接続するこ
とにより、あるいは前記支持台上の１個の配線基板要素
自体で、予定とする配線パターンを形成するとともに、
配線基板要素の配線パターンと集積回路チップとを電気
的に接続する工程と、 を含むことを特徴とするマルチチップモジュールの製造
方法。1. A plurality of wiring board elements on which a wiring pattern is formed are prepared, and a plurality of integrated circuit chips and one or more wiring board elements selected from the wiring board elements are mounted on a support base. And a wiring board element on the support base is electrically connected to each other, or by one wiring board element itself on the support base, while forming a predetermined wiring pattern,
A method of manufacturing a multi-chip module, comprising the step of electrically connecting a wiring pattern of a wiring board element and an integrated circuit chip. 【請求項２】 複数の集積回路チップと配線パターンが
形成された複数の配線基板要素とを支持台の上に設け、
前記配線基板要素及び前記集積回路チップを電気的に接
続するとともに、配線基板要素同士を電気的に接続して
全体で予定とする配線パターンを形成してなることを特
徴とするマルチチップモジュール。2. A plurality of integrated circuit chips and a plurality of wiring board elements on which wiring patterns are formed are provided on a support base,
A multi-chip module, characterized in that the wiring board elements and the integrated circuit chip are electrically connected to each other, and the wiring board elements are electrically connected to each other to form a predetermined wiring pattern. 【請求項３】 複数の集積回路チップと複数の配線パタ
ーン要素が形成された配線基板とを支持台の上に設け、
前記複数の配線パターン要素から選択された配線パター
ン要素同士を電気的に接続して予定とする配線パターン
を形成し、配線パターン要素及び集積回路チップを電気
的に接続してなることを特徴とするマルチチップモジュ
ール。3. A plurality of integrated circuit chips and a wiring board on which a plurality of wiring pattern elements are formed are provided on a support base,
The wiring pattern elements selected from the plurality of wiring pattern elements are electrically connected to each other to form a predetermined wiring pattern, and the wiring pattern elements and the integrated circuit chip are electrically connected. Multi-chip module.
JP5667496A 1996-02-20 1996-02-20 Multi-chip module manufacturing method and multi-chip module Pending JPH09232505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5667496A JPH09232505A (en) 1996-02-20 1996-02-20 Multi-chip module manufacturing method and multi-chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5667496A JPH09232505A (en) 1996-02-20 1996-02-20 Multi-chip module manufacturing method and multi-chip module

Publications (1)

Publication Number Publication Date
JPH09232505A true JPH09232505A (en) 1997-09-05

Family

ID=13033978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5667496A Pending JPH09232505A (en) 1996-02-20 1996-02-20 Multi-chip module manufacturing method and multi-chip module

Country Status (1)

Country Link
JP (1) JPH09232505A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1044472A1 (en) * 1997-11-14 2000-10-18 The Panda Project Multi-chip module having interconnect dies
KR100336281B1 (en) * 2000-04-20 2002-05-13 윤종용 Repairable multi chip package
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1044472A1 (en) * 1997-11-14 2000-10-18 The Panda Project Multi-chip module having interconnect dies
EP1044472A4 (en) * 1997-11-14 2007-01-10 Silicon Bandwidth Inc Multi-chip module having interconnect dies
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
KR100336281B1 (en) * 2000-04-20 2002-05-13 윤종용 Repairable multi chip package

Similar Documents

Publication Publication Date Title
US6160705A (en) Ball grid array package and method using enhanced power and ground distribution circuitry
EP0638931B1 (en) Multi-chip module
US20020089050A1 (en) Semiconductor device
US5849608A (en) Semiconductor chip package
US7161251B2 (en) Partially populated ball grid design to accommodate landing pads close to the die
WO1995008189A1 (en) Multi-chip module
JPH06224246A (en) High multiterminal package for semiconductor element
JP2000223651A (en) Package for facing multichip
US5796038A (en) Technique to produce cavity-up HBGA packages
JPH1168026A (en) Wiring auxiliary package and printed circuit wiring board structure
US20010030357A1 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
US20030222342A1 (en) Multi-chip package
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JP2001168233A (en) Multiple-line grid array package
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
WO1997037374A2 (en) Method of packaging multiple integrated circuit chips in a standard semiconductor device package
US20020000656A1 (en) Ball grid array package and a packaging process for same
US6538310B2 (en) LSI package with internal wire patterns to connect and mount bare chip to substrate
JPH09232505A (en) Multi-chip module manufacturing method and multi-chip module
JPH08172144A (en) Semiconductor device and its manufacture
JPH098222A (en) Electronic component device with mounted semiconductor device
US20010000156A1 (en) Package board structure and manufacturing method thereof
JPH10154768A (en) Semiconductor device and its manufacturing method
JPH07122701A (en) Semiconductor device, its manufacture, and lead frame for pga