JP2000332057A - 配線基板及び電子部品を搭載した配線基板の製造方法 - Google Patents

配線基板及び電子部品を搭載した配線基板の製造方法

Info

Publication number
JP2000332057A
JP2000332057A JP11137018A JP13701899A JP2000332057A JP 2000332057 A JP2000332057 A JP 2000332057A JP 11137018 A JP11137018 A JP 11137018A JP 13701899 A JP13701899 A JP 13701899A JP 2000332057 A JP2000332057 A JP 2000332057A
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
resin
mounting
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11137018A
Other languages
English (en)
Other versions
JP4064570B2 (ja
Inventor
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP13701899A priority Critical patent/JP4064570B2/ja
Publication of JP2000332057A publication Critical patent/JP2000332057A/ja
Application granted granted Critical
Publication of JP4064570B2 publication Critical patent/JP4064570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造容易で、電子部品を搭載後、配線基板と
電子部品との間に樹脂を注入する際に、樹脂内にボイド
が発生し難い配線基板、及び樹脂内にボイドが発生し難
い電子部品を搭載した配線基板の製造方法を提供するこ
と。 【解決手段】 本発明の配線基板10は、ICチップ2
0を搭載部10Mのうち搭載面10MAに搭載可能な配
線基板である。搭載面10MAに、ICチップ20のバ
ンプ22と接続可能なハンダバンプ17および表面パッ
ド15を備えると共に、搭載部10M内に、搭載面10
MAとその裏面11Bとを連通する連通孔12Hを内周
に有し、しかもハンダバンプ17および表面パッド15
と導通する中空筒状のスルーホール導体12を備える。
ICチップ20を搭載面10MAに搭載後、連通孔12
Hから空気を逃がしつつ樹脂Rを注入して、ボイドのな
い充填樹脂層41を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を搭載可
能な配線基板、及び電子部品を搭載した配線基板の製造
方法に関し、特に、電子部品と配線基板との間に樹脂を
注入して電子部品を配線基板に固定する際に、樹脂内に
ボイドが残らないようにした配線基板および電子部品を
搭載した配線基板の製造方法に関する。
【0002】
【従来の技術】ICチップやコンデンサなどの電子部品
は、例えば、ハンダ付け等によって配線基板に搭載す
る。しかし、電子部品と配線基板との熱膨張率の違いや
外部からの衝撃振動等によって、ハンダ付け部分に生じ
た亀裂による断線や、電子部品に生じた亀裂による破壊
等が発生することがある。そこで、これらを防止するた
め、電子部品と配線基板との間の隙間に樹脂を注入して
電子部品を配線基板の固着することが行われている。さ
らには、隙間に樹脂を注入するばかりでなく、電子部品
を樹脂で覆ったり、配線基板に形成した凹部に電子部品
を搭載し、凹部を樹脂で埋めるなどの手法によって、電
子部品を配線基板に固着させ、一体化することが行われ
ている。
【0003】
【発明が解決しようとする課題】しかしながら、一般に
電子部品と配線基板との間の隙間は小さく、両者間が確
実に樹脂で充填されるように樹脂を注入することは困難
であり、しばしば樹脂内にボイドが生じていた。ボイド
が生じると、電子部品と配線基板との間の熱膨張率の違
い等によって、この部分で応力が集中してハンダに亀裂
が生じやすくなるなど、電子部品と配線基板の接続信頼
性を低下させる。特に、配線基板に電子部品収容用の凹
部を形成し、その底面に電子部品を搭載する場合には、
平板状の配線基板上に電子部品を搭載する場合に比し
て、樹脂の注入の仕方自身も制約を受け、両者間に確実
に注入することがさらに困難であった。
【0004】そこで、配線基板のうち電子部品を搭載す
るための搭載部に搭載面とその裏面間を連通する連通孔
を形成して、樹脂注入の際、連通孔から空気を逃がして
ボイド発生を防止することが考えられる。しかし、配線
基板のうち電子部品を搭載するための搭載部には、その
搭載面に電子部品の端子(パッド、バンプ、ピンなど)
とハンダ付け等によって接続するためのパッドやバンプ
などの接続端子が形成される。さらに、この搭載部に
は、この接続端子から、マザーボードやICチップその
他の電子部品と接続させるための端子(パッド、バン
プ、ピンなど)まで延びる配線の一部、例えば、搭載面
上に形成された配線層や、搭載部内を搭載面からその裏
面方向に延びるビア導体やスルーホール導体などが形成
される。このため、搭載部において、接続端子や配線
層、ビア導体、スルーホール導体などが高密度に形成さ
れる場合があるため、連通孔の形成が困難となる場合が
ある。
【0005】本発明は、かかる問題点に鑑みてなされた
ものであって、製造容易で、電子部品を搭載後、配線基
板と電子部品との間に樹脂を注入する際に、樹脂内にボ
イドが発生し難い配線基板、及び樹脂内にボイドが発生
し難い電子部品を搭載した配線基板の製造方法を提供す
ることを目的とする。
【0006】
【課題を解決するための手段、作用及び効果】そしてそ
の解決手段は、搭載部を有し、上記搭載部のうち搭載面
に電子部品を搭載可能な配線基板であって、上記搭載面
に、上記電子部品の端子と接続可能な電子部品接続端子
を備えると共に、上記搭載部内に、上記搭載面とその裏
面とを連通する連通孔を内周に有し、しかも上記電子部
品接続端子と導通する中空の筒状スルーホール導体を備
えることを特徴とする配線基板である。
【0007】本発明の配線基板は、連通孔を有する中空
の筒状スルーホール導体を搭載部内に備える。このた
め、電子部品の端子を電子部品接続端子に接続させて電
子部品をこの搭載部の搭載面に搭載した後に、電子部品
と搭載面との間に電子部品固定用の樹脂を注入して電子
部品を封止する際、この筒状スルーホール導体の連通孔
から空気を逃がすことができる。このため、電子部品と
搭載面(搭載部)との間に電子部品固定用樹脂を完全に
充填でき、樹脂内にボイドが生じない。しかも、この筒
状スルーホール導体は電子部品の接続端子と導通し、電
子部品の端子を裏面まで引き出したり、内部配線と接続
させたりすることができ、スルーホール導体でありなが
ら空気抜き用の孔の役割も果たす。搭載部に接続端子や
配線層等が高密度に形成されている場合にも形成するこ
とができる。また、空気抜き用の孔を別途形成する必要
がなく、配線基板を安価に形成することができる。な
お、筒状スルーホール導体の連通孔を負圧に接続して、
電子部品と配線基板(搭載面)との間の空気を引きなが
ら樹脂を注入すると、更に確実にボイド発生を防ぐこと
ができる。
【0008】また、逆に、この連通孔から樹脂を注入す
ることで、内側から空気を追い出しつつ拡がるようにし
て樹脂を注入することでボイドを発生させずに注入する
こともできる。これにより、スルーホール導体は、樹脂
注入口の役割も果たし、搭載部に接続端子や配線層等が
高密度に形成されている場合にも形成することができ
る。また、樹脂注入口を別途形成する必要がなく、配線
基板を安価に形成することができる。
【0009】電子部品としては、配線基板に搭載し、樹
脂によって配線基板に固着されるものであればいずれの
電子部品でも良く、例えば、ICチップ、トランジスタ
チップ、フィルタ、水晶振動子、抵抗器、コンデンサ、
インダクタ、さらには、ICチップ等を搭載したCSP
など、これらの電子部品を搭載した配線基板などが含ま
れる。さらに、電子部品を搭載可能な本発明の配線基板
には、電子部品を搭載後さらに樹脂絶縁層を形成たり、
電子部品を搭載後に樹脂で埋め込むなどして、電子部品
内蔵配線基板にするためのものも含まれ、例えば、コア
配線基板や電子部品を収納するための凹部を有する配線
基板などが挙げられる。また、搭載部は、配線基板の中
央にあるとが限らず、さらに、複数の電子部品を搭載す
るため、搭載部が複数有るものも含まれる。電子部品接
続端子は、搭載する電子部品の端子に対応して配置され
ていれば良く、その形態も搭載する電子部品の端子に応
じて適宜選択すればよい。従って、例えば、パッド、バ
ンプなどの形状とされているものが挙げられる。
【0010】さらに、上記の配線基板であって、前記電
子部品を収容可能で、底面の少なくとも一部が前記搭載
面である電子部品収容凹部を有することを特徴とする配
線基板とすると良い。
【0011】本発明の配線基板では、電子部品収容用凹
部の底部の少なくとも一部が搭載部、つまり、底面の少
なくとも一部が搭載面である。この底面のうち搭載面に
電子部品を搭載して電子部品収容凹部に電子部品を収容
し、その後、電子部品と搭載面との間に樹脂を注入した
り、さらには、電子部品を樹脂で覆うようにして凹部内
に埋め込んだりする場合には、樹脂の注入の仕方自身も
制約を受ける。このため、特に電子部品と搭載面との間
に樹脂を注入しにくく、またこの間にボイドが生じやす
い。
【0012】これに対し、本発明の配線基板では、搭載
部に筒状スルーホール導体を備えるので、樹脂注入時に
この筒状スルーホール導体の連通孔から空気を逃がし、
あるいはこの連通孔から樹脂を注入することで、ボイド
を発生させることなく確実に樹脂を注入して、電子部品
を凹部内に固定する、あるいは埋め込むことができる。
【0013】また、上記いずれかに記載の配線基板であ
って、前記搭載面の略中央部分に前記連通孔が開口する
前記筒状スルーホール導体を、少なくとも1つ配置して
なることを特徴とする配線基板とすると良い。
【0014】一般に、電子部品の周囲から電子部品と搭
載面との間に樹脂を注入すると、ボイドは搭載領域の略
中央部分に残りやすく、またこの部分のボイドが最も除
去しにくい。本発明では、搭載面の略中央部分に連通孔
が開口する筒状スルーホール導体を形成したため、この
中央部分で連通孔を通じて空気を逃がすことができるか
ら、ボイド発生をより確実に防ぐことができる。あるい
は、連通孔から樹脂を注入する場合にも、樹脂がこの略
中央部分から空気を追い出すようにして周囲に拡がるの
で、ボイド発生をより確実に防止することができる。
【0015】他の解決手段は、電子部品を搭載した配線
基板の製造方法であって、上記配線基板のうち搭載部の
搭載面に形成された電子部品接続端子に、上記電子部品
の端子を接続して電子部品を搭載する電子部品搭載工程
と、上記搭載部内に形成され、上記搭載面とその裏面と
を連通する連通孔を内周に有し、しかも上記電子部品接
続端子と導通する中空の筒状スルーホール導体の上記連
通孔から空気を逃がしつつ、上記搭載面と上記電子部品
との間に樹脂を注入充填する樹脂注入工程と、を備える
ことを特徴とする電子部品を搭載した配線基板の製造方
法である。
【0016】本発明の電子部品を搭載した配線基板の製
造方法では、搭載面に形成したスルーホール導体の内周
を充填せずに連通孔としておき、この連通孔から空気を
逃がしつつ樹脂を注入、充填したので、搭載面と電子部
品との間にボイドが残り難い。しかも、筒状スルーホー
ル導体によって、電子部品の端子を搭載面から裏面まで
引き出したり、内部配線と接続させたりすることができ
る。なお、注入する樹脂は、電子備品や配線基板の熱膨
張率やキュア温度等を考慮して、材質、粘度などを適宜
選択すれば良く、例えば、エポキシ樹脂、ポリイミド樹
脂などが挙げられる。
【0017】なお、上記電子部品を搭載した配線基板の
製造方法であって、前記電子部品搭載工程は、前記電子
部品を収容可能で、底面の少なくとも一部が前記搭載面
である電子部品収容凹部に前記電子部品を搭載する凹部
内電子部品搭載工程であることを特徴とする電子部品を
搭載した配線基板の製造方法とするのが好ましい。
【0018】電子部品収容凹部内に搭載した電子部品と
搭載面(底面)の間に樹脂を注入する場合、樹脂の注入
の仕方自身も制約を受けるので、一般に樹脂を注入しに
くく、特に樹脂内にボイドが残りやすい。これに対し、
本発明の製造方法では、連通孔から空気を逃がしつつ樹
脂を注入するので、電子部品と搭載面の間の空気を逃が
せすことができ、凹部内に電子部品を搭載する場合であ
っても、樹脂内のボイド発生が防止できる。
【0019】さらに、上記電子部品を搭載した配線基板
の製造方法であって、搭載面の略中央部分に前記連通孔
が開口する前記筒状スルーホール導体が、少なくとも1
つ配置されていることを特徴とする電子部品を搭載した
配線基板の製造方法とするのが好ましい。
【0020】本発明の製造方法では、搭載面の略中央部
分に連通孔が開口するに筒状スルーホール導体が配置さ
れている。このため、残りがちである中央付近のボイド
の発生を確実に抑制することが出来る。
【0021】さらに、上記電子部品を搭載した配線基板
の製造方法であって、前記樹脂注入工程において、前記
連通孔を負圧に接続しつつ、上記搭載面と上記電子部品
との間に樹脂を注入することを特徴とする電子部品を搭
載した配線基板の製造方法とすると良い。
【0022】本発明の製造方法では、連通孔を負圧に接
続している。このため、搭載面と電子部品との間の空気
をより確実に逃がすことができるから、樹脂内にボイド
が生じない。
【0023】更に他の解決手段は、電子部品を搭載した
配線基板の製造方法であって、上記配線基板のうち搭載
部の搭載面に形成された電子部品接続端子に、上記電子
部品の端子を接続する電子部品搭載工程と、上記搭載部
内に形成され、上記搭載面とその裏面とを連通する連通
孔を内周に有し、しかも上記電子部品接続端子と導通す
る中空の筒状スルーホール導体の上記連通孔から、上記
搭載面と上記電子部品との間に樹脂を注入充填する連通
孔経由樹脂注入工程と、を備えることを特徴とする電子
部品を搭載した配線基板の製造方法である。
【0024】本発明の電子部品を搭載した配線基板の製
造方法では、搭載面に形成したスルーホール導体の内周
を充填せずに連通孔としておき、この連通孔から搭載面
と電子部品をの間に樹脂を注入、充填する。このため、
樹脂は、搭載面と電子部品の間の空気を押し出しなが
ら、周囲に拡がるので、搭載面と電子部品の間にボイド
が残り難い。しかも、筒状スルーホール導体によって、
電子部品の端子を搭載面から裏面まで引き出したり、内
部配線と接続させたりすることができる。
【0025】さらに、上記電子部品を搭載した配線基板
の製造方法であって、前記樹脂注入工程において、搭載
面の略中央部分に前記連通孔が開口する前記筒状スルー
ホール導体から前記樹脂を注入することを特徴とする電
子部品を搭載した配線基板の製造方法とすると良い。
【0026】中央部分に連通孔が開口する筒状スルーホ
ール導体から樹脂を注入すると、注入された樹脂は、中
央から周囲に向かって空気を追い出しつつ樹脂が拡がる
ようにして注入できるので、ボイドの発生をさらに確実
に抑制することが出来る。
【0027】
【発明の実施の形態】(実施形態1)本発明の第1の実
施の形態を、図面とともに説明する。図1に示す配線基
板10は、破線で示すICチップ20を搭載可能な配線
基板であり、さらに、マザーボード30に搭載できるよ
うになっている。配線基板10は、ガラス−エポキシ樹
脂複合材料からなる配線基板本体11の表面11Aおよ
び裏面11Bの間を貫通する貫通孔11Hを有し、その
内周面には、スルーホール導体12が形成されている。
このスルーホール導体12は、筒状であり、その内部は
中空の連通孔12Hとなっている。また、表面11Aに
は、表面配線層13が形成され、ICチップ本体21の
裏面21Bに形成されたバンプ(端子)22にそれぞれ
対応した位置に形成された表面パッド15およびその上
に形成されたハンダバンプ17と、スルーホール導体1
2とを接続している。同様に、裏面11Bには、裏面配
線層14が形成され、マザーボード本体31の表面31
Aに形成されたパッド32にそれぞれ対応した位置に形
成された裏面パッド16と、スルーホール導体12とを
接続している。つまり、スルーホール導体12は、ハン
ダバンプ17や表面パッド15と接続し、これらを裏面
11Bまで引き出して、裏面パッド16に接続してい
る。
【0028】特に、この配線基板10では、スルーホー
ル導体12が、一点鎖線で示すICチップ20に対応す
る搭載部10M内、特に、その略中央部分に形成されて
いるため、搭載面10MAと裏面11Bとを連通する連
通孔12Hも搭載面10MAの略中央部分に開口してい
る。従って、後述するように、ICチップ20をこの配
線基板10に搭載後、樹脂をICチップ20の周縁から
注入する際に、この中央部分の連通孔12Hから空気を
逃がすことで、樹脂内にボイドを生じ難くできる。ま
た、この中央部分の連通孔12Hを通じて樹脂を注入す
ることでも、ボイド無く樹脂を注入することができる。
しかも、この連通孔12Hは、スルーホール導体12の
内周面によって構成されているため、別途連通孔を形成
するのとは異なり、スルーホール12の形成すれば足
り、表面パッド15や表面配線層13の密集しやすい搭
載面10Mのも容易に形成することができる。
【0029】次いで、この配線基板10にICチップ2
0を搭載してICチップ搭載配線基板を形成する方法に
ついて説明する。まず、ICチップ搭載工程において、
配線基板10のハンダバンプ17とICチップ20のバ
ンプ22とを位置合わせし、ハンダバンプ17を溶融さ
せ、図2に示すように、ハンダ17Mでバンプ22をそ
れぞれ接続して、ICチップ20を配線基板10に搭載
する。
【0030】さらに、図3に示すように、樹脂注入工程
において、断面略コ字状の吸引治具VCの当接面VCA
を配線基板10の裏面11Bの当接させた状態で、吸引
口VCMから空気を吸引し、吸引治具VC内部を負圧に
し、連通孔12Hを通じて、ICチップ20と配線基板
10との間、つまり、裏面21Bと搭載面10MA(表
面11B)との間の空気を吸引する。これと共に、樹脂
供給管RTを用いて、ICチップ本体21の周縁、つま
り側面21Sの近傍からICチップ20と搭載面10M
Aとの間に未硬化のエポキシ系の樹脂Rを供給し、その
後樹脂Rを硬化させる。
【0031】一般に、ICチップ本体21の周縁から樹
脂Rを注入しただけでは、空気が逃げにくく、搭載面1
0MA上の中央部分にボイドが形成され易い。しかし、
本実施形態では、搭載面10MAの略中央部分に開口す
る連通孔12Hを通じてICチップ20と配線基板10
との間の空気を吸引したことにより、図4に示すよう
に、ICチップ20と配線基板10との間に、ボイドの
無い充填樹脂層41を形成することができる。
【0032】なお、上記実施形態では、中央部分の連通
孔12Hから空気を吸入するとともに、ICチップ20
の周縁から樹脂Rを注入、充填したが、図5に示すよう
に、未硬化の樹脂Rを、樹脂供給管RT2およびこれに
当接させた中央部分の連通孔12Hを通じて注入しても
よい。供給された樹脂は、ICチップ20と配線基板1
0との間のうち、中央部分から周囲に向かって空気を追
い出しつつ拡がるようにして充填されるので、ボイドを
発生することなく充填することができる。
【0033】(実施形態2)次いで、本発明の第2の実
施形態について説明する。上記実施形態1では、平板状
の配線基板10の搭載面10MAにICチップ20を搭
載したが、本実施形態では、コンデンサ内蔵用凹部を有
するコア配線基板のこの凹部内にコンデンサを搭載し、
樹脂で固定した後、さらに樹脂絶縁層を形成してコンデ
ンサ内蔵配線基板とする。即ち、図6に示す本実施形態
のコンデンサ内蔵配線基板210は、大略、コンデンサ
内蔵用凹部(以下単に凹部ともいう)222を有するコ
ア配線基板220、この凹部222の底面223Aに搭
載、内蔵されたコンデンサ230、およびこれらの上下
に形成された上部樹脂絶縁層250および下部樹脂絶縁
層260とからなる。このコンデンサ内蔵配線基板21
0は、破線で示すように、ICチップ本体271の下面
271Bに半球状のバンプ272を多数備えるICチッ
プ270を搭載可能である。
【0034】このうち、本発明にかかるコア配線基板2
20は、ガラス−エポキシ樹脂複合材料からなり、略正
方形板状で、その略中央に平面視正方形状で有底凹状の
コンデンサ内蔵用凹部222を備える。また、この凹部
222の底部223中側の搭載部223Mのうち上面
(凹部の底面)である搭載面223MAには、上述のよ
うに、コンデンサ230が搭載可能となっている。即
ち、搭載面223MAとコア基板下面220Bとの間に
は、底部貫通孔223Hが形成され、その内周面には筒
状の底部スルーホール導体224が形成され、搭載面2
23MAに形成されたパッド225P、およびコア基板
下面220Bに形成された配線層226およびパッド2
26Pと導通している。底部スルーホール導体224は
筒状であり、その内周面は連通孔224Hとなって上下
に連通している。
【0035】コンデンサ230は、その下面230Bに
形成した下部コンデンサパッド231と上述のパッド2
25Pとをハンダ232によって接続することで、底面
223Aの略中央部の搭載面223MAに搭載される。
なお、コンデンサ230の内部構造は、後述(図7参
照)するので、図6等においては略記する。一方、コン
デンサ230の上面230Aにも、上部コンデンサパッ
ド233を多数備える。この上部コンデンサパッド23
3は、ICチップ270のバンプ272の一部と対応し
た位置に形成されており、上部樹脂絶縁層250を貫通
するIC接続コンデンサバンプ234によってバンプ2
72と接続可能となっている。
【0036】また、このコア配線基板220とコンデン
サ230とは、凹部222内に充填された充填樹脂24
1Aによって互いに固着され、一体とされている。さら
に、この充填樹脂は、コンデンサ上面230A上および
コア基板上面220A上も覆って、それぞれ充填樹脂層
241B,241Cを構成している。充填樹脂層241
Cの上面241CAには配線層242およびパッド24
2Pが形成され、コア基板下面220B上(図中下方)
には配線層243およびパッド243Pが形成されてい
る。さらに、上面241CAとコア基板下面240Bと
の間を貫通するスルーホール孔240H内周には、配線
層242と配線層243との間を導通するスルーホール
導体244が形成され、その内部には、充填樹脂245
が充填されている。
【0037】さらに、エポキシ樹脂からなる上部樹脂絶
縁層250のうち、上部コンデンサパッド233および
パッド242Pに対応する位置には、開口251,25
2がそれぞれ形成され、これらの開口には、IC接続コ
ンデンサバンプ234およびバンプ253が形成されて
いる。また、同様に、エポキシ樹脂からなる下部樹脂絶
縁層260のうち、パッド225Pおよび243Pに対
応する位置に、開口254,255がそれぞれ形成さ
れ、これらの開口には、バンプ256,257が形成さ
れている。上部樹脂絶縁層250および下部樹脂絶縁層
260は、それぞれバンプ253,256,257およ
びIC接続コンデンサバンプ234の形成の際、あるい
はこれらの接続の際にソルダーレジスト層の役割をも果
たす。
【0038】コンデンサ内蔵配線基板210に内蔵する
上記コンデンサ230の概略構造を、図7を用いて説明
する。図7(a)に示すコンデンサ230は、BaTi
3を主成分とする誘電体層235とPdを主成分とす
る電極層236とを交互に積層した略正方形板状の積層
セラミックコンデンサである。このコンデンサ230
は、上面230Aに、多数の上部コンデンサパッド23
3(図7(b)では3ヶ)を備えている。この上部コン
デンサパッド233は、ICチップ270のバンプ27
2のうち中央部分のものに対応した位置に形成されてい
る。一方、下面230Bにも、多数の下部コンデンサパ
ッド231(図7(b)では3ヶ)を備えている。この
下部コンデンサパッド231は、コンデンサ内蔵用凹部
222の底面223Aに形成したパッド225Pに対応
した位置に形成されている。
【0039】コンデンサ230の各電極層236は、図
7(b)にその内部構造の概要を示すように、ビア導体
237EV,237FVでそれぞれ1層おきに導通され
た1対の電極層の群236E,236Fに分けられてい
る。しかも、電極層の群236E,236Fは、互いに
絶縁されているので、この2つ(一対)の電極群236
E,236Fは、コンデンサ230の2つの電極をな
す。しかも、図7(b)から容易に理解できるように、
これらのビア導体237EV,237FVは、それぞれ
上部コンデンサパッド233および下部コンデンサパッ
ド231に接続しているので、このコンデンサ230の
上方あるいは下方のいずれからも、一対の電極群236
E,236Fのいずれをも取り出すことができる。
【0040】従って、コンデンサ230及びコンデンサ
内蔵配線基板210は、図7(c)の回路図に示すよう
になる。即ち、上部コンデンサパッド233と下部コン
デンサパッド231とが、ビア導体237EVあるいは
ビア導体237FVにより結ばれ、しかも、この間に対
向する電極層の群236E,236Fによって形成され
たコンデンサ230が挿入された状態となる。従って、
コンデンサ内蔵配線基板210について見ると、IC接
続コンデンサバンプ234とバンプ256とが、一方の
ビア導体237EVや底部スルーホール導体244によ
り、あるいは他方のビア導体237FVや底部スルーホ
ール導体244により結ばれ、しかも、この間に電極層
コンデンサ230が挿入された状態となる。
【0041】このため、バンプ256から底部スルーホ
ール導体244およびコンデンサ230の電極層の群2
36E,236F、及びIC接続コンデンサバンプ23
4を通じて、低抵抗、低インダクタンスでICチップ2
70に電源電位や接地電位を供給することができる。し
かも、この間のノイズをコンデンサ270で確実に除去
できる。一方、コア配線基板520の周縁部分を経由し
て、即ち、バンプ257から配線層243、スルーホー
ル導体244、配線層242、バンプ253を通じて、
ICチップ270と信号を入出力させることができる。
【0042】次いで、このコンデンサ付属配線基板21
0の製造方法について説明する。コンデンサ230は、
公知手法によってグリーンシートを多数形成し、それら
に未焼成のビア導体および電極層を形成し、所定の順序
でグリーンシートを積層した後に同時焼成して形成す
る。なお、このコンデンサ230の下面コンデンサパッ
ド231は、未焼成ビア導体及び未焼成電極層を形成し
た未焼成誘電体層を一旦積層圧着した後に、積層体の下
面に下面コンデンサパッド231に相当するパターンを
Pdペーストで印刷し、その後同時焼成により形成すれ
ばよい。
【0043】次いで、コア配線基板220の製造方法に
ついて説明する。まず、図8(a)に示すように、ガラ
ス−エポキシ樹脂複合材料からなる底部用コア基板本体
321の上下両面321A,321Bに銅箔322C,
322Dを備えた両面銅張り基板320を用意する。次
いで、図8(b)に示すように、上記した凹部222を
形成する領域内の所定位置に、この両面銅張り基板32
0を厚さ方向に貫通する底部貫通孔223Hをドリルで
形成する。なお、底部貫通孔223Hの間隔や径を小さ
くしたい場合には、レーザ(CO2,YAG等)で穿孔
すると良い。
【0044】その後、公知のスルーホール導体形成手法
および配線形成手法により、底部貫通孔223H内に底
部スルーホール導体224を、また、底部用コア基板本
体321の上下両面321A,321Bにパッド225
Pおよび配線層226やパッド226Pを形成する(図
8(c)参照)。例えば具体的には、無電解Cuメッキ
及び電解Cuメッキを施して、底部貫通孔223H内に
円筒状のCuメッキ層を、また銅箔322C,322D
上にもCuメッキ層を形成する。その後、レジストフィ
ルムを貼り付け、所定パターンに露光現像した後、露出
したCuメッキ層および銅箔322C,322Dを溶解
除去して、底部スルーホール導体224やパッド225
P、配線層226やパッド226Pを形成する
【0045】一方、図8(d)に示すように、同じくガ
ラス−エポキシ樹脂複合材料からなり、上記底部用コア
基板本体321より厚さの厚い壁部用コア基板本体32
3を用意する。この壁部用コア基板本体323には、予
め上記凹部222に対応した位置に、凹部用貫通孔32
3Hをパンチングにより形成しておく。
【0046】次いで、図8(e)に示すように、底部用
コア基板本体上面321Aと、壁部用コア基板本体下面
323Bとを、半硬化のエポキシ樹脂からなり、凹部用
貫通孔323Hに適合させて略ロ字状に成型した接着シ
ート324Rを介して挟み、加熱、圧着する。これによ
り、図8(f)に示すように、両者321,323は、
接着層324を介して接着され、凹部222を有するコ
ア配線基板220が作成できる。このコア配線基板22
0には、凹部222によって薄くされた底部223の中
側の搭載部223Mには、連通孔224Hを有する底部
スルーホール導体224が形成されている。また、次述
するように、コンデンサ230と搭載可能なパッド22
5Pが形成されている。
【0047】次に、このコア配線基板220の凹部22
2内にコンデンサ230を配置、搭載し、コンデンサ内
蔵配線基板210を形成する工程を説明する。まず、コ
ンデンサ搭載工程において、図9(a)に示すように、
コア配線基板220の凹部222内の搭載面223MA
に、上述のコンデンサ230をコンデンサ下面230B
を下にして配置し、下面コンデンサパッド231とこれ
に対応するパッド225PとをそれぞれAg−Snから
なるハンダ232でハンダ付け接続する。具体的な手法
としては、予め下面コンデンサパッド231にハンダペ
ーストを印刷しておき、パッド225Pと重ねた後に、
リフロー炉を通過させてハンダペーストを溶融させてハ
ンダ付けする。
【0048】凹部222内のフラックスを洗浄除去した
後、図9(b)に示すように、エポキシ樹脂を主成分と
する充填樹脂241を、コンデンサ230と搭載面22
3MAとの間をはじめとして凹部222内に注入充填す
るほか、コア配線基板の上面220A及びコンデンサ上
面230A上に塗布する。この際、底部スルーホール導
体224で構成される連通孔224Hから空気を逃がし
つつ、コンデンサ下面230Bと搭載面223MAとの
間に充填樹脂241を注入、充填する。このため、容易
に樹脂を注入できる上、コンデンサ230と搭載面22
3MAとの間の充填樹脂241内にボイドが残ることが
無い。その後、加熱して充填樹脂241を硬化させる。
これにより、コンデンサ230がパッド225Pに接続
されつつ、凹部222内においてボイドのない充填樹脂
241(241A)で固定される。このようにしてコン
デンサ230をコア配線基板220と固着させて内蔵す
ると、熱や振動等が掛かった場合にも、下面コンデンサ
パッド230Bとパッド225Pとの間で破断するなど
の不具合が防止される。
【0049】さらに、図9(c)に示すように、コア配
線基板上面220A上及びコンデンサ上面230A上の
充填樹脂241を平坦に研磨して、コンデンサ上面23
0A上及びコア配線基板上面220A上に充填樹脂層2
41B,241Cを形成すると共に、これらと略面一に
上部コンデンサパッド233を露出させる。このように
充填樹脂241を平坦に研磨すると、コア配線基板22
0の凹部222を形成し、その中にコンデンサ230を
配置したことによる段差の発生は吸収され、以降に形成
するIC接続コンデンサバンプ234やバンプ253へ
の段差の影響を無くして、これを良好なコプラナリティ
を持つものとすることができる。
【0050】さらに、図10(a)に示すように、凹部
222の周縁に、充填樹脂層241Cの上面241CA
とコア配線基板下面220Bとの間を貫通するスルーホ
ール孔240Hをドリルによって形成する。次いで、公
知の手法によって、このスルーホール孔240H内及び
その周縁にCuからなるスルーホール導体244を形成
する。また、充填樹脂層上面241CA及びコア基板下
面220Bには、スルーホール導体244から延在する
配線層242,243を形成する。また、充填樹脂層2
41Bと面一にした上部コンデンサパッド233も、C
uメッキによってその厚さを増して充填樹脂層241B
より上方に突出した状態とする。
【0051】さらに、図10(b)に示すように、スル
ーホール導体244内に充填樹脂245を充填する。ま
た、公知の樹脂絶縁層形成手法により、エポキシ樹脂か
らなり、所定位置に上部コンデンサパッド233または
パッド242Pが露出した開口251,252を有する
上部樹脂絶縁層250を、充填樹脂層241B,241
C、配線層242及び上部コンデンサパッド233上に
形成する。同様に、所定位置にパッド225P,243
Pが露出した開口254,255を備える下部樹脂絶縁
層260を、コア基板下面220B及び配線層226,
243上に形成する。
【0052】本実施形態では、円筒形状のスルーホール
導体244をスルーホール孔240Hの内周に形成した
が、内部に電解メッキ可能な充填樹脂を充填し、その上
下をメッキ層で閉塞するようにしても良い。このように
すると、スルーホール孔244の直上あるいは直下にパ
ッド242Pやパッド243Pを形成することができ
る。
【0053】その後、開口251,252,254およ
び255内に、それぞれハンダペーストを塗布し溶融さ
せて、IC接続コンデンサバンプ234、バンプ25
3,256,257を形成すると、図6に示すコンデン
サ内蔵配線基板210が完成する。なお、図9(c)に
示したように、コア配線基板上面220A及びコンデン
サ上面230A上の充填樹脂241を研磨して平坦にし
たので、凹部222による段差の他、コンデンサ230
の寸法や凹部222の寸法の誤差、コア配線基板220
の反り等の変形などの影響を無くすことができる。した
がって、配線層242の断線やショートの防止、あるい
は、IC接続コンデンサバンプ234やバンプ252の
コプラナリティの向上を図ることができる。
【0054】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
1では、配線基板本体11として、内部に配線層が形成
されていないものを用いた。しかし、配線基板本体の上
下面を貫通し、その内周に上下を連通する連通孔を有す
るスルーホール導体が形成されている配線基板本体を用
いるならばいずれのものでも良く、例えば、コア基板の
上下に樹脂絶縁層および配線層を有するビルドアップ型
の配線基板本体であってもよい。また、搭載する電子部
品として、上記実施形態1ではICチップ20を、実施
形態2ではコンデンサ230を用いたが、その他、トラ
ンジスタチップや抵抗素子、インダクタンス素子等の電
子部品であっても良い。
【図面の簡単な説明】
【図1】実施形態1にかかる配線基板の断面図である。
【図2】図1に示す配線基板にICチップを搭載した状
態を示す断面図である。
【図3】図2に示すICチップを搭載した配線基板にお
いて、連通孔を負圧に接続して周囲から樹脂を注入し、
ICチップと配線基板との間に樹脂を充填する様子を示
す説明図である。
【図4】ICチップと配線基板との間に樹脂を充填した
ICチップを搭載した配線基板の断面図である。
【図5】図2に示すICチップを搭載した配線基板にお
いて、連通孔から樹脂を注入して、ICチップと配線基
板との間に樹脂を充填する様子を示す説明図である。
【図6】実施形態2にかかる配線基板の断面図である。
【図7】図6に示す配線基板に内蔵させるコンデンサ
の、(a)は斜視図、(b)は断面説明図、(c)は回
路図である。
【図8】図6に示す配線基板の製造方法のうち、コンデ
ンサ配置空所の底部にスルーホール導体を形成する工程
を説明する説明図である。
【図9】図6に示す配線基板の製造方法のうち、コンデ
ンサ配置空所内にコンデンサを配置し固定する工程を説
明する説明図である。
【図10】図6に示す配線基板の製造方法のうち、配線
基板のスルーホール導体を、配線基板及びコンデンサ上
に樹脂絶縁層を形成する工程を説明する説明図である。
【符号の説明】
10 配線基板 10M 搭載部 10MA 搭載面 11 配線基板本体 11H 貫通孔 12 スルーホール導体(筒状スルーホール導
体) 12H 連通孔 17 ハンダバンプ(電子部品接続端子) 20 ICチップ(電子部品) 21 ICチップ本体 22 バンプ(電子部品の端子) 30 マザーボード 40 ICチップ搭載配線基板 41 注入樹脂層 210 コンデンサ内蔵配線基板 222 コンデンサ内蔵用凹部 220 コア配線基板 223A 底面 223M 搭載部 223MA 搭載面 225P パッド(電子部品接続端子) 230 コンデンサ(電子部品) 231 下部コンデンサパッド(端子) 250 上部樹脂絶縁層 260 下部樹脂絶縁層 270 ICチップ 223H 底部貫通孔 224 底部スルーホール導体(筒状スルーホール
導体) 224H 連通孔 241A 充填樹脂 241B,241C 充填樹脂層
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/40 H01L 23/12 L Fターム(参考) 5E317 AA24 BB01 BB02 BB11 BB12 CC15 CC32 CC33 CD25 CD32 CD34 GG16 GG20 5E336 AA04 AA08 BB03 BC15 BC26 CC31 CC53 EE03 GG12 GG16 GG30 5F044 KK10 KK27 RR19 5F061 AA01 BA04 CA04

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】搭載部を有し、上記搭載部のうち搭載面に
    電子部品を搭載可能な配線基板であって、 上記搭載面に、上記電子部品の端子と接続可能な電子部
    品接続端子を備えると共に、 上記搭載部内に、上記搭載面とその裏面とを連通する連
    通孔を内周に有し、しかも上記電子部品接続端子と導通
    する中空の筒状スルーホール導体を備えることを特徴と
    する配線基板。
  2. 【請求項2】請求項1に記載の配線基板であって、 前記電子部品を収容可能で、底面の少なくとも一部が前
    記搭載面である電子部品収容凹部を有することを特徴と
    する配線基板。
  3. 【請求項3】請求項1または請求項2に記載の配線基板
    であって、 前記搭載面の略中央部分に前記連通孔が開口する前記筒
    状スルーホール導体を、少なくとも1つ配置してなるこ
    とを特徴とする配線基板。
  4. 【請求項4】電子部品を搭載した配線基板の製造方法で
    あって、 上記配線基板のうち搭載部の搭載面に形成された電子部
    品接続端子に、上記電子部品の端子を接続して電子部品
    を搭載する電子部品搭載工程と、 上記搭載部内に形成され、上記搭載面とその裏面とを連
    通する連通孔を内周に有し、しかも上記電子部品接続端
    子と導通する中空の筒状スルーホール導体の上記連通孔
    から空気を逃がしつつ、上記搭載面と上記電子部品との
    間に樹脂を注入充填する樹脂注入工程と、 を備えることを特徴とする電子部品を搭載した配線基板
    の製造方法。
  5. 【請求項5】請求項4に記載の電子部品を搭載した配線
    基板の製造方法であって、 前記樹脂注入工程において、前記連通孔を負圧に接続し
    つつ、上記搭載面と上記電子部品との間に樹脂を注入す
    ることを特徴とする電子部品を搭載した配線基板の製造
    方法。
  6. 【請求項6】電子部品を搭載した配線基板の製造方法で
    あって、 上記配線基板のうち搭載部の搭載面に形成された電子部
    品接続端子に、上記電子部品の端子を接続する電子部品
    搭載工程と、 上記搭載部内に形成され、上記搭載面とその裏面とを連
    通する連通孔を内周に有し、しかも上記電子部品接続端
    子と導通する中空の筒状スルーホール導体の上記連通孔
    から、上記搭載面と上記電子部品との間に樹脂を注入充
    填する連通孔経由樹脂注入工程と、を備えることを特徴
    とする電子部品を搭載した配線基板の製造方法。
  7. 【請求項7】請求項6に記載の電子部品を搭載した配線
    基板の製造方法であって、 前記樹脂注入工程において、 搭載面の略中央部分に前記連通孔が開口する前記筒状ス
    ルーホール導体から前記樹脂を注入することを特徴とす
    る電子部品を搭載した配線基板の製造方法。
JP13701899A 1999-05-18 1999-05-18 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法 Expired - Fee Related JP4064570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13701899A JP4064570B2 (ja) 1999-05-18 1999-05-18 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13701899A JP4064570B2 (ja) 1999-05-18 1999-05-18 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000332057A true JP2000332057A (ja) 2000-11-30
JP4064570B2 JP4064570B2 (ja) 2008-03-19

Family

ID=15188915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13701899A Expired - Fee Related JP4064570B2 (ja) 1999-05-18 1999-05-18 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4064570B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035990A (ja) * 1999-07-22 2001-02-09 Kyocera Corp 半導体装置
JP2002190548A (ja) * 2000-12-20 2002-07-05 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2002217544A (ja) * 2001-01-18 2002-08-02 Ngk Spark Plug Co Ltd 配線基板
JP2002246505A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
WO2004086493A1 (ja) * 2003-03-25 2004-10-07 Fujitsu Limited 電子部品搭載基板の製造方法
JP2006147869A (ja) * 2004-11-19 2006-06-08 Oki Electric Ind Co Ltd 素子内蔵基板およびその製造方法
JP2007317712A (ja) * 2006-05-23 2007-12-06 Tdk Corp 部品内蔵複合配線基板及びその製造方法
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP2008159805A (ja) * 2006-12-22 2008-07-10 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
JP2008166589A (ja) * 2006-12-28 2008-07-17 Murata Mfg Co Ltd 部品内蔵多層配線基板モジュールおよびその製造方法
WO2010018708A1 (ja) * 2008-08-12 2010-02-18 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2010177536A (ja) * 2009-01-30 2010-08-12 Mitsubishi Electric Corp 電子基板の防湿構造及びその防湿処理方法
JP2010177682A (ja) * 2010-03-16 2010-08-12 Nec Corp 半導体装置及びその製造方法
JP2010219451A (ja) * 2009-03-18 2010-09-30 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
US8061022B2 (en) 2007-03-14 2011-11-22 Fujitsu Limited Method for manufacturing hybrid printed circuit board
CN102347250A (zh) * 2010-07-22 2012-02-08 台湾积体电路制造股份有限公司 凸块结构的形成方法及装置
US10741462B2 (en) 2015-09-01 2020-08-11 Murata Manufacturing Co., Ltd. Resin substrate, component-mounting resin substrate, and method of manufacturing component-mounting resin substrate

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035990A (ja) * 1999-07-22 2001-02-09 Kyocera Corp 半導体装置
JP2002246505A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002190548A (ja) * 2000-12-20 2002-07-05 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2002217544A (ja) * 2001-01-18 2002-08-02 Ngk Spark Plug Co Ltd 配線基板
JP4685978B2 (ja) * 2001-01-18 2011-05-18 日本特殊陶業株式会社 配線基板
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US7894203B2 (en) 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
US7595228B2 (en) 2003-03-25 2009-09-29 Fujitsu Limited Method for manufacturing electronic component-mounted board
WO2004086493A1 (ja) * 2003-03-25 2004-10-07 Fujitsu Limited 電子部品搭載基板の製造方法
JPWO2004086493A1 (ja) * 2003-03-25 2006-06-29 富士通株式会社 電子部品搭載基板の製造方法
CN100390951C (zh) * 2003-03-25 2008-05-28 富士通株式会社 电子部件安装基板的制造方法
JP2006147869A (ja) * 2004-11-19 2006-06-08 Oki Electric Ind Co Ltd 素子内蔵基板およびその製造方法
JP2007317712A (ja) * 2006-05-23 2007-12-06 Tdk Corp 部品内蔵複合配線基板及びその製造方法
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP4706929B2 (ja) * 2006-06-01 2011-06-22 Tdk株式会社 複合配線基板及びその製造方法
JP2008159805A (ja) * 2006-12-22 2008-07-10 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
US8134841B2 (en) 2006-12-22 2012-03-13 Kabushiki Kaisha Toshiba Printed-wiring board, method of manufacturing printed-wiring board, and electronic equipment
JP2008166589A (ja) * 2006-12-28 2008-07-17 Murata Mfg Co Ltd 部品内蔵多層配線基板モジュールおよびその製造方法
US8061022B2 (en) 2007-03-14 2011-11-22 Fujitsu Limited Method for manufacturing hybrid printed circuit board
WO2010018708A1 (ja) * 2008-08-12 2010-02-18 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP5093353B2 (ja) * 2008-08-12 2012-12-12 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2010177536A (ja) * 2009-01-30 2010-08-12 Mitsubishi Electric Corp 電子基板の防湿構造及びその防湿処理方法
JP2010219451A (ja) * 2009-03-18 2010-09-30 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2010177682A (ja) * 2010-03-16 2010-08-12 Nec Corp 半導体装置及びその製造方法
CN102347250A (zh) * 2010-07-22 2012-02-08 台湾积体电路制造股份有限公司 凸块结构的形成方法及装置
CN102347250B (zh) * 2010-07-22 2014-05-07 台湾积体电路制造股份有限公司 凸块结构的形成方法及装置
US10741462B2 (en) 2015-09-01 2020-08-11 Murata Manufacturing Co., Ltd. Resin substrate, component-mounting resin substrate, and method of manufacturing component-mounting resin substrate

Also Published As

Publication number Publication date
JP4064570B2 (ja) 2008-03-19

Similar Documents

Publication Publication Date Title
JP4064570B2 (ja) 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法
JP3672169B2 (ja) コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
KR19990007481A (ko) 돌기전극을 가진 프린트 배선기판과 그 제조방법
JP2002290030A (ja) 配線基板
US9313894B2 (en) Wiring substrate and manufacturing method of wiring substrate
JP4040389B2 (ja) 半導体装置の製造方法
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
US20100032194A1 (en) Printed wiring board, manufacturing method for printed wiring board and electronic device
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2002151847A (ja) 配線基板およびその製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP3850846B2 (ja) 多層配線基板の製造方法
JP4339781B2 (ja) 配線基板
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP4046854B2 (ja) ピン付きプリント配線板の製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP2001345559A (ja) 配線基板及びその製造方法
JP4365515B2 (ja) 半導体モジュールの製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP3582645B2 (ja) 立体形配線板の製造方法
JP5779908B2 (ja) 部品内蔵配線板
JP3730980B2 (ja) 実装回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071227

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees