JP2000330972A - デジタルシグナルプロセッサ、フィルタ処理方法及び記録媒体 - Google Patents
デジタルシグナルプロセッサ、フィルタ処理方法及び記録媒体Info
- Publication number
- JP2000330972A JP2000330972A JP11135348A JP13534899A JP2000330972A JP 2000330972 A JP2000330972 A JP 2000330972A JP 11135348 A JP11135348 A JP 11135348A JP 13534899 A JP13534899 A JP 13534899A JP 2000330972 A JP2000330972 A JP 2000330972A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memories
- memory
- stored
- filter processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 デジタルシグナルプロセッサ（ＤＳＰ）での
フィルタ処理を高速に行うと共に、フィルタ処理の対象
となるデータテーブルを柔軟に配置する。 【解決手段】 Ｘメモリ３とＹメモリ４とは、それぞれ
独立したデータバス５、６に接続されており、並列に、
しかもレジスタユニット１０及び積和器１１による積和
演算と同時にアクセスすることができる。制御部１８
は、例えば、フィルタ処理の対象となるデータテーブル
Ａ、Ｂが２つともＸメモリ３に記憶されていると判断す
ると、Ｙメモリ４に領域４ａを確保し、例えば、データ
テーブルＢをこの領域４ａにコピーする。そして、Ｘメ
モリ３のデータテーブルＡとＹメモリ４のデータテーブ
ルＢとを用いて、レジスタユニット１０及び積和器１１
による積和演算（フィルタ処理）が行われる。処理の過
程でデータテーブルＢへの書き込みがあった場合には、
領域４ａのデータテーブルＢを元のＸメモリ３にコピー
する。
フィルタ処理を高速に行うと共に、フィルタ処理の対象
となるデータテーブルを柔軟に配置する。 【解決手段】 Ｘメモリ３とＹメモリ４とは、それぞれ
独立したデータバス５、６に接続されており、並列に、
しかもレジスタユニット１０及び積和器１１による積和
演算と同時にアクセスすることができる。制御部１８
は、例えば、フィルタ処理の対象となるデータテーブル
Ａ、Ｂが２つともＸメモリ３に記憶されていると判断す
ると、Ｙメモリ４に領域４ａを確保し、例えば、データ
テーブルＢをこの領域４ａにコピーする。そして、Ｘメ
モリ３のデータテーブルＡとＹメモリ４のデータテーブ
ルＢとを用いて、レジスタユニット１０及び積和器１１
による積和演算（フィルタ処理）が行われる。処理の過
程でデータテーブルＢへの書き込みがあった場合には、
領域４ａのデータテーブルＢを元のＸメモリ３にコピー
する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルシグナル
プロセッサ（以下、ＤＳＰという）における２つのデー
タテーブル間の積和処理（以下、フィルタ処理という）
のための技術に関する。
プロセッサ（以下、ＤＳＰという）における２つのデー
タテーブル間の積和処理（以下、フィルタ処理という）
のための技術に関する。
【０００２】
【従来の技術】ＤＳＰは、２つのデータテーブル間のフ
ィルタ処理を高速に行うため、互いに独立したデータバ
スに接続された異なる空間に配置された２つのメモリ
（Ｘメモリ及びＹメモリ）を有し、且つ２つのメモリの
両方に演算処理と同時にアクセスすることができるもの
が主流となっている。
ィルタ処理を高速に行うため、互いに独立したデータバ
スに接続された異なる空間に配置された２つのメモリ
（Ｘメモリ及びＹメモリ）を有し、且つ２つのメモリの
両方に演算処理と同時にアクセスすることができるもの
が主流となっている。
【０００３】このようなフィルタ処理は、積和演算の繰
り返しによって構成するため、ＤＳＰは、一般に、繰り
返しの実行やデータアクセス後のアドレス加算をするた
めの機構がハードウェア的に用意されている。なお、従
来のＤＳＰも、本発明の実施の形態で示すＤＳＰ（図
１：後述）と基本構成は同じものとすることができる。
り返しによって構成するため、ＤＳＰは、一般に、繰り
返しの実行やデータアクセス後のアドレス加算をするた
めの機構がハードウェア的に用意されている。なお、従
来のＤＳＰも、本発明の実施の形態で示すＤＳＰ（図
１：後述）と基本構成は同じものとすることができる。
【０００４】図７は、従来のＤＳＰにおけるフィルタ処
理を示すフローチャートである。処理が開始すると、Ｘ
メモリおよび／またはＹメモリに記憶されているフィル
タ処理の対象となる２つのデータテーブルのそれぞれの
先頭アドレスを設定する（ステップＤ１）。次に、デー
タテーブルにアクセスした後、次のデータの読み出しの
ためにアドレスに加算すべき値を設定する（ステップＤ
２）。
理を示すフローチャートである。処理が開始すると、Ｘ
メモリおよび／またはＹメモリに記憶されているフィル
タ処理の対象となる２つのデータテーブルのそれぞれの
先頭アドレスを設定する（ステップＤ１）。次に、デー
タテーブルにアクセスした後、次のデータの読み出しの
ためにアドレスに加算すべき値を設定する（ステップＤ
２）。
【０００５】次に、Ｘメモリおよび／またはＹメモリに
記憶されている２つのデータテーブルのそれぞれから、
先頭のデータを読み出す（ステップＤ３）。そして、フ
ィルタ処理において積和演算を繰り返す回数を設定し
（ステップＤ４）、積和演算器（ハードウェア）によっ
て２つのデータテーブルを用いたフィルタ処理を行う
（ステップＤ５）。
記憶されている２つのデータテーブルのそれぞれから、
先頭のデータを読み出す（ステップＤ３）。そして、フ
ィルタ処理において積和演算を繰り返す回数を設定し
（ステップＤ４）、積和演算器（ハードウェア）によっ
て２つのデータテーブルを用いたフィルタ処理を行う
（ステップＤ５）。
【０００６】ステップＤ５のフィルタ処理では、設定し
た繰り返し回数に達するまで（ステップＤ５ａ）、積和
演算の処理と、Ｘメモリおよび／またはＹメモリに記憶
されている２つのデータテーブルからのデータの読み出
しと、アドレスの加算とを行っていく。また、必要な場
合には、データテーブルへのデータの書き込みも行う
（ステップＤ５ｂ）。そして、設定した繰り返し回数に
達すると（ステップＤ５ａ）、このフィルタ処理が終了
する。
た繰り返し回数に達するまで（ステップＤ５ａ）、積和
演算の処理と、Ｘメモリおよび／またはＹメモリに記憶
されている２つのデータテーブルからのデータの読み出
しと、アドレスの加算とを行っていく。また、必要な場
合には、データテーブルへのデータの書き込みも行う
（ステップＤ５ｂ）。そして、設定した繰り返し回数に
達すると（ステップＤ５ａ）、このフィルタ処理が終了
する。
【０００７】
【発明が解決しようとする課題】上記のようにしてＤＳ
Ｐでフィルタ処理を行った場合、２つのデータテーブル
がＸメモリとＹメモリとに分かれて記憶されていれば、
ステップＤ３、Ｄ５ｂにおいて２つのデータテーブルへ
のデータの読み書きを並列して、１クロック期間で行う
ことができる。しかし、２つのデータテーブルが、Ｘメ
モリだけ或いはＹメモリだけに記憶されていれば、図８
に示すように、２つのデータテーブルへのデータの読み
書きに２クロックを要してしまい、フィルタ処理の規模
が大きくなればなるほど、処理を終了するまでにに時間
がかかることになってしまう。
Ｐでフィルタ処理を行った場合、２つのデータテーブル
がＸメモリとＹメモリとに分かれて記憶されていれば、
ステップＤ３、Ｄ５ｂにおいて２つのデータテーブルへ
のデータの読み書きを並列して、１クロック期間で行う
ことができる。しかし、２つのデータテーブルが、Ｘメ
モリだけ或いはＹメモリだけに記憶されていれば、図８
に示すように、２つのデータテーブルへのデータの読み
書きに２クロックを要してしまい、フィルタ処理の規模
が大きくなればなるほど、処理を終了するまでにに時間
がかかることになってしまう。
【０００８】そこで、従来のＤＳＰでは、フィルタ処理
の高速化を考慮して、フィルタ処理の対象となるデータ
テーブルを、ＸメモリまたはＹメモリのいずれかに予め
配置することとしていた。こうした場合、フィルタ処理
のアルゴリズム自体がＸメモリ及びＹメモリの区別に依
存してしまうため、アルゴリズムを変更することなくデ
ータテーブルをメモリ間で入れ替えることができず、デ
ータテーブルをＸメモリとＹメモリとに柔軟に配置する
ことができなかった。
の高速化を考慮して、フィルタ処理の対象となるデータ
テーブルを、ＸメモリまたはＹメモリのいずれかに予め
配置することとしていた。こうした場合、フィルタ処理
のアルゴリズム自体がＸメモリ及びＹメモリの区別に依
存してしまうため、アルゴリズムを変更することなくデ
ータテーブルをメモリ間で入れ替えることができず、デ
ータテーブルをＸメモリとＹメモリとに柔軟に配置する
ことができなかった。
【０００９】ところで、近年のマルチメディア処理で
は、フィルタ処理自体の規模が大きくなってきており、
且つフィルタ処理が汎用的に複数の機能で使用されるケ
ースが多くなってきている。例えば、ＣＥＬＰ（Code E
xcited Linear Prediction）と呼ばれる音声圧縮処理で
は、予測処理を行うために符号下記が複合器のアルゴリ
ズムをサブセットとして含むため、多くのフィルタが共
通で使用されている。
は、フィルタ処理自体の規模が大きくなってきており、
且つフィルタ処理が汎用的に複数の機能で使用されるケ
ースが多くなってきている。例えば、ＣＥＬＰ（Code E
xcited Linear Prediction）と呼ばれる音声圧縮処理で
は、予測処理を行うために符号下記が複合器のアルゴリ
ズムをサブセットとして含むため、多くのフィルタが共
通で使用されている。
【００１０】このため、複数のデータテーブルが、専用
のフィルタ処理ルーチンで参照されることが多くなって
いる。また、近年では、複数のマルチメディア処理がリ
アルタイムＯＳ（Operating System）上で動作するよう
になってきているため、Ｘメモリ及びＹメモリへ動的な
データ配置を行って、限られたメモリリソースを有効利
用するという要請が高まってきている。
のフィルタ処理ルーチンで参照されることが多くなって
いる。また、近年では、複数のマルチメディア処理がリ
アルタイムＯＳ（Operating System）上で動作するよう
になってきているため、Ｘメモリ及びＹメモリへ動的な
データ配置を行って、限られたメモリリソースを有効利
用するという要請が高まってきている。
【００１１】本発明は、フィルタ処理を高速に行うと共
に、フィルタ処理の対象となるデータテーブルを柔軟に
配置することができるデジタルシグナルプロセッサ、並
びにフィルタ処理方法及びその方法を記録したコンピュ
ータ読み取り可能な記録媒体を提供することを目的とす
る。
に、フィルタ処理の対象となるデータテーブルを柔軟に
配置することができるデジタルシグナルプロセッサ、並
びにフィルタ処理方法及びその方法を記録したコンピュ
ータ読み取り可能な記録媒体を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかるデジタルシグナルプロ
セッサは、互いに並列してアクセスすることが可能な２
つのメモリを有し、フィルタ処理の対象となる２つのデ
ータテーブルが前記２つのメモリのいずれかにそれぞれ
記憶されるデジタルシグナルプロセッサであって、前記
２つのデータテーブルが、前記２つのメモリのうちの一
方にのみ記憶されているかどうかを判断するテーブル判
断手段と、前記テーブル判断手段が前記２つのメモリの
一方にのみ前記２つのデータテーブルが記憶されている
と判断したときに、前記２つのメモリのうちの他方に、
前記２つのデータテーブルのうちの一方をコピーするた
めのコピー領域を確保するコピー領域確保手段と、前記
２つのデータテーブルの一方を、前記コピー領域確保手
段によって確保されたコピー領域にコピーする第１のテ
ーブルコピー手段と、前記第１のテーブルコピー手段に
よってコピーされたデータテーブルの一方と、前記２つ
のメモリの一方に記憶されている前記２つのデータテー
ブルの他方とを用いて、フィルタ処理を行うフィルタ処
理手段とを備えることを特徴とする。
め、本発明の第１の観点にかかるデジタルシグナルプロ
セッサは、互いに並列してアクセスすることが可能な２
つのメモリを有し、フィルタ処理の対象となる２つのデ
ータテーブルが前記２つのメモリのいずれかにそれぞれ
記憶されるデジタルシグナルプロセッサであって、前記
２つのデータテーブルが、前記２つのメモリのうちの一
方にのみ記憶されているかどうかを判断するテーブル判
断手段と、前記テーブル判断手段が前記２つのメモリの
一方にのみ前記２つのデータテーブルが記憶されている
と判断したときに、前記２つのメモリのうちの他方に、
前記２つのデータテーブルのうちの一方をコピーするた
めのコピー領域を確保するコピー領域確保手段と、前記
２つのデータテーブルの一方を、前記コピー領域確保手
段によって確保されたコピー領域にコピーする第１のテ
ーブルコピー手段と、前記第１のテーブルコピー手段に
よってコピーされたデータテーブルの一方と、前記２つ
のメモリの一方に記憶されている前記２つのデータテー
ブルの他方とを用いて、フィルタ処理を行うフィルタ処
理手段とを備えることを特徴とする。
【００１３】上記のデジタルシグナルプロセッサでは、
フィルタ処理の対象となる２つのデータテーブルが一方
のメモリに片寄って記憶されている場合には、一方のデ
ータテーブルを他方のメモリに確保したコピー領域にコ
ピーさせる。これにより、２つのメモリのそれぞれにフ
ィルタ処理の対象となる２つのデータテーブルを記憶さ
せることができる。そして、フィルタ処理手段が異なる
メモリに記憶された２つのデータテーブルに並列してア
クセスしながら、フィルタ処理を行うことができるの
で、フィルタ処理に要する時間を短くすることができ
る。
フィルタ処理の対象となる２つのデータテーブルが一方
のメモリに片寄って記憶されている場合には、一方のデ
ータテーブルを他方のメモリに確保したコピー領域にコ
ピーさせる。これにより、２つのメモリのそれぞれにフ
ィルタ処理の対象となる２つのデータテーブルを記憶さ
せることができる。そして、フィルタ処理手段が異なる
メモリに記憶された２つのデータテーブルに並列してア
クセスしながら、フィルタ処理を行うことができるの
で、フィルタ処理に要する時間を短くすることができ
る。
【００１４】また、フィルタ処理の対象となる２つのデ
ータテーブルを予め別々のメモリに記憶させておくよう
なことをしなくても、フィルタ処理に要する時間を十分
に短くすることができるので、フィルタ処理の対象とな
るデータテーブルを２つのメモリに柔軟に配置すること
ができる。
ータテーブルを予め別々のメモリに記憶させておくよう
なことをしなくても、フィルタ処理に要する時間を十分
に短くすることができるので、フィルタ処理の対象とな
るデータテーブルを２つのメモリに柔軟に配置すること
ができる。
【００１５】上記デジタルシグナルプロセッサは、前記
メモリ確保手段によって、データテーブルのコピー領域
が前記２つのメモリの他方に確保された場合に、前記フ
ィルタ処理手段によるフィルタ処理の終了後、前記確保
されたコピー領域を開放するメモリ解放手段をさらに備
えるものとしてもよい。
メモリ確保手段によって、データテーブルのコピー領域
が前記２つのメモリの他方に確保された場合に、前記フ
ィルタ処理手段によるフィルタ処理の終了後、前記確保
されたコピー領域を開放するメモリ解放手段をさらに備
えるものとしてもよい。
【００１６】上記デジタルシグナルプロセッサは、ま
た、前記フィルタ処理手段によるフィルタ処理で、前記
コピー領域にコピーされたデータテーブルへのデータの
書き込み処理があるかどうかを判断する書き込み判断手
段と、前記書き込み判断手段が書き込み処理があると判
断した場合に、データの書き込まれた前記コピー領域中
のデータテーブルを、前記２つのメモリのうちの一方の
元の領域にコピーする第２のテーブルコピー手段とをさ
らに備えるものとしてもよい。
た、前記フィルタ処理手段によるフィルタ処理で、前記
コピー領域にコピーされたデータテーブルへのデータの
書き込み処理があるかどうかを判断する書き込み判断手
段と、前記書き込み判断手段が書き込み処理があると判
断した場合に、データの書き込まれた前記コピー領域中
のデータテーブルを、前記２つのメモリのうちの一方の
元の領域にコピーする第２のテーブルコピー手段とをさ
らに備えるものとしてもよい。
【００１７】なお、上記デジタルシグナルプロセッサに
おいて、前記フィルタ処理手段は、前記テーブル判断手
段が前記２つのメモリのそれぞれに分かれて前記２つの
データテーブルが記憶されていると判断したときに、そ
れぞれのメモリに記憶されている各データテーブルを用
いて、フィルタ処理を行うものとすることができる。
おいて、前記フィルタ処理手段は、前記テーブル判断手
段が前記２つのメモリのそれぞれに分かれて前記２つの
データテーブルが記憶されていると判断したときに、そ
れぞれのメモリに記憶されている各データテーブルを用
いて、フィルタ処理を行うものとすることができる。
【００１８】上記目的を達成するため、本発明の第２の
観点にかかるフィルタ処理方法は、互いに並列してアク
セスすることが可能な２つのメモリのいずれかに記憶さ
れたフィルタ処理の対象となる２つのデータテーブルを
使用してフィルタ処理を行うフィルタ処理方法であっ
て、前記２つのデータテーブルが、前記２つのメモリの
うちの一方にのみ記憶されているかどうかを判断するテ
ーブル判断ステップと、前記テーブル判断ステップで前
記２つのメモリの一方にのみ前記２つのデータテーブル
が記憶されていると判断したときに、前記２つのメモリ
のうちの他方に、前記２つのデータテーブルのうちの一
方をコピーするためのコピー領域を確保するコピー領域
確保ステップと、前記２つのデータテーブルの一方を、
前記コピー領域確保ステップで確保されたコピー領域に
コピーする第１のテーブルコピーステップと、前記第１
のテーブルコピーステップでコピーされたデータテーブ
ルの一方と、前記２つのメモリの一方に記憶されている
前記２つのデータテーブルの他方とを用いて、フィルタ
処理を行うフィルタ処理ステップとを含むことを特徴と
する。
観点にかかるフィルタ処理方法は、互いに並列してアク
セスすることが可能な２つのメモリのいずれかに記憶さ
れたフィルタ処理の対象となる２つのデータテーブルを
使用してフィルタ処理を行うフィルタ処理方法であっ
て、前記２つのデータテーブルが、前記２つのメモリの
うちの一方にのみ記憶されているかどうかを判断するテ
ーブル判断ステップと、前記テーブル判断ステップで前
記２つのメモリの一方にのみ前記２つのデータテーブル
が記憶されていると判断したときに、前記２つのメモリ
のうちの他方に、前記２つのデータテーブルのうちの一
方をコピーするためのコピー領域を確保するコピー領域
確保ステップと、前記２つのデータテーブルの一方を、
前記コピー領域確保ステップで確保されたコピー領域に
コピーする第１のテーブルコピーステップと、前記第１
のテーブルコピーステップでコピーされたデータテーブ
ルの一方と、前記２つのメモリの一方に記憶されている
前記２つのデータテーブルの他方とを用いて、フィルタ
処理を行うフィルタ処理ステップとを含むことを特徴と
する。
【００１９】上記フィルタ処理方法は、前記メモリ確保
ステップでデータテーブルのコピー領域が前記２つのメ
モリの他方に確保された場合に、前記フィルタ処理ステ
ップによるフィルタ処理の終了後、前記確保されたコピ
ー領域を開放するメモリ解放ステップをさらに含むもの
としてもよい。
ステップでデータテーブルのコピー領域が前記２つのメ
モリの他方に確保された場合に、前記フィルタ処理ステ
ップによるフィルタ処理の終了後、前記確保されたコピ
ー領域を開放するメモリ解放ステップをさらに含むもの
としてもよい。
【００２０】上記フィルタ処理方法は、また、前記フィ
ルタ処理ステップによるフィルタ処理で、前記コピー領
域にコピーされたデータテーブルへのデータの書き込み
処理があるかどうかを判断する書き込み判断ステップ
と、前記書き込み判断ステップで書き込み処理があると
判断した場合に、データの書き込まれた前記コピー領域
中のデータテーブルを、前記２つのメモリのうちの一方
の元の領域にコピーする第２のテーブルコピーステップ
とをさらに含むものとしてもよい。
ルタ処理ステップによるフィルタ処理で、前記コピー領
域にコピーされたデータテーブルへのデータの書き込み
処理があるかどうかを判断する書き込み判断ステップ
と、前記書き込み判断ステップで書き込み処理があると
判断した場合に、データの書き込まれた前記コピー領域
中のデータテーブルを、前記２つのメモリのうちの一方
の元の領域にコピーする第２のテーブルコピーステップ
とをさらに含むものとしてもよい。
【００２１】上記目的を達成するため、本発明の第３の
観点にかかる記録媒体は、互いに並列してアクセスする
ことが可能な２つのメモリのいずれかに記憶されたフィ
ルタ処理の対象となる２つのデータテーブルを使用して
フィルタ処理を行うためのプログラムを記録したコンピ
ュータ読み取り可能な記録媒体であって、前記２つのデ
ータテーブルが、前記２つのメモリのうちの一方にのみ
記憶されているかどうかを判断するテーブル判断ステッ
プと、前記テーブル判断ステップで前記２つのメモリの
一方にのみ前記２つのデータテーブルが記憶されている
と判断したときに、前記２つのメモリのうちの他方に、
前記２つのデータテーブルのうちの一方をコピーするた
めのコピー領域を確保するコピー領域確保ステップと、
前記２つのデータテーブルの一方を、前記コピー領域確
保ステップで確保されたコピー領域にコピーする第１の
テーブルコピーステップと、前記第１のテーブルコピー
ステップでコピーされたデータテーブルの一方と、前記
２つのメモリの一方に記憶されている前記２つのデータ
テーブルの他方とを用いて、フィルタ処理を行うフィル
タ処理ステップとをコンピュータに実行させるためのプ
ログラムを記録することを特徴とする。
観点にかかる記録媒体は、互いに並列してアクセスする
ことが可能な２つのメモリのいずれかに記憶されたフィ
ルタ処理の対象となる２つのデータテーブルを使用して
フィルタ処理を行うためのプログラムを記録したコンピ
ュータ読み取り可能な記録媒体であって、前記２つのデ
ータテーブルが、前記２つのメモリのうちの一方にのみ
記憶されているかどうかを判断するテーブル判断ステッ
プと、前記テーブル判断ステップで前記２つのメモリの
一方にのみ前記２つのデータテーブルが記憶されている
と判断したときに、前記２つのメモリのうちの他方に、
前記２つのデータテーブルのうちの一方をコピーするた
めのコピー領域を確保するコピー領域確保ステップと、
前記２つのデータテーブルの一方を、前記コピー領域確
保ステップで確保されたコピー領域にコピーする第１の
テーブルコピーステップと、前記第１のテーブルコピー
ステップでコピーされたデータテーブルの一方と、前記
２つのメモリの一方に記憶されている前記２つのデータ
テーブルの他方とを用いて、フィルタ処理を行うフィル
タ処理ステップとをコンピュータに実行させるためのプ
ログラムを記録することを特徴とする。
【００２２】上記コンピュータ読み取り可能な記録媒体
は、前記メモリ確保ステップでデータテーブルのコピー
領域が前記２つのメモリの他方に確保された場合に、前
記フィルタ処理ステップによるフィルタ処理の終了後、
前記確保されたコピー領域を開放するメモリ解放ステッ
プをコンピュータに実行させるためのプログラムをさら
に記録するものとしてもよい。
は、前記メモリ確保ステップでデータテーブルのコピー
領域が前記２つのメモリの他方に確保された場合に、前
記フィルタ処理ステップによるフィルタ処理の終了後、
前記確保されたコピー領域を開放するメモリ解放ステッ
プをコンピュータに実行させるためのプログラムをさら
に記録するものとしてもよい。
【００２３】上記コンピュータ読み取り可能な記録媒体
は、また、前記フィルタ処理ステップによるフィルタ処
理で、前記コピー領域にコピーされたデータテーブルへ
のデータの書き込み処理があるかどうかを判断する書き
込み判断ステップと、前記書き込み判断ステップで書き
込み処理があると判断した場合に、データの書き込まれ
た前記コピー領域中のデータテーブルを、前記２つのメ
モリのうちの一方の元の領域にコピーする第２のテーブ
ルコピーステップとをコンピュータに実行させるための
プログラムをさらに記録するものとしてもよい。
は、また、前記フィルタ処理ステップによるフィルタ処
理で、前記コピー領域にコピーされたデータテーブルへ
のデータの書き込み処理があるかどうかを判断する書き
込み判断ステップと、前記書き込み判断ステップで書き
込み処理があると判断した場合に、データの書き込まれ
た前記コピー領域中のデータテーブルを、前記２つのメ
モリのうちの一方の元の領域にコピーする第２のテーブ
ルコピーステップとをコンピュータに実行させるための
プログラムをさらに記録するものとしてもよい。
【００２４】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。
明の実施の形態について説明する。
【００２５】図１は、この実施の形態にかかるＤＳＰの
構成を示すブロック図である。図示するように、このＤ
ＳＰは、互いに異なる空間に配置されたＸメモリ３とＹ
メモリ４とを有する。Ｘメモリ３とＹメモリ４とは、そ
れぞれ独立したデータバス（Ｘデータバス５及びＹデー
タバス６）に接続されている。Ｘメモリ３及びＹメモリ
４へのアクセスは、後述する演算器による演算と同時
に、且つ並列に行うことができる。
構成を示すブロック図である。図示するように、このＤ
ＳＰは、互いに異なる空間に配置されたＸメモリ３とＹ
メモリ４とを有する。Ｘメモリ３とＹメモリ４とは、そ
れぞれ独立したデータバス（Ｘデータバス５及びＹデー
タバス６）に接続されている。Ｘメモリ３及びＹメモリ
４へのアクセスは、後述する演算器による演算と同時
に、且つ並列に行うことができる。
【００２６】Ｘメモリ３は、２つのデータテーブルＡ、
Ｂをそれぞれ所定の領域に記憶している。データテーブ
ルＡ、Ｂは、それぞれフィルタ処理の対象となるテーブ
ルの要素をＮ個ずつ有している。ここで、Ｎの値は、後
述するフィルタ処理の繰り返し回数となる。一方、Ｙメ
モリ４には、後述するように一方のデータテーブルをコ
ピーするために確保され、フィルタ処理が終了した後に
解放される領域４ａが設けられている。
Ｂをそれぞれ所定の領域に記憶している。データテーブ
ルＡ、Ｂは、それぞれフィルタ処理の対象となるテーブ
ルの要素をＮ個ずつ有している。ここで、Ｎの値は、後
述するフィルタ処理の繰り返し回数となる。一方、Ｙメ
モリ４には、後述するように一方のデータテーブルをコ
ピーするために確保され、フィルタ処理が終了した後に
解放される領域４ａが設けられている。
【００２７】また、このＤＳＰは、積和演算器として、
データテーブルＡ、Ｂからそれぞれ読み出したデータを
保持するレジスタ７、８、前回の積和算結果のデータを
保持するレジスタ９、及び積和演算の繰り返し回数を設
定するレジスタ１９を含むレジスタユニット１０と、レ
ジスタ７とレジスタ８に保持されたデータを積算し、さ
らにレジスタ９に保持されたデータを加算する積和器１
１とを有する。
データテーブルＡ、Ｂからそれぞれ読み出したデータを
保持するレジスタ７、８、前回の積和算結果のデータを
保持するレジスタ９、及び積和演算の繰り返し回数を設
定するレジスタ１９を含むレジスタユニット１０と、レ
ジスタ７とレジスタ８に保持されたデータを積算し、さ
らにレジスタ９に保持されたデータを加算する積和器１
１とを有する。
【００２８】また、このＤＳＰは、それぞれＸメモリ
３、Ｙメモリ４をアクセスするためのデータポインタレ
ジスタ１２、１３を含むアドレスユニット１６を有す
る。さらに、このＤＳＰは、データアクセス後に自動ア
ドレス加算を行うためのアドレス加算値レジスタ１４と
アドレス加算器１５とを有する。このＤＳＰにおいて、
レジスタユニット１０とアドレスユニット１６とは、メ
インバス１７を介して互いに接続されている。
３、Ｙメモリ４をアクセスするためのデータポインタレ
ジスタ１２、１３を含むアドレスユニット１６を有す
る。さらに、このＤＳＰは、データアクセス後に自動ア
ドレス加算を行うためのアドレス加算値レジスタ１４と
アドレス加算器１５とを有する。このＤＳＰにおいて、
レジスタユニット１０とアドレスユニット１６とは、メ
インバス１７を介して互いに接続されている。
【００２９】なお、このＤＳＰは、例えば、ＲＯＭチッ
プに記憶されたプログラムを順次実行することにより動
作する制御部１８を備えている。制御部１８は、後述す
るプログラムを実行し、このＤＳＰ内の各部を制御す
る。
プに記憶されたプログラムを順次実行することにより動
作する制御部１８を備えている。制御部１８は、後述す
るプログラムを実行し、このＤＳＰ内の各部を制御す
る。
【００３０】以下、この実施の形態にかかるＤＳＰにお
けるフィルタ処理について、図２のフローチャートを参
照して説明する。ここでは、Ｘメモリ３に記憶されてい
る２つのデータテーブルＡ、Ｂのうち、データテーブル
ＢをＹメモリ４の所定の領域４ａにコピーしてフィルタ
処理を行う場合を例として説明する。
けるフィルタ処理について、図２のフローチャートを参
照して説明する。ここでは、Ｘメモリ３に記憶されてい
る２つのデータテーブルＡ、Ｂのうち、データテーブル
ＢをＹメモリ４の所定の領域４ａにコピーしてフィルタ
処理を行う場合を例として説明する。
【００３１】まず、制御部１８は、フィルタ処理の対象
となるデータテーブルの記憶されているメモリの種類
が、このＤＳＰに設定されているアルゴリズムと同じで
あるかどうか、すなわち２つのデータテーブルがＸメモ
リ３とＹメモリ４とに分かれて記憶されているかどうか
を判定する（ステップＡ１）。この例の場合、データテ
ーブルＡ、Ｂは、いずれもＸメモリ３に記憶されている
ので、ステップＡ２に進むこととなる。
となるデータテーブルの記憶されているメモリの種類
が、このＤＳＰに設定されているアルゴリズムと同じで
あるかどうか、すなわち２つのデータテーブルがＸメモ
リ３とＹメモリ４とに分かれて記憶されているかどうか
を判定する（ステップＡ１）。この例の場合、データテ
ーブルＡ、Ｂは、いずれもＸメモリ３に記憶されている
ので、ステップＡ２に進むこととなる。
【００３２】ステップＡ２では、制御部１８は、フィル
タ処理の対象となるデータテーブルが記憶されていない
メモリ、ここではＹメモリ４に所定の領域４ａを確保す
る。この“メモリ確保”の処理については、後に詳しく
述べる。Ｙメモリ４に領域４ａが確保されると、制御部
１８は、Ｘメモリ３に記憶されている２つのデータテー
ブルのうちの一方であるデータテーブルＢをＹメモリ４
上の領域４ａにコピーする（ステップＡ３）。
タ処理の対象となるデータテーブルが記憶されていない
メモリ、ここではＹメモリ４に所定の領域４ａを確保す
る。この“メモリ確保”の処理については、後に詳しく
述べる。Ｙメモリ４に領域４ａが確保されると、制御部
１８は、Ｘメモリ３に記憶されている２つのデータテー
ブルのうちの一方であるデータテーブルＢをＹメモリ４
上の領域４ａにコピーする（ステップＡ３）。
【００３３】次に、制御部１８は、Ｘメモリ３に記憶さ
れているデータテーブルＡの先頭のアドレスと、Ｙメモ
リ４の領域４ａに記憶されているデータテーブルＢの先
頭のアドレスとを、それぞれデータポインタレジスタ１
２、１３に設定する（ステップＡ４）。さらに、制御部
１８は、データテーブル内のデータにアクセスしたとの
値に、次のデータへアクセスするためのアドレスの変化
値を、アドレス加算値レジスタ１４に設定する（ステッ
プＡ５）。
れているデータテーブルＡの先頭のアドレスと、Ｙメモ
リ４の領域４ａに記憶されているデータテーブルＢの先
頭のアドレスとを、それぞれデータポインタレジスタ１
２、１３に設定する（ステップＡ４）。さらに、制御部
１８は、データテーブル内のデータにアクセスしたとの
値に、次のデータへアクセスするためのアドレスの変化
値を、アドレス加算値レジスタ１４に設定する（ステッ
プＡ５）。
【００３４】次に、制御部１８は、データポインタレジ
スタ１２、１３にそれぞれ設定されているアドレスに従
って、データテーブルＡの先頭のデータをＸメモリ３か
らＸデータバス５を介して読み出し、データテーブルＢ
の先頭のデータをＹメモリ４からＹデータバスを介して
それぞれ読み出す。これらのデータの読み出しは、デー
タバスが独立しているために並列して行うことが可能で
あり、また、読み出したデータは、それぞれレジスタ
７、８に記憶される。この後、データポインタレジスタ
１２、１３の値に、アドレス加算値レジスタ１４に記憶
されている値がアドレス加算器１５によって行われる
（ステップＡ６）。
スタ１２、１３にそれぞれ設定されているアドレスに従
って、データテーブルＡの先頭のデータをＸメモリ３か
らＸデータバス５を介して読み出し、データテーブルＢ
の先頭のデータをＹメモリ４からＹデータバスを介して
それぞれ読み出す。これらのデータの読み出しは、デー
タバスが独立しているために並列して行うことが可能で
あり、また、読み出したデータは、それぞれレジスタ
７、８に記憶される。この後、データポインタレジスタ
１２、１３の値に、アドレス加算値レジスタ１４に記憶
されている値がアドレス加算器１５によって行われる
（ステップＡ６）。
【００３５】さらに、制御部１８は、フィルタ処理にお
ける積和演算の繰り返し回数をレジスタ１９に設定する
（ステップＡ７）。繰り返し回数の設定が終了すると、
制御部１８は、レジスタユニット１０、積和器１１、ア
ドレスユニット１６及びアドレス加算器１５を制御し、
ハードウェアによるループ処理によってデータテーブル
Ａ、Ｂを用いたフィルタ処理を行う（ステップＡ８）。
ける積和演算の繰り返し回数をレジスタ１９に設定する
（ステップＡ７）。繰り返し回数の設定が終了すると、
制御部１８は、レジスタユニット１０、積和器１１、ア
ドレスユニット１６及びアドレス加算器１５を制御し、
ハードウェアによるループ処理によってデータテーブル
Ａ、Ｂを用いたフィルタ処理を行う（ステップＡ８）。
【００３６】ステップＡ８のフィルタ処理では、フィル
タ処理の過程においてＹメモリ４の領域４ａにコピーさ
れたデータテーブルＢへの書き込みがあるかどうかが判
断される（ステップＡ８ａ）。書き込み処理がある場合
には、所定の書き込みフラグを立ててからステップＡ８
ｃに進み、書き込み処理がない場合には、そのままステ
ップＡ８ｃに進む。
タ処理の過程においてＹメモリ４の領域４ａにコピーさ
れたデータテーブルＢへの書き込みがあるかどうかが判
断される（ステップＡ８ａ）。書き込み処理がある場合
には、所定の書き込みフラグを立ててからステップＡ８
ｃに進み、書き込み処理がない場合には、そのままステ
ップＡ８ｃに進む。
【００３７】次に、レジスタ１９に設定した繰り返し回
数に達するまで（ステップＡ８ｃ）、レジスタユニット
１０及び積和器１１からなる積和演算器は、積和演算の
処理と、Ｘメモリ３、Ｙメモリ４からのデータの読み出
しと、データポインタレジスタ１２、１３に記憶される
アドレスの加算と、必要な場合には、データテーブル
Ａ、Ｂへのデータの書き込みを行う（ステップＡ８
ｄ）。
数に達するまで（ステップＡ８ｃ）、レジスタユニット
１０及び積和器１１からなる積和演算器は、積和演算の
処理と、Ｘメモリ３、Ｙメモリ４からのデータの読み出
しと、データポインタレジスタ１２、１３に記憶される
アドレスの加算と、必要な場合には、データテーブル
Ａ、Ｂへのデータの書き込みを行う（ステップＡ８
ｄ）。
【００３８】ここで、積和演算は、レジスタ７に記憶さ
れているデータとレジスタ８に記憶されているデータと
を積算し、この結果にレジスタ９に記憶されているデー
タを加算して、再びレジスタ９に書き込むことによって
行う。Ｘメモリ３、Ｙメモリ４からのデータの読み出
し、及びデータポインタレジスタ１２、１３のアドレス
の加算は、ステップＡ６の場合と同様に行う。
れているデータとレジスタ８に記憶されているデータと
を積算し、この結果にレジスタ９に記憶されているデー
タを加算して、再びレジスタ９に書き込むことによって
行う。Ｘメモリ３、Ｙメモリ４からのデータの読み出
し、及びデータポインタレジスタ１２、１３のアドレス
の加算は、ステップＡ６の場合と同様に行う。
【００３９】レジスタ１９に設定した繰り返し回数に積
和演算の回数が達すると（ステップＡ８ｃ）、次に、制
御部１８は、ステップＡ２でメモリへの領域の確保を行
ったかどうかを判定する（ステップＡ９）。ここでは、
データテーブルＢをコピーするために、Ｙメモリ４に領
域４ａを確保しているので、ステップＡ１０に進む。
和演算の回数が達すると（ステップＡ８ｃ）、次に、制
御部１８は、ステップＡ２でメモリへの領域の確保を行
ったかどうかを判定する（ステップＡ９）。ここでは、
データテーブルＢをコピーするために、Ｙメモリ４に領
域４ａを確保しているので、ステップＡ１０に進む。
【００４０】ステップＡ１０では、制御部１８は、ステ
ップＡ８ｄにおいて領域４ａにコピーしたテーブルＢに
データの書き込みを行っているかどうかを、前述の書き
込みフラグが建っているかどうかによって調べ、書き込
みを行っている場合には、Ｙメモリ４上の領域４ａにコ
ピーしたデータテーブルＢを、元々データテーブルＢが
記憶されていたＸメモリ３上の領域にコピーする。
ップＡ８ｄにおいて領域４ａにコピーしたテーブルＢに
データの書き込みを行っているかどうかを、前述の書き
込みフラグが建っているかどうかによって調べ、書き込
みを行っている場合には、Ｙメモリ４上の領域４ａにコ
ピーしたデータテーブルＢを、元々データテーブルＢが
記憶されていたＸメモリ３上の領域にコピーする。
【００４１】そして、制御部１８は、ステップＡ２で確
保したＹメモリ４上の領域４ａを解放する（ステップＡ
１１）。この“メモリ解放”の処理については、後に詳
しく述べる。そして、このフローチャートの処理を終了
し、データテーブルＡ、Ｂを用いたフィルタ処理を終了
する。
保したＹメモリ４上の領域４ａを解放する（ステップＡ
１１）。この“メモリ解放”の処理については、後に詳
しく述べる。そして、このフローチャートの処理を終了
し、データテーブルＡ、Ｂを用いたフィルタ処理を終了
する。
【００４２】なお、この例の場合と異なり、フィルタ処
理の対象となる２つのデータテーブルがＸメモリ３とＹ
メモリ４とに分かれて記憶されている場合には、ステッ
プＡ１からそのままステップＡ４に進み、データテーブ
ルが元々のメモリに記憶されたままの状態で、ステップ
Ａ４〜Ａ８までのフィルタ処理が行われる。また、この
ような場合には、ステップＡ２でメモリの確保を行わな
いので、ステップＡ９の判定を終了すると、そのままこ
のフローチャートの処理を終了する。
理の対象となる２つのデータテーブルがＸメモリ３とＹ
メモリ４とに分かれて記憶されている場合には、ステッ
プＡ１からそのままステップＡ４に進み、データテーブ
ルが元々のメモリに記憶されたままの状態で、ステップ
Ａ４〜Ａ８までのフィルタ処理が行われる。また、この
ような場合には、ステップＡ２でメモリの確保を行わな
いので、ステップＡ９の判定を終了すると、そのままこ
のフローチャートの処理を終了する。
【００４３】次に、ステップＡ２における“メモリ確
保”の処理について、図３のフローチャート及び図４の
説明図を参照して詳しく説明する。まず、制御部１８
は、Ｙメモリ４上の連続した空き領域のサイズが、領域
４ａとして確保すべきサイズ、すなわちデータテーブル
Ｂのサイズ以上であるかどうかを判定する（ステップＢ
１）。空き領域のサイズが確保すべきサイズ以上である
場合には、そのままステップＢ３に進む。
保”の処理について、図３のフローチャート及び図４の
説明図を参照して詳しく説明する。まず、制御部１８
は、Ｙメモリ４上の連続した空き領域のサイズが、領域
４ａとして確保すべきサイズ、すなわちデータテーブル
Ｂのサイズ以上であるかどうかを判定する（ステップＢ
１）。空き領域のサイズが確保すべきサイズ以上である
場合には、そのままステップＢ３に進む。
【００４４】空き領域のサイズが確保すべきサイズより
も小さい場合には、制御部１８は、メモリを調整してＹ
メモリ４上に十分なサイズの空き領域を作るための処理
を行う。この処理としては、例えば、Ｙメモリ４上の不
連続な空き領域をコンパクションよってまとめたり、フ
ィルタ処理に必要のないＹメモリ４上のデータをＸメモ
リ３にコピーするなどして行う（ステップＢ２）。そし
て、ステップＢ３に進む。
も小さい場合には、制御部１８は、メモリを調整してＹ
メモリ４上に十分なサイズの空き領域を作るための処理
を行う。この処理としては、例えば、Ｙメモリ４上の不
連続な空き領域をコンパクションよってまとめたり、フ
ィルタ処理に必要のないＹメモリ４上のデータをＸメモ
リ３にコピーするなどして行う（ステップＢ２）。そし
て、ステップＢ３に進む。
【００４５】ステップＢ３では、制御部１８は、Ｙメモ
リ４上の空き領域の先頭アドレス（確保前の先頭アドレ
ス）をこのフローからの返り値として設定する。すなわ
ち、空き領域の先頭アドレスを、Ｙメモリ４上に確保す
べき領域４ａの先頭アドレスとして設定する。
リ４上の空き領域の先頭アドレス（確保前の先頭アドレ
ス）をこのフローからの返り値として設定する。すなわ
ち、空き領域の先頭アドレスを、Ｙメモリ４上に確保す
べき領域４ａの先頭アドレスとして設定する。
【００４６】制御部１８は、さらに領域確保前の空き領
域のサイズから確保した領域４ａのサイズを減算し、新
たなＹメモリ４上の空き領域のサイズとする（ステップ
Ｂ４）。そして、Ｙメモリ４上の空き領域の先頭アドレ
スを更新して（ステップＢ５）、このフローチャートの
処理を終了し、メインルーチン（図２）に復帰する。
域のサイズから確保した領域４ａのサイズを減算し、新
たなＹメモリ４上の空き領域のサイズとする（ステップ
Ｂ４）。そして、Ｙメモリ４上の空き領域の先頭アドレ
スを更新して（ステップＢ５）、このフローチャートの
処理を終了し、メインルーチン（図２）に復帰する。
【００４７】次に、ステップＡ１１における“メモリ解
放”の処理について、図５のフローチャートを参照して
詳しく説明する。制御部１８は、現在のＹメモリ４上の
空き領域のサイズにステップＡ２で確保した領域４ａの
サイズを加算し、新たなＹメモリ上の空き領域のサイズ
とする（ステップＤ１）。そして、Ｙメモリ４上の空き
領域の先頭アドレスを更新して（ステップＤ２）、この
フローチャートの処理を終了し、メインルーチン（図
２）に復帰する。
放”の処理について、図５のフローチャートを参照して
詳しく説明する。制御部１８は、現在のＹメモリ４上の
空き領域のサイズにステップＡ２で確保した領域４ａの
サイズを加算し、新たなＹメモリ上の空き領域のサイズ
とする（ステップＤ１）。そして、Ｙメモリ４上の空き
領域の先頭アドレスを更新して（ステップＤ２）、この
フローチャートの処理を終了し、メインルーチン（図
２）に復帰する。
【００４８】以上説明したように、この実施の形態にか
かるＤＳＰでは、フィルタ処理の対象となるデータテー
ブルＡ、Ｂが両方ともＸメモリ３に記憶されていた場合
であっても、データテーブルＢをＹメモリ４上の領域４
ａにコピーしてからフィルタ処理を行っている。このた
め、ステップＡ６またはステップＡ８ｄにおけるデータ
テーブルＡ、Ｂからのデータの読み出しは、Ｘメモリ３
からとＹメモリ４〜とで並列して行うことができる。す
なわち、データの読み出しに要する期間が、図６に示す
ように１クロックサイクルだけで済むようになる。
かるＤＳＰでは、フィルタ処理の対象となるデータテー
ブルＡ、Ｂが両方ともＸメモリ３に記憶されていた場合
であっても、データテーブルＢをＹメモリ４上の領域４
ａにコピーしてからフィルタ処理を行っている。このた
め、ステップＡ６またはステップＡ８ｄにおけるデータ
テーブルＡ、Ｂからのデータの読み出しは、Ｘメモリ３
からとＹメモリ４〜とで並列して行うことができる。す
なわち、データの読み出しに要する期間が、図６に示す
ように１クロックサイクルだけで済むようになる。
【００４９】一方、データテーブルをコピーすることに
よってフィルタ処理を終了するまでの全体の時間はかか
ることとなってしまうが、例えば、データテーブルの要
素数を８０、フィルタ演算回数を２４０とした場合に、
この実施の形態にかかるＤＳＰでは、２つのデータテー
ブルを同じ側のメモリに配置してフィルタ処理を行った
場合に比べて、次のような速度性能の向上が得られる。
よってフィルタ処理を終了するまでの全体の時間はかか
ることとなってしまうが、例えば、データテーブルの要
素数を８０、フィルタ演算回数を２４０とした場合に、
この実施の形態にかかるＤＳＰでは、２つのデータテー
ブルを同じ側のメモリに配置してフィルタ処理を行った
場合に比べて、次のような速度性能の向上が得られる。
【００５０】（１）データテーブルからのデータの読み
込みだけの場合 ｛（２４０×２）−（８０＋２４０）｝／（２４０×
２）≒３３％ （２）データテーブルへデータの書き込みも行う場合 ｛（２４０×２）−（８０×２＋２４０）｝／（２４０
×２）≒１７％
込みだけの場合 ｛（２４０×２）−（８０＋２４０）｝／（２４０×
２）≒３３％ （２）データテーブルへデータの書き込みも行う場合 ｛（２４０×２）−（８０×２＋２４０）｝／（２４０
×２）≒１７％
【００５１】従って、この実施の形態にかかるＤＳＰに
よれば、２つのデータテーブルを用いたフィルタ処理を
高速に実行することができる。しかも、データテーブル
の要素数が大きくなればなるほど、その効果は顕著にな
る。なお、フィルタ処理の対象となる２つのデータテー
ブルが、元々Ｘメモリ３とＹメモリ４とに分かれて配置
されていた場合には、従来の場合と同様の高速なフィル
タ処理を行うことができる。
よれば、２つのデータテーブルを用いたフィルタ処理を
高速に実行することができる。しかも、データテーブル
の要素数が大きくなればなるほど、その効果は顕著にな
る。なお、フィルタ処理の対象となる２つのデータテー
ブルが、元々Ｘメモリ３とＹメモリ４とに分かれて配置
されていた場合には、従来の場合と同様の高速なフィル
タ処理を行うことができる。
【００５２】また、この実施の形態にかかるＤＳＰで
は、フィルタ処理の対象となる２つのデータテーブル
を、Ｘメモリ３とＹメモリ４とに予め分けて記憶させて
おくようなことをしなくても、フィルタ処理に要する時
間を十分に短くすることができるので、フィルタ処理の
対象となるデータテーブルのメモリへの配置を意識する
ことなく、柔軟な配置を行うことができる。
は、フィルタ処理の対象となる２つのデータテーブル
を、Ｘメモリ３とＹメモリ４とに予め分けて記憶させて
おくようなことをしなくても、フィルタ処理に要する時
間を十分に短くすることができるので、フィルタ処理の
対象となるデータテーブルのメモリへの配置を意識する
ことなく、柔軟な配置を行うことができる。
【００５３】本発明は、上記の実施の形態に限られず、
種々の変形、応用が可能である。以下、本発明に適用可
能な上記の実施の形態の変形態様について、説明する。
種々の変形、応用が可能である。以下、本発明に適用可
能な上記の実施の形態の変形態様について、説明する。
【００５４】上記の実施の形態では、Ｘメモリ３に記憶
された２つのデータテーブルＡ、Ｂのうち、データテー
ブルＢをＹメモリ４に確保した領域４ａにコピーして、
フィルタ処理を行うものとしていた。これと同様にして
Ｙメモリ４に記憶された２つのデータテーブルのうち、
一方をＸメモリ３に確保した領域にコピーして、フィル
タ処理を行うということも可能である。
された２つのデータテーブルＡ、Ｂのうち、データテー
ブルＢをＹメモリ４に確保した領域４ａにコピーして、
フィルタ処理を行うものとしていた。これと同様にして
Ｙメモリ４に記憶された２つのデータテーブルのうち、
一方をＸメモリ３に確保した領域にコピーして、フィル
タ処理を行うということも可能である。
【００５５】上記の実施の形態では、ハードウェアによ
るループ処理（ステップＡ８）の最初に、コピーしたデ
ータテーブルＢへの書き込み処理があるかどうかを判断
し（ステップＡ８ａ）、書き込み処理があると判断した
場合に書き込みフラグを立てていた（ステップＡ８
ｂ）。これに対し、このようなステップを設けることな
く、ステップＡ８ｄで書き込み処理を行った場合に、書
き込みフラグを立ててもよい。さらには、書き込み処理
があるかどうかの判断は、ステップＡ１０以前の他のい
ずれの段階で行ってもよい。
るループ処理（ステップＡ８）の最初に、コピーしたデ
ータテーブルＢへの書き込み処理があるかどうかを判断
し（ステップＡ８ａ）、書き込み処理があると判断した
場合に書き込みフラグを立てていた（ステップＡ８
ｂ）。これに対し、このようなステップを設けることな
く、ステップＡ８ｄで書き込み処理を行った場合に、書
き込みフラグを立ててもよい。さらには、書き込み処理
があるかどうかの判断は、ステップＡ１０以前の他のい
ずれの段階で行ってもよい。
【００５６】上記の実施の形態では、ＲＯＭチップに記
憶されたプログラムを実行する制御部１８によってＤＳ
Ｐの各部を制御し、フィルタ処理を行うものとしてい
た。このようなプログラムを記憶したＲＯＭチップは、
ＤＳＰとは別個に配布、販売してもよい。また、制御部
１８の動作プログラムは、磁気ディスクや光ディスクな
どの他のタイプのコンピュータ読み取り可能な記録媒体
に格納して配布、販売し、制御部１８のメモリに読み込
ませるものとしてもよい。つまり、ＲＯＭチップの交換
やプログラムのリロードなどを行うことで、従来より使
用してきたＤＳＰを本発明のＤＳＰにカスタマイズする
ことが可能となる。
憶されたプログラムを実行する制御部１８によってＤＳ
Ｐの各部を制御し、フィルタ処理を行うものとしてい
た。このようなプログラムを記憶したＲＯＭチップは、
ＤＳＰとは別個に配布、販売してもよい。また、制御部
１８の動作プログラムは、磁気ディスクや光ディスクな
どの他のタイプのコンピュータ読み取り可能な記録媒体
に格納して配布、販売し、制御部１８のメモリに読み込
ませるものとしてもよい。つまり、ＲＯＭチップの交換
やプログラムのリロードなどを行うことで、従来より使
用してきたＤＳＰを本発明のＤＳＰにカスタマイズする
ことが可能となる。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
２つのメモリへの並列アクセスによってフィルタ処理を
高速に行うことができるようになる。また、２つのデー
タテーブルを予め別々のデータテーブルに記憶させてお
かなくても、十分なフィルタ処理の高速化が可能となる
ため、データテーブルの配置を柔軟に行うことができる
ようになる。
２つのメモリへの並列アクセスによってフィルタ処理を
高速に行うことができるようになる。また、２つのデー
タテーブルを予め別々のデータテーブルに記憶させてお
かなくても、十分なフィルタ処理の高速化が可能となる
ため、データテーブルの配置を柔軟に行うことができる
ようになる。
【図１】本発明の実施の形態にかかるＤＳＰの構成を示
すブロック図である。
すブロック図である。
【図２】本発明の実施の形態におけるフィルタ処理を示
すフローチャートである。
すフローチャートである。
【図３】図２のメモリ確保の処理を詳細に示すフローチ
ャートである。
ャートである。
【図４】メモリ確保の説明図である。
【図５】図２のメモリ解放の処理を詳細に示すフローチ
ャートである。
ャートである。
【図６】本発明の実施の形態の並列ロードストアによる
積和演算のクロック数を示す図である。
積和演算のクロック数を示す図である。
【図７】従来例におけるフィルタ処理を示すフローチャ
ートである。
ートである。
【図８】従来例の一方のメモリだけのロードストアによ
る積和演算のクロック数を示す図である。
る積和演算のクロック数を示す図である。
３ Ｘメモリ ４ Ｙメモリ ５ Ｘデータバス ６ Ｙデータバス ７〜９ レジスタ １０ レジスタユニット １１ 積和器 １２、１３ データポインタレジスタ １４ アドレス加算値レジスタ １５ アドレス加算器 １６ アドレスユニット １７ メインバス １８ 制御部
Claims (10)
- 【請求項１】互いに並列してアクセスすることが可能な
２つのメモリを有し、フィルタ処理の対象となる２つの
データテーブルが前記２つのメモリのいずれかにそれぞ
れ記憶されるデジタルシグナルプロセッサであって、 前記２つのデータテーブルが、前記２つのメモリのうち
の一方にのみ記憶されているかどうかを判断するテーブ
ル判断手段と、 前記テーブル判断手段が前記２つのメモリの一方にのみ
前記２つのデータテーブルが記憶されていると判断した
ときに、前記２つのメモリのうちの他方に、前記２つの
データテーブルのうちの一方をコピーするためのコピー
領域を確保するコピー領域確保手段と、 前記２つのデータテーブルの一方を、前記コピー領域確
保手段によって確保されたコピー領域にコピーする第１
のテーブルコピー手段と、 前記第１のテーブルコピー手段によってコピーされたデ
ータテーブルの一方と、前記２つのメモリの一方に記憶
されている前記２つのデータテーブルの他方とを用い
て、フィルタ処理を行うフィルタ処理手段とを備えるこ
とを特徴とするデジタルシグナルプロセッサ。 - 【請求項２】前記メモリ確保手段によって、データテー
ブルのコピー領域が前記２つのメモリの他方に確保され
た場合に、前記フィルタ処理手段によるフィルタ処理の
終了後、前記確保されたコピー領域を開放するメモリ解
放手段をさらに備えることを特徴とする請求項１に記載
のデジタルシグナルプロセッサ。 - 【請求項３】前記フィルタ処理手段によるフィルタ処理
で、前記コピー領域にコピーされたデータテーブルへの
データの書き込み処理があるかどうかを判断する書き込
み判断手段と、 前記書き込み判断手段が書き込み処理があると判断した
場合に、データの書き込まれた前記コピー領域中のデー
タテーブルを、前記２つのメモリのうちの一方の元の領
域にコピーする第２のテーブルコピー手段とをさらに備
えることを特徴とする請求項１または２に記載のデジタ
ルシグナルプロセッサ。 - 【請求項４】前記フィルタ処理手段は、前記テーブル判
断手段が前記２つのメモリのそれぞれに分かれて前記２
つのデータテーブルが記憶されていると判断したとき
に、それぞれのメモリに記憶されている各データテーブ
ルを用いて、フィルタ処理を行うことを特徴とする請求
項１乃至３のいずれか１項に記載のデジタルシグナルプ
ロセッサ。 - 【請求項５】互いに並列してアクセスすることが可能な
２つのメモリのいずれかに記憶されたフィルタ処理の対
象となる２つのデータテーブルを使用してフィルタ処理
を行うフィルタ処理方法であって、 前記２つのデータテーブルが、前記２つのメモリのうち
の一方にのみ記憶されているかどうかを判断するテーブ
ル判断ステップと、 前記テーブル判断ステップで前記２つのメモリの一方に
のみ前記２つのデータテーブルが記憶されていると判断
したときに、前記２つのメモリのうちの他方に、前記２
つのデータテーブルのうちの一方をコピーするためのコ
ピー領域を確保するコピー領域確保ステップと、 前記２つのデータテーブルの一方を、前記コピー領域確
保ステップで確保されたコピー領域にコピーする第１の
テーブルコピーステップと、 前記第１のテーブルコピーステップでコピーされたデー
タテーブルの一方と、前記２つのメモリの一方に記憶さ
れている前記２つのデータテーブルの他方とを用いて、
フィルタ処理を行うフィルタ処理ステップとを含むこと
を特徴とするフィルタ処理方法。 - 【請求項６】前記メモリ確保ステップでデータテーブル
のコピー領域が前記２つのメモリの他方に確保された場
合に、前記フィルタ処理ステップによるフィルタ処理の
終了後、前記確保されたコピー領域を開放するメモリ解
放ステップをさらに含むことを特徴とする請求項５に記
載のフィルタ処理方法。 - 【請求項７】前記フィルタ処理ステップによるフィルタ
処理で、前記コピー領域にコピーされたデータテーブル
へのデータの書き込み処理があるかどうかを判断する書
き込み判断ステップと、 前記書き込み判断ステップで書き込み処理があると判断
した場合に、データの書き込まれた前記コピー領域中の
データテーブルを、前記２つのメモリのうちの一方の元
の領域にコピーする第２のテーブルコピーステップとを
さらに含むことを特徴とする請求項５または６に記載の
フィルタ処理方法。 - 【請求項８】互いに並列してアクセスすることが可能な
２つのメモリのいずれかに記憶されたフィルタ処理の対
象となる２つのデータテーブルを使用してフィルタ処理
を行うためのプログラムを記録したコンピュータ読み取
り可能な記録媒体であって、 前記２つのデータテーブルが、前記２つのメモリのうち
の一方にのみ記憶されているかどうかを判断するテーブ
ル判断ステップと、 前記テーブル判断ステップで前記２つのメモリの一方に
のみ前記２つのデータテーブルが記憶されていると判断
したときに、前記２つのメモリのうちの他方に、前記２
つのデータテーブルのうちの一方をコピーするためのコ
ピー領域を確保するコピー領域確保ステップと、 前記２つのデータテーブルの一方を、前記コピー領域確
保ステップで確保されたコピー領域にコピーする第１の
テーブルコピーステップと、 前記第１のテーブルコピーステップでコピーされたデー
タテーブルの一方と、前記２つのメモリの一方に記憶さ
れている前記２つのデータテーブルの他方とを用いて、
フィルタ処理を行うフィルタ処理ステップとをコンピュ
ータに実行させるためのプログラムを記録することを特
徴とするコンピュータ読み取り可能な記録媒体。 - 【請求項９】前記メモリ確保ステップでデータテーブル
のコピー領域が前記２つのメモリの他方に確保された場
合に、前記フィルタ処理ステップによるフィルタ処理の
終了後、前記確保されたコピー領域を開放するメモリ解
放ステップをコンピュータに実行させるためのプログラ
ムをさらに記録することを特徴とする請求項８に記載の
コンピュータ読み取り可能な記録媒体。 - 【請求項１０】前記フィルタ処理ステップによるフィル
タ処理で、前記コピー領域にコピーされたデータテーブ
ルへのデータの書き込み処理があるかどうかを判断する
書き込み判断ステップと、 前記書き込み判断ステップで書き込み処理があると判断
した場合に、データの書き込まれた前記コピー領域中の
データテーブルを、前記２つのメモリのうちの一方の元
の領域にコピーする第２のテーブルコピーステップとを
コンピュータに実行させるためのプログラムをさらに記
録することを特徴とする請求項８または９に記載のコン
ピュータ読み取り可能な記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11135348A JP2000330972A (ja) | 1999-05-17 | 1999-05-17 | デジタルシグナルプロセッサ、フィルタ処理方法及び記録媒体 |
| EP20000110443 EP1054328A2 (en) | 1999-05-17 | 2000-05-16 | Digital signal processor |
| CN 00107537 CN1274128A (zh) | 1999-05-17 | 2000-05-17 | 数字信号处理器,滤波处理方法和记录介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11135348A JP2000330972A (ja) | 1999-05-17 | 1999-05-17 | デジタルシグナルプロセッサ、フィルタ処理方法及び記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000330972A true JP2000330972A (ja) | 2000-11-30 |
Family
ID=15149672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11135348A Pending JP2000330972A (ja) | 1999-05-17 | 1999-05-17 | デジタルシグナルプロセッサ、フィルタ処理方法及び記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1054328A2 (ja) |
| JP (1) | JP2000330972A (ja) |
| CN (1) | CN1274128A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102375802A (zh) * | 2010-08-23 | 2012-03-14 | 深圳市鹏海运电子数据交换有限公司 | 自动创建计算式的***及方法 |
-
1999
- 1999-05-17 JP JP11135348A patent/JP2000330972A/ja active Pending
-
2000
- 2000-05-16 EP EP20000110443 patent/EP1054328A2/en not_active Withdrawn
- 2000-05-17 CN CN 00107537 patent/CN1274128A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1274128A (zh) | 2000-11-22 |
| EP1054328A2 (en) | 2000-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2004079583A1 (ja) | データ転送制御装置およびｄｍａデータ転送制御方法 | |
| KR101032563B1 (ko) | 데이터 프로세싱 장치, 머신 구현형 방법 및 컴퓨터 판독가능 매체 | |
| CN114490856A (zh) | 基于iouring技术的数据库wal落盘方法及*** | |
| JPS62226234A (ja) | スタツクポインタ制御回路 | |
| JP2000330972A (ja) | デジタルシグナルプロセッサ、フィルタ処理方法及び記録媒体 | |
| JP2595992B2 (ja) | 電子楽器 | |
| JPS63311450A (ja) | ファイルアクセス排他制御方式 | |
| JP2001005721A (ja) | Ｄｓｐによるリング・バッファ用メモリ確保によるフィルタ処理方法及びそのフィルタ処理システム | |
| JP7078380B2 (ja) | 命令制御装置、命令制御方法およびプログラム | |
| JP2526728B2 (ja) | ディスクキャッシュ自動利用方式 | |
| JP3434713B2 (ja) | レジスタ制御装置およびレジスタ制御方法 | |
| CN117827114A (zh) | 一种任务的处理方法、装置、设备和计算机可读存储介质 | |
| CN115981729A (zh) | 一种Can指令并发处理方法及装置 | |
| CN115525214A (zh) | 减小ssd***数据读写占用内存的方法、装置、计算机设备及存储介质 | |
| JP3479196B2 (ja) | Ｄｓｐのメモリアドレス制御装置 | |
| CN115840532A (zh) | 非连续变长的Flash缓存方法、电子设备及存储介质 | |
| KR0181487B1 (ko) | 버퍼 램을 이용한 프로그램 구동 장치 및 방법 | |
| JP2000194554A (ja) | 演算処理装置 | |
| JPH0876940A (ja) | ディスクアレイ制御方法 | |
| JPH10240627A (ja) | セクタ管理方法及び装置 | |
| JPH0546641A (ja) | オンラインデータ引継ぎ方式 | |
| JPH04260139A (ja) | ファイルアクセス処理装置 | |
| JPS61217833A (ja) | 演算処理装置 | |
| JPH0567058A (ja) | カウンタ | |
| JPH05224947A (ja) | 言語処理プログラム実行装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |