JP2000323699A - 光電変換装置 - Google Patents

光電変換装置

Info

Publication number
JP2000323699A
JP2000323699A JP2000099009A JP2000099009A JP2000323699A JP 2000323699 A JP2000323699 A JP 2000323699A JP 2000099009 A JP2000099009 A JP 2000099009A JP 2000099009 A JP2000099009 A JP 2000099009A JP 2000323699 A JP2000323699 A JP 2000323699A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
electrode
tft
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000099009A
Other languages
English (en)
Other versions
JP3685446B2 (ja
Inventor
Noriyuki Umibe
紀之 海部
Isao Kobayashi
功 小林
Shinichi Takeda
慎市 竹田
Hidemasa Mizutani
英正 水谷
Satoru Itabashi
哲 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000099009A priority Critical patent/JP3685446B2/ja
Publication of JP2000323699A publication Critical patent/JP2000323699A/ja
Application granted granted Critical
Publication of JP3685446B2 publication Critical patent/JP3685446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/30—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

(57)【要約】 【課題】 配線密度を小さくし、歩留まりを向上する。 【解決手段】 基体上に複数の光電変換素子を二次元的
に配置してなる光電変換装置であって、該二次元的に配
置された複数の光電変換素子に対して上下方向あるいは
左右方向に配された制御配線あるいは信号配線のうち奇
数番目と偶数番目をそれぞれ対向する側に取り出し、各
取り出し側でそれぞれ複数の集積回路素子に接続されて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光電変換装置に係
わり、たとえばファクシミリ、デジタル複写機あるいは
Ｘ線撮像装置等の等倍読み取りを行うことの可能な一次
元もしくは二次元の光電変換装置に関する。
【０００２】
【従来の技術】［関連技術］従来、ファクシミリ、デジ
タル複写機あるいはＸ線撮像装置等の読み取り系として
は縮小光学系とＣＣＤ型センサを用いた読み取り系が用
いられていた。しかしながら近年、水素化アモルファス
シリコン（以下、ａ−Ｓｉと記す）に代表される光電変
換半導体材料の開発により、光電変換素子及び信号処理
部を大面積の基板に形成し、情報源と等倍の光学系で読
み取るいわゆる密着型センサの開発が進み実用化され又
はされつつある。特にａ−Ｓｉは光電変換材料としてだ
けでなく、薄膜電界効果型トランジスタ（以下ＴＦＴと
記す）の半導体材料としても用いることができるので光
電変換半導体層とＴＦＴの半導体層とを同時に形成する
ことができ都合がよい。
【０００３】図４（ａ），図４（ｂ）は夫々従来の光セ
ンサの構成の一例を説明するための模式的断面図であ
り、図４（ａ），図４（ｂ）は夫々光センサの層構成の
一例を示し、図４（ｃ）は駆動方法を説明するための概
略的回路図であり、図４（ａ）及び図４（ｂ）に共通し
た代表的な駆動方法の一例を示している。図４（ａ），
図４（ｂ）共にフォト・ダイオード型の光センサであ
り、図４（ａ）はＰＩＮ型、図４（ｂ）はショットキー
型と称されている。図４（ａ），図４（ｂ）中１は絶縁
基板、２は下部電極、３はｐ型半導体層（以下ｐ層と記
す）、４は真性半導体層（以下ｉ層と記す）、５はｎ型
半導体層（以下ｎ層と記す）、６は透明電極である。図
４（ｂ）のショットキー型では下部電極２の材料を適宜
選択して、下部電極２からｉ層４に不要な電子が注入さ
れないようショットキーバリア層が形成されている。
【０００４】図４（ｃ）において、１０は上記光センサ
を記号化して表わした光センサを示し、１１は電源、１
２は電流アンプ等の検出部を示している。光センサ１０
中Ｃで示された方向は図４（ａ），図４（ｂ）中の透明
電極６側、Ａで示された方向が下部電極２側であり電源
１１はＡ側に対しＣ側に正の電圧が加わるように設定さ
れている。ここで動作を簡単に説明する。
【０００５】図４（ａ），図４（ｂ）に示されるよう
に、矢印で示された方向から光が入射され、ｉ層４に達
すると、光は吸収され電子とホールが発生する。ｉ層４
には電源１１により電界が印加されているため電子はＣ
側、つまりｎ層５を通過して透明電極６に移動し、ホー
ルはＡ側、つまり下部電極２に移動する。よって光セン
サ１０に光電流が流れたことになる。また、光が入射し
ない場合ｉ層４で電子もホールも発生せず、また、透明
電極内６のホールはｎ層５がホールの注入阻止層として
働き、下部電極２内の電子は図４（ａ）のＰＩＮ型では
ｐ層３が、図４（ｂ）のショットキー型ではショットキ
ーバリア層が、電子の注入阻止層として働き、電子、ホ
ール共に移動できず、電流は流れない。このように光の
入射の有無で回路を流れる電流が変化する。これを図４
（ｃ）の検出部１２で検出すれば光センサとして動作す
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の光センサでＳＮ比が高く、かつ低コストの光電変換
装置を生産するのは難しい。以下その理由について説明
する。
【０００７】第一の理由は、図４（ａ）のＰＩＮ型、図
４（ｂ）のショットキー型は共に２カ所に注入阻止層が
必要なところにある。
【０００８】図４（ａ）のＰＩＮ型において注入阻止層
であるｎ層５は電子を透明電極６に導くと同時にホール
がｉ層４に注入するのを阻止する特性が必要である。ど
ちらかの特性を逸すれば光電流が低下したり、光が入射
しない時の電流（以下暗電流と記す）が発生、増加する
ことになりＳＮ比の低下の原因になる。この暗電流はそ
れ自身がノイズと考えられると同時にショットノイズと
呼ばれるゆらぎ、いわゆる量子ノイズを含んでおりたと
え検出部１２で暗電流を差し引く処理をしても、暗電流
に伴う量子ノイズを小さくすることはできない。
【０００９】通常この特性を向上させるためｉ層４やｎ
層５の成膜の条件や、作成後のアニールの条件の最適化
を図る必要がある。しかし、もう一つの注入阻止層であ
るｐ層３についても電子、ホールが逆ではあるが同等の
特性が必要であり、同様に各条件の最適化が必要であ
る。通常、前者ｎ層の最適化と後者ｐ層の最適化の条件
は同一でなく、両者の条件を同時に満足させるのは困難
である。
【００１０】つまり、同一光センサ内に二カ所の注入阻
止層が必要なことは高ＳＮ比の光センサの形成を難しく
する。
【００１１】これは図４（ｂ）のショットキー型におい
ても同様である。また図４（ｂ）のショットキー型にお
いては片方の注入阻止層にショットキーバリア層を用い
ているが、これは下部電極２とｉ層４の仕事関数の差を
利用するもので、下部電極２の材料が限定されたり、界
面の局在準位の影響が特性に大きく影響し、条件を満足
させるのはさらに難しい。
【００１２】また、さらにショットキーバリア層の特性
を向上させるために、下部電極２とｉ層４の間に１００
オングストローム前後の薄いシリコンや金属の酸化膜、
窒化膜を形成することも報告されているが、これはトン
ネル効果を利用し、ホールを下部電極２に導き、電子の
ｉ層４への注入を阻止する効果を向上させるもので、や
はり仕事関数の差を利用しているため下部電極２の材料
の限定は必要である。加えて電子の注入の阻止とトンネ
ル効果によるホールの移動という逆の性質を利用するた
め酸化膜や窒化膜は１００オングストローム前後と非常
に薄くすることが要求される。そしてその厚さや膜質の
制御は難しく生産性は低下する。
【００１３】また、注入阻止層が２カ所必要なことは生
産性を低下させるだけでなくコストもアップする要因と
なる。これは注入阻止層が特性上重要なため２カ所中１
カ所でもゴミ等で欠陥が生じた場合、光センサとしての
所望の特性が得られないからである。
【００１４】第二の理由を図２を用いて説明する。図２
は薄膜の半導体膜で形成した電界効果型トランジスタ
（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換装
置を形成するうえで制御部の一部として利用することが
ある。図中図４と同一なものは同番号で示してある。図
２において、７はゲート絶縁膜であり、６０は上部電極
である。形成法を順を追って説明する。絶縁基板１上に
ゲート電極（Ｇ）として働く下部電極２、ゲート絶縁膜
７、ｉ層４、ｎ層５、ソース、ドレイン電極（Ｓ、Ｄ）
として働く上部電極６０を順次成膜し、上部電極６０を
エッチングしてソース、ドレイン電極を形成し、その後
ｎ層５をエッチングしてチャネル部を構成している。Ｔ
ＦＴの特性はゲート絶縁膜７とｉ層４の界面の状態に敏
感で通常その汚染を防ぐために同一真空内で連続に堆積
する。
【００１５】従来の光センサをこのＴＦＴと同一基板上
に形成する場合、この層構成が問題となりコストアップ
や特性の低下を招く。この理由は図４に示した従来の光
センサの構成が、図４（ａ）のＰＩＮ型が電極／ｐ層／
ｉ層／ｎ層／電極、図４（ｂ）のショットキー型が電極
／ｉ層／ｎ層／電極という構成であるのに対し、ＴＦＴ
は電極／絶縁膜／ｉ層／ｎ層／電極という構成で両者の
層構成が異なるからである。これは同一プロセスで光セ
ンサ、ＴＦＴを同時に形成できないことを示し、必要な
場所に必要な層を形成するためフォトリソ工程などが繰
り返されるプロセスの複雑化による歩留まりの低下、コ
ストアップを招く。また、ｉ層／ｎ層を共通化するには
ゲート絶縁層７やｐ層３のエッチング工程が必要とな
り、先に述べた光センサの重要な層である注入阻止層の
ｐ層３とｉ層４が同一真空内で成膜できなかったり、Ｔ
ＦＴの重要なゲート絶縁膜７とｉ層４の界面がゲート絶
縁膜のエッチングにより汚染され、特性の劣化やＳＮ比
の低下の原因になる。
【００１６】また、前述した図４（ｂ）のショットキー
型の特性を改善するため下部電極２とｉ層４の間に酸化
膜や窒化膜を形成したものは膜構成の順は同一であるが
先に述べたように酸化膜や窒化膜は１００オングストロ
ーム前後である必要がありゲート絶縁膜と共用すること
は困難である。図３にゲート絶縁膜とＴＦＴの歩留まり
について、我々が実験した結果を示す。ゲート絶縁膜厚
が１０００オングストローム以下で歩留まりは急激に低
下し、８００オングストロームで歩留まりは約３０％、
５００オングストロームで歩留まりは０％、２５０オン
グストロームではＴＦＴの動作すら確認できなかった。
トンネル効果を利用した光センサの酸化膜や窒化膜と、
電子やホールを絶縁しなければならないＴＦＴのゲート
絶縁膜を共用化することは明らかに困難であり、これを
データが示している。
【００１７】またさらに、図示していないが電荷や電流
の積分値を得るのに必要となる素子である容量素子（以
下コンデンサと記す）を従来の光センサと同一の構成で
リークが少ない良好な特性ものを作るのは難しい。コン
デンサは２つの電極間に電荷を蓄積するのが目的なため
電極間の中間層には必ず電子とホールの移動を阻止する
層が必要であるのに対し、従来の光センサは電極間に半
導体層のみ利用しているため熱的にリークの少ない良好
な特性の中間層を得るのは難しいからである。
【００１８】このように光電変換装置を構成するうえで
重要な素子であるＴＦＴやコンデンサとプロセス的にま
たは特性的にマッチングが良くないことは複数の光セン
サを一次元もしくは二次元に多数配置し、この光信号を
順次検出するようなシステム全体を構成するうえで工程
が多くかつ複雑になるため歩留まりが非常に悪く、低コ
ストで高性能多機能な装置を作るうえで重大な問題にな
る場合がある。
【００１９】［発明の目的］本発明の目的はＳＮ比が高
く、特性が安定している光電変換装置、その駆動方法及
びそれを有するシステムを提供することを目的とする。
【００２０】又、本発明は歩留りが高く、生産が容易な
光電変換装置及びそれを有するシステムを提供すること
を目的とする。
【００２１】加えて本発明は、ＴＦＴと同一プロセスで
形成することが可能で、生産プロセスの複雑化を生じる
ことなく、低コストで作製可能な光電変換装置、その駆
動方法及びそれを有するシステムを提供することを目的
とする。
【００２２】
【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、基体上に複数の光電変換素子
を二次元的に配置してなる光電変換装置であって、該二
次元的に配置された複数の光電変換素子に対して上下方
向あるいは左右方向に配された制御配線あるいは信号配
線のうち奇数番目と偶数番目をそれぞれ対向する側に取
り出し、各取り出し側でそれぞれ複数の集積回路素子に
接続されている光電変換装置を提供する。
【００２３】また本発明は、基体上に複数の光電変換素
子を二次元的に配置してなる光電変換装置であって、該
二次元的に配置された複数の光電変換素子に対して上下
方向あるいは左右方向に配された制御配線あるいは信号
配線、該制御配線あるいは信号配線に接続された複数の
集積回路素子とを有し、一つの集積回路素子ごとに連続
する該制御配線あるいは信号配線を接続し、この集積回
路素子を左右または上下に振り分けてなる光電変換装置
を提供する。
【００２４】また本発明は、基台上に設けられた、Ｘ線
を受けて電気信号に変換する光電変換素子の複数を二次
元的に配置した光電変換部を有する基板の複数、該光電
変換素子に供給される信号または該光電変換素子から出
力された信号のために設けられた集積回路素子、該基台
と該集積回路素子を収容するケース、を有する光電変換
装置を提供する。
【００２５】
【実施例】以下、本発明を必要に応じて図面を参照しな
がら説明する。
【００２６】［実施例１］図１（ａ）および図１（ｂ）
は、それぞれ順に、本発明の第１の実施例に係る光電変
換装置の光電変換部を説明するための模式的層構成図、
光電変換装置の概略的回路図である。
【００２７】図１（ａ）においては、１はガラスなどで
形成される絶縁基板、２はＡｌやＣｒなどで形成される
下部電極である。７０は電子、ホール共に通過を阻止す
る窒化シリコンＳｉＮなどで形成される絶縁層であり、
その厚さはトンネル効果により電子、ホールが通過でき
ないほどの厚さである５００オングストローム以上に設
定される。４は水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）の真性半導体ｉ層で形成される光電変換半導体
層、５は光電変換半導体層４に透明電極６側からのホー
ルの注入を阻止するａ−Ｓｉのｎ+層で形成される注入
阻止層、透明電極６はＩＴＯのようなインジウム又はス
ズを含む化合物、酸化物などで形成される。
【００２８】図１（ｂ）において１００は図１（ａ）で
示した光電変換部を記号化したものでＤが透明電極６
側、Ｇが下部電極２側の電極を示している。１２０は検
出部、１１０は電源部であり、電源部１１０はＤ電極に
正の電位を与える正電源１１１、負の電位を与える負電
源１１２の両者を切り換えるスイッチ１１３で構成され
る。スイッチ１１３はリフレッシュモードではｒｅｆｒ
ｅｓｈ側、光電変換モードではｒｅａｄ側に接続される
よう制御される。
【００２９】ここで本実施例で使用している光電変換部
１００の動作について説明する。図５（ａ），図５
（ｂ）はそれぞれ本実施例のリフレッシュモードおよび
光電変換モードの動作を示す光電変換部のエネルギーバ
ンド図で、光電変換部の各層の厚さ方向の状態を表して
いる。
【００３０】リフレッシュモード（ａ）において、Ｄ電
極はＧ電極に対して負の電位が与えられているため、ｉ
層４中の黒丸で示されたホールは電界によりＤ電極に導
かれる。同時に白丸で示された電子はｉ層４に注入され
る。この時一部のホールと電子はｎ層５，ｉ層４におい
て再結合して消滅する。充分に長い時間この状態が続け
ばｉ層４内のホールはｉ層４から掃き出される（図５
（ａ））。
【００３１】この状態で光電変換モード（ｂ）になる
と、Ｄ電極はＧ電極に対して正の電位が与えられるため
ｉ層４中の電子は瞬時にＤ電極に導かれる。しかしホー
ルはｎ層５が注入阻止層として働くためｉ層４に導かれ
ることはない。この状態でｉ層４内に光が入射すると光
は吸収され電子・ホール対が発生する。この電子は電界
によりＤ電極に導びかれ、ホールはｉ層４内を移動し絶
縁層７０の界面に達する。しかし、絶縁層７０内には移
動できないため、ｉ層４内に留まることになる。この時
電子はＤ電極に移動し、ホールはｉ層４内の絶縁層７０
界面に移動するため、素子内の電気的中性を保つため、
電流がＧ電極から検出部１２０に流れる。この電流は光
により発生した電子・ホール対に対応するため入射した
光に比例する（図５（ｂ））。
【００３２】ある期間光電変換モード（ｂ）を保った
後、再びリフレッシュモード（ａ）の状態になると、ｉ
層４内に留まっていたホールは前述のようにＤ電極に導
びかれ、同時にこのホールに対応した電荷が検出部１２
０に流れる。このホールの量は光電変換モード期間に入
射した光の総量に対応し、検出部１２０に流れる電荷は
光の総量に対応する。この時ｉ層４内に注入される電子
の量に対応した電荷も流れるが、この量はおよそ一定な
ため差し引いて検出すればよい。
【００３３】つまり、本実施例においての光電変換部１
００は、リアルタイムに入射する光の量を出力すると同
時に、ある期間に入射した光の総量も出力することもで
きる。このことは本実施例の大きな特徴といえる。検出
部１２０は目的に応じてどちらか一方、もしくは両方を
検出すればよい。
【００３４】ここで図６を用いて本実施例の動作につい
て説明する。
【００３５】図６は図１の光電変換装置における動作の
タイミングチャートである。図中Ｖ dgは光電変換部１０
０のＧ電極に対するＤ電極の電位であり、Ｐは光の入射
の状態を示し、ＯＮで光が入射の状態、ＯＦＦで光の入
射がない。つまりダーク状態を示している。Ｉsは検出
部１２０に流れ込む電流を示し、横軸方向は時間の経過
を示す。
【００３６】始めにスイッチ１１３がｒｅｆｒｅｓｈ方
向に接続されるとリフレッシュモードに入り、Ｖdgは負
電圧となり、図５（ａ）のようにホールが掃き出され、
また電子がｉ層４に注入されるにともない検出部１２０
には図６のＥで示される負の突入電流Ｅが流れる。その
後リフレッシュモードは終了し、スイッチ１１３がｒｅ
ａｄ方向に接続されるとｉ層４内の電子が掃き出され正
の突入電流Ｅ′が流れ光電変換モードに入る。この時光
が入射されているとＡで示される光電流Ａが流れる。も
し同様な動作でダーク状態であればＡ′で示されるよう
に電流は流れない。よって光電流Ａを直接、もしくは一
定の期間、光電流Ａを積分すれば光の入射を検出でき
る。
【００３７】また、Ａの状態からスイッチ１１３がｒｅ
ｆｒｅｓｈ方向に接続されると突入電流Ｂが流れる。こ
れは直前の光電変換モード期間における光の入射の総量
に反映された量になり、この突入電流Ｂを積分もしくは
積分相当の値を得ればよい。直前の光電変換モードで光
が入射していなければ突入電流はＢ′のように小さくな
り、その差を検出すれば、光の入射を検出できる。また
前述の突入電流Ｅ′やＥ″はおよそ突入電流Ｂ′と等し
いため、突入電流Ｂからこれらを差し引いてもよい。
【００３８】また、さらに、同じ光電変換モード期間で
あっても光の入射の状態が変化すれば、Ｃ，Ｃ′のよう
にＩSは変化する。これを検出しても光の入射状態を検
出できる。つまり、必ずしも検出機会ごとに毎回リフレ
ッシュモードにする必要はないことを示している。
【００３９】しかしながら、何らかの理由により、光電
変換モードの期間が長くなったり、入射する光の照度が
強い場合、Ｄのように光の入射があるにもかかわらず電
流が流れないことがある。これは図５（ｃ）のように、
ｉ層４内にホールが多数留まり、このホールのためｉ層
４内の電界が小さくなり、発生した電子がＤ電極に導び
かれなくなり、ｉ層４内のホールと再結合してしまうか
らである。この状態で光の入射の状態が変化すると、電
流が不安定に流れることもあるが、再びリフレッシュモ
ードにすればｉ層４内のホールは掃き出され、次の光電
変換モードではＡ″のようにＡと等しい電流が得られ
る。
【００４０】以上の説明において、入射光は一定で説明
したが、入射光の強弱によりＡ，Ｂ，Ｃの電流はともに
連続的に変化し、入射光の有無の検出に限らず、強弱に
ついても定量的に検出できることはいうまでもない。
【００４１】また、前述の説明において、リフレッシュ
モードで、ｉ層４内のホールを掃き出す場合、全てのホ
ールを掃き出すのが理想であるが、一部のホールを掃き
出すだけでも効果はあり、光電流であるＡもしくはＣに
おいて全てを掃き出した場合と値は変わらず、問題はな
い。また、常に一定量が残るように掃き出せば、Ｂの電
流によっても光の量を定量的に検出することができる。
つまり、次の光電変換モードでの検出機会において電流
値がＤの状態、すなわち図５（ｃ）の状態にならなけれ
ばよく、リフレッシュモードのＶdgの電圧、リフレッシ
ュモードの期間、および、ｎ層５の注入阻止層の特性を
決めればよい。
【００４２】また、さらに、リフレッシュモードにおい
て、ｉ層４への電子の注入は必要条件でなく、Ｖdgの電
圧は負に限定されるものでもない。ホールの一部がｉ層
４から掃き出されればよい。ホールが多数ｉ層４に留ま
っている場合には、たとえＶ dgが正の電圧であってもｉ
層４内の電界はホールをＤ電極に導く方向に加わるから
である。ｎ層５の注入阻止層の特性も同様に電子をｉ層
４に注入できることが必要条件ではない。
【００４３】図７（ａ），図７（ｂ），図７（ｃ），図
７（ｄ）は、それぞれ検出部の構成例を示したものであ
る。１２１は電流Ａｍｐで代表される電流計、１２２は
電圧計、１２３は抵抗器、１２４はコンデンサ、１２５
はスイッチ素子、１２６はオペアンプである。
【００４４】図７（ａ）は直接電流を検出するもので、
電流計１２１の出力は電圧や、増幅された電流である。
図７（ｂ）は電流を抵抗器１２３に流して電圧を電圧計
１２２で検出している。図７（ｃ）は電荷をコンデンサ
１２４に蓄積し、その電圧を電圧計１２２で検出してい
る。図７（ｄ）はオペアンプ１２６により電流の積分値
を電圧として検出している。図７（ｃ），図７（ｄ）に
おいてスイッチ素子１２５は毎回の検出に対して初期値
を与える役割をし、検出の方法によって高抵抗の抵抗器
に置き換えることも可能である。
【００４５】電流計や電圧計は、トランジスタやこれを
組み合せたオペアンプ、抵抗、コンデンサ等で構成し、
高速で動作するものを使用することができる。検出部は
これら４種に限定するものでなく、電流もしくは電荷を
直接もしくは積分値を検出できればよく、電流もしくは
電圧値を検出する検出器と、抵抗器、コンデンサ、スイ
ッチ素子を組合せ、複数の光電変換部を同時もしくは順
次出力するよう構成することもできる。
【００４６】ラインセンサやエリアセンサを構成する場
合は、電源部の配線やスイッチ素子と組合せてマトリク
スで１０００ケ以上の光電変換部の電位を制御し、また
検出する。この場合、スイッチ素子やコンデンサ、抵抗
の一部は光電変換部と同一基板上に構成するとＳＮ比
や、コスト面で有利である。この場合、本実施例の光電
変換部は代表的なスイッチ素子であるＴＦＴと同一膜構
成のため同一プロセスで同時に形成することが可能であ
り低コストの高ＳＮ比の光電変換装置が実現できる。
【００４７】［実施例２］図８は、本発明の光電変換装
置の第２の実施例を示す回路図である。なお先に説明し
た図と同一部分には同一符号を付している。光電変換部
１００の層構成については図３（ａ）と同一である。１
１４はＤ電極に正の電位を与える電源、１１５は光電変
換部のリフレッシュモードにおいてＧ電極に正の電位を
与える電源、および１１６は各モードを切り換える切り
換えスイッチ素子である。このとき電源１１５は電源１
１４と同等もしくは高電圧に設定されている。
【００４８】本実施例では、細く４つのモードを持ち、
それぞれ、光電変換部リフレッシュモード、Ｇ電極
初期化モード、蓄積モード、検出モードである。
の光電変換部リフレッシュモードは前記実施例のリフレ
ッシュモードと、また，，のＧ電極初期化モー
ド、蓄積モード、検出モードは前記実施例の光電変換モ
ードと光電変換部１００各層に同じ方向に電界が加って
おり、光電変換部１００の動作は基本的に同じである。
以下各モードについて順次説明する。
【００４９】光電変換部リフレッシュモードではスイ
ッチ素子１１６は図中のｒｅｆｒｅｓｈの位置に接続さ
れ、電源１１５によってＧ電極には正の電位が与えられ
る。Ｄ電極には電源１１４により正の電位が与えられて
おり、つまり、Ｄ電極のＧ電極の電位に対しての電位Ｖ
dgはおよそ０もしくは負の電圧が与えられたことにな
る。すると光電変換部１００内のホールは掃き出されリ
フレッシュされる。
【００５０】次にスイッチ素子１１６は、ＧＮＤの位置
に接続されＧ電源初期化モードに移行しＧ電極はＧＮ
Ｄ電位が与えられる。このときＶdgは正の電圧になり、
光電変換部１００は突入電流が流れた後光電変換モード
になる。
【００５１】次にスイッチ素子１１６はｏｐｅｎの位置
になり、蓄積モードに移行し、Ｇ電極は直流的にオー
プンになる。しかし、実際には点線で示された光電変換
部１００の等価的な容量成分ＣS や浮遊容量ＣO により
電位は保たれる。ここで光電変換部１００に光が入射し
ていると対応する電流がＧ電極から流れ出し、Ｇ電極の
電位は上昇する。つまり、ＣS やＣO に光の入射情報が
電荷として蓄積される。一定の蓄積時間後スイッチ素子
１１６がｓｅｎｓｅの位置に接続されると検出モード
に移行しＧ電極の電位はＧＮＤ電位に再び戻される。こ
の時同時にＣS，ＣO に蓄積された電荷は検出部１２０
に流れるが、この電荷は蓄積モードで光電変換部１００
から流れ出た電流の積分と等しく、つまり光の入射の総
量として検出部１２０により検出される。
【００５２】さらに、スイッチ素子１１６は再びｒｅｆ
ｒｅｓｈ位置に接続され以下動作が繰り返される。
【００５３】以上本実施例の特徴は、簡単な素子の組合
せで、一定な長期間の蓄積時間に流れた電流の積分値
が、検出モードの短期間に得られるところにありこのこ
とは複数の光電変換部をもつ高ＳＮ比の光電変換装置が
低コストで構成できることを示している。
【００５４】本実施例の光電変換部の動作は基本的に第
１の実施例と等しいが、異なる点は光電変換モード中に
Ｇ電極の電位が上昇し、Ｖdgが低下することである。こ
のことは少ない光の入射量で図５の（ｃ）で示す状態に
なりやすいと言え、正常動作における入射光量の制限に
成り得るが、これは浮遊容量ＣOと並列に積極的に大き
な蓄積用コンデンサを挿入することで容易に改善でき
る。
【００５５】また検出部１２０は、コンデンサ１２４，
スイッチ素子１２５，オペアンプ１２６で構成され、検
出モード時に流れ込んだ電荷をコンデンサ１２４に蓄
え、電圧に変換し、バッファーアンプを介して出力して
おり、このため検出モード時にＧ電極は完全なＧＮＤ電
位にならないが、基本的な動作に影響を与えるものでな
い。なおコンデンサ１２４は他のモード時に、スイッチ
素子１２５により初期化される。また、切り換えスイッ
チ素子１１６は多極性である必要もなく、たとえばＴＦ
Ｔのようなスイッチ素子を３ケで構成することもでき
る。
【００５６】［実施例３］図９（ａ），図９（ｂ），図
９（ｃ）は夫々光電変換部１００の別の実施例を示す層
構成図である。なお、先に説明した図と同一部分には同
一符号を付している。
【００５７】図９（ａ）において、１０１は透明な絶縁
基板であり、２１は透明な導電層を用いた下部透明電極
である。６１は上部電極であり、必ずしも透明である必
要はなく、Ａｌ等の金属でよい。入射光は透明絶縁基板
１０１，透明電極２１，絶縁層７０を通過してｉ層４に
入射する。
【００５８】図９（ｂ）において、６２は上部電極であ
り、この電極はｎ層５を完全に覆っていない。よって、
光はｎ層５を通過させてｉ層４に入射することができ
る。つまり電極６２はＡｌ等の金属でよく透明である必
要はない。キャリアは上部電極６２を通って外部に出力
される。
【００５９】図９（ｃ）は、電極６１を直接ｉ層４上に
堆積している。この構成では電極６１からｉ層４へのホ
ールの注入を電極６１とｉ層４の仕事関数の差からでき
る、ショットキーバリア層で阻止している。したがっ
て、先に述べたｎ層５は堆積する必要はなく、さらに低
コストの光電変換装置が構成できる。
【００６０】以上の説明から明らかなように、光電変換
部は実施例で示したものに限定するものではない。つま
り第一の電極層、ホールおよび電子の移動を阻止する絶
縁層、光電変換半導体層、第二の電極層があり、第二の
電極層と光電変換半導体層の間に光電変換半導体層への
ホールの注入を阻止する注入阻止層があればよい。
【００６１】また、以上の説明において、キャリアであ
るホールと電子との関係を逆にして構成してもよい。た
とえば注入阻止層はｐ層でもよい。この場合、上述の説
明において、電圧や電界の印加を逆にし他の構成部を構
成すれば同様の動作となる。
【００６２】さらに光電変換半導体はｉ層に限定するも
のでない。光が入射して電子、ホール対を発生する光電
変換機能をもっていればよい。層構成も一層でなく多層
で構成してもよく、また、組成などを層厚方向に連続的
に変化させて連続的に特性を変化させたものでもよい。
【００６３】またさらに絶縁基板も全て絶縁物である必
要はなく、導体もしくは半導体上に絶縁物が堆積された
ものでもよい。また絶縁基板上への各層の堆積順も第一
の電極、絶縁層…に限定されず、逆に第二の電極、注入
阻止層…の順、つまり逆の順に積層した構成でもよい。
【００６４】もちろん図９（ａ）〜図９（ｃ）で説明し
た構成の光電変換部を有する場合も、上述した駆動方法
を適用できるのはいうまでもない。
【００６５】［実施例４］図１０（ａ）は本実施例に係
る光電変換装置内の光電変換素子１００、スイッチ素子
であるＴＦＴ２００および配線層４００の模式的層構成
図、図１０（ｂ）は光電変換装置の概略的回路図であ
る。図１０（ａ）において、図３と同じ番号で示される
部分は同じものを示す。
【００６６】本実施例においては下部電極２および上部
電極６を不透明電極で形成し、上部電極６は注入阻止層
５を完全に覆わない構成にし上部より注入阻止層５を通
して光の入射を可能にしている。しかし例えばＩＴＯ等
の透明電極で上部もしくは下部電極を形成すれば上部電
極６は注入阻止層５を覆う構成でも光の入射は可能であ
る。
【００６７】また、２０２はＡｌやＣｒ等で形成される
ゲート電極、２０７は窒化シリコンＳｉＮで形成される
ゲート絶縁層、２０４は水素化アモルファスシリコンａ
−Ｓｉの真性半導体ｉ層で形成された半導体層、２０５
は半導体層２０４とソース電極２０６およびドレイン電
極２０８との間で電子の移動をさせるａ−Ｓｉのｎ層で
形成されるオーミックコンタクト層である。
【００６８】ソース電極２０６およびドレイン電極２０
８はＡｌやＣｒなどの金属やポリシリコンで形成され
る。また光電変換素子１００の上部電極１０６とＴＦＴ
２００のソース電極２０６はＡｌやＣｒの配線４０６で
接続している。
【００６９】図から明らかなように光電変換部とＴＦＴ
の層構成は同一であり同一絶縁基板１上に同一材料で同
時に成膜することができ、また配線層も光電変換部とＴ
ＦＴの各電極と同時に形成することが可能であり、共通
の膜で構成することにより簡易的なプロセスで形成する
ことができる。
【００７０】尚、図１０（ａ）においてはスイッチ素子
であるＴＦＴ２００は１つが接続された例が示されてい
るが、これは１つに限られるわけではない。
【００７１】図１０（ｂ）において、１００は図１０
（ａ）で示した光電変換素子を記号化したもので、Ｄが
上部電極６側、Ｇが下部電極２側の電極を示している。
１２０は検出部、１１０は電源部であり、電源部１１０
はＤ電極に正の電位を与える正電源１１１、負の電位を
与える負電源１１２で構成される。また、図中２１０お
よび２１１は図１０（ａ）で示したＴＦＴを記号化した
ものでｇ，ｓおよびｄがそれぞれゲート電極２０２、ソ
ース電極２０６およびドレイン電極２０８を示してい
る。図１０（ａ）では前述したように代表してＴＦＴ２
００とし１個のみ示しているが実際には図１０（ｂ）に
示したようにＴＦＴ２１０と２１１共に同一絶縁基板上
に形成している。それぞれのゲート電極は制御部１３０
に接続されており、この制御部１３０によりリフレッシ
ュモードではｒｅｆｒｅｓｈ−ＴＦＴ２１０、光電変換
モードではｒｅａｄ−ＴＦＴ２１１がｏｎするように制
御されている。
【００７２】尚、本実施例においては、実施例１におい
て説明したスイッチ１１３をｒｅａｄ−ＴＦＴ２１１と
ｒｅｆｒｅｓｈ−ＴＦＴ２１０とに具体的に示してあ
り、実施例１でのｒｅａｄとｒｅｆｒｅｓｈの選択を制
御部１３０からの信号によることが図１０（ｂ）に明記
されているが、光電変換部の駆動方法については実施例
１においての説明を適用することができる。
【００７３】本実施例においては光電変換部と代表的な
スイッチ素子であるＴＦＴとを少なくとも一部が同一の
層構成で形成できるため同一プロセスで同時に必要な層
を堆積、パターンニングでき高歩留り、低コスト、高Ｓ
Ｎ比の優れた光電変換装置を提供することができる。
【００７４】［実施例５］図１１（ａ）は本発明の第５
の実施例に係る光電変換装置内の光電変換部１００、ス
イッチ素子であるＴＦＴ２００、容量素子であるコンデ
ンサ３００、および配線層４００の層の模式的構成図、
図１１（ｂ）は図１１（ａ）に適用可能な光電変換装置
の概略的回路図である。図１１（ａ）及び図１１（ｂ）
において、図１０（ａ）及び図１０（ｂ）と同じ番号の
ものは同じ部材を示すのでここでは説明を省略する。
【００７５】尚、図１１（ａ）において、３０２はＡｌ
やＣｒ等で形成されるコンデンサの下部電極、３０７は
窒化シリコンＳｉＮで形成される絶縁層、３０４は水素
化アモルファスシリコンａ−Ｓｉの真性半導体ｉ層で形
成された半導体層、３０５は半導体層３０４とコンデン
サ上部電極３０６との間で電子の移動をさせるａ−Ｓｉ
のｎ層で形成されるオーミックコンタクト層である。コ
ンデンサの上部電極３０６はＡｌやＣｒで形成される。
ここで絶縁層３０７／半導体層３０４／オーミックコン
タクト層３０５はコンデンサ３００の中間層として働
き、絶縁層３０７を含んでいるためリークの少ない良好
なコンデンサが形成されている。また光電変換素子１０
０の下部電極１０２とコンデンサの下部電極３０２はＡ
ｌやＣｒの配線４０２で接続している。
【００７６】図から明らかなように各素子の層構成は同
一であり同一絶縁基板１上に各層は同一材料で同時に成
膜することができ、また配線層も各素子の電極と同時に
形成することが可能であり、共通の膜で構成することに
より簡易的なプロセスで形成することができる。
【００７７】図１１（ｂ）では、図１０（ｂ）と較べて
制御部１３０からの信号で駆動されるＤＥＴＥＣＴ Ｔ
ＦＴ（検出用ＴＦＴ）２１２を光電変換部１００と検出
部１２０との間に介挿されている点と、光電変換部１０
０の一方の電極がコンデンサ３００を介して接地されて
いる点が異なっている。
【００７８】又、本実施例においても図１１（ａ）にお
いては１つのＴＦＴが示されているだけであるが、実施
例４と同様に代表的な一例を示してあるにすぎず、図１
１（ｂ）に示されるｒｅａｄ ＴＦＴ２１１，ｒｅｆｒ
ｅｓｈ ＴＦＴ２１０及びＤＥＴＥＣＴ ＴＦＴ２１２
を同一基板上に形成できるのは云うまでもないことであ
る。
【００７９】図１１（ｂ）に示したようにＴＦＴ２１０
〜２１２共に同一絶縁基板上に形成している。それぞれ
のゲート電極は制御部１３０に接続されており、この制
御部１３０によりフレッシュモードではｒｅｆｒｅｓｈ
−ＴＦＴ２１０、光電変換モードではｒｅａｄ−ＴＦＴ
２１１がｏｎするように制御されている。また、ｄｅｔ
ｅｃｔ−ＴＦＴ２１２はコンデンサ３００に蓄積された
光電変換素子の出力の積分値を検出するタイミングで適
宜ｏｎ／ｏｆｆするように制御されている。
【００８０】本実施例の光電変換装置の駆動については
実施例４と同様に実施例１で説明した駆動方法を適用で
きる。しかしながら、本実施例においてはコンデンサ３
００に電荷を蓄積しているので、図５及び図６を用いて
あらためて説明する。
【００８１】本実施例ではＤ電極はｎ層を完全には覆っ
ていないがＤ電極とｎ層との間は電子の移動が自由に行
われるためＤ電極とｎ層の電位は常に同電位であり以下
の説明ではそれを前提としている。また、Ｇ電極は検出
期間において検出部を介してＧＮＤ電位を与えられ、蓄
積期間においてもコンデンサ３００によっておよそＧＮ
Ｄ電位に保たれる。
【００８２】リフレッシュモードの図５（ａ）において
Ｄ電極はＧ電極に対して負の電位が与えられているた
め、ｉ層４中の黒丸で示されたホールは電界によりＤ電
極に導かれる。同時に白丸で示された電子はｉ層４に注
入される。このとき一部のホールと電子はｎ層５，ｉ層
４において再結合して消滅する。十分に長い時間この状
態が続けばｉ層４内のホールはｉ層４から掃き出され
る。
【００８３】この状態で光電変換モードの図５（ｂ）に
なるとＤ電極はＧ電極に対して正の電位が与えられるた
め、ｉ層４中の電子は瞬時にＤ電極に導かれる。しかし
ホールはｎ層５が注入阻止層として働くためｉ層４に導
かれることはない。この状態でｉ層４内に光が入射する
と、光は吸収され電子・ホール対が発生する。この電子
は電界によりＤ電極に導かれ、ホールはｉ層４内を移動
しｉ層４と絶縁層７０の界面に達する。しかし、絶縁層
７０内には移動できないため、ｉ層４内に留まることに
なる。このとき電子はＤ電極に移動し、ホールはｉ層４
内の絶縁層７０界面に移動するため、素子内の電気的中
性を保つため電流がＧ電極からコンデンサ３００に流れ
る。この電流は光により発生した電子・ホール対に対応
するため、入射した光に比例する。ある期間光電変換モ
ードの図５（ｂ）を保った後、再びリフレッシュモード
の図５（ａ）の状態になると、ｉ層４に留まっていたホ
ールは前述のようにＤ電極に導かれ、同時にこのホール
に対応した電流がコンデンサ３００に流れる。このホー
ルの量は光電変換モード期間に入射した光の総量に対応
し、電流は光の総量に対応する。この時ｉ層４内に注入
される電子の量に対応した電流も流れるが、この量はお
よそ一定なため差し引いて検出すればよい。つまり、本
実施例においての光電変換素子１００はリアルタイムに
入射する光の量を出力すると同時に、ある期間に入射し
た光の総量も出力することもできる。このことは本実施
例の大きな特徴といえる。コンデンサ３００はこれらの
出力のうち目的の出力を蓄積しその積分値をｄｅｔｅｃ
ｔ−ＴＦＴをｏｎすることにより検出部１２０で検出す
ればよい。
【００８４】次に本実施例の動作について説明する。図
６は図１１（ａ）の光電変換装置における動作のタイミ
ングチャートである。図中Ｖdgは光電変換素子１００の
Ｇ電極に対するＤ電極の電位であり、Ｐは光の入射の状
態を示し、ＯＮで光が入射の状態、ＯＦＦで光の入射が
ない、つまりダーク状態を示している。ＩS はコンデン
サ３００に流れ込む電流を示し、横軸方向は時間の経過
を示す。始めに制御部１３０によりｒｅｆｒｅｓｈ−Ｔ
ＦＴ２１０がｏｎになるとリフレッシュモードに入りＶ
dgは負電圧となり図２（ａ）のようにホールが掃き出さ
れ、また電子がｉ層４に注入されるにともないコンデン
サ３００には図６Ｅで示される負の突入電流Ｅが流れ
る。その後リフレッシュモードは終了しｒｅｆｒｅｓｈ
−ＴＦＴ２１０がｏｆｆと同時にｒｅａｄ−ＴＦＴ２１
１がｏｎに制御されるとＶdgは正電圧となりｉ層４内の
電子が掃き出され、正の突入電流Ｅ′が流れ光電変換モ
ードにはいる。この時光が入射されているとＡで示され
る光電流が流れる。もし同様な動作でダーク状態であれ
ばＡ′で示されるように電流は流れない。よって一定の
期間光電流Ａを積分すれば光の入射を検出できる。ま
た、Ａの状態からｒｅｆｒｅｓｈ−ＴＦＴ２１０がｏｎ
に制御されると突入電流Ｂが流れる。これは直前の光電
変換モード期間における光の入射の総量に反映された量
になり、この突入電流Ｂを積分すれば光の入射を検出で
きる。直前の光電変換モードで光が入射していなければ
突入電流はＢ′のように小さくなり、その差を検出すれ
ば光の入射を検出できる。また前述の突入電流Ｅ′や
Ｅ″はおよそ突入電流Ｂ′と等しいため、突入電流Ｂか
らこれを差し引いてもよい。つまり、突入電流Ｂの直前
から突入電流Ｅ″の直後までコンデンサ３００によって
積分すればよい。これは本実施例の特徴でもあり特別な
引き算器なしに、 （突入電流Ｂ−突入電流Ｅ″） が得られる。
【００８５】また、さらに同じ光電変換モード期間であ
っても光の入射の状態が変化すれば、Ｃ，Ｃ′のように
ＩS は変化する。これを積分しても光の入射状態を検出
できる。つまり、必ずしも検出機会ごとに毎回リフレッ
シュモードにする必要はないことを示している。
【００８６】しかしながら、何らかの理由により光電変
換モードの期間が長くなったり、入射する光の照度が強
い場合、Ｄのように光の入射があるにもかかわらず電流
が流れないことがある。これは図５（ｃ）のように、ｉ
層４内にホールが多数留まり、このホールのためｉ層４
内の電界が小さくなり、発生した電子がＤ電極に導かれ
なくなりｉ層４内のホールと再結合してしまうからであ
る。この状態で光の入射の状態が変化すると、電流が不
安定に流れることもあるが、再びリフレッシュモードに
すればｉ層４内のホールは掃き出され次の光電変換モー
ドではＡ″のようにＡと等しい電流が得られる。
【００８７】ここでコンデンサ３００による積分値を得
る方法について説明する。まずｄｅｔｅｃｔ−ＴＦＴ２
１２を制御部１３０によりｏｎし検出部を介してコンデ
ンサ３００にＧＮＤ電位を与える。この時検出部１２０
では流れる電荷を検出する必要はない。次にｄｅｔｅｃ
ｔ−ＴＦＴ２１２をｏｆｆし積分が開始する。積分期間
中はコンデンサ３００に流れた電流はコンデンサ３００
に電荷として蓄えられる。このとき若干ではあるがコン
デンサ３００の電位は上昇するがこれは光電変換素子１
００の動作にはほとんど影響しない。ある一定期間積分
した後ｄｅｔｅｃｔ−ＴＦＴ２１２をｏｎするとコンデ
ンサ３００に蓄えられた電荷はｄｅｔｅｃｔ−ＴＦＴ２
１２を通して検出部１２０に流れる。この電流は一定期
間積分された積分値に対応するためこれを検出部１２０
で検知すればよい。
【００８８】以上の説明において、入射光は一定で説明
したが、入射光の強弱によりＡ，Ｂ，Ｃの電流は共に連
続で変化し、入射光の有無の検出に限らず、強弱につい
ても定量的に検出できることは言うまでもない。
【００８９】また、前述の説明において、リフレッシュ
モードでｉ層４内のホールを掃き出す場合、全てのホー
ルを掃き出すのが理想であるが、一部のホールを掃き出
すだけでも効果はあり、光電流であるＡもしくはＣにお
いて全てを掃き出した場合と値は変わらず、問題はな
い。また、常に一定量が残るように掃き出せば、Ｂの電
流によっても光の量を定量的に検出することができる。
つまり、次の光電変換モードでの検出機会において電流
値がＤの状態、すなわち図５の（ｃ）の状態になってい
なければよく、リフレッシュモードでのＶdgの電圧、リ
フレッシュモードの期間およびｎ層５の注入阻止層の特
性を決めればよい。また、さらにリフレッシュモードに
おいてｉ層４への電子の注入は必要条件ではなく、Ｖdg
の電圧は負に限定されるものでもない。ホールが多数ｉ
層４に留まっている場合には例えＶ dgが正の電圧であっ
てもｉ層内の電界はホールをＤ電極に導く方向に加わる
からである。ｎ層５の注入阻止層の特性も同様に電子を
ｉ層４に注入できることが必要条件ではない。
【００９０】尚、検出部としては図７に一例を挙げて説
明した多くのタイプを使用し得るものである。
【００９１】本実施例においてはコンデンサ３００を有
しているので所望の期間の光電変換した信号を蓄積する
ことができ、より一層高感度、高ＳＮ比化をはかること
ができる。
【００９２】［実施例６］図１２は本発明の光電変換装
置の第６の実施例を示す回路図である。なお、先に説明
した図と同一部分には同一符号を付している。光電変換
素子１００、及びスイッチ素子であるＴＦＴ２２０〜２
２２の層構成については図１０（ａ）の光電変換素子１
００、ＴＦＴ２００を適用可能である。１１４はＤ電極
に正の電位を与える電源Ｖd 、１１５は光電変換素子の
リフレッシュモードにおいてＧ電極に正の電位を与える
電源Ｖg である。この時電源１１５は電源１１４と同等
もしくは高電圧に設定されている。各ＴＦＴ２２０〜２
２２のゲート電極はそれぞれ制御部１３１〜１３３でｏ
ｎ／ｏｆｆを制御されている。破線で囲まれている部分
１２０が検出部であり、以下述べるように光電変換素子
１００に入射する光を検出している。
【００９３】本実施例では細かく４つのモードを持ち、
それぞれ光電変換素子リフレッシュモード、Ｇ電極
初期化モード、蓄積モード、検出モードである。
の光電変換素子リフレッシュモードは前記の実施例のリ
フレッシュモードと、また，，のＧ電極初期化モ
ード、蓄積モード、検出モードは前記の実施例の光電変
換モードと対応し、光電変換素子１００の各層には同じ
方向に電界が加わっており、光電変換素子１００の動作
は基本的に同じである。以下各モードについて順次説明
する。３つのＴＦＴ２２０〜２２２がｏｆｆ後、光電変
換素子リフレッシュモードでは制御部１３１によりＴ
ＦＴ２２０がｏｎし、電源１１５によってＧ電極には正
の電位Ｖg が与えられる。Ｄ電極には電源１１４により
正の電位Ｖd が与えられており、つまり、Ｄ電極のＧ電
極の電位に対しての電位Ｖdgは（Ｖd −Ｖg ）が与えら
れたことになる。すると光電変換素子１００内のホール
は掃き出されリフレッシュされる。次にＴＦＴ２２０が
ｏｆｆ後、制御部１３２によりＴＦＴ２２１がｏｎし、
Ｇ電極初期化モードに移行し、Ｇ電極はＧＮＤ電位が
与えられる。この時Ｖdgは正の電圧になり、光電変換素
子１００は突入電流が流れた後光電変換モードになる。
次にＴＦＴ２２１はｏｆｆし、Ｇ電極は直流的にオープ
ンになる。しかし実際には点線で示された光電変換素子
１００の等価的な容量成分ＣS や浮遊容量ＣO により電
位は保たれる。ここで光電変換素子１００に光が入射し
ていると対応する電流がＧ電極から流れ出し、Ｇ電極の
電位は上昇する。つまり、ＣS やＣO に光の入射情報が
電荷として蓄積される。一定の蓄積時間後制御部１３３
によりＴＦＴ２２２がｏｎし、検出モードに移行す
る。この時ＣS やＣO に蓄積された電荷はＴＦＴ２２２
を通してオペアンプ１２６側に流れるが、この電荷は蓄
積モードで光電変換素子１００から流れ出た電流の積分
値に対応し、つまり光の入射の総量としてオペアンプ１
２６、コンデンサ１２４およびスイッチ素子１２５で構
成された積分器により検出される。この積分器は検出モ
ードに移行する前に図示していない制御部によりスイ
ッチ素子１２５をｏｎしコンデンサ１２４を放電し初期
化しておく。さらに、ＴＦＴ２２２がｏｆｆ後、制御部
１３１によりＴＦＴ２２０が再びｏｎし、以下動作が繰
り返される。
【００９４】以上、本実施例の特徴は素子の組み合わせ
で、一定な長時間の蓄積時間に流れた電流の積分値が、
検出モードの短時間に得られるところにあり、高コスト
であるオペアンプの負荷が軽く複数の光電変換素子をも
つ高ＳＮ比の光電変換装置が低コストで構成できること
を示している。本実施例の光電変換素子の動作は基本的
に第１の実施例と等しいが、異なる点は光電変換モード
中にＧ電極の電位が上昇し、Ｖdgが低下することであ
る。このことは少ない光の入射量で図５（ｃ）で示す状
態になりやすく、正常動作における入射光量の制限にな
り得るが、これは浮遊容量ＣO と並列に積極的に大きな
蓄積用コンデンサを挿入することで容易に改善できる。
【００９５】図１３（ａ）に図１２で示した光電変換装
置の模式的平面図、図１３（ｂ）に図１３（ａ）の模式
的平面図で図示したＡ−Ｂ間の模式的断面図を示す。図
１３（ａ）において詳細に図示できない部分は図１２と
同じ記号で示している。１００は光電変換素子、２２０
〜２２２はＴＦＴ、４０２並びに４０６は各素子を電気
的に結ぶ配線でありコンタクトホール４０８を介して接
続されている。図１３（ｂ）において４１２並びに４１
６は他の構成部と結ぶ配線である。ここで図１３により
各素子の形成方法について順に説明する。
【００９６】まず、絶縁材料であるガラス基板１上にス
パッタ等により下部メタル層２としてＣｒを約５００オ
ングストローム堆積させ、その後フォトリソグラフィに
よりパターニングし不必要なエリアをエッチングする。
これにより光電変換素子１００の下部電極、ＴＦＴ２２
０〜２２２のゲート電極、および下部配線４０２と４１
２が形成される。
【００９７】次に、ＣＶＤ法により同一真空内でＳｉＮ
層７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５０
００Å／５００Å堆積する。これらの各層は光電変換素
子１００の絶縁層／光電変換半導体層／ホール注入阻止
層、およびＴＦＴ２２０〜２２２のゲート絶縁膜／半導
体層／オーミックコンタクト層となる。また、上下配線
のクロス部絶縁層としても使われる。各層の厚さはこれ
に限らず光電変換装置として使用する電圧、電流、電
荷、入射光量等により最適に設計できるが、少なくとも
ＳｉＮは電子とホールが通過できず、また、ＴＦＴのゲ
ート絶縁膜として機能ができる５００オングストローム
以上が望ましい。
【００９８】各層堆積後、コンタクトホール４０８にな
るエリアをエッチングし、その後、上部メタル層６とし
てＡｌをスパッタ等で約１００００オングストローム堆
積させる。さらにフォトリングラフィによりパターニン
グし不必要なエリアをエッチングし光電変換素子１００
の上部電極、ＴＦＴ２２０〜２２２の主電極であるソー
ス電極並びにドレイン電極、および上部配線４０６と４
１６が形成される。同時にコンタクトホール４０８で
は、下部配線４０２と上部配線４０６が接続されてい
る。
【００９９】さらにＴＦＴ２２０〜２２２のチャネル部
のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉ
Ｎ層７０／ｉ層４／ｎ層５をエッチングして各素子が分
離される。これで光電変換素子１００、ＴＦＴ２２０〜
２２２、下部配線４０２，４１２、上部配線４０６，４
１６、およびコンタクトホール４０８が完成する。ま
た、図示はしていないが耐久性を向上させるため通常各
素子の上部をＳｉＮ等のパッシベーション膜で覆う。
【０１００】以上の説明の通り本実施例では光電変換素
子１００、ＴＦＴ２２０〜２２２、及び配線部３００と
が同時に堆積された共通の下部メタル層２、ＳｉＮ層７
／ｉ層４／ｎ層５、および上部メタル層６と各層のエッ
チングのみで形成することができ、また光電変換素子１
００内に注入阻止層が１カ所しかなく、かつ、同一真空
内で形成でき、さらにＴＦＴの特性上重要なゲート絶縁
膜／ｉ層界面も同一真空内で形成でき、総合的に高歩留
りでかつ低コストで高性能の光電変換装置の生産を可能
としている。
【０１０１】［実施例７］図１４は本発明の光電変換装
置の第７の実施例を示す回路図である。なお、先に説明
した図と同一機能の部分には、同一符号を付している。
光電変換素子１００、ＴＦＴ２２０〜２２２、およびコ
ンデンサ３００の層構成については図１１（ａ）と同一
である。１１４はＤ電極に正の電位を与える電源Ｖd 、
１１５は光電変換素子のリフレッシュモードにおいてＧ
電極に正の電位を与える電源Ｖg である。この時電源１
１５は電源１１４と同等もしくは高電圧に設定されてい
る。各ＴＦＴ２２０〜２２２のゲート電極はそれぞれ制
御部１３１〜１３３でｏｎ／ｏｆｆを制御されている。
破線で囲まれている部分１２０が検出部であり、以下述
べるように光電変換素子１００に入射する光を検出して
いる。
【０１０２】本実施例では細かく４つのモードを持ち、
それぞれ光電変換素子リフレッシュモード、Ｇ電極
初期化モード、蓄積モード、検出モードである。
の光電変換素子リフレッシュモードは前記の実施例のリ
フレッシュモードと、また，，のＧ電極初期化モ
ード、蓄積モード、検出モードは前記の実施例の光電変
換モードと対応し、光電変換素子１００の各層には同じ
方向に電界が加わっており、光電変換素子１００の動作
は基本的に同じである。以下各モードについて順次説明
する。３つのＴＦＴ２２０〜２２２がｏｆｆ後、光電変
換素子リフレッシュモードでは制御部１３１によりＴ
ＦＴ２２０がｏｎし、電源１１５によってＧ電極には正
の電位Ｖg が与えられる。Ｄ電極には電源１１４により
正の電位Ｖd が与えられており、つまり、Ｄ電極のＧ電
極の電位に対しての電位Ｖdgは（Ｖd −Ｖg ）が与えら
れたことになる。すると光電変換素子１００内のホール
は掃き出されリフレッシュされる。次にＴＦＴ２２０が
ｏｆｆ後、制御部１３２によりＴＦＴ２２１がｏｎし、
Ｇ電極初期化モードに移行し、Ｇ電極はＧＮＤ電位が
与えられる。この時Ｖdgは正の電圧になり、光電変換素
子１００は突入電流が流れた後光電変換モードになる。
次にＴＦＴ２２１はｏｆｆし、Ｇ電極は直流的にオープ
ンになる。しかしコンデンサ３００により電位は保たれ
る。ここで光電変換素子１００に光が入射していると対
応する電流がＧ電極から流れ出し、Ｇ電極の電位は上昇
する。つまり、コンデンサ３００に光の入射情報が電荷
として蓄積される。一定の蓄積時間後制御部１３３によ
りＴＦＴ２２２がｏｎし、検出モードに移行する。こ
の時コンデンサ３００に蓄積された電荷はＴＦＴ２２２
を通してオペアンプ１２６側に流れるが、この電荷は蓄
積モードで光電変換素子１００から流れ出た電流の積分
値に対応し、つまり光の入射の総量としてオペアンプ１
２６、コンデンサ１２４およびスイッチ素子１２５で構
成された積分器により検出される。この積分器は検出モ
ードに移行する前に図示していない制御部によりスイ
ッチ素子１２５をｏｎしコンデンサ１２４を放電し初期
化しておく。さらに、ＴＦＴ２２２がｏｆｆ後、制御部
１３１によりＴＦＴ２２０が再びｏｎし以下動作が繰り
返される。
【０１０３】以上本実施例の特徴は簡単な素子の組み合
わせで、一定な長時間の蓄積時間に流れた電流の積分値
が、検出モードの短時間に得られるところにあり、高コ
ストであるオペアンプの負荷が軽く複数の光電変換素子
をもつ高ＳＮ比の光電変換装置が低コストで構成できる
ことを示している。本実施例の光電変換装置の動作にお
いて第１の実施例と同様に光電変換モード中にＧ電極の
電位が上昇し、Ｖdgが低下する。このことは少ない光の
入射量で図５（ｃ）で示す状態になりやすく、正常動作
における入射光量の制限に成り得るが、これはコンデン
サ３００を十分に大きくすることで改善できる。逆に少
ない光の検出でよい場合は積極的な素子としてコンデン
サ３００を構成しなくとも点線で示した光電変換素子１
００の持つ浮遊容量ＣS が容量素子として働き動作可能
である。この浮遊容量ＣS は光電変換素子１００の上部
電極１０６の面積により調整することができる。
【０１０４】図１５（ａ）に図１４で示した光電変換装
置の平面図、図１５（ｂ）に図１５（ａ）の平面図で図
示したＡ−Ｂ間の断面図を示す。図１５（ａ）において
詳細に図示できない部分は図１４と同じ記号で示してい
る。１００は光電変換素子、２２０〜２２２はＴＦＴ、
３００はコンデンサ、４０２並びに４０６は各素子を電
気的に結ぶ配線でありコンタクトホール４０８を介して
接続されている。図１５（ｂ）において４１２並びに４
１６は他の構成部と結ぶ配線である。ここで図１５によ
り各素子の形成方法について順に説明する。
【０１０５】まず、絶縁材料であるガラス基板１上にス
パッタ等により下部メタル層２としてＣｒを約５００オ
ングストローム堆積させ、その後フォトリソグラフィに
よりパターニングし不必要なエリアをエッチングする。
これにより光電変換素子１００の下部電極、ＴＦＴ２２
０〜２２２のゲート電極、コンデンサ３００の下部電
極、および下部配線４０２と４１２が形成される。
【０１０６】次にＣＶＤ法により同一真空内でＳｉＮ層
７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５００
０Å／５００Å堆積する。これらの各層は光電変換素子
１００の絶縁層／光電変換半導体層／ホール注入阻止
層、ＴＦＴ２２０〜２２２のゲート絶縁膜／半導体層／
オーミックコンタクト層、およびコンデンサ３００の中
間層となる。また、上下配線のクロス部絶縁層としても
使われる。各層の厚さはこれに限らず光電変換装置とし
て使用する電圧、電流、電荷、入射光量等により最適に
設計できるが、少なくともＳｉＮは電子とホールが通過
できず、また、ＴＦＴのゲート絶縁膜として機能ができ
る５００オングストローム以上が望ましい。
【０１０７】各層堆積後、コンタクトホール４０８にな
るエリアをエッチングし、その後、上部メタル層６とし
てＡｌをスパッタ等で約１００００オングストローム堆
積させる。さらにフォトリソグラフィによりパターニン
グし不必要なエリアをエッチングし光電変換素子１００
の上部電極、ＴＦＴ２２０〜２２２の主電極であるソー
ス電極並びにドレイン電極、コンデンサ３００の上部電
極、および上部配線４０６と４１６が形成される。同時
にコンタクトホール４０８では、下部配線４０２と上部
配線４０６が接続されている。
【０１０８】さらにＴＦＴ２２０〜２２２のチャネル部
のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉ
Ｎ層７０／ｉ層４／ｎ層５をエッチングして各素子が分
離される。これで光電変換素子１００、ＴＦＴ２２０〜
２２２、下部配線４０２，４１２、上部配線４０６，４
１６、およびコンタクトホール４０８が完成する。
【０１０９】また、図示はしていないが耐久性を向上さ
せるため通常各素子の上部をＳｉＮ等のパッシベーショ
ン膜で覆う。
【０１１０】以上の説明の通り本実施例では光電変換素
子１００、ＴＦＴ２２０〜２２２、コンデンサ３００、
および配線部４００とが同時に堆積された共通の下部メ
タル層２、ＳｉＮ層７０／ｉ層４／ｎ層５、および上部
メタル層６と各層のエッチングのみで形成することがで
きる。また光電変換素子１００内に注入阻止層が１カ所
しかなく、かつ、同一真空内で形成できる。さらにＴＦ
Ｔの特性上重要なゲート絶縁膜／ｉ層界面も同一真空内
で形成できる。またさらにコンデンサ３００の中間層が
熱によるリークの少ない絶縁層を含んでいるため良好な
特性のコンデンサが形成される。このように本実施例は
低コストで高性能の光電変換装置の生産を可能としてい
る。
【０１１１】［実施例８］図１６は本発明の第８の実施
例に係る光電変換装置の概略的全体回路図、図１７
（ａ）は本実施例中の１画素に相当する各構成素子の模
式的平面図、図１７（ｂ）は図１７（ａ）の模式的Ａ−
Ｂ断面図である。図１６において、Ｓ１１〜Ｓ３３は光
電変換素子で下部電極側をＧ、上部電極側をＤで示して
いる。
【０１１２】この９個の光電変換素子Ｓ１１〜Ｓ３３は
同一の絶縁基板であるガラス基板上に一次元的に一列
に、つまりライン状に配置されラインセンサとしてのセ
ンサ部として機能する。Ｃ１１〜Ｃ３３は容量素子であ
る蓄積用コンデンサ、Ｒｅ１１〜Ｒｅ３３は初期化用Ｔ
ＦＴ、Ｒｆ１１〜Ｒｆ３３はリフレッシュ用ＴＦＴ、Ｔ
１１〜Ｔ３３は転送用ＴＦＴである。転送用ＴＦＴ・Ｔ
１１に示したｇ，ｄ，ｓはそれぞれゲート電極、ドレイ
ン電極、ソース電極を示し、ゲート電極の電位を低電圧
（以下Ｌｏと記す）にするとドレイン電極・ソース電極
間は非導通（ｏｆｆ）、高電圧（以下Ｈｉと記す）にす
ると導通（ｏｎ）の状態になりスイッチ素子として機能
する。図中の他のＴＦＴについても同様である。
【０１１３】ｇ１〜ｇ５は各ＴＦＴを制御するための配
線であり、シフトレジスタＳＲ１で作られる制御パルス
Ｈｉ／Ｌｏによって各ＴＦＴは制御される。Ｖd は光電
変換素子Ｓ１１〜Ｓ３３のＤ電極に共通に接続された読
み出し用電源、Ｖg はリフレッシュ用ＴＦＴ・Ｒｆ１１
〜Ｒｆ３３のドレイン電極に共通に接続されたリフレッ
シュ用電源である。１画素は１個の光電変換素子とコン
デンサ、３個のＴＦＴで構成され、その信号出力はマト
リクス信号配線ＭＴＸにより検出用集積回路ＩＣに接続
されている。本実施例の光電変換装置は計９個の画素を
３つのブロックに分け１ブロックあたり３画素の出力を
同時に処理しこのマトリクス信号配線ＭＴＸを通して検
出用集積回路ＩＣによって順次出力に変換され出力され
る。検出用集積回路ＩＣ内のＭ１〜Ｍ３は読み取りスイ
ッチでありシフトレジスタＳＲ２で作られた制御パルス
のＨｉ／Ｌｏにより制御線ｓｇ１〜ｓｇ３を介して制御
され、その出力は積分検出器Ａｍｐに接続されている。
積分検出器Ａｍｐは読み取りスイッチＭ１〜Ｍ３を介し
て流れ込んできた電荷を積分してＶｏｕｔとして出力す
る。
【０１１４】図中破線で囲んだ部分は大面積の同一ガラ
ス基板上に形成されているが、このうち第１画素目に相
当する部分の平面図を図１６（ａ）に示す。また図中破
線Ａ−Ｂで示した部分の断面図を図１７（ｂ）に示す。
図１７において図１６と同一な部分は同じ記号で示して
いる。
【０１１５】図１７（ａ），（ｂ）において、Ｓ１１は
光電変換素子、Ｒｅ１１，Ｒｆ１１，Ｔ１１はＴＦＴ，
Ｃ１１はコンデンサ、およびＭＴＸはマトリクス信号配
線である。ここで図１７により各素子の形成方法につい
て順に説明する。
【０１１６】まず、絶縁材料であるガラス基板１上にス
パッタ等により下部メタル層２としてＣｒを約５００オ
ングストローム堆積させ、その後フォトリソグラフィに
よりパターニングし不必要なエリアをエッチングする。
これにより光電変換素子Ｓ１１の下部電極、ＴＦＴ・Ｒ
ｅ１１，Ｒｆ１１，Ｔ１１のゲート電極、コンデンサＣ
１１の下部電極、およびマトリクス信号配線ＭＴＸの下
部配線が形成される。
【０１１７】次にＣＶＤ法により同一真空内でＳｉＮ層
７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５００
０Å／５００Å堆積する。これら各層は光電変換素子Ｓ
１１の絶縁層／光電変換半導体層／ホール注入阻止層、
ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１のゲート絶縁膜／
半導体層／オーミックコンタクト層、およびコンデンサ
Ｃ１１の中間層となる。また、マトリクス信号配線ＭＴ
Ｘのクロス部絶縁層としても使われる。各層の厚さはこ
れに限らず光電変換装置として使用する電圧、電流、電
荷、入射光量等により最適に設計できる、少なくともＳ
ｉＮは電子とホールが通過できず、また、ＴＦＴのゲー
ト絶縁膜として機能ができる５００オングストローム以
上が望ましい。
【０１１８】各層堆積後、コンタクトホールになるエリ
アをエッチングし、その後、上部メタル層６としてＡｌ
をスパッタ等で約１００００オングストローム堆積させ
る。さらにフォトリソグラフィによりパターニングし不
必要なエリアをエッチングし光電変換素子Ｓ１１の上部
電極、ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１の主電極で
あるソース電極並びにドレイン電極、コンデンサＣ１１
の上部電極、およびマトリクス信号配線ＭＴＸの上部配
線が形成される。同時にコンタクトホールでは、下部配
線と上部配線とが接続されている。
【０１１９】またさらにＴＦＴ・Ｒｅ１１，Ｒｆ１１，
Ｔ１１のチャネル部のみｎ層をＲＩＥでエッチングし、
その後不必要なＳｉＮ層７０／ｉ層４／ｎ層５をエッチ
ングし各素子が分離される。これで光電変換素子Ｓ１
１，ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１，マトリクス
信号配線ＭＴＸ、およびコンタクトホールが完成する。
以上、第一画素目について説明したが他の画素について
も同時に形成されることは言うまでもない。
【０１２０】また、図示はしていないが耐久性を向上さ
せるため通常各素子の上部をＳｉＮ等のパッシベーショ
ン膜で覆い、さらに５０ミクロン程度の薄板ガラスを接
着する。
【０１２１】以上の説明の通り本実施例では光電変換素
子、ＴＦＴ、コンデンサ、およびマトリクス信号配線と
が同時に堆積された共通の下部メタル層２、ＳｉＮ層７
０／ｉ層４／ｎ層５、および上部メタル層６と各層のエ
ッチングのみで形成することができる。また光電変換素
子内に注入阻止層が１カ所しかなく、かつ、同一真空内
で形成できる。さらにＴＦＴの特性上重要なゲート絶縁
膜／ｉ層界面も同一真空内で形成できる。またさらにコ
ンデンサの中間層が熱によるリークの少ない絶縁層を含
んでいるため良好な特性のコンデンサが形成される。
【０１２２】次に図１６乃至図１８を用いて本実施例の
光電変換装置の動作について説明する。図１８は本実施
例の動作を示すタイミングチャートである。前述の説明
のように本実施例においての光電変換素子は定期的にリ
フレッシュすれば光電変換モードにおいては入射した光
に比例した光電流を出力する光センサとして動作する。
ここでまず本光電変換装置内の第１ブロック目の画素の
動作について説明する。
【０１２３】図１６の光電変換素子Ｓ１１〜Ｓ１３はリ
フレッシュ後一定の蓄積期間が経過したとする。すると
コンデンサＣ１１〜Ｃ１３にはこの期間に入射した光情
報の積分値に比例した電荷が蓄積している。ここで配線
ｇ１に図１８に示したようにシフトレジスタＳＲ１によ
りＨｉの制御パルスが印加される。すると転送用ＴＦＴ
・Ｔ１１〜Ｔ１３はｏｎし導通状態になる。同時にシフ
トレジスタＳＲ２により制御線ｓｇ１〜ｓｇ３に順次制
御パルスが印加されるとコンデンサＣ１１〜Ｃ１３の電
荷は転送用ＴＦＴ・Ｔ１１〜Ｔ１３、マトリクス信号配
線ＭＴＸ、読み取りスイッチＭ１〜Ｍ３を通して積分検
出器Ａｍｐに転送されＶｏｕｔにｖ１〜ｖ３に順次出力
される（図示していないが積分検出器Ａｍｐは各電荷の
転送の前に初期化されている）。この出力は一定の蓄積
期間に光電変換素子Ｓ１１〜Ｓ１３に入射された光情報
の積分値に比例している。次に図１８に示したように配
線ｇ２に制御パルスが印加されるとリフレッシュ用ＴＦ
Ｔ・Ｒｆ１１〜Ｒｆ１３が導通し光電変換素子Ｓ１１〜
Ｓ１３のＧ電極はリフレッシュ用電源Ｖg によって上昇
する。すると光電変換素子内のホールは掃き出されリフ
レッシュされる。つぎに配線ｇ３に制御パルスが印加さ
れると初期化用ＴＦＴ・Ｒｅ１１〜Ｒｅ１３が導通し光
電変換素子Ｓ１１〜Ｓ１３のリフレッシュが終了すると
共にコンデンサＣ１１〜Ｃ１３が初期化される。配線ｇ
３がＬｏになると光電変換素子Ｓ１１〜Ｓ１３のＧ電極
はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ１
３によって電位は保持される。ここからつぎの周期の蓄
積期間が開始され光電変換素子Ｓ１１〜Ｓ１３に入射さ
れた光情報がつぎに配線ｇ１に制御パルス印加されるま
でコンデンサＣ１１〜Ｃ１３に蓄積され、以下動作が繰
り返される。
【０１２４】ここまでは第１ブロック目の動作を説明し
たが第２ブロックには制御配線ｇ２〜ｇ４、第３ブロッ
クには制御配線ｇ３〜ｇ５が配線されており、図１８の
ようにそれぞれ制御パルスが印加されており各ブロック
時間をずらしながら同時に動作する。ただし動作は１パ
ルスずつずらして動作しているためマトリクス信号配線
ＭＴＸには同時に複数のブロックの信号が流れることな
くＶｏｕｔには図示したようにｖ１〜ｖ９として光電変
換素子Ｓ１１〜Ｓ３３に入射した光情報が光信号として
出力される。
【０１２５】図１７（ｂ）中、破線で示した箇所は本実
施例で構成された光電変換装置を用いて原稿を読み取る
場合の光の経路（矢印）と原稿１０００である。ＬＥＤ
等でガラス基板１の裏面より光電変換素子の脇にある窓
を通して原稿１０００を照明する。原稿１０００に書か
れた文字や絵の情報を含んだ反射光がライン状に並んだ
光電変換素子Ｓ１１〜Ｓ３３に入射し本光電変換装置が
順次出力する。１ライン出力後、原稿を適当な量ずら
し、さらに１ライン読み取る。これを繰り返し原稿全体
の画像情報を電気信号に変換できる。本実施例では９個
の画素で１ラインを構成しているが、これに限らず例え
ば１ｍｍあたり８個の画素で１７２８個の画素をライン
状に並べ、３６ブロックに分割し４８画素単位で処理す
ればＡ４ファクシミリ用の光電変換装置が構成できる。
【０１２６】このように本実施例の光電変換装置は複数
の光電変換素子をｎブロックに分割し各ブロック毎にｍ
個のＴＦＴを１本の制御線で同時に制御することにより
ｎ×ｍ個の光電変換素子の光信号をマトリクス信号配線
に出力することにより少ない制御配線と少ない検出回路
で光信号を出力することを可能としている。また１本の
制御配線により１つのブロックのｍ個のＴＦＴのゲート
を制御すると共に他のブロックの他の機能のｍ個のＴＦ
Ｔのゲートも同時に制御させることによりさらに制御配
線の本数を少なく構成している。
【０１２７】以上の説明の通り本実施例では光電変換素
子、ＴＦＴ、コンデンサ、およびマトリクス信号配線と
が同時に堆積された共通の下部メタル層２、ＳｉＮ層７
０／ｉ層４／ｎ層５、および上部メタル層６と各層のエ
ッチングのみで形成することができる。このように各層
の形成工程が少ないということは工程中で不良ができに
くく、特に上記説明のような多数の画素の光電変換装置
を作る場合歩留まりの向上が可能になる。このように本
実施例は低コストで大面積・高性能の光電変換装置の生
産を可能としている。
【０１２８】［実施例９］図２０は本発明の光電変換装
置の第９の実施例を示す全体回路図、図２０（ａ）は本
実施例中の１画素に相当する各構成素子の平面図、図２
０（ｂ）は図２０（ａ）のＡ−Ｂ線断面図である。な
お、図１６、図１７と同一機能の部分には同一符号を付
している。図１９において、Ｓ１１〜Ｓ３３は光電変換
素子で下部電極側をＧ、上部電極側をＤで示している。
Ｃ１１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は
転送用ＴＦＴである。ＶS は読み出し用電源、Ｖg はリ
フレッシュ用電源であり、それぞれスイッチＳＷｓ，Ｓ
Ｗｇを介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に
接続されている。スイッチＳＷｓはインバータを介し
て、スイッチＳＷｇは直接にリフレッシュ制御回路ＲＦ
に接続されており、リフレッシュ期間はＳＷｇがｏｎ、
その他の期間はＳＷｓがｏｎするよう制御されている。
１画素は１個の光電変換素子とコンデンサ、およびＴＦ
Ｔで構成され、その信号出力は信号配線ＳＩＧにより検
出用集積回路ＩＣに接続されている。本実施例の光電変
換装置は計９個の画素を３つのブロックに分け１ブロッ
クあたり３画素の出力を同時に転送しこの信号配線ＳＩ
Ｇを通して検出用集積回路ＩＣによって順次出力に変換
され出力される（Ｖｏｕｔ）。また１ブロック内の３画
素を横方向に配置し、３ブロックを順に縦に配置するこ
とにより各画素を二次元的に配置している。
【０１２９】図中破線で囲んだ部分は大面積の同一絶縁
基板上に形成されているが、このうち第１画素に相当す
る部分の平面図を図２０（ａ）に示す。また図中破線Ａ
−Ｂで示した部分の断面図を図２０（ｂ）に示す。Ｓ１
１は光電変換素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデン
サ、およびＳＩＧは信号配線である。本実施例において
はコンデンサＣ１１と光電変換素子Ｓ１１とは特別に素
子を分離しておらず、光電変換素子Ｓ１１の電極の面積
を大きくすることによりコンデンサＣ１１を形成してい
る。これは本実施例の光電変換素子とコンデンサが同じ
層構成であるから可能なことで本実施例の特徴でもあ
る。各層の形成法は第１の実施例におよそ等しいがコン
タクトホールがないためその形成用のエッチングはな
い。また、画素上部にはパッシベーション用窒化シリコ
ン膜ＳｉＮとヨウ化セシウム等の蛍光体ＣｓＩが形成さ
れている。上方よりＸ線（Ｘ−ｒａｙ）が入射すると蛍
光体ＣｓＩにより光（破線矢印）に変換され、この光が
光電変換素子に入射される。
【０１３０】次に図１９乃至図２１を用いて本実施例の
光電変換装置の動作について説明する。図２１は本実施
例の動作を示すタイミングチャートである。
【０１３１】はじめにシフトレジスタＳＲ１およびＳＲ
２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＨｉが
印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とス
イッチＭ１〜Ｍ３がｏｎし導通し、全光電変換素子Ｓ１
１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積分検出器Ａ
ｍｐの入力端子はＧＮＤ電位に設計されているため）。
同時にリフレッシュ制御回路ＲＦがＨｉを出力しスイッ
チＳＷｇがｏｎし全光電変換素子Ｓ１１〜Ｓ３３のＧ電
極はリフレッシュ用電源Ｖg により正電位になる。する
と全光電変換素子Ｓ１１〜Ｓ３３はリフレッシュモード
になりリフレッシュされる。つぎにリフレッシュ制御回
路ＲＦがＬｏを出力しスイッチＳＷｓがｏｎし全光電変
換素子Ｓ１１〜Ｓ３３のＧ電極は読み取り用電源ＶS に
より負電位になる。すると全光電変換素子Ｓ１１〜Ｓ３
３は光電変換モードになり同時にコンデンサＣ１１〜Ｃ
３３は初期化される。この状態でシフトレジスタＳＲ１
およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ
３にＬｏが印加される。すると転送用ＴＦＴ・Ｔ１１〜
Ｔ３３のスイッチＭ１〜Ｍ３がｏｆｆし、全光電変換素
子Ｓ１１〜Ｓ３３のＤ電極はＤＣ的にはオープンになる
がコンデンサＣ１１〜Ｃ３３によって電位は保持され
る。しかしこの時点ではＸ線は入射されていないため全
光電変換素子Ｓ１１〜Ｓ３３には光は入射されず光電流
は流れない。この状態でＸ線がパルス的に出射され人体
等を通過し蛍光体ＣｓＩに入射すると光に変換され、そ
の光がそれぞれの光電変換素子Ｓ１１〜Ｓ３３に入射す
る。この光は人体等の内部構造の情報が含まれている。
この光により流れた光電流は電荷としてそれぞれのコン
デンサＣ１１〜Ｃ３３に蓄積されＸ線の入射終了後も保
持される。つぎにシフトレジスタＳＲ１により制御配線
ｇ１にＨｉの制御パルスが印加され、シフトレジスタＳ
Ｒ２の制御配線ｓｇ１〜ｓｇ３への制御パルス印加によ
って転送用ＴＦＴ・Ｔ１１〜Ｔ１３、スイッチＭ１〜Ｍ
３を通してｖ１〜ｖ３が順次出力される。同様にシフト
レジスタＳＲ１，ＳＲ２の制御により他の光信号も順次
出力される。これにより人体等の内部構造の二次元情報
がｖ１〜ｖ９として得られる。静止画像を得る場合はこ
こまでの動作であるが動画像を得る場合はここまでの動
作を繰り返す。
【０１３２】本実施例では光電変換素子のＧ電極が共通
に接続され、この共通の配線をスイッチＳＷｇとスイッ
チＳＷｓを介してリフレッシュ用電源Ｖg と読み取り用
電源ＶS電位に制御しているため、全光電変換素子を同
時にリフレッシュモードと光電変換モードとに切り換え
ることができる。このため複雑な制御なくして１画素あ
たり１個のＴＦＴで光出力を得ることができる。
【０１３３】本実施例では９個の画素を３×３に二次元
配置し３画素ずつ同時に、３回に分割して転送・出力し
たがこれに限らず、例えば縦横１ｍｍあたり５×５個の
画素を２０００×２０００個の画素として二次元的に配
置すれば４０ｃｍ×４０ｃｍのＸ線検出器が得られる。
これをＸ線フィルムの代わりにＸ線発生器と組み合わせ
Ｘ線レントゲン装置を構成すれば胸部レントゲン検診や
乳ガン検診に使用できる。するとフィルムと異なり瞬時
にその出力をＣＲＴで映し出すことが可能で、さらに出
力をディジタルに変換しコンピュータで画像処理して目
的に合わせた出力に変換することも可能である。また光
磁気ディスクに保管もでき、過去の画像を瞬時に検索す
ることもできる。また感度もフィルムより良く人体に影
響の少ない微弱なＸ線で鮮明な画像を得ることもでき
る。
【０１３４】図２２，図２３に２０００×２０００個の
画素を持つ検出器の実装を示す概念図を示す。２０００
×２０００個の検出器を構成する場合図１９で示した破
線内の素子を縦・横に数を増せばよいが、この場合制御
配線もｇ１〜ｇ２０００と２０００本になり信号配線Ｓ
ＩＧもｓｉｇ１〜ｓｉｇ２０００と２０００本になる。
またシフトレジスタＳＲ１や検出用集積回路ＩＣも２０
００本の制御・処理をしなければならず大規模となる。
これをそれぞれ１チップの素子で行なうことは１チップ
が非常に大きくなり製造時の歩留りや価格等で不利であ
る。そこで、シフトレジスタＳＲ１は例えば１００段ご
と１個のチップに形成し、２０個（ＳＲ１−１〜ＳＲ１
−２０）を使用すればよい。また検出用集積回路も１０
０個の処理回路ごと１個のチップに形成し、２０個（Ｉ
Ｃ１〜ＩＣ２０）を使用する。
【０１３５】図２２には左側（Ｌ）に２０チップ（ＳＲ
１−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装
し、１チップあたり１００本の制御配線、信号配線をお
のおのワイヤーボンディングでチップと接線している。
図２２中破線部は図１９の破線部に相当する。また外部
への接続は省略している。また、ＳＷｇ，ＳＷｓ，
Ｖ g ，ＶS ，ＲＦ等も省略している。検出集積回路ＩＣ
１〜ＩＣ２０からは２０本の出力（Ｖｏｕｔ）がある
が、これらはスイッチ等を介して１本にまとめたり、２
０本をそのまま出力し並列処理すればよい。
【０１３６】あるいは図２３に示すように左側（Ｌ）に
１０チップ（ＳＲ１−１〜ＳＲ１−１０）、右側（Ｒ）
に１０チップ（ＳＲ１−１１〜ＳＲ１−２０）と上側に
１０チップ（ＩＣ１〜１０）、下側（Ｄ）に１０チップ
（ＩＣ１１〜２０）を実装してもよい。この構成は上・
下・左・右側（Ｕ，Ｄ，Ｌ，Ｒ）にそれぞれ各配線を１
０００本ずつに振り分けているため、各辺の配線の密度
が小さくなり、また各辺のワイヤーボンディングの密度
も小さく、歩留りが向上する。配線の振り分けは左側
（Ｌ）にｇ１，ｇ３，ｇ５，…，ｇ１９９９、右側
（Ｒ）にｇ２，ｇ４，ｇ６，…，ｇ２０００とし、つま
り奇数番目の制御線を左側（Ｌ）、偶数番目の制御を右
側（Ｒ）に振り分ける。こうすると各配線は等間隔に引
き出され配線されるので密度の集中なく一層歩留りが向
上する。また、上側（Ｕ）下側（Ｄ）への配線も同様に
振り分ければよい。また、図示していないが別の実施例
として配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，
ｇ２０１〜ｇ３００，…，ｇ１８０１〜ｇ１９００、右
側（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，
…，ｇ１９０１〜ｇ２０００を振り分け、つまり、１チ
ップごと連続な制御線を振り分け、これを左・右側
（Ｌ，Ｒ）交互に振り分ける。こうすると、１チップ内
は連続に制御でき、駆動タイミングが楽で回路を複雑に
しなくてよく安価なものが使用できる。上側（Ｕ）、下
側（Ｄ）についても同様で、連続な処理が可能で安価な
回路が使用できる。
【０１３７】また図２２，図２３に示される例は共に１
枚の基板上に破線部の回路を形成した後、その基板上に
チップを実装してもよいし、別の大きな基板上に破線部
の回路基板とチップを実装してもよい。また、チップを
フレキシブル基板上に実装して破線部の回路基板に張り
付け接線してもよい。
【０１３８】またこのような非常に多くの画素をもつ大
面積の光電変換装置は従来の光センサを用いた複雑な工
程では不可能であったが、本発明の光電変換装置の工程
は各素子を共通な膜で同時に形成しているため工程数が
少なく、簡易的な工程で済むため高歩留まりが可能で低
コストで大面積・高性能の光電変換装置の生産を可能と
している。また、コンデンサと光電変換素子とが同じ素
子内で構成でき、実質上素子を半減することが可能でさ
らに歩留まりを向上できる。
【０１３９】次に本発明の理解のためにあらためて突入
電流の説明及びＴＦＴによるリフレッシュ動作の説明を
行う。図２４はＴＦＴ１７００及び電源１１１５で構成
される光電変換装置の１ビット等価回路図であり、図２
５がその動作を示すタイミングチャートである。
【０１４０】ここでは説明を簡単にする為に、ＴＦＴ１
７００を介して光電変換素子のＧ電極に正の電位を与え
る場合である図２４に示した光電変換装置の１ビット等
価回路図を用いて説明を行う。そして光電変換素子のＤ
電極の電位は電源１１４によりＶD に設計され、リフレ
ッシュ動作時のＧ電極の電位は電源１１１５によりＶ rG
に設定されるものとする。
【０１４１】ここで光電変換素子１００は前述した実施
例１に示す光電変換素子１００と同じ構成である為、図
１（ａ）と参照しながら以下で説明する。
【０１４２】図１（ａ）に示すように光電変換素子１０
０のＧ電極の電位（ＶO ）をＤ電極の電位（ＶD ）以上
にリフレッシュすると（ＶO ＝ＶrG≧ＶD ）、光電変換
素子１１００のｉ層４内に留まっていたホール及びｉ層
４と絶縁層７０との界面に存在する界面欠陥にトラップ
されていたホールの全てがＤ電極に完全に掃き出され
る。逆に電子はこの時Ｄ電極からｉ層４内へ流れ込み、
その一部はｉ層４と絶縁層７０との界面に存在する界面
欠陥にトラップされる。以下この電流を負の突入電流と
いう。そしてリフレッシュ動作終了後、光電変換素子１
００のＧ電極の電位をＧＮＤ電位等に初期化する時、ｉ
層４内及び界面欠陥にトラップされていた電子が全てＤ
電極へ掃き出される。以下この電流を正の突入電流とい
う。ｉ層４と絶縁層７０との界面に存在する界面欠陥は
一般にエネルギー準位が深い為、界面欠陥位置に存在す
る電子及びホールを移動させるエネルギー、及び他の位
置から界面欠陥位置へ電子及びホールを移動させるエネ
ルギーは相対的に高く、見かけ上の移動度も低くなる。
その為、正の突入電流がゼロになるまで即ち界面欠陥に
トラップされていた電子の全てがＤ電極へ掃き出される
まで数十マイクロ秒から数秒かかることになり、Ｇ電極
リセット動作が終了しても大きな突入電流が流れる。そ
の結果、Ｇ電極が持つ容量に蓄積された電荷の中にはノ
イズ成分である突入電流による電荷が含まれ、結果的に
その電荷分ＳＮ比が低下してしまうのである。
【０１４３】上記の理由について、更に図２４と図２５
と用いて詳細に説明する。
【０１４４】図２５のＰａ，Ｐｂ，Ｐｃ，Ｐｄは各々図
２４におけるスイッチ素子１１２５、転送用ＴＦＴ１３
００、リフレッシュ用ＴＦＴ１７００、リセット用ＴＦ
Ｔ１４００を駆動するハイレベルパルスのタイミングを
示している。ここでＨは各駆動素子をオン状態にするハ
イレベルを示しており、一般に結晶シリコン半導体スイ
ッチ素子では＋５Ｖ〜＋１２Ｖ、ａ−ＳｉＴＦＴでは＋
８〜＋１５Ｖ位が用いられる。又、Ｌは一般的に０Ｖが
多く用いられる。ＩS とＶO は、図２４中の矢印で示す
ように、各々光電変換素子１００に一定の信号光が照射
された状態において、矢印の方向へ流れる電流とＧ電極
の電位を示している。ここでＰａ〜Ｐｄのパルス幅が２
０マイクロ秒の動作時におけるＩS とＶO を図２５に示
している。
【０１４５】図２５において、ＶO はＰｃのリフレッシ
ュ用パルス立ち上がりから、Ｐｄのリセット用パルス立
ち上がりまで一定の高い電位に保たれている。その為正
の突入電流は、その間に発生せず、Ｐｄのパルス立ち上
がり時に初めて、前述した界面欠陥にトラップされてい
た電子の掃き出しによると考えられる正の突入電流が発
生している。この正の突入電流が減衰しほぼゼロになる
まで我々の作製した装置では約８０〜１００マイクロ秒
かかる為、Ｇ電極が持つ容量に信号電荷を蓄積しはじめ
るＰｄのパルスの立ち下がり時には、正の突入電流が多
く発生しており、図中の斜線で示した部分の電荷及び電
圧値がノイズ成分として蓄積されてしまうのである。そ
の結果その蓄積分ＳＮ比が低下してしまうのである。正
の突入電流を低減する方法としては、Ｐｄのリセット用
パルスの時間を長くすることが考えられるが、その時間
にも限界があり、又時間を長くすることにより装置全体
の信号読み取り時間が長くなり、装置の低速化即ち性能
ダウンを引き起こすことになる。
【０１４６】次に図２６を用いて光電変換素子１００を
リフレッシュさせる時の印加電圧の条件について説明す
る。
【０１４７】図２６は光電変換素子１００のエネルギー
バンド図であり、両端の各々の電極（Ｄ電極及びＧ電
極）は開放（オープン）状態である。光電変換素子１０
０は一般にいわれているＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造であり
両端の電極に加わる電圧条件により全容量が相対的に小
さい状態（デプレッション状態）と全容量が相対的に大
きい状態（アキュムレーション状態）が現れる。
【０１４８】図２６における各デバイスの両端はオープ
ンであるが、エネルギーバンド図については図２６
（ｂ）の場合が上記デプレッション状態のエネルギーバ
ンド図と同じであり、図２６（ｃ）の場合がアキュムレ
ーション状態のエネルギーバンド図と同じである。
【０１４９】一般にＭＩＳコンデンサは、作製直後にお
いて図２６（ａ）の状態即ちｉ層のバンドがフラットな
状態（フラットバンド電圧ＶFB＝０Ｖ）又は図２６
（ｂ）の状態即ち若干デプレッション状態（３Ｖ≧ＶFB
＞０Ｖ）である事が多い。又、ＭＩＳコンデンサの両端
に電圧を加える事によりＶFBはある程度任意の正及び負
の値にする事も可能である。
【０１５０】以上のことにより、正の突入電流（減衰時
間が長く、且つ電流値が大であること）をもたらす電圧
値の条件を以下においてまとめる。
【０１５１】まず、光電変換素子１００のｉ層のフラッ
トバンド電圧ＶFBがゼロの時はリフレッシュ時のＧ電極
の電位（ＶrG）はＤ電極の電位（ＶD ）より高ければ、
即ちＶrG＞ＶD であれば、正の突入電流が流れる。
【０１５２】又、光電変換素子１００のｉ層のフラット
バンド電圧ＶFBがゼロでない時はリフレッシュ時のＧ電
極の電位（ＶrG）はＤ電極の電位（ＶD ）からＶFBを差
し引いた電圧値よりも高いもしくは同等であれば即ちＶ
rG≧ＶD −ＶFBであれば正の突入電流が流れるのであ
る。
【０１５３】上記のメカニズムを図２７を用いて説明す
る。
【０１５４】図２７はＶrG≧ＶD −ＶFBの場合の光電変
換素子１１００のエネルギーバンド図で図２７（ａ）の
下部電極層２から透明電極層６までの各層の厚さ方向の
状態を表している。リフレッシュ動作の図２７（ａ）に
おいて、Ｄ電極はＧ電極に対して負の電位が与えられて
いるため、ｉ層４中の黒丸で示されたホールは電界によ
りＤ電極に導かれる。同時に白丸で示された電子はｉ層
４に注入される。又、ｉ層４と絶縁層７０の界面欠陥に
トラップされていたホールはある程度の時間を費しＤ電
極に導かれ、ｉ層４に注入された電子のうち一部は逆
に、ある程度の時間を費してｉ層４と絶縁層７０の界面
欠陥にトラップされる。この時一部のホールと電子はｎ
層５、ｉ層４において再結合して消滅する。十分に長い
時間この状態が続けばｉ層４内のホールはｉ層４から掃
き出される。この状態で光電変換動作の図２７（ｂ）に
なるとＤ電極はＧ電極に対して正の電位が与えられるた
めｉ層４中の電子は瞬時にＤ電極に導かれる。そしてｉ
層４と絶縁層７０の界面欠陥にトラップされていた電子
は、ある程度時間を費してＤ電極へ導かれる。この界面
欠陥にトラップされていた電子が前述した問題の突入電
流の原因である。ここでホールはｎ層５が注入阻止層と
して働く為、ｉ層４に導かれることはない。この状態で
ｉ層４内に光が入射すると、光は吸収され電子・ホール
対が発生する。この電子は電界によりＤ電極に導かれ、
ホールはｉ層４内を移動しｉ層４と絶縁層７０の界面に
達する。しかし、絶縁層７０内には移動できない為、ｉ
層４内に留まることになる。そして一部のホールは界面
欠陥にトラップされる。そしてある期間光電変換動作の
図２７（ｂ）を保った後の状態が図２７（ｃ）である。
【０１５５】以下、本発明の他の実施例を図面に基づい
て詳細に説明する。
【０１５６】［実施例１０］図２８は、本発明の第１０
の実施例に係る光電変換装置の１ビットの概略的等価回
路図である。図２９は図２８の光電変換装置を実際に駆
動した時のタイミングチャートである。
【０１５７】図２８において図２４と同じ番号で示され
る部分については同じものを示しているので説明は省略
する。図２４に示される概略的等価回路と本実施例との
違いはＴＦＴ１７００に接続される電源の大きさであ
る。
【０１５８】尚、ここで光電変換部１００は、図４
（ａ）と同一の構造をしているので、ｉ層と第２の電極
層との間の注入阻止層はｎ型の半導体層であり、注入が
阻止されるキャリアはホールである。その為、注入が阻
止されるキャリア１個の電荷をｑとすると、この場合は
ｑ＞０となる。
【０１５９】なお、本実施例において信号検出部は図２
８の点線内の検出手段とＴＦＴ１３００、及びハイレベ
ルパルスＰｂを印加する手段を含む。
【０１６０】図２８において図２４と異なる点は、光電
変換素子１００のリフレッシュ動作においてＧ電極に正
の電位を与える電源１１１５の電位ＶrGを、Ｄ電極に正
の電位を与える電源１１４の電位ＶD に比べて低くして
いる点のみである。詳細にいえば、光電変換素子１００
には、ｉ層のエネルギーバンドをフラットにする為にＧ
電極に印加するフラットバンド電圧（ＶFB）が存在する
ので、実際には、図２４の例ではＶrG≧ＶD −ＶFBの状
態で駆動していたのに対し、図２８の本実施例ではＶrG
＜ＶD −ＶFBの状態で駆動するのである。
【０１６１】次に図２９において本実施例の光電変換装
置の動作を説明する。
【０１６２】図２９において図２５と異なる点は、光電
変換素子１００の電流ＩS と電流Ｉ S によるＧ電極の
電位ＶO の振舞いである。
【０１６３】図２９において、Ｐｃのリフレッシュパル
スが立ち上がり、光電変換部１００のＧ電極に電圧ＶrG
（ＶrG＜ＶD −ＶFB）が印加されると光電変換部１００
のｉ層内に留まっていたホールの一部がＤ電極に掃き出
される。この時、ｉ層と絶縁層の界面欠陥にトラップさ
れていたホールのほぼ全てはそのままの状態であると考
えられる。又、この時電子はＤ電極に掃き出された一部
のホールに相当する量もしくはそれ以下の数量がＤ電極
からｉ層内へ流れ込むが、ｉ層内における電界はＧ電極
側の電位が低い為、ｉ層と絶縁層の界面欠陥にトラップ
される電子はほぼゼロであると考えられる。よって図２
９におけるＩS はＰｃのリフレッシュパルス立ち上がり
時において小さな負の突入電流しか生じることなく、又
減衰時間も短くなっている。又、Ｐｃのリフレッシュパ
ルス立ち上がりからＰｄのＧ電極リセットパルス立ち上
がりまでのＧ電極の電圧ＶO はＶrGにほぼ一致してお
り、その電位はＶD −ＶFBより下がっていることを図２
９は示している。
【０１６４】次にＧ電極リセットパルスが立ち上がり、
光電変換部１００のＧ電極がＧＮＤに接地されるとｉ層
内に留まっていた若干の電子は全てＤ電極に流れ出すこ
とになる。この時、ｉ層と絶縁層との界面欠陥には電子
は存在しない為、電子は少量で且つ瞬時に流れ出ると考
えられる。又、この時界面欠陥に存在するホールはほと
んど移動しないと思われる。よってＰｄのＧ電極リセッ
トパルス立ち上がり時において、ＩS は小さな正の突入
電流しか生じることなく、又減衰時間も短くなってい
る。ＰｄのＧ電極リセットパルスの立ち上がりから立ち
下がりまでを約２０マイクロ秒で動作させると、図のよ
うに光電変換動作開始となるＰｄのパルスの立ち下がり
時には、ほぼ突入電流はゼロになる。よってＰｄのパル
スの立ち下がりから蓄積されはじめる電荷は、ほぼすべ
てが光電変換部１００内に入射した信号光による電荷と
なり、その信号電圧を読み出すことによりＳＮ比の高い
情報を得ることが可能となる。ここで図２８に示した四
角の点線内の信号検出用の素子は特に限定されるもので
はなく、電流もしくは電荷を直接もしくは積分値で検出
できればよく、又、信号電荷を読み出し用コンデンサ１
１２４に蓄積せず、電流計等で読み出す場合は、読み出
し用コンデンサ１１２４及び電位初期化用スイッチ素子
１１２５を省略可能であるが、このことは先の説明で述
べたことと同じである。
【０１６５】以下、本発明の第１０の実施例における基
本的なメカニズムについて図を用いてさらに詳細に説明
する。
【０１６６】図３０（ａ）〜図３０（ｃ）はＶrG＜ＶD
−ＶFBの場合の光電変換部１００の動作を示すエネルギ
ーバンド図であり、図２７（ａ）〜図２７（ｃ）に示し
たエネルギーバンド図に対応している。
【０１６７】リフレッシュ動作の図３０（ａ）において
Ｄ電極はＧ電極に対して正の電位が与えられている為、
ｉ層４中の黒丸で示されたホールの一部が電界によりＤ
電極に導かれる。同時に白丸で示された電子はｉ層４に
注入される。ここでｉ層４と絶縁層７０の界面欠陥にト
ラップされていたホールはほとんど移動せず、又電子が
界面欠陥にトラップされることもない。
【０１６８】この状態で光電変換動作の図３０（ｂ）に
なるとＧ電極はＤ電極に対して更に大きな負の電位が与
えられる為、ｉ層４中の電子は瞬時にＤ電極に導かれる
が、界面欠陥にトラップされた電子はほとんど存在しな
い為、先に説明した図２４の光電変換装置で問題となる
突入電流はほとんど存在しなくなる。
【０１６９】そしてある期間光電変換動作の図３０
（ｂ）を保った後の状態の図３０（ｃ）になる。
【０１７０】このように本実施例においては、ｉ層４と
絶縁層７０との界面欠陥に電子が存在することはほとん
どない為、電子の出入りに長い時間を費すことがなくな
り、結果的にノイズ成分となる突入電流を大きく削減す
ることが可能となる。
【０１７１】［実施例１１］図３１から図３２を用いて
第１１の実施例を説明する。図３１は本発明の第１１の
実施例を示す光電変換装置の概略的等価回路図である。
但しここでは９個の一次元的に配置される光電変換素子
を有する光電変換素子アレイの場合を一例として取り上
げる。
【０１７２】図３２は長尺方向に複数個の画素のある光
電変換部１００、リフレッシュ用ＴＦＴ部１７００、転
送用ＴＦＴ部１３００、リセット用ＴＦＴ部１４００、
配線部１５００の組のうち、１画素分を示す模式的平面
図である。
【０１７３】図３２において、光電変換部１００は基板
側からの光に対する遮光膜を兼ねた下部電極２を有す
る。基板側から照射された光は採光用窓１７を通して図
面に対して垂直な上方に位置する原稿面（不図示）で反
射し、その反射光が光電変換素子１００に入射する。こ
こで発生したキャリアによる光電流は光電変換素子１０
０の等価的な容量成分及びその他の浮遊容量に蓄積され
る。蓄積された電荷は転送用ＴＦＴ３００により信号線
用マトリクス配線部５００へ転送され、信号処理部（不
図示）により電圧として読み取られる。
【０１７４】ここで第２の電極層は特に透明電極にして
いない。又、実施例においては、ｉ層と第２の電極層と
の間の注入阻止層はｎ型であり、注入が阻止されるキャ
リアはホールである。その為、注入が阻止されるキャリ
ア１個の電荷をｑとすると、この場合もｑ＞０となる。
【０１７５】次に本第１１の実施例である光電変換装置
の駆動方法について回路図を用いて説明する。
【０１７６】図３１において、光電変換素子Ｓ１〜Ｓ９
は３個で１ブロックを構成し、３ブロックで光電変換素
子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対
応して各々接続されているリフレッシュ用ＴＦＴ−Ｆ１
〜Ｆ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化
するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ
１〜Ｔ９も同様である。
【０１７７】又、光電変換素子Ｓ１〜Ｓ９の各ブロック
内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ
１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに
接続されている。詳細に言えば、各ブロックの第１の転
送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各
ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共
通線１１０３に、そして各ブロックの第３の転送用ＴＦ
Ｔ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続され
ている。共通線１１０２〜１１０４は各々スイッチング
トランジスタＴ１００〜Ｔ１２０を介してアンプ１１２
６に接続されている。
【０１７８】又、図３において、共通線１１０２〜１１
０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して
接地されており、且つスイッチングトランジスタＣＴ１
〜ＣＴ３を介して接地されている。ここで、スイッチン
グトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に
接続され、図２９で示したＰａのパルスと同様のタイミ
ングでオン状態とすることにより、共通線１１０２〜１
１０４の残留電荷をＧＮＤに放電し、電位の初期化を行
う。なお、本実施例においてリフレッシュ手段はＴＦＴ
−Ｆ１〜Ｆ９、シフトレジスタ１１０８、電源１１１
５、電源１１４を有し、信号検出部は図３１の点線内の
検出手段、ＴＦＴ−Ｔ１〜Ｔ９、シフトレジスタ１１０
６を含む。
【０１７９】次に本第１１の実施例の動作を時系列的に
説明する。
【０１８０】まず、光電変換素子Ｓ１〜Ｓ９に信号光が
入射するとその強度に応じて各光電変換部１００の等価
的な容量成分及び各浮遊容量に電荷が蓄積される。そし
てシフトレジスタ１１０６の第１の並列端子からハイレ
ベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態
となることで各容量成分及び各浮遊容量に蓄積されてい
た電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転
送される。続いてシフトレジスタ１１０７から出力され
るハイレベルがシフトして、スイッチングトランジスタ
Ｔ１００〜Ｔ１２０が順次オン状態となる。これによっ
て共通コンデンサＣ１００〜Ｃ１２０に転送された第１
ブロックの光信号がアンプ１１２６を通って順次読み出
される。
【０１８１】転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態にな
った後、シフトレジスタ１１０８の第１の並列端子から
ハイレベルが出力され、リフレッシュ用ＴＦＴ−Ｆ１〜
Ｆ３がオン状態となり、光電変換素子Ｓ１〜Ｓ３のＧ電
極の電位が上昇する。この時、電源１１１５の電位ＶrG
は、電源１１４の電位ＶD 及び全光電変換素子Ｓ１〜Ｓ
９の最大のフラットバンド電圧ＶFBを用いるとＶrG＜Ｖ
D −ＶFBの関係に設定する。そして、光電変換素子Ｓ１
〜Ｓ３内のホールの一部が共通電源線１４０３に掃き出
される。
【０１８２】次にシフトレジスタ１１０９の第１の並列
端子からハイレベルが出力され、リセット用ＴＦＴ−Ｒ
１〜Ｒ３をオン状態にすることにより光電変換素子Ｓ１
〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして
次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１
２０の電位が初期化される。共通コンデンサＣ１００〜
Ｃ１２０の電位が完全に初期化された時点でシフトレジ
スタ１１０６がシフトし、第２の並列端子からハイレベ
ルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ
６がオン状態になり、第２ブロックの光電変換素子Ｓ４
〜Ｓ６の等価的容量成分及び浮遊容量に蓄積されている
信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送さ
れる。そして第１ブロックの場合と同様にシフトレジス
タ１１０７のシフトにより、スイッチングトランジスタ
Ｔ１００〜Ｔ１２０が順次オン状態となり、共通コンデ
ンサＣ１００〜Ｃ１２０に蓄積されている第２ブロック
の光信号が順次読み出される。
【０１８３】第３のブロックの場合も同様に、電荷転送
動作と光信号の読み出し動作が行われる。
【０１８４】このように第１ブロックから第３ブロック
までの一連の動作により、原稿の主走査方向における１
ライン分の信号を読み取ることが終了し、その読み取ら
れた信号は原稿の反射率の大小によりすなわち入射光量
の大小によりアナログ的に出力される。
【０１８５】又、上記第１０及び第１１の実施例の説明
においてホールと電子を逆に構成してもよい。例えば注
入阻止層はｐ層でもよい。この場合上記の第１０及び第
１１の実施例において電圧や電界の印加する方向を逆に
し、その他の部分を同様に構成すれば上記実施例と同様
の動作結果が得られる。そのような場合は注入阻止層に
より注入が阻止されるキャリア１個の電荷ｑはｑ＜０と
なる。
【０１８６】又、上記第１１の実施例では一次元的なラ
インセンサを説明したが、ラインセンサを複数本配置す
れば二次元的なエリアセンサとなり、Ｘ線撮像装置等の
等倍読み取りを行う光電変換装置も上記実施例で示した
ブロック分割駆動を用いることにより、構成が可能とな
ることは言うまでもない。
【０１８７】以上説明したように第１１の実施例は第１
０の実施例に加えて光電変換素子、ＴＦＴ、マトリクス
信号配線部が同一膜構成の為、同一プロセスで同時に形
成することが可能な為、小型化・高歩留りが可能となり
低コストで高ＳＮ比の光電変換装置が実現できる。
【０１８８】［実施例１２］図３３は本実施例の光電変
換装置の１ビットの概略的等価回路図であり、図３４は
図３３の光電変換装置を駆動する場合の例を説明するタ
イミングチャートである。
【０１８９】図３３において図２８と同じ番号のものは
同じ部材を示す。図３３では図２８のＴＦＴ１７００の
代わりにコンデンサ１２００の一方の電極が光電変換部
１００に電気的に接続され、コンデンサ１２００の他方
の電極はリフレッシュ用パルス発生手段Ｐｃに接続され
ている。
【０１９０】コンデンサ１２００は光電変換部１００の
リフレッシュ動作においてＧ電極に正の電位を与えるパ
ルス印加用容量手段として機能する。
【０１９１】また、１３００は検出動作において信号電
荷を転送するＴＦＴであり、１４００はＧ電極の電位を
初期化する初期化用ＴＦＴである。また、四角の点線内
は信号検出部を表しており、ＩＣ等によって構成される
のが一般的であり、図３３においては１つの例として示
している。ここで１１２４は読み出し用コンデンサ、１
１２５は読み出し用コンデンサ１１２４を初期化するス
イッチ素子、１１２６はオペアンプである。信号検出部
はこの一例に限定するものでなく電流もしくは電荷を直
接もしくは積分値で検出できればよい。例えば、信号電
荷を読み出し用コンデンサ１１２４に蓄積せず、電流計
等で読み出す場合は、読み出し用コンデンサ１１２４及
び電位初期化用スイッチ素子１１２５を省略できる。
【０１９２】以下、本実施例の光電変換装置の動作の一
例を図３４を用いて説明する。
【０１９３】光電変換素子のリフレッシュ動作におい
て、図３４に示すようにリフレッシュ用ハイレベルパル
スＰｃをコンデンサ１２００のＧ電極と対向する電極側
に加えることによって、Ｐｃのハイレベルパルスを加え
た時のみＧ電極の電位が上昇するように構成している。
その為光電変換部１００内に留まっていたホールはＤ電
極に掃き出され、光電変換部１００はリフレッシュされ
る。その後、Ｐｃのリフレッシュパルスが立ち下がると
同時にコンデンサ１２００の対向電極であるＧ電極の電
位も瞬時に下がるため、光電変換部１１００中に留まっ
ていたホールのＤ電極への掃き出しが終了し、光電変換
動作になる。実際には光電変換部１１００には図３４に
示すような正の突入電流が発生し次第に減衰していく
為、突入電流が流れた後、光電変換動作をはじめる。次
にＴＦＴ１４００はＰｄの低電位（以下ローレベルとも
いう）パルスによりオフ状態となりＧ電極は直流的にオ
ープンになる。しかし実際にはコンデンサ１２００の容
量及び光電変換部１１００の等価的な容量成分や浮遊容
量により電位は保たれる。ここで光電変換部１１００の
光信号が入射していると対応する電流がＧ電極から流れ
出しＧ電極の電位は上昇する。つまりＧ電極が持つ容量
に光の入射情報が電荷として蓄積される。一定の蓄積時
間後転送用ＴＦＴ１３００はＰｂのハイレベルパルスに
よりオフ状態からオン状態になり、蓄積された電荷はコ
ンデンサ１１２４に流れるが、この電荷は光電変換動作
で光電変換部１００から流れ出た電流の積分値に比例し
た値であり、つまり光の入射の総量としてオペアンプ１
１２６を通して検出部により検出される。またこの転送
動作の前にはコンデンサ１１２４の電位はＴＦＴ１１２
５のＰａのハイレベルパルスによりＧＮＤ電位に初期化
されていることが望ましい。そして転送用ＴＦＴ１３０
０がオフ状態になると、再びリフレッシュ用ＴＦＴ１７
００がＰｃのハイレベルパルスによりオン状態となり、
以下一連の動作が繰り返される。なお、本実施例におい
てリフレッシュ手段はコンデンサ１２００，ハイレベル
パルスＰｃを印加する手段，及び電源１１４を含み、信
号検出部は図３０の点線内の検出手段，ＴＦＴ１３０
０，及びハイレベルパルスＰｂを印加する手段を含む。
【０１９４】本実施例では、リフレッシュ動作において
コンデンサ１２００を介して光電変換素子のＧ電極に正
の電位を与え信号電荷の蓄積時の正の突入電流を防いで
いる。
【０１９５】正の突入電流を低減する方法としてはＰｄ
の初期化パルスの時間を長くすることが考えられるが、
その時間にも限界があり、又時間を長くすることにより
装置全体の信号読み取り時間が長くなり、装置の低速化
即ち性能ダウンを引き起こすことになる。
【０１９６】そこで、本実施例においてはリフレッシュ
動作をコンデンサで行い、且つ適当なタイミング設定を
行うことにより、例えばＰｃのパルスの立ち下がりか
ら、ＰｄのＧ電極電位初期化パルスの立ち下がりまでを
約１００μ秒で動作させると、図３４に示すようにＶO
として蓄積される突入電流はほぼゼロになる。よってＰ
ｄのパルスの立ち下がりから蓄積されはじめる電荷は、
ほぼすべてが光電変換部１００内に入射した信号光によ
る電荷となり、その信号電圧を読み出すことによりＳＮ
比の高い情報を得ることが可能となる。また、Ｐｃのハ
イレベルパルス（Ｖres ）を印加した時のＧ電極の電位
ＶO(refresh)を計算する。Ｇ電極に接続されている浮遊
容量及び光電変換素子１１００の等価的な容量成分の和
をＣO 、コンデンサ１２００の容量をＣX とすると、Ｖ
O(refresh)は次式で表される。
【０１９７】 ＶO(refresh)＝｛ＣX ／（ＣO ＋ＣX ）｝×Ｖres よって作り込むコンデンサＣX の大きさによってＶ
O(refresh)を自由に変えられることになり、実際に設計
する時の自由度も増す。
【０１９８】以上述べたことから明らかなように、コン
デンサ１２００を介して光電変換素子のＧ電極に正の電
位を与えることで、正の突入電流がほぼ０になった状態
で信号電荷の蓄積を行うことができる。
【０１９９】ここで第２の電極層は透明電極にしていな
い。又、光電変換部１００のｉ層と第２の電極層との間
の注入阻止層はｎ型であり、注入が阻止されるキャリア
はホールである。その為注入が阻止されるキャリア１個
の電荷をｑとするとこの場合はｑ＞０となる。
【０２００】又、本実施例の説明においてホールと電子
を逆に構成してもよい。例えば注入阻止層はＰ層でもよ
い。この場合本実施例において電圧や電界の印加する方
向を逆にし、その他の部分を同様に構成すれば上記実施
例と同様の動作結果が得られる。その様な場合は注入阻
止層により注入が阻止されるキャリア１個の電荷ｑはｑ
＜０となる。
【０２０１】［実施例１３］図３５から図３７を用いて
本発明の第１３の実施例を説明する。
【０２０２】図３５は本発明の第１３の実施例を説明す
るための光電変換装置の概略的等価回路図である。但し
ここでは９個の一次元的に配置される光電変換素子を有
する光電変換素子アレイの場合を一例として取り上げ
る。図３６は長尺方向に複数個の画素のある光電変換素
子部、リフレッシュ用コンデンサ部、転送用ＴＦＴ部、
リセット用ＴＦＴ部、配線部の組のうち、１画素分を示
す模式的平面図である。図３７は１画素の断面図であ
る。なお図３７は理解しやすくする為に模式的に描かれ
ており、配線部の位置は必ずしも図３６と一致していな
い。またリセット用ＴＦＴ部１４００は図示されていな
い。又図３５から図３７において、図３３と同一部分に
は同一符号を付している。
【０２０３】図３６において、光電変換部１００は基板
側からの光に対する遮光膜を兼ねた下部電極層２を有す
る。基板側から照射された光は採光用窓１７を通して図
面に対して垂直な上方に位置する原稿面（不図示）で反
射し、その反射光が光電変換部１００に入射する。ここ
で発生したキャリアによる光電流は光電変換部１００の
等価的な容量成分及びその他の浮遊容量に蓄積される。
蓄積された電荷は転送用ＴＦＴ１３００により信号線用
マトリクス配線部１５００へ転送され、信号処理部（不
図示）により電圧として読み取られる。
【０２０４】図３７において各部の層構成を簡単に説明
する。
【０２０５】図中１００は光電変換部、１２００はリフ
レッシュ用コンデンサ、１３００は転送用ＴＦＴ、１５
００は配線部であり、これらは第１の電極層２−１，２
−２，２−３，２−４、絶縁層７０、ｉ層４、ｎ層５、
第２の電極層６−１，６−２，６−３，６−４からなる
全５層の共通層の構成をしている。ここで第２の電極層
は特に透明電極にしていない。
【０２０６】また本実施例においても、光電変換部１０
０は第１実施例と同一の構造をしているので、ｉ層４と
第２の電極層６−１との間の注入阻止層はｎ型であり、
注入が阻止されるキャリアはホールである。その為、注
入が阻止されるキャリア１個の電荷をｑとすると、この
場合もｑ＞０となる。
【０２０７】次に本実施例の光電変換装置の駆動方法に
ついて図３５を用いて説明する。
【０２０８】図３５において、光電変換素子Ｓ１〜Ｓ９
は３個で１ブロックを構成し、３ブロックで光電変換素
子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対
応して各々接続しているリフレッシュ用コンデンサＣ１
〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化
するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ
１〜Ｔ９も同様である。
【０２０９】又、光電変換素子Ｓ１〜Ｓ９の各ブロック
内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ
１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに
接続されている。詳細に言えば、各ブロックの第１の転
送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各
ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共
通線１１０３に、そして各ブロックの第３の転送用ＴＦ
Ｔ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続され
ている。共通線１１０２〜１１０４は各々スイッチング
トランジスタＴ１００〜Ｔ１２０を介してアンプ１１２
６に接続されている。
【０２１０】又、図３５において、共通線１１０２〜１
１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介し
て接地されており、且つスイッチングトランジスタＣＴ
１〜ＣＴ３を介して接地されている。ここで、スイッチ
ングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通
に接続され、図３４で示したＰａのパルスと同様のタイ
ミングでオン状態とすることにより、共通線１１０２〜
１１０４の残留電荷をＧＮＤに放電し、電位の初期化を
行う。
【０２１１】なお、本実施例においてリフレッシュ手段
はコンデンサＣ１〜Ｃ９、シフトレジスタ１１０８、及
び電源１１１４を含み、信号検出部は図３５中の点線内
の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、及びシフトレジスタ
１１０６を含む。
【０２１２】次に本実施例の動作を時系列的に説明す
る。
【０２１３】まず、光電変換素子Ｓ１〜Ｓ９に信号光が
入射するとその強度に応じて電源１１４からリフレッシ
ュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等
価的な容量成分及び各浮遊容量に電荷が蓄積される。そ
してシフトレジスタ１１０６の第１の並列端子からハイ
レベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状
態となることでリフレッシュ用コンデンサＣ１〜Ｃ３及
び各容量成分及び各浮遊容量に蓄積されていた電荷が、
各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。
続いてシフトレジスタ１１０７から出力されるハイレベ
ルがシフトして、スイッチングトランジスタＴ１００〜
Ｔ１２０が順次オン状態となる。これによって共通コン
デンサＣ１００〜Ｃ１２０に転送された第１ブロックの
光信号がアンプ１１２６を通って順次読み出される。
【０２１４】転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態にな
った後、シフトレジスタ１１０８の第１の並列端子から
ハイレベルが出力され、リフレッシュ用コンデンサＣ１
〜Ｃ３の両端の電位が上昇する。そして光電変換素子Ｓ
１〜Ｓ３内のホールが共通電源線１４０３に掃き出され
る。
【０２１５】次にシフトレジスタ１１０９の第１の並列
端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１
〜Ｒ３をオン状態にすることにより光電変換素子Ｓ１〜
Ｓ２のＧ電極の電位がＧＮＤに初期化される。そして次
にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２
０の電位が初期化される。共通コンデンサＣ１００〜Ｃ
１２０の電位が完全に初期化された時点でシフトレジス
タ１１０６がシフトし、第２の並列端子からハイレベル
が出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６
がオン状態になり、第２ブロックのリフレッシュ用コン
デンサＣ４〜Ｃ６及び浮遊容量及びセンサの等価的容量
に蓄積されている信号電荷が共通コンデンサＣ１００〜
Ｃ１２０へ転送される。そして第１ブロックの場合と同
様にシフトレジスタ１１０７のシフトにより、スイッチ
ングトランジスタＴ１００〜Ｔ１２０が順次オン状態と
なり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されて
いる第２ブロックの光信号が順次読み出される。
【０２１６】第３ブロックの場合も同様に、電荷転送動
作と光信号の読み出し動作が行われる。
【０２１７】このように第１ブロックから第３ブロック
までの一連の動作により、原稿の主走査方向における１
ライン分の信号を読み取ることが終了し、その読み取ら
れた信号は原稿の反射率の大小によりアナログ的に出力
される。
【０２１８】上記本実施例において図３７で説明したよ
うに、光電変換素子、リフレッシュ用コンデンサ、転送
用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部
が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層
を有する全５層の共通層の構成を有しているが、必ずし
も全ての素子部が同一な層構成である必要はなく、少な
くとも光電変換素子がこの構造（ＭＩＳ構造）であり、
他の素子部は各素子としての機能を備える層構成であれ
ば十分である。しかしながら同一の層構成は歩留りの向
上、低コスト化のために都合がよい。
【０２１９】又、上記の本実施例の説明においてホール
と電子を逆に構成してもよい。例えば注入阻止層はＰ層
でもよい。この場合上記の本実施例において電圧や電界
の印加する方向を逆にし、その他の部分を同様に構成す
れば上記実施例１と同様の動作結果が得られる。そのよ
うな場合は注入阻止層により注入が阻止されるキャリア
１個の電荷ｑはｑ＜０となる。
【０２２０】又、上記本実施例では一次元的なラインセ
ンサを説明したが、ラインセンサを複数本配置すれば２
次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読
み取りを行う光電変換装置も上記実施例で示したブロッ
ク分割駆動を用いることにより、構成が可能となること
は言うまでもない。
【０２２１】以上説明したように本実施例は光電変換素
子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、
同一プロセスで同時に形成することが可能な為、小型化
・高歩留りが可能となり低コストで高ＳＮ比の光電変換
装置が実現できる。
【０２２２】以上の説明から明らかな様に、本実施例の
光電変換素子は実施例で示したものに限定するものでは
ない。つまり第１の電極層、ホール及び電子の移動を阻
止する絶縁層、光電変換半導体層、第２の電極層があ
り、第２の電極層と光電変換半導体層の間に光電変換半
導体層へのホールの注入が阻止する注入阻止層があれば
よい。さらに光電変換半導体層は光が入射して電子、ホ
ール対を発生する光電変換機能を持っていればよい。層
構成も一層でなく多層で構成してもよく、また連続的に
特性が変化していてもよい。
【０２２３】同様にＴＦＴにおいてもゲート電極、ゲー
ト絶縁膜、チャネル形成が可能な半導体層、オーミック
コンタクト層、主電極があればよい。例えばオーミック
コンタクト層はｐ層でもよく、この場合ゲート電極の制
御の電圧を逆にしてホールをキャリアとして使用すれば
よい。
【０２２４】また同様に、コンデンサにおいても下部電
極層、絶縁層を含んだ中間層、及び上部電極層があれば
よく、例えば光電変換素子やＴＦＴと特別分離しなくと
も各素子の電極部と兼用した構成でもよい。
【０２２５】またさらに絶縁基板も全て絶縁物である必
要はなく、導体もしくは半導体上に絶縁物が堆積された
ものでもよい。
【０２２６】また光電変換素子そのものに電荷を蓄える
機能もあるため特別なコンデンサ無しである一定期間の
光情報の積分値を得ることもできる。
【０２２７】［実施例１４］実施例１３で説明した図３
３に示される概略的等価図の光電変換装置は図３８に示
されるタイミングチャートに示されるタイミングで駆動
することができる。
【０２２８】以下、本実施例である光電変換装置の動作
を図３８を用いて説明する。
【０２２９】光電変換素子のリフレッシュ動作におい
て、図３８に示すようにリフレッシュ用ハイレベルパル
スＰｃをコンデンサ１２００のＧ電極と対向する電極側
に加えることによって、Ｐｃのハイレベルパルスを加え
た時のみＧ電極の電位が上昇するように構成している。
その為光電変換部１００内に留まっていたホールはＤ電
極に掃き出され、光電変換部１００はリフレッシュされ
る。
【０２３０】その後、Ｐｃのリフレッシュパルスが立ち
下がると同時にコンデンサ１２００の対向電極であるＧ
電極の電位も瞬時に下がるため、光電変換部１００中に
留まっていたホールのＤ電極への掃き出しが終了し、光
電変換動作になる。実際には光電変換部１００には図３
８に示すような正の突入電流が発生し次第に減衰してい
く為、突入電流が流れた後、光電変換動作をはじめる。
【０２３１】次にＴＦＴ１４００はＰｄの低電位（以下
ローレベルともいう）パルスによりオフ状態となりＧ電
極は直流的にオープンになる。しかし実際にはコンデン
サ１２００の容量及び光電変換部１００の等価的な容量
成分や浮遊容量により電位は保たれる。ここで光電変換
部１００の光信号が入射していると対応する電流がＧ電
極から流れ出しＧ電極の電位は上昇する。
【０２３２】つまりＧ電極が持つ容量に光の入射情報が
電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ
１３００はＰｂのハイレベルパルスによりオフ状態から
オン状態になり、蓄積された電荷はコンデンサ１１２４
に流れるが、この電荷は光電変換動作で光電変換部１０
０から流れ出た電流の積分値に比例した値であり、つま
り光の入射の総量としてオペアンプ１１２６を通して検
出部により検出される。またこの転送動作の前にはコン
デンサ１１２４の電位はＴＦＴ１１２５のＰａのハイレ
ベルパルスによりＧＮＤ電位に初期化されていることが
望ましい。
【０２３３】そして転送用ＴＦＴ１３００がオフ状態に
なると、再びリフレッシュ用ＴＦＴ１７００がＰｃのハ
イレベルパルスによりオン状態となり、以下一連の動作
が繰り返される。なお、本実施例においてリフレッシュ
手段はコンデンサ１２００、ハイレベルパルスＰｃを印
加する手段、及び電源１１４を含み、信号検出部は図３
３中の点線内の検出手段、ＴＦＴ１３００、及びハイレ
ベルパルスＰｂを印加する手段を含んでよい。
【０２３４】本実施例では、リフレッシュ動作において
コンデンサ１２００を介して光電変換素子のＧ電極に正
の電位を与え、そしてその正の電位を所定の電位より小
さい電位とすることで図３８のＩS において実線で示さ
れるごとくにない信号電荷の蓄積時の正の突入電流を防
いでいる。（尚、所定の電位より大きいと破線のごとく
になる。） 正の突入電流を低減する方法としてはＰｄの初期化パル
スの時間を長くすることが考えられるが、その時間にも
限界があり、又時間を長くすることにより装置全体の信
号読み取り時間が長くなり、装置の低速化即ち性能ダウ
ンを引き起こすことになる。
【０２３５】そこで、本発明においてはリフレッシュ動
作をコンデンサで行い、且つ適当なタイミング設定を行
うことにより、例えばＰｃのパルスの立ち下がりから、
ＰｄのＧ電極電位初期化パルスの立ち下がりまでを約１
００μ秒で動作させると、図３８に示すようにＶO とし
て蓄積される突入電流はほぼゼロになる。よってＰｄの
パルスの立ち下がりから蓄積されはじめる電荷は、ほぼ
すべてが光電変換部１００内に入射した信号光による電
荷となり、その信号電圧を読み出すことによりＳＮ比の
高い情報を得ることが可能となる。また、Ｐｃのハイレ
ベルパルス（Ｖ res ）を印加した時のＧ電極の電位Ｖ
O(refresh)を計算する。Ｇ電極に接続されている浮遊容
量及び光電変換部１００の等価的な容量成分の和を
ＣO 、コンデンサ１２００の容量をＣX とすると、Ｖ
O(refresh)は次式で表される。
【０２３６】 ＶO(refresh)＝｛ＣX ／（ＣO ＋ＣX ）｝×Ｖres よって作り込むコンデンサＣX の大きさによってＶ
O(refresh)を自由に変えられることになり、実際に設計
する時の自由度も増す。
【０２３７】以上述べたことから明らかなように、コン
デンサ１２００を介して光電変換素子のＧ電極に正の電
位を与えることで、正の突入電流がほぼ０になった状態
で信号電荷の蓄積を行うことができるが、さらにコンデ
ンサ１２００を介して光電変換素子のＧ電極に与える電
位を調整することで正の突入電流の値を小さくし、減衰
時間を短くすることができる。
【０２３８】リフレッシュ動作における光電変換素子の
Ｄ電極及びＧ電極の電位については、実施例９中におい
て図２４乃至図２７を用いて詳細に説明したのでここで
の説明については省略する。
【０２３９】本実施例では以下の条件で駆動することで
優れた特性を得ている。
【０２４０】光電変換部１００のリフレッシュ動作にお
いてＧ電極の正の電位を与える電源１１１５の電位ＶrG
が、Ｄ電極に正の電位を与える電源１１４の電位ＶD に
比べて低くするのである。詳細にいえば、光電変換部１
００には、ｉ層のエネルギーバンドをフラットにする為
にＧ電極に印加するフラットバンド電圧（ＶFB）が存在
するので実際には、ＶrG＜ＶD −ＶFBの状態で駆動する
のである。
【０２４１】具体的な動作については実施例１０におい
て図２９及び図３０で詳細に説明してあるのでここでの
説明は省略する。
【０２４２】本実施例においては、ｉ層４と絶縁層７０
の界面欠陥に電子が存在することはほとんどない為、電
子の出入りに長い時間を費すことがなくなり、結果的に
ノイズ成分となる突入電流を大きく削減することが可能
となる。
【０２４３】コンデンサ１２００の容量をＣX 、Ｇ電極
に接続されている浮遊容量と光電変換部１００の等価的
な容量成分の和をＣO 、及びＰｃのハイレベルパルスＶ
resとするとリフレッシュ時のＧ電極電位はＶrGは ＶrG＝ＶO(refresh)＝｛ＣX ／（ＣO ＋ＣX ）｝×Ｖ
res となるのであり、｛ＣX ／（ＣO ＋ＣX ）｝×Ｖres の
値がＶD −ＶFBより小さい条件で駆動すれば上記の効果
を得ることができ、図３８で示したＶrG＝ＶO(re fresh)
≧（ＶD−ＶFB）の条件で得られるＶOよりも、更に蓄積
された突入電流を減らすことができるのである。
【０２４４】ここで第２の電極層は透明電極にしていな
い。又、光電変換部１００のｉ層と第２の電極層との間
の注入阻止層はｎ型であり、注入が阻止されるキャリア
はホールである。その為注入が阻止されるキャリア１個
の電荷をｑとするとこの場合はｑ＞０となる。
【０２４５】又、本実施例の説明においてホールと電子
を逆に構成してもよい。例えば注入阻止層はＰ層でもよ
い。この場合本実施例において電圧や電界の印加する方
向を逆にし、その他の部分を同様に構成すれば上記実施
例と同様の動作結果が得られる。その様な場合は注入阻
止層により注入が阻止されるキャリア１個の電荷ｑはｑ
＜０となる。
【０２４６】［実施例１５］実施例１３において説明し
た光電変換装置を用い、別の駆動を行なった例を説明す
る。
【０２４７】本実施例の動作を時系列的に説明する。
【０２４８】まず、光電変換素子Ｓ１〜Ｓ９に信号光が
入射するとその強度に応じて電源１１４からリフレッシ
ュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等
価的な容量成分及び各浮遊容量に電荷が蓄積される。そ
してシフトレジスタ１１０６の第１の並列端子からハイ
レベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状
態となることでリフレッシュ用コンデンサＣ１〜Ｃ３及
び各容量成分及び各浮遊容量に蓄積されていた電荷が、
各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。
続いてシフトレジスタ１１０７から出力されるハイレベ
ルがシフトして、スイッチングトランジスタＴ１００〜
Ｔ１２０が順次オン状態となる。これによって共通コン
デンサＣ１００〜Ｃ１２０に転送された第１ブロックの
光信号がアンプ１１２６を通って順次読み出される。
【０２４９】転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態にな
った後、シフトレジスタ１１０８の第１の並列端子から
ハイレベルが出力され、リフレッシュ用コンデンサＣ１
〜Ｃ３の両端の電位が上昇する。そしてこの時の光電変
換素子Ｓ１〜Ｓ３のＤ電極及びＧ電極の電位は第１の実
施例で説明した条件が用いられる。即ち、リフレッシュ
動作時のＤ電極電位を各々ＶD1〜ＶD3、Ｇ電極電位を各
々ＶrG1 〜ＶrG3 、各光電変換素子のフラットバンド電
圧をＶFB1 〜ＶFB3 とすると ＶrG1 ＜ＶD1−ＶFB1 、ＶrG2 ＜ＶD2−ＶFB2 、ＶrG3
＜ＶD3−ＶFB3 となる。そして光電変換素子Ｓ１〜Ｓ３内のホールが共
通電源線１４０３に掃き出される。
【０２５０】次にシフトレジスタ１１０９の第１の並列
端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１
〜Ｒ３をオン状態とすることにより光電変換素子Ｓ１〜
Ｓ２のＧ電極の電位がＧＮＤに初期化される。そして次
にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２
０の電位が初期化される。共通コンデンサＣ１００〜Ｃ
１２０の電位が完全に初期化された時点でシフトレジス
タ１１０６がシフトし、第２の並列端子からハイレベル
が出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６
がオン状態になり、第２ブロックのリフレッシュ用コン
デンサＣ４〜Ｃ６及び浮遊容量及びセンサの等価的容量
に蓄積されている信号電荷が共通コンデンサＣ１００〜
Ｃ１２０へ転送される。そして第１ブロックの場合と同
様にシフトレジスタ１１０７のシフトにより、スイッチ
ングトランジスタＴ１００〜Ｔ１２０が順次オン状態と
なり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されて
いる第２ブロックの光信号が順次読み出される。リフレ
ッシュ動作時の光電変換素子Ｓ４〜Ｓ６の両電極電位の
条件は光電変換素子Ｓ１〜Ｓ３と同様である。
【０２５１】第３ブロックの場合も同様に、電荷転送動
作と光信号の読み出し動作が行われる。
【０２５２】このように第１ブロックから第３ブロック
までの一連の動作により、原稿の主走査方向における１
ライン分の信号を読み取ることが終了し、その読み取ら
れた信号は原稿の反射率の大小によりアナログ的に出力
される。
【０２５３】本実施例において図３７で説明したよう
に、光電変換素子、リフレッシュ用コンデンサ、転送用
ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、
第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層から
なる全５層の共通層の構成を有しているが、必ずしも全
ての素子部が同一な層構成である必要はなく、少なくと
も光電変換素子がこの構造（ＭＩＳ構造）であり、他の
素子部は各素子としての機能を備える層構成であれば十
分である。しかし、同一な層構成とすることは歩留りの
向上及び低コスト化に都合がよい。
【０２５４】又、上記の本実施例の説明においてホール
と電子を逆に構成してもよい。例えば注入阻止層はＰ層
でもよい。この場合上記の本実施例において電圧や電界
の印加する方向を逆にし、その他の部分を同様に構成す
れば上記実施例１と同様の動作結果が得られる。そのよ
うな場合は注入阻止層により注入が阻止されるキャリア
１個の電荷ｑはｑ＜０となる。
【０２５５】又、上記本実施例では一次元的なラインセ
ンサを説明したが、ラインセンサを複数本配置すれば２
次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読
み取りを行う光電変換装置も上記実施例で示したブロッ
ク分割駆動を用いることにより、構成が可能となること
は言うまでもない。
【０２５６】以上説明したように本実施例は光電変換素
子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、
同一プロセスで同時に形成することが可能な為、小型化
・高歩留りが可能となり低コストで高ＳＮ比の光電変換
装置が実現できる。
【０２５７】以上の説明から明らかな様に、本発明の光
電変換素子は本実施例で示したものに限定するものでは
ない。つまり第１の電極層、ホール及び電子の移動を阻
止する絶縁層、光電変換半導体層、第２の電極層があ
り、第２の電極層と光電変換半導体層の間に光電変換半
導体層へのホールの注入が阻止する注入阻止層があれば
よい。さらに光電変換半導体層は光が入射して電子、ホ
ール対を発生する光電変換機能を持っていればよい。層
構成も一層でなく多層で構成してもよく、また連続的に
特性が変化していてもよい。
【０２５８】同様にＴＦＴにおいてもゲート電極、ゲー
ト絶縁膜、チャネル形成が可能な半導体層、オーミック
コンタクト層、主電極があればよい。例えばオーミック
コンタクト層はｐ層でもよく、この場合ゲート電極の制
御の電圧を逆にしてホールをキャリアとして使用すれば
よい。
【０２５９】また同様に、コンデンサにおいても下部電
極層、絶縁層を含んだ中間層、及び上部電極層があれば
よく、例えば光電変換素子やＴＦＴと特別分離しなくと
も各素子の電極部と兼用した構成でもよい。
【０２６０】またさらに絶縁基板も全て絶縁物である必
要はなく、導体もしくは半導体上に絶縁物が堆積された
ものでもよい。
【０２６１】また光電変換素子そのものに電荷を蓄える
機能もあるため特別なコンデンサ無しである一定期間の
光情報の積分値を得ることもできる。
【０２６２】［実施例１６］図３９は実施例１６を示す
光電変換装置の概略的等価回路図である。ただしここで
は９個の一次元的に配置される光電変換素子を有する光
電変換素子アレイの場合を一例として取り上げる。図４
０は図３９の等価回路の動作を示すタイミングチャート
である。
【０２６３】光電変換部の構成については実施例１３の
図３６及び図３７に示される構成を適用することができ
る。
【０２６４】次に本実施例の光電変換装置の駆動方法に
ついて図３９及び図４０を用いて説明する。図３９にお
いて、光電変換素子Ｓ１〜Ｓ９及び光電変換素子Ｓ１〜
Ｓ９に各々接続しているリフレッシュ用コンデンサＣ１
〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化
する（以下Ｇ電極リセット用ともいう）ＴＦＴ−Ｒ１〜
Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９は３個で１
ブロックを構成し、３ブロックで各アレイを構成してい
る。
【０２６５】又、光電変換素子Ｓ１〜Ｓ９の各ブロック
内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ
１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに
接続されている。詳細に言えば、各ブロックの第１の転
送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各
ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共
通線１１０３に、そして各ブロックの第３の転送用ＴＦ
Ｔ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続され
ている。共通線１１０２〜１１０４は各々スイッチング
トランジスタＴ１００〜Ｔ１２０を介してアンプ１１２
６に接続されている。
【０２６６】又、図３９において共通線１１０２〜１１
０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して
接地されており、且つスイッチングトランジスタＣＴ１
〜ＣＴ３を介して接地されている。
【０２６７】ここで、スイッチングトランジスタＣＴ１
〜ＣＴ３の各ゲート電極は共通に端子１１１６へ接続さ
れ、端子１１１６をハイレベルに設定しスイッチングト
ランジスタＣＴ１〜ＣＴ３をオン状態とする事により、
共通線１１０２〜１１０４の残留電荷をＧＮＤに放電
し、電荷の初期化を行う。又、図３９において第１ブロ
ックのリフレッシュ用コンデンサＣ１〜Ｃ３のＧ電極の
各対向電極は共通に接続され、第２ブロックの転送用Ｔ
ＦＴ−Ｔ４〜Ｔ６の共通ゲート電極と接続されており、
更に第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ
６のＧ電極の各対向電極は共通に接続され、第３ブロッ
クの転送用ＴＦＴ−Ｔ７〜Ｔ９の共通ゲート電極及び第
１ブロックのＧ電極リセット用ＴＦＴ−Ｒ１〜Ｒ３の共
通ゲート電極と接続されている。同様に第３ブロックの
リフレッシュ用コンデンサＣ７〜Ｃ９のＧ電極の各対向
電極は共通に接続され、第２ブロックのＧ電極リセット
用ＴＦＴ−Ｒ４〜Ｒ６の共通ゲート電極と接続されてい
る。なお、本実施例においてリフレッシュ手段はコンデ
ンサＣ１〜Ｃ９、シフトレジスタ１１０６、及び電源１
１１４を含み、信号検出部は図３９点線内の検出手段、
ＴＦＴ−Ｔ１〜Ｔ９、及びシフトレジスタ１１０６を含
んでよい。
【０２６８】次に本実施例の動作を時系列的に説明す
る。
【０２６９】まず、光電変換素子Ｓ１〜Ｓ９に信号光が
入射すると、その強度に応じてリフレッシュ用コンデン
サＣ１〜Ｃ９及び各浮遊容量に電荷が蓄積される。そし
てシフトレジスタ１１０６の第１の並列端子からハイレ
ベルが出力され［図４０（ａ）］、転送用ＴＦＴ−Ｔ１
〜Ｔ３がオン状態となることで、リフレッシュ用コンデ
ンサＣ１〜Ｃ３及び浮遊容量に蓄積されていた電荷が、
各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。
転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となった後、続い
てシフトレジスタ１１０７から出力されるハイレベルが
シフトして、スイッチングトランジスタＴ１００〜Ｔ１
２０が順次オン状態となる［図４０（ｊ）〜図４０
（ｌ）］。これによって、共通コンデンサＣ１００〜Ｃ
１２０に転送された第１ブロックの光信号がアンプ１１
２６を通って順次読み出される。そして次に端子１１１
６がハイレベルとなり［図４０（ｍ）］、スイッチング
トランジスタＣＴ１〜ＣＴ３がオンする事により共通コ
ンデンサＣ１００〜Ｃ１２０の電位が初期化される。共
通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化
された時点で、シフトレジスタ１１０６の第２の並列端
子からハイレベルが出力され［図４０（ｄ）］、リフレ
ッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇す
る。そして光電変換素子Ｓ１〜Ｓ３内のホールが共通電
源線１４０３に掃き出される。これと同時に第２ブロッ
クの転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり［図４
０（ｂ）］、第２ブロックのリフレッシュ用コンデンサ
Ｃ４〜Ｃ６及び浮遊容量に蓄積されている信号電荷が共
通コンデンサＣ１００〜Ｃ１２０へ転送される。そして
第１ブロックの場合と同時にシフトレジスタ１１０７の
シフトにより、スイッチングトランジスタＴ１００〜Ｔ
１２０が順次オン状態［図４０（ｊ）〜図４０（ｌ）と
なり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されて
いる第２のブロックの光信号が順次読み出され、その後
共通コンデンサＣ１００〜Ｃ１２０の電位がスイッチン
グトランジスタＣＴ１〜ＣＴ３により初期化される［図
４０（ｍ）］。
【０２７０】次に第１ブロックのリフレッシュ用コンデ
ンサＣ１〜Ｃ３の共通電極電位がローレベルになった後
シフトレジスタ１１０６の第３の並列端子からハイレベ
ルが出力され［図４０（ｇ）］、Ｇ電極リセット用ＴＦ
Ｔ−Ｒ１〜Ｒ３をオン状態にする事により光電変換素子
Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。こ
れと同時に第２ブロックのリフレッシュ用コンデンサＣ
４〜Ｃ６の両端の電位が上昇する［図４０（ｅ）］。
又、第３ブロックの転送用ＴＦＴ−Ｔ７〜Ｔ９も同時に
オン状態になり［図４０（ｃ）］、第３ブロックのリフ
レッシュ用コンデンサＣ７〜Ｃ９及び浮遊容量に蓄積さ
れている信号電荷が共通コンデンサＣ１００〜Ｃ１２０
へ転送される。そして第１ブロック及び第２ブロックの
場合と同様に、シフトレジスタ１１０７のシフトによ
り、スイッチングトランジスタＴ１００〜Ｔ１２０が順
次オン状態［図４０（ｊ）〜図４０（ｌ）］となり、共
通コンデンサＣ１００〜Ｃ１２０に蓄積されている第３
ブロックの光信号が順次読み出される。その後共通コン
デンサＣ１００〜Ｃ１２０の電位がスイッチングトラン
ジスタＣＴ１〜ＣＴ３により初期化される［図４０
（ｍ）］。
【０２７１】以下同様にシフトレジスタ１１０６の第４
の並列端子からハイレベルが出力される事により、第２
ブロックのＧ電極リセット用ＴＦＴ−Ｒ４〜Ｒ６をオン
状態へ移行させる［図４０（ｈ）］。同時に第３ブロッ
クのリフレッシュ用コンデンサＣ７〜Ｃ９の両端の電位
を上昇させる［図４０（ｆ）］。その後、シフトレジス
タ１１０６の第５の並列端子からハイレベルが出力され
る事により、第３ブロックのＧ電極リセット用ＴＦＴ−
Ｒ７〜Ｒ９をオン状態へ移行させる［図４０（ｉ）］。
【０２７２】このように、あるラインにおいて第１ブロ
ックから第３ブロックまでの一連の動作により、原稿の
主走査方向における１ライン分の信号を読み取る事が終
了し、その読み取られた信号は原稿の反射率の大小によ
りアナログ的に出力される。
【０２７３】以上９個の光電変換素子を３ブロックに分
割して１ライン分のセンサアレイを構成する光電変換装
置の動作を説明したが、その他のラインを読み取る場合
も同様に、電荷転送動作と光信号の読み出し動作が連続
して行われる。
【０２７４】上記本実施例において、図３７で説明した
ように、光電変換素子、リフレッシュ用コンデンサ、Ｔ
ＦＴ、マトリクス配線部が第１の電極層、絶縁層、半導
体層、ｎ層、第２の電極層からなる全５層の共通層の構
成を有しているが、必ずしもすべての素子部が同一な層
構成である必要はなく、少なくとも光電変換素子がこの
構造（ＭＩＳ構造）であり、他の素子部は各素子として
の機能を備える層構成であれば十分である。しかしなが
ら共通の構成とすることは歩留りの向上とそれによる一
層の低コスト化を達成することができる。
【０２７５】又、以上の説明においてホールと電子を逆
に構成してもよい。例えば注入阻止層はＰ層でもよい。
この場合上記の本実施例において、電圧や電界の印加す
る方向を逆にし、その他の部分を同様に構成すれば上記
実施例と同様の動作結果が得られる。
【０２７６】又、上記本実施例では、一次元的なライン
センサを説明したが、ラインセンサを複数本配置すれば
２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍
読み取りを行う光電変換装置も、上記実施例で示したブ
ロック分割駆動を用いる事により、構成が可能となる事
は言うまでもない。
【０２７７】以上説明したように本実施例は光電変換素
子、コンデンサ、ＴＦＴ、マトリクス配線部が同一膜構
成の為、同一プロセスで同時に形成する事が可能な為、
小型化・高歩留りが可能となり、低コストで高ＳＮ比の
光電変換装置が実現できる。又、従来用いられていたリ
フレッシュ用電源を１つ削減でき、ＳＮ比の高い低コス
トの光電変換装置を作製できる効果がある。又、複数個
の光電変換素子をブロックに分割して、且つ別のブロッ
クにおける２つ以上の動作（例えば、信号転送動作及び
センサリフレッシュ動作及び電位リセット動作）を同一
駆動線により同時に駆動可能な為、高速に動作ができ、
又装置を小型化できる事により、更に高歩留り、低コス
トな光電変換装置が実現できる。
【０２７８】［実施例１７］図４１は本発明の第１７の
実施例を説明するための光電変換装置の１ビットの概略
的等価回路図である。
【０２７９】図４１において１００は光電変換部であ
る。光電変換部の層構成は図４（ａ）において説明され
たものと同じであり従って、Ｄが透明電極６側、Ｇが下
部電極２側の電極を示している。又、１１１４はＤ電極
に正の電位（ＶD ）を与える電源、１１１５は光電変換
素子１１００のリフレッシュ動作においてＧ電極の正の
電位（ＶrG）を与える電源であり、１７００がリフレッ
シュ用のＴＦＴである。このとき、電源１１１５は電源
１１１４に比べて低電圧に設定されているのが望まし
い。又、１８００は信号電荷蓄積用コンデンサであり、
光電変換部１００と同じ積層構造である。そして蓄積コ
ンデンサのＧ電極をＧＮＤに接地し、Ｄ電極を光電変換
部１００のＧ電極と接続してある。更に、１３００は検
出動作において信号電荷を転送するＴＦＴであり、１４
００はＧ電極の電位を初期化するＧ電極初期化用ＴＦＴ
（以下Ｇ電極リセット用ＴＦＴともいう）である。又、
四角の点線内は検出手段を表わしており、ＩＣ等によっ
て構成されるのが一般的であり図４１に１つの例を示し
ている。ここで、１１２４は読み出し用コンデンサ、１
１２５は読み出し用コンデンサを初期化するスイッチ素
子、１１２６はオペアンプである。検出手段はこの１例
に限定するものではなく電流もしくは電荷を直接もしく
は積分値で検出できればよい。例えば信号電荷を読み出
し用コンデンサ１１２４に蓄積せず、電流計等で読み出
す場合は、読み出し用コンデンサ１１２４及び電位初期
化用スイッチ素子１１２５を省略できる。
【０２８０】以下、上記光電変換装置の動作を図４１を
用いて説明する。
【０２８１】光電変換素子のリフレッシュ動作におい
て、ＴＦＴ１７００はＰｃの高電位（以下ハイレベルと
もいう）パルスによってオフ状態からオン状態になり、
電源１１１５によってＧ電極には正の電位が与えられ
る。Ｄ電極には電源１１４により正の電位が与えられて
おり、Ｄ電極のＧ電極に対しての電位ＶDGは正の電位が
与えられたことになる。すると光電変換部１００内のホ
ールの一部はＤ電極に掃き出されリフレッシュされる。
次にＴＦＴ１４００はＰｄのハイレベルパルスによって
オフ状態からオン状態になりＧ電極はＧＮＤ電位が与え
られる。このときＶ DGは更に大きな正の電位になり、光
電変換部１００は突入電流が流された後、光電変換動作
を始める。次にＴＦＴ１４００はＰｄの低電位（以下ロ
ーレベルともいう）パルスによってオフ状態となりＧ電
極は電荷蓄積コンデンサ１８００を介して接地された状
態になる。ここで光電変換部１００に光信号が入射して
いると対応する電流がＧ電極から流れ出しＧ電極の電位
は上昇する。つまりＧ電極が持つ容量に光の入射情報が
電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ
１３００はＰｂのハイレベルパルスによりオフ状態から
オン状態になり、蓄積された電荷はコンデンサ１１２４
に流れるが、この電荷は光電変換動作で光電変換部１０
０から流れ出た電流の積分値に比例した値であり、つま
り光の入射の総量としてオペアンプ１１２６を通して検
出手段により検出される。また、この転送動作の前に
は、コンデンサ１１２４の電位は、ＴＦＴ１１２５のＰ
ａのハイレベルパルスによりＧＮＤ電位に初期化されて
いる事が望ましい。そして転送用ＴＦＴ１３００がオフ
状態になると、再びリフレッシュ用ＴＦＴ１７００がＰ
ｃのハイレベルパルスによりオン状態となり、以下一連
の動作が繰り返される。
【０２８２】これによってＳＮ比が高く、優れた特性で
光電変換することができる。
【０２８３】［実施例１８］図４２は、本発明の第１８
の実施例に係る光電変換装置の１ビットの概略的等価回
路図である。図４３は図４２の光電変換装置を実際に駆
動した時のタイミングチャートである。
【０２８４】ここで図４２は前述した図４１に示した構
成と対応しており同様の各部については対応箇所に同一
符号を付してある。又、図４１と同様の部分については
説明を簡略化もしくは省略する。
【０２８５】なお、本実施例において、リフレッシュ手
段はＴＦＴ１７００、ハイレベルパルスＰｃを印加する
手段、電源１１１５、及び電源１１１４を含んでよい。
【０２８６】さらに、信号検出部は図４２中の点線内の
検出手段、ＴＦＴ１３００、ハイレベルパルスＰｂを印
加する手段、及び蓄積コンデンサ１８００を含んでよ
い。
【０２８７】図４２において図４１と異なる点は、光電
変換部１００のＧ電極に接続される蓄積コンデンサ１８
００の端子がＤ電極でなく、Ｇ電極である点である。
【０２８８】次に図４３において動作を説明する。図４
３において光電変換部１００の電流ＩS と電流ＩS によ
るＧ電極の電位ＶO の振舞いに注目する。
【０２８９】図４３において、Ｐｃのリフレッシュパル
スが立ち上がり、光電変換部１００のＧ電極に電圧が印
加されると光電変換部１００のｉ層内に留まっていたホ
ールの一部がＤ電極に掃き出される。
【０２９０】次にＰｄのＧ電極リセットパルスが立ち上
がり、光電変換部１００のＧ電極がＧＮＤに接地される
とｉ層内に留まっていた若干の電子は全てＤ電極に流れ
出す。そして、ＰｄのＧ電極リセットパルスが立ち下が
る。Ｐｄのパルスの立ち下がりから信号電荷は蓄積され
はじめるが、この時蓄積コンデンサ１８００の電荷蓄積
電極はＧ電極であり、接地電極がＤ電極である為、蓄積
コンデンサ１８００内のｉ層４のエネルギーバンドはほ
ぼフラットな状態いわゆるフラットバンド状態である。
一般にＭＩＳ型コンデンサのフラットバンド状態にする
為の絶縁層側へ印加する電圧いわゆるフラットバンド電
圧はゼロ又は若干の正の電圧である。よってフラットバ
ンド電圧がゼロの場合は前述したようにコンデンサ１８
００は電荷蓄積開始時から電荷蓄積終了時までデプレッ
ション状態になることはない。又、フラットバンド電圧
が若干の正の電圧である場合は図４２のＧ電極リセット
用ＴＦＴ１４００とＧＮＤとの間に正のフラットバンド
と同等もしくはそれ以上の電圧を有する電源を挿入すれ
ば蓄積コンデンサ１８００は電荷蓄積開始時から電荷蓄
積終了時までデプレッション状態でなくアキュムレーシ
ョン状態で使用する事ができる。即ち図４１を用いて説
明した光電変換装置における蓄積コンデンサ１８００を
介して流れるリーク電流は生じない。よって蓄積コンデ
ンサ及びその他の浮遊容量に蓄積された電荷は、ほぼす
べて光電変換部１００内に入射した信号光による電荷で
あり、その信号電圧を読み出すことによりＳＮ比の高い
情報を得ることが可能となる。ここで図４２に示した四
角の点線内の信号検出用の素子は特に限定されるもので
はなく、電流もしくは電荷を直接もしくは積分値で検出
できればよく、又、信号電荷を読み出し用コンデンサ１
１２４に蓄積せず、電流計等で読み出す場合は、読み出
し用コンデンサ１１２４及び電位初期化用スイッチ素子
１１２５を省略可能であるが、このことは図４１の光電
変換装置の説明で述べたことと同じである。
【０２９１】このように本実施例においては信号蓄積用
コンデンサの絶縁層７０側のＧ電極へ信号電荷を蓄積
し、信号蓄積用コンデンサを常にアキュムレーション状
態で用いる事が可能な為、見かけ上信号電荷蓄積用コン
デンサを介して信号電荷がリークして生じるリーク電流
はほとんどない為、結果的により一層ＳＮ比の高い光電
変換装置を提供することが可能となる。
【０２９２】［実施例１９］図４４から図４６を用いて
本発明の第１９の実施例を説明する。
【０２９３】図４４は本実施例の光電変換装置の概略的
等価回路図である。但しここでは９個の一次元的に配置
される光電変換素子を有する光電変換素子アレイの場合
を一例として取り上げる。図４５は長尺方向に複数個の
画素のある光電変換素子部、蓄積用コンデンサ部、リフ
レッシュ用ＴＦＴ部、転送用ＴＦＴ部、リセット用ＴＦ
Ｔ部、配線部の組のうち、１画素分を示す平面図であ
る。図４６は１画素の断面図である。なお図４６は理解
しやすくする為に模式的に描かれており、配線部の位置
は必ずしも図４５と一致していない。また図４６におい
てリセット用ＴＦＴ部１４００は示されていない。又図
４４から図４６において、図４２と同一部分には同一符
号を付している。
【０２９４】図４５において、光電変換部１００は基板
側からの光に対する遮光膜を兼ねた下部電極２を有す
る。基板側から照射された光は採光用窓１７を通して図
面に対して垂直な上方に位置する原稿面（不図示）で反
射し、その反射光が光電変換部１００に入射する。ここ
で発生したキャリアによる光電流は蓄積コンデンサ１８
００及び光電変換部１００の等価的な容量成分及びその
他の浮遊容量に蓄積される。蓄積された電荷は転送用Ｔ
ＦＴ１３００により信号線用マトリクス配線部１５００
へ転送され、信号処理部（不図示）により電圧として読
み取られる。
【０２９５】図４６において各部の層構成を簡単に説明
する。
【０２９６】図中１００は光電変換部、１８００は蓄積
コンデンサ、１７００はリフレッシュ用ＴＦＴ、１３０
０は転送用ＴＦＴ、１５００は配線部であり、これらは
第１の電極層２−１，２−２，２−３、絶縁層７０、ｉ
層４、ｎ層５、第２の電極層６−１，６−２，６−３，
６−４，６−５からなる全５層の共通層の構成をしてい
る。ここで第２の電極層は特に透明電極にはしていな
い。
【０２９７】次に第１９の実施例である光電変換装置の
駆動方法について回路図を用いて説明する。
【０２９８】図４４において、光電変換素子Ｓ１〜Ｓ９
は３個で１ブロックを構成し、３ブロックで光電変換素
子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対
応して各々接続している蓄積コンデンサＤ１〜Ｄ９、リ
フレッシュ用ＴＦＴ−Ｆ１〜Ｆ９、光電変換素子Ｓ１〜
Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び
信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。
【０２９９】又、光電変換素子Ｓ１〜Ｓ９の各ブロック
内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ
１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに
接続されている。詳細に言えば、各ブロックの第１の転
送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各
ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共
通線１１０３に、そして各ブロックの第３の転送用ＴＦ
Ｔ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続され
ている。共通線１１０２〜１１０４は各々スイッチング
トランジスタＴ１００〜Ｔ１２０を介してアンプ１１２
６に接続されている。
【０３００】又、図４４において、共通線１１０２〜１
１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介し
て接地されており、且つスイッチングトランジスタＣＴ
１〜ＣＴ３を介して接地されている。ここで、スイッチ
ングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通
に接続され、図４３で示したＰａのパルスと同様のタイ
ミングでオン状態とすることにより、共通線１１０２〜
１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を
行う。
【０３０１】なお、本実施例において光電変換手段はＴ
ＦＴ−Ｒ１〜Ｒ９、シフトレジスタ１１０９、電源１１
４をいう。またリフレッシュ手段はＴＦＴ−Ｆ１〜Ｆ
９、シフトレジスタ１１０８、電源１１１５、電源１１
１４をいう。さらに信号検出部は図４４の点線内の検出
手段、ＴＦＴ−Ｔ１〜Ｔ９、シフトレジスタ１１０６、
蓄積コンデンサＤ１〜Ｄ９をいう。
【０３０２】次に第１９の実施例の動作を時系列的に説
明する。
【０３０３】まず、光電変換素子Ｓ１〜Ｓ９に信号光が
入射するとその強度に応じて各蓄積コンデンサＤ１〜Ｄ
９及び各光電変換部１００の等価的な容量成分及び各浮
遊容量に電荷が蓄積される。この時、実施例１８でも説
明したように蓄積コンデンサＤ１〜Ｄ９は、絶縁層側の
Ｇ電極が電荷蓄積電極になっている為、蓄積コンデンサ
Ｄ１〜Ｄ９の各ｉ層中の電子及びホールは、Ｇ電極上へ
流れることがなく、見かけ上のリーク電流は生じること
がない。そしてシフトレジスタ１１０６の第１の並列端
子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ
３がオン状態となることで蓄積コンデンサＤ１〜Ｄ３及
び各容量成分及び各浮遊容量に蓄積されていた電荷が、
各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。
続いてシフトレジスタ１１０７から出力されるハイレベ
ルがシフトして、スイッチングトランジスタＴ１００〜
Ｔ１２０が順次オン状態となる。これによって、共通コ
ンデンサＣ１００〜Ｃ１２０に転送された第１ブロック
の光信号がアンプ１１２６を通って順次読み出される。
【０３０４】転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態にな
った後、シフトレジスタ１１０８の第１の並列端子から
ハイレベルが出力され、リフレッシュ用ＴＦＴ−Ｆ１〜
Ｆ３がオン状態となり、光電変換素子Ｓ１〜Ｓ３のＧ電
極の電位が上昇する。そして、光電変換素子Ｓ１〜Ｓ３
内のホールの一部が共通電源線１４０３に掃き出され
る。
【０３０５】次にシフトレジスタ１１０９の第１の並列
端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１
〜Ｒ３がオン状態にすることにより光電変換素子Ｓ１〜
Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして次
にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２
０の電位が初期化される。共通コンデンサＣ１００〜Ｃ
１２０の電位が完全に初期化された時点でシフトレジス
タ１１０６がシフトし、第２の並列端子からハイレベル
が出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６
がオン状態になり、第２ブロックの蓄積コンデンサＤ４
〜Ｄ６及び光電変換素子Ｓ４〜Ｓ６の等価的容量成分及
び浮遊容量に蓄積されている信号電荷が共通コンデンサ
Ｃ１００〜Ｃ１２０へ転送される。そして第１ブロック
の場合と同時にシフトレジスタ１１０７のシフトによ
り、スイッチングトランジスタＴ１００〜Ｔ１２０が順
次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０
に蓄積されている第２ブロックの光信号が順次読み出さ
れる。
【０３０６】第３ブロックの場合も同様に、電荷転送動
作と光信号の読み出し動作が行われる。
【０３０７】このように第１ブロックから第３ブロック
までの一連の動作により、原稿の主走査方向における１
ライン分の信号を読み取ることが終了し、その読み取ら
れた信号は原稿の反射率の大小によりアナログ的に出力
される。
【０３０８】本実施例において図４６で説明したよう
に、光電変換素子、蓄積コンデンサ、リフレッシュ用Ｔ
ＦＴ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信
号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２
の電極層からなる全５層の共通層の構成を有している
が、必ずしも全ての素子部が同一な層構成である必要は
なく、少なくとも光電変換素子及び蓄積コンデンサがこ
の構造（ＭＩＳ構造）であり、他の素子部は各素子とし
ての機能を備える層構成であれば十分である。しかしな
がら全素子の層構成が共通であることはより一層の歩留
りの向上と低コスト化につながる。
【０３０９】又、実施例１８又は１９の説明においてホ
ールと電子を逆に構成してもよい。例えば注入阻止層は
Ｐ層でもよい。この場合実施例１８又は１９において電
圧や電界の印加する方向を逆にし、その他の部分を同様
に構成すれば、上記実施例と同様の動作結果が得られ
る。
【０３１０】又、実施例１９では一次元的なラインセン
サを説明したが、ラインセンサを複数本配置すれば２次
元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み
取りを行う光電変換装置も上記実施例で示したブロック
分割駆動を用いることにより、構成が可能となることは
言うまでもない。
【０３１１】以上説明したように実施例１９は実施例１
８の効果に加えて光電変換素子、蓄積コンデンサ、ＴＦ
Ｔ、マトリクス信号配線部が同一膜構成の為、同一プロ
セスで同時に形成することが可能な為、小型化・高歩留
りが可能となり低コストで高ＳＮ比の光電変換装置が実
現できる。
【０３１２】［実施例２０］図４７〜図４９を用いて実
施例２０を説明する。
【０３１３】図４７は本発明の実施例２０の光電変換装
置の概略的等価回路図である。但しここでは実施例１９
と同様に９個の一次元的に配置される光電変換素子を有
する光電変換素子アレイの場合を一例として取り上げ
る。
【０３１４】図４８は長尺方向に複数個の画素のある光
電変換素子部、蓄積コンデンサ兼リフレッシュ用コンデ
ンサ部、転送用ＴＦＴ部、リセット用ＴＦＴ部、配線部
の組のうち、１画素分を示す平面図である。
【０３１５】図４９は１画素の断面図である。なお図４
９は理解しやすくする為に模式的に描かれており、配線
部の位置は必ずしも図４９と一致していない。また図４
９においてリセット用ＴＦＴ部１４００は示されていな
い。尚図４７から図４９において、図４２及び図４４〜
図４６と同一部分には同一符号を付している。
【０３１６】図４８において、光電変換部１００は基板
側からの光に対する遮光膜を兼ねた下部電極２を有す
る。基板側から照射された光は採光用窓１７を通して図
面に対して垂直な上方に位置する原稿面（不図示）で反
射し、その反射光が光電変換部１００に入射する。ここ
で発生したキャリアによる光電流は蓄積用兼リフレッシ
ュコンデンサ１２００及び光電変換部１００の等価的な
容量成分及びその他の浮遊容量に蓄積される。蓄積され
た電荷は転送用ＴＦＴ１３００により信号線用マトリク
ス配線部１５００へ転送され、信号処理部（不図示）に
より電圧として読み取られる。
【０３１７】図４９において各部の層構成を簡単に説明
する。
【０３１８】図中１００は光電変換部、１２００は蓄積
用兼リフレッシュ用コンデンサ、１３００は転送用ＴＦ
Ｔ、１５００は配線部であり、これらは第１の電極層２
−１，２−２，２−３、絶縁層７０、ｉ層４、ｎ層５、
第２の電極層６−１，６−２，６−３，６−４からなる
全５層の共通層の構成をしている。ここで第２の電極層
は特に透明電極にはしていないことは実施例１９と同様
である。
【０３１９】次に本実施例の光電変換装置の駆動方法に
ついて回路図を用いて説明する。
【０３２０】図４７において、光電変換素子Ｓ１〜Ｓ９
は３個で１ブロックを構成し、３ブロックで光電変換素
子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対
応して各々接続している蓄積用兼リフレッシュ用コンデ
ンサＣ１〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位
を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用Ｔ
ＦＴ−Ｔ１〜Ｔ９も同様である。
【０３２１】又、光電変換素子Ｓ１〜Ｓ９の各ブロック
内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ
１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに
接続されている。詳細に言えば、各ブロックの第１の転
送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各
ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共
通線１１０３に、そして各ブロックの第３の転送用ＴＦ
Ｔ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続され
ている。共通線１１０２〜１１０４は各々スイッチング
トランジスタＴ１００〜Ｔ１２０を介してアンプ１１２
６に接続されている。
【０３２２】又、図４７において、共通線１１０２〜１
１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介し
て接地されており、且つスイッチングトランジスタＣＴ
１〜ＣＴ３を介して接地されている。ここで、スイッチ
ングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通
に接続され、図４３で示したＰａのパルスと同様のタイ
ミングでオン状態とすることにより、共通線１１０２〜
１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を
行う。
【０３２３】なお、本実施例において光電変換手段はＴ
ＦＴ−Ｒ１〜Ｒ９，シフトレジスタ１１０９，電源１１
４をいう。またリフレッシュ手段はコンデンサＣ１〜Ｃ
９，シフトレジスタ１１０８，電源１１１４をいう。さ
らに信号検出部は図４７の点線内の検出手段，ＴＦＴ−
Ｔ１〜Ｔ９，シフトレジスタ１１０６，コンデンサＣ１
〜Ｃ９をいう。つまり、本実施例においてはコンデンサ
Ｃ１〜Ｃ９は信号電荷を蓄積するとともに、リフレッシ
ュ手段の一部を構成している。
【０３２４】次に本実施例の動作を時系列的に説明す
る。
【０３２５】まず、光電変換素子Ｓ１〜Ｓ９に信号光が
入射するとその強度に応じて各蓄積用兼リフレッシュ用
コンデンサＣ１〜Ｃ９及び各光電変換部１００の等価的
な容量成分及び各浮遊容量に電荷が蓄積される。この
時、実施例１８でも説明したように蓄積用兼リフレッシ
ュ用コンデンサＣ１〜Ｃ９は、絶縁層側のＧ電極が電荷
蓄積電極になっている為、蓄積用兼リフレッシュ用コン
デンサＣ１〜Ｃ９の各ｉ層中の電子及びホールは、Ｇ電
極上へ流れることがなく、見かけ上のリーク電流は生じ
ることがない。そしてシフトレジスタ１１０６の第１の
並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ
１〜Ｔ３がオン状態となることで蓄積用兼リフレッシュ
用コンデンサＣ１〜Ｃ３及び各容量成分及び各浮遊容量
に蓄積されていた電荷が、各々共通コンデンサＣ１００
〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０
７から出力されるハイレベルがシフトして、スイッチン
グトランジスタＴ１００〜Ｔ１２０が順次オン状態とな
る。これによって、共通コンデンサＣ１００〜Ｃ１２０
に転送された第１ブロックの光信号がアンプ１１２６を
通って順次読み出される。
【０３２６】転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態にな
った後、シフトレジスタ１１０８の第１の並列端子から
ハイレベルが出力され、蓄積用兼リフレッシュ用コンデ
ンサＣ１〜Ｃ３の両端の電位が上昇、即ち光電変換素子
Ｓ１〜Ｓ３のＧ電極の電位が上昇する。そして、光電変
換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃
き出される。
【０３２７】次にシフトレジスタ１１０９の第１の並列
端子からハイレベルが出力されたリセット用ＴＦＴ−Ｒ
１〜Ｒ３がオン状態にすることにより光電変換素子Ｓ１
〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして
次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１
２０の電位が初期化される。共通コンデンサＣ１００〜
Ｃ１２０の電位が完全に初期化された時点でシフトレジ
スタ１１０６がシフトし、第２の並列端子からハイレベ
ルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ
６がオン状態になり、第２ブロックの蓄積用兼リフレッ
シュ用コンデンサＣ４〜Ｃ６及び光電変換素子Ｓ４〜Ｓ
６の等価的容量成分及び浮遊容量に蓄積されている信号
電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送され
る。そして第１ブロックの場合と同様にシフトレジスタ
１１０７のシフトにより、スイッチングトランジスタＴ
１００〜Ｔ１２０が順次オン状態となり、共通コンデン
サＣ１００〜Ｃ１２０に蓄積されている第２ブロックの
光信号が順次読み出される。
【０３２８】第３ブロックの場合も同様に、電荷転送動
作と光信号の読み出し動作が行われる。
【０３２９】このように第１ブロックから第３ブロック
までの一連の動作により、原稿の主走査方向における１
ライン分の信号を読み取ることが終了し、その読み取ら
れた信号は原稿の反射率の大小によりアナログ的に出力
される。
【０３３０】本実施例において、光電変換素子、蓄積用
兼リフレッシュ用コンデンサ、転送用ＴＦＴ、リセット
用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶
縁層、ｉ層、ｎ層、第２の電極層からなる全５層の共通
層の構成を有しているが、必ずしも全ての素子部が同一
な層構成である必要はなく、少なくとも光電変換素子及
び蓄積用兼リフレッシュ用コンデンサがこの構造（ＭＩ
Ｓ構造）であり、他の素子部は各素子としての機能を備
える層構成であれば十分である。しかしながら共通な構
成は歩留りの向上、低コスト化等に都合がよい。
【０３３１】又、本実施例では一次元的なラインセンサ
を説明したが、ラインセンサを複数本配置すれば２次元
的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取
りを行う光電変換装置も上記実施例で示したブロック分
割駆動を用いることにより、構成が可能となることは実
施例１９と同様である。
【０３３２】以上説明したように本実施例は実施例１
８、１９の効果に加えて、蓄積コンデンサにリフレッシ
ュ機能を持たせることが可能となり、小型化・高歩留り
が達成でき、更なる低コストの光電変換装置が実現でき
る。
【０３３３】［実施例２１］図５０は本実施例の光電変
換装置の概略的回路図である。
【０３３４】図５０においてＳ１１〜Ｓｍｎはマトリク
ス上に配された光電変換素子で下部電極側をＧ、上部電
極側をＤで示している。Ｃ１１〜Ｃｍｎは蓄積用コンデ
ンサ、Ｔ１１〜Ｔｍｎは転送用ＴＦＴである。Ｖｓは読
み出し用電源、Ｖｇはリフレッシュ用電源であり、それ
ぞれのスイッチＳＷｓ、ＳＷｇを介して全光電変換素子
Ｓ１１〜ＳｍｎのＧ電極に接続されている。スイッチＳ
Ｗｓはインバータを介して、スイッチＳＷｇは直接にリ
フレッシュ制御回路ＲＦに接続されており、リフレッシ
ュ期間はＳＷｇがｏｎ、その他の期間はＳＷｓがｏｎす
るよう制御されている。１画素は１個の光電変換素子と
それに並列に接続されたコンデンサ、およびＴＦＴで構
成され、その信号出力は信号配線ＳＩＧにより検出用集
積回路ＩＣに接続されている。本実施例の光電変換装置
は計ｍ×ｎ個の画素をｍ個のブロックに分け１ブロック
あたりｎ画素の出力を同時に転送しこの信号配線ＳＩＧ
を通して検出用集積回路ＩＣによって順次出力に変換さ
れ出力される（Ｖｏｕｔ）。また１ブロック内のｎ画素
を横方向に配置し、ｍ個のブロックを順に縦に配置する
ことにより各画素の二次元的に配置している。
【０３３５】尚、図５０に示される光電変換装置は図１
９のものと同様な動作をするが本実施例の場合、Ｖｇの
極性とＶｓの大きさが異なっている。
【０３３６】動作について説明する。
【０３３７】はじめにシフトシレジスタＳＲ１およびＳ
Ｒ２により制御配線ｇ１〜ｇｍ、ｓｇ１〜ｓｇｎにＨｉ
が印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔｍｎと
スイッチＭ１〜Ｍｎがｏｎし導通し、全光電変換素子Ｓ
１１〜ＳｍｎのＤ電極はＧＮＤ電位になる（積分検出器
Ａｍｐの入力端子はＧＮＤ電位に設計されているた
め）。同時にリフレッシュ制御回路ＲＦがＨｉを出力し
スイッチＳＷｇがｏｎし全光電変換素子Ｓ１１〜Ｓｍｎ
のＧ電極はリフレッシュ用電源Ｖｇにより絶対値の小さ
な負電位になる。すると全光電変換素子Ｓ１１〜Ｓｍｎ
はリフレッシュモードになりリフレッシュされる。つぎ
にリフレッシュ制御回路ＲＦがＬｏを出力しスイッチＳ
Ｗｓがｏｎし全光電変換素子Ｓ１１〜ＳｍｎのＧ電極は
読み取り用電源Ｖｓにより絶対値の大きな負電位にな
る。すると全光電変換素子Ｓ１１〜Ｓｍｎは光電変換モ
ードになり同時にコンデンサＣ１１〜Ｃ３３は初期化さ
れる。
【０３３８】上記説明のように本実施例においてのリフ
レッシュモードにおいて、Ｇ電極の電位はＤ電極の電位
に対して負電位となっており、Ｇ電極の電位がフラット
バンド電圧ＶFBに達していない。従って先の実施例中に
説明したようにリフレッシュモードにおいて電子が絶縁
層と光電変換半導体層の界面に達せず、リフレッシュモ
ード、光電変換モードの違いによる界面欠陥への電子の
出入りをさせなくすることが可能となり、突入電流を減
らすことができ、ＳＮ比の高い光電変換装置を実現して
いる。本実施例では光電変換素子のＤ電極とＴＦＴとを
接続し、各光電変換素子のＧ電極と共通に接続している
が、逆にＧ電極をＴＦＴと接続し、Ｄ電極を共通に接続
してもよい。このときのＶｇとＶｓの極性を逆にすれば
同様の動作となる。
【０３３９】本実施例において全画素をｎ×ｍ個として
いるが具体的な数は構成するシステムで最適に選べばよ
いが、例えば、１基板を２０ｃｍ×２０ｃｍで構成する
場合、ｎを２，０００、ｍを２，０００とし、ｍ×ｎ
個、つまり４，０００，０００個の光電変換素子を１０
０μｍピッチの密度で構成することができる。
【０３４０】図５０においてシフトレジスタＳＲ１や検
出用集積回路ＩＣはそれぞれ１個で表現しているが実際
にはｍ、ｎの数により、適当な数で構成する。
【０３４１】図５１はシステム全体を表す模式的ブロッ
ク図である。６００１はａ−Ｓｉセンサ基板であるこの
図では複数のシフトレジスタＳＲ１を直列に、また検出
用集積回路ＩＣも複数で駆動している。検出用集積回路
ＩＣの出力は処理回路６００８内のアナログ−デジタル
変換器６００２に入力されデジタル化される。この出力
は固定パターン補正用の引き算器６００３を介してメモ
リ６００４に記憶される。メモリの中の情報はコントロ
ーラ６００５により制御されバッファ６００６を介し信
号処理手段としてのイメージプロセッサに転送され、そ
こで画像処理される。
【０３４２】図５２（ａ），図５２（ｂ）は本発明をＸ
線検出用の光電変換装置に適用した場合の模式的構成図
及び模式断面図である。
【０３４３】光電変換素子とＴＦＴはａ−Ｓｉセンサ基
板６０１１内に複数個形成され、シフトレジスタＳＲ１
と検出用集積回路ＩＣが実装されたフレキシブル回路基
板６０１０が接続されている。フレキシブル回路基板６
０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続され
ている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基
台６０１２の上に接着され大型の光電変換装置を構成す
る基台６０１２の下には処理回路６０１８内のメモリ６
０１４をＸ線から保護するため鉛板６０１３が実装され
ている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視
光に変換するための蛍光体６０３０たとえばＣｓＩが、
塗布または貼り付けされている。前述の図１９、図２０
で説明したＸ線検出方法と同じ原理に基き、Ｘ線を検出
することができる。本実施例では図５２（ｂ）に示され
るように全体をカーボンファイバー製のケース６０２０
に収納している。
【０３４４】図５３は本発明の光電変換装置のＸ線診断
システムへの応用例を示したものである。
【０３４５】Ｘ線チューブ６０５０で発生したＸ線６０
６０は患者あるいは被験者６０６１の胸部６０６２を透
過し、蛍光体を上部に実装した光電変換装置６０４０に
入射する。この入射したＸ線には患者６０６１の体内部
の情報が含まれている。Ｘ線の入射に対応して蛍光体は
発光し、これを光電変換して電気的情報を得るこの情報
はディジタルに変換されイメージプロセッサ６０７０に
より画像処理され制御室のディスプレイ６０８０で観察
できる。
【０３４６】また、この情報は電話回線６０９０等の伝
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ６０８１に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ６
１００によりフィルム６１１０に記録することもでき
る。
【０３４７】
【発明の効果】以上詳述したように、本発明によればＳ
Ｎ比が高く、特性が安定している光電変換装置、その駆
動方法及びそれを有するシステムを提供することができ
る。
【０３４８】又、本発明によれば歩留りが高く、生産が
容易な光電変換装置を提供することができる。
【０３４９】加えて、本発明によれば、ＴＦＴと同一プ
ロセスで形成することが可能で、作製プロセスの複雑化
を生じさせることがなく、低コストで作製可能な光電変
換装置、その駆動方法及びそれを有するシステムを提供
することができる。
【０３５０】本発明によれば、光電変換装置内の光電変
換部（光電変換素子）は注入阻止層が一カ所のみで光の
入射量を検出することができ、プロセスの最適化が容易
で、歩留まりの向上が図れ、製造コストの低減が可能
で、ＳＮ比の高い低コストの光電変換装置を提供するこ
とができる。更に、第一の電極層／絶縁層／光電変換半
導体層においてトンネル効果や、ショットキーバリアを
利用していないため、電極材料は自由に選択でき、絶縁
層の厚さやその他の制御も自由度が高い。また同時に形
成する薄膜電界効果トランジスタ（ＴＦＴ）等のスイッ
チ素子および容量素子とはマッチングが良く、同一膜構
成のため共通な膜として同時に形成可能でかつ光電変換
素子、ＴＦＴ共に重要な膜構成は同一真空内で同時に形
成可能であり、さらに光電変換装置を高ＳＮ化、低コス
ト化することができる。
【０３５１】また光電変換素子自身に光情報をキャリア
として蓄え、同時にリアルタイムに電流を流す性質を持
つため簡単な構成で複合的な機能を持つ光電変換装置を
提供できる。またコンデンサも中間層に絶縁層を含んで
おり良好な特性で形成でき光電変換素子で得られた光情
報の積分値を簡単な構成で出力できる高機能の光電変換
装置が提供できる。
【０３５２】また本発明では光電変換素子のリフレッシ
ュ動作において、コンデンサ等の容量を介して行うこと
も可能で、印加電圧を下げた瞬間に突入電流を発生させ
ることが可能となる。結果的にＴＦＴを用いてリフレッ
シュを行う場合に比べて、蓄積される突入電流が大幅に
削減されよりＳＮ比の高い低コストの光電変換装置を提
供することができる。
【０３５３】また光電変換素子のリフレッシュ動作にお
いて、例えば光電変換素子の半導体注入阻止層がｎ型の
場合即ち注入が阻止されるキャリアの電荷ｑが正の場
合、Ｄ電極の電位をＧ電極の電位より高くする｛（ＶrG
・ｑ）＜（ＶD ・ｑ−ＶFB・ｑ）｝ことにより、絶縁層
と光電変換半導体層との界面欠陥への電子の出入りをさ
せなくすることが可能となり、逆に光電変換素子の半導
体注入阻止層ｐ型の場合即ち注入が阻止されるキャリア
の電荷ｑが負の場合、Ｄ電極の電位をＧ電極の電位より
低くする｛（ＶrG・ｑ）＜（ＶD ・ｑ−ＶFB・ｑ）｝こ
とにより、絶縁層と光電変換半導体層との界面欠陥への
電子の出入りをさせなくすることが可能となるため、突
入電流を減らすことができ、更にＳＮ比の高い低コスト
の光電変換装置を提供することができる。
【０３５４】また信号電荷蓄積用容量素子の積層構造を
光電変換素子と同一にし、更にこの信号電荷蓄積用容量
素子の絶縁層側の電極に蓄積することにより、信号電荷
蓄積用容量素子を常にアキュムレーション状態で用いる
事が可能となり、見かけ上信号電荷蓄積用容量素子を介
して信号電荷がリークして生じるリーク電流を減らすこ
とができ、ＳＮ比の高い低コストの光電変換装置を提供
できる。
【０３５５】又、複数個の光電変換素子をブロックに分
割して、且つ別のブロックにおける信号転送動作とリフ
レッシュ動作を同一駆動線により同時に駆動することが
可能な為、読み取り動作を高速に行うことができ、更に
装置が小型化できる為、高歩留り、低コストな光電変換
装置を提供することが可能となる。
【０３５６】また上記したような優れた特性を有する光
電変換装置を利用することでより低コストで大面積・高
機能・高特性のファクシミリやＸ線レントゲン装置を提
供できる。
【０３５７】尚、本発明は上記説明した構成や上記実施
例に限定されるものではなく、本発明の主旨の範囲にお
いて適宜、変形組合せが可能であることはいうまでもな
い。
【図面の簡単な説明】
【図１】本発明の光電変換部の構成例を説明するための
模式的断面図（ａ）及び概略的回路図（ｂ）である。
【図２】ＴＦＴの構成例を説明するための模式的断面図
である。
【図３】ＴＦＴのゲート絶縁膜の厚さと歩留りの関係の
一例を説明するための図である。
【図４】光センサの構成の一例を説明するための模式的
断面図である。
【図５】光電変換部のエネルギー状態を説明するための
エネルギーバンド図である。
【図６】本発明の光電変換装置の動作の一例を説明する
ためのタイミングチャートである。
【図７】検出部の構成例を説明するための概略的回路図
である。
【図８】本発明の光電変換装置を説明するための概略的
回路図である。
【図９】本発明の光電変換部の一例を説明するための模
式的断面図である。
【図１０】本発明の光電変換部を含む光電変換装置の構
成例を説明するための模式的断面図（ａ）及び概略的回
路図（ｂ）である。
【図１１】本発明の光電変換部を含む光電変換装置の構
成例を説明するための模式的断面図（ａ）及び概略的回
路図（ｂ）である。
【図１２】本発明の光電変換装置を説明するための概略
的回路図である。
【図１３】本発明の光電変換装置の一例を説明するため
の模式的平面図（ａ）、及び模式的断面図（ｂ）であ
る。
【図１４】本発明の光電変換装置を説明するための概略
的回路図である。
【図１５】本発明の光電変換装置の一例を説明するため
の模式的平面図（ａ）、及び模式的断面図（ｂ）であ
る。
【図１６】本発明の光電変換装置を説明するための概略
的回路図である。
【図１７】本発明の光電変換装置の一例を説明するため
の模式的平面図（ａ）、及び模式的断面図（ｂ）であ
る。
【図１８】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図１９】本発明の光電変換装置を説明するための概略
的回路図である。
【図２０】本発明の光電変換装置の一例を説明するため
の模式的平面図（ａ）、及び模式的断面図（ｂ）であ
る。
【図２１】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図２２】光電変換装置の実装例を説明するための模式
的配置構成図である。
【図２３】光電変換装置の実装例を説明するための模式
的配置構成図である。
【図２４】本発明の光電変換装置を説明するための概略
的回路図である。
【図２５】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図２６】光電変換部のエネルギー状態を説明するため
のエネルギーバンド図である。
【図２７】光電変換部のエネルギー状態を説明するため
のエネルギーバンド図である。
【図２８】本発明の光電変換装置を説明するための概略
的回路図である。
【図２９】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図３０】光電変換部のエネルギー状態を説明するため
のエネルギーバンド図である。
【図３１】本発明の光電変換装置を説明するための概略
的回路図である。
【図３２】本発明の光電変換装置の一例を説明するため
の模式的平面図である。
【図３３】本発明の光電変換装置を説明するための概略
的回路図である。
【図３４】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図３５】本発明の光電変換装置を説明するための概略
的回路図である。
【図３６】本発明の光電変換装置の一例を説明するため
の模式的平面図である。
【図３７】本発明の光電変換装置の一例を説明するため
の模式的断面図である。
【図３８】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図３９】本発明の光電変換装置を説明するための概略
的回路図である。
【図４０】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図４１】本発明の光電変換装置を説明するための概略
的回路図である。
【図４２】本発明の光電変換装置を説明するための概略
的回路図である。
【図４３】本発明の光電変換装置の動作の一例を説明す
るためのタイミングチャートである。
【図４４】本発明の光電変換装置を説明するための概略
的回路図である。
【図４５】本発明の光電変換装置の一例を説明するため
の模式的平面図である。
【図４６】本発明の光電変換装置の一例を説明するため
の模式的断面図である。
【図４７】本発明の光電変換装置を説明するための概略
的回路図である。
【図４８】本発明の光電変換装置の一例を説明するため
の模式的平面図である。
【図４９】本発明の光電変換装置の一例を説明するため
の模式的断面図である。
【図５０】本発明の光電変換装置を説明するための概略
的回路図である。
【図５１】本発明の光電変換装置を有するシステムの一
例を説明するためのシステム構成図である。
【図５２】Ｘ線検出用装置に適用した場合の一例を説明
する模式的構成図（ａ）、模式的断面図（ｂ）である。
【図５３】本発明の光電変換装置を有するシステムの一
例を説明するためのシステム構成図である。
【符号の説明】
Ｓ１１〜Ｓ３３ 光電変換素子 Ｃ１１〜Ｃ３３ 蓄積用コンデンサ Ｔ１１〜Ｔ３３ 転送用ＴＦＴ ６０１０ フレキシブル回路基板 ６０１１ ａ−Ｓｉセンサ基板 ６０１２ 基台 ６０１３ 鉛板 ６０１４ メモリ ６０１８ 処理回路 ６０２０ ケース ６０３０ 蛍光体
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−196642 (32)優先日 平成６年８月22日(1994．8．22) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平6−196643 (32)優先日 平成６年８月22日(1994．8．22) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平6−196644 (32)優先日 平成６年８月22日(1994．8．22) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平6−196645 (32)優先日 平成６年８月22日(1994．8．22) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平6−196648 (32)優先日 平成６年８月22日(1994．8．22) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平6−196670 (32)優先日 平成６年８月22日(1994．8．22) (33)優先権主張国 日本（ＪＰ） (72)発明者 竹田 慎市 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 水谷 英正 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 板橋 哲 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基体上に複数の光電変換素子を二次元的
    に配置してなる光電変換装置であって、該二次元的に配
    置された複数の光電変換素子に対して上下方向あるいは
    左右方向に配された制御配線あるいは信号配線のうち奇
    数番目と偶数番目をそれぞれ対向する側に取り出し、各
    取り出し側でそれぞれ複数の集積回路素子に接続されて
    いる光電変換装置。
  2. 【請求項２】 基体上に複数の光電変換素子を二次元的
    に配置してなる光電変換装置であって、該二次元的に配
    置された複数の光電変換素子に対して上下方向あるいは
    左右方向に配された制御配線あるいは信号配線、該制御
    配線あるいは信号配線に接続された複数の集積回路素子
    とを有し、一つの集積回路素子ごとに連続する該制御配
    線あるいは信号配線を接続し、この集積回路素子を左右
    または上下に振り分けてなる光電変換装置。
  3. 【請求項３】 基台上に設けられた、Ｘ線を受けて電気
    信号に変換する光電変換素子の複数を二次元的に配置し
    た光電変換部を有する基板の複数、 該光電変換素子に供給される信号または該光電変換素子
    から出力された信号のために設けられた集積回路素子、 該基台と該集積回路素子を収容するケース、 を有する光電変換装置。
  4. 【請求項４】 請求項３に記載の光電変換装置におい
    て、該ケースはカーボンファイバー製である光電変換装
    置。
  5. 【請求項５】 請求項３乃至４に記載の光電変換装置に
    おいて、該基台の該光電変換素子の受けるＸ線の入射側
    と反対側に設けられた鉛板を有する光電変換装置。
  6. 【請求項６】 請求項５に記載の光電変換装置におい
    て、該鉛板は処理回路をＸ線から保護するために設けら
    れる光電変換装置。
  7. 【請求項７】 請求項３乃至６のいずれか１項に記載の
    光電変換装置において、該光電変換部を有する基板上に
    は蛍光体を有する光電変換装置。
  8. 【請求項８】 請求項７に記載の光電変換装置におい
    て、該蛍光体はＸ線を可視光に変換するために設けられ
    る光電変換装置。
JP2000099009A 1993-12-27 2000-03-31 光電変換装置 Expired - Fee Related JP3685446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000099009A JP3685446B2 (ja) 1993-12-27 2000-03-31 光電変換装置

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
JP33169093 1993-12-27
JP6-196644 1994-08-22
JP19664894 1994-08-22
JP19667094 1994-08-22
JP6-196640 1994-08-22
JP5-331690 1994-08-22
JP6-196641 1994-08-22
JP6-196643 1994-08-22
JP19664594 1994-08-22
JP6-196670 1994-08-22
JP6-196645 1994-08-22
JP19664494 1994-08-22
JP6-196642 1994-08-22
JP19664094 1994-08-22
JP6-196648 1994-08-22
JP19664294 1994-08-22
JP19664394 1994-08-22
JP19664194 1994-08-22
JP2000099009A JP3685446B2 (ja) 1993-12-27 2000-03-31 光電変換装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6313392A Division JP3066944B2 (ja) 1993-12-16 1994-12-16 光電変換装置、その駆動方法及びそれを有するシステム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005127977A Division JP2005326403A (ja) 1993-12-27 2005-04-26 変換装置

Publications (2)

Publication Number Publication Date
JP2000323699A true JP2000323699A (ja) 2000-11-24
JP3685446B2 JP3685446B2 (ja) 2005-08-17

Family

ID=27577588

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000099009A Expired - Fee Related JP3685446B2 (ja) 1993-12-27 2000-03-31 光電変換装置
JP2005127977A Pending JP2005326403A (ja) 1993-12-27 2005-04-26 変換装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005127977A Pending JP2005326403A (ja) 1993-12-27 2005-04-26 変換装置

Country Status (1)

Country Link
JP (2) JP3685446B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095833A1 (en) * 2003-04-22 2004-11-04 Canon Kabushiki Kaisha Photoelectric conversion device and radiation photography apparatus
JP2005260706A (ja) * 2004-03-12 2005-09-22 Canon Inc 放射線撮像装置及びその制御方法
JP2007529004A (ja) * 2004-02-11 2007-10-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フォトゲート及び線量制御を有するｘ線検出器
JP2008228346A (ja) * 2008-05-23 2008-09-25 Canon Inc 放射線撮像装置、その駆動方法及び放射線撮像システム
US7872218B2 (en) 2004-05-18 2011-01-18 Canon Kabushiki Kaisha Radiation image pickup apparatus and its control method
JP2012083336A (ja) * 2010-09-16 2012-04-26 Mitsubishi Electric Corp 光電変換素子およびイメージセンサ
JP2015213182A (ja) * 2010-07-01 2015-11-26 株式会社半導体エネルギー研究所 撮像装置
JP2021114779A (ja) * 2010-09-06 2021-08-05 株式会社半導体エネルギー研究所 半導体装置、情報端末、電子機器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163737A1 (en) * 2007-05-24 2010-07-01 Satoshi Masuda Radiation detector, method of manufacturing radiation detector, and method of manufacturing supporting substrate
CN102870008A (zh) 2010-04-30 2013-01-09 富士胶片株式会社 辐射成像装置、辐射成像***和用于将辐射转换板固定在辐射成像装置中的方法
JP5466082B2 (ja) * 2010-05-25 2014-04-09 富士フイルム株式会社 放射線画像撮影装置、放射線画像撮影システム、及び、放射線画像撮影装置における放射線変換パネルの固定方法
JP6081697B2 (ja) 2011-12-07 2017-02-15 浜松ホトニクス株式会社 センサユニット及び固体撮像装置
JP2016021445A (ja) * 2014-07-11 2016-02-04 キヤノン株式会社 光電変換装置、および、撮像システム
JP7020770B2 (ja) * 2015-12-04 2022-02-16 キヤノン株式会社 撮像装置、および、撮像システム
JP6808316B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
JP6808317B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095833A1 (en) * 2003-04-22 2004-11-04 Canon Kabushiki Kaisha Photoelectric conversion device and radiation photography apparatus
US7470911B2 (en) 2003-04-22 2008-12-30 Canon Kabushiki Kaisha Photoelectric conversion device and radiation photography apparatus
JP2007529004A (ja) * 2004-02-11 2007-10-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フォトゲート及び線量制御を有するｘ線検出器
JP2005260706A (ja) * 2004-03-12 2005-09-22 Canon Inc 放射線撮像装置及びその制御方法
US7683337B2 (en) 2004-03-12 2010-03-23 Canon Kabushiki Kaisha Radiographic apparatus and control method therefor
US7872218B2 (en) 2004-05-18 2011-01-18 Canon Kabushiki Kaisha Radiation image pickup apparatus and its control method
JP4546560B2 (ja) * 2008-05-23 2010-09-15 キヤノン株式会社 放射線撮像装置、その駆動方法及び放射線撮像システム
JP2008228346A (ja) * 2008-05-23 2008-09-25 Canon Inc 放射線撮像装置、その駆動方法及び放射線撮像システム
JP2015213182A (ja) * 2010-07-01 2015-11-26 株式会社半導体エネルギー研究所 撮像装置
JP2021114779A (ja) * 2010-09-06 2021-08-05 株式会社半導体エネルギー研究所 半導体装置、情報端末、電子機器
US11239268B2 (en) 2010-09-06 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11264415B2 (en) 2010-09-06 2022-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11430820B2 (en) 2010-09-06 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11728354B2 (en) 2010-09-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2012083336A (ja) * 2010-09-16 2012-04-26 Mitsubishi Electric Corp 光電変換素子およびイメージセンサ

Also Published As

Publication number Publication date
JP3685446B2 (ja) 2005-08-17
JP2005326403A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP3066944B2 (ja) 光電変換装置、その駆動方法及びそれを有するシステム
JP3636579B2 (ja) 光電変換装置、光電変換装置の駆動方法及びその光電変換装置を有するシステム
JP2005326403A (ja) 変換装置
JP4307322B2 (ja) 放射線撮像装置及び放射線撮像システム
JP4307230B2 (ja) 放射線撮像装置及び放射線撮像方法
JP4100739B2 (ja) 光電変換装置
KR101511388B1 (ko) 광 감지 어레이 및 그 작동 방법
JP3416351B2 (ja) 光電変換装置及びその駆動方法、それを用いたｘ線撮像装置及びその駆動方法
JP2004179682A (ja) 放射線撮像装置
JPH09297181A (ja) 放射線撮像装置
JP3544075B2 (ja) 光電変換装置の製造方法
JP4314255B2 (ja) 変換装置およびｘ線検出システム
JP3560298B2 (ja) 光電変換装置とその駆動方法及びそれを有するシステム
JP3372783B2 (ja) 光電変換装置及びその駆動方法及びそれを有するシステム
JP2022122046A (ja) 放射線撮像装置、該装置を備える放射線撮像システム及び構造物検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees