JP2000323561A - 浅いトレンチ分離構造の加工方法 - Google Patents

浅いトレンチ分離構造の加工方法

Info

Publication number
JP2000323561A
JP2000323561A JP11127572A JP12757299A JP2000323561A JP 2000323561 A JP2000323561 A JP 2000323561A JP 11127572 A JP11127572 A JP 11127572A JP 12757299 A JP12757299 A JP 12757299A JP 2000323561 A JP2000323561 A JP 2000323561A
Authority
JP
Japan
Prior art keywords
silicon dioxide
dioxide layer
doped silicon
vapor deposition
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11127572A
Other languages
English (en)
Inventor
Kokuji Yo
楊國璽
Tri-Rung Yew
游萃蓉
Shinrai Chin
陳進來
Katetsu Ro
盧火鐵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to JP11127572A priority Critical patent/JP2000323561A/ja
Publication of JP2000323561A publication Critical patent/JP2000323561A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 (修正有) 【課題】浅いトレンチ分離構造を加工する方法。 【解決手段】パッド酸化物層と、窒化珪素層とを基板上
に順番に形成する。トレンチを基板に形成し、線状酸化
物層をトレンチの側壁に形成する。ド−プ化二酸化珪素
層を窒化珪素層上に形成し、トレンチを充填する。ド−
プ化二酸化珪素層を高密度化するために焼なましプロセ
スを行う。平面化工程によって、ド−プ化二酸化珪素層
の1部を除去して窒化珪素層を露出させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】発明の背景発明の分野この発
明は、浅いトレンチ分離(STI)構造の加工方法に関
する。更に詳細には、この発明は、ド−プ化二酸化珪素
を充填した浅いトレンチ分離構造の加工方法に関する。
【0002】
【従来の技術】関連技術の説明集積回路においては、デ
バイスを分離する分離構造が必要である。浅いトレンチ
分離構造は拡張性と良好な分離性とにおいて利点を有し
ているので、この技術はサブミクロンの工程に使用する
のが好ましい。
【0003】浅いトレンチ分離構造を形成する従来法に
おいては、基板中に急勾配のトレンチ(溝)を形成する
ためのマスクとして作用する窒化珪素を用いて異方性エ
ッチングが行われる。非ドープ化二酸化珪素層がトレン
チ中に形成され、従って浅いトレンチ分離構造が形成さ
れる。次いで、基板は、希弗化水素酸(HF)溶液中に
浸漬され、前記工程中に形成された不純物が除去され
る。
【0004】通常は、非ドープ化二酸化珪素層の1部が
その後の浸漬プロセス中に失われるので、非ドープ化二
酸化珪素層中に欠陥が形成され、浅いトレンチ分離構造
の信頼性が減少される。非ドープ化二酸化珪素層が物質
を失うことを防止するための浸漬プロセス前に、非ドー
プ化二酸化珪素層の密度を高くするために、約1100
℃で焼なましプロセスが実施される。
【0005】
【発明が解決しようとする課題】しかしながら、基板と
非ドープ化二酸化珪素層との間の熱膨張係数とヤング率
との大きな差異のために、焼なましプロセスの間に数百
MPaの著しい基板応力が発生する。この応力によって
非ドープ化二酸化珪素層中に結晶学的欠陥が生じ、この
欠陥によって接点での漏電や閾値以下での漏電が増進さ
れる。高密度パターン領域ならびに高充填密度メモリー
デバイスにおいては、このことがデバイスの欠陥の原因
となる。
【0006】
【課題を解決するための手段】発明の要旨したがって、
この発明は、焼なましプロセス中に生じる応力を減少
し、ならびに接点での漏電と閾値以下での漏電を減少さ
せるための浅いトレンチ分離構造を形成する方法を提供
している。
【0007】これらの利点ならびにその他の利点を達成
するために、ならびにこの発明の目的に従って、本明細
書に具現化されかつ包括的に記載したように、この発明
は、浅いトレンチ分離構造を加工する方法を提供する。
この方法は以下の工程を含んでいる。パッド酸化物層と
窒化珪素層を順番に基板上に形成する。基板中にトレン
チを形成し、トレンチの側壁に線状の酸化物層を形成す
る。ドープ化二酸化珪素層が窒化珪素層上に形成され、
トレンチを充填する。焼なましプロセスがド−プ化二酸
化珪素層の密度を高めるために実施される。平面化工程
によって、ド−プ化二酸化珪素層の1部が除去されて、
窒化珪素層を露出する。
【0008】この発明においては、ゲルマニウム、窒素
または超硬合金でドープ化されたド−プ化二酸化珪素層
が浅いトレンチ分離構造を形成するために使用される。
ド−プ化二酸化珪素層の熱膨張係数とヤング率とは、ド
ーパント(添加物)によって影響される。したがって、
ド−プ化二酸化珪素層の熱膨張係数とヤング率とは、基
板と比較できるほどにド−プ化レベルを調節することに
よって調節される。その結果、焼なましプロセス中に発
生する応力が減少する。更に、接点での漏電と閾値以下
での漏電の両方とも減少し、焼なましプロセスをより低
い温度で行うことができる。加えて、ド−プ化二酸化珪
素層の弗化水素酸エッチング率が二酸化珪素層のそれと
は異なるので、キンク効果もまた除去することができ
る。
【0009】上記一般的な記載と以下の詳細な記載とは
両方とも例示であって、請求の範囲で請求されるような
発明の更なる説明を提供する意図であることを理解すべ
きである。
【0010】
【発明の実施の形態】好ましい具体例の記載添付図面に
例示されるこの発明の現在の好ましい具体例について詳
細に説明する。可能な全ての場合において、同一もしく
は類似部品を指称するために図面ならびに本明細書にお
いて同一の符号を使用する。
【0011】図1Aないし図1Dは、浅いトレンチ分離
構造の加工方法における工程を図示するために使用され
る概略断面図である。
【0012】図1Aには、パッド酸化物層102と窒化
珪素層104とが基板100上に順番に形成されてい
る。トレンチ106は基板100中に形成される。パッ
ド酸化物層102は約100〜200オングストロ−ム
の厚みで、窒化珪素層104は約1000〜2000オ
ングストロ−ムの厚みである。トレンチ106を形成す
る工程は異方性エッチングを含む。
【0013】図1Bに示すように、約100〜500オ
ングストロ−ムの厚みの線状酸化物層108がトレンチ
106の側壁に形成される。線状酸化物層108はパッ
ド酸化物層102と接する。線状酸化物層108を形成
する工程は熱酸化反応を含む。
【0014】図1Cに示すように、ド−プ化二酸化珪素
層110を窒化珪素層104上に形成し、トレンチ10
6を充填する。該ド−プ化二酸化珪素層110中に添加
される物質は、ゲルマニウム、窒素、超硬合金から構成
される群から選択される。
【0015】ゲルマニウムドーパントを有するド−プ化
二酸化珪素層110を形成するのに使用されるいくつか
の方法がある。
【0016】1つの方法では、低圧化学蒸着(LPCV
D)プロセスもしくは高密度プラズマ化学蒸着(HDP
CVD)プロセスが、ド−プ化二酸化珪素層110を形
成するためのガス源として使用される、シラン(SiH
4 )と、ゲルマン(GeH4)と、酸素との混合物を用
いて、約250〜600℃の温度で行われる。ゲルマン
は酸素と反応して酸化ゲルマニウム(GeO2 )を生成
するので、ド−プ化二酸化珪素層110は酸化ゲルマニ
ウムを含有する。
【0017】別の方法では、常圧以下の化学蒸着(SA
CVD)プロセスもしくは常圧化学蒸着(APCVD)
プロセスが、ド−プ化二酸化珪素層110を形成するた
めのガス源として使用される、テトラエトシロキサン
(TEOS)と、テトラメトキシゲルマニウム(Ge
(OCH3 4 )との混合物を用いて、約250〜60
0℃の温度で行われる。このプロセスにおいて、テトラ
メトキシゲルマニウムは酸化ゲルマニウムを形成する前
駆体である。このプロセスの間に、テトラメトキシゲル
マニウムは酸化ゲルマニウムに転換し、したがって、ド
−プ化二酸化珪素層110は酸化ゲルマニウムを含有す
る。
【0018】窒素ド−プ化を行うために、ド−プ化二酸
化珪素層110を形成するための低圧化学蒸着プロセス
もしくは高密度プラズマ化学蒸着プロセスを実施してい
る間に、アンモニア、一酸化窒素(N2 O)又は窒素が
添加される。
【0019】該ド−プ化二酸化珪素層110に添加され
る超硬合金としては、チタンのような金属がある。ド−
プ化二酸化珪素層110を形成するための化学蒸着プロ
セスを実施している間に、例えば、テトラエトキシチタ
ン(Ti(OC2 5 4 )が添加される。
【0020】図1Dに示すように、ド−プ化二酸化珪素
層110(図3)は、焼なましプロセスを行うことで高
密度化される。焼なましプロセスは約800〜950℃
の温度で行われる。ド−プ化二酸化珪素層110(図
3)の1部は、例えば、化学機械的研磨(CMP)によ
って除去されて、窒化珪素層104を露出する。次い
で、該ド−プ化二酸化珪素層110aがトレンチ106
中に形成される。湿式エッチングプロセスが、上記プロ
セスの間に形成される自生酸化物を除去するためのエッ
チング剤として使用される弗化水素酸を用いて行われ
る。
【0021】
【発明の効果】以上のことから、この発明の利点とし
て、下記のことが含まれる。 1.ド−プ化二酸化珪素層の熱膨張係数とヤング率と
は、ドーパントによって影響される。したがって、ド−
プ化二酸化珪素層の熱膨張係数とヤング率は、基板と比
較できるほどにド−ピングレベルを調整することによっ
て調節される。ド−ピングレベルを調整することによっ
て、焼なましプロセスの間に発生する応力が減少する。
更に、接点での漏電と閾値以下での漏電の両方が減少す
る。 2.二酸化珪素のガラス転移温度もまたドーパントによ
って影響される。例えば、ド−プ化二酸化珪素のガラス
転移温度は、ド−プ化二酸化珪素中の酸化ゲルマニウム
のモル・パ−セントが約4であるときに、1160℃か
ら800℃に低下する。このことから、焼なましプロセ
スはより低い温度で行って、ド−プ化二酸化珪素層を高
密度化することができる。焼なましプロセスをより低い
温度で行うことができるので、焼なましプロセス中に発
生する応力が減少し、化学機械的研磨の安定性が改善さ
れる。 3.ドーパントの弗化水素酸エッチング率は二酸化珪素
のそれとは異なる。例えば、酸化ゲルマニウムの弗化水
素酸エッチング率は二酸化珪素より低い。その結果、ド
ーパントは、ド−プ化二酸化珪素層が浸漬プロセス中に
物質を喪失することを防止する。加えて、ド−プ化二酸
化珪素層が物質を喪失することが防止されることによっ
て、キンク効果もまた除去される。 4.ド−プ化二酸化珪素層の工程適用範囲は、非ド−プ
化二酸化珪素層のそれよりもよいので、ド−プ化二酸化
珪素層はトレンチを充填するのが容易である。
【0022】当該技術分野の当業者であれば、この発明
の範囲ならびに精神を逸脱することなしに、この発明の
構成に対して種々の改良ならびに変法を施すことができ
るのは明白である。上記に鑑み、下記の請求の範囲なら
びにその均等の範囲に含まれるものであれば、この発明
は発明の改良ならびに変法を包含することを意図してい
る。
【図面の簡単な説明】
【図1】添付図面は、この発明の更なる理解を提供する
ために含まれていて、本明細書の1部に組み込まれてそ
の1部を構成する。図面は発明の具体例を例示し、説明
と一緒になって、発明の原理を説明する役目を果たす。
図中において、図1Aないし図1Dは、浅いトレンチ分
離構造の加工方法における工程を図示するために使用さ
れる概略断面図である。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F032 AA35 AA44 AA45 AA77 DA03 DA04 DA23 DA33 DA53 DA74

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】基板中にトレンチを形成する工程と、 該基板上にド−プ化二酸化珪素層を形成し、該トレンチ
    を充填する工程と、 焼なましプロセスを行う工程と、 該ド−プ化二酸化珪素層の1部を除去する平面化工程を
    行う工程と、 からなる浅いトレンチ分離構造の加工方法。
  2. 【請求項2】前記ド−プ化二酸化珪素層がゲルマニウム
    との酸化物を含有する請求項1に記載の方法。
  3. 【請求項3】ド−プ化二酸化珪素層を形成するためのガ
    ス源として使用される、シランと、ゲルマンと、酸素と
    の混合物を用いて、低圧化学蒸着プロセス又は高密度プ
    ラズマ化学蒸着プロセスのいずれかが行われる請求項2
    に記載の方法。
  4. 【請求項4】ド−プ化二酸化珪素層を形成する温度が約
    250℃〜600℃である請求項3に記載の方法。
  5. 【請求項5】ド−プ化二酸化珪素層を形成するガス源と
    して使用される、テトラエトシロキサンと、テトラメト
    キシゲルマニウムとの混合物を用いて、常圧以下の化学
    蒸着プロセス又は常圧化学蒸着プロセスのいずれかが行
    われる請求項2に記載の方法。
  6. 【請求項6】ド−プ化二酸化珪素層を形成する温度が約
    250℃〜600℃である請求項5に記載の方法。
  7. 【請求項7】ド−プ化二酸化珪素層が窒素との酸化物を
    含む請求項1に記載の方法。
  8. 【請求項8】ド−プ化二酸化珪素層を形成するための、
    アンモニアと、一酸化窒素と、窒素とからなる群から選
    ばれたガス源を使用して、低圧化学蒸着プロセス又は高
    密度プラズマ化学蒸着プロセスのいずれかが行われる請
    求項7に記載の方法。
  9. 【請求項9】ド−プ化二酸化珪素層が超硬合金でド−プ
    化されている請求項1に記載の方法。
  10. 【請求項10】ド−プ化二酸化珪素層がチタンとの酸化
    物を含む請求項1に記載の方法。
  11. 【請求項11】ド−プ化二酸化珪素層を形成するため
    に、テトラエトキシチタンを用いて、常圧以下の化学蒸
    着プロセス又は常圧化学蒸着プロセスのいずれかが行わ
    れる請求項10に記載の方法。
  12. 【請求項12】焼なましプロセスを約800℃〜950
    ℃の温度で行う請求項1に記載の方法。
  13. 【請求項13】平面化工程が化学機械的研磨を含む請求
    項1に記載の方法。
  14. 【請求項14】トレンチを有する基板を提供する工程
    と、 該基板上にド−プ化二酸化珪素層を形成し、該トレンチ
    に充填する工程であって、該ド−プ化二酸化珪素層中に
    添加される物質が、ゲルマニウムと、窒素と、超硬合金
    とからなる群から選択される前記工程と、 焼なましプロセスを行う工程と、 平面化工程を行う工程と、からなる浅いトレンチ分離構
    造の加工方法。
  15. 【請求項15】ド−プ化二酸化珪素層を形成するために
    約250℃〜600℃の温度で使用するガス源として、
    シランと、ゲルマンと、酸素との混合物を用いて、低圧
    化学蒸着プロセス又は高密度プラズマ化学蒸着プロセス
    のいずれかが行われる請求項14に記載の方法。
  16. 【請求項16】ド−プ化二酸化珪素層を形成するために
    約250℃〜600℃の温度で使用するガス源として、
    テトラエトシロキサンと、テトラメトキシゲルマニウム
    との混合物を用いて、常圧以下の化学蒸着プロセス又は
    常圧化学蒸着プロセスのいずれかが行われる請求項14
    に記載の方法。
  17. 【請求項17】ド−プ化二酸化珪素層を形成するため
    に、アンモニアと、一酸化窒素と、窒素とからなる群か
    ら選ばれたガス源を使用して、低圧化学蒸着プロセス又
    は高密度プラズマ化学蒸着プロセスのいずれかが行われ
    る請求項14に記載の方法。
  18. 【請求項18】ド−プ化二酸化珪素層がチタンとの酸化
    物を含む請求項14に記載の方法。
  19. 【請求項19】ド−プ化二酸化珪素層を形成するため
    に、テトラエトキシチタンを用いて、常圧以下の化学蒸
    着プロセス又は常圧化学蒸着プロセスのいずれかが行わ
    れる請求項18に記載の方法。
  20. 【請求項20】焼なましプロセスを約800℃〜950
    ℃の温度で行う請求項14に記載の方法。
JP11127572A 1999-05-07 1999-05-07 浅いトレンチ分離構造の加工方法 Pending JP2000323561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11127572A JP2000323561A (ja) 1999-05-07 1999-05-07 浅いトレンチ分離構造の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11127572A JP2000323561A (ja) 1999-05-07 1999-05-07 浅いトレンチ分離構造の加工方法

Publications (1)

Publication Number Publication Date
JP2000323561A true JP2000323561A (ja) 2000-11-24

Family

ID=14963374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11127572A Pending JP2000323561A (ja) 1999-05-07 1999-05-07 浅いトレンチ分離構造の加工方法

Country Status (1)

Country Link
JP (1) JP2000323561A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117683457A (zh) * 2023-11-22 2024-03-12 华中科技大学 一种用于晶圆沟道填充的复合浆料、制备方法及应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117683457A (zh) * 2023-11-22 2024-03-12 华中科技大学 一种用于晶圆沟道填充的复合浆料、制备方法及应用

Similar Documents

Publication Publication Date Title
US6306722B1 (en) Method for fabricating shallow trench isolation structure
JP3689298B2 (ja) 半導体ボディに分離部を形成する方法
US7700455B2 (en) Method for forming isolation structure in semiconductor device
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US20040209479A1 (en) Semiconductor device having trench isolation layer and a method of forming the same
US20070178664A1 (en) Shallow trench isolation structure and method of fabricating the same
US6727159B2 (en) Method of forming a shallow trench isolation in a semiconductor substrate
US6339004B1 (en) Method of forming shallow trench isolation for preventing torn oxide
US6015757A (en) Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
US6475865B1 (en) Method of fabricating semiconductor device
JP3880466B2 (ja) 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法
US6093618A (en) Method of fabricating a shallow trench isolation structure
US20030027402A1 (en) Method for reducing stress of sidewall oxide layer of shallow trench isolation
US20030100168A1 (en) Method of shallow trench isolation
JP2001007195A (ja) 高選択性cmpを用いた集積回路装置のトレンチ素子分離方法
US6998326B2 (en) Method for manufacturing shallow trench isolation in semiconductor device
JP3439388B2 (ja) 半導体装置の製造方法
US6096622A (en) Method of forming shallow trench isolation of semiconductor device
TWI320214B (en) Method of forming a trench isolation structure
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
US6784075B2 (en) Method of forming shallow trench isolation with silicon oxynitride barrier film
US6013559A (en) Method of forming trench isolation
JP2000323561A (ja) 浅いトレンチ分離構造の加工方法
US6316330B1 (en) Method of fabricating a shallow trench isolation semiconductor device
US6720235B2 (en) Method of forming shallow trench isolation in a semiconductor substrate

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020107