JP2000315663A - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置Info
- Publication number
- JP2000315663A JP2000315663A JP11125744A JP12574499A JP2000315663A JP 2000315663 A JP2000315663 A JP 2000315663A JP 11125744 A JP11125744 A JP 11125744A JP 12574499 A JP12574499 A JP 12574499A JP 2000315663 A JP2000315663 A JP 2000315663A
- Authority
- JP
- Japan
- Prior art keywords
- metal plating
- plating film
- wiring
- film
- electroplating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 配線密度の高い領域と低い領域が混在してい
る半導体基板上に形成された配線溝に金属配線を埋め込
むための金属メッキ膜をパターン依存性なく表面が平坦
に形成される半導体装置の金属配線を形成する方法を提
供する。 【解決手段】 最初の第１のステップでは、コンタクト
孔密集部（高密度配線領域）の埋め込み性を重視して、
コンタクト孔底部から成長するような形状で成膜させ
る。この形状でコンタクト孔密集部がフラットな形状に
なるまで成膜させ、フラットな形状を検知１９してか
ら、第２のステップとして、これ以降は配線溝の側壁
部、底部上の平坦部の成長が速い状態で所望の膜厚まで
成膜させる。この方法により、下地パターンに依存性し
ない表面が均一な金属メッキ膜１８を得ることができ
る。形状を検知する際には、金属メッキ膜を成膜中に膜
表面の反射率の変化により形状を検知する。
る半導体基板上に形成された配線溝に金属配線を埋め込
むための金属メッキ膜をパターン依存性なく表面が平坦
に形成される半導体装置の金属配線を形成する方法を提
供する。 【解決手段】 最初の第１のステップでは、コンタクト
孔密集部（高密度配線領域）の埋め込み性を重視して、
コンタクト孔底部から成長するような形状で成膜させ
る。この形状でコンタクト孔密集部がフラットな形状に
なるまで成膜させ、フラットな形状を検知１９してか
ら、第２のステップとして、これ以降は配線溝の側壁
部、底部上の平坦部の成長が速い状態で所望の膜厚まで
成膜させる。この方法により、下地パターンに依存性し
ない表面が均一な金属メッキ膜１８を得ることができ
る。形状を検知する際には、金属メッキ膜を成膜中に膜
表面の反射率の変化により形状を検知する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
構造の製造方法に関し、とくに配線密度の高い領域と低
い領域が混在している半導体基板上に形成された配線溝
に金属配線を埋め込むための金属メッキ膜をパターン依
存性なく均一に形成する方法に関するものである。
構造の製造方法に関し、とくに配線密度の高い領域と低
い領域が混在している半導体基板上に形成された配線溝
に金属配線を埋め込むための金属メッキ膜をパターン依
存性なく均一に形成する方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の配線構造は、半導体
基板に形成した絶縁膜に配線溝を形成し、そこにメッキ
法などにより金属配線を埋め込む、いわゆるダマシン
（Damascene)法が多用されている。この方法による金属
配線は、次に示す工程で形成される。まず、シリコンな
どの半導体基板上にシリコン酸化膜（ＳｉＯ2 ）などの
絶縁膜をＣＶＤ(Chemical Vapour Deposition)形成す
る。次に、絶縁膜をパターニングして複数の配線溝及び
配線溝の所定の箇所にコンタクト孔を形成する。次に、
配線溝、コンタクト孔内部を含めて絶縁膜上にＣｕなど
からなるシード層を形成する。金属配線としてＣｕを用
いる場合には、シード層と絶縁膜との間にＴｉなどの金
属やＴｉＮなどの化合物からなるバリアメタル層を介在
させることがある。これによりＣｕが絶縁膜中に移行す
るのを防ぐことができる。次に、電気メッキなどにより
シード層上にＣｕなどの金属メッキ膜を堆積させる。メ
ッキ法によらなくとも、例えば、真空蒸着法などのたの
方法によることもできる。次に、ＣＭＰ(Chemical Meca
nical Polishing)ポリッシング装置により、絶縁膜をス
トッパー膜として金属メッキ膜表面をポリッシングす
る。この処理により配線溝及びコンタクト孔内部にのみ
金属膜が埋め込まれてコンタクトプラグが適宜接続され
た金属配線が形成される。このＣＭＰポリッシングを行
うために金属メッキ膜表面は平坦であることが必要であ
る。
基板に形成した絶縁膜に配線溝を形成し、そこにメッキ
法などにより金属配線を埋め込む、いわゆるダマシン
（Damascene)法が多用されている。この方法による金属
配線は、次に示す工程で形成される。まず、シリコンな
どの半導体基板上にシリコン酸化膜（ＳｉＯ2 ）などの
絶縁膜をＣＶＤ(Chemical Vapour Deposition)形成す
る。次に、絶縁膜をパターニングして複数の配線溝及び
配線溝の所定の箇所にコンタクト孔を形成する。次に、
配線溝、コンタクト孔内部を含めて絶縁膜上にＣｕなど
からなるシード層を形成する。金属配線としてＣｕを用
いる場合には、シード層と絶縁膜との間にＴｉなどの金
属やＴｉＮなどの化合物からなるバリアメタル層を介在
させることがある。これによりＣｕが絶縁膜中に移行す
るのを防ぐことができる。次に、電気メッキなどにより
シード層上にＣｕなどの金属メッキ膜を堆積させる。メ
ッキ法によらなくとも、例えば、真空蒸着法などのたの
方法によることもできる。次に、ＣＭＰ(Chemical Meca
nical Polishing)ポリッシング装置により、絶縁膜をス
トッパー膜として金属メッキ膜表面をポリッシングす
る。この処理により配線溝及びコンタクト孔内部にのみ
金属膜が埋め込まれてコンタクトプラグが適宜接続され
た金属配線が形成される。このＣＭＰポリッシングを行
うために金属メッキ膜表面は平坦であることが必要であ
る。
【０００３】
【発明が解決しようとする課題】図１１は、従来の埋め
込み金属配線の形成方法であり、絶縁膜上に金属メッキ
膜が形成された半導体基板の断面図である。シリコンな
どの半導体基板１００上にＣＶＤＳｉＯ2 などの第１の
絶縁膜１０１が形成されている。この第１の絶縁膜１０
１表面には第１の金属配線１０２がダマシン法などによ
り埋め込まれている。第１の絶縁膜１０１上にＣＶＤＳ
ｉＯ2 などの第２の絶縁膜１０３が形成されており、こ
れに第１の金属配線１０２が被覆されている。第２の絶
縁膜１０３表面にはＲＩＥ(Reactive Ion Etching)など
の異方性エッチングにより配線溝１０４及び配線溝１０
４内のコンタクト孔１０５が形成される。配線溝１０４
は、電源線などが埋め込まれる幅広の配線溝１０４ａと
幅の狭い配線溝１０４ｂとを含んでいる。
込み金属配線の形成方法であり、絶縁膜上に金属メッキ
膜が形成された半導体基板の断面図である。シリコンな
どの半導体基板１００上にＣＶＤＳｉＯ2 などの第１の
絶縁膜１０１が形成されている。この第１の絶縁膜１０
１表面には第１の金属配線１０２がダマシン法などによ
り埋め込まれている。第１の絶縁膜１０１上にＣＶＤＳ
ｉＯ2 などの第２の絶縁膜１０３が形成されており、こ
れに第１の金属配線１０２が被覆されている。第２の絶
縁膜１０３表面にはＲＩＥ(Reactive Ion Etching)など
の異方性エッチングにより配線溝１０４及び配線溝１０
４内のコンタクト孔１０５が形成される。配線溝１０４
は、電源線などが埋め込まれる幅広の配線溝１０４ａと
幅の狭い配線溝１０４ｂとを含んでいる。
【０００４】コンタクト孔１０５は、いずれの配線溝１
０４ａ、ｂにも適宜形成され、その底面には、半導体基
板１００表面の不純物拡散領域や下層の配線などが露出
している。幅の狭い配線溝１０４ｂにはＣｕなどからな
る第１の金属配線１０２に底面が接するコンタクト孔１
０５が形成されている。この幅の狭い配線溝１０４ｂが
形成される領域は、配線溝１０４ｂが密集しており、し
たがって、これら配線溝に形成されたコンタクト孔１０
５も密集している。これに反して、幅広の配線溝１０４
ａが形成された領域は、配線溝１０４ａが密集しておら
ず、したがって、配線溝に形成されたコンタクト孔はま
ばらに配置されている。そこで、幅の狭い配線溝１０４
ｂが形成される領域は、高密度配線領域であり、コンタ
クト孔密集部である。一方、幅広の配線溝１０４ａが形
成される領域は、低密度配線領域であり、コンタクト孔
低密集部である。このような第２の絶縁膜１０３上に化
成スパッタリングなどによりバリアメタル層１０６が形
成され、その上に、同じくスパッタリングなどによりＣ
ｕなどのシード層（図示せず）が形成されている。そし
て、その上にＣｕなどの金属メッキ膜１０７が形成され
る。この金属メッキ膜１０７が所定の厚さまで堆積され
てからこの表面は、前述のようにＣＭＰ方法によりポリ
ッシングされ、配線溝１０４及びコンタクト孔１０５内
部のみに金属膜が埋め込まれる。
０４ａ、ｂにも適宜形成され、その底面には、半導体基
板１００表面の不純物拡散領域や下層の配線などが露出
している。幅の狭い配線溝１０４ｂにはＣｕなどからな
る第１の金属配線１０２に底面が接するコンタクト孔１
０５が形成されている。この幅の狭い配線溝１０４ｂが
形成される領域は、配線溝１０４ｂが密集しており、し
たがって、これら配線溝に形成されたコンタクト孔１０
５も密集している。これに反して、幅広の配線溝１０４
ａが形成された領域は、配線溝１０４ａが密集しておら
ず、したがって、配線溝に形成されたコンタクト孔はま
ばらに配置されている。そこで、幅の狭い配線溝１０４
ｂが形成される領域は、高密度配線領域であり、コンタ
クト孔密集部である。一方、幅広の配線溝１０４ａが形
成される領域は、低密度配線領域であり、コンタクト孔
低密集部である。このような第２の絶縁膜１０３上に化
成スパッタリングなどによりバリアメタル層１０６が形
成され、その上に、同じくスパッタリングなどによりＣ
ｕなどのシード層（図示せず）が形成されている。そし
て、その上にＣｕなどの金属メッキ膜１０７が形成され
る。この金属メッキ膜１０７が所定の厚さまで堆積され
てからこの表面は、前述のようにＣＭＰ方法によりポリ
ッシングされ、配線溝１０４及びコンタクト孔１０５内
部のみに金属膜が埋め込まれる。
【０００５】このとき堆積された金属メッキ膜１０７の
表面は、配線幅が狭く、したがってコンタクト孔が密集
している高密度配線領域では、凸部１０９が形成されて
おり、配線幅の広い配線が形成され、したがってコンタ
クト孔が疎に配置されている低密度配線領域では、凹部
１０８が形成されている。そして、この凸部１０９及び
凹部１０８の膜厚差は、約６００ｎｍである。これは、
溝幅の狭い配線溝と幅広の配線溝内部での金属メッキ膜
の成長の仕方が異なるからである。即ち、コンタクト孔
や高密度配線領域の溝幅の狭い（０．２〜０．３μｍ程
度）配線溝内では、金属メッキ膜は主として底面から成
長し、側面から成長しないようにするので上に盛り上が
るように表面が形成される。これに対し、低密度配線領
域の幅広の配線溝（１０μｍ程度）内では底面及び側面
から等しく成長させるので、金属メッキ膜は凹部を維持
しながらが成長が進む。したがって、最終的には両領域
には膜厚差が生じる。このように、Ｃｕなどの金属配線
を配線溝に形成するプロセスでは、配線溝やコンタクト
孔にＣｕを埋め込む方法として用いる電気メッキ法で
は、通常コンタクト孔内部にボイドを発生させないよう
にコンタクト孔底部から金属膜が成長するような条件で
成膜される。
表面は、配線幅が狭く、したがってコンタクト孔が密集
している高密度配線領域では、凸部１０９が形成されて
おり、配線幅の広い配線が形成され、したがってコンタ
クト孔が疎に配置されている低密度配線領域では、凹部
１０８が形成されている。そして、この凸部１０９及び
凹部１０８の膜厚差は、約６００ｎｍである。これは、
溝幅の狭い配線溝と幅広の配線溝内部での金属メッキ膜
の成長の仕方が異なるからである。即ち、コンタクト孔
や高密度配線領域の溝幅の狭い（０．２〜０．３μｍ程
度）配線溝内では、金属メッキ膜は主として底面から成
長し、側面から成長しないようにするので上に盛り上が
るように表面が形成される。これに対し、低密度配線領
域の幅広の配線溝（１０μｍ程度）内では底面及び側面
から等しく成長させるので、金属メッキ膜は凹部を維持
しながらが成長が進む。したがって、最終的には両領域
には膜厚差が生じる。このように、Ｃｕなどの金属配線
を配線溝に形成するプロセスでは、配線溝やコンタクト
孔にＣｕを埋め込む方法として用いる電気メッキ法で
は、通常コンタクト孔内部にボイドを発生させないよう
にコンタクト孔底部から金属膜が成長するような条件で
成膜される。
【０００６】しかし、このような条件でメッキを行う
と、コンタクト孔密集部のある領域とその他配線幅の広
い金属配線が形成された領域とでは成膜終了時に多くて
６００ｎｍの膜厚差が生じる。この膜厚差は、次の工程
である金属メッキ膜のＣＭＰポリッシング処理工程にお
いてシーニングやディッシングを発生させる原因となっ
ている。本発明は、このような事情によりなされたもの
であり、配線密度の高い領域と低い領域が混在している
半導体基板上に形成された配線溝に金属配線を埋め込む
ための金属メッキ膜をパターン依存性なく表面が平坦に
形成される半導体装置の金属配線を形成する方法を提供
する。
と、コンタクト孔密集部のある領域とその他配線幅の広
い金属配線が形成された領域とでは成膜終了時に多くて
６００ｎｍの膜厚差が生じる。この膜厚差は、次の工程
である金属メッキ膜のＣＭＰポリッシング処理工程にお
いてシーニングやディッシングを発生させる原因となっ
ている。本発明は、このような事情によりなされたもの
であり、配線密度の高い領域と低い領域が混在している
半導体基板上に形成された配線溝に金属配線を埋め込む
ための金属メッキ膜をパターン依存性なく表面が平坦に
形成される半導体装置の金属配線を形成する方法を提供
する。
【０００７】
【課題を解決するための手段】本発明は、電気メッキ法
によりＣｕなどの金属メッキ膜を成膜させる際に、メッ
キ途中で成長条件を変えて、コンタクト孔及び配線溝底
部と側壁部の成長速度を変化させることにより、下地パ
ターンに依存性せず表面が均一な表面平坦性の高い金属
メッキ膜を形成させることを特徴としている。即ち、ま
ず最初の第１のステップでは、コンタクト孔密集部（高
密度配線領域）の埋め込み性を重視して、コンタクト孔
底部から成長するような形状で成膜させる。この形状で
コンタクト孔密集部がフラットな形状になるまで成膜さ
せ、フラットな形状を検知してから、第２のステップと
して、これ以降は配線溝の側壁部、底部上の平坦部の成
長が速い状態で所望の膜厚まで成膜させる。この方法に
より、下地パターンに依存性しない表面が均一な金属メ
ッキ膜を得ることができる。形状を検知する際には、金
属メッキ膜を成膜中に膜表面の反射率の変化により膜厚
をモニタリングし、成膜途中で条件を変化させることに
より、コンタクト孔部密集部上の膜厚と幅広の金属配線
が形成された低密度配線領域上での膜厚の差を抑えるよ
うにする。
によりＣｕなどの金属メッキ膜を成膜させる際に、メッ
キ途中で成長条件を変えて、コンタクト孔及び配線溝底
部と側壁部の成長速度を変化させることにより、下地パ
ターンに依存性せず表面が均一な表面平坦性の高い金属
メッキ膜を形成させることを特徴としている。即ち、ま
ず最初の第１のステップでは、コンタクト孔密集部（高
密度配線領域）の埋め込み性を重視して、コンタクト孔
底部から成長するような形状で成膜させる。この形状で
コンタクト孔密集部がフラットな形状になるまで成膜さ
せ、フラットな形状を検知してから、第２のステップと
して、これ以降は配線溝の側壁部、底部上の平坦部の成
長が速い状態で所望の膜厚まで成膜させる。この方法に
より、下地パターンに依存性しない表面が均一な金属メ
ッキ膜を得ることができる。形状を検知する際には、金
属メッキ膜を成膜中に膜表面の反射率の変化により膜厚
をモニタリングし、成膜途中で条件を変化させることに
より、コンタクト孔部密集部上の膜厚と幅広の金属配線
が形成された低密度配線領域上での膜厚の差を抑えるよ
うにする。
【０００８】また、本発明の半導体装置の製造方法は、
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜表
面に複数の配線溝を形成し、この配線溝の所定の箇所に
前記絶縁膜より下層に形成された下層金属配線の表面も
しくは前記半導体基板表面に達するコンタクト孔を形成
する工程と、前記配線溝及びコンタクト孔内部を含む前
記絶縁膜表面にシード層を形成する工程と、電気メッキ
により前記シード層上に金属メッキ膜を堆積させる工程
と、前記絶縁膜の前記配線溝及びコンタクト孔内部以外
の領域に堆積している金属メッキ膜を除去する工程とを
備え、前記電気メッキ工程は、配線溝密度が高く配線溝
幅の小さい第１の領域に堆積された前記金属メッキ膜の
表面が平坦化されたときにその成長条件を変える第１の
ステップと、前記成長条件を変えてから配線溝密度が前
記第１の領域より低く配線溝幅が前記第１の領域より大
きい第２の領域の前記金属メッキ膜の表面が平坦化され
るまで電気メッキを行う第２のステップからなることを
特徴としている。
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜表
面に複数の配線溝を形成し、この配線溝の所定の箇所に
前記絶縁膜より下層に形成された下層金属配線の表面も
しくは前記半導体基板表面に達するコンタクト孔を形成
する工程と、前記配線溝及びコンタクト孔内部を含む前
記絶縁膜表面にシード層を形成する工程と、電気メッキ
により前記シード層上に金属メッキ膜を堆積させる工程
と、前記絶縁膜の前記配線溝及びコンタクト孔内部以外
の領域に堆積している金属メッキ膜を除去する工程とを
備え、前記電気メッキ工程は、配線溝密度が高く配線溝
幅の小さい第１の領域に堆積された前記金属メッキ膜の
表面が平坦化されたときにその成長条件を変える第１の
ステップと、前記成長条件を変えてから配線溝密度が前
記第１の領域より低く配線溝幅が前記第１の領域より大
きい第２の領域の前記金属メッキ膜の表面が平坦化され
るまで電気メッキを行う第２のステップからなることを
特徴としている。
【０００９】前記金属メッキ膜は、前記第１の領域の配
線溝及びコンタクト孔内部では、それらの底面上から主
として堆積していき、前記第２の領域の配線溝及びコン
タクト孔内部では、それらの側面及び底面上に同じ速度
で堆積していくようにしても良い。前記第１の領域に堆
積された前記金属メッキ膜の表面が平坦化された時点
は、光学センサにより光学的に検知するようにしても良
い。前記電気メッキ工程において、前記第２のステップ
における電流値を前記第１のステップにおける電流値よ
り大きくするようにしても良い。前記電気メッキ工程に
おいて、前記第１のステップでは間欠的に電流を流し、
前記第２のステップでは連続的に電流を流して電気メッ
キを行うようにしても良い。前記電気メッキ工程におい
て、前記第１のステップでは順バイアスと逆バイアスを
交互に加えて電気メッキを行い、前記第２のステップで
は連続的に順バイアスを加えて電気メッキを行うように
しても良い。前記金属メッキ膜を除去する工程におい
て、前記金属メッキ膜表面を化学的機械的研磨法を用い
てポリッシングすることに金属メッキ膜を除去するよう
にしても良い。本発明の半導体製造装置は、半導体基板
搭載部と、半導体基板上の所定領域を電気メッキして金
属メッキ膜を堆積させる電気メッキ装置と、前記金属メ
ッキ膜の平坦度を検知する光学センサとを備え、前記光
学センサを用いて前記金属メッキ膜表面の反射率変化を
光学的にモニタすることを特徴としている。
線溝及びコンタクト孔内部では、それらの底面上から主
として堆積していき、前記第２の領域の配線溝及びコン
タクト孔内部では、それらの側面及び底面上に同じ速度
で堆積していくようにしても良い。前記第１の領域に堆
積された前記金属メッキ膜の表面が平坦化された時点
は、光学センサにより光学的に検知するようにしても良
い。前記電気メッキ工程において、前記第２のステップ
における電流値を前記第１のステップにおける電流値よ
り大きくするようにしても良い。前記電気メッキ工程に
おいて、前記第１のステップでは間欠的に電流を流し、
前記第２のステップでは連続的に電流を流して電気メッ
キを行うようにしても良い。前記電気メッキ工程におい
て、前記第１のステップでは順バイアスと逆バイアスを
交互に加えて電気メッキを行い、前記第２のステップで
は連続的に順バイアスを加えて電気メッキを行うように
しても良い。前記金属メッキ膜を除去する工程におい
て、前記金属メッキ膜表面を化学的機械的研磨法を用い
てポリッシングすることに金属メッキ膜を除去するよう
にしても良い。本発明の半導体製造装置は、半導体基板
搭載部と、半導体基板上の所定領域を電気メッキして金
属メッキ膜を堆積させる電気メッキ装置と、前記金属メ
ッキ膜の平坦度を検知する光学センサとを備え、前記光
学センサを用いて前記金属メッキ膜表面の反射率変化を
光学的にモニタすることを特徴としている。
【００１０】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１乃至図９を参照して第１
の実施例を説明する。図１乃至図６は、半導体装置の配
線構造の製造工程断面図、図７は、図６の平面図、図８
は、本発明の半導体装置の配線構造の製造工程を説明す
るフロー図、図９は、図８の製造工程中の電気メッキ膜
の製造工程を説明するフロー図である。図７のＡ−Ａ′
線に沿う部分の断面図は図６の断面図に相当する。本発
明は、半導体基板に形成した絶縁膜に配線溝を形成し、
そこに金属配線を埋め込むダマシン法により金属配線を
形成する方法に関するものであり、この実施例では、埋
め込まれる金属配線にＣｕの電気メッキ膜を用いるとと
もに配線間を接続する多層配線構造を説明する。
の形態を説明する。まず、図１乃至図９を参照して第１
の実施例を説明する。図１乃至図６は、半導体装置の配
線構造の製造工程断面図、図７は、図６の平面図、図８
は、本発明の半導体装置の配線構造の製造工程を説明す
るフロー図、図９は、図８の製造工程中の電気メッキ膜
の製造工程を説明するフロー図である。図７のＡ−Ａ′
線に沿う部分の断面図は図６の断面図に相当する。本発
明は、半導体基板に形成した絶縁膜に配線溝を形成し、
そこに金属配線を埋め込むダマシン法により金属配線を
形成する方法に関するものであり、この実施例では、埋
め込まれる金属配線にＣｕの電気メッキ膜を用いるとと
もに配線間を接続する多層配線構造を説明する。
【００１１】図８に示されるように、この方法による金
属配線は、次に示す工程で形成される。まず、シリコン
半導体基板上にシリコン酸化膜（ＳｉＯ2 ）などの絶縁
膜をＣＶＤ法などにより形成する（１）。次に、絶縁膜
をパターニングして複数の配線溝及び配線溝の所定の箇
所にコンタクト孔を形成する。コンタクト孔底面には、
配線溝に埋め込まれる金属配線を接続プラグで電気的に
接続する下層の金属配線が露出されている（２）。次
に、配線溝、コンタクト孔内部を含めて絶縁膜上にＣｕ
からなるシード層を形成する。金属配線としてＣｕを用
いる場合はシード層と絶縁膜との間にＴｉ、Ｔａなどの
金属やＴｉＮ、ＴａＮなどの化合物からなるバリアメタ
ル層を介在させる。バリアメタル層は、Ｃｕが絶縁膜中
に移行するのを防ぐことができる。次に、電気メッキな
どによりシード層上にＣｕなどの金属メッキ膜を堆積さ
せる（３）。次に、ＣＭＰポリッシング装置により、絶
縁膜をストッパー膜として金属メッキ膜表面をポリッシ
ングする（４）。このＣＭＰポリッシングを行うために
金属メッキ膜表面は平坦であることが必要である。
属配線は、次に示す工程で形成される。まず、シリコン
半導体基板上にシリコン酸化膜（ＳｉＯ2 ）などの絶縁
膜をＣＶＤ法などにより形成する（１）。次に、絶縁膜
をパターニングして複数の配線溝及び配線溝の所定の箇
所にコンタクト孔を形成する。コンタクト孔底面には、
配線溝に埋め込まれる金属配線を接続プラグで電気的に
接続する下層の金属配線が露出されている（２）。次
に、配線溝、コンタクト孔内部を含めて絶縁膜上にＣｕ
からなるシード層を形成する。金属配線としてＣｕを用
いる場合はシード層と絶縁膜との間にＴｉ、Ｔａなどの
金属やＴｉＮ、ＴａＮなどの化合物からなるバリアメタ
ル層を介在させる。バリアメタル層は、Ｃｕが絶縁膜中
に移行するのを防ぐことができる。次に、電気メッキな
どによりシード層上にＣｕなどの金属メッキ膜を堆積さ
せる（３）。次に、ＣＭＰポリッシング装置により、絶
縁膜をストッパー膜として金属メッキ膜表面をポリッシ
ングする（４）。このＣＭＰポリッシングを行うために
金属メッキ膜表面は平坦であることが必要である。
【００１２】次に、図９を参照して、絶縁膜上にＣｕか
らなる金属メッキ膜を堆積させる工程を説明する。半導
体基板が搭載された電気メッキ装置からなる半導体製造
装置を動作させる（１）。最初の第１のステップでは、
コンタクト孔密集部（高密度配線領域）の埋め込み性を
重視してコンタクト孔底部から成長するような形状で成
膜させる。この形状でコンタクト孔密集部がフラットな
形状になるまで成膜させる（２）。次に、金属メッキ膜
の表面形状がフラットであることを検知してから第２の
ステップとして、配線溝の側壁部、底部上の平坦部の成
長が速い状態で所望の膜厚まで成膜させる（３）。この
方法により、下地パターンに依存性しない表面が均一な
金属メッキ膜を得ることができる（４）。形状を検知す
る際には、金属メッキ膜を成膜中に膜表面の反射率の変
化により膜厚をモニタリングし、成膜途中で条件を変化
させることにより、コンタクト孔部密集部上の膜厚と幅
広の金属配線が形成された低密度配線領域上での膜厚差
を抑える。
らなる金属メッキ膜を堆積させる工程を説明する。半導
体基板が搭載された電気メッキ装置からなる半導体製造
装置を動作させる（１）。最初の第１のステップでは、
コンタクト孔密集部（高密度配線領域）の埋め込み性を
重視してコンタクト孔底部から成長するような形状で成
膜させる。この形状でコンタクト孔密集部がフラットな
形状になるまで成膜させる（２）。次に、金属メッキ膜
の表面形状がフラットであることを検知してから第２の
ステップとして、配線溝の側壁部、底部上の平坦部の成
長が速い状態で所望の膜厚まで成膜させる（３）。この
方法により、下地パターンに依存性しない表面が均一な
金属メッキ膜を得ることができる（４）。形状を検知す
る際には、金属メッキ膜を成膜中に膜表面の反射率の変
化により膜厚をモニタリングし、成膜途中で条件を変化
させることにより、コンタクト孔部密集部上の膜厚と幅
広の金属配線が形成された低密度配線領域上での膜厚差
を抑える。
【００１３】次に、図１乃至図７を参照して、配線溝に
Ｃｕの金属配線を埋め込む工程を詳細に説明する。シリ
コン半導体基板１０上に、例えば、ＣＶＤＳｉＯ2 から
なる第１の絶縁膜１１を形成する。この第１の絶縁膜１
１表面には下層のＣｕからなる第１の金属配線１２がダ
マシン法などにより埋め込まれている。次に、第１の絶
縁膜１１上に、例えば、ＣＶＤＳｉＯ2 からなる第２の
絶縁膜１３を形成する。第２の絶縁膜１３表面にはＲＩ
Ｅなどの異方性エッチングにより配線溝１４及び配線溝
１４内にコンタクト孔１５を形成する。配線溝１４は、
電源線などが埋め込まれる幅広の配線溝１４ａと幅の狭
い配線溝１４ｂとを含んでいる。コンタクト孔１５は、
いずれの配線溝１４ａ、ｂにも適宜形成され、その底面
には、下層の配線などが露出している。幅の狭い配線溝
１４ｂには第１の金属配線１２に底面が接するコンタク
ト孔１５が形成されている。この幅の狭い配線溝１４ｂ
が形成される領域は、配線溝１４ｂが密集しており、し
たがって、これら配線溝に形成されたコンタクト孔１５
も密集している。これに反して、幅広の配線溝１４ａが
形成された領域は、配線溝１４ａが密集しておらず、し
たがって配線溝に形成されたコンタクト孔はまばら
（疎）に配置されている。
Ｃｕの金属配線を埋め込む工程を詳細に説明する。シリ
コン半導体基板１０上に、例えば、ＣＶＤＳｉＯ2 から
なる第１の絶縁膜１１を形成する。この第１の絶縁膜１
１表面には下層のＣｕからなる第１の金属配線１２がダ
マシン法などにより埋め込まれている。次に、第１の絶
縁膜１１上に、例えば、ＣＶＤＳｉＯ2 からなる第２の
絶縁膜１３を形成する。第２の絶縁膜１３表面にはＲＩ
Ｅなどの異方性エッチングにより配線溝１４及び配線溝
１４内にコンタクト孔１５を形成する。配線溝１４は、
電源線などが埋め込まれる幅広の配線溝１４ａと幅の狭
い配線溝１４ｂとを含んでいる。コンタクト孔１５は、
いずれの配線溝１４ａ、ｂにも適宜形成され、その底面
には、下層の配線などが露出している。幅の狭い配線溝
１４ｂには第１の金属配線１２に底面が接するコンタク
ト孔１５が形成されている。この幅の狭い配線溝１４ｂ
が形成される領域は、配線溝１４ｂが密集しており、し
たがって、これら配線溝に形成されたコンタクト孔１５
も密集している。これに反して、幅広の配線溝１４ａが
形成された領域は、配線溝１４ａが密集しておらず、し
たがって配線溝に形成されたコンタクト孔はまばら
（疎）に配置されている。
【００１４】そこで、幅の狭い配線溝１４ｂが形成され
る領域は、高密度配線領域であり、コンタクト孔密集部
である。一方、幅広の配線溝１４ａが形成される領域
は、低密度配線領域であり、コンタクト孔低密集部であ
る。次に、Ｔａターゲットを用いて、Ａｒガスを４０ｓ
ｃｃｍ、Ｎ2 ガスを４０ｓｃｃｍ流して化成スパッタリ
ングを行い、ＴａＮ膜からなるバリアメタル層１６を配
線溝１４及びコンタクト孔１５内部を含む第２の絶縁膜
１３の上に形成する（図１）。次に、電気メッキのシー
ド層１７をバリアメタル層１６上に形成する。Ｃｕター
ゲットを用意し、Ａｒガスを８０ｓｃｃｍ流して化成ス
パッタリングを行い、Ｃｕ膜（シード層）１７を形成す
る（図２）。シード層１７を形成工程後、半導体基板１
０を電気メッキ装置（図１０参照）の電解槽内の陰極に
装着して電気メッキを行ってシード層１７上にＣｕから
なる金属メッキ膜１８を堆積させる（図３）。この電気
メッキ工程は、２つのステップで構成されている。ま
ず、第１のステップでは、低電流（１Ａ）でコンタクト
孔密集部（高密度配線領域）が水平になるまで電気メッ
キを行った。このコンタクト孔密集部の表面が平坦にな
った時点は、レーザ装置を用いた光学センサ１９で表面
の反射率の変化により検知する。
る領域は、高密度配線領域であり、コンタクト孔密集部
である。一方、幅広の配線溝１４ａが形成される領域
は、低密度配線領域であり、コンタクト孔低密集部であ
る。次に、Ｔａターゲットを用いて、Ａｒガスを４０ｓ
ｃｃｍ、Ｎ2 ガスを４０ｓｃｃｍ流して化成スパッタリ
ングを行い、ＴａＮ膜からなるバリアメタル層１６を配
線溝１４及びコンタクト孔１５内部を含む第２の絶縁膜
１３の上に形成する（図１）。次に、電気メッキのシー
ド層１７をバリアメタル層１６上に形成する。Ｃｕター
ゲットを用意し、Ａｒガスを８０ｓｃｃｍ流して化成ス
パッタリングを行い、Ｃｕ膜（シード層）１７を形成す
る（図２）。シード層１７を形成工程後、半導体基板１
０を電気メッキ装置（図１０参照）の電解槽内の陰極に
装着して電気メッキを行ってシード層１７上にＣｕから
なる金属メッキ膜１８を堆積させる（図３）。この電気
メッキ工程は、２つのステップで構成されている。ま
ず、第１のステップでは、低電流（１Ａ）でコンタクト
孔密集部（高密度配線領域）が水平になるまで電気メッ
キを行った。このコンタクト孔密集部の表面が平坦にな
った時点は、レーザ装置を用いた光学センサ１９で表面
の反射率の変化により検知する。
【００１５】この時、幅広の配線溝が形成されているコ
ンタクト孔低密集部（低密度配線領域）は、凹部が形成
されていて、次のステップでこの凹部を修正する（図
４）。第２のステップでは、高電流（３Ａ）でコンタク
ト孔低密集部に堆積している金属メッキ膜の表面凹部が
ほぼ無くなる所定の膜厚まで成膜し金属メッキ膜１８の
形成を完了する。この時、コンタクト孔密集部の金属メ
ッキ膜１８は表面が平坦のまま堆積が進むので、金属メ
ッキ膜１８の形成が完了した時点の表面は、ほぼ平坦化
が達成されている（高密度配線領域及び低密度配線領域
における金属メッキ膜の膜厚差は、高々５０ｎｍ程度
（金属メッキ膜の膜厚が１０００ｎｍの場合）である）
（図５）。次に、この金属メッキ膜１８が所定の厚さま
で堆積されてから、この表面は、絶縁膜１３をストッパ
ーとしてＣＭＰ方法によりポリッシングされ、配線溝１
０４及びコンタクト孔１０５内部のみに金属メッキ膜が
埋め込まれ、他の領域の金属メッキ膜は除去される。こ
の様にして、第１の金属配線１２の上に第２の金属配線
２０が配線溝１４に埋め込まれ、コンタクト孔１５に接
続プラグ２１が埋め込まれる。接続プラグ２１は、第１
の金属配線１２と第２の金属配線２０とを電気的に接続
する（図６、図７）。
ンタクト孔低密集部（低密度配線領域）は、凹部が形成
されていて、次のステップでこの凹部を修正する（図
４）。第２のステップでは、高電流（３Ａ）でコンタク
ト孔低密集部に堆積している金属メッキ膜の表面凹部が
ほぼ無くなる所定の膜厚まで成膜し金属メッキ膜１８の
形成を完了する。この時、コンタクト孔密集部の金属メ
ッキ膜１８は表面が平坦のまま堆積が進むので、金属メ
ッキ膜１８の形成が完了した時点の表面は、ほぼ平坦化
が達成されている（高密度配線領域及び低密度配線領域
における金属メッキ膜の膜厚差は、高々５０ｎｍ程度
（金属メッキ膜の膜厚が１０００ｎｍの場合）である）
（図５）。次に、この金属メッキ膜１８が所定の厚さま
で堆積されてから、この表面は、絶縁膜１３をストッパ
ーとしてＣＭＰ方法によりポリッシングされ、配線溝１
０４及びコンタクト孔１０５内部のみに金属メッキ膜が
埋め込まれ、他の領域の金属メッキ膜は除去される。こ
の様にして、第１の金属配線１２の上に第２の金属配線
２０が配線溝１４に埋め込まれ、コンタクト孔１５に接
続プラグ２１が埋め込まれる。接続プラグ２１は、第１
の金属配線１２と第２の金属配線２０とを電気的に接続
する（図６、図７）。
【００１６】このように、Ｃｕなどの金属配線を配線溝
に形成するプロセスでは、配線溝やコンタクト孔にＣｕ
を埋め込む方法として用いる電気メッキ法は、通常コン
タクト孔内部にボイドを発生させないようにコンタクト
孔底部から金属膜が成長するような条件で成膜される。
このように成長条件を制御すると最終的な金属メッキ膜
の表面は平坦化されて、次の金属メッキ膜のＣＭＰポリ
ッシング処理工程においてシーニングやディッシングを
発生させることがない。次に、図４及び図５を参照して
第２の実施例を説明する。本発明は、金属配線を配線溝
に埋め込む工程における電気メッキ工程が成膜過程にお
いて金属メッキ膜の成長条件を変えることにより表面が
平坦な金属メッキ膜を形成することを特徴としている。
この実施例では第１のステップは、間欠的に電流を流
し、第２のステップは、連続的に電流を流して電気メッ
キを行うことを特徴とする。
に形成するプロセスでは、配線溝やコンタクト孔にＣｕ
を埋め込む方法として用いる電気メッキ法は、通常コン
タクト孔内部にボイドを発生させないようにコンタクト
孔底部から金属膜が成長するような条件で成膜される。
このように成長条件を制御すると最終的な金属メッキ膜
の表面は平坦化されて、次の金属メッキ膜のＣＭＰポリ
ッシング処理工程においてシーニングやディッシングを
発生させることがない。次に、図４及び図５を参照して
第２の実施例を説明する。本発明は、金属配線を配線溝
に埋め込む工程における電気メッキ工程が成膜過程にお
いて金属メッキ膜の成長条件を変えることにより表面が
平坦な金属メッキ膜を形成することを特徴としている。
この実施例では第１のステップは、間欠的に電流を流
し、第２のステップは、連続的に電流を流して電気メッ
キを行うことを特徴とする。
【００１７】まず、Ｔａターゲットを用いて、Ａｒガス
を４０ｓｃｃｍ、Ｎ2 ガスを４０ｓｃｃｍ流して化成ス
パッタリングを行い、ＴａＮ膜からなるバリアメタル層
１６を配線溝１４及びコンタクト孔１５内部を含む第２
の絶縁膜１３の上に形成する。次に、電気メッキのシー
ド層１７をバリアメタル層１６上に形成する。この場
合、Ｃｕターゲットを用意し、Ａｒガスを８０ｓｃｃｍ
流して化成スパッタリングを行い、Ｃｕ膜（シード層）
１７を形成する。シード層１７を形成工程後、半導体基
板１０を電気メッキ装置の電解槽内の陰極に装着して電
気メッキを行ってシード層１７上にＣｕからなる金属メ
ッキ膜１８を堆積させる。この電気メッキ工程は、２つ
のステップで構成されている。まず、第１のステップで
は、電流値が３Ａで、成膜時間１０秒おきに通電しない
時間を５秒設け、コンタクト孔密集部が水平になるまで
行う。このコンタクト孔密集部の表面が平坦になった時
点は、光学センサ１９で表面の反射率の変化により検知
する。この時、幅広の配線溝が形成されているコンタク
ト孔低密集部（低密度配線領域）は、凹部が形成されて
いて、次のステップでこの凹部を修正する（図４）。
を４０ｓｃｃｍ、Ｎ2 ガスを４０ｓｃｃｍ流して化成ス
パッタリングを行い、ＴａＮ膜からなるバリアメタル層
１６を配線溝１４及びコンタクト孔１５内部を含む第２
の絶縁膜１３の上に形成する。次に、電気メッキのシー
ド層１７をバリアメタル層１６上に形成する。この場
合、Ｃｕターゲットを用意し、Ａｒガスを８０ｓｃｃｍ
流して化成スパッタリングを行い、Ｃｕ膜（シード層）
１７を形成する。シード層１７を形成工程後、半導体基
板１０を電気メッキ装置の電解槽内の陰極に装着して電
気メッキを行ってシード層１７上にＣｕからなる金属メ
ッキ膜１８を堆積させる。この電気メッキ工程は、２つ
のステップで構成されている。まず、第１のステップで
は、電流値が３Ａで、成膜時間１０秒おきに通電しない
時間を５秒設け、コンタクト孔密集部が水平になるまで
行う。このコンタクト孔密集部の表面が平坦になった時
点は、光学センサ１９で表面の反射率の変化により検知
する。この時、幅広の配線溝が形成されているコンタク
ト孔低密集部（低密度配線領域）は、凹部が形成されて
いて、次のステップでこの凹部を修正する（図４）。
【００１８】次の第２のステップでは、同じ３Ａの電流
でコンタクト孔低密集部に堆積している金属メッキ膜の
表面凹部がほぼ無くなる所定の膜厚まで成膜し金属メッ
キ膜１８の形成を完了する。この時、コンタクト孔密集
部の金属メッキ膜１８は表面が平坦のまま堆積が進むの
で、金属メッキ膜１８の形成が完了した時点の表面は、
ほぼ平坦化が達成されている（図５）。このように、Ｃ
ｕなどの金属配線を配線溝に形成するプロセスでは、配
線溝やコンタクト孔にＣｕを埋め込む方法として用いる
電気メッキ法は、通常コンタクト孔内部にボイドを発生
させないようにコンタクト孔底部から金属膜が成長する
ような条件で成膜される。このように成長条件を制御す
ると最終的な金属メッキ膜の表面は平坦化されて、次の
金属メッキ膜のＣＭＰポリッシング処理工程においてシ
ーニングやディッシングを発生させることがない。
でコンタクト孔低密集部に堆積している金属メッキ膜の
表面凹部がほぼ無くなる所定の膜厚まで成膜し金属メッ
キ膜１８の形成を完了する。この時、コンタクト孔密集
部の金属メッキ膜１８は表面が平坦のまま堆積が進むの
で、金属メッキ膜１８の形成が完了した時点の表面は、
ほぼ平坦化が達成されている（図５）。このように、Ｃ
ｕなどの金属配線を配線溝に形成するプロセスでは、配
線溝やコンタクト孔にＣｕを埋め込む方法として用いる
電気メッキ法は、通常コンタクト孔内部にボイドを発生
させないようにコンタクト孔底部から金属膜が成長する
ような条件で成膜される。このように成長条件を制御す
ると最終的な金属メッキ膜の表面は平坦化されて、次の
金属メッキ膜のＣＭＰポリッシング処理工程においてシ
ーニングやディッシングを発生させることがない。
【００１９】次に、図４及び図５を参照して第３の実施
例を説明する。本発明は、金属配線を配線溝に埋め込む
工程における電気メッキ工程が成膜過程において金属メ
ッキ膜の成長条件を変えることにより表面が平坦な金属
メッキ膜を形成することを特徴としている。この実施例
では第１のステップは、順バイアスと逆バイアスを交互
に加えて電気メッキを行い、第２のステップは、連続的
に順バイアスを加えて電気メッキを行うことを特徴とす
る。まず、Ｔａターゲットを用いて、Ａｒガスを４０ｓ
ｃｃｍ、Ｎ2 ガスを４０ｓｃｃｍ流して化成スパッタリ
ングを行い、ＴａＮ膜からなるバリアメタル層１６を配
線溝１４及びコンタクト孔１５内部を含む第２の絶縁膜
１３の上に形成する次に、電気メッキのシード層１７を
バリアメタル層１６上に形成する。この場合Ｃｕターゲ
ットを用意し、Ａｒガスを８０ｓｃｃｍ流して化成スパ
ッタリングを行い、Ｃｕ膜（シード層）１７を形成す
る。シード層１７を形成工程後、半導体基板１０を電気
メッキ装置の電解槽内の陰極に装着して電気メッキを行
ってシード層１７上にＣｕからなる金属メッキ膜１８を
堆積させる。
例を説明する。本発明は、金属配線を配線溝に埋め込む
工程における電気メッキ工程が成膜過程において金属メ
ッキ膜の成長条件を変えることにより表面が平坦な金属
メッキ膜を形成することを特徴としている。この実施例
では第１のステップは、順バイアスと逆バイアスを交互
に加えて電気メッキを行い、第２のステップは、連続的
に順バイアスを加えて電気メッキを行うことを特徴とす
る。まず、Ｔａターゲットを用いて、Ａｒガスを４０ｓ
ｃｃｍ、Ｎ2 ガスを４０ｓｃｃｍ流して化成スパッタリ
ングを行い、ＴａＮ膜からなるバリアメタル層１６を配
線溝１４及びコンタクト孔１５内部を含む第２の絶縁膜
１３の上に形成する次に、電気メッキのシード層１７を
バリアメタル層１６上に形成する。この場合Ｃｕターゲ
ットを用意し、Ａｒガスを８０ｓｃｃｍ流して化成スパ
ッタリングを行い、Ｃｕ膜（シード層）１７を形成す
る。シード層１７を形成工程後、半導体基板１０を電気
メッキ装置の電解槽内の陰極に装着して電気メッキを行
ってシード層１７上にＣｕからなる金属メッキ膜１８を
堆積させる。
【００２０】この電気メッキ工程は、２つのステップで
構成されている。まず、第１のステップでは、電流値が
３Ａで、成膜時間１０秒毎に、順バイアスと逆バイアス
を交互に印加し、コンタクト孔密集部の金属メッキ膜が
水平になるまで行う。このコンタクト孔密集部の表面が
平坦になった時点は、光学センサ１９で表面の反射率の
変化により検知する。この時、幅広の配線溝が形成され
ているコンタクト孔低密集部（低密度配線領域）は、凹
部が形成されていて、次のステップでこの凹部を修正す
る（図４）。次の第２のステップでは、同じ３Ａの電流
でコンタクト孔低密集部に堆積している金属メッキ膜の
表面凹部がほぼ無くなる所定の膜厚まで成膜し金属メッ
キ膜１８の形成を完了する。この時、コンタクト孔密集
部の金属メッキ膜１８は表面が平坦のまま堆積が進むの
で、金属メッキ膜１８の形成が完了した時点の表面はほ
ぼ平坦化が達成されている（図５）。このように、Ｃｕ
などの金属配線を配線溝に形成するプロセスでは、配線
溝やコンタクト孔にＣｕを埋め込む方法として用いる電
気メッキ法は、通常コンタクト孔内部にボイドを発生さ
せないようにコンタクト孔底部から金属膜が成長するよ
うな条件で成膜される。このように成長条件を制御する
と最終的な金属メッキ膜の表面は平坦化されて、次の金
属メッキ膜のＣＭＰポリッシング処理工程においてシー
ニングやディッシングを発生させることがない。
構成されている。まず、第１のステップでは、電流値が
３Ａで、成膜時間１０秒毎に、順バイアスと逆バイアス
を交互に印加し、コンタクト孔密集部の金属メッキ膜が
水平になるまで行う。このコンタクト孔密集部の表面が
平坦になった時点は、光学センサ１９で表面の反射率の
変化により検知する。この時、幅広の配線溝が形成され
ているコンタクト孔低密集部（低密度配線領域）は、凹
部が形成されていて、次のステップでこの凹部を修正す
る（図４）。次の第２のステップでは、同じ３Ａの電流
でコンタクト孔低密集部に堆積している金属メッキ膜の
表面凹部がほぼ無くなる所定の膜厚まで成膜し金属メッ
キ膜１８の形成を完了する。この時、コンタクト孔密集
部の金属メッキ膜１８は表面が平坦のまま堆積が進むの
で、金属メッキ膜１８の形成が完了した時点の表面はほ
ぼ平坦化が達成されている（図５）。このように、Ｃｕ
などの金属配線を配線溝に形成するプロセスでは、配線
溝やコンタクト孔にＣｕを埋め込む方法として用いる電
気メッキ法は、通常コンタクト孔内部にボイドを発生さ
せないようにコンタクト孔底部から金属膜が成長するよ
うな条件で成膜される。このように成長条件を制御する
と最終的な金属メッキ膜の表面は平坦化されて、次の金
属メッキ膜のＣＭＰポリッシング処理工程においてシー
ニングやディッシングを発生させることがない。
【００２１】次に、図４及び図５を参照して第４の実施
例を説明する。本発明は、金属配線を配線溝に埋め込む
工程における電気メッキ工程が成膜過程において金属メ
ッキ膜の成長条件を変えることにより表面が平坦な金属
メッキ膜を形成することを特徴としている。この実施例
では第１のステップは、第１の電解液（メッキ液）を用
いて３Ａの電流で電気メッキを行い、第２のステップ
は、第２の電解液（メッキ液）を用いて３Ａの電流で電
気メッキを行うことを特徴とする。まず、Ｔａターゲッ
トを用いて、Ａｒガスを４０ｓｃｃｍ、Ｎ2 ガスを４０
ｓｃｃｍ流して化成スパッタリングを行い、ＴａＮ膜か
らなるバリアメタル層１６を配線溝１４及びコンタクト
孔１５内部を含む第２の絶縁膜１３の上に形成する次
に、電気メッキのシード層１７をバリアメタル層１６上
に形成する。この場合Ｃｕターゲットを用意し、Ａｒガ
スを８０ｓｃｃｍ流して化成スパッタリングを行い、Ｃ
ｕ膜（シード層）１７を形成する。シード層１７を形成
工程後、半導体基板１０を電気メッキ装置の電解槽内の
陰極に装着して電気メッキを行ってシード層１７上にＣ
ｕからなる金属メッキ膜１８を堆積させる。この電気メ
ッキ工程は、２つのステップで構成されている。
例を説明する。本発明は、金属配線を配線溝に埋め込む
工程における電気メッキ工程が成膜過程において金属メ
ッキ膜の成長条件を変えることにより表面が平坦な金属
メッキ膜を形成することを特徴としている。この実施例
では第１のステップは、第１の電解液（メッキ液）を用
いて３Ａの電流で電気メッキを行い、第２のステップ
は、第２の電解液（メッキ液）を用いて３Ａの電流で電
気メッキを行うことを特徴とする。まず、Ｔａターゲッ
トを用いて、Ａｒガスを４０ｓｃｃｍ、Ｎ2 ガスを４０
ｓｃｃｍ流して化成スパッタリングを行い、ＴａＮ膜か
らなるバリアメタル層１６を配線溝１４及びコンタクト
孔１５内部を含む第２の絶縁膜１３の上に形成する次
に、電気メッキのシード層１７をバリアメタル層１６上
に形成する。この場合Ｃｕターゲットを用意し、Ａｒガ
スを８０ｓｃｃｍ流して化成スパッタリングを行い、Ｃ
ｕ膜（シード層）１７を形成する。シード層１７を形成
工程後、半導体基板１０を電気メッキ装置の電解槽内の
陰極に装着して電気メッキを行ってシード層１７上にＣ
ｕからなる金属メッキ膜１８を堆積させる。この電気メ
ッキ工程は、２つのステップで構成されている。
【００２２】まず、第１のステップでは、電流値が３Ａ
で、塩酸、硫酸、硫酸銅、水からなる第１の電解液で電
気メッキをコンタクト孔密集部の金属メッキ膜表面が水
平になるまで行う。この表面が平坦になった時点は、光
学センサ１９で表面の反射率の変化により検知する。こ
の時、幅広の配線溝が形成されているコンタクト孔低密
集部（低密度配線領域）は、凹部が形成されていて、次
のステップでこの凹部を修正する（図４）。次の第２の
ステップでは、同じ３Ａの電流で第１の電解液とは材料
は同じであるが組成比の異なる第２の電解液でコンタク
ト孔低密集部に堆積している金属メッキ膜の表面凹部が
ほぼ無くなる所定の膜厚まで成膜し金属メッキ膜１８の
形成を完了する。この時、コンタクト孔密集部の金属メ
ッキ膜１８は表面が平坦のまま堆積が進むので、金属メ
ッキ膜１８の形成が完了した時点の表面はほぼ平坦化が
達成されている（図５）。このように、Ｃｕなどの金属
配線を配線溝に形成するプロセスでは、配線溝やコンタ
クト孔にＣｕを埋め込む方法として用いる電気メッキ法
は、通常コンタクト孔内部にボイドを発生させないよう
にコンタクト孔底部から金属膜が成長するような条件で
成膜される。このように成長条件を制御すると最終的な
金属メッキ膜の表面は平坦化されて、次の金属メッキ膜
のＣＭＰポリッシング処理工程においてシーニングやデ
ィッシングを発生させることがない。
で、塩酸、硫酸、硫酸銅、水からなる第１の電解液で電
気メッキをコンタクト孔密集部の金属メッキ膜表面が水
平になるまで行う。この表面が平坦になった時点は、光
学センサ１９で表面の反射率の変化により検知する。こ
の時、幅広の配線溝が形成されているコンタクト孔低密
集部（低密度配線領域）は、凹部が形成されていて、次
のステップでこの凹部を修正する（図４）。次の第２の
ステップでは、同じ３Ａの電流で第１の電解液とは材料
は同じであるが組成比の異なる第２の電解液でコンタク
ト孔低密集部に堆積している金属メッキ膜の表面凹部が
ほぼ無くなる所定の膜厚まで成膜し金属メッキ膜１８の
形成を完了する。この時、コンタクト孔密集部の金属メ
ッキ膜１８は表面が平坦のまま堆積が進むので、金属メ
ッキ膜１８の形成が完了した時点の表面はほぼ平坦化が
達成されている（図５）。このように、Ｃｕなどの金属
配線を配線溝に形成するプロセスでは、配線溝やコンタ
クト孔にＣｕを埋め込む方法として用いる電気メッキ法
は、通常コンタクト孔内部にボイドを発生させないよう
にコンタクト孔底部から金属膜が成長するような条件で
成膜される。このように成長条件を制御すると最終的な
金属メッキ膜の表面は平坦化されて、次の金属メッキ膜
のＣＭＰポリッシング処理工程においてシーニングやデ
ィッシングを発生させることがない。
【００２３】次に、図１０を参照して本発明の半導体装
置の製造方法を実施する半導体製造装置を説明する。図
１０は、半導体製造装置の概略断面図である。電解槽２
２には硫酸銅（ＣｕＳＯ4 ）硫酸（Ｈ2 ＳＯ4 ）などを
含む電解液２３が充填されており、電解液２３中には１
対の電極（カソード２４及びアノード２５）が設置され
ている。カソード２４は、半導体基板搭載部を有し、こ
の搭載部上に半導体基板（ウェーハ）１０がアノード２
５に対向するように搭載されている。電極間は、電源２
６に接続されている。これらの各部が、半導体基板１０
上の所定領域を電気メッキして金属メッキ膜を堆積させ
る電気メッキ装置を構成し、さらに、金属メッキ膜の平
坦度を検知する光学センサ１９が半導体基板１０から所
定の間隔をおいて設けられている。この光学センサを用
いて金属メッキ膜表面の反射率変化を光学的にモニタす
るので、容易にメッキ条件を変化させて２段階のステッ
プで電気メッキを行うことができる。
置の製造方法を実施する半導体製造装置を説明する。図
１０は、半導体製造装置の概略断面図である。電解槽２
２には硫酸銅（ＣｕＳＯ4 ）硫酸（Ｈ2 ＳＯ4 ）などを
含む電解液２３が充填されており、電解液２３中には１
対の電極（カソード２４及びアノード２５）が設置され
ている。カソード２４は、半導体基板搭載部を有し、こ
の搭載部上に半導体基板（ウェーハ）１０がアノード２
５に対向するように搭載されている。電極間は、電源２
６に接続されている。これらの各部が、半導体基板１０
上の所定領域を電気メッキして金属メッキ膜を堆積させ
る電気メッキ装置を構成し、さらに、金属メッキ膜の平
坦度を検知する光学センサ１９が半導体基板１０から所
定の間隔をおいて設けられている。この光学センサを用
いて金属メッキ膜表面の反射率変化を光学的にモニタす
るので、容易にメッキ条件を変化させて２段階のステッ
プで電気メッキを行うことができる。
【００２４】
【発明の効果】本発明は、銅などの金属配線の埋め込み
材料として金属メッキ膜を用いる際、成膜過程でコンタ
クト孔及び配線溝の側壁部、平坦部の成長速度を変更す
ることにより、パターン依存性のない均一な膜厚を達成
させることにより、その後の工程で行われるＣＭＰポリ
ッシングを高精度に行うことができる。
材料として金属メッキ膜を用いる際、成膜過程でコンタ
クト孔及び配線溝の側壁部、平坦部の成長速度を変更す
ることにより、パターン依存性のない均一な膜厚を達成
させることにより、その後の工程で行われるＣＭＰポリ
ッシングを高精度に行うことができる。
【図１】本発明の半導体装置の製造工程断面図。
【図２】本発明の半導体装置の製造工程断面図。
【図３】本発明の半導体装置の製造工程断面図。
【図４】本発明の半導体装置の製造工程断面図。
【図５】本発明の半導体装置の製造工程断面図。
【図６】本発明の半導体装置の断面図（図７のＡ−Ａ′
線に沿う部分の断面）。
線に沿う部分の断面）。
【図７】本発明の半導体装置の平面図。
【図８】本発明の半導体装置の配線構造の製造工程を説
明するフロー図。
明するフロー図。
【図９】本発明の配線構造製造中における電気メッキ工
程を説明するフロー図。
程を説明するフロー図。
【図１０】本発明の半導体製造装置の概略断面図。
【図１１】従来の半導体装置の断面図。
１０、１００・・・半導体基板、 １１、１０１・・
・第１の絶縁膜、１２、１０２・・・第１の金属配線、
１３、１０３・・・第２の絶縁膜、１４、１０４・・
・配線溝、 １４ａ、１０４ａ・・・幅広の配線溝、
１４ｂ、１０４ｂ・・・幅の狭い配線溝、１５、１０５
・・・コンタクト孔、 １６、１０６・・・バリアメタ
ル層、１７・・・シード層、 １８、１０７・・・金
属メッキ膜、１９・・・光学センサ、 ２０・・・第
２の金属配線、２１・・・接続プラグ、 ２２・・・
電解槽、 ２３・・・電解液、２４・・・カソード、
２５・・・アノード、 ２６・・・電源、１０８
・・・凹部、 １０９・・・凸部。
・第１の絶縁膜、１２、１０２・・・第１の金属配線、
１３、１０３・・・第２の絶縁膜、１４、１０４・・
・配線溝、 １４ａ、１０４ａ・・・幅広の配線溝、
１４ｂ、１０４ｂ・・・幅の狭い配線溝、１５、１０５
・・・コンタクト孔、 １６、１０６・・・バリアメタ
ル層、１７・・・シード層、 １８、１０７・・・金
属メッキ膜、１９・・・光学センサ、 ２０・・・第
２の金属配線、２１・・・接続プラグ、 ２２・・・
電解槽、 ２３・・・電解液、２４・・・カソード、
２５・・・アノード、 ２６・・・電源、１０８
・・・凹部、 １０９・・・凸部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 剛 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 Ｆターム(参考） 4K024 AA09 AB01 BA11 BB12 CA05 DA10 DB07 GA02 4M104 BB04 BB14 BB17 BB30 BB32 CC01 DD08 DD16 DD37 DD42 DD52 FF17 FF18 FF22 HH12 5F033 HH11 HH18 HH21 HH32 HH33 JJ18 JJ21 JJ32 JJ33 KK11 MM02 MM05 MM13 NN06 NN07 PP15 PP16 PP27 PP33 QQ09 QQ16 QQ48 RR04 SS11 TT02 XX01
Claims (8)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜表面に複数の配線溝を形成し、この配線
溝の所定の箇所に前記絶縁膜より下層に形成された下層
金属配線の表面もしくは前記半導体基板表面に達するコ
ンタクト孔を形成する工程と、前記配線溝及びコンタク
ト孔内部を含む前記絶縁膜表面にシード層を形成する工
程と、電気メッキにより前記シード層上に金属メッキ膜
を堆積させる工程と、前記絶縁膜の前記配線溝及びコン
タクト孔内部以外の領域に堆積している金属メッキ膜を
除去する工程とを備え、前記電気メッキ工程は、配線溝
密度が高く配線溝幅の小さい第１の領域に堆積された前
記金属メッキ膜の表面が平坦化されたときにその成長条
件を変える第１のステップと、前記成長条件を変えてか
ら配線溝密度が前記第１の領域より低く配線溝幅が前記
第１の領域より大きい第２の領域の前記金属メッキ膜の
表面が平坦化されるまで電気メッキを行う第２のステッ
プからなることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記金属メッキ膜は、前記第１の領域の
配線溝及びコンタクト孔内部では、それらの底面上から
主として堆積していき、前記第２の領域の配線溝及びコ
ンタクト孔内部では、それらの側面及び底面上に同じ速
度で堆積していくことを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記第１の領域に堆積された前記金属メ
ッキ膜の表面が平坦化された時点は、光学センサにより
光学的に検知することを特徴とする請求項１又は請求項
２に記載の半導体装置の製造方法。 - 【請求項４】 前記電気メッキ工程において、前記第２
のステップにおける電流値を前記第１のステップにおけ
る電流値より大きくすることを特徴とする請求項１乃至
請求項３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 前記電気メッキ工程において、前記第１
のステップでは間欠的に電流を流し、前記第２のステッ
プでは連続的に電流を流して電気メッキを行うことを特
徴とする請求項１乃至請求項３のいずれかに記載の半導
体装置の製造方法。 - 【請求項６】 前記電気メッキ工程において、前記第１
のステップでは順バイアスと逆バイアスを交互に加えて
電気メッキを行い、前記第２のステップでは連続的に順
バイアスを加えて電気メッキを行うことを特徴とする請
求項１乃至請求項３のいずれかに記載の半導体装置の製
造方法。 - 【請求項７】 前記金属メッキ膜を除去する工程におい
て、前記金属メッキ膜表面を化学的機械的研磨法を用い
てポリッシングすることに金属メッキ膜を除去すること
を特徴とする請求項１乃至請求項６のいずれかに記載の
半導体装置の製造方法。 - 【請求項８】 半導体基板搭載部と、半導体基板上の所
定領域を電気メッキして金属メッキ膜を堆積させる電気
メッキ装置と、前記金属メッキ膜の平坦度を検知する光
学センサとを備え、前記光学センサを用いて前記金属メ
ッキ膜表面の反射率変化を光学的にモニタすることを特
徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11125744A JP2000315663A (ja) | 1999-05-06 | 1999-05-06 | 半導体装置の製造方法及び半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11125744A JP2000315663A (ja) | 1999-05-06 | 1999-05-06 | 半導体装置の製造方法及び半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315663A true JP2000315663A (ja) | 2000-11-14 |
Family
ID=14917735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11125744A Pending JP2000315663A (ja) | 1999-05-06 | 1999-05-06 | 半導体装置の製造方法及び半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000315663A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283124A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2008283123A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2009289828A (ja) * | 2008-05-27 | 2009-12-10 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| US7854824B2 (en) | 2007-02-26 | 2010-12-21 | Renesas Electronics Corporation | Method of manufacturing semiconductor device using electrochemical deposition with electric current revised by reflectance of every substrate surface and semiconductor manufacturing apparatus |
| JP5169838B2 (ja) * | 2007-01-09 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-05-06 JP JP11125744A patent/JP2000315663A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5169838B2 (ja) * | 2007-01-09 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7854824B2 (en) | 2007-02-26 | 2010-12-21 | Renesas Electronics Corporation | Method of manufacturing semiconductor device using electrochemical deposition with electric current revised by reflectance of every substrate surface and semiconductor manufacturing apparatus |
| JP2008283124A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2008283123A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2009289828A (ja) * | 2008-05-27 | 2009-12-10 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| US6133144A (en) | Self aligned dual damascene process and structure with low parasitic capacitance | |
| US6492722B1 (en) | Metallized interconnection structure | |
| US7300869B2 (en) | Integrated barrier and seed layer for copper interconnect technology | |
| US6610596B1 (en) | Method of forming metal interconnection using plating and semiconductor device manufactured by the method | |
| JP3427934B2 (ja) | 選択めっきプロセス | |
| US6653737B2 (en) | Interconnection structure and method for fabricating same | |
| US20010027008A1 (en) | Method for forming interconnect structure in semiconductor device | |
| US6861354B2 (en) | Method and structure to reduce defects in integrated circuits and substrates | |
| KR0185230B1 (ko) | 금속배선 및 반도체장치 | |
| US7282450B2 (en) | Sidewall coverage for copper damascene filling | |
| JP2000315663A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JP3632981B2 (ja) | 多層配線基板および多層配線装置の製造方法 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| CN1215227A (zh) | 半导体器件的制造方法 | |
| KR100495856B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| US5930671A (en) | CVD titanium silicide for contract hole plugs | |
| JPH11260920A (ja) | 半導体素子の配線形成方法 | |
| US20020068438A1 (en) | Method for fabricating semiconductor devices | |
| JP2001077195A (ja) | 半導体装置 | |
| JPH09162281A (ja) | 平坦化多層配線およびその製造方法 | |
| KR100572825B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11283979A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081017 |