JP2000315656A - エピタキシャルシリコン基板の製造方法 - Google Patents

エピタキシャルシリコン基板の製造方法

Info

Publication number
JP2000315656A
JP2000315656A JP11122891A JP12289199A JP2000315656A JP 2000315656 A JP2000315656 A JP 2000315656A JP 11122891 A JP11122891 A JP 11122891A JP 12289199 A JP12289199 A JP 12289199A JP 2000315656 A JP2000315656 A JP 2000315656A
Authority
JP
Japan
Prior art keywords
susceptor
silicon
silicon substrate
curvature
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11122891A
Other languages
English (en)
Other versions
JP3424069B2 (ja
Inventor
Chikara Toshima
主税 戸島
Katsuyuki Takamura
勝之 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP12289199A priority Critical patent/JP3424069B2/ja
Publication of JP2000315656A publication Critical patent/JP2000315656A/ja
Application granted granted Critical
Publication of JP3424069B2 publication Critical patent/JP3424069B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】安価でエピ層面内に安定したエピ層電気抵抗率
分布が得られるエピタキシャルシリコン基板の製造方法
を提供する。 【解決手段】ヘビードーパントシリコン基板１の裏面１
ｒに多結晶シリコンＰｓを蒸発させてシリコン膜Ｐを形
成する方法において、シリコン膜Ｐ形成時、基板１の曲
率半径ｒが常にサセプタ４のザグリ５の曲率半径Ｒより
も大きくなるような関係を有する基板１とサセプタ４を
用いるエピタキシャルシリコン基板の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はエピタキシャルシリ
コン基板の製造方法に係わり、特に安価でエピタキシャ
ル層面内に安定したエピタキシャル層電気抵抗率分布が
得られるエピタキシャルシリコン基板の製造方法に関す
る。
【０００２】
【従来の技術】半導体製造技術において、個別回路素
子、集積回路素子等の各種の回路素子を形成する場合、
高濃度のドーピングがなされたＰ型またはＮ型ヘビード
ープウェーハ（電気抵抗率ρ≦０．０２Ωｃｍ）上にＰ
−またはＮ＋のエピタキシャル（以下エピという。）層
を形成し、このエピ層に各種の回路素子を形成する。こ
のエピ層を形成する際、主としてウェーハの裏面から、
また一部周縁部から不純物（ドーパント）がエピ層表面
に拡散し、ρｅｐｉ（エピ層電気抵抗率）分布にバラツ
キが生じ、所望の不純物濃度のエピ層が得られなくなる
いわゆるオートドープ現象が問題になる。
【０００３】この問題を回避するため、エピ層を形成す
る前にウェーハの裏面、周縁部にＳｉＯ２の保護膜を常
圧化学気相成長により形成するＳｉＯ２膜シール方式
と、エピ熱処理中にＳｉでシール処理を行うＳｉシール
方式とがある。
【０００４】ＳｉＯ２膜シール方式は基板の状態でウェ
ーハの裏面にシール処理を行うため、エピ時のρｅｐｉ
制御が容易に行えて優れているが、膜付工程を別個に必
要とするため、製造コストが上昇する。
【０００５】これに対して、図６に示すように、従来の
Ｓｉシール方式は、予めサセプタ１１に積もらせた多結
晶シリコンＰｓをエピ中にウェーハ１２の裏面１２ｒに
蒸着させるものであるが、単に蒸着させるだけであるの
で、ほとんど製造コストの上昇がなく、また一旦形成さ
れたＳｉ膜のシール性は、ＳｉＯ２膜より優れている。
【０００６】このＳｉシール方式は、縦型エピ装置（パ
ンケーキ型）を用い、エピ熱処理中に多結晶シリコンＰ
ｓをサセプタ１１の上面１１ｓからウェーハ１２の裏面
１２ｒに蒸着させるため、サセプタ１１のザグリ１３の
形状やウェーハ１２の形状の影響を受け易く、ウェーハ
１２のエピ膜面内のρｅｐｉ分布が非常に良好な場合と
極端に悪い場合があり、安定したρepi分布が得られて
いない。
【０００７】
【発明が解決しようとする課題】このため、安価でエピ
タキシャル層面内に安定したエピタキシャル層電気抵抗
率分布が得られるエピタキシャルシリコン基板の製造方
法が要望されていた。
【０００８】本発明は上述した事情を考慮してなされた
もので、安価でエピタキシャル層面内に安定したエピタ
キシャル層電気抵抗率分布が得られるエピタキシャルシ
リコン基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
になされた本願請求項１の発明は、高濃度不純物を含有
するシリコン単結晶基板を用意し、このシリコン単結晶
基板を予め多結晶シリコンが堆積されたサセプタのザグ
リに収納してサセプタに載置し、このサセプタを加熱し
て多結晶シリコンを蒸発させてサセプタに面するシリコ
ン単結晶基板の裏面にシリコン膜を形成する工程と、こ
のシリコン膜形成工程と同時またはこの工程終了後にエ
ピタキシャル成長により、前記シリコン単結晶基板より
も低濃度の不純物を含有するシリコン単結のエピタキシ
ャル層を前記シリコン単結晶基板の表面に形成する工程
を有し、前記シリコン膜形成工程において、シリコン単
結晶基板の曲率半径が常にサセプタのザグリの曲率半径
よりも大きくなるような関係を有するシリコン単結晶基
板とサセプタを用いることを特徴とするエピタキシャル
シリコン基板の製造方法であることを要旨としている。
【００１０】本願請求項２の発明では、上記サセプタの
ザグリの曲率半径が１５〜２５ｍであることを特徴とす
る請求項１に記載のエピタキシャルシリコン単結晶基板
の製造方法であることを要旨としている。
【００１１】本願請求項３の発明では、上記シリコン単
結晶基板は常温における反りの曲率半径が１３０ｍ以上
であることを特徴とする請求項１または２に記載のエピ
タキシャルシリコン単結晶基板の製造方法であることを
要旨としている。
【００１２】
【発明の実施の形態】以下、本発明に係わるエピタキシ
ャルシリコン基板の製造方法の一実施態様を図面に基づ
き説明する。
【００１３】本発明に係わるエピタキシャルシリコン基
板の製造方法は、図１および図２に示すような製造装置
を用いて、図３に示すような工程で行われる。
【００１４】本発明の製造方法によれば、高濃度不純物
を含有するシリコン単結晶基板１を用意し（図３
（ａ））、このシリコン基板１をエピ装置２の石英製ベ
ルジャ３内に回転自在に設けられサセプタ４に外部から
供給された原料ガスＧにより予め多結晶シリコンＰｓを
堆積させる（図３（ｂ））。多結晶シリコンＰｓが堆積
されたサセプタ４のザグリ５にシリコン基板１の周縁部
１ｅが支持された状態で収納して、シリコン基板１をサ
セプタ４に載置する（図３（ｃ））。
【００１５】このサセプタ４を誘導加熱装置６により加
熱して多結晶シリコンＰｓを蒸発させてサセプタ４に面
するシリコン基板１の裏面１ｒにシリコン膜Ｓを形成し
（図３（ｄ））、このシリコン膜形成後に外部から原料
ガスＧを導入してシリコン基板１よりも低濃度の不純物
を含有したシリコン単結晶膜Ｓをシリコン基板１の表面
１ｓに形成する（図３（ｅ））。
【００１６】上記高濃度不純物のシリコン基板１は、単
結晶インゴット引上げ時、例えば砒素などのドーパント
を通常よりも多量に添加して引上げられた単結晶インゴ
ットを切断、研磨して例えば厚さ５２５μｍ、ρ≦０．
０２Ωのものとして製造される。シリコン基板１は反り
の曲率半径ｒが１３０ｍ以上のものが用いられる。
【００１７】反りの曲率半径ｒを１３０ｍ以上になるよ
うにするのは、シリコン基板１の反りの曲率半径ｒが加
熱時常にサセプタ４のザグリ５の曲率半径Ｒよりも大き
くするためである。
【００１８】反りの曲率半径ｒが１３０ｍより小さい
と、加熱によるシリコン基板１の反りによりシリコン基
板１の周縁部１ｅがサセプタ４のザグリ５から浮き（離
間）、均一なシリコン膜Ｓを形成できない。
【００１９】シリコン基板１が載置されるサセプタ４
は、Ｓｉ含浸ＳｉＣ基材にＣＶＤ膜を被覆した高純度の
もので、サセプタ４には複数個のザグリ５が設けられて
いる。このザグリ５は曲率半径Ｒが１５〜２５ｍであ
る。図５に示すように、例えば５インチ（図中■印）の
シリコン基板１を用いた場合に、ザグリ５の深さ（図中
Ｘ軸）を０．１ｍｍにするとザグリ５の曲率半径Ｒ（図
中Ｙ軸）は約２０ｍになる。
【００２０】曲率半径Ｒを１５〜２５ｍｍにするのは、
シリコン基板１の反りの曲率半径ｒが常にサセプタ４の
ザグリ５の曲率半径Ｒよりも大きくなるようにするため
である。
【００２１】曲率半径Ｒが１５ｍｍより小さいか、２５
ｍｍを超えると加熱によるシリコン基板１の反りにより
シリコン基板１の周縁部１ｅがサセプタ４のザグリ５か
ら浮き、均一なシリコン膜Ｓを形成できない。
【００２２】上記サセプタ４には、ベルジャ３内に原料
ガスＧ例えばＳｉガスを導入して多結晶シリコンＰｓを
堆積される。しかる後、シリコン基板１をサセプタ４の
ザグリ５に収納して、サセプタ４に載置し、誘導加熱装
置６によりサセプタ４を加熱して、多結晶シリコンＰｓ
を蒸発させてサセプタ４に面するシリコン基板１の裏面
１ｒに多結晶シリコン膜Ｐを形成する。
【００２３】このシリコン膜形成工程において、シリコ
ン基板１の曲率半径ｒが常にサセプタ４のザグリ５の曲
率半径Ｒよりも大きくなるような関係を有するシリコン
基板１とサセプタ４を用いること、例えばサセプタ４の
ザグリ５の曲率半径Ｒが２０ｍ、シリコン基板１の反り
の曲率半径ｒが１３０ｍ以上であるシリコン基板１とサ
セプタ４を用いたので、シリコン基板１の周縁部１ｅの
浮上がりが抑制されて、シリコン基板１の裏面１ｒ、周
縁部１ｅにシリコン膜Ｓが均一に形成できる。
【００２４】次に原料ガス例えばＳｉＣｌ４をベルジャ
３に供給して、シリコン基板１よりも低濃度の不純物を
含有したシリコン単結のエピ層Ｅｐをシリコン基板１の
表面１ｓに形成する。
【００２５】このエピ工程において、シリコン基板１に
は、裏面１ｒ、周縁部１ｅにシリコン膜Ｓが確実かつ均
一に形成されたているので、シリコン基板１に添加され
た不純物がエピ層Ｅｐに拡散してエピ層Ｅｐの電気抵抗
率を低下させることがないので、エピ層Ｅｐ面内の電気
抵抗率の分布が３％以下と均一に制御することができ
る。
【００２６】なお、上述した実施形態では、シリコン膜
形成工程をエピ工程に先行して行う例で説明したが、シ
リコン膜形成工程とエピ工程を同時に行うようにして
も、同様の効果を期待できる。
【００２７】
【実施例】反り量の異なる１０枚のシリコン基板を用
い、次に記載するようなエピ条件で、エピ層面内の電気
抵抗率のバラツキ率を調査した。
【００２８】（１）エピ条件 １）エピ装置：縦型、サセプタのザグリ深さ０．１ｍｍ ２）シリコン基板：５インチ、ρ≦０．０１５Ωｃｍ、
厚さ５２５μｍ ３）エピ層電気抵抗率：エピ層厚さ２０μｍ、２０Ωｃ
ｍ （２）試験結果 シリコン基板の反り量（常温）と電気抵抗率のバラツキ
率の関係は図４の通りである。
【００２９】反り量が−１０μｍ（凸面）〜３０μｍ
（凹面）間では、電気抵抗率（ρ）のバラツキ率（△
ρ）は２〜７％以下と小さく、電気抵抗率は安定してい
る。
【００３０】
【発明の効果】本発明によれば、エピ層面内に安定した
エピ層電気抵抗率分布が得られるエピタキシャルシリコ
ン基板を提供することができる。
【００３１】また、安価でシール性のよいエピタキシャ
ル用シリコン基板を用いたエピタキシャルシリコン基板
が得られて、安価で安定したエピ層電気抵抗率分布が得
られるエピタキシャルシリコン基板が得られる。
【００３２】さらに、サセプタのザグリの曲率半径が１
５〜２５ｍにすること、およびシリコン単結晶基板は常
温における反りの曲率半径が１３０ｍ以上にすることに
より、シール性のよいエピタキシャル用シリコン基板を
得ることができる。
【図面の簡単な説明】
【図１】本発明に係わるエピタキシャルシリコン基板の
製造方法に用いられる製造装置の要部を示す説明図。
【図２】本発明に係わるエピタキシャルシリコン基板の
製造方法に用いられる製造装置の概念図。
【図３】本発明に係わるエピタキシャルシリコン基板の
製造方法の製造プロセスの説明図。
【図４】本発明に係わるエピタキシャルシリコン基板の
製造方法の実施例試験結果の説明図。
【図５】本発明に係わるエピタキシャルシリコン基板の
製造方法に用いられるサセプタのザグリと曲率半径の関
係図。
【図６】従来のＳｉシール方式の説明図。
【符号の説明】
１ シリコン基板 ２ エピタキシャル装置 ３ 石英製ベルジャ ４ サセプタ ５ ザグリ ６ 誘導加熱装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 高濃度不純物を含有するシリコン単結晶
    基板を用意し、このシリコン単結晶基板を予め多結晶シ
    リコンが堆積されたサセプタのザグリに収納してサセプ
    タに載置し、このサセプタを加熱して多結晶シリコンを
    蒸発させてサセプタに面するシリコン単結晶基板の裏面
    にシリコン膜を形成する工程と、このシリコン膜形成工
    程と同時またはこの工程終了後にエピタキシャル成長に
    より、前記シリコン単結晶基板よりも低濃度の不純物を
    含有するシリコン単結のエピタキシャル層を前記シリコ
    ン単結晶基板の表面に形成する工程を有し、前記シリコ
    ン膜形成工程において、シリコン単結晶基板の曲率半径
    が常にサセプタのザグリの曲率半径よりも大きくなるよ
    うな関係を有するシリコン単結晶基板とサセプタを用い
    ることを特徴とするエピタキシャルシリコン基板の製造
    方法。
  2. 【請求項２】 上記サセプタのザグリの曲率半径が１５
    〜２５ｍであることを特徴とする請求項１に記載のエピ
    タキシャルシリコン単結晶基板の製造方法。
  3. 【請求項３】 上記シリコン単結晶基板は常温における
    反りの曲率半径が１３０ｍ以上であることを特徴とする
    請求項１または２に記載のエピタキシャルシリコン単結
    晶基板の製造方法。
JP12289199A 1999-04-28 1999-04-28 エピタキシャルシリコン基板の製造方法 Expired - Lifetime JP3424069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12289199A JP3424069B2 (ja) 1999-04-28 1999-04-28 エピタキシャルシリコン基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12289199A JP3424069B2 (ja) 1999-04-28 1999-04-28 エピタキシャルシリコン基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000315656A true JP2000315656A (ja) 2000-11-14
JP3424069B2 JP3424069B2 (ja) 2003-07-07

Family

ID=14847200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12289199A Expired - Lifetime JP3424069B2 (ja) 1999-04-28 1999-04-28 エピタキシャルシリコン基板の製造方法

Country Status (1)

Country Link
JP (1) JP3424069B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039121A (ja) * 2003-07-17 2005-02-10 Naoetsu Electronics Co Ltd 常圧ｃｖｄ装置
JP2005056984A (ja) * 2003-08-01 2005-03-03 Shin Etsu Handotai Co Ltd 気相成長装置及び気相成長方法
KR100972976B1 (ko) * 2008-05-06 2010-07-29 삼성엘이디 주식회사 서셉터 및 이를 구비하는 화학 기상 증착 장치
JP5158093B2 (ja) * 2007-12-06 2013-03-06 信越半導体株式会社 気相成長用サセプタおよび気相成長装置
KR101312836B1 (ko) 2010-10-20 2013-09-27 실트로닉 아게 열처리 중에 단결정 실리콘으로 이루어진 반도체 웨이퍼를 지지하는 지지 링, 이러한 반도체 웨이퍼의 열처리 방법 및 단결정 실리콘으로 이루어진 열처리된 반도체 웨이퍼
JP2017022320A (ja) * 2015-07-14 2017-01-26 昭和電工株式会社 ウェハ支持台、ウェハ支持体、化学気相成長装置
JP2021170615A (ja) * 2020-04-17 2021-10-28 三菱電機株式会社 サテライトおよび炭化珪素半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039121A (ja) * 2003-07-17 2005-02-10 Naoetsu Electronics Co Ltd 常圧ｃｖｄ装置
JP2005056984A (ja) * 2003-08-01 2005-03-03 Shin Etsu Handotai Co Ltd 気相成長装置及び気相成長方法
JP4599816B2 (ja) * 2003-08-01 2010-12-15 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5158093B2 (ja) * 2007-12-06 2013-03-06 信越半導体株式会社 気相成長用サセプタおよび気相成長装置
KR100972976B1 (ko) * 2008-05-06 2010-07-29 삼성엘이디 주식회사 서셉터 및 이를 구비하는 화학 기상 증착 장치
KR101312836B1 (ko) 2010-10-20 2013-09-27 실트로닉 아게 열처리 중에 단결정 실리콘으로 이루어진 반도체 웨이퍼를 지지하는 지지 링, 이러한 반도체 웨이퍼의 열처리 방법 및 단결정 실리콘으로 이루어진 열처리된 반도체 웨이퍼
JP2017022320A (ja) * 2015-07-14 2017-01-26 昭和電工株式会社 ウェハ支持台、ウェハ支持体、化学気相成長装置
JP2021170615A (ja) * 2020-04-17 2021-10-28 三菱電機株式会社 サテライトおよび炭化珪素半導体装置の製造方法
JP7296914B2 (ja) 2020-04-17 2023-06-23 三菱電機株式会社 サテライトおよび炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP3424069B2 (ja) 2003-07-07

Similar Documents

Publication Publication Date Title
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
KR20030076677A (ko) 트리실란을 사용한, 혼합 기판상의 증착
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JPH08213331A (ja) 転位欠陥の少ない半導体製造方法
JP2007266125A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2000315656A (ja) エピタキシャルシリコン基板の製造方法
CN117672815A (zh) 一种SiC外延片及其制备方法
JP2911694B2 (ja) 半導体基板及びその製造方法
CN116259534A (zh) 碳化硅外延方法
JPH10189695A (ja) 気相成長用サセプタ及びその製造方法
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
JPH0925198A (ja) エピタキシャル被覆半導体ウエハー及びその製造方法
JPH09266214A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
US20100093156A1 (en) Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate
JP2004363510A (ja) 半導体基板の製造方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JP2002016004A (ja) シリコンエピタキシャルウェーハの製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
JP7247819B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP7338193B2 (ja) 炭化ケイ素多結晶基板の製造方法
JPH0826891A (ja) 半導体基板とその製造方法
JP2004186376A (ja) シリコンウェーハの製造装置及び製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term