JP2000307043A - Power semiconductor module - Google Patents

Power semiconductor module

Info

Publication number
JP2000307043A
JP2000307043A JP11114996A JP11499699A JP2000307043A JP 2000307043 A JP2000307043 A JP 2000307043A JP 11114996 A JP11114996 A JP 11114996A JP 11499699 A JP11499699 A JP 11499699A JP 2000307043 A JP2000307043 A JP 2000307043A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor chip
main circuit
circuit wiring
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11114996A
Other languages
Japanese (ja)
Inventor
Takumi Kikuchi
巧 菊池
Hirofumi Fujioka
弘文 藤岡
Hirotaka Muto
浩隆 武藤
Takeshi Oi
健史 大井
Shinichi Kinouchi
伸一 木ノ内
Osamu Usui
修 碓井
Toshiyuki Kikunaga
敏之 菊永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11114996A priority Critical patent/JP2000307043A/en
Publication of JP2000307043A publication Critical patent/JP2000307043A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a long-period reliability at electric connections of a power semiconductor module. SOLUTION: Related to a power semiconductor module comprising a power semiconductor chip 4 in a case, the power semiconductor chip 4 is electrically connected to an electrode 12 of a main circuit wiring with a conductive resin 11, with a spacer 13 of specified thickness inserted between the power semiconductor chip 4 and the electrode 12 of main circuit wiring. Thus, the conductive resin 11 is assured to be of a specified thickness, and the buffering effect of thermal stress caused by the difference in thermal expansion between the power semiconductor chip and the main circuit wiring electrode becomes higher, resulting in improving a long-period reliability at the electric connections of the power semiconductor module.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、モータ等の電気機
器の駆動電流を制御する電力変換装置などに用いられる
パワー半導体モジュール、さらに詳しくは、パワー半導
体モジュールにおけるパワー半導体チップと主回路配線
との電気的接続部の構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor module used in a power converter for controlling a drive current of an electric device such as a motor, and more particularly, to a power semiconductor chip and a main circuit wiring in a power semiconductor module. The present invention relates to the structure of an electrical connection.

【０００２】[0002]

【従来の技術】図９は、従来のパワー半導体モジュール
の一例として、汎用のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）モ
ジュールの主要部を示す断面構成図である。図におい
て、１はアルミニウム（Ａｌ）や銅（Ｃｕ）等からなる
放熱用ベース板、２は両面にＣｕ等の金属の薄板が接着
された、アルミナ、窒化アルミ（ＡｌＮ）等からなる絶
縁基板であり、放熱用ベース板上にはんだ３等により固
定される。絶縁基板２上にはＩＧＢＴ等のパワー半導体
チップ４が搭載されている。ＩＧＢＴ４は下面がはんだ
３等の導電性材料により絶縁基板２上の金属薄板と電気
的に接続される。５、６はそれぞれ、パワー半導体モジ
ュールの主回路配線の主要部をなす、エミッタ用および
コレクタ用ブスバーである。各ブスバー５、６は中継基
板７と電気的に接続されるとともに、ケース外の外部配
線と電気的に接続されている。中継基板７は、絶縁基板
２と同様、両面にＣｕ等の金属の薄板が接着された絶縁
基板であり、放熱用ベース板１上にはんだ３等により固
定されている。パワー半導体チップ４と中継基板７との
間はアルミニウム（Ａｌ）ワイヤボンド８により電気的
に接続される。９はパワー半導体モジュールのケースで
あり、このケース内部のモジュールはシリコンゲル１０
によりモールドされている。2. Description of the Related Art FIG. 9 shows a general-purpose IGBT (Insulated) as an example of a conventional power semiconductor module.
FIG. 2 is a cross-sectional configuration diagram illustrating a main part of a Gate Bipolar Transistor module. In the drawing, reference numeral 1 denotes a heat-dissipating base plate made of aluminum (Al) or copper (Cu) or the like; Yes, it is fixed on the heat dissipation base plate by solder 3 or the like. A power semiconductor chip 4 such as an IGBT is mounted on the insulating substrate 2. The lower surface of the IGBT 4 is electrically connected to a thin metal plate on the insulating substrate 2 by a conductive material such as solder 3. Reference numerals 5 and 6 denote bus bars for the emitter and the collector, respectively, which are the main parts of the main circuit wiring of the power semiconductor module. Each of the bus bars 5 and 6 is electrically connected to the relay board 7 and is also electrically connected to external wiring outside the case. Similar to the insulating substrate 2, the relay substrate 7 is an insulating substrate having a metal thin plate of Cu or the like adhered to both surfaces thereof, and is fixed on the heat dissipation base plate 1 with solder 3 or the like. The power semiconductor chip 4 and the relay substrate 7 are electrically connected by an aluminum (Al) wire bond 8. Reference numeral 9 denotes a case of a power semiconductor module.
Molded.

【０００３】上記のように、従来のパワー半導体モジュ
ールは、パワー半導体チップとブスバーとの電気的接続
にＡｌワイヤボンドを用いている。一方、パワー半導体
モジュールの他の電気的接続法として、モジュール外部
からの圧力によって、接続される導体の接触面を加圧す
る圧接法による接続法があり、特に大容量用に採用され
ている。以上のように、従来のパワー半導体モジュール
では、パワー半導体チップと主回路配線との電気的接続
法として、ワイヤボンドまたは圧接法のいずれかが採用
されている。As described above, a conventional power semiconductor module uses an Al wire bond for electrical connection between a power semiconductor chip and a bus bar. On the other hand, as another electrical connection method of the power semiconductor module, there is a connection method by a pressure contact method in which a contact surface of a conductor to be connected is pressed by a pressure from the outside of the module, and is particularly adopted for a large capacity. As described above, in the conventional power semiconductor module, either the wire bonding method or the pressure welding method is employed as an electrical connection method between the power semiconductor chip and the main circuit wiring.

【０００４】[0004]

【発明が解決しようとする課題】従来のパワー半導体モ
ジュールにおいて、パワー半導体チップと主回路配線と
の電気的接続にＡｌワイヤボンドを用いた場合、定格５
Ａ以下の小容量のモジュールならば運転時の発熱量が小
さいためワイヤボンド接続部に問題はあまり起こらない
が、それ以上の大容量モジュールになると、運転時の発
熱量が大きく、温度サイクルが激しいため、パワー半導
体チップ４とＡｌワイヤボンド８との熱膨張差により生
ずる熱ストレスにより、パワー半導体チップ４とＡｌワ
イヤボンド８との接合面の剥離が生じやすく、長期的信
頼性に欠ける等の問題があった。In the conventional power semiconductor module, when an Al wire bond is used for electrical connection between the power semiconductor chip and the main circuit wiring, the rating is 5%.
If the module has a small capacity of A or less, the amount of heat generated during operation is small, so that there is not much problem with the wire bond connection portion. However, if the capacity of the module is larger than that, the amount of heat generated during operation is large, and the temperature cycle is severe. Therefore, the thermal stress caused by the difference in thermal expansion between the power semiconductor chip 4 and the Al wire bond 8 tends to cause separation of the bonding surface between the power semiconductor chip 4 and the Al wire bond 8, resulting in a lack of long-term reliability. was there.

【０００５】さらに詳しく説明すると、ここで言うとこ
ろの熱ストレスは、通常の半導体チップを用いたものと
は、ストレスモードが大きく異なる。通常の半導体チッ
プでは、チップ自体の発熱量は小さく、主に加わる熱ス
トレスとしては、アセンブリ工程におけるはんだリフロ
ーや信頼性評価試験時におけるヒートショックサイクル
といった外的な要因によるものであるのに対して、パワ
ー半導体モジュールにおいて大きな問題となるのは、運
転時（大電流通電時）におけるパワー半導体チップ自身
の大きな発熱に起因した急峻な温度サイクルが高頻度に
発生するために生じる熱ストレスにある。これは、当然
大容量のモジュールになるほど重大な問題となってく
る。また、電鉄や鉄鋼分野で使用されるような大容量の
モジュールでは、このような過酷な使用環境で、２０年
から３０年という長期寿命が要求される。そのため、パ
ワー半導体モジュールでは、通称「パワーサイクル試
験」と呼ばれる、パワー半導体チップに断続的に大電流
を通電することによって、非常に高速に温度を変化さ
せ、しかもこれを非常に多くの回数、繰り返し行うヒー
トショックサイクル試験をクリアすることが要求され
る。このことは、文献（題名：ＲＥＬＩＡＢＩＬＩＴＹ
ＴＥＳＴＩＮＧ ＡＮＤＡＮＡＬＹＳＩＳ ＯＦ Ｉ
ＧＢＴ ＰＯＷＥＲ ＭＯＤＵＬＥＳ、著者：Ｐｅｔｅ
ｒ Ｙａｃｏｂ， Ｍａｒｃｅｌ Ｈｅｌｄ， Ｐａｏ
ｌｏ Ｓｃａｃｃｏ， Ｗｕｃｈｅｎ Ｗｕ、出典：Ｉ
ＥＥ Ｃｏｌｌｏｑｕｉｕｍ ｏｎ“ＩＧＢＴ ｐｒｏ
ｐｕｌｓｉｏｎ ｄｒｉｖｅｓ”２５ Ａｐｒｉｌ １
９９５）にも示されているが、従来のパワー半導体モジ
ュールにおいては、パワーサイクル試験において、△Ｔ
ｊ＝７０℃の条件で、８万回〜２０万回でほとんどがワ
イヤボンド接続部の接合面剥離モードで破壊していた。
なお、ここで、ΔＴｊは１サイクル中でのチップの温度
変化である。More specifically, the thermal stress referred to here is greatly different in stress mode from that using a normal semiconductor chip. In a normal semiconductor chip, the heat generated by the chip itself is small, and the thermal stress mainly applied is due to external factors such as solder reflow in the assembly process and heat shock cycle in the reliability evaluation test. A major problem in the power semiconductor module is a thermal stress generated because a steep temperature cycle frequently occurs due to large heat generation of the power semiconductor chip itself during operation (when a large current is supplied). This naturally becomes a serious problem as the capacity of the module increases. In addition, a large-capacity module used in the electric railway and steel fields requires a long life of 20 to 30 years in such a severe use environment. Therefore, in power semiconductor modules, the temperature is changed at a very high speed by intermittently applying a large current to the power semiconductor chip, commonly called the "power cycle test," and this is repeated very many times. It is required to clear the heat shock cycle test to be performed. This is described in the literature (title: RELIABILITY
TESTING ANDANALYSIS OF I
GBT POWER MODULES, Author: Pete
r Yacob, Marcel Held, Pao
lo Scacco, Wuchen Wu, Source: I
EE Colloquium on “IGBT pro
pulse drives "25 April 1
995), in a conventional power semiconductor module, in a power cycle test, ΔT
Under the condition of j = 70 ° C., most of the samples were broken in the bonding surface peeling mode of the wire bond connection portion at 80,000 to 200,000 times.
Here, ΔTj is a temperature change of the chip during one cycle.

【０００６】一方、前記熱ストレス以外の問題として、
パワー半導体モジュールにおいて、チップと主回路配線
の電極とをワイヤボンドで接合する方式では、ワイヤの
断面積が小さく、また、ワイヤボンドできる本数にも限
りがある。そのため、チップ表面に形成された電極（エ
ミッタ電極）を有効に使うことができず、電流の分流特
性が悪くなったり、大容量モジュールでは、ワイヤを流
れる電流密度が非常に高くなり、過電流により断線する
危険性が高くなる。On the other hand, as a problem other than the thermal stress,
In a power semiconductor module, in a method of bonding a chip and an electrode of a main circuit wiring by wire bonding, the cross-sectional area of the wire is small, and the number of wires that can be bonded is limited. As a result, the electrodes (emitter electrodes) formed on the chip surface cannot be used effectively, and the current shunting characteristics deteriorate. In a large-capacity module, the current density flowing through the wires becomes extremely high. The risk of disconnection increases.

【０００７】さらに、パワー半導体モジュールの製造工
程においては、ワイヤの接合強度を高めるため、ワイヤ
ボンド時の接合面への加圧力を大きくする傾向にあり、
この加圧力が原因で、特にＭＯＳ系半導体チップのよう
にエミッタ電極面の下にゲート−エミッタ間の絶縁膜が
形成されている場合、ゲート−エミッタ間の絶縁不良、
チップの破壊などが起こりやすく、歩留まりを低下させ
るなどの問題もあった。Further, in the power semiconductor module manufacturing process, there is a tendency to increase the pressure applied to the bonding surface at the time of wire bonding in order to increase the bonding strength of the wire.
Due to this pressing force, particularly when a gate-emitter insulating film is formed below the emitter electrode surface as in the case of a MOS semiconductor chip, insulation failure between the gate and the emitter occurs.
There is also a problem that the chip is easily broken and the yield is reduced.

【０００８】一方、大容量のパワー半導体モジュールに
おいて従来から採用されている圧接法による電気的接続
法では、加圧力の変動がモジュールの電気特性に大きな
影響を与えるため、メンテナンス性に問題があり、ま
た、この圧接型のパワー半導体モジュールを使ったイン
バータなどの電力変換装置は、スタック構造等の大がか
りな装置になるという問題点があった。On the other hand, in the electric connection method by the pressure welding method conventionally used in a large-capacity power semiconductor module, there is a problem in maintainability because fluctuations in the pressing force greatly affect the electric characteristics of the module. In addition, there is a problem that a power conversion device such as an inverter using the press-contact type power semiconductor module becomes a large-scale device such as a stack structure.

【０００９】前述のように、パワー半導体モジュールに
おいては、パワー半導体チップ自身の発熱による急峻で
高頻度な温度変化の繰り返しの下で、パワー半導体チッ
プと銅やアルミニウム等の金属のように線膨張係数が大
きく異なっている材料との接続部に、長期間にわたって
安定に大電流を通電することが可能な電気的接続を確保
する必要があるが、特に近年、パワー半導体モジュール
の大容量化やコンパクト化、高速スイッチング化等に伴
い、パワー半導体チップの発熱密度が非常に高くなって
きており、電気的接続の長期的信頼性の確保は、パワー
半導体モジュールにとって最重要課題である。As described above, in a power semiconductor module, a power semiconductor chip and a linear expansion coefficient such as a metal such as copper and aluminum are subjected to a steep and frequent repetition of temperature change due to heat generation of the power semiconductor chip itself. It is necessary to secure an electrical connection that allows a large current to flow stably for a long period of time at the connection with a material that has a large difference in the power semiconductor module. The heat generation density of the power semiconductor chip has become extremely high with high-speed switching and the like, and securing long-term reliability of electrical connection is the most important issue for the power semiconductor module.

【００１０】本発明は、上記のような種々の問題点を解
決するためになされたものであり、特に、パワー半導体
モジュールに強く要求される電気的接続の長期信頼性を
得ることを目的とする。The present invention has been made in order to solve the above-mentioned various problems, and in particular, has an object to obtain long-term reliability of electrical connection strongly required for a power semiconductor module. .

【００１１】[0011]

【課題を解決するための手段】本発明の第１の構成によ
るパワー半導体モジュールは、ケース内にパワー半導体
チップを有するパワー半導体モジュールにおいて、上記
パワー半導体チップと主回路配線の電極とを導電性樹脂
で電気的に接続するとともに、上記パワー半導体チップ
と上記主回路配線の電極との間に所定の厚さのスペーサ
が介在しているものである。According to a first aspect of the present invention, there is provided a power semiconductor module having a power semiconductor chip in a case, wherein the power semiconductor chip and an electrode of a main circuit wiring are electrically conductive resin. And a spacer having a predetermined thickness is interposed between the power semiconductor chip and the electrode of the main circuit wiring.

【００１２】また、本発明の第２の構成によるパワー半
導体モジュールは、第１の構成において、スペーサが粒
子形状であるものである。Further, in the power semiconductor module according to the second configuration of the present invention, in the first configuration, the spacer has a particle shape.

【００１３】また、本発明の第３の構成によるパワー半
導体モジュールは、第１または第２の構成において、ス
ペーサが導電性を有しているものである。Further, in the power semiconductor module according to the third configuration of the present invention, in the first or second configuration, the spacer has conductivity.

【００１４】また、本発明の第４の構成によるパワー半
導体モジュールは、ケース内にパワー半導体チップを有
するパワー半導体モジュールにおいて、主回路配線の電
極の、パワー半導体チップ側の面に、所定の高さの段差
を有する凹凸を設け、少なくとも凹部に上記パワー半導
体チップと上記主回路配線の電極とを電気的に接続する
導電性樹脂を設けるとともに、凸部と上記パワー半導体
チップとを電気的に接続するようにしたものである。In the power semiconductor module according to the fourth configuration of the present invention, in the power semiconductor module having the power semiconductor chip in the case, the electrode of the main circuit wiring has a predetermined height on the surface on the power semiconductor chip side. And a conductive resin for electrically connecting the power semiconductor chip and the electrode of the main circuit wiring is provided in at least the recess, and the protrusion is electrically connected to the power semiconductor chip. It is like that.

【００１５】また、本発明の第５の構成によるパワー半
導体モジュールは、第４の構成において、主回路配線の
電極の、パワー半導体チップ側の面に、所定の高さの段
差を有する複数の凸部を有するものである。Further, in the power semiconductor module according to the fifth configuration of the present invention, in the fourth configuration, a plurality of protrusions having a predetermined height step are provided on the power semiconductor chip side surface of the electrode of the main circuit wiring. It has a part.

【００１６】また、本発明の第６の構成によるパワー半
導体モジュールは、第１ないし第５のいずれかの構成に
おいて、スペーサとパワー半導体チップとの接触界面、
スペーサと主回路配線の電極との接触界面、またはパワ
ー半導体チップと主回路配線の電極との接触界面の少な
くとも一箇所に、素材が金（Ａｕ）よりなる部材を設け
たものである。The power semiconductor module according to the sixth aspect of the present invention is the power semiconductor module according to any one of the first to fifth aspects, wherein a contact interface between the spacer and the power semiconductor chip,
A member made of a material made of gold (Au) is provided at at least one position of a contact interface between the spacer and the electrode of the main circuit wiring or a contact interface between the power semiconductor chip and the electrode of the main circuit wiring.

【００１７】また、本発明の第７の構成によるパワー半
導体モジュールは、第１ないし第６のいずれかの構成に
おいて、導電性樹脂で接合される主回路配線の電極を加
圧する加圧装置を備えたものである。Further, the power semiconductor module according to the seventh aspect of the present invention, in any one of the first to sixth aspects, further comprises a pressurizing device for pressurizing an electrode of a main circuit wiring joined with a conductive resin. It is a thing.

【００１８】[0018]

【発明の実施の形態】実施の形態１．以下、本発明の実
施の形態１を図を用いて説明する。以下ではパワー半導
体チップとしてＩＧＢＴを用いたパワー半導体モジュー
ルについて説明する。図１は本発明の実施の形態１によ
るパワー半導体モジュールの主要部を示す断面構成図で
あり、半導体チップと主回路配線との電気的接続部分を
示している。図１において、１はアルミニウム（Ａｌ）
や銅（Ｃｕ）等の放熱用ベース板、２は両面にＣｕ等の
金属の薄板が接着された窒化アルミ（ＡｌＮ）等の絶縁
基板であり、放熱用ベース板１上にはんだ３等により固
定される。絶縁基板２上にはＩＧＢＴ等のパワー半導体
チップ４が搭載されている。ＩＧＢＴ４の下面ははんだ
３等の導電性材料により絶縁基板２上の金属薄板と電気
的に接続される。この場合、ＩＧＢＴ４と絶縁基板２と
の線膨張係数差は小さいので、はんだのように硬い材料
であっても、熱ストレスによるクラックは生じにくい。
８はアルミニウム（Ａｌ）ワイヤボンド、１２は平板状
のバッファ板で構成された主回路配線の電極であり、Ａ
ｌワイヤボンド８が接続されている。１１はＩＧＢＴ４
と主回路配線電極１２とを接続する導電性樹脂である。
１３は主回路配線電極１２とパワー半導体チップ４との
間の部分に介在されるスペーサである。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Hereinafter, Embodiment 1 of the present invention will be described with reference to the drawings. Hereinafter, a power semiconductor module using an IGBT as a power semiconductor chip will be described. FIG. 1 is a cross-sectional configuration diagram showing a main part of a power semiconductor module according to a first embodiment of the present invention, showing an electrical connection between a semiconductor chip and main circuit wiring. In FIG. 1, 1 is aluminum (Al)
And a heat-dissipating base plate made of copper (Cu) or the like, 2 is an insulating substrate made of aluminum nitride (AlN) or the like to which a thin plate of a metal such as Cu is bonded on both sides, and is fixed on the heat-dissipating base plate 1 by solder 3 Is done. A power semiconductor chip 4 such as an IGBT is mounted on the insulating substrate 2. The lower surface of IGBT 4 is electrically connected to a thin metal plate on insulating substrate 2 by a conductive material such as solder 3. In this case, since the difference in linear expansion coefficient between the IGBT 4 and the insulating substrate 2 is small, cracks due to thermal stress hardly occur even with a hard material such as solder.
Reference numeral 8 denotes an aluminum (Al) wire bond, 12 denotes an electrode of a main circuit wiring constituted by a flat buffer plate,
The l-wire bond 8 is connected. 11 is IGBT4
And a conductive resin connecting the main circuit wiring electrode 12 to the main circuit wiring electrode 12.
Reference numeral 13 denotes a spacer interposed between the main circuit wiring electrode 12 and the power semiconductor chip 4.

【００１９】ここで、パワー半導体チップの電気的接続
に導電性樹脂を用いる理由について説明する。従来のよ
うに、パワー半導体モジュールにおいて、特にＩＧＢＴ
等の半導体チップとＡｌワイヤボンドとをはんだ付け等
によって電気的に接続する場合、例えば、パワー半導体
チップの線膨張係数が３〜４ｐｐｍ／℃であるのに対
し、Ａｌワイヤの線膨張係数は２４ｐｐｍ／℃であっ
て、熱膨張差が非常に大きく、運転時に生じる急激な温
度サイクルによって、急激で高頻度な熱ストレスが発生
し、接続部の剥離等の問題が生じ易く、電気的接続部の
長期信頼性に問題があった。導電性樹脂は、はんだ等の
他の接合用導電性材料に比べて弾性率が低く、熱ストレ
ス緩衝用材料として使用されている。しかし、導電性樹
脂は金属に比べれば体積抵抗率が非常に大きく、大電流
を扱う用途には使用できないというのが、一般的な認識
となっている。例えば配電系統への導電性樹脂の導入
は、導電性樹脂部でのジュール損失が致命的な欠陥であ
り、現実的ではなかった。しかし、半導体による電力変
換装置では、パワー半導体自身の通電時のＯＮ電圧が数
Ｖと大きく、非常に大きな発熱を生じる。したがってパ
ワー半導体モジュール内の電気的接続部としては、他の
重電分野におけるような、低抵抗、低損失は必ずしも必
要でなく、パワー半導体チップのＯＮ電圧、発生損失
（ジュール損失）に比べて十分無視できる程度であれば
よい。Here, the reason why the conductive resin is used for the electrical connection of the power semiconductor chip will be described. As in the prior art, in power semiconductor modules, especially IGBTs
When the semiconductor chip and the Al wire bond are electrically connected by soldering or the like, for example, the linear expansion coefficient of the power semiconductor chip is 3 to 4 ppm / ° C., while the linear expansion coefficient of the Al wire is 24 ppm. / ° C., the difference in thermal expansion is very large, and rapid and frequent thermal stress occurs due to rapid temperature cycling that occurs during operation. There was a problem with long-term reliability. The conductive resin has a lower elastic modulus than other conductive materials for bonding, such as solder, and is used as a material for buffering thermal stress. However, it is generally accepted that conductive resins have a much higher volume resistivity than metals and cannot be used for applications handling large currents. For example, introduction of a conductive resin into a power distribution system is not realistic because Joule loss in the conductive resin portion is a fatal defect. However, in a power conversion device using a semiconductor, the ON voltage of the power semiconductor itself when energized is as large as several volts, and extremely large heat is generated. Therefore, as the electrical connection in the power semiconductor module, low resistance and low loss as in other heavy electric fields are not necessarily required, and are sufficient as compared with the ON voltage and generated loss (Joule loss) of the power semiconductor chip. It only needs to be negligible.

【００２０】以上を整理すると、パワー半導体モジュー
ルにおける電気的接続部として、満たすべき最も重要な
条件として次の２つがある。 （１） モータ駆動電流のような大電流を通電する能力
を有し、かつ通電時での電気的接続部における発生電圧
および発生損失が、パワー半導体チップにおける発生電
圧および発生損失に比べ十分小さいこと。 （２） パワー半導体チップの発熱に起因する、急峻で
高頻度な熱ストレスに対して、上記（１）の条件を長期
にわたって満足すること。Summarizing the above, the following two are the most important conditions to be satisfied as the electrical connection in the power semiconductor module. (1) It has the ability to supply a large current such as a motor drive current, and the generated voltage and generated loss at the electrical connection portion when the current is supplied are sufficiently smaller than the generated voltage and generated loss of the power semiconductor chip. . (2) The condition of (1) above must be satisfied for a long period against steep and frequent thermal stress caused by heat generation of the power semiconductor chip.

【００２１】パワー半導体モジュールでは、数十Ａ／ｃ
ｍ2以上の電流を定常的に通電する必要が生じる場合が
あるが、導電性樹脂をこのような大電流通電部に適用し
た例はこれまでない。そこで発明者らは、パワー半導体
モジュールにおける電気的接続部への導電性樹脂の適用
の可能性を検討するため、大電流通電試験およびパワー
サイクル試験等のヒートショックサイクル試験を実施
し、導電性樹脂がパワー半導体モジュールの電気的接続
に十分適用できることを見出した。本発明は、これら数
多くの実験結果より得られた知見のもとになされたもの
である。In a power semiconductor module, several tens A / c
In some cases, it is necessary to constantly supply a current of m 2 or more, but there has been no example in which a conductive resin is applied to such a large-current conducting section. Therefore, the inventors conducted a heat shock cycle test such as a large current conduction test and a power cycle test to examine the possibility of applying the conductive resin to the electrical connection part in the power semiconductor module, and conducted the conductive resin. Has been found to be sufficiently applicable to electrical connection of power semiconductor modules. The present invention has been made based on the knowledge obtained from these many experimental results.

【００２２】また、実施の形態１では、図１に示すよう
に、パワー半導体チップ４と主回路配線電極１２とが導
電性樹脂１１で接続されるとともに、上記パワー半導体
チップと主回路配線電極間にスペーサとなる部材１３を
介在させることを特徴としている。このスペーサ１３
は、パワー半導体チップ４と主回路配線電極１２とを接
続する導電性樹脂１１の厚さを所定の厚さに均一に制御
できるものであれば、材料の物性に関わらず、いろいろ
な材料が選択できる。例として、アルミナ、シリカ等の
セラミック材料や、Ｍｏ、Ｃｕ−Ｍｏ合金、Ｆｅ−４２
Ｎｉ合金等の金属材料が好適に使用されるが、これらに
限定されるものではない。In the first embodiment, as shown in FIG. 1, the power semiconductor chip 4 and the main circuit wiring electrode 12 are connected by the conductive resin 11, and the power semiconductor chip 4 and the main circuit wiring electrode And a member 13 serving as a spacer interposed therebetween. This spacer 13
As long as the thickness of the conductive resin 11 connecting the power semiconductor chip 4 and the main circuit wiring electrode 12 can be uniformly controlled to a predetermined thickness, various materials can be selected regardless of the physical properties of the materials. it can. For example, ceramic materials such as alumina and silica, Mo, Cu-Mo alloy, Fe-42
A metal material such as a Ni alloy is preferably used, but is not limited thereto.

【００２３】通常、スペーサ１３がない状態で、導電性
樹脂１１を用いて、主回路配線電極１２とパワー半導体
チップ４とを接続した場合、導電性樹脂１１の厚さは、
数十ミクロン程度になり、また、厚さを均一に制御する
ことは非常に難しい。導電性樹脂１１を用いて、主回路
配線電極１２とパワー半導体チップ４とを接合する構造
において、導電性樹脂１１には、主回路配線電極１２と
パワー半導体チップ４との熱膨張差による熱ひずみが直
接加わる。特に、導電性樹脂１１の厚さが薄い場合に
は、剪断ひずみが非常に大きくなる。そのため、熱ひず
みや熱ストレスを考えると導電性樹脂１１の厚さは厚い
ほど有利である。実験の結果、スペーサ１３の厚さ（導
電性樹脂の厚さ）としては４０〜５００μｍの範囲が好
ましく、これ以上薄いと導電性樹脂１１の剪断ひずみが
大きくなってスペーサを設ける効果が無く、これ以上厚
いと電気的抵抗が大きくなってしまう。また、厚すぎる
と導電性樹脂材料によっては、スペーサと導電性樹脂と
の界面からクラックが入りやすくなってしまうため好ま
しくない。Normally, when the main circuit wiring electrode 12 and the power semiconductor chip 4 are connected by using the conductive resin 11 without the spacer 13, the thickness of the conductive resin 11 is as follows.
It is about several tens of microns, and it is very difficult to control the thickness uniformly. In the structure in which the main circuit wiring electrode 12 and the power semiconductor chip 4 are joined by using the conductive resin 11, the conductive resin 11 has a thermal strain caused by a difference in thermal expansion between the main circuit wiring electrode 12 and the power semiconductor chip 4. Directly joins. In particular, when the thickness of the conductive resin 11 is small, the shear strain becomes extremely large. Therefore, the thickness of the conductive resin 11 is more advantageous in consideration of thermal strain and thermal stress. As a result of the experiment, the thickness of the spacer 13 (the thickness of the conductive resin) is preferably in the range of 40 to 500 μm. If the thickness is smaller than this, the shearing strain of the conductive resin 11 becomes large and there is no effect of providing the spacer. If it is thicker, the electrical resistance will increase. On the other hand, if the thickness is too large, cracks tend to be formed at the interface between the spacer and the conductive resin depending on the conductive resin material, which is not preferable.

【００２４】さらに、スペーサ１３がない状態で、導電
性樹脂１１を用いて、主回路配線電極１２とパワー半導
体チップ４とを接続した場合、導電性樹脂の厚みが不均
一になり易く、このため、電流が不均一になったり、電
流集中による発熱集中、熱ストレス集中が起こりやす
い。Further, when the main circuit wiring electrode 12 and the power semiconductor chip 4 are connected to each other using the conductive resin 11 without the spacer 13, the thickness of the conductive resin is likely to be non-uniform. In addition, the current becomes non-uniform, and heat concentration and heat stress concentration due to current concentration are likely to occur.

【００２５】そこで、主回路配線電極１２とパワー半導
体チップ４間に、スペーサ１３を介在させることによ
り、導電性樹脂１１の厚さを厚くすることができ、また
均一に制御することができるために、主回路配線電極１
２とパワー半導体チップ４との熱膨張差に起因した熱ひ
ずみにより、導電性樹脂１１に加わる熱ストレスが低減
される。そのため、パワー半導体チップ４と主回路配線
電極１２との熱膨張のミスマッチによる熱ストレス緩衝
用材料としての導電性樹脂１１への負担が抑えられ、ひ
び割れ、剥離等の導電性樹脂１１の劣化が防げる効果が
あり、電気的接続部分の信頼性が向上する。Therefore, the spacer 13 is interposed between the main circuit wiring electrode 12 and the power semiconductor chip 4 so that the thickness of the conductive resin 11 can be increased and can be controlled uniformly. , Main circuit wiring electrode 1
The thermal stress applied to the conductive resin 11 is reduced by the thermal strain caused by the difference in thermal expansion between the power semiconductor chip 2 and the power semiconductor chip 4. Therefore, a load on the conductive resin 11 as a thermal stress buffering material due to a thermal expansion mismatch between the power semiconductor chip 4 and the main circuit wiring electrode 12 is suppressed, and deterioration of the conductive resin 11 such as cracks and peeling can be prevented. This is effective, and the reliability of the electrical connection is improved.

【００２６】ここで、スペーサ１３の配置としては、図
１に示すように、パワー半導体チップ４の端部にセット
してもよいし、逆に中央部分にセットしてもよい。さら
に、スペーサの数も、図１のように複数個を使って接続
してもよいし、単一のスペーサを使用しても差し支えな
い。いずれにしても、スペーサ１３を使用することによ
り導電性樹脂１１の接合厚さを一定量以上に確保して、
導電性樹脂１１に加わる熱応力を低減し、接続部分の長
期信頼性が確保できる構造であれば、とくにスペーサ構
造については、限定されない。Here, the arrangement of the spacer 13 may be set at the end of the power semiconductor chip 4 as shown in FIG. 1, or may be set at the center thereof. Further, as for the number of spacers, a plurality of spacers may be used for connection as shown in FIG. 1, or a single spacer may be used. In any case, by using the spacer 13, the bonding thickness of the conductive resin 11 is secured to a certain amount or more,
The spacer structure is not particularly limited as long as the structure can reduce the thermal stress applied to the conductive resin 11 and ensure long-term reliability of the connection portion.

【００２７】なお、ここで用いられる導電性樹脂１１と
しては、体積抵抗率が１Ω・ｃｍ以下のものが好まし
い。これは、例えば、体積抵抗率１０Ω・ｃｍ程度のも
のでは、樹脂部で発生する抵抗により、パワー半導体チ
ップの動作に悪影響を及ぼすことがあるためである。ま
た、導電性樹脂部１１で発生する熱が大きくなることに
より、ヒートシンク、絶縁基板等、モジュール内部を含
めた他の構造を変更しなければならない問題がでてく
る。The conductive resin 11 used here preferably has a volume resistivity of 1 Ω · cm or less. This is because, for example, when the volume resistivity is about 10 Ω · cm, the operation of the power semiconductor chip may be adversely affected by the resistance generated in the resin portion. In addition, an increase in heat generated in the conductive resin portion 11 causes a problem that other structures including the inside of the module, such as a heat sink and an insulating substrate, need to be changed.

【００２８】また、ここで用いられる導電性樹脂１１の
弾性率は、３０００ｋｇｆ／ｍｍ2以下であることが好
ましい。例えば、弾性率５０００ｋｇｆ／ｍｍ2の導電
性樹脂を用いた場合、樹脂の靱性が低いため、パワー半
導体チップ４と主回路配線電極１２の熱膨張差による熱
ストレスを吸収できなくなる場合がある。It is preferable that the elastic modulus of the conductive resin 11 used here is 3000 kgf / mm 2 or less. For example, when a conductive resin having an elastic modulus of 5000 kgf / mm 2 is used, thermal stress due to a difference in thermal expansion between the power semiconductor chip 4 and the main circuit wiring electrode 12 may not be absorbed due to low toughness of the resin.

【００２９】さらに、ここで用いられる導電性樹脂１１
のマトリクス材料としては、エポキシ樹脂が好適に用い
られるが、これに限定されず、本実施の形態で述べた体
積抵抗率および弾性率を満足する材料であれば、他の材
料、例えば、ポリイミド樹脂、フェノール樹脂、シリコ
ーン樹脂なども使用できる。同様に、充填する導電性フ
ィラーについても、通常は、導電率や安定性等の理由に
より、銀フィラーが好適に用いられるが、例えば、銅、
金、白金、ニッケル、カーボン等のフィラーも、本発明
で規定した体積抵抗率と弾性率を満たすものであれば使
用できる。Further, the conductive resin 11 used here
As the matrix material, an epoxy resin is preferably used, but is not limited thereto. Any other material that satisfies the volume resistivity and the elastic modulus described in the present embodiment, for example, a polyimide resin , Phenolic resin, silicone resin and the like can also be used. Similarly, also for the conductive filler to be filled, usually, a silver filler is suitably used for reasons such as conductivity and stability.
Fillers such as gold, platinum, nickel, and carbon can also be used as long as they satisfy the volume resistivity and elastic modulus specified in the present invention.

【００３０】実施の形態２．図２は本発明の実施の形態
２によるパワー半導体モジュールの主要部を示す断面構
成図であり、半導体チップと主回路配線との電気的接続
部分を示している。本実施の形態２によるパワー半導体
モジュールは、図２に示すように、導電性樹脂１１によ
り主回路配線電極１２とパワー半導体チップ４との電気
的接続がとられており、また、パワー半導体チップ４と
主回路配線電極１２との間には、所定の粒径を有する粒
子状の部材がスペーサ１３ａとして介在している。Embodiment 2 FIG. FIG. 2 is a cross-sectional configuration diagram showing a main part of a power semiconductor module according to a second embodiment of the present invention, showing an electrical connection between a semiconductor chip and main circuit wiring. In the power semiconductor module according to the second embodiment, as shown in FIG. 2, the main circuit wiring electrode 12 and the power semiconductor chip 4 are electrically connected by the conductive resin 11. A particulate member having a predetermined particle size is interposed between the main circuit wiring electrode 12 and the main circuit wiring electrode 12 as a spacer 13a.

【００３１】図１に示されるようなスペーサ１３を介在
させて、導電性樹脂１１の厚さを厚くすることは、導電
性樹脂１１に加わる熱ストレスを低減するには非常に有
効であるが、一方、導電性樹脂１１と接触する界面に角
部が存在すると、その部分にストレスが集中して、そこ
を基点として、クラックが発生しやすくなる。そこで、
スペーサ部材の形状として、粒子状のものを用いること
により、熱ストレスの集中する度合いを低減することが
出来るので、スペーサを導入するメリットを保持しなが
ら、デメリットを減じることができる。It is very effective to increase the thickness of the conductive resin 11 by interposing the spacer 13 as shown in FIG. 1 to reduce the thermal stress applied to the conductive resin 11, On the other hand, if there is a corner at the interface that comes into contact with the conductive resin 11, stress is concentrated on the corner, and cracks tend to occur from that point as a base point. Therefore,
Since the degree of concentration of thermal stress can be reduced by using a particle-shaped spacer member, the disadvantages can be reduced while maintaining the advantages of introducing the spacers.

【００３２】実施の形態３．図３は本発明の実施の形態
３によるパワー半導体モジュールの主要部を示す断面構
成図であり、半導体チップと主回路配線との電気的接続
部分を示している。本実施の形態３のパワー半導体モジ
ュールは、図３に示すように、導電性樹脂１１により主
回路配線電極１２とパワー半導体チップ４との電気的接
続がとられており、また、パワー半導体チップ４と主回
路配線電極１２との間に、所定の厚さの、導電性を有し
たスペーサ１３ｂを介在させている。Embodiment 3 FIG. FIG. 3 is a cross-sectional configuration diagram showing a main part of a power semiconductor module according to a third embodiment of the present invention, showing an electrical connection between a semiconductor chip and main circuit wiring. In the power semiconductor module according to the third embodiment, as shown in FIG. 3, the main circuit wiring electrode 12 and the power semiconductor chip 4 are electrically connected by the conductive resin 11. A conductive spacer 13b having a predetermined thickness is interposed between the main circuit wiring electrode 12 and the main circuit wiring electrode 12.

【００３３】パワー半導体チップ４と主回路配線電極１
２とを導電性樹脂１１により接続する場合、接続抵抗を
小さくするためには、本来、金属材料と比較して大きな
体積抵抗率を有する導電性樹脂１１の厚さは薄い方が有
利である。しかしながら、導電性樹脂１１に加わる熱応
力を低減する目的でスペーサを介在させ、所定の厚さを
得るようにした場合には、導電性樹脂部分の電気抵抗は
大きくなってしまう。そこで、スペーサに導電性を有し
た材料を用いることにより、電流がスペーサ部分を流
れ、全体の電気抵抗を低減することができるようにな
る。また、導電性樹脂部分に流れる電流量が少なくなる
ことで、導電性樹脂部分に発生する熱を減少させ、電気
的接続の長期信頼性が向上する効果がある。Power semiconductor chip 4 and main circuit wiring electrode 1
When the conductive resin 11 and the conductive resin 2 are connected by the conductive resin 11, it is advantageous that the conductive resin 11 having a larger volume resistivity than the metal material has a smaller thickness in order to reduce the connection resistance. However, if a predetermined thickness is obtained by interposing a spacer for the purpose of reducing the thermal stress applied to the conductive resin 11, the electrical resistance of the conductive resin portion increases. Therefore, by using a material having conductivity for the spacer, a current flows through the spacer portion, and the entire electric resistance can be reduced. Further, since the amount of current flowing in the conductive resin portion is reduced, heat generated in the conductive resin portion is reduced, and there is an effect that the long-term reliability of the electrical connection is improved.

【００３４】本実施の形態に係わるスペーサ１３ｂの部
材としては、導電性であることが要求される。そのた
め、Ｃｕ、Ａｌ、Ｍｏ、Ｃｕ−Ｍｏ合金、Ｆｅ−４２Ｎ
ｉ合金等の金属材料が望ましいが、カーボンファイバ
（ＣＦ）／Ａｌなどの複合材料であっても、所定の導電
率を満たせば使用することができる。The member of the spacer 13b according to the present embodiment is required to be conductive. Therefore, Cu, Al, Mo, Cu-Mo alloy, Fe-42N
Although a metal material such as an i-alloy is desirable, a composite material such as carbon fiber (CF) / Al can be used as long as it satisfies a predetermined conductivity.

【００３５】なお、図３において、パワー半導体チップ
４と接続する主回路配線電極１２には、平板状のブスバ
ー電極を用いているが、実施の形態１に見られるよう
に、一旦導電性のバッファ板を導電性樹脂１１でパワー
半導体チップ４に接続し、そのバッファ板上にワイヤボ
ンド８を接続するような形態でもよい。In FIG. 3, a flat bus bar electrode is used for the main circuit wiring electrode 12 connected to the power semiconductor chip 4. However, as shown in the first embodiment, a conductive buffer The board may be connected to the power semiconductor chip 4 with the conductive resin 11 and the wire bond 8 may be connected on the buffer board.

【００３６】実施の形態４．図４は本発明の実施の形態
４によるパワー半導体モジュールの主要部を示す断面構
成図であり、半導体チップと主回路配線との電気的接続
部分を示している。本実施の形態において、主回路配線
電極１２の、パワー半導体チップ４と接続される面に
は、中央部分が凸になるような段差加工がなされてい
る。このように段差加工された凸部１２ａは例えば所定
の高さを有した円筒状の形状をしており、パワー半導体
チップ４と直接接触する。一方、主回路配線電極１２の
周辺部分は凸部１２ａに対して凹部をなし、この凹部に
はパワー半導体チップ４と主回路配線電極１２とを電気
的に接続する導電性樹脂１１が設けられている。Embodiment 4 FIG. FIG. 4 is a cross-sectional configuration diagram showing a main part of a power semiconductor module according to a fourth embodiment of the present invention, showing an electrical connection between a semiconductor chip and main circuit wiring. In the present embodiment, the surface of the main circuit wiring electrode 12 connected to the power semiconductor chip 4 is subjected to step processing such that the central portion becomes convex. The protrusion 12a thus stepped has, for example, a cylindrical shape having a predetermined height, and comes into direct contact with the power semiconductor chip 4. On the other hand, a peripheral portion of the main circuit wiring electrode 12 forms a concave portion with respect to the convex portion 12a, and a conductive resin 11 for electrically connecting the power semiconductor chip 4 and the main circuit wiring electrode 12 is provided in this concave portion. I have.

【００３７】このような構造にすることにより、主回路
配線電極１２の周辺部分において、パワー半導体チップ
４と主回路配線電極１２とを接続する導電性樹脂１１の
厚さが厚くなり、導電性樹脂部分に加わる熱応力を低減
する効果が得られるので、電気的接続の長期信頼性を向
上させることができる。さらに、主回路配線電極１２の
中央部分が、直接、パワー半導体チップ４と接触するた
めに、主回路配線電極１２とパワー半導体チップ４との
接続部分における電気抵抗が低減され、発熱量が低減す
る。また、電流は主として上記中央部分を流れ、導電性
樹脂部分に流れる電流量が低減するので、電気的接続部
の長期信頼性をさらに向上させる効果がある。With this structure, the thickness of the conductive resin 11 connecting the power semiconductor chip 4 and the main circuit wiring electrode 12 in the peripheral portion of the main circuit wiring electrode 12 is increased, and the conductive resin Since the effect of reducing the thermal stress applied to the portion can be obtained, the long-term reliability of the electrical connection can be improved. Furthermore, since the central portion of the main circuit wiring electrode 12 is in direct contact with the power semiconductor chip 4, the electrical resistance at the connection portion between the main circuit wiring electrode 12 and the power semiconductor chip 4 is reduced, and the amount of heat generated is reduced. . In addition, since the current mainly flows through the central portion and the amount of current flowing through the conductive resin portion is reduced, there is an effect that the long-term reliability of the electrical connection portion is further improved.

【００３８】なお、図４において、導電性樹脂１１と接
続する主回路配線電極１２は、一旦導電性のバッファ板
を導電性樹脂１１でチップ４に直接接続し、そのバッフ
ァ板上にワイヤボンド８を接続するようにしているが、
図５に示すように、薄板状のブスバー電極を接続するよ
うな形態でもよい。In FIG. 4, the main circuit wiring electrode 12 connected to the conductive resin 11 is formed by connecting a conductive buffer plate directly to the chip 4 with the conductive resin 11 and then forming a wire bond 8 on the buffer plate. Is connected,
As shown in FIG. 5, a form in which thin plate-shaped busbar electrodes are connected may be employed.

【００３９】また、図４、図５においては、主回路配線
電極１２の凸部１２ａが、直接、パワー半導体チップ４
と接触するものを示したが、非常に薄い導電性樹脂層が
存在していてもよい。この場合においても、上記導電性
樹脂層は非常に薄いため、主回路配線電極１２の凸部１
２ａとパワー半導体チップ４との接続部分における電気
抵抗が低減され、発熱量が低減する。また、凹部におい
ても同様に、パワー半導体チップ４と主回路配線電極１
２とを接続する導電性樹脂１１の厚さが厚くなり、導電
性樹脂部分に加わる熱応力を低減する効果が得られるの
で、電気的接続の長期信頼性を向上させることができ
る。In FIGS. 4 and 5, the projection 12a of the main circuit wiring electrode 12 is directly connected to the power semiconductor chip 4.
Although an example of contact with a conductive resin layer is shown, a very thin conductive resin layer may be present. Also in this case, since the conductive resin layer is very thin, the protrusions 1 of the main circuit wiring electrode 12 are formed.
The electrical resistance at the connection between the power semiconductor chip 2a and the power semiconductor chip 4 is reduced, and the amount of heat generated is reduced. Similarly, in the recess, the power semiconductor chip 4 and the main circuit wiring electrode 1
Since the thickness of the conductive resin 11 for connecting the conductive resin to the conductive resin 2 is increased and the effect of reducing the thermal stress applied to the conductive resin portion is obtained, the long-term reliability of the electrical connection can be improved.

【００４０】実施の形態５．図６は本発明の実施の形態
５によるパワー半導体モジュールの主要部を示す断面構
成図であり、半導体チップと主回路配線との電気的接続
部分を示している。本実施の形態においては、主回路配
線電極１２の、パワー半導体チップ４と接続される面に
は、所定の高さの複数の凸部１２ｂが設けられており、
凸部１２ｂの形状は例えば円柱状の形状をしている。ま
た、パワー半導体チップ４と主回路配線電極１２とを接
続する導電性樹脂１１が、凹部（上記凸部１２ｂの間）
に設けられている。Embodiment 5 FIG. 6 is a sectional configuration diagram showing a main part of a power semiconductor module according to a fifth embodiment of the present invention, and shows an electrical connection between a semiconductor chip and main circuit wiring. In the present embodiment, a plurality of projections 12b having a predetermined height are provided on a surface of the main circuit wiring electrode 12 connected to the power semiconductor chip 4,
The shape of the protrusion 12b is, for example, a columnar shape. Also, the conductive resin 11 connecting the power semiconductor chip 4 and the main circuit wiring electrode 12 is formed in a concave portion (between the convex portion 12b).
It is provided in.

【００４１】図６のような構造にすることにより、実施
の形態４で説明したような効果があるばかりでなく、通
電に必要な接続部の面積を確保しながら、１つの接続部
の大きさを小さくできるため、１接続部当たりに発生す
る熱ストレスを低減することができ、かつ１チップ当た
りの接続個所が複数になることで、電気的接続部の長期
信頼性の向上に効果がある。With the structure as shown in FIG. 6, not only the effect described in the fourth embodiment is obtained, but also the size of one connection portion is ensured while securing the area of the connection portion necessary for energization. Can be reduced, the thermal stress generated per connection can be reduced, and the number of connection locations per chip is increased, which is effective in improving the long-term reliability of the electrical connection.

【００４２】なお、主回路配線電極面の凸部１２ｂの形
状は、上記実施の形態で表したものに限定されない。た
とえば、複数の短冊状の凸部、あるいは格子状の凸部で
あってもよい。The shape of the projection 12b on the main circuit wiring electrode surface is not limited to the shape described in the above embodiment. For example, a plurality of strip-shaped protrusions or a lattice-shaped protrusion may be used.

【００４３】また、パワー半導体チップと接続される凸
部の角部に面取り、またはＲ加工を施せば、角部への応
力集中を低減することができる。If the corners of the projections connected to the power semiconductor chip are chamfered or rounded, stress concentration on the corners can be reduced.

【００４４】また、パワー半導体チップ４と接続する主
回路配線電極１２には、平板状のブスバー電極を用いて
もよい。Further, as the main circuit wiring electrode 12 connected to the power semiconductor chip 4, a flat busbar electrode may be used.

【００４５】また、実施の形態４で説明したように、凸
部とパワー半導体チップとは直接接触していても良い
し、間に薄い導電性樹脂層が介在していても良い。As described in the fourth embodiment, the projection and the power semiconductor chip may be in direct contact with each other, or a thin conductive resin layer may be interposed therebetween.

【００４６】実施の形態６．図７は本発明の実施の形態
６によるパワー半導体モジュールの主要部を示す断面構
成図であり、半導体チップと主回路配線との電気的接続
部分を示している。図７において、１４は、図４に示す
構成のパワー半導体モジュールにおいて、パワー半導体
チップ４と主回路配線電極１２の凸部１２ａとが接触す
る接触界面に設けられた金（Ａｕ）である。Embodiment 6 FIG. FIG. 7 is a sectional configuration diagram showing a main part of a power semiconductor module according to a sixth embodiment of the present invention, and shows an electrical connection between a semiconductor chip and main circuit wiring. 7, reference numeral 14 denotes gold (Au) provided at a contact interface where the power semiconductor chip 4 and the projection 12a of the main circuit wiring electrode 12 come into contact with each other in the power semiconductor module having the configuration shown in FIG.

【００４７】このような構成にすることにより、パワー
半導体チップ４と主回路配線電極１２の凸部１２ａとの
電気的接触が良くなり、接触抵抗を減少させることがで
き、相対的に、パワー半導体チップ４と主回路配線電極
４間を流れる電流が増加し、主回路配線電極１２の周辺
部に設けられた導電性樹脂１１部分に流れる電流量を減
少させることができるため、大電流通電時の導電性樹脂
内部での発熱、および導電性樹脂内の不均一な抵抗分布
による局所的な異常発熱を減少させることができ、大電
流通電時の接続信頼性および安定性が向上する効果が得
られる。With such a configuration, the electrical contact between the power semiconductor chip 4 and the protruding portion 12a of the main circuit wiring electrode 12 is improved, and the contact resistance can be reduced. The current flowing between the chip 4 and the main circuit wiring electrode 4 increases, and the amount of current flowing in the conductive resin 11 provided around the main circuit wiring electrode 12 can be reduced. Heat generation inside the conductive resin and local abnormal heat generation due to uneven resistance distribution in the conductive resin can be reduced, and the effect of improving connection reliability and stability when a large current flows can be obtained. .

【００４８】なお、図７において、パワー半導体チップ
４と主回路配線電極１２の凸部１２ａとの間に金１４を
介在させる構成としているが、これに限定されず、たと
えば、実施の形態３に示した様な構成においては、スペ
ーサ１３ｂとパワー半導体チップ４との間、およびスペ
ーサ１３ｂと主回路配線電極１２との間に金１４を介在
させることにより、同様な効果が得られる。In FIG. 7, the gold 14 is interposed between the power semiconductor chip 4 and the protruding portion 12a of the main circuit wiring electrode 12. However, the present invention is not limited to this. In the configuration as shown, similar effects can be obtained by interposing gold 14 between spacer 13b and power semiconductor chip 4 and between spacer 13b and main circuit wiring electrode 12.

【００４９】また、接触界面への金の介在方法である
が、金箔のような材料を用いてもよく、蒸着やメッキ等
の手法により、主回路配線電極、スペーサ、パワー半導
体チップ表面に金の薄い層を形成させる方法でもよい。In the method of interposing gold at the contact interface, a material such as a gold foil may be used, and the main circuit wiring electrode, the spacer, and the surface of the power semiconductor chip are coated with gold by a method such as vapor deposition or plating. A method of forming a thin layer may be used.

【００５０】実施の形態７．図８は本発明の実施の形態
７によるパワー半導体モジュールの主要部を示す断面構
成図であり、半導体チップと主回路配線との電気的接続
部分を示している。図８に示すパワー半導体モジュール
は、実施の形態１で示したパワー半導体モジュールに電
気的接続部を加圧するための加圧装置１５を設けたもの
である。なお、本実施の形態７は、上述の全ての実施の
形態によるパワー半導体モジュールにも適用可能であ
る。図８において、加圧装置１５には、ばねやゴム、ス
ポンジなどの加圧部材を用いることが適している。本実
施の形態では、加圧装置１５は、ケース９の天井部と主
回路配線電極１２との間に配置されている。なお、加圧
部材には、絶縁性の材料、非絶縁性の材料共に使用可能
であるが、後者の場合は、加圧部材と電気的接続部とを
絶縁する方がより望ましい。Embodiment 7 FIG. FIG. 8 is a sectional configuration diagram showing a main part of a power semiconductor module according to a seventh embodiment of the present invention, and shows an electrical connection between a semiconductor chip and main circuit wiring. The power semiconductor module shown in FIG. 8 is obtained by providing the power semiconductor module shown in the first embodiment with a pressurizing device 15 for pressurizing an electrical connection. The seventh embodiment is also applicable to the power semiconductor modules according to all the above-described embodiments. In FIG. 8, it is suitable to use a pressing member such as a spring, rubber, or sponge for the pressing device 15. In the present embodiment, the pressing device 15 is disposed between the ceiling of the case 9 and the main circuit wiring electrode 12. In addition, although an insulating material and a non-insulating material can be used for the pressing member, in the latter case, it is more desirable to insulate the pressing member and the electrical connection portion.

【００５１】このような構造にすることにより、加圧し
ない場合よりも、さらにパワー半導体モジュールの電気
的性能、長期信頼性を向上することができる。これは、
導電性樹脂部が加圧されることにより、樹脂内の導電性
粒子同士の接触がよくなり、体積抵抗率が低下し、かつ
導電性樹脂とパワー半導体チップ、及び導電性樹脂と配
線電極との接触抵抗が低下すること、並びに導電性樹脂
とパワー半導体チップ、及び導電性樹脂と配線電極、さ
らには、パワー半導体チップと主回路配線電極、スペー
サとパワー半導体チップ、及びスペーサと主回路配線電
極との密着性が高まり、接続信頼性が向上することによ
る。この効果は導電性樹脂の弾性率が小さいほど、加圧
力が高いほど効果がある。By adopting such a structure, the electric performance and long-term reliability of the power semiconductor module can be further improved as compared with the case where no pressure is applied. this is,
When the conductive resin portion is pressurized, the contact between the conductive particles in the resin is improved, the volume resistivity is reduced, and the conductive resin and the power semiconductor chip, and the conductive resin and the wiring electrode are connected to each other. The contact resistance is reduced, and the conductive resin and the power semiconductor chip, and the conductive resin and the wiring electrode, furthermore, the power semiconductor chip and the main circuit wiring electrode, the spacer and the power semiconductor chip, and the spacer and the main circuit wiring electrode Is improved, and the connection reliability is improved. This effect is more effective as the elastic modulus of the conductive resin is smaller and the pressing force is higher.

【００５２】なお、上記各実施の形態で説明したパワー
半導体チップとしては、ＩＧＢＴの他に、バイポーラト
ランジスタ、ＭＯＳ−ＦＥＴ、ＩＧＢＴ、ＧＴＯ、サイ
リスタ、トライアック、ＳＩＴ、ダイオード等のいわゆ
るパワー半導体と称されるものでもよく、さらにこれら
を単独で使用してもよく、また、混在させて使用しても
よい。The power semiconductor chip described in each of the above embodiments is called a so-called power semiconductor such as a bipolar transistor, a MOS-FET, an IGBT, a GTO, a thyristor, a triac, a SIT, and a diode, in addition to the IGBT. And these may be used alone or in combination.

【００５３】また、以上では主としてＩＧＢＴ等のパワ
ー半導体チップのエミッタ電極と主回路配線電極との電
気的接続について述べたが、これに限定されるものでは
なく、例えば、コレクタ電極と配線電極との接続、チッ
プとコレクタ電極との接続、主回路配線電極と外部配線
との接続、絶縁基板上の配線と電極との接続、ゲート配
線などにも適用することもできる。In the above, the electrical connection between the emitter electrode of the power semiconductor chip such as an IGBT and the main circuit wiring electrode has been mainly described. However, the present invention is not limited to this. The present invention can also be applied to connection, connection between a chip and a collector electrode, connection between a main circuit wiring electrode and an external wiring, connection between a wiring on an insulating substrate and an electrode, and gate wiring.

【００５４】[0054]

【発明の効果】以上のように、本発明の第１の構成によ
るパワー半導体モジュールによれば、ケース内にパワー
半導体チップを有するパワー半導体モジュールにおい
て、上記パワー半導体チップと主回路配線の電極とを導
電性樹脂で電気的に接続するとともに、上記パワー半導
体チップと上記主回路配線の電極との間に所定の厚さの
スペーサが介在しているので、導電性樹脂の厚さが所定
の厚さに確保でき、パワー半導体チップと主回路配線電
極との熱膨張差に起因した熱応力の緩衝効果が大きくな
り、パワー半導体モジュールの電気的接続部の長期信頼
性が向上する効果がある。As described above, according to the power semiconductor module having the first configuration of the present invention, in the power semiconductor module having the power semiconductor chip in the case, the power semiconductor chip and the electrodes of the main circuit wiring are connected. Since the conductive resin is electrically connected and a spacer having a predetermined thickness is interposed between the power semiconductor chip and the electrode of the main circuit wiring, the conductive resin has a predetermined thickness. And the effect of buffering thermal stress caused by the difference in thermal expansion between the power semiconductor chip and the main circuit wiring electrode is increased, and the long-term reliability of the electrical connection of the power semiconductor module is improved.

【００５５】また、本発明の第２の構成によるパワー半
導体モジュールによれば、第１の構成において、スペー
サが粒子形状であるので、熱ストレスの集中を低減する
ことができ、パワー半導体モジュールの電気的接続部の
長期信頼性が向上する効果がある。Further, according to the power semiconductor module of the second configuration of the present invention, since the spacer has a particle shape in the first configuration, the concentration of thermal stress can be reduced, and the electric power of the power semiconductor module can be reduced. This has the effect of improving the long-term reliability of the mechanical connection.

【００５６】また、本発明の第３の構成によるパワー半
導体モジュールによれば、第１または第２の構成におい
て、スペーサが導電性を有しているので、パワー半導体
モジュールの電気的接続部の長期信頼性が向上する効果
がある。また、電流がスペーサ部分に集中的に流れるこ
とにより、導電性樹脂に加わる熱ストレスが低減し、接
続の信頼性や安定性がより向上する効果がある。Further, according to the power semiconductor module of the third configuration of the present invention, in the first or second configuration, since the spacer has conductivity, a long-term electrical connection of the power semiconductor module can be achieved. This has the effect of improving reliability. In addition, since the current flows intensively in the spacer portion, the thermal stress applied to the conductive resin is reduced, and there is an effect that the reliability and stability of the connection are further improved.

【００５７】また、本発明の第４の構成によるパワー半
導体モジュールによれば、ケース内にパワー半導体チッ
プを有するパワー半導体モジュールにおいて、主回路配
線の電極の、パワー半導体チップ側の面に、所定の高さ
の段差を有する凹凸を設け、少なくとも凹部に上記パワ
ー半導体チップと上記主回路配線の電極とを電気的に接
続する導電性樹脂を設けるとともに、凸部と上記パワー
半導体チップとを電気的に接続するようにしたので、凹
部において導電性樹脂の厚さが所定の厚さに確保でき、
パワー半導体チップと主回路配線電極との熱膨張差に起
因した熱応力の緩衝効果が大きくなるとともに、電流が
凸部に集中的に流れることにより、凹部に設けた導電性
樹脂に加わる熱ストレスが低減され、パワー半導体モジ
ュールの電気的接続部の長期信頼性が向上する効果があ
る。Further, according to the power semiconductor module having the fourth configuration of the present invention, in the power semiconductor module having the power semiconductor chip in the case, a predetermined surface of the electrode of the main circuit wiring is provided on the power semiconductor chip side. Providing unevenness having a step of height, providing a conductive resin for electrically connecting the power semiconductor chip and the electrode of the main circuit wiring at least in the concave portion, and electrically connecting the convex portion and the power semiconductor chip to each other. Since the connection is made, the thickness of the conductive resin in the recess can be secured to a predetermined thickness,
The buffer effect of thermal stress caused by the thermal expansion difference between the power semiconductor chip and the main circuit wiring electrode increases, and the current flows intensively to the convex part, so that the thermal stress applied to the conductive resin provided in the concave part is reduced. This has the effect of improving the long-term reliability of the electrical connection of the power semiconductor module.

【００５８】また、本発明の第５の構成によるパワー半
導体モジュールによれば、第４の構成において、主回路
配線の電極の、パワー半導体チップ側の面に、所定の高
さの段差を有する複数の凸部を有するので、パワー半導
体モジュールの電気的接続部の長期信頼性がより向上す
る効果がある。Further, according to the power semiconductor module of the fifth configuration of the present invention, in the fourth configuration, the plurality of electrodes having the predetermined height on the power semiconductor chip side surface of the electrode of the main circuit wiring are provided. Has the effect of further improving the long-term reliability of the electrical connection portion of the power semiconductor module.

【００５９】また、本発明の第６の構成によるパワー半
導体モジュールによれば、第１ないし第５のいずれかの
構成において、スペーサとパワー半導体チップとの接触
界面、スペーサと主回路配線の電極との接触界面、また
はパワー半導体チップと主回路配線の電極との接触界面
の少なくとも一箇所に、素材が金（Ａｕ）よりなる部材
を設けたので、上記各効果に加え、さらに、接触抵抗が
低減し、接続部分全体の発熱が減少するとともに、導電
性樹脂部分に流れる電流が減少するため、導電性樹脂へ
の熱ストレスが低減し、接続の信頼性や安定性がより向
上する効果がある。According to the power semiconductor module having the sixth configuration of the present invention, in any one of the first to fifth configurations, the contact interface between the spacer and the power semiconductor chip, the spacer and the electrode of the main circuit wiring, A material made of gold (Au) is provided at at least one portion of the contact interface between the semiconductor chip and the contact interface between the power semiconductor chip and the electrode of the main circuit wiring. In addition to the above effects, the contact resistance is further reduced. However, since the heat generated in the entire connection portion is reduced and the current flowing in the conductive resin portion is reduced, the thermal stress on the conductive resin is reduced, and the reliability and stability of the connection are further improved.

【００６０】また、本発明の第７の構成によるパワー半
導体モジュールによれば、第１ないし第６のいずれかの
構成において、導電性樹脂で接合される主回路配線の電
極を加圧する加圧装置を備えたので、パワー半導体モジ
ュールの電気的接続部の長期信頼性がさらに向上する効
果がある。According to the power semiconductor module of the seventh aspect of the present invention, in any one of the first to sixth aspects, the pressurizing device pressurizes the electrodes of the main circuit wiring joined by the conductive resin. Therefore, there is an effect that the long-term reliability of the electrical connection portion of the power semiconductor module is further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の実施の形態１によるパワー半導体モ
ジュールの主要部を示す断面構成図である。FIG. 1 is a sectional configuration diagram showing a main part of a power semiconductor module according to a first embodiment of the present invention.

【図２】 本発明の実施の形態２によるパワー半導体モ
ジュールの主要部を示す断面構成図である。FIG. 2 is a sectional configuration diagram showing a main part of a power semiconductor module according to a second embodiment of the present invention.

【図３】 本発明の実施の形態３によるパワー半導体モ
ジュールの主要部を示す断面構成図である。FIG. 3 is a sectional configuration diagram showing a main part of a power semiconductor module according to a third embodiment of the present invention.

【図４】 本発明の実施の形態４によるパワー半導体モ
ジュールの主要部を示す断面構成図である。FIG. 4 is a sectional configuration diagram showing a main part of a power semiconductor module according to a fourth embodiment of the present invention.

【図５】 本発明の実施の形態４による他のパワー半導
体モジュールの主要部を示す断面構成図である。FIG. 5 is a sectional configuration diagram showing a main part of another power semiconductor module according to a fourth embodiment of the present invention.

【図６】 本発明の実施の形態５によるパワー半導体モ
ジュールの主要部を示す断面構成図である。FIG. 6 is a sectional configuration diagram showing a main part of a power semiconductor module according to a fifth embodiment of the present invention.

【図７】 本発明の実施の形態６によるパワー半導体モ
ジュールの主要部を示す断面構成図である。FIG. 7 is a sectional configuration diagram showing a main part of a power semiconductor module according to a sixth embodiment of the present invention.

【図８】 本発明の実施の形態７によるパワー半導体モ
ジュールの主要部を示す断面構成図である。FIG. 8 is a sectional configuration diagram showing a main part of a power semiconductor module according to a seventh embodiment of the present invention.

【図９】 従来のパワー半導体モジュールの主要部を示
す断面構成図である。FIG. 9 is a cross-sectional configuration diagram illustrating a main part of a conventional power semiconductor module.

【符号の説明】[Explanation of symbols]

１ 放熱用ベース板、２ 絶縁基板、３ はんだ、４
パワー半導体チップ、５ エミッタ用ブスバー、６ コ
レクタ用ブスバー、７ 中継基板、８ Ａｌワイヤボン
ド、９ ケース、１０ シリコンゲル、１１ 導電性樹
脂、１２ 主回路配線電極、１２ａ 凸部、１２ｂ 複
数の凸部、１３ スペーサ、１３ａ 粒子状スペーサ、
１３ｂ 導電性スペーサ、１４ 金（Ａｕ）、１５ 加
圧装置。1 heat dissipation base plate, 2 insulating board, 3 solder, 4
Power semiconductor chip, 5 busbar for emitter, 6 busbar for collector, 7 relay board, 8 Al wire bond, 9 case, 10 silicon gel, 11 conductive resin, 12 main circuit wiring electrode, 12a convex part, 12b plural convex parts , 13 spacer, 13a particulate spacer,
13b conductive spacer, 14 gold (Au), 15 pressure device.

フロントページの続き (72)発明者 武藤 浩隆 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 大井 健史 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 木ノ内 伸一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 碓井 修 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 菊永 敏之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内Continuing from the front page (72) Inventor Hirotaka Muto 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation (72) Inventor Takeshi Oi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Co., Ltd. Within the company (72) Inventor Shinichi Shinouchi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Osamu Usui 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Toshiyuki Kikunaga 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 ケース内にパワー半導体チップを有する
パワー半導体モジュールにおいて、上記パワー半導体チ
ップと主回路配線の電極とを導電性樹脂で電気的に接続
するとともに、上記パワー半導体チップと上記主回路配
線の電極との間に所定の厚さのスペーサが介在している
ことを特徴とするパワー半導体モジュール。In a power semiconductor module having a power semiconductor chip in a case, the power semiconductor chip and an electrode of a main circuit wiring are electrically connected with a conductive resin, and the power semiconductor chip and the main circuit wiring are connected. A spacer having a predetermined thickness is interposed between the power semiconductor module and the power semiconductor module. 【請求項２】 スペーサは粒子形状であることを特徴と
する請求項１記載のパワー半導体モジュール。2. The power semiconductor module according to claim 1, wherein the spacer has a particle shape. 【請求項３】 スペーサは導電性を有していることを特
徴とする請求項１または２記載のパワー半導体モジュー
ル。3. The power semiconductor module according to claim 1, wherein the spacer has conductivity. 【請求項４】 ケース内にパワー半導体チップを有する
パワー半導体モジュールにおいて、主回路配線の電極
の、パワー半導体チップ側の面に、所定の高さの段差を
有する凹凸を設け、少なくとも凹部に上記パワー半導体
チップと上記主回路配線の電極とを電気的に接続する導
電性樹脂を設けるとともに、凸部と上記パワー半導体チ
ップとを電気的に接続するようにしたことを特徴とする
パワー半導体モジュール。4. In a power semiconductor module having a power semiconductor chip in a case, an unevenness having a step of a predetermined height is provided on a surface of the electrode of the main circuit wiring on the side of the power semiconductor chip, and at least the concave portion has the power. A power semiconductor module, comprising a conductive resin for electrically connecting a semiconductor chip and an electrode of the main circuit wiring, and electrically connecting a projection to the power semiconductor chip. 【請求項５】 主回路配線の電極は、上記主回路配線の
電極の、パワー半導体チップ側の面に、所定の高さの段
差を有する複数の凸部を有することを特徴とする請求項
４記載のパワー半導体モジュール。5. The electrode of the main circuit wiring has a plurality of projections having a step of a predetermined height on a surface of the electrode of the main circuit wiring on the side of the power semiconductor chip. The power semiconductor module as described in the above. 【請求項６】 スペーサとパワー半導体チップとの接触
界面、スペーサと主回路配線の電極との接触界面、また
はパワー半導体チップと主回路配線の電極との接触界面
の少なくとも一箇所に、素材が金（Ａｕ）よりなる部材
を設けたことを特徴とする請求項１ないし５のいずれか
に記載のパワー半導体モジュール。6. The material is made of gold at at least one of a contact interface between the spacer and the power semiconductor chip, a contact interface between the spacer and the electrode of the main circuit wiring, or a contact interface between the power semiconductor chip and the electrode of the main circuit wiring. The power semiconductor module according to any one of claims 1 to 5, wherein a member made of (Au) is provided. 【請求項７】 導電性樹脂で接合される主回路配線の電
極を加圧する加圧装置を備えたことを特徴とする請求項
１ないし６のいずれかに記載のパワー半導体モジュー
ル。7. The power semiconductor module according to claim 1, further comprising a pressurizing device for pressurizing an electrode of a main circuit wiring joined by a conductive resin.
JP11114996A 1999-04-22 1999-04-22 Power semiconductor module Pending JP2000307043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11114996A JP2000307043A (en) 1999-04-22 1999-04-22 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11114996A JP2000307043A (en) 1999-04-22 1999-04-22 Power semiconductor module

Publications (1)

Publication Number Publication Date
JP2000307043A true JP2000307043A (en) 2000-11-02

Family

ID=14651733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11114996A Pending JP2000307043A (en) 1999-04-22 1999-04-22 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP2000307043A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283059A (en) * 2007-05-11 2008-11-20 Nippon Inter Electronics Corp Method of manufacturing semiconductor device
WO2009096233A1 (en) * 2008-01-30 2009-08-06 Nihon Inter Electronics Corporation Crimp-type high power thyristor module
JP2010268011A (en) * 2010-09-01 2010-11-25 Okutekku:Kk Semiconductor device, and member for electrode, and method of manufacturing the same
US9035453B2 (en) 2005-02-28 2015-05-19 Octec, Inc. Semiconductor device
WO2017157486A1 (en) * 2016-03-16 2017-09-21 Abb Schweiz Ag Semiconductor device
WO2019197304A1 (en) 2018-04-11 2019-10-17 Abb Schweiz Ag Material reduced metallic plate on power semiconductor chip
WO2021052758A1 (en) * 2019-09-17 2021-03-25 Danfoss Silicon Power Gmbh Method of forming a cohesive connection between a semiconductor with an aluminium coated contact surface and a shaped metal body, as well as a semiconductor module comprising and a shaped metal body cohesively attached to a semiconductor
CN112992821A (en) * 2019-12-13 2021-06-18 珠海格力电器股份有限公司 Chip packaging structure and packaging method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035453B2 (en) 2005-02-28 2015-05-19 Octec, Inc. Semiconductor device
JP2008283059A (en) * 2007-05-11 2008-11-20 Nippon Inter Electronics Corp Method of manufacturing semiconductor device
JP4562097B2 (en) * 2007-05-11 2010-10-13 日本インター株式会社 Manufacturing method of semiconductor device
WO2009096233A1 (en) * 2008-01-30 2009-08-06 Nihon Inter Electronics Corporation Crimp-type high power thyristor module
JP2009182152A (en) * 2008-01-30 2009-08-13 Nippon Inter Electronics Corp Pressure contact thyristor module for high electric power
JP2010268011A (en) * 2010-09-01 2010-11-25 Okutekku:Kk Semiconductor device, and member for electrode, and method of manufacturing the same
WO2017157486A1 (en) * 2016-03-16 2017-09-21 Abb Schweiz Ag Semiconductor device
WO2019197304A1 (en) 2018-04-11 2019-10-17 Abb Schweiz Ag Material reduced metallic plate on power semiconductor chip
CN111937127A (en) * 2018-04-11 2020-11-13 Abb电网瑞士股份公司 Reduced material metal plate on power semiconductor chip
US11538734B2 (en) 2018-04-11 2022-12-27 Hitachi Energy Switzerland Ag Power semiconductor package with highly reliable chip topside
JP7437582B2 (en) 2018-04-11 2024-02-26 ヒタチ・エナジー・リミテッド Material reduction metal plate on power semiconductor chip
CN111937127B (en) * 2018-04-11 2024-04-02 日立能源有限公司 Reduced material metal plate on power semiconductor chip
WO2021052758A1 (en) * 2019-09-17 2021-03-25 Danfoss Silicon Power Gmbh Method of forming a cohesive connection between a semiconductor with an aluminium coated contact surface and a shaped metal body, as well as a semiconductor module comprising and a shaped metal body cohesively attached to a semiconductor
CN112992821A (en) * 2019-12-13 2021-06-18 珠海格力电器股份有限公司 Chip packaging structure and packaging method thereof

Similar Documents

Publication Publication Date Title
JP2000183249A (en) Power semiconductor module
JP4569473B2 (en) Resin-encapsulated power semiconductor module
JP4967447B2 (en) Power semiconductor module
JP4576448B2 (en) Power semiconductor device
JP5662565B2 (en) Pressure contact type semiconductor device and manufacturing method thereof
US20130299962A1 (en) Semiconductor device and method for manufacturing same
WO2014097798A1 (en) Semiconductor device
JP3988735B2 (en) Semiconductor device and manufacturing method thereof
JP7391957B2 (en) semiconductor equipment
JP2000124398A (en) Power semiconductor module
JPH07221125A (en) Mounting structure of semiconductor device and insulating adhesive agent
JP2000307043A (en) Power semiconductor module
JP5899952B2 (en) Semiconductor module
JP2019079905A (en) Semiconductor device and semiconductor device manufacturing method
JP5807432B2 (en) Semiconductor module and spacer
JPWO2020136810A1 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
He et al. Thermal design and measurements of IGBT power modules: transient and steady state
JP3220900B2 (en) Power semiconductor module
JPH11214612A (en) Power semiconductor module
JP2011216766A (en) Electrode member and semiconductor device using the same
JP4075199B2 (en) Power semiconductor module
JPH06302639A (en) Power semiconductor device
JP2013236035A (en) Semiconductor module and manufacturing method of the same
JP2000307058A (en) Power semiconductor module
JPH11233699A (en) Power semiconductor module

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515