JP2000301762A - Ｌｅｄプリントヘッド - Google Patents

Ｌｅｄプリントヘッド

Info

Publication number
JP2000301762A
JP2000301762A JP11646899A JP11646899A JP2000301762A JP 2000301762 A JP2000301762 A JP 2000301762A JP 11646899 A JP11646899 A JP 11646899A JP 11646899 A JP11646899 A JP 11646899A JP 2000301762 A JP2000301762 A JP 2000301762A
Authority
JP
Japan
Prior art keywords
led
chip
layer
light
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11646899A
Other languages
English (en)
Inventor
Takaatsu Shimizu
孝篤 清水
Norio Nakajima
則夫 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP11646899A priority Critical patent/JP2000301762A/ja
Priority to US09/546,871 priority patent/US6377292B1/en
Publication of JP2000301762A publication Critical patent/JP2000301762A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【課題】 プリント配線基板からの反射光を低減すると
ともに、ＬＥＤチップの実装姿勢を安定させる。 【解決手段】 表面に配線層１２を備えるプリント配線
基板３０と、プリント配線基板３０表面に実装されたＬ
ＥＤアレイチップ２と、プリント配線基板３０表面に形
成された絶縁層３０とを有し、絶縁層３０は、ＬＥＤア
レイチップ２の発光部２０の近傍領域ＲNEにおいて露出
する配線層１２の光反射表面を被覆し、ＬＥＤアレイチ
ップ２の長手方向のチップ端部２ａおよび２ｂを支持す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子写真プリンタ
の露光装置等に用いられるＬＥＤ（発光ダイオード）プ
リントヘッドに関するものである。
【０００２】
【従来の技術】電子写真プリンタの印刷プロセスは、均
一に帯電された感光体ドラムの表面を露光装置により露
光して静電潜像を形成し、この静電潜像を現像して感光
体ドラム上にトナー像を形成したあと、トナー像を用紙
に転写し、定着させる。ＬＥＤプリントヘッドは、上記
の露光装置として用いられ、複数のＬＥＤの発光部を印
刷データに従って選択的に発光させることにより、上記
の感光体ドラム上に静電潜像を形成する。
【０００３】ＬＥＤプリントヘッドは、ＬＥＤユニット
と、ＬＥＤユニットからの光を感光ドラム上に収束させ
るためのレンズアレイと、ＬＥＤユニットおよびレンズ
アレイを保持するためのレンズホルダとを有する。上記
のＬＥＤユニットは、配線層を備えたプリント配線基板
と、ＬＥＤアレイチップと、ＬＥＤアレイチップを駆動
するためのドライバＩＣチップとを有する。
【０００４】図９は従来のＬＥＤプリントヘッドにおけ
るＬＥＤユニットの構成図であり、（ａ）は上面図、
（ｂ）は（ａ）におけるＡ部の拡大図、（ｃ）は（ａ）
におけるＢ−Ｂ’間の断面図である。
【０００５】図９のＬＥＤユニットは、プリント配線基
板１０と、プリント配線基板１０表面の実装領域に一列
に実装された複数個のＬＥＤアレイチップ２と、ＬＥＤ
アレイチップ列の片側に沿ってプリント配線基板１０表
面に実装された複数個のドライバＩＣチップ３と、ＬＥ
Ｄ−ドライバ間ボンディングワイヤ４および配線層−ド
ライバ間ボンディングワイヤ６と、導体ペースト層５と
を有する。
【０００６】ＬＥＤアレイチップ２の表面には、ＬＥＤ
の発光部（ｐｎ接合）２０が長手方向の一方のチップ端
部２ａに沿って一列に複数個配置されている。また、Ｌ
ＥＤのアノードに個別に接続する電極パッド２１が他方
のチップ端部２ｂに沿って配置されている。また、ＬＥ
Ｄアレイチップ２の裏面には、全てのＬＥＤのカソード
に共通に接続する裏面電極２２が形成されている。プリ
ント配線基板１０表面に実装されたＬＥＤアレイチップ
列は、印刷する用紙幅分の長さのアレイ光源として機能
する。ＬＥＤアレイチップ２は、低コスト化を図るため
に、チップ幅をできるだけ狭くしてある。このため、発
光部２０はチップ端部２ａの近くに配置される。発光部
２０からチップ端部２ａまでの距離は、例えば４０［μ
ｍ］である。
【０００７】ドライバＩＣチップ３は、プリント配線基
板１０から入力された印刷データに従って、ＬＥＤアレ
イチップ２のＬＥＤを個別に駆動する。ドライバＩＣチ
ップ３の表面には、ＬＥＤアレイチップ２のＬＥＤに駆
動電流を供給するためのＬＥＤ駆動電極パッドが一方の
端部に沿って配置されている。また、プリント配線基板
１０から電源、ＧＮＤ、駆動信号、印刷データの供給を
受けるための入出力電極パッドが他方の端部に沿って配
置されている。
【０００８】プリント配線基板１０は、絶縁基板１１
と、絶縁基板１１表面に設けられたＬＥＤ−ＧＮＤ配線
層１２およびドライバ配線層１４からなる配線層と、絶
縁層１３とにより構成されている。絶縁基板１１は例え
ばガラスエポキシ基板であり、配線層は例えば銅箔層で
あり、絶縁層１３は例えばソルダーレジスト層である。
配線層の表面（露出表面）には、酸化防止とワイヤボン
ド性の向上などのために金メッキ処理が施されている。
ＬＥＤ−ＧＮＤ配線層１２は、ＬＥＤアレイチップ２の
裏面電極２２をＧＮＤに接続する配線層である。また、
ドライバ配線層１４は、ドライバＩＣチップ３に電源、
ＧＮＤ、駆動信号、印刷データを供給するための配線層
である。
【０００９】ＬＥＤ−ＧＮＤ配線層１２は、ＬＥＤアレ
イチップ２の裏面電極２２に接続するために、ＬＥＤア
レイチップ実装領域ＲLED を含む領域に設けられてい
る。また、ＬＥＤ−ＧＮＤ配線層１２には、プリント配
線基板１０表面に実装される全てのＬＥＤアレイチップ
２の発光中の全てのＬＥＤから電流が流れ込むため、大
きな電流が流れても電圧降下が抑えられるように、ＬＥ
Ｄ−ＧＮＤ配線層１２の幅をＬＥＤアレイチップ実装領
域ＲLED の幅よりも広くしてある。ＬＥＤ−ＧＮＤ配線
層１２は、ＬＥＤアレイチップ実装領域ＲLED のみなら
ず、ＬＥＤアレイチップ近傍領域ＲNEおよびＲNPにも設
けられている。なお、発光部２０側のチップ近傍領域Ｒ
NEを、発光部近傍領域と称する。
【００１０】絶縁層１３は、ＬＥＤ−ＧＮＤ配線層１２
およびドライバ配線層１４を設けた絶縁基板１１表面に
形成されており、プリント基板１０（特に配線層）の表
面保護膜として機能する。絶縁層１３は、チップ実装領
域ＲLED 、発光部近傍領域Ｒ NE、チップ近傍領域ＲNP、
およびドライバ配線層１４のワイヤボンド領域には形成
されず、これらの領域においては、配線層表面が露出し
ている。
【００１１】ＬＥＤアレイチップ２は、導電性接着剤と
して機能する導体ペースト層５により、ＬＥＤ−ＧＮＤ
配線層１２上のチップ実装領域ＲLED に実装され、ＬＥ
Ｄアレイチップ２の裏面電極２２は、導体ペースト層５
を介してＬＥＤ−ＧＮＤ配線層１２に接続している。導
体ペースト層５は、例えば銀ペーストである。また、ド
ライバＩＣチップ３は、絶縁性接着剤により絶縁層１３
上に実装される。
【００１２】プリント配線基板１０に実装されたＬＥＤ
アレイチップ２の個別電極パッド２１とドライバＩＣチ
ップ３のＬＥＤ駆動電極パッドとは、ボンディングワイ
ヤ４により接続される。また、プリント配線基板１０に
実装されたドライバＩＣチップ３の入出力パッドは、プ
リント配線基板１０表面のドライバ配線層１４にボンデ
ィングワイヤ６により接続される。
【００１３】上記構成のＬＥＤユニットにおいては、ド
ライバＩＣチップ３からＬＥＤの個別電極パッド２１に
選択的に駆動電流を供給することにより、ＬＥＤアレイ
チップ２の発光部２０を選択的に発光させることができ
る。
【００１４】
【発明が解決しようとする課題】しかしながら上記従来
のプリントヘッドのように、発光部２０がチップ端部２
ａの近傍に配置されたＬＥＤアレイチップ２を、露出し
たＬＥＤ−ＧＮＤ配線層１２上に実装することにより、
ＬＥＤユニットを構成すると、以下の問題が生じる。
【００１５】図１０は従来のＬＥＤプリントヘッドの問
題を説明する図であり、図９（ｃ）に相当する断面図で
ある。図１０（ａ）のように、ＬＥＤアレイチップ２の
ＬＥＤを発光させると、発光部２０からの光は上面に放
射され（上面光Ｌｏ）、レンズアレイ６に入射する。し
かし、発光部２０はチップ端部２ａから近い位置に形成
されているため、上面光Ｌｏと同時にチップ端部２ａか
ら漏れ光Ｌｅが放射されることがある。この漏れ光Ｌｅ
の一部は、プリント配線基板１０方向に放射され、発光
部近傍領域ＲNEに設けられているＬＥＤ−ＧＮＤ配線層
１２表面で反射される（反射光Ｌｒ）。ＬＥＤ−ＧＮＤ
配線層１２表面には、金メッキ処理が施されているた
め、反射率は非常に高い。この反射光Ｌｒの一部は、発
光部２０からの上面光Ｌｏとともに、レンズアレイ６に
入射し、感光体ドラム上に照射される。感光体ドラム上
に照射された反射光Ｌｒは、その強度が感光体ドラムの
感光感度以上であると、ノイズ成分となり、発光強度分
布における分解能を低下させ、印字において、濃度変
化、解像度低下等の問題を生じさせる。
【００１６】反射光Ｌｒを低減することができる簡単な
構造としては、絶縁層１３の端部１３ａとＬＥＤアレイ
チップ２のチップ端部２ａの位置を一致させた構造が考
えられる。このような構造の場合、絶縁層１３の反射率
は、金メッキ処理されたＬＥＤ−ＧＮＤ配線層１２の反
射率よりも著しく低いため、反射光Ｌｒを低減させるこ
とが期待できる。
【００１７】しかし、プリント配線基板１０の作製時に
おける絶縁層１３のパターニングずれ、さらにＬＥＤユ
ニット組立時におけるＬＥＤアレイチップ２の実装位置
ずれが生じることにより、絶縁層端部１３ａとチップ端
部２ａの位置を一致させることは非常に困難である。
【００１８】例えば、上記の位置ずれにより絶縁層端部
１３ａとチップ端部２ａの間に隙間ができ、ＬＥＤ−Ｇ
ＮＤ配線層１２表面が露出すると、反射光Ｌｒを低減で
きない。また、図１０（ｂ）のように、上記の位置ずれ
によりＬＥＤアレイチップ２のチップ端部２ａ側が絶縁
層１３上に載った場合には、絶縁層１３とＬＥＤ−ＧＮ
Ｄ配線層１２との段差により、ＬＥＤアレイチップ２は
傾いて実装されてしまう。ＬＥＤアレイチップ２が傾く
と、レンズアレイ６に入射する上面光Ｌｏの光軸が傾
き、印字品質が低下するという問題が生じる。
【００１９】本発明は、このような従来の問題を解決す
るためになされたものであり、プリント配線基板からの
反射光を低減するとともに、ＬＥＤチップの実装姿勢を
安定させることができ、これによりプリンタの印字品質
を向上させることができるＬＥＤプリントヘッドを提供
することを目的とする。
【００２０】
【課題を解決するための手段】上記の目的を達成するた
めに本発明のＬＥＤプリントヘッドは、表面に配線層を
備えるプリント配線基板と、前記プリント配線基板表面
に実装されたＬＥＤチップと、前記プリント配線基板表
面に形成された光反射防止膜とを有し、前記光反射防止
膜は、前記ＬＥＤチップの発光部の近傍領域において露
出する前記配線層の光反射表面を被覆し、前記ＬＥＤチ
ップの第１の端部およびこの第１の端部と反対側の第２
の端部を支持することを特徴とするものである。
【００２１】また、本発明の他のＬＥＤプリントヘッド
は、表面に配線層および絶縁部材を備えるプリント配線
基板と、前記プリント配線基板表面に実装されたＬＥＤ
チップとを有し、前記配線層は、ＬＥＤチップの発光部
の近傍領域を除き、ＬＥＤチップ下の領域を含むように
設けられており、前記絶縁部材は、前記発光部近傍領域
において露出していることを特徴とするものである。
【００２２】
【発明の実施の形態】第１実施形態 図１は本発明の第１実施形態のＬＥＤプリントヘッドに
おけるＬＥＤユニットの構成図であり、（ａ）は上面拡
大図、（ｂ）は（ａ）におけるＣ−Ｃ’間の断面図であ
る。なお、プリント基板構造を判りやすくするために、
図１（ａ）にはＬＥＤアレイチップ２の輪郭のみを記載
してある。また、図１において、図９と同じものには同
じ符号を付すとともに、その説明を省略する。
【００２３】図１のＬＥＤユニットは、プリント配線基
板３０と、プリント配線基板３０表面の実装領域ＲLED
に一列に実装された複数のＬＥＤアレイチップ２と、プ
リント配線基板３０表面に実装されたドライバＩＣチッ
プ（図９のドライバＩＣチップ３参照）と、ＬＥＤ−ド
ライバ間ボンディングワイヤ４および配線層−ドライバ
間ボンディングワイヤ（図９のボンディングワイヤ６参
照）と、導体ペースト層５とを有する。
【００２４】プリント配線基板３０は、絶縁基板１１
と、ＬＥＤ−ＧＮＤ配線層１２およびドライバ配線層
（図９のドライバ配線層１４参照）からなる配線層と、
絶縁層３３とにより構成されている。絶縁基板１１は、
例えばガラスエポキシ基板である。配線層は、絶縁基板
１１表面に形成されており、例えば銅箔層からなる。配
線層の表面（露出表面）には、酸化防止とワイヤボンド
性の向上などのために金メッキ処理が施されている。絶
縁層３３は、配線層を設けた絶縁基板１１表面に形成さ
れており、例えばソルダーレジスト層からなる。
【００２５】ＬＥＤ−ＧＮＤ配線層１２は、ＬＥＤアレ
イチップ２の裏面電極２２をＧＮＤに接続するための配
線層であり、チップ実装領域ＲLED を含む領域に設けら
れている。このＬＥＤ−ＧＮＤ配線層１２には発光中の
全てのＬＥＤから電流が流れ込むため、大きな電流が流
れても電圧降下が抑えられるように、ＬＥＤ−ＧＮＤ配
線層１２の幅はチップ実装領域ＲLED の幅よりも広くし
てある。ＬＥＤ−ＧＮＤ配線層１２は、チップ実装領域
ＲLED のみならず、発光部近傍領域ＲNEおよびチップ近
傍領域ＲNPにも設けられている。
【００２６】絶縁層３３は、プリント基板３０（特に配
線層）の表面保護膜として機能する。さらに、この第１
実施形態では、絶縁層３３は、チップ実装領域ＲLED の
部分領域、および発光部近傍領域ＲNEの全領域、ならび
にチップ近傍領域ＲNPの全領域にも形成されており、発
光部近傍領域ＲNEにおいて露出するＬＥＤ−ＧＮＤ配線
層１２の光反射表面を被覆するとともに、ＬＥＤアレイ
チップ２のチップ端部２ａおよび２ｂを支持する反射防
止膜としても機能する。
【００２７】上記の絶縁層３３は、例えばソルダーレジ
スト層からなる。ソルダーレジストは、例えばエポキシ
樹脂を主成分とする絶縁材料である。一般的に用いられ
ている緑色または青色のソルダーレジストは、ＬＥＤの
発光色であり、青緑色の補色である赤色（波長７４０
［ｎｍ］）の吸収率が高い。配線層を設けた絶縁基板１
１表面に、ソルダーレジスト層のパターンをスクリーン
印刷することにより、絶縁層３３を形成する。ソルダー
レジスト層の厚さは、例えば１０〜２５［μｍ］であ
る。なお、ソルダーレジストには感光性を有するものが
あり、この感光性ソルダーレジストを用いる場合には、
配線層を設けた絶縁基板１１の全表面にソルダーレジス
ト層を形成し、このソルダーレジスト層をパターニング
（露光および現像）することにより、絶縁層３３を形成
することも可能である。
【００２８】発光部近傍領域ＲNEおよびチップ近傍領域
ＲNPにおいて、絶縁層３３はＬＥＤ−ＧＮＤ配線層１２
の全表面を被覆している。また、チップ端部２ａ下にな
る領域（チップ実装領域ＲLED と発光部近傍領域ＲNEの
境界領域）、およびチップ端部２ｂ下になる領域（チッ
プ実装領域ＲLED とチップ近傍領域ＲNPの境界領域）に
おいて、絶縁層３３は、それぞれ全領域に形成されてお
り、チップ端部２ａおよび２ｂを全面的に支持する。ま
た、チップ実装領域ＲLED において、絶縁層３３が設け
られていない領域は、ＬＥＤ−ＧＮＤ配線層１２表面を
露出させるスリット開口部３３ａになっており、このス
リット開口部３３ａにおいてＬＥＤアレイチップ２の裏
面電極２２とＬＥＤ−ＧＮＤ配線層１２とが電気接続す
る。
【００２９】スリット開口部３３ａの幅Ｗipは、ＬＥＤ
アレイチップ２の幅ＷLED よりも狭く、スリット開口部
３３ａとの境界となる絶縁層３３の端部３３ｂ，３３ｃ
は、チップ端部２ａ，２ｂよりも内側に位置している
（チップ実装領域ＲLED の内部に位置している）。スリ
ット開口幅Ｗipは、プリント配線基板３０の作製時にお
ける絶縁層３３のパターニングずれ量、およびＬＥＤユ
ニット組立時におけるＬＥＤアレイ２の実装位置ずれの
量を考慮し、ずれが生じてもチップ端部２ａおよび２ｂ
が必ず絶縁層３３上に載るように設計すれば良い。例え
ば、ＬＥＤアレイチップ２の幅ＷLED が５００［μ
ｍ］、絶縁層３３のパターニング精度が±１００［μ
ｍ］、ＬＥＤアレイチップ２の実装位置合わせ精度が±
１０［μｍ］であれば、スリット開口幅Ｗipは２８０
［μｍ］以下にすれば良い。
【００３０】図１のＬＥＤユニットにおいてＬＥＤアレ
イチップ２をプリント配線基板３０に実装する工程を以
下に説明する。ＬＥＤアレイチップ２は、導電性接着剤
である導体ペースト層５により、プリント配線基板３０
表面のチップ実装領域ＲLEDに実装される。導体ペース
ト層５は、例えば銀ペーストである。銀ペーストは、エ
ポキシ樹脂に粉末の銀を混合したものであり、加熱する
ことにより硬化する。ＬＥＤ−ＧＮＤ配線層１２表面を
露出させるスリット開口部３３ａ内に、スリット開口部
３３ａの容積と同じ量あるいは少し上回る量の導体ペー
ストを、スタンプ転写、スクリーン印刷等により塗布し
たあと、ＬＥＤアレイチップ２をチップ実装領域ＲLED
に載置し、ＬＥＤアレイチップ２をプリント配線基板３
０側に押し付けるとともにアライメントし、そのあと導
体ペーストを加熱硬化させる。
【００３１】ＬＥＤアレイチップ２を、チップ実装領域
ＲLED に載置し、プリント配線基板３０側に押し付けた
とき、ＬＥＤアレイチップ２のチップ端部２ａおよび２
ｂは、絶縁層３３表面に押し当てられるため、チップ端
部２ａ，２ｂは絶縁層３３により支持される。チップ端
部２ａ，２ｂが絶縁層３３により支持されることによ
り、ＬＥＤアレイチップ２は、その表面がプリント配線
基板３０表面に対して必ず平行になるように実装され
る。つまり、第１実施形態では、ＬＥＤアレイチップ２
の端部２ａ，２ｂ下に絶縁層３３を設け、この絶縁層３
３によりＬＥＤアレイチップ２の端部２ａ，２ｂを支持
するようにしているため、ＬＥＤアレイチップ２が傾い
て実装されることがなく、ＬＥＤアレイチップ２の実装
姿勢を安定させることができる。これにより、レンズア
レイに入射する上面光（図１０（ａ）のＬｏ参照）の光
軸が傾くことがなく、光軸方向が安定するため、プリン
タの印字品質を向上させることができる。
【００３２】上記構成のＬＥＤユニットにおいて、ＬＥ
Ｄアレイチップ２のＬＥＤを発光させると、ＬＥＤの発
光部はチップ端部２ａから近い位置に形成されているた
め、上面光と同時にチップ端部２ａから漏れ光（図１０
（ａ）のＬｅ参照）が放射されることがあり、この漏れ
光の一部は、プリント配線基板３０方向に放射され、発
光部近傍領域ＲNEに設けられている絶縁層３３表面に達
する。
【００３３】絶縁層３３は、金メッキ処理されたＬＥＤ
−ＧＮＤ配線層１２よりも入射光の吸収率が高い。その
上、ＬＥＤの発光色は赤色であり、絶縁層３３を構成す
るソルダーレジスト層は、一般的に緑色または青色であ
るため、青緑色の補色である赤色の光の吸収率が高い。
つまり、第１実施形態では、発光部近傍領域ＲNEのＬＥ
Ｄ−ＧＮＤ配線層１２上に絶縁層３３を設け、絶縁層３
３の色をＬＥＤ発光色の補色にしているため、絶縁層３
３表面に達した漏れ光は、ほとんど絶縁層３３で吸収さ
れる。従って、レンズアレイに入射する反射光（図１０
（ａ）のＬｒ参照）を低減することができる。
【００３４】図２は第１実施形態のＬＥＤユニットおよ
び従来のＬＥＤユニットにおける発光部側のＬＥＤアレ
イチップ端部２ａ付近の光強度分布図である。図２にお
いて、実線は第１実施形態のＬＥＤユニットの光強度分
布、点線は従来のＬＥＤユニットの光強度分布、一点鎖
線は感光体ドラムの感光感度レベルである。上記の感光
感度レベル以上の強度を有する光が感光体ドラムの感光
に関与する。また、Ｅｃは発光部の中心位置、ＲLED は
ＬＥＤアレイチップ実装領域、ＲNEは発光部近傍領域で
ある。
【００３５】図２のように、ＬＥＤアレイ実装領域Ｒ
LED における第１実施形態の光強度分布は従来と同じで
あるが、発光部近傍領域ＲNEにおける第１実施形態の光
強度分布は、従来よりも低減されている。ＬＥＤアレイ
実装領域ＲLED の光強度分布は、主に上面光（図１０
（ａ）のＬｏ参照）の強度分布であり、発光部近傍領域
Ｒ NEの光強度分布は、主に反射光（図１０（ａ）のＬｒ
参照）の強度分布である。従来のＬＥＤユニットでは、
反射光により光強度分布の発光部近傍領域ＲNE側のすそ
野のレベルが上昇しているが、第１実施形態のＬＥＤユ
ニットでは、反射防止膜として機能する絶縁層３３によ
り漏れ光が吸収され、反射光をほとんど生じていないた
め、発光部近傍領域ＲNE側のすそ野のレベル上昇がな
い。従って、第１実施形態のＬＥＤユニットでは、発光
部近傍領域ＲNEでの反射光によるノイズ成分を低減する
ことができ、光強度分布の感光感度レベルでの幅Ｗｄを
従来よりも狭くすることができる（光強度分布における
分解能を従来よりも高くすることができる）。これによ
り、プリンタの印字の濃度変化を低減し、印字解像度を
高くすることができるため、印字品質を向上させること
ができる。
【００３６】以上説明したように第１実施形態によれ
ば、プリント配線基板３０の表面保護膜である絶縁層３
３を、プリント配線基板３０表面の発光部近傍領域ＲNE
およびＬＥＤアレイ実装領域ＲLED に設け、発光部近傍
領域ＲNEにおいて露出するＬＥＤ−ＧＮＤ配線層１２の
光反射表面を被覆するとともに、ＬＥＤアレイチップ２
のチップ端部２ａおよび２ｂを支持する反射防止膜とし
たことにより、発光部近傍領域ＲNEからの反射光を低減
することができるとともに、ＬＥＤアレイチップ２の実
装姿勢を安定させることができるため、プリンタの印字
品質を向上させることができる。 第２実施形態 図３は本発明の第２実施形態のＬＥＤプリントヘッドに
おけるＬＥＤユニットの構成図であり、（ａ）は上面拡
大図、（ｂ）は（ａ）におけるＧ−Ｇ’間の断面図であ
る。なお、図３（ａ）にはＬＥＤアレイチップ２の輪郭
のみを記載してある。また、図３において、図１と同じ
ものには同じ符号を付すとともに、その説明を省略す
る。
【００３７】図３のＬＥＤユニットは、プリント配線基
板４０と、プリント配線基板４０表面の実装領域ＲLED
に一列に実装された複数のＬＥＤアレイチップ２と、プ
リント配線基板４０表面に実装されたドライバＩＣチッ
プ（図９のドライバＩＣチップ３参照）と、ＬＥＤ−ド
ライバ間ボンディングワイヤ４および配線層−ドライバ
間ボンディングワイヤ（図９のボンディングワイヤ６参
照）と、導体ペースト層５とを有する。
【００３８】プリント配線基板４０は、絶縁基板１１
と、ＬＥＤ−ＧＮＤ配線層１２およびドライバ配線層
（図９のドライバ配線層１４参照）からなる配線層と、
絶縁層４３とにより構成されている。つまり、プリント
配線基板４０は、上記第１実施形態のプリント配線基板
３０（図１参照）において、絶縁層３３を絶縁層４３に
したものである。絶縁層４３は、上記第１実施形態の絶
縁層３３と同じように、例えばソルダーレジスト層であ
る。
【００３９】絶縁層４３は、配線層を設けた絶縁基板３
１表面に形成されており、プリント基板４０の表面保護
膜として機能する。さらに、この第２実施形態では、絶
縁層４３は、チップ実装領域ＲLED の部分領域、および
発光部近傍領域ＲNEの全領域、ならびにチップ近傍領域
ＲNPの部分領域にも形成されており、発光部近傍領域Ｒ
NEにおいて露出するＬＥＤ−ＧＮＤ配線層１２の光反射
表面を被覆するとともに、ＬＥＤアレイチップ２のチッ
プ端部２ａおよび２ｂを支持する反射防止膜としても機
能する。
【００４０】発光部近傍領域ＲNEにおいて、絶縁層４３
はＬＥＤ−ＧＮＤ配線層１２の全表面を被覆している。
また、チップ端部２ａ下になる領域において、絶縁層４
３は、全領域に形成されており、チップ端部２ａを支持
する。また、チップ端部２ｂ下になる領域において、絶
縁層４３は複数の部分領域に島状に形成されており、こ
の絶縁層島部４３ｄによりチップ端部２ｂを支持する。
また、チップ実装領域ＲLED およびチップ近傍領域ＲNP
において、絶縁層４３が設けられていない領域は、ＬＥ
Ｄ−ＧＮＤ配線層１２表面を露出させる開口部４３ａに
なっており、チップ実装領域ＲLED に含まれる開口部４
３ａの部分領域においてＬＥＤアレイチップ２の裏面電
極２２とＬＥＤ−ＧＮＤ配線層１２とが電気接続する。
開口部４３ａとの境界となる絶縁層４３の端部４３ｂ，
４３ｃの内、絶縁層端部４３ｂは、チップ端部２ａより
も内側に位置しており（チップ実装領域ＲLED の内部に
位置しており）、絶縁層端部４３ｃは、チップ端部２ｂ
よりも外側に位置している（チップ近傍領域ＲNPの内部
に位置している）。
【００４１】図３のＬＥＤユニットにおいてＬＥＤアレ
イチップ２をプリント配線基板４０に実装する工程を以
下に説明する。ＬＥＤアレイチップ２は、導電性接着剤
である導体ペースト層５により、チップ実装領域ＲLED
に実装される。チップ実装領域ＲLED に含まれる開口部
４３ａの部分領域に導体ペーストを塗布したあと、ＬＥ
Ｄアレイチップ２をチップ実装領域ＲLED に載置し、Ｌ
ＥＤアレイチップ２をプリント配線基板４０側に押し付
けるとともにアライメントし、そのあと導体ペーストを
加熱硬化させる。
【００４２】ＬＥＤアレイチップ２を、チップ実装領域
ＲLED に載置し、プリント配線基板４０側に押し付けた
とき、チップ端部２ａは絶縁層４３表面に全面的に押し
当てられ、チップ端部２ｂはこれに沿って複数形成され
た絶縁層島部４３ｄの表面に押し当てられるため、チッ
プ端部２ａおよび２ｂは絶縁層４３により支持される。
チップ端部２ａ，２ｂが絶縁層３３により支持されるこ
とにより、ＬＥＤアレイチップ２は、その表面がプリン
ト配線基板４０表面に対して必ず平行になるように実装
される。つまり、第２実施形態では、発光部側のチップ
端部２ａ下に絶縁層４３を全面的に設けるとともに、発
光部側と反対側のチップ端部２ｂ下に絶縁層４３を部分
的に設け、この絶縁層４３によりチップ端部２ａ，２ｂ
を支持するようにしているため、上記第１実施形態と同
じように、ＬＥＤアレイチップ２が傾いて実装されるこ
とがなく、ＬＥＤアレイチップ２の実装姿勢を安定させ
ることができる。これにより、発光部から放射される上
面光の光軸が傾くことがなく、光軸方向が安定するた
め、プリンタの印字品質を向上させることができる。
【００４３】さらに、発光部側とは反対側のチップ端部
２ｂ下の領域に絶縁層４３を部分的に設けたことによ
り、ＬＥＤアレイチップ２の裏面電極２２と導体ペース
ト層５の接触面積、およびこの導体ペースト層５とＬＥ
Ｄ−ＧＮＤ配線層１２の接触面積を上記第１実施形態よ
りも大きくすることができる。これにより、共通電極と
ＬＥＤ−ＧＮＤ配線層１２の間の導電性を上記第１実施
形態よりも向上させことができる。
【００４４】また、この第２実施形態では、上記第１実
施形態と同じように、発光部近傍領域ＲNEにおいてＬＥ
Ｄ−ＧＮＤ配線層１２の全表面を絶縁層４３で被覆して
いるため、発光部近傍領域ＲNEからの反射光を低減する
ことができる。
【００４５】以上説明したように第２実施形態によれ
ば、プリント配線基板４０の表面保護膜である絶縁層４
３を、プリント配線基板３０表面の発光部近傍領域ＲNE
およびＬＥＤアレイ実装領域ＲLED に設け、発光部近傍
領域ＲNEにおいて露出するＬＥＤ−ＧＮＤ配線層１２の
光反射表面を被覆するとともに、ＬＥＤアレイチップ２
の端部２ａおよび２ｂを支持する反射防止膜としたこと
により、上記第１実施形態と同じように、発光部近傍領
域ＲNEからの反射光を低減することができるとともに、
ＬＥＤアレイチップ２の実装姿勢を安定させることがで
きるため、プリンタの印字品質を向上させることができ
る。
【００４６】さらに、発光部側とは反対側のチップ端部
２ｂ下の領域に絶縁層４３を部分的に設けたことによ
り、導体ペースト層５とＬＥＤアレイチップ２の裏面電
極２２およびＬＥＤ−ＧＮＤ配線層１２との接触面積を
大きくできるため、裏面電極２２とＬＥＤ−ＧＮＤ配線
層１２の間の導電性を向上させことができる。
【００４７】なお、絶縁層４３を図４にように形成して
も良い。図４は本発明の第２実施形態の他のＬＥＤプリ
ントヘッドにおけるＬＥＤユニットの構成図であり、
（ａ）は上面拡大図、（ｂ）は（ａ）におけるＥ−Ｅ’
間の断面図、（ｃ）は（ａ）におけるＦ−Ｆ’間の断面
図である。図４のＬＥＤユニットは、チップ実装領域Ｒ
LED およびチップ近傍領域ＲNPにおいて、絶縁層４３を
複数の部分領域に櫛状に形成し、この絶縁層櫛部４３ｅ
によりチップ端部２ｂを支持するとともに、チップ中央
部を支持するようにしたものである。 第３実施形態 図５は本発明の第３実施形態のＬＥＤプリントヘッドに
おけるＬＥＤユニットの構成図であり、（ａ）は上面拡
大図、（ｂ）はＫ−Ｋ’間の断面図である。なお、図５
において、図１または図９と同じものには同じ符号を付
すとともに、その説明を省略する。
【００４８】図５のＬＥＤユニットは、プリント配線基
板１０と、プリント配線基板１０表面の実装領域ＲLED
に一列に実装された複数のＬＥＤアレイチップ２と、プ
リント配線基板１０表面に実装されたドライバＩＣチッ
プ（図９のドライバＩＣチップ３参照）と、ＬＥＤ−ド
ライバ間ボンディングワイヤ４および配線層−ドライバ
間ボンディングワイヤ（図９のボンディングワイヤ６参
照）と、導体ペースト層６５とを有する。
【００４９】この第３実施形態では、導体ペースト層６
５は、チップ実装領域ＲLED のみならず、発光部近傍領
域ＲNEの全領域にも設けられている。この導体ペースト
層６５は、ＬＥＤアレイチップ２をチップ実装領域Ｒ
LED に実装する導電性接着剤として機能する。さらに、
この導体ペースト層６５は、発光部近傍領域ＲNEにおい
て露出するＬＥＤ−ＧＮＤ配線層１２の光反射表面を被
覆するとともに、ＬＥＤアレイチップ２の端部２ａ，２
ｂを支持する反射防止膜としても機能する。
【００５０】上記の導体ペースト層６５としては、銀ペ
ーストが望ましい。銀ペーストはエポキシ樹脂に粉末の
銀をランダムに混合させたものであり、加熱することに
より硬化する。銀それ自体の反射率は高いが、銀ペース
ト層表面は入射光を散乱させるため、発光部近傍領域Ｒ
NEのＬＥＤ−ＧＮＤ配線層１２表面を銀ペースト層で被
覆することにより、レンズアレイ方向に反射する光を低
減することができる。例えば、銀が７０［％ｗｔ（重量
パーセント）］含有されている銀ペースト層表面のレン
ズアレイ方向の反射率は、金メッキ処理された配線層１
２表面のレンズアレイ方向の反射率のおよそ５０［％］
になる。なお、銀ペーストに少量のカーボンブラックを
混ぜておくと、さらに反射率を低減することができる。
【００５１】図５のＬＥＤユニットにおいてＬＥＤアレ
イチップ２をプリント配線基板１０に実装する工程を以
下に説明する。ＬＥＤアレイチップ２は、導電性接着剤
である導体ペースト層（銀ペースト層）６５により、チ
ップ実装領域ＲLED に実装される。チップ実装領域Ｒ
LED および発光部近傍領域ＲNEに設けられたＬＥＤ−Ｇ
ＮＤ配線層１２の全表面を被覆するように、スタンプ転
写、スクリーン印刷等により銀ペーストを塗布する。そ
のあと、ＬＥＤアレイチップ２をチップ実装領域ＲLED
に塗布された銀ペースト上に載置し、ＬＥＤアレイチッ
プ２をプリント配線基板１０側に押し付けるとともにア
ライメントし、銀ペーストを加熱硬化させる。
【００５２】チップ実装領域ＲLED に設けられたＬＥＤ
−ＧＮＤ配線層１２の平坦な全表面に銀ペーストを塗布
し、その上にＬＥＤアレイチップ２を載置することによ
り、ＬＥＤアレイチップ２の裏面全体が銀ペースト層６
５により支持され、ＬＥＤアレイチップ２は、その表面
がプリント配線基板１０表面に対して必ず平行になるよ
うに実装される。つまり、第３実施形態では、平坦なＬ
ＥＤ−ＧＮＤ配線層１２の全表面に設けた銀ペースト層
６５により、ＬＥＤアレイチップ２の裏面を支持してい
るため、ＬＥＤアレイチップ２が傾いて実装されること
がなく、ＬＥＤアレイチップ２の実装姿勢を安定させる
ことができる。これにより、レンズアレイに入射する上
面光（図１０（ａ）のＬｏ参照）の光軸が傾くことがな
く、光軸方向が安定するため、プリンタの印字品質を向
上させることができる。
【００５３】上記構成のＬＥＤユニットにおいて、ＬＥ
Ｄアレイチップ２のＬＥＤを発光させると、ＬＥＤの発
光部はチップ端部２ａから近い位置に形成されているた
め、上面光と同時にチップ端部２ａから漏れ光（図１０
（ａ）のＬｅ参照）が放射されることがあり、この漏れ
光の一部は、プリント配線基板３０方向に放射され、発
光部近傍領域ＲNEに設けられている銀ペースト層６５表
面に達する。
【００５４】銀ペースト層６５は、入射光を散乱させる
ため、レンズアレイ方向の反射率が金メッキ処理された
ＬＥＤ−ＧＮＤ配線層１２よりも低い。その上、銀ペー
スト層６５に少量のカーボンブラックを混ぜることによ
り、上記の反射率はさらに低くなる。つまり、第３実施
形態では、発光部近傍領域ＲNEのＬＥＤ−ＧＮＤ配線層
１２上に銀ペースト層６５を設けているため、銀ペース
ト層６５表面に達した漏れ光は、広角に散乱される。従
って、レンズアレイに入射する反射光（図１０（ａ）の
Ｌｒ参照）を低減することができる。
【００５５】図６は第３実施形態のＬＥＤユニットおよ
び従来のＬＥＤユニットにおける発光部側のＬＥＤアレ
イチップ端部２ａ付近の光強度分布図である。図６にお
いて、実線は第３実施形態のＬＥＤユニットの光強度分
布、点線は従来のＬＥＤユニットの光強度分布、一点鎖
線は感光体ドラムの感光感度レベルである。上記の感光
感度レベル以上の強度を有する光が感光体ドラムの感光
に関与する。また、Ｅｃは発光部の中心位置、ＲLED は
ＬＥＤアレイチップ実装領域、ＲNEは発光部近傍領域で
ある。
【００５６】図６のように、ＬＥＤアレイ実装領域Ｒ
LED における第３実施形態の光強度分布は従来と同じで
あるが、発光部近傍領域ＲNEにおける第３実施形態の光
強度分布は、従来よりも低減されている。ＬＥＤアレイ
実装領域ＲLED の光強度分布は、主に上面光（図１０
（ａ）のＬｏ参照）の強度分布であり、発光部近傍領域
Ｒ NEの光強度分布は、主に反射光（図１０（ａ）のＬｒ
参照）の強度分布である。従来のＬＥＤユニットでは、
反射光により光強度分布の発光部近傍領域ＲNE側のすそ
野のレベルが上昇しているが、第３実施形態のＬＥＤユ
ニットでは、反射防止膜として機能する銀ペースト層６
５により漏れ光が散乱されるため、発光部近傍領域ＲNE
側のすそ野のレベル上昇が従来の半分になる。従って、
第３実施形態のＬＥＤユニットでは、発光部近傍領域Ｒ
NEでの反射光によるノイズ成分を低減することができ、
光強度分布の感光感度レベルでの幅Ｗｄを従来よりも狭
くすることができる（光強度分布における分解能を従来
よりも高くすることができる）。言い換えると、発光部
近傍領域ＲNEからレンズアレイに反射する光の強度を、
感光体ドラムの感感光感度レベルよりも小さくすること
が容易になる。これにより、プリンタの印字の濃度変化
を低減し、印字解像度を高くすることができるため、印
字品質を向上させることができる。
【００５７】以上説明したように第３実施形態によれ
ば、ＬＥＤアレイチップ２をプリント配線基板１０に実
装するための導電性接着剤である導体ペースト層（銀ペ
ースト層）６５を、ＬＥＤアレイ実装領域ＲLED のみな
らず発光部近傍領域ＲNEにも設け、発光部近傍領域ＲNE
において露出するＬＥＤ−ＧＮＤ配線層１２の光反射表
面を被覆するとともに、ＬＥＤアレイチップ２の裏面を
支持する反射防止膜としたことにより、発光部近傍領域
ＲNEからの反射光を低減することができるとともに、Ｌ
ＥＤアレイチップ２の実装姿勢を安定させることができ
るため、プリンタの印字品質を向上させることができ
る。 第４実施形態 図７は本発明の第４実施形態のＬＥＤプリントヘッドに
おけるＬＥＤユニットの構成図であり、（ａ）は上面拡
大図、（ｂ）はＩ−Ｉ’間の断面図である。なお、図７
（ａ）にはＬＥＤアレイチップ２の輪郭のみを記載して
ある。また、図７において、図１と同じものには同じ符
号を付すとともに、その説明を省略する。
【００５８】図７のＬＥＤユニットは、プリント配線基
板５０と、プリント配線基板５０表面の実装領域ＲLED
に一列に実装された複数のＬＥＤアレイチップ２と、プ
リント配線基板５０表面に実装されたドライバＩＣチッ
プ（図９のドライバＩＣチップ３参照）と、ＬＥＤ−ド
ライバ間ボンディングワイヤ４および配線層−ドライバ
−間ボンディングワイヤ（図９のボンディングワイヤ６
参照）と、導体ペースト層５とを有する。
【００５９】プリント配線基板５０は、絶縁基板１１
と、ＬＥＤ−ＧＮＤ配線層５２およびドライバ配線層
（図９のドライバ配線層１４参照）からなる配線層と、
絶縁層１３とにより構成されている。ＬＥＤ−ＧＮＤ配
線層５２は、図９のＬＥＤ−ＧＮＤ配線層１２と同じよ
うに、ＬＥＤアレイチップ２の裏面電極２２をＧＮＤに
接続するための配線層であり、例えば銅箔層からなり、
その表面（露出表面）には金メッキ処理が施されてい
る。
【００６０】この第４実施形態では、ＬＥＤ−ＧＮＤ配
線層５２は、チップ実装領域ＲLEDのみに設けられてい
る。従って、発光部近傍領域ＲNEには、絶縁層１３およ
びＬＥＤ−ＧＮＤ配線層５２が設けられておらず、絶縁
基板１１表面が露出している。なお、ＬＥＤ−ＧＮＤ配
線層５２と重ならないように、絶縁層１３を発光部近傍
領域ＲNEに設けても良い。ただし、この場合には、絶縁
層１３の層厚をＬＥＤ−ＧＮＤ配線層５２の層厚以下に
することが望ましい。
【００６１】ＬＥＤ−ＧＮＤ配線層５２の幅Ｗcpは、Ｌ
ＥＤアレイチップ２の幅ＷLED よりも狭い。ＬＥＤ−Ｇ
ＮＤ配線幅Ｗcpは、ＬＥＤユニット組立時におけるＬＥ
Ｄアレイチップ２の実装位置ずれの量を考慮し、ずれが
生じてもＬＥＤ−ＧＮＤ配線層５２が発光部近傍領域Ｒ
NEにはみ出さないさないように設計する。なお、チップ
近傍領域ＲNPにはみ出すのはかまわない。例えば、ＬＥ
Ｄアレイチップ２の幅ＷLED が５００［μｍ］、ＬＥＤ
アレイチップ２の実装位置ずれ精度が±１０［μｍ］の
であれば、ＬＥＤ−ＧＮＤ配線幅Ｗcpは４９０［μｍ］
以下にすれば良い。
【００６２】なお、ＬＥＤ−ＧＮＤ配線層５２には発光
中の全てのＬＥＤから電流が流れ込むため、大きな電流
が流れても電圧降下が抑えられるように、ＬＥＤ−ＧＮ
Ｄ配線層５２の配線抵抗を小さくしておく必要がある。
ＬＥＤ−ＧＮＤ配線幅Ｗcpは、従来よりも狭いため、例
えばプリント配線基板５０を多層構造にし、ＬＥＤ−Ｇ
ＮＤ配線層をプリント配線基板５０の裏面あるいは中層
にも形成し、これらのＬＥＤ−ＧＮＤ配線層をスルーホ
ールによりプリント配線基板５０表面のＬＥＤ−ＧＮＤ
配線層５２に接続すれば良い。
【００６３】図７のＬＥＤユニットにおいてＬＥＤアレ
イチップ２をプリント配線基板５０に実装する工程を以
下に説明する。ＬＥＤアレイチップ２は、導電性接着剤
である導体ペースト層５により、チップ実装領域ＲLED
に実装される。ＬＥＤ−ＧＮＤ配線層５２の全表面を被
覆するように、チップ実装領域ＲLED に導体ペーストを
塗布したあと、ＬＥＤアレイチップ２を導体ペースト上
に載置し、ＬＥＤアレイチップ２をプリント配線基板５
０側に押し付けるとともにアライメントし、導体ペース
トを加熱硬化させる。
【００６４】絶縁層１３との段差を生じないＬＥＤ−Ｇ
ＮＤ配線層５２の全表面を被覆するように、チップ実装
領域ＲLED に導体ペーストを塗布し、その上にＬＥＤア
レイチップ２を載置することにより、ＬＥＤアレイチッ
プ２の裏面が導体ペースト層５により支持され、ＬＥＤ
アレイチップ２は、その表面がプリント配線基板５０表
面に対して必ず平行になるように実装される。つまり、
第４実施形態では、発光部近傍領域ＲNEに設けられてい
ないために絶縁層１３との段差を生じないＬＥＤ−ＧＮ
Ｄ配線層５２の全表面を被覆するように導体ペースト層
５を設け、この導体ペースト層５によりＬＥＤアレイチ
ップ２の裏面を支持するため、ＬＥＤアレイチップ２が
傾いて実装されることがなく、ＬＥＤアレイチップ２の
実装姿勢を安定させることができる。これにより、レン
ズアレイに入射する上面光（図１０（ａ）のＬｏ参照）
の光軸が傾くことがなく、光軸方向が安定するため、プ
リンタの印字品質を向上させることができる。
【００６５】上記構成のＬＥＤユニットにおいて、ＬＥ
Ｄアレイチップ２のＬＥＤを発光させると、ＬＥＤの発
光部はチップ端部２ａから近い位置に形成されているた
め、上面光と同時にチップ端部２ａから漏れ光（図１０
（ａ）のＬｅ参照）が放射されることがあり、この漏れ
光の一部は、プリント配線基板５０方向に放射され、発
光部近傍領域ＲNE表面に達する。
【００６６】発光部近傍領域ＲNEには、ＬＥＤ−ＧＮＤ
配線層５２がなく、絶縁基板１１表面が露出している。
絶縁基板１１は、例えばガラスエポキシ樹脂からなり、
金メッキ処理されたＬＥＤ−ＧＮＤ配線層５２よりも入
射光の吸収率が高い。つまり、第４実施形態では、発光
部近傍領域ＲNEにＬＥＤ−ＧＮＤ配線層５２を設けず、
発光部近傍領域ＲNEのプリント基板５０表面を絶縁基板
１１表面にしているため、絶縁層３３表面に達した漏れ
光は、絶縁基板１１で吸収される。従って、レンズアレ
イに入射する反射光（図１０（ａ）のＬｒ参照）を低減
することができる。
【００６７】以上説明したように第４実施形態によれ
ば、ＬＥＤ−ＧＮＤ配線層５２をプリント配線基板５０
の発光部近傍領域ＲNEを除き、チップ実装領域ＲLED を
含む領域に設け、発光部近傍領域ＲNEに絶縁部材（絶縁
基板１１または絶縁層１３）の表面が露出するようにし
たことにより、発光部近傍領域ＲNEからの反射光を低減
することができるとともに、ＬＥＤアレイチップ２の実
装姿勢を安定させることができるため、プリンタの印字
品質を向上させることができる。
【００６８】なお、ＬＥＤ−ＧＮＤ配線層５２を図８に
ように形成しても良い。図８は本発明の第４実施形態の
他のＬＥＤプリントヘッドにおけるＬＥＤユニットの構
成図であり、（ａ）は上面拡大図、（ｂ）は（ａ）にお
けるＪ−Ｊ’間の断面図である。図８のＬＥＤユニット
は、ＬＥＤ−ＧＮＤ配線層５２を、チップ実装領域Ｒ
LED と、発光部近傍領域ＲNEと反対側のチップ近傍領域
ＲNPとに設けたものである。これにより、ＬＥＤ−ＧＮ
Ｄ配線層５２をチップ実装領域ＲLED のみに設けた場合
よりも、ＬＥＤ−ＧＮＤ配線層５２の幅を広くすること
ができる。
【００６９】
【発明の効果】以上説明したように本発明のＬＥＤプリ
ントヘッドによれば、発光部近傍領域において露出する
配線層の光反射表面を被覆するとともに、ＬＥＤチップ
の第１の端部および第２の端部を支持する反射防止膜を
設けたことにより、発光部近傍領域からの反射光を低減
することができるとともに、ＬＥＤチップの実装姿勢を
安定させることができるため、プリンタの印字品質を向
上させることができるという効果がある。
【００７０】また、本発明の他のＬＥＤプリントヘッド
によれば、発光部近傍領域を除き、ＬＥＤチップ下の領
域を含むように配線層を設け、発光部近傍領域に絶縁部
材表面が露出するようにしたことにより、上記と同じ効
果がある。
【図面の簡単な説明】
【図１】本発明の第１実施形態のＬＥＤプリントヘッド
におけるＬＥＤユニットの構成図である。
【図２】本発明の第１実施形態のＬＥＤユニットおよび
従来のＬＥＤユニットにおける発光部側のＬＥＤアレイ
チップ端部付近の光強度分布図である。
【図３】本発明の第２実施形態のＬＥＤプリントヘッド
におけるＬＥＤユニットの構成図である。
【図４】本発明の第２実施形態の他のＬＥＤプリントヘ
ッドにおけるＬＥＤユニットの構成図である。
【図５】本発明の第３実施形態のＬＥＤプリントヘッド
におけるＬＥＤユニットの構成図である。
【図６】本発明の第３実施形態のＬＥＤユニットおよび
従来のＬＥＤユニットにおける発光部側のＬＥＤアレイ
チップ端部付近の光強度分布図である。
【図７】本発明の第４実施形態のＬＥＤプリントヘッド
におけるＬＥＤユニットの構成図である。
【図８】本発明の第４実施形態の他のＬＥＤプリントヘ
ッドにおけるＬＥＤユニットの構成図である。
【図９】従来のＬＥＤプリントヘッドにおけるＬＥＤユ
ニットの構成図である。
【図１０】従来のＬＥＤプリントヘッドの問題点を説明
する図である。
【符号の説明】
２ ＬＥＤアレイチップ、 １０，３０，４０，５０
プリント配線基板、１１ 絶縁基板、 １２，５２ Ｌ
ＥＤ−ＧＮＤ配線層、 １３，３３，４３絶縁層（ソル
ダーレジスト層）、 ５，６５ 導体ペースト層（銀ペ
ースト層）。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表面に配線層を備えるプリント配線基板
    と、 前記プリント配線基板表面に実装されたＬＥＤチップ
    と、 前記プリント配線基板表面に形成された光反射防止膜と
    を有し、 前記光反射防止膜は、前記ＬＥＤチップの発光部の近傍
    領域において露出する前記配線層の光反射表面を被覆
    し、前記ＬＥＤチップの第１の端部およびこの第１の端
    部と反対側の第２の端部を支持することを特徴とするＬ
    ＥＤプリントヘッド。
  2. 【請求項２】 請求項１記載のＬＥＤプリントヘッドに
    おいて、 前記光反射防止膜は、前記プリント配線基板の表面保護
    膜であることを特徴とするＬＥＤプリントヘッド。
  3. 【請求項３】 請求項２記載のＬＥＤプリントヘッドに
    おいて、 前記表面保護膜は、ソルダーレジスト層であり、 前記ソルダーレジスト層により、前記ＬＥＤチップ表面
    が前記プリント配線基板表面に平行になるようにしたこ
    とを特徴とするＬＥＤプリントヘッド。
  4. 【請求項４】 請求項３記載のＬＥＤプリントヘッドに
    おいて、 前記レジスト層は、前記ＬＥＤチップの端部下の領域
    に、部分的に形成されていることを特徴とするＬＥＤプ
    リントヘッド。
  5. 【請求項５】 請求項１記載のＬＥＤプリントヘッドに
    おいて、 前記光反射防止膜は、樹脂を含む導体ペースト層である
    ことを特徴とするＬＥＤプリントヘッド。
  6. 【請求項６】 請求項５記載のＬＥＤプリントヘッドに
    おいて、 前記導体ペースト層は、樹脂に銀の粉末を混合した銀ペ
    ースト層であることを特徴とするＬＥＤプリントヘッ
    ド。
  7. 【請求項７】 請求項５記載のＬＥＤプリントヘッドに
    おいて、 前記導体ペースト層は、前記ＬＥＤチップ下に設けられ
    た前記配線層の全表面を被覆しており、前記ＬＥＤチッ
    プの裏面全体を支持していることを特徴とするＬＥＤプ
    リントヘッド。
  8. 【請求項８】 表面に配線層および絶縁部材を備えるプ
    リント配線基板と、 前記プリント配線基板表面に実装されたＬＥＤチップと
    を有し、 前記配線層は、ＬＥＤチップの発光部の近傍領域を除
    き、ＬＥＤチップ下の領域を含むように設けられてお
    り、 前記絶縁部材は、前記発光部近傍領域において露出して
    いることを特徴とするＬＥＤプリントヘッド。
JP11646899A 1999-04-23 1999-04-23 Ｌｅｄプリントヘッド Withdrawn JP2000301762A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11646899A JP2000301762A (ja) 1999-04-23 1999-04-23 Ｌｅｄプリントヘッド
US09/546,871 US6377292B1 (en) 1999-04-23 2000-04-10 LED print head with reduced reflection of light leaking from edges of LED array chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11646899A JP2000301762A (ja) 1999-04-23 1999-04-23 Ｌｅｄプリントヘッド

Publications (1)

Publication Number Publication Date
JP2000301762A true JP2000301762A (ja) 2000-10-31

Family

ID=14687862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11646899A Withdrawn JP2000301762A (ja) 1999-04-23 1999-04-23 Ｌｅｄプリントヘッド

Country Status (2)

Country Link
US (1) US6377292B1 (ja)
JP (1) JP2000301762A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245084A (ja) * 2005-03-01 2006-09-14 Mitsubishi Electric Corp 発光装置
JP2008235939A (ja) * 2008-06-27 2008-10-02 Mitsumi Electric Co Ltd 半導体装置
JP2008302606A (ja) * 2007-06-08 2008-12-18 Seiko Epson Corp 遮光部材、ラインヘッドおよびそれを用いた画像形成装置
JP5299549B1 (ja) * 2012-10-12 2013-09-25 富士ゼロックス株式会社 露光装置、画像形成装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046138A (ja) * 2001-08-01 2003-02-14 Sharp Corp Ｌｅｄランプ及びｌｅｄランプ製造方法
JP4514413B2 (ja) * 2003-04-14 2010-07-28 豊田合成株式会社 Ｌｅｄランプ及びその製造方法
KR100616595B1 (ko) * 2004-07-02 2006-08-28 삼성전기주식회사 Ｌｅｄ 패키지 및 이를 구비한 광원
US20060082297A1 (en) * 2004-10-19 2006-04-20 Eastman Kodak Company Method of preparing a lens-less LED
KR101850431B1 (ko) * 2011-07-07 2018-05-31 엘지이노텍 주식회사 발광 모듈 및 이를 포함하는 조명 시스템
JP2019214154A (ja) 2018-06-12 2019-12-19 キヤノン株式会社 露光ヘッド、画像形成装置、および基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58101474A (ja) * 1981-12-11 1983-06-16 Matsushita Electric Ind Co Ltd 光結合装置
US5317344A (en) * 1989-12-22 1994-05-31 Eastman Kodak Company Light emitting diode printhead having improved signal distribution apparatus
US5601684A (en) * 1992-09-03 1997-02-11 Olympus Optical Co., Ltd. Method for manufacturing an ion flow electrostatic recording head
WO1997003460A1 (fr) * 1995-07-12 1997-01-30 Hoya Corporation Carte comportant une puce nue, procede de fabrication de la carte et procede de creation d'une electrode de puce nue
JP3158037B2 (ja) * 1996-02-29 2001-04-23 三菱電機株式会社 記録装置および記録方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245084A (ja) * 2005-03-01 2006-09-14 Mitsubishi Electric Corp 発光装置
JP2008302606A (ja) * 2007-06-08 2008-12-18 Seiko Epson Corp 遮光部材、ラインヘッドおよびそれを用いた画像形成装置
JP2008235939A (ja) * 2008-06-27 2008-10-02 Mitsumi Electric Co Ltd 半導体装置
JP5299549B1 (ja) * 2012-10-12 2013-09-25 富士ゼロックス株式会社 露光装置、画像形成装置

Also Published As

Publication number Publication date
US6377292B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
US20110228033A1 (en) Surface emitting laser module, optical scanner, and image forming apparatus
JP2000301762A (ja) Ｌｅｄプリントヘッド
JP7039162B2 (ja) 光照射装置及び画像形成装置
JP5206511B2 (ja) プリントヘッドおよび画像形成装置
JPH06115158A (ja) オーバーラップ電子回路を有するｌｅｄ露光ヘッド
JP3702123B2 (ja) 光プリンタヘッド
JP4991125B2 (ja) 光プリンタヘッド及びそれを用いた光プリンタ
JP2002043635A (ja) 発光素子アレイチップ及びそれを用いた光プリンタヘッド
JP4574006B2 (ja) 画像形成装置
JP4295411B2 (ja) 光プリンタヘッド
JP2021030563A (ja) 露光ヘッド及び画像形成装置
JP2006159492A (ja) 露光ヘッド、画像形成装置
JP4359964B2 (ja) 発光素子アレイ装置
JP2843219B2 (ja) 発光素子アレイ装置
US7759687B2 (en) Multi-wavelength LED array package module and method for packaging the same
JP2001277585A (ja) 発光素子アレイチップ及びそれを用いた光プリンタヘッド
JP2001150720A (ja) 光プリンタヘッドの製造方法
JP3692249B2 (ja) 光プリンタヘッド
JP4511012B2 (ja) 光プリンタヘッド
JP2006192682A (ja) 露光ヘッド、画像形成装置
JPH02299866A (ja) 光プリンタヘッド
JP2000301763A (ja) Ｌｅｄプリントヘッド
JP2000094735A (ja) 光プリンタヘッド
JP2001096796A (ja) 光プリンタヘッド
JP2001277588A (ja) 光プリンタヘッド

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704