JP2000299242A - セラミック電子部品、およびその製造方法 - Google Patents
セラミック電子部品、およびその製造方法Info
- Publication number
- JP2000299242A JP2000299242A JP11104363A JP10436399A JP2000299242A JP 2000299242 A JP2000299242 A JP 2000299242A JP 11104363 A JP11104363 A JP 11104363A JP 10436399 A JP10436399 A JP 10436399A JP 2000299242 A JP2000299242 A JP 2000299242A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- layer
- electronic component
- ceramic electronic
- linear expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 温度変化試験のような低温と高温のサイクル
が繰り返される環境下にあっても、Ｓｎめっき層にホイ
スカを発生させない構造を有するセラミックス電子部品
を提供する。 【解決手段】 セラミック素体上に外部電極が形成され
てなるセラミック電子部品において、前記外部電極は、
セラミック素体表面に形成される厚膜電極と、厚膜電極
上に形成されるＮｉめっき層と、Ｎｉめっき層上に形成
されるホイスカ抑制層と、ホイスカ抑制層と接して形成
され外部電極の最外層に位置して形成されるＳｎめっき
層とを有してなり、前記ホイスカ抑制層は、最外層のＳ
ｎめっき層の線膨張係数よりも実質的に大きい線膨張係
数を有する金属材料を含んでなる。
が繰り返される環境下にあっても、Ｓｎめっき層にホイ
スカを発生させない構造を有するセラミックス電子部品
を提供する。 【解決手段】 セラミック素体上に外部電極が形成され
てなるセラミック電子部品において、前記外部電極は、
セラミック素体表面に形成される厚膜電極と、厚膜電極
上に形成されるＮｉめっき層と、Ｎｉめっき層上に形成
されるホイスカ抑制層と、ホイスカ抑制層と接して形成
され外部電極の最外層に位置して形成されるＳｎめっき
層とを有してなり、前記ホイスカ抑制層は、最外層のＳ
ｎめっき層の線膨張係数よりも実質的に大きい線膨張係
数を有する金属材料を含んでなる。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック電子部
品の外部電極の構造に関するものである。
品の外部電極の構造に関するものである。
【０００２】
【従来の技術】例えばチップ型積層セラミックコンデン
サ等のセラミック電子部品では、チップ素体外部に形成
された外部電極をはんだ付けすることにより、プリント
配線基板等に実装することが一般的に行われている。こ
の場合、比較的安価なコストではんだ付け性の向上を図
るために、外部電極の最外層をＳｎまたはＳｎ合金皮膜
で形成する構成が一般的に用いられている。Ｓｎ及びＳ
ｎ合金皮膜は、ＮｉやＣｕに比べてはんだ濡れ性が非常
に良好であり、またリフローやフロー等の処理により電
子部品を実装する場合に実装不良が発生しにくい等のメ
リットを有しているからである。
サ等のセラミック電子部品では、チップ素体外部に形成
された外部電極をはんだ付けすることにより、プリント
配線基板等に実装することが一般的に行われている。こ
の場合、比較的安価なコストではんだ付け性の向上を図
るために、外部電極の最外層をＳｎまたはＳｎ合金皮膜
で形成する構成が一般的に用いられている。Ｓｎ及びＳ
ｎ合金皮膜は、ＮｉやＣｕに比べてはんだ濡れ性が非常
に良好であり、またリフローやフロー等の処理により電
子部品を実装する場合に実装不良が発生しにくい等のメ
リットを有しているからである。
【０００３】以下、従来より用いられているＳｎまたは
Ｓｎ合金を最外層に設けたセラミック電子部品の一例
を、図２に示す。図２はチップ型積層セラミックコンデ
ンサ１１を示す断面図であって、主としてセラミック素
体１２とセラミック素体１２の両端にコ字状に形成され
た外部電極１３とから構成されている。外部電極１３
は、セラミック素体１２に接して形成された厚膜電極１
４、厚膜電極１４上に形成されたＮｉめっき層１５、Ｎ
ｉめっき層１５上に形成されたＳｎめっき層またはＳｎ
合金めっき層（以下、単に「Ｓｎめっき層」と呼ぶ）１
６の３層から構成されている。ここで、厚膜電極１４は
例えばＡｇ、Ｃｕ等の金属ペーストの焼き付けによっ
て、Ｎｉめっき層１５はＮｉの電界めっきによって、Ｓ
ｎめっき層１６はＳｎの電解めっきによって、それぞれ
形成される。
Ｓｎ合金を最外層に設けたセラミック電子部品の一例
を、図２に示す。図２はチップ型積層セラミックコンデ
ンサ１１を示す断面図であって、主としてセラミック素
体１２とセラミック素体１２の両端にコ字状に形成され
た外部電極１３とから構成されている。外部電極１３
は、セラミック素体１２に接して形成された厚膜電極１
４、厚膜電極１４上に形成されたＮｉめっき層１５、Ｎ
ｉめっき層１５上に形成されたＳｎめっき層またはＳｎ
合金めっき層（以下、単に「Ｓｎめっき層」と呼ぶ）１
６の３層から構成されている。ここで、厚膜電極１４は
例えばＡｇ、Ｃｕ等の金属ペーストの焼き付けによっ
て、Ｎｉめっき層１５はＮｉの電界めっきによって、Ｓ
ｎめっき層１６はＳｎの電解めっきによって、それぞれ
形成される。
【０００４】
【発明が解決しようとする課題】ところで、上述の構成
のセラミック電子部品に環境試験の１種である温度変化
試験を施すと、３層構造の外部電極１３の最外層にあた
るＳｎめっき層１６に、ホイスカ（ひげ状のＳｎの突起
物）が発生する場合があることが近年明らかになってき
た。現時点では、ホイスカの発生の詳細なメカニズムは
明らになっていないが、ホイスカが回路基板に実装され
た電子部品の外部電極で発生すると、隣接する部品また
は配線パターンと短絡する恐れがある。これまで、従来
の構成の外部電極でこれらの問題が生じることがなかっ
たのは、発生するホイスカの大きさが、隣接する部品ま
たは配線パターンとの間隔と比較して十分に小さかった
ためであると考えられる。今後、回路部品の実装密度が
高くなるに従い各部品および配線パターンの間隔は狭く
なるため、上述のホイスカによる短絡不良が生ずる危険
性は高くなることが予想される。
のセラミック電子部品に環境試験の１種である温度変化
試験を施すと、３層構造の外部電極１３の最外層にあた
るＳｎめっき層１６に、ホイスカ（ひげ状のＳｎの突起
物）が発生する場合があることが近年明らかになってき
た。現時点では、ホイスカの発生の詳細なメカニズムは
明らになっていないが、ホイスカが回路基板に実装され
た電子部品の外部電極で発生すると、隣接する部品また
は配線パターンと短絡する恐れがある。これまで、従来
の構成の外部電極でこれらの問題が生じることがなかっ
たのは、発生するホイスカの大きさが、隣接する部品ま
たは配線パターンとの間隔と比較して十分に小さかった
ためであると考えられる。今後、回路部品の実装密度が
高くなるに従い各部品および配線パターンの間隔は狭く
なるため、上述のホイスカによる短絡不良が生ずる危険
性は高くなることが予想される。
【０００５】この問題に対して、ホイスカ発生の恐れが
少なくかつはんだ濡れ性の高い材料、例えばＡｕやＰｄ
等の皮膜を外部電極の最外層に設ける方法が対応策とし
て検討されている。しかしながらこれらの材料はいずれ
も貴金属のため材料費が高く、結果的に製品の価格が上
昇するという問題が新たに生じることになる。ホイスカ
の発生を抑制することさえできれば、Ｓｎは端子電極の
最外層に設ける電極材料として最も好適な材料であり、
Ｓｎを用いつつホイスカの発生を抑制しうる方法が求め
られている。
少なくかつはんだ濡れ性の高い材料、例えばＡｕやＰｄ
等の皮膜を外部電極の最外層に設ける方法が対応策とし
て検討されている。しかしながらこれらの材料はいずれ
も貴金属のため材料費が高く、結果的に製品の価格が上
昇するという問題が新たに生じることになる。ホイスカ
の発生を抑制することさえできれば、Ｓｎは端子電極の
最外層に設ける電極材料として最も好適な材料であり、
Ｓｎを用いつつホイスカの発生を抑制しうる方法が求め
られている。
【０００６】したがって本発明の目的は、温度変化試験
のような低温と高温のサイクルが繰り返される環境下に
あっても、Ｓｎめっき層にホイスカを発生させない構造
を有するセラミックス電子部品およびその製造方法を提
供することにある。
のような低温と高温のサイクルが繰り返される環境下に
あっても、Ｓｎめっき層にホイスカを発生させない構造
を有するセラミックス電子部品およびその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】本発明者らは鋭意研究の
結果、Ｓｎめっき層に生じるホイスカは、Ｓｎめっき層
の直下に形成される金属材料の種類によって、その発生
の有無が影響を受けることを見出した。より具体的に
は、Ｓｎめっき層の直下に、Ｓｎめっき層の線膨張係数
よりも実質的に大きい線膨張係数を有する金属材料、例
えばＺｎ、Ａｌ、Ｐｂ等の金属材料を含んでなるホイス
カ抑制層を形成することにより、Ｓｎめっき層に生じる
ホイスカを抑制できることを見出し、本発明を完成させ
るに到った。
結果、Ｓｎめっき層に生じるホイスカは、Ｓｎめっき層
の直下に形成される金属材料の種類によって、その発生
の有無が影響を受けることを見出した。より具体的に
は、Ｓｎめっき層の直下に、Ｓｎめっき層の線膨張係数
よりも実質的に大きい線膨張係数を有する金属材料、例
えばＺｎ、Ａｌ、Ｐｂ等の金属材料を含んでなるホイス
カ抑制層を形成することにより、Ｓｎめっき層に生じる
ホイスカを抑制できることを見出し、本発明を完成させ
るに到った。
【０００８】上述の通り、現時点では温度変化試験によ
って発生するホイスカの発生メカニズムの詳細は不明で
ある。この点につき本発明者らは、Ｓｎめっき層とそれ
と接する下地層との界面に生じる応力が、ホイスカの発
生／伸長の駆動力の一つの要因となっている、と考えて
いる。そしてこの応力の発生原因は、Ｓｎめっき層とそ
れと接する下地層の線膨張係数の差に起因するものと考
えられる。より具体的には、Ｓｎめっき層内部からホイ
スカが発生している点からも、Ｓｎめっき層に圧縮応力
が繰り返し加わることにより、次第にホイスカの発生／
伸長が生じるものと考えられる。
って発生するホイスカの発生メカニズムの詳細は不明で
ある。この点につき本発明者らは、Ｓｎめっき層とそれ
と接する下地層との界面に生じる応力が、ホイスカの発
生／伸長の駆動力の一つの要因となっている、と考えて
いる。そしてこの応力の発生原因は、Ｓｎめっき層とそ
れと接する下地層の線膨張係数の差に起因するものと考
えられる。より具体的には、Ｓｎめっき層内部からホイ
スカが発生している点からも、Ｓｎめっき層に圧縮応力
が繰り返し加わることにより、次第にホイスカの発生／
伸長が生じるものと考えられる。
【０００９】ところで、Ｓｎめっき層に圧縮応力が加わ
るのは、Ｓｎめっき層よりも線膨張係数の小さい下地
層上にＳｎめっき層が形成された場合であれば、温度が
上昇した時、Ｓｎめっき層よりも線膨張係数の大きい
下地層上にＳｎめっき層が形成された場合であれば、温
度が低下した時、の２つの場合である。しかしながら、
例えば後述の表３に示す実験例からも明らかなように、
Ｓｎめっき層よりも線膨張係数の大きい下地層上にＳｎ
めっき層を形成し温度を低下させた場合には、Ｓｎめっ
き層には圧縮応力が加わるものの、ホイスカは発生しな
いことが確認されている。
るのは、Ｓｎめっき層よりも線膨張係数の小さい下地
層上にＳｎめっき層が形成された場合であれば、温度が
上昇した時、Ｓｎめっき層よりも線膨張係数の大きい
下地層上にＳｎめっき層が形成された場合であれば、温
度が低下した時、の２つの場合である。しかしながら、
例えば後述の表３に示す実験例からも明らかなように、
Ｓｎめっき層よりも線膨張係数の大きい下地層上にＳｎ
めっき層を形成し温度を低下させた場合には、Ｓｎめっ
き層には圧縮応力が加わるものの、ホイスカは発生しな
いことが確認されている。
【００１０】これらの点を考慮すると、ホイスカの発生
条件は、温度上昇時にＳｎめっき層に圧縮応力が加わる
ことである、と考えられる。従って、ホイスカの発生を
抑制するためには、外部電極の構成を、温度上昇時にＳ
ｎめっき層に圧縮応力が加わらないような構成、すなわ
ちＳｎめっき層の直下にＳｎめっき層よりも線膨張係数
の大きい金属材料からなる下地層をホイスカ抑制層とし
てさらに設ける構成とすれば良いのである（なお、従来
構造の外部電極においてＳｎめっき層の直下に形成され
ていたＮｉめっき層は、Ｓｎめっき層に比べ線膨張係数
の小さい金属材料である）。
条件は、温度上昇時にＳｎめっき層に圧縮応力が加わる
ことである、と考えられる。従って、ホイスカの発生を
抑制するためには、外部電極の構成を、温度上昇時にＳ
ｎめっき層に圧縮応力が加わらないような構成、すなわ
ちＳｎめっき層の直下にＳｎめっき層よりも線膨張係数
の大きい金属材料からなる下地層をホイスカ抑制層とし
てさらに設ける構成とすれば良いのである（なお、従来
構造の外部電極においてＳｎめっき層の直下に形成され
ていたＮｉめっき層は、Ｓｎめっき層に比べ線膨張係数
の小さい金属材料である）。
【００１１】
【発明の実施の形態】以下、本発明のセラミック電子部
品の一実施例を図を用いて詳細に説明する。
品の一実施例を図を用いて詳細に説明する。
【００１２】図１はチップ型積層セラミックコンデンサ
１を示す断面図であって、主としてセラミック素体２と
セラミック素体２の両端にコ字状に形成された外部電極
３とから構成されている。外部電極３は、セラミック素
体２に接して形成された厚膜電極４、厚膜電極４上に形
成されたＮｉめっき層５、Ｎｉめっき層５上に形成され
たホイスカ抑制層６、ホイスカ抑制層６と接して形成さ
れ外部電極３の最外層に位置して形成されるＳｎめっき
層７とから構成されている。ここで、厚膜電極４はＡｇ
ペーストの焼き付けによって、Ｎｉめっき層５はＮｉの
電解めっきによって、ホイスカ抑制層６はＡｌの電解め
っきによって、Ｓｎめっき層７はＳｎの電解めっきによ
って、それぞれ形成される。なお、厚膜電極４はＡｇペ
ースト以外にＣｕペーストを用いても良いし、ホイスカ
抑制層６はＡｌ以外にＺｎ、Ａｇ、Ｐｂの電解めっきに
よって形成しても構わない。
１を示す断面図であって、主としてセラミック素体２と
セラミック素体２の両端にコ字状に形成された外部電極
３とから構成されている。外部電極３は、セラミック素
体２に接して形成された厚膜電極４、厚膜電極４上に形
成されたＮｉめっき層５、Ｎｉめっき層５上に形成され
たホイスカ抑制層６、ホイスカ抑制層６と接して形成さ
れ外部電極３の最外層に位置して形成されるＳｎめっき
層７とから構成されている。ここで、厚膜電極４はＡｇ
ペーストの焼き付けによって、Ｎｉめっき層５はＮｉの
電解めっきによって、ホイスカ抑制層６はＡｌの電解め
っきによって、Ｓｎめっき層７はＳｎの電解めっきによ
って、それぞれ形成される。なお、厚膜電極４はＡｇペ
ースト以外にＣｕペーストを用いても良いし、ホイスカ
抑制層６はＡｌ以外にＺｎ、Ａｇ、Ｐｂの電解めっきに
よって形成しても構わない。
【００１３】ここで、ホイスカ抑制層６として用いられ
ているＡｌ、Ｚｎは、Ｓｎめっき層７よりもその線膨張
係数が大きい金属材料である。なお、本発明でのホイス
カ抑制層６としては、Ａｇも使用可能である。この点、
Ａｇの実際の線膨張係数はＳｎめっき層７のそれよりも
若干小さい。しかしながら、両者の線膨張係数の差は僅
少であり、後述の表２、表３に示した実験結果からも明
らかなようにホイスカ抑制層６としてＡｇを用いた場合
であってもホイスカはほとんど発生しておらず、また発
生するホイスカも実用上問題とならない大きさのものに
過ぎない。従って、Ａｇも「線膨張係数の差から生じる
応力によってホイスカが発生する」事態を抑制しうる下
地層である点に代わりはなく、本発明の趣旨を実現する
金属材料の１種であることに変わりはないものと評価で
きる。
ているＡｌ、Ｚｎは、Ｓｎめっき層７よりもその線膨張
係数が大きい金属材料である。なお、本発明でのホイス
カ抑制層６としては、Ａｇも使用可能である。この点、
Ａｇの実際の線膨張係数はＳｎめっき層７のそれよりも
若干小さい。しかしながら、両者の線膨張係数の差は僅
少であり、後述の表２、表３に示した実験結果からも明
らかなようにホイスカ抑制層６としてＡｇを用いた場合
であってもホイスカはほとんど発生しておらず、また発
生するホイスカも実用上問題とならない大きさのものに
過ぎない。従って、Ａｇも「線膨張係数の差から生じる
応力によってホイスカが発生する」事態を抑制しうる下
地層である点に代わりはなく、本発明の趣旨を実現する
金属材料の１種であることに変わりはないものと評価で
きる。
【００１４】上述の構成のセラミック電子部品に対し
て、まず以下の表１に示す条件で温度変化試験を実施
し、ホイスカの発生の有無を確認した。この温度変化試
験の結果を表２に示す。なお、表２には本実施例の構造
の電子部品での試験結果に加えて、従来例の構造の電子
部品での温度変化試験の試験結果も、比較のために併せ
て示した。
て、まず以下の表１に示す条件で温度変化試験を実施
し、ホイスカの発生の有無を確認した。この温度変化試
験の結果を表２に示す。なお、表２には本実施例の構造
の電子部品での試験結果に加えて、従来例の構造の電子
部品での温度変化試験の試験結果も、比較のために併せ
て示した。
【００１５】
【表１】
【００１６】
【表２】
【００１７】表２の結果からも明らかなように、本実施
例の構造を採用したセラミック電子部品においては、ホ
イスカの発生抑制について顕著な効果が確認できる。
例の構造を採用したセラミック電子部品においては、ホ
イスカの発生抑制について顕著な効果が確認できる。
【００１８】つぎに、Ｓｎめっき層の直下に形成される
下地層（ホイスカ抑制層）の材料の違いによって、温度
変化試験によって生じるホイスカの発生がどうのように
変化するか確認した。この実験結果を以下の表３に示
す。なお実験は、各種の金属薄板上に電解めっきによっ
てＳｎめっき層を形成したのち、当該試料を上述の表１
に示した条件と同様の条件にて温度変化試験を行った。
下地層（ホイスカ抑制層）の材料の違いによって、温度
変化試験によって生じるホイスカの発生がどうのように
変化するか確認した。この実験結果を以下の表３に示
す。なお実験は、各種の金属薄板上に電解めっきによっ
てＳｎめっき層を形成したのち、当該試料を上述の表１
に示した条件と同様の条件にて温度変化試験を行った。
【００１９】
【表３】
【００２０】さらに、各種の金属薄板上に形成するＳｎ
めっき層を、Ｓｎ単体めっきではなく各種のＳｎ合金め
っきとした時におけるホイスカの抑制効果についても確
認した。この実験結果を以下の表４、表５、表６、表７
に示す。
めっき層を、Ｓｎ単体めっきではなく各種のＳｎ合金め
っきとした時におけるホイスカの抑制効果についても確
認した。この実験結果を以下の表４、表５、表６、表７
に示す。
【００２１】
【表４】
【００２２】
【表５】
【００２３】
【表６】
【００２４】
【表７】
【００２５】上述の各実験結果からも明らかなように、
Ｓｎめっき層（Ｓｎ単体めっき、Ｓｎ合金めっきをとも
に含む）の直下に、Ｓｎめっき層よりも実質的に線膨張
係数の大きい金属材料からなるホイスカ抑制層を形成す
ることにより、温度変化試験によって生じるＳｎめっき
層の表面に生じるホイスカの発生を、効果的に抑制でき
ることが確認できる。
Ｓｎめっき層（Ｓｎ単体めっき、Ｓｎ合金めっきをとも
に含む）の直下に、Ｓｎめっき層よりも実質的に線膨張
係数の大きい金属材料からなるホイスカ抑制層を形成す
ることにより、温度変化試験によって生じるＳｎめっき
層の表面に生じるホイスカの発生を、効果的に抑制でき
ることが確認できる。
【００２６】また、従来より一般的にホイスカの発生を
確認する試験として恒温放置試験（恒温にて一定時間放
置したのちホイスカの発生の有無を観察する試験）が行
われているが、表２〜表７に示した各試料に対して恒温
放置試験を行ったところ、本発明の構成の外部電極、従
来構造の外部電極ともに、温度変化試験後に見られたよ
うなホイスカの発生は認められなかった。
確認する試験として恒温放置試験（恒温にて一定時間放
置したのちホイスカの発生の有無を観察する試験）が行
われているが、表２〜表７に示した各試料に対して恒温
放置試験を行ったところ、本発明の構成の外部電極、従
来構造の外部電極ともに、温度変化試験後に見られたよ
うなホイスカの発生は認められなかった。
【００２７】
【発明の効果】上述の説明からも明らかなように、外部
電極の最外層に位置するＳｎめっき層の直下に、Ｓｎめ
っき層の線膨張係数よりも実質的に大きい線膨張係数を
有する金属材料を含んでなるホイスカ抑制層を形成する
ことにより、温度変化によってＳｎめっき層の表面に生
じるホイスカの発生を効果的に抑制することが可能にな
る。これにより、基板上に部品を実装するに際して、よ
り実装密度を上げた部品の搭載が可能になる。
電極の最外層に位置するＳｎめっき層の直下に、Ｓｎめ
っき層の線膨張係数よりも実質的に大きい線膨張係数を
有する金属材料を含んでなるホイスカ抑制層を形成する
ことにより、温度変化によってＳｎめっき層の表面に生
じるホイスカの発生を効果的に抑制することが可能にな
る。これにより、基板上に部品を実装するに際して、よ
り実装密度を上げた部品の搭載が可能になる。
【００２８】なおここで、ホイスカ抑制層として好適な
金属材料として、Ｓｎよりも線膨張係数の値が実際に大
きいＡｌ、Ｚｎ、Ｐｂ、およびＳｎよりも若干線膨張係
数は小さいが同じく本発明の作用効果を有するＡｇなど
を、本発明で用いる金属材料としうる。
金属材料として、Ｓｎよりも線膨張係数の値が実際に大
きいＡｌ、Ｚｎ、Ｐｂ、およびＳｎよりも若干線膨張係
数は小さいが同じく本発明の作用効果を有するＡｇなど
を、本発明で用いる金属材料としうる。
【図１】 本発明のセラミック電子部品を示す断面図で
ある。
ある。
【図２】 従来例のセラミック電子部品を示す断面図で
ある。
ある。
１ ・・・ チップ型積層セラミックコンデンサ ２ ・・・ セラミック素体 ３ ・・・ 外部電極 ４ ・・・ 厚膜電極 ５ ・・・ Ｎｉめっき層 ６ ・・・ ホイスカ抑制層 ７ ・・・ Ｓｎめっき層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K044 AA13 AB10 BA06 BA10 BB02 BC11 BC14 CA18 5E001 AB03 AF00 AF06 AH01 AH07 AJ03
Claims (7)
- 【請求項１】 セラミック素体上に外部電極が形成され
てなるセラミック電子部品であって、 前記外部電極は、セラミック素体表面に形成される厚膜
電極と、厚膜電極上に形成されるＮｉめっき層と、Ｎｉ
めっき層上に形成されるホイスカ抑制層と、ホイスカ抑
制層と接して形成され外部電極の最外層に位置して形成
されるＳｎめっき層とを有してなり、 前記ホイスカ抑制層は、最外層のＳｎめっき層の線膨張
係数よりも実質的に大きい線膨張係数を有する金属材料
を含んでなることを特徴とするセラミック電子部品。 - 【請求項２】 前記Ｓｎめっき層の線膨張係数よりも実
質的に大きい線膨張係数を有する金属材料として、Ｚ
ｎ、Ａｌ、Ｐｂのうちの少なくとも一種を用いることを
特徴とする請求項１記載のセラミック電子部品。 - 【請求項３】 セラミック素体上に外部電極が形成され
てなるセラミック電子部品であって、 前記外部電極は、セラミック素体表面に形成される厚膜
電極と、厚膜電極上に形成されるＮｉめっき層と、Ｎｉ
めっき層上に形成されるＡｇめっき層と、Ａｇめっき層
と接して形成され外部電極の最外層に位置して形成され
るＳｎめっき層とからなることを特徴とするセラミック
電子部品。 - 【請求項４】 セラミック素体上に外部電極を形成して
なるセラミック電子部品の製造方法であって、 前記外部電極は、セラミック素体表面に厚膜電極を形成
する工程と、厚膜電極上にＮｉめっき層を形成する工程
と、Ｎｉめっき層上にホイスカ抑制層を形成する工程
と、ホイスカ抑制層と接してＳｎめっき層を最外層とし
て形成する工程とを有して形成され、 前記ホイスカ抑制層は、最外層のＳｎめっき層の線膨張
係数よりも実質的に大きい線膨張係数を有する金属材料
を含んで形成されることを特徴とするセラミック電子部
品の製造方法。 - 【請求項５】 前記Ｓｎめっき層の線膨張係数よりも実
質的に大きい線膨張係数を有する金属材料として、Ｚ
ｎ、Ａｌ、Ｐｂのうちの少なくとも一種を含んで形成さ
れることを特徴とする請求項４記載のセラミック電子部
品の製造方法。 - 【請求項６】 セラミック素体上に外部電極を形成して
なるセラミック電子部品の製造方法であって、 前記外部電極は、セラミック素体表面に厚膜電極を形成
する工程と、厚膜電極上にＮｉめっき層を形成する工程
と、Ｎｉめっき層上にＡｇめっき層を形成する工程と、
Ａｇめっき層と接してＳｎめっき層を最外層として形成
する工程とを有して形成されることを特徴とするセラミ
ック電子部品の製造方法。 - 【請求項７】 前記Ｓｎめっき層が、Ｓｎ合金めっき層
であることを特徴とする請求項１ないし請求項６のいず
れかに記載のセラミック電子部品およびその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11104363A JP2000299242A (ja) | 1999-04-12 | 1999-04-12 | セラミック電子部品、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11104363A JP2000299242A (ja) | 1999-04-12 | 1999-04-12 | セラミック電子部品、およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299242A true JP2000299242A (ja) | 2000-10-24 |
Family
ID=14378754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11104363A Pending JP2000299242A (ja) | 1999-04-12 | 1999-04-12 | セラミック電子部品、およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299242A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023123A (ja) * | 2001-07-09 | 2003-01-24 | Shindo Denshi Kogyo Kk | 回路基板および回路基板の製造方法 |
-
1999
- 1999-04-12 JP JP11104363A patent/JP2000299242A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023123A (ja) * | 2001-07-09 | 2003-01-24 | Shindo Denshi Kogyo Kk | 回路基板および回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475910B2 (ja) | 電子部品、電子部品の製造方法および回路基板 | |
| KR20190059972A (ko) | 칩형 전자 부품 | |
| JP2001110666A (ja) | 電子部品、および電子部品の製造方法 | |
| JP2009026906A (ja) | 電子部品およびその製造方法 | |
| JPH09180957A (ja) | 積層型セラミックコンデンサ | |
| JPH06173081A (ja) | 電子部品 | |
| JPH11245083A (ja) | 半田及びそれを用いた回路基板 | |
| JP2019117899A (ja) | 積層電子部品 | |
| JP2000299242A (ja) | セラミック電子部品、およびその製造方法 | |
| JP2002075779A (ja) | セラミック電子部品 | |
| JP4721827B2 (ja) | 配線基板の製造方法 | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JPH04302116A (ja) | 基台付きチップ型電子部品 | |
| JP2003243245A (ja) | セラミック電子部品およびその製造方法 | |
| JP2000340596A (ja) | 半導体装置の製造方法 | |
| JPH0864029A (ja) | 端子電極用ペースト | |
| JPH07211575A (ja) | セラミックコンデンサ | |
| JPH08236387A (ja) | 面実装電子部品とその製造方法 | |
| JPH08306584A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JPS60176215A (ja) | 積層セラミツクコンデンサ−の端子電極形成方法 | |
| JPH07335487A (ja) | 電子部品及びその製造方法 | |
| JP2000030971A (ja) | チップ型電子部品及びその製造方法 | |
| JP2963420B2 (ja) | 角形チップ状電子部品 | |
| JPS61234519A (ja) | 電子部品 | |
| JP4856745B2 (ja) | フレキシブル基板用導体およびその製造方法並びにフレキシブル基板 |