JP2000294760A - 光検出素子 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基体の構成を一部変更することによっ
て、クロストークの小さい裏面入射型の光検出素子を提
供することを目的とする。 【解決手段】 第１導電型半導体基体の一方の主面側に
第２導電型領域が形成されており、他方の主面である反
主面側から入射する光に応じて第１導電型半導体基体内
で発生した電荷のうち第２導電型領域に到達した信号電
荷を、その第２導電型領域の形成区域に割り付けられた
各画素を単位として蓄積する光検出素子において、第１
導電型半導体基体内において各画素を区分する境界領域
の下方には、第１導電型の高濃度障壁領域が形成され、
高濃度障壁領域は、各画素の下方かつその高濃度障壁領
域と同じ基体深さに位置する領域よりも、第１導電型不
純物濃度が高いことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基体の一方
の主面側に複数の画素を有し、他方の主面側から入射す
る光に応じて発生する電荷のうちそれらの画素に到達し
た信号電荷を画素単位に蓄積する光検出素子に関する。

【０００２】

【従来の技術】固体撮像素子の１つに、裏面入射型の固
体撮像素子（以下、単に「固体撮像素子」という。）が
ある。この固体撮像素子は、障害物のない下面からの入
射光を検出する構造となっており、紫外線やＸ線等の、
半導体の表面で吸収され易い短波長光を比較的高い感度
で検出できることが特徴である。

【０００３】＜第１従来例＞図３０、図３１は、固体撮
像素子の一例を示す図である。図３０は、固体撮像素子
を構成する主要部の位置関係を平面的に示す図であり、
図３１は、図３０のＡ−Ａ’位置における固体撮像素子
の断面図である。なお、図３０、図３１に示す固体撮像
素子は、フルフレーム転送型のＣＣＤ固体撮像素子であ
る。

【０００４】固体撮像素子は、シリコン基板４００に形
成された低濃度のＰ型エピタキシャル成長層４０１上
（上面）に、埋め込みＣＣＤ用のＮ型拡散領域１０１〜
１０４を有し、それら埋め込みＣＣＤ１０１〜１０４を
電荷蓄積部と垂直方向の電荷転送部とに兼用している。
これらのＮ型拡散領域１０１〜１０４上には、ゲート酸
化膜４０２を介してポリシリコン電極２０１〜２１６が
形成される。そのポリシリコン電極２０１〜２１６に
は、４電極を１単位として端子３０１〜３０４が接続さ
れ、各埋め込みＣＣＤ１０１〜１０４の４電極分の領域
毎に画素が割り付けられている。また、水平方向に各画
素を区分する境界領域（埋め込みＣＣＤ１０１〜１０４
の間隙）には、高濃度の分離用Ｐ型拡散領域１０５が形
成されている。

【０００５】このような埋め込みＣＣＤ１０１〜１０４
に蓄積された信号電荷は、上記した端子３０１〜３０４
に印加される４相の駆動パルスによって垂直方向に転送
され、さらに水平ＣＣＤ１００、出力アンプ３０５へと
送られる。ここで、固体撮像素子の下面側から入射した
光は、シリコン内部に電子正孔対を発生させる。発生し
た負電荷のうち、正電荷と再結合することなく拡散移動
し、埋め込みＣＣＤ１０１〜１０４近傍に形成されるポ
テンシャル井戸にまで到達できた負電荷のみが、信号電
荷として検出される。

【０００６】この固体撮像素子では、全体の機械的な強
度を保ちつつ、しかも下面近くで発生した負電荷がこの
ポテンシャル井戸に到達し易くするために、複数の画素
が配置された画素部の下方のシリコン基板４００のみ
が、下面側から削られている。そして、この部分のＰ型
エピタキシャル成長層４０１の下面側には、アキューム
レーション用高濃度Ｐ型領域４０３が形成されており、
下面近くで発生した負電荷がポテンシャル井戸の方向へ
拡散し易い構成になっている。この結果、入射光の波長
成分のうち、一般にシリコンの表面付近までしか入射し
ない紫外線やＸ線などの短波長光を、高い感度で検出で
きる。

【０００７】＜第２従来例＞図３２、図３３は、固体撮
像素子の一例を示す図である。図３２は、固体撮像素子
を構成する主要部の位置関係を平面的に示す図であり、
図３３は、図３２のＡ−Ａ’位置における固体撮像素子
の断面図である。なお、図３２、図３３に示す固体撮像
素子は、フルフレーム転送型のＣＣＤ固体撮像素子であ
る。

【０００８】固体撮像素子は、シリコン基板４００に形
成された低濃度のＰ型エピタキシャル成長層４０１上
（上面）に、埋め込みＣＣＤ用のＮ型拡散領域１０１〜
１０４を有し、それら埋め込みＣＣＤ１０１〜１０４を
光電変換部と垂直方向の電荷転送部とに兼用している。
これらのＮ型拡散領域１０１〜１０４上には、ゲート酸
化膜４０２を介してポリシリコン電極２０１〜２１６が
形成される。そのポリシリコン電極２０１〜２１６に
は、４電極を１単位として端子３０１〜３０４が接続さ
れ、各埋め込みＣＣＤ１０１〜１０４の４電極分の領域
毎に画素が割り付けられている。また、水平方向に各画
素を区分する境界領域（埋め込みＣＣＤ１０１〜１０４
の間隙）には、横型オーバーフロードレイン用のＮ型拡
散領域５０１〜５０５が形成されている。この境界領域
にはさらに、これらＮ型の埋め込みＣＣＤ１０１〜１０
４および横型オーバーフロードレイン５０１〜５０５の
電気的分離を図るために、両者の間隙に、高濃度の分離
用Ｐ型拡散領域１０５が形成されている。

【０００９】このような埋め込みＣＣＤ１０１〜１０４
に蓄積された信号電荷は、上記した端子３０１〜３０４
に印加される４相の駆動パルスによって、水平ＣＣＤ１
００、出力アンプ３０５へと送られる。ここで、固体撮
像素子の下面側から入射した光は、シリコン内部に電子
正孔対を発生させる。発生した負電荷のうち、正電荷と
再結合することなく拡散移動し、埋め込みＣＣＤ１０１
〜１０４近傍に形成されるポテンシャル井戸にまで到達
できた負電荷のみが、信号電荷として検出される。

【００１０】この固体撮像素子では、全体の機械的な強
度を保ちつつ、しかも下面近くで発生した負電荷がこの
ポテンシャル井戸に到達し易くするために、複数の画素
が配置された画素部の下方のシリコン基板４００のみ
が、下面側から削られている。そして、この部分のＰ型
エピタキシャル成長層４０１の下面側には、アキューム
レーション用高濃度Ｐ型領域４０３が形成されており、
下面近くで発生した負電荷がポテンシャル井戸の方向へ
拡散し易い構造になっている。この結果、入射光の波長
成分のうち、一般にシリコンの表面付近までしか入射し
ない紫外線やＸ線などの短波長光を、高い感度で検出で
きる。

【００１１】

【発明が解決しようとする課題】＜第１従来例の課題＞
上記した第１従来例の固体撮像素子では、クロストーク
による画像信号の品質低下が生じている。図３１に示し
たように、各画素の下方で発生した負電荷のうち、正電
荷と再結合せずに画素の方向へ移動したものは信号電荷
として検出されるが、その画素から離れた下面近傍で発
生した負電荷（例えば、符号４０９で示す負電荷）は、
隣接画素の方向に流れ込む可能性も比較的高い。どの位
置の負電荷も、拡散移動するために様々な方向へ移動す
る可能性を有しているが、画素から遠い程、そこに到達
可能な移動角度は狭まるからである。このようにして隣
接画素に流れ込んだ負電荷が、クロストークの原因であ
る。

【００１２】なお、負電荷の移動路となるシリコン部分
（Ｐ型エピタキシャル成長層４０１）を薄くすればこの
クロストークを軽減できるが、固体撮像素子全体の機械
的な強度を保つためにはある程度の厚さを残す必要があ
る。請求項１〜請求項４に記載の発明は、このような第
１従来例の問題に鑑みてなされたもので、半導体基体の
構成を一部変更することによって、クロストークの小さ
い裏面入射型の光検出素子を提供することを目的とす
る。

【００１３】＜第２従来例の課題＞上記した第２従来例
の固体撮像素子では、開口率の低下が生じている。図３
３に示したように、各画素の下方で発生した負電荷のう
ち、正電荷と再結合せずに画素の方向へ移動したものは
信号電荷として検出されるが、各画素の埋め込みＣＣＤ
と同じ導電型である横型オーバーフロードレイン５０１
〜５０５にも流れ込む可能性がある。特に、境界領域近
傍に存在する負電荷（例えば、符号５０９で示す負電
荷）は、その可能性が高い。そして横型オーバーフロー
ドレイン５０１〜５０５へ流れ込んだ負電荷は、最終的
に不要な電荷として外部に掃き出されてしまう。

【００１４】したがって、固体撮像素子全体では、入射
光に応じて発生した負電荷の一部が無効電荷となるの
で、実質的な開口率が低下するのである。請求項５に記
載の発明は、このような第２従来例の問題に鑑みてなさ
れたもので、半導体基体の構成を一部変更することによ
って、開口率の高い裏面入射型の光検出素子を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】請求項１に記載の発明
は、第１導電型半導体基体の一方の主面側に第２導電型
領域が形成されており、他方の主面である反主面側から
入射する光に応じて第１導電型半導体基体内で発生した
電荷のうち第２導電型領域に到達した信号電荷を、その
第２導電型領域の形成区域に割り付けられた各画素を単
位として蓄積する光検出素子において、第１導電型半導
体基体内において各画素を区分する境界領域の下方に
は、第１導電型の高濃度障壁領域が形成され、高濃度障
壁領域は、各画素の下方かつその高濃度障壁領域と同じ
基体深さに位置する領域よりも、第１導電型不純物濃度
が高いことを特徴とする。

【００１６】請求項２に記載の発明は、請求項１に記載
の光検出素子において、高濃度障壁領域は、境界領域の
下方に局在していることを特徴とする。

【００１７】請求項３に記載の発明は、請求項１に記載
の光検出素子において、反主面には、第１導電型のアキ
ュームレーション領域が形成されていることを特徴とす
る。

【００１８】請求項４に記載の発明は、請求項３に記載
の光検出素子において、高濃度障壁領域とアキュームレ
ーション領域とは、連続していることを特徴とする。

【００１９】請求項５に記載の発明は、請求項１〜請求
項４の何れか１項に記載の光検出素子において、境界領
域には、第２導電型領域と電気的に分離されると共にそ
の第２導電型領域から溢れた電荷を吸収する第２導電型
の排出領域が形成されていることを特徴とする。

【００２０】請求項６に記載の発明は、第１導電型半導
体基体の一方の主面側に第２導電型領域が形成されてお
り、他方の主面である反主面側から入射する光に応じて
第１導電型半導体基体内で発生した電荷のうち第２導電
型領域に到達した信号電荷を、その第２導電型領域の形
成区域に割り付けられた各画素を単位として蓄積する光
検出素子であって、各画素を区分する境界領域には、第
２導電型領域と電気的に分離されると共にその第２導電
型領域から溢れた電荷を吸収する第２導電型の排出領域
が形成されている光検出素子において、排出領域に反主
面側から隣接する位置には、第１導電型の高濃度障壁領
域が形成され、高濃度障壁領域は、その高濃度障壁領域
のさらに反主面側の領域よりも、第１導電型不純物濃度
が高いことを特徴とする。

【００２１】（作用）請求項１に記載の光検出素子で
は、各画素を区分する境界領域の下方に、画素の下方に
おける同じ基体深さ位置よりも第１導電型不純物濃度が
高い高濃度障壁領域が形成されている。ここで、第２導
電型領域からなる画素に信号電荷を蓄積するこの光検出
素子内では、第１導電型不純物濃度が高い程、電荷のポ
テンシャルが高くなる。つまり、画素の近傍には電荷の
ポテンシャルが低い領域（ポテンシャル井戸）が形成さ
れ、高濃度障壁領域には画素の反主面側の同じ深さ位置
の領域よりも電荷のポテンシャルの高い領域が形成され
る。

【００２２】この状態で、各画素の下方で発生した電荷
は、高濃度障壁領域におけるポテンシャルの高い領域に
遮られて隣接画素の方向へは移動しにくく、その反対
に、対応する画素のポテンシャル井戸の方向へ移動し易
くなる。したがって、各画素の下方で発生した電荷の移
動方向は、それぞれ対応する画素の方向に規制されるこ
ととなり、各電荷が高い確率で有効な信号成分になる。
この結果、光検出素子では、クロストークが低く抑えら
れる。

【００２３】請求項２に記載の光検出素子は、請求項１
に記載の光検出素子において、高濃度障壁領域を局在さ
せたものに等しい。この場合には、高濃度障壁領域の基
体深さ方向の厚みを小さくできる。仮に、電荷移動方向
の規制を優先させれば、境界領域下方の全部に高濃度障
壁領域を形成することになるが、これでは全体の製造工
程が複雑になる。しかし、深さ方向の厚みの小さい高濃
度障壁領域の形成は、第１導電型不純物導入の工程回数
が少なくても実現する。このような高濃度障壁領域によ
っても、電荷のポテンシャルが局部的に高い領域（ポテ
ンシャルの山）が形成されるので、電荷の移動方向をク
ロストークの生じにくい方向に規制する働きは、確実に
備えられる。したがって、請求項２に記載の光検出素子
は、クロストーク低減の機能も果たしつつその製造工程
の複雑化を抑えるので、有用性が高い。

【００２４】請求項３に記載の光検出素子では、請求項
１に記載の光検出素子において短波長光に対する感度を
向上させるために、反主面に第１導電型不純物濃度が高
いアキュームレーション領域が形成されている。このア
キュームレーション領域により形成される電荷のポテン
シャルの高い領域（ポテンシャルの壁）によれば、短波
長光など反主面付近で吸収され易い光に応じて発生する
電荷が、画素の方向に付勢されることになる。しかし、
反主面付近は内部と比べて画素からの距離が長いため、
このような電荷が隣接画素の方向に移動してしまう可能
性も比較的高い。そこで、請求項３に記載の光検出素子
では、請求項１と同様の高濃度障壁領域によりこのよう
な電荷の移動方向を適当な方向に規制する。したがっ
て、短波長光に適した光検出素子のクロストークを確実
に低下させことができる。

【００２５】請求項４に記載の光検出素子では、請求項
３に記載の光検出素子において、高濃度障壁領域とアキ
ュームレーション領域とが連続している。このように共
通の半導体基体に同じ導電型の領域同士を連続させて形
成する場合には、それぞれの領域の形成工程の一部また
は全部を共通させることができるため、アキュームレー
ション領域を有する光検出素子の従来の製造工程を殆ど
変更することなく、簡単にその光検出素子を製造するこ
とができる。したがって、請求項３に記載の光検出素子
の構成は、製造工程の複雑化が回避できる点において特
に有利である。

【００２６】請求項５に記載の光検出素子では、各画素
を区分する境界領域に、第２導電型領域と電気的に分離
されており、かつその第２導電型領域から溢れた電荷を
吸収する第２導電型の排出領域が形成されている。この
場合、上記した高濃度障壁領域が排出領域に対向するの
で、クロストーク低減の効果が得られるだけでなく、画
素の下方で発生した電荷の一部が排出領域に取り込まれ
るという事態をある程度回避できる利点もある。これに
よれば、固体撮像素子全体の開口率の低下を防ぐことが
できる。

【００２７】請求項６に記載の光検出素子では、第２導
電型の排出領域に反主面側から隣接する位置に、高濃度
障壁領域が形成され、この高濃度障壁領域は、その反主
面側の領域よりも第１導電型不純物濃度が高い。ここ
で、第２導電型領域に割り付けられた画素に電荷を蓄積
するこの光検出素子内では、第１導電型不純物濃度が高
い程、電荷のポテンシャルが高くなる。つまり、画素の
近傍には電荷のポテンシャルが低い領域（ポテンシャル
井戸）が形成され、また、排出領域に反主面側から隣接
する位置の高濃度障壁領域には、電荷のポテンシャルが
高い領域が形成される。

【００２８】この状態で、画素の下方で発生した電荷
は、高濃度障壁領域におけるポテンシャルの高い領域に
遮られて排出領域には取り込まれにくく、その反対に、
対応する画素のポテンシャル井戸の方向へ移動し易くな
る。したがって、各画素の下方で発生した電荷は高い確
率で信号電荷になるので、光検出素子全体の開口率が向
上する。特に、この高濃度障壁領域の形成位置を、画素
と比べて主面側から深い位置にした場合には、その高濃
度障壁領域が隣接画素の方向へ移動する電荷の一部を遮
る機能も兼ねるので、上記した効果の他、クロストーク
低減の効果も得られる。

【００２９】

【発明の実施の形態】以下、図面を参照して本発明に係
る実施形態を説明する。

【００３０】＜第１実施形態＞先ず、本発明に係る第１
実施形態を、図１〜図１０に基づいて説明する。本第１
実施形態は、請求項１、請求項２、請求項３に対応す
る。

【００３１】（第１実施形態の構成）図１、図２は、第
１実施形態の固体撮像素子を示す図である。図１は、固
体撮像素子を構成する主要部の位置関係を平面的に示す
図であり、図２は、図１のＡ−Ａ’位置における固体撮
像素子の断面図である。なお、図１、図２に示す固体撮
像素子は、第１従来例と同様、フルフレーム転送型のＣ
ＣＤ固体撮像素子である。これら図１、図２において、
第１従来例と同じ部分については同一の符号を付して示
す。

【００３２】固体撮像素子は、シリコン基板４００にエ
ピタキシャル成長させた低濃度のＰ型エピタキシャル成
長層１０上（上面）に、電荷蓄積部と垂直方向の電荷転
送部とに兼用される埋め込みＣＣＤ用のＮ型拡散領域１
０１〜１０４をストライプ状に配置している。これらの
埋め込みＣＣＤ１０１〜１０４のさらに上層には、ゲー
ト酸化膜４０２を介して、各埋め込みＣＣＤ１０１〜１
０４に共通のポリシリコン電極２０１〜２１６がストラ
イプ状に配置されている。これらポリシリコン電極２０
１〜２１６には、４電極を１単位として、４相の駆動パ
ルスが印加される端子３０１〜３０４が接続され、各埋
め込みＣＣＤ１０１〜１０４の４電極分の領域毎に画素
が割り付けられている。また、水平方向に各画素を区分
する境界領域（埋め込みＣＣＤ１０１〜１０４の間隙）
には、高濃度の分離用Ｐ型拡散領域１０５が形成されて
いる。

【００３３】また、複数の画素が配置された画素部の下
方のシリコン基板４００は、下面側から削られており、
この部分のＰ型エピタキシャル成長層１０の下面側に
は、アキュームレーション用高濃度Ｐ型領域４０３が形
成されている。さらに、第１実施形態のＰ型エピタキシ
ャル成長層１０内には、水平方向のクロストークを防止
する目的で、上記境界領域の下方に、障壁用高濃度Ｐ型
領域１１が形成されている。図では、分離用Ｐ型拡散領
域１０５とアキュームレーション用高濃度Ｐ型領域４０
３とのほぼ中間の位置となっている。

【００３４】なお、ここでは、上面の方向が「上」であ
り、下面の方向が「下」であるとみなして説明している
が、これらは、実際の下方重力の向きとは一切関係しな
いものである。ここで、請求項と、以上説明した固体撮
像素子との対応関係を示す。第１導電型半導体基体はＰ
型エピタキシャル成長層１０に対応し、第２導電型領域
は埋め込みＣＣＤ１０１〜１０４に対応し、高濃度障壁
領域は障壁用高濃度Ｐ型領域１１に対応し、アキューム
レーション領域はアキュームレーション用高濃度Ｐ型領
域４０３に対応する。

【００３５】（第１実施形態の動作）図３は、図２の太
点線部各位置における負電荷のポテンシャルを示す図で
ある。図３において、底面における各位置は、単位画素
とその周辺（図２太点線部）の各位置を示し、縦軸は、
その各位置における負電荷のポテンシャルを示す。２つ
のポテンシャルの山１２は、障壁用高濃度Ｐ型領域１１
により形成されたものである。ポテンシャル井戸１３
は、埋め込みＣＣＤ用のＮ型拡散領域１０２により形成
されたものである。また、下面側に形成されたポテンシ
ャルの壁１４は、アキュームレーション用高濃度Ｐ型領
域４０３によるものである。

【００３６】先ず、画素の受光領域から入射した紫外線
やＸ線は、シリコン深さ数十μｍの範囲でほとんどが吸
収されるので、これらの光強度を示す負電荷は、下面付
近において発生すると考えてよい。これらの負電荷は、
ポテンシャルの壁１４を下って２つのポテンシャルの山
１２の間を通過し、最終的に、正電荷と再結合しなかっ
た場合には、ポテンシャル井戸１３に取り込まれて信号
として検出される。

【００３７】仮に、ポテンシャルの壁１４を下る際に水
平方向の隣接画素の方向へ移動した負電荷も、ほとんど
の場合はポテンシャルの山１２に遮られ、最終的には、
２つのポテンシャルの山１２の間を通過して画素のポテ
ンシャル井戸１３に取り込まれる。したがって、各画素
の下方において発生した負電荷は、それぞれ高い確率で
対応する画素のポテンシャル井戸に取り込まれ、有効な
信号成分となる。なお、図２中矢印は、このような負電
荷の移動方向の概要を示したものである。このように、
第１実施形態では、ポテンシャルの山１２によって、負
電荷の移動方向が画素のポテンシャル井戸１３の方向に
規制される。

【００３８】（第１実施形態の製造方法）図４〜図１０
は、以上説明した固体撮像素子の製造方法を示す図であ
る。先ず、厚さ数百μｍのシリコン基板４００を用意す
る（図４）。このシリコン基板４００に対し、エピタキ
シャル成長法（気相成長法）により、低濃度のＰ型層
（Ｐ型エピタキシャル成長層１０ａ）を形成する。この
層の膜厚は、画素部の下面から障壁用高濃度Ｐ型領域１
１の形成位置までの距離（酸化膜４０４を除く）とする
（図２参照）（図５）。

【００３９】次に、そのエピタキシャル成長層１０ａの
表面にマスクを形成して、水平方向に画素を区分する境
界領域の下方に当たる位置にのみ、選択的に所定量のＰ
型不純物を注入する（図６）。それから、再びエピタキ
シャル成長法（気相成長法）によって、先に形成したＰ
型エピタキシャル成長層１０ａ上にそれと同じ濃度のＰ
型層（Ｐ型エピタキシャル成長層１０ｂ）を形成し、こ
れらの２層からなるＰ型エピタキシャル成長層１０を、
従来の固体撮像素子のＰ型エピタキシャル成長層４０１
と同等の厚さにする。

【００４０】なお、このエピタキシャル成長時には熱が
加えられるため、先に注入されたＰ型不純物を熱拡散さ
せることができる。これによって、均一な濃度のエピタ
キシャル成長層１０内に、所定の大きさの障壁用高濃度
Ｐ型領域１１を形成することができる。このように、障
壁用高濃度Ｐ型領域１１の基板深さ方向の厚みおよび面
方向の厚みは、熱拡散によって確保される（図７）。

【００４１】その後、従来の固体撮像素子と同様にして
埋め込みＣＣＤ用のＮ型拡散領域１０１〜１０４、分離
用Ｐ型拡散領域１０５、ゲート酸化膜４０２、ポリシリ
コン電極２０１〜２０６等を上面側に形成した後（図
８）、画素部の下方に当たるシリコン基板４０４が削り
とられる（図９）。最後に、従来の固体撮像素子と同様
に、例えば画素部のＰ型エピタキシャル成長層１０の下
面にＰ型不純物を注入して熱拡散させることにより、ア
キュムレーション用高濃度Ｐ型領域４０３を形成する
（図１０）。

【００４２】以上説明したように、従来の固体撮像素子
の製造工程に、図６、図７に示す工程を加えるだけで、
第１実施形態の固体撮像素子を形成することができる。
なお、このアキュームレーション用高濃度Ｐ型領域４０
３の形成は、製造開始当初に用意したシリコン基板４０
０の上面にＰ型不純物を注入して熱拡散させることによ
って行ってもよい。これによって、その後形成されるＰ
型エピタキシャル成長層１０の下面にアキュームレーシ
ョン用高濃度Ｐ型領域４０３が形成されることになるの
で、上記説明したものと同等の固体撮像素子が完成す
る。また、障壁用高濃度Ｐ型領域１１のＰ型不純物濃度
は、アキュームレーション用高濃度Ｐ型領域４０３より
も高くする必要はなく、少なくとも、各画素の下方にお
いて上面からの深さがその障壁用高濃度Ｐ型領域１１と
同じである位置のＰ型不純物濃度よりも高ければよい。

【００４３】（第１実施形態の効果）以上説明したよう
に、第１実施形態では、各画素の受光領域からポテンシ
ャル井戸１３（埋め込みＣＣＤ１０１〜１０４）に至る
電荷移動路の水平方向の脇に、ポテンシャルの山１２
（障壁用高濃度Ｐ型領域１１）を形成して負電荷の移動
方向を規制するので、水平方向のクロストークが抑えら
れる。また、このような障壁用高濃度Ｐ型領域１１の形
成は、従来の固体撮像素子の製造工程を一部変更するだ
けで簡単に実現する。

【００４４】なお、上記第１実施形態において負電荷移
動方向の規制を優先させるのであれば、上記境界領域と
下面との間全域に渡ってポテンシャルの壁を形成すれば
よい。但し、この場合には障壁用高濃度Ｐ型領域の基板
深さ方向の厚みを増す必要が生じるため製造工程がやや
複雑になる。その点、障壁用高濃度Ｐ型領域を局在させ
て負電荷の移動方向を規制する上記第１実施形態は、ク
ロストーク低減の機能も果たしつつその製造工程の簡略
化も図ることができるので、有用性は高い。

【００４５】なお、以上説明した第１実施形態におい
て、上記した障壁用高濃度Ｐ型領域１１の形成方法は、
図５〜図７に示すようなエピタキシャル成長を２回行う
方法以外にも考えられる。例えば、従来と同様に１回の
エピタキシャル成長によって形成したＰ型エピタキシャ
ル成長層１０に対し、その上面側又は下面側から比較的
高いエネルギーでＰ型不純物を打ち込むことによって、
上記した位置に直接障壁用高濃度Ｐ型領域１１を形成し
てもよい。

【００４６】＜第２実施形態＞次に、本発明に係る第２
実施形態を、図１１〜図１９に基づいて説明する。本第
２実施形態は、請求項１、請求項２、請求項３、請求項
４に対応する。

【００４７】（第２実施形態の構成）第２実施形態の固
体撮像素子を構成する主要部の平面的な位置関係は、図
１に示す第１実施形態と同じである。図１１は、第２実
施形態の固体撮像素子を示す図であり、図１のＡ−Ａ’
位置における固体撮像素子の断面図である。

【００４８】なお、第２実施形態の固体撮像素子は、第
１実施形態と同様、フルフレーム転送型のＣＣＤ固体撮
像素子である。図１１〜図１９において、第１実施形態
と同じ部分については同一の符号を付して示し、その説
明を省略する。第２実施形態のＰ型エピタキシャル成長
層２０内には、水平方向のクロストークを防止する目的
で、水平方向の境界領域の下方の位置に、障壁用高濃度
Ｐ型領域２１が形成されている。そして、この障壁用高
濃度Ｐ型領域２１の形成位置は、アキュームレーション
用高濃度Ｐ型領域４０３に連続する位置となっている。

【００４９】ここで、請求項と、以上説明した固体撮像
素子との対応関係を示す。第１導電型半導体基体はＰ型
エピタキシャル成長層２０に対応し、第２導電型領域は
埋め込みＣＣＤ１０１〜１０４に対応し、高濃度障壁領
域は障壁用高濃度Ｐ型領域２１に対応し、アキュームレ
ーション領域はアキュームレーション用高濃度Ｐ型領域
４０３に対応する。

【００５０】（第２実施形態の動作）図１２は、図１１
の太点線部各位置における負電荷のポテンシャルを示す
図である。図１２において、底面における各位置は、単
位画素とその周辺（図１１点太線部）の各位置を示し、
縦軸は、その各位置における負電荷のポテンシャルを示
す。

【００５１】図３に示す第１実施形態との違いは、障壁
用高濃度Ｐ型領域２１によるポテンシャルの山２２が、
下面側のアキュームレーション用高濃度Ｐ型領域４０３
によるポテンシャルの壁２４に連続して形成されている
点にある。この場合も、各画素の下方で発生した負電荷
が、ポテンシャルの壁２４を下る際に水平方向の隣接画
素の方向へ拡散移動したとしても、ポテンシャルの山２
２に遮られる可能性が高い。なお、図１１中矢印は、こ
のような負電荷の移動方向の概要を示したものである。

【００５２】（第２実施形態の製造方法）図１３〜図１
７は、以上説明した固体撮像素子の製造方法を示す図で
ある。先ず、厚さ数百μｍのシリコン基板４００を用意
する（図１３）。このシリコン基板４００に対し、従来
の固体撮像素子と同様にエピタキシャル成長法（気相成
長法）により、低濃度のＰ型層（Ｐ型エピタキシャル成
長層２０）を形成する（図１４）。

【００５３】その後、従来の固体撮像素子と同様にして
埋め込みＣＣＤ用のＮ型拡散領域１０１〜１０４、分離
用Ｐ型拡散領域１０５、ゲート酸化膜４０２、ポリシリ
コン電極２０１〜２０６等を上面側に形成した後（図１
５）、画素部の下方に当たるシリコン基板４０４が削り
とられる（図１６）。さらに、従来の固体撮像素子と同
様に、アキュムレーション用高濃度Ｐ型領域４０３を形
成するために、画素部のＰ型エピタキシャル成長層２０
の下面にＰ型不純物を注入する（図１７）。

【００５４】第２実施形態では、さらに、障壁用高濃度
Ｐ型領域２１を形成するために、下面側にマスクを形成
して、水平方向に各画素を区分する境界領域の下方に当
たる位置にのみ、その下面側から選択的に所定量のＰ型
不純物を注入する（図１８）。そして、熱拡散処理を行
うことによって、アキュームレーション用高濃度Ｐ型領
域４０３とそれに連続する障壁用高濃度Ｐ型領域２１と
を同時に形成する（図１９）。

【００５５】すなわち、従来の固体撮像素子の製造工程
に、図１８に示す工程を加えるだけで、第２実施形態の
固体撮像素子を形成することができる。なお、以上説明
した第２実施形態において、障壁用高濃度Ｐ型領域２１
形成のために不純物を注入する工程（図１８）は、アキ
ュームレーション用高濃度Ｐ型領域４０３を形成するた
めに不純物を注入する工程（図１７）の前に行ってもよ
い。また、熱拡散処理は、これらの不純物注入の工程
（図１７、図１８）それぞれの後に、各領域２１、４０
３のそれぞれに適した条件で行うこととしてもよい。

【００５６】（第２実施形態の効果）以上説明したよう
に、第２実施形態では、水平方向のクロストーク低減の
ための障壁用高濃度Ｐ型領域２１をアキュームレーショ
ン用高濃度Ｐ型領域４０３に連続して形成するので、固
体撮像素子の製造工程がさらに簡略化される。このよう
な第２実施形態は、第１実施形態において、製造工程の
簡略化をより優先させたものある。それでも、障壁用高
濃度Ｐ型領域を形成していない第１従来例と比べれば、
クロストークは確実に低減される。

【００５７】なお、上記第２実施形態において、図１８
に示す工程におけるＰ型不純物注入のエネルギーと単位
体積当たりの個数との双方または一方の設定値を、図１
７に示す工程と同じにすれば、製造工程をより簡略化さ
せることができる。また、図１８に示す工程におけるＰ
型不純物注入のエネルギーを高くすることによって、そ
の障壁用高濃度Ｐ型領域２１の形成位置を、アキューム
レーション用高濃度Ｐ型領域４０３よりもやや上面側に
ずらしてもよい。この場合にも、障壁用高濃度Ｐ型領域
２１は、画素下方の電荷移動路と比べて確実にＰ型不純
物濃度が高くなるので効果はある。

【００５８】また、以上説明した第２実施形態におい
て、アキュームレーション用高濃度Ｐ型領域４０３の形
成を、製造開始当初に用意したシリコン基板４００の表
面にＰ型不純物を注入することによって行う場合には、
この注入の工程の前または後に、同じ表面側において上
記境界領域の下方に当たる位置にのみ、選択的にＰ型不
純物を注入する工程を行い、これら両方の工程の後に熱
拡散処理を行えばよい。この場合にも、固体撮像素子の
製造工程を複雑化することなく、同様の構成の固体撮像
素子を形成することができる。

【００５９】＜第３実施形態＞次に、本発明に係る第３
実施形態を、図２０、図２１に基づいて説明する。本第
２実施形態は、請求項１、請求項２、請求項３、請求項
４に対応する。

【００６０】（第３実施形態の構成）第３実施形態の固
体撮像素子を構成する主要部の平面的な位置関係は、図
１に示す第１実施形態と同じである。図２０は、第３実
施形態の固体撮像素子を示す図であり、図１のＡ−Ａ’
位置における固体撮像素子の断面図である。

【００６１】なお、第３実施形態の固体撮像素子は、第
１実施形態と同様、フルフレーム転送型のＣＣＤ固体撮
像素子である。図２０において、第１実施形態と同じ部
分については同一の符号を付して示し、その説明を省略
する。第３実施形態のＰ型エピタキシャル成長層３０内
には、水平方向のクロストークを防止する目的で、上記
した境界領域下方に局在する障壁用高濃度Ｐ型領域１１
と、その障壁用高濃度Ｐ型領域１１よりもさらに下方の
障壁用高濃度Ｐ型領域２１との両方が形成されている。

【００６２】ここで、請求項と、以上説明した固体撮像
素子との対応関係を示す。第１導電型半導体基体はＰ型
エピタキシャル成長層３０に対応し、第２導電型領域は
埋め込みＣＣＤ１０１〜１０４に対応し、高濃度障壁領
域は障壁用高濃度Ｐ型領域１１、２１に対応し、アキュ
ームレーション領域はアキュームレーション用高濃度Ｐ
型領域４０３に対応する。

【００６３】（第３実施形態の動作）図２１は、図２０
の太点線部各位置における負電荷のポテンシャルを示す
図である。図２１において、底面における各位置は、単
位画素とその周辺（図２０太点線部）の各位置を示し、
縦軸は、その各位置における負電荷のポテンシャルを示
す。

【００６４】アキュームレーション用高濃度Ｐ型領域４
０３によるポテンシャルの壁３４側から順に、障壁用高
濃度Ｐ型領域２１によるポテンシャルの山３５、障壁用
高濃度Ｐ型領域１１によるポテンシャルの山３２が形成
されている。この場合も、各画素の下方で発生した負電
荷が、ポテンシャルの壁３４を下る際に水平方向の隣接
画素の方向へ拡散移動したとしても先ずはポテンシャル
の山３５により遮られ、さらにその後に水平方向の隣接
画素の方向へ拡散移動したとしてもポテンシャルの山３
２に遮られる可能性が高くなっている。なお、図２０中
矢印は、このような負電荷の移動方向の概要を示したも
のである。

【００６５】ここで、第３実施形態の固体撮像素子の製
造については、例えば従来の固体撮像素子の製造におい
て、障壁用高濃度Ｐ型領域１１、２２を形成するため
に、それぞれ図６、図７に示す工程、図１７に示す工程
を加えたものがある。ここでは、その説明は省略する。
以上説明したように、第３実施形態では、障壁用高濃度
Ｐ型領域１１と障壁用高濃度Ｐ型領域２１との両方を形
成するので、第１実施形態や第２実施形態よりも固体撮
像素子の製造工程が増えるが、障壁が多い分クロストー
ク防止の効果は高くなっている。

【００６６】＜第４実施形態＞次に、本発明に係る第４
実施形態を、図２２、図２３に基づいて説明する。本第
２実施形態は、請求項１、請求項２、請求項３、請求項
５に対応する。

【００６７】（第４実施形態の構成）図２２、図２３
は、第４実施形態の固体撮像素子を示す図である。図２
２は、固体撮像素子を構成する主要部の位置関係を平面
的に示す図であり、図２３は、図２２のＡ−Ａ’位置に
おける固体撮像素子の断面図である。なお、図２２、図
２３に示す固体撮像素子は、第１実施形態と同様、フル
フレーム転送型のＣＣＤ固体撮像素子である。図２２、
図２３において、第１実施形態と同じ部分については同
一の符号を付して示し、その説明を省略する。

【００６８】第１実施形態との相違点は、水平方向に各
画素を区分する境界領域（埋め込みＣＣＤ１０１〜１０
４の間隙）に、横型オーバーフロードレイン用のＮ型拡
散領域５０１〜５０５が形成されており、その境界領域
にはさらに、Ｎ型の埋め込みＣＣＤ１０１〜１０４およ
び横型オーバーフロードレイン５０１〜５０５の電気的
分離を図るために、両者の間隙に高濃度の分離用Ｐ型拡
散領域１０５が形成されている点である。この横型オー
バーフロードレイン５０１〜５０５の機能は、従来の固
体撮像素子における横型オーバーフロードレインと同
様、埋め込みＣＣＤ１０１〜１０４の上面側から溢れ出
した電荷を吸収することである。

【００６９】ここで、請求項と、以上説明した固体撮像
素子との対応関係を示す。第１導電型半導体基体はＰ型
エピタキシャル成長層４０に対応し、第２導電型領域は
埋め込みＣＣＤ１０１〜１０４に対応し、高濃度障壁領
域は障壁用高濃度Ｐ型領域１１に対応し、アキュームレ
ーション領域はアキュームレーション用高濃度Ｐ型領域
４０３に対応し、排出領域は横型オーバーフロードレイ
ン５０１〜５０５に対応する。

【００７０】（第４実施形態の動作）図２３中矢印は、
負電荷の移動方向の概要を示したものである。各画素の
下方において発生した負電荷のうち、水平方向の隣接画
素の方向へ拡散移動した負電荷は、ほとんどの場合障壁
用高濃度Ｐ型領域１１に遮られ、最終的には、２つの障
壁用高濃度Ｐ型領域１１の間を通過して対応する画素の
埋め込みＣＣＤに取り込まれる。したがって、各画素の
下方において発生した負電荷は、高い確率で有効な信号
成分となり、水平方向のクロストークは抑えられる。

【００７１】さらに、第４実施形態では、この障壁用高
濃度Ｐ型領域１１が境界領域の横型オーバーフロードレ
イン５０１〜５０５に対向する位置に形成されているの
で、各画素の下方で発生した負電荷の一部が横型オーバ
ーフロードレイン５０１〜５０５に取り込まれるという
事態を、ある程度回避できる利点もある。これによれ
ば、固体撮像素子全体の開口率の低下を防ぐことができ
る。

【００７２】すなわち、第４実施形態では、横型オーバ
ーフロードレイン５０１〜５０５を設けた固体撮像素子
において、その横型オーバーフロードレイン５０１〜５
０５に対向する位置に障壁用高濃度Ｐ型領域１１を形成
するので、水平方向のクロストーク低減効果と共に、開
口率低下を防止する効果が得られる。ここで、第４実施
形態の固体撮像素子の製造については、例えば従来の横
型オーバーフロードレインを有する固体撮像素子の製造
において、図６、図７に示す工程を加えたものがある。
ここでは、その説明は省略する。

【００７３】＜第５実施形態＞次に、本発明に係る第５
実施形態を、図２４、図２５に基づいて説明する。本第
５実施形態は、請求項１、請求項２、請求項３、請求項
４に対応する。

【００７４】（第５実施形態の構成）図２４、図２５
は、第５実施形態の固体撮像素子を示す図である。図２
４は、固体撮像素子を構成する主要部の位置関係を平面
的に示す図であり、図２５は、図２４のＢ−Ｂ’位置に
おける固体撮像素子の断面図である。なお、図２４、図
２５に示す固体撮像素子は、第１実施形態と同様、フル
フレーム転送型のＣＣＤ固体撮像素子である。図２４、
図２５において、第１実施形態と同じ部分については同
一の符号を付して示し、その説明を省略する。

【００７５】先ず、固体撮像素子では、端子３０４に接
続されたポリシリコン電極（符号２０４，２０８，２１
２，２１６）が低電圧にバイアスされ、それ以外のポリ
シリコン電極が高電圧にバイアスされる。つまり、各埋
め込みＣＣＤ１０１〜１０４のうち、ポリシリコン電極
（２０１，２０２，２０３，２０５，２０６，２０７，
２０９，２１０，２１１，２１３，２１４，２１５）に
対応する領域が画素として使用され、ポリシリコン電極
（２０４，２０８，２１２，２１６）に対応する領域
が、素直方向に各画素を区分する境界領域として使用さ
れる。

【００７６】第５実施形態において第１実施形態と相違
する点は、クロストークを低減するための障壁用高濃度
Ｐ型領域５１の形成位置が、このような境界領域の下方
となっている点である。図２５では、障壁用高濃度Ｐ型
領域５１は、第５実施形態のエピタキシャル成長層５０
内において、境界領域とアキュームレーション用高濃度
Ｐ型領域４０３とのほぼ中間の位置に形成されている。

【００７７】ここで、請求項と、以上説明した固体撮像
素子との対応関係を示す。第１導電型半導体基体はＰ型
エピタキシャル成長層５０に対応し、第２導電型領域は
埋め込みＣＣＤ１０１〜１０４に対応し、高濃度障壁領
域は障壁用高濃度Ｐ型領域５１に対応し、アキュームレ
ーション領域はアキュームレーション用高濃度Ｐ型領域
４０３に対応する。

【００７８】（第５実施形態の動作）上記構成の固体撮
像素子では、画素の中央近傍に比較的深いポテンシャル
井戸が形成され、下面側からの入射光に応じて発生した
負電荷のうち、このようなポテンシャル井戸に取り込ま
れたものが信号として検出される。一方、上記した境界
領域の下方には、障壁用高濃度Ｐ型領域５１によって、
ポテンシャルの山が形成されている。

【００７９】このため、図２５において矢印で示すよう
に、障壁用高濃度Ｐ型領域５１の下方右寄りで発生した
負電荷は右の画素の方向へ移動し易く、障壁用高濃度Ｐ
型領域５１の下方左寄りで発生した負電荷は左の画素の
方向へ移動し易くなる。この結果、各画素の受光領域か
らの入射光に応じて発生した負電荷の移動方向は、対応
する画素のポテンシャル井戸の方向に規制される。

【００８０】以上のように、第５実施形態の固体撮像素
子では、各画素の受光領域から上記ポテンシャル井戸に
至る電荷移動路の垂直方向の脇に、障壁用高濃度Ｐ型領
域５１を形成して負電荷の移動方向を規制するので、垂
直方向のクロストークが抑えられる。このような第５実
施形態の固体撮像素子の製造方法については、例えば従
来の固体撮像素子の製造方法において、第１実施形態と
同様に、エピタキシャル成長層５０の構造を同じ不純物
濃度のエピタキシャル成長層を２層重ねることとして、
これら２層を形成する２工程の間に、障壁用高濃度Ｐ型
領域５１を形成すべき箇所にのみ選択的にＰ型不純物を
注入する工程を挿入したものがある。

【００８１】なお、第５実施形態においては、上記障壁
用高濃度Ｐ型領域５１をアキュームレーション用高濃度
Ｐ型領域４０３と連続する位置に形成してもよい（請求
項４に対応）。この場合の固体撮像素子の製造方法につ
いては、例えば従来の固体撮像素子の製造方法におい
て、アキュームレーション用高濃度Ｐ型領域４０３のた
めに不純物を注入する工程の前または後に、障壁用高濃
度Ｐ型領域５１を形成すべき箇所にのみ選択的にＰ型不
純物を注入する工程を挿入したものがある。なお、以上
説明した第５実施形態では、垂直方向の電荷転送路が遮
られることのないように、埋め込みＣＣＤ１０１〜１０
４と障壁用高濃度Ｐ型領域５１との間隔は確実に確保さ
れる。

【００８２】＜第６実施形態＞次に、本発明に係る第６
実施形態を、図２６に基づいて説明する。本第６実施形
態は、請求項１、請求項２、請求項３、請求項４に対応
する。

【００８３】（第６実施形態の構成）第６実施形態の固
体撮像素子を構成する主要部の平面的な位置関係は、図
２４に示す第５実施形態と同じである。図２６は、第６
実施形態の固体撮像素子を示す図であり、図２４のＢ−
Ｂ’位置における固体撮像素子の断面図である。

【００８４】なお、第６実施形態の固体撮像素子は、第
５実施形態と同様、フルフレーム転送型のＣＣＤ固体撮
像素子である。図２６において、第５実施形態と同じ部
分については同一の符号を付して示し、その説明を省略
する。第５実施形態との相違点は、低暗電流化を図るＭ
ＰＰ（Multi Phased Pin）モードの動作を実現するため
に、埋め込みＣＣＤ１０１〜１０４のうち、端子３０４
に接続されたポリシリコン電極（符号２０４、２０８、
２１２、２１６）に対応する領域（垂直方向の境界領
域）、および端子３０２に接続されたポリシリコン電極
（符号２０２、２０６、２１０、２１４）に対応する領
域に、上面側からＰ型不純物を注入している点である。
図２６中、符号６３で示す領域がこのＰ型不純物が注入
された領域である。

【００８５】ここで、請求項と、以上説明した固体撮像
素子との対応関係を示す。第１導電型半導体基体はＰ型
エピタキシャル成長層５０に対応し、第２導電型領域は
埋め込みＣＣＤ１０１〜１０４に対応し、高濃度障壁領
域は障壁用高濃度Ｐ型領域５１に対応し、アキュームレ
ーション領域はアキュームレーション用高濃度Ｐ型領域
４０３に対応する。

【００８６】（第６実施形態の動作）ＭＰＰモードの固
体撮像素子では、ポリシリコン電極２０１〜２０６の全
てが低電圧にバイアスされる。各画素では、上記した領
域６３が形成されていない埋め込みＣＣＤの近傍に比較
的深いポテンシャル井戸が形成される（図２６点線
部）。すなわち、第６実施形態の固体撮像素子において
も、各画素の受光領域から上記ポテンシャル井戸に至る
電荷移動路の垂直方向の脇に障壁用高濃度Ｐ型領域５１
を形成され、これによって負電荷の移動方向が規制され
るので、垂直方向のクロストークが抑えられる。

【００８７】このような第６実施形態の固体撮像素子の
製造方法については、例えばＭＰＰモードの固体撮像素
子の従来の製造方法において、第１実施形態と同様に、
エピタキシャル成長層５０の構造を同じ不純物濃度のエ
ピタキシャル成長層を２層重ねることとして、これら２
層を形成する２工程の間に、障壁用高濃度Ｐ型領域５１
を形成すべき箇所にのみ選択的にＰ型不純物を注入する
工程を挿入したものがある。

【００８８】なお、第６実施形態においては、上記障壁
用高濃度Ｐ型領域５１をアキュームレーション用高濃度
Ｐ型領域４０３と連続する位置に形成してもよい（請求
項４に対応）。この場合の固体撮像素子の製造方法につ
いては、例えばＭＰＰモードを実現する固体撮像素子の
従来の製造方法において、アキュームレーション用高濃
度Ｐ型領域４０３のために不純物を注入する工程の前ま
たは後に、障壁用高濃度Ｐ型領域５１を形成すべき箇所
にのみ選択的にＰ型不純物を注入する工程を挿入したも
のがある。なお、以上説明した第６実施形態では、垂直
方向の転送路が遮られることのないように、第５実施形
態と同様、埋め込みＣＣＤ１０１〜１０４と障壁用高濃
度Ｐ型領域５１との間隔は確実に確保される。

【００８９】＜第７実施形態＞次に、本発明に係る第７
実施形態を、図２７、図２８に基づいて説明する。本第
７実施形態は、請求項６に対応する。

【００９０】（第７実施形態の構成）図２７、図２８
は、第７実施形態の固体撮像素子を示す図である。図２
７は、固体撮像素子を構成する主要部の位置関係を平面
的に示す図であり、図２８は、図２７のＡ−Ａ’位置に
おける固体撮像素子の断面図である。なお、図２７、図
２８に示す固体撮像素子は、第２従来例と同様、フルフ
レーム転送型のＣＣＤ固体撮像素子である。これら図２
７、図２８において、第２従来例と同じ部分については
同一の符号を付して示す。

【００９１】固体撮像素子は、シリコン基板４００にエ
ピタキシャル成長させた低濃度のＰ型エピタキシャル成
長層７０上（上面）に、電荷蓄積部と垂直方向の電荷転
送部とに兼用される埋め込みＣＣＤ用のＮ型拡散領域１
０１〜１０４をストライプ状に配置している。これらの
埋め込みＣＣＤ１０１〜１０４のさらに上層には、ゲー
ト酸化膜４０２を介して、各埋め込みＣＣＤ１０１〜１
０４に共通のポリシリコン電極２０１〜２１６がストラ
イプ状に配置されている。これらポリシリコン電極２０
１〜２１６には、４電極を１単位として、４相の駆動パ
ルスが印加される端子３０１〜３０４が接続され、各埋
め込みＣＣＤ１０１〜１０４の４電極分の領域毎に画素
が割り付けられている。

【００９２】また、水平方向に各画素を区分する境界領
域（埋め込みＣＣＤ１０１〜１０４の間隙）には、横型
オーバーフロードレイン用のＮ型拡散領域５０１〜５０
５が形成されており、その境界領域にはさらに、Ｎ型の
埋め込みＣＣＤ１０１〜１０４および横型オーバーフロ
ードレイン５０１〜５０５の電気的分離を図るために、
両者の間隙に高濃度の分離用Ｐ型拡散領域１０５が形成
されている。この横型オーバーフロードレイン５０１〜
５０５の機能は、第２従来例における横型オーバーフロ
ードレインと同様、埋め込みＣＣＤ１０１〜１０４の上
面側から溢れ出した電荷を吸収することである。

【００９３】また、複数の画素を配置した画素部の下方
のシリコン基板４００は、下面側から削られており、こ
の部分のＰ型エピタキシャル成長層７０の下面側には、
アキュームレーション用高濃度Ｐ型領域４０３が形成さ
れている。さらに、第７実施形態のＰ型エピタキシャル
成長層７０内には、開口率向上の目的で、横型オーバー
フロードレイン５０１〜５０５の下側に隣接する位置
に、それぞれ障壁用高濃度Ｐ型領域７１が形成されてい
る。図２８では、この障壁用高濃度Ｐ型領域７１は、上
記した分離用Ｐ型拡散領域１０５に連続して形成されて
いる。ここで、請求項と、以上説明した固体撮像素子と
の対応関係を示す。第１導電型半導体基体はＰ型エピタ
キシャル成長層７０に対応し、第２導電型領域は埋め込
みＣＣＤ１０１〜１０４に対応し、高濃度障壁領域は障
壁用高濃度Ｐ型領域７１に対応し、排出領域は横型オー
バーフロードレイン５０１〜５０５に対応する。

【００９４】（第７実施形態の動作）障壁用高濃度Ｐ型
領域７１によって、横型オーバーフロードレイン５０１
〜５０５の下側には、負電荷のポテンシャルの壁が形成
される。よって、各画素の下方において発生した負電荷
は、このポテンシャルの壁に遠ざけられて、横型オーバ
ーフロードレイン５０１〜５０５に到達し得ない。

【００９５】したがって、各画素において発生した負電
荷は、正電荷と再結合しない限り、埋め込みＣＣＤ１０
１〜１０４の何れかに取り込まれる。この結果、固体撮
像素子全体の開口率低下を防ぐことができる。このよう
な第７実施形態の固体撮像素子の製造方法については、
例えば横型オーバーフロードレインを有する固体撮像素
子の従来の製造方法において、埋め込みＣＣＤ１０１〜
１０４や高濃度の分離用Ｐ型拡散領域１０５を形成する
工程よりも前に、Ｐ型エピタキシャル成長層７０の表面
側からＰ型不純物を打ち込み、熱拡散処理することによ
って所定の深さの位置に障壁用高濃度Ｐ型領域７１を形
成する工程を挿入したものがある。

【００９６】なお、図２９に示すように、第７実施形態
においては、この障壁用高濃度Ｐ型領域７１を画素（埋
め込みＣＣＤ１０１〜１０５）よりも意図的に深く形成
してもよい。この場合には、下面側に突出している障壁
用高濃度Ｐ型領域７１が、各画素の下方で発生した負電
荷が隣接画素の方向へ移動するのを遮る機能も兼ねるの
で、上記した効果の他、クロストーク低減の効果もある
（図中矢印は、境界領域近傍における負電荷の移動方向
の概要を示したものである）。

【００９７】すなわち、障壁用高濃度Ｐ型領域７１を埋
め込みＣＣＤ１０１〜１０５よりも深い位置に形成すれ
ば、開口率低下の防止効果と同時に、固体撮像素子全体
の水平方向のクロストーク低減の効果を得ることができ
る。なお、上記第１実施形態、第２実施形態、第３実施
形態、第４実施形態においては、境界領域が半導体から
なる固体撮像素子について説明したが、本発明は、厚い
酸化膜によって各画素を区分するＬＯＣＯＳ構造などの
固体撮像素子にも適用できる。また、フィールド酸化膜
の下側に高濃度のＰ型領域が形成されており、フィール
ド酸化膜とそのＰ型領域の両者が境界領域の役割を果た
すような固体撮像素子に適用してもよい。何れの場合
も、境界領域の下方に高濃度障壁領域を形成することに
よって、クロストークを確実に抑えることができる。

【００９８】また、上記各実施形態では、Ｐ型エピタキ
シャル成長層において、負電荷のポテンシャルの山（障
壁）を形成すべき箇所にＰ型不純物を多く添加して障壁
用高濃度Ｐ型領域を形成しているが、各画素の下方、つ
まりポテンシャルの山（障壁）を形成しない領域に、反
対導電型のＮ型不純物を添加することによって、同様の
ポテンシャルプロファイルを形成してもよい。

【００９９】また、上記各実施形態では、アキュームレ
ーション用高濃度Ｐ型領域の形成をＰ型不純物の注入お
よび熱拡散処理により行っているが、その他に、酸化膜
４０４へ負イオンを照射したり、酸化膜４０４へ紫外線
を照射することにより行ってもよい。また、上記各実施
形態の固体撮像素子において、アキュームレーション用
高濃度Ｐ型領域を有していないものも実現可能である。

【０１００】また、上記第１実施形態、第２実施形態、
第３実施形態、第４実施形態は、水平方向のクロストー
クのみを抑える構成であり、第５実施形態、第６実施形
態は、垂直方向のクロストークのみを抑える構成となっ
ているが、両方向のクロストークを抑えるべく、水平方
向の境界領域の下方と垂直方向の境界領域の下方との両
方に、障壁用高濃度Ｐ型領域を形成してもよい。

【０１０１】また、上記各実施形態では、第１導電型が
Ｐ型、第２導電型がＮ型であり、かつ信号電荷を負電荷
として説明したが、第１導電型がＮ型、第２導電型がＰ
型であり、信号電荷が正電荷となる固体撮像素子も同様
に実現可能である。また、上記各実施形態は、フルフレ
ーム転送型の固体撮像素子に本発明を適用した例を説明
したが、インタライン転送ＣＣＤ等、他の転送型の固体
撮像素子にも同様に適用できる。

【０１０２】また、上記各実施形態は、ＣＣＤ固体撮像
素子に本発明を適用した例を説明したが、ＭＯＳ型の固
体撮像素子にも同様に適用できる。また、上記各実施形
態は、２次元のＣＣＤ固体撮像素子に本発明を適用した
例を説明したが、２次元のＣＣＤ固体撮像素子をビンニ
ングして１次元のＣＣＤとして用いる場合、および２次
元のＣＣＤ固体撮像素子をＴＤＩ動作させて高感度化を
図る場合にも同様に適用できる。

【０１０３】また、上記各実施形態では、紫外線やＸ線
などの短波長光を検出する固体撮像素子に本発明を適用
した例を説明したが、可視光域やその他の波長域の光を
検出する固体撮像素子にも同様に適用できる。また、上
記各実施形態では、２次元の固体撮像素子に本発明の光
検出素子の構造を適用した例を説明したが、１次元の固
体撮像素子、２分割光検出器、４分割光検出器等にも同
様に適用できる。

【０１０４】

【発明の効果】上述したように請求項１に記載の光検出
素子では、高濃度障壁領域の形成によって、各画素の下
方で発生した電荷の移動方向が、それぞれ対応する画素
の方向に規制されることとなり、各電荷が高い確率で有
効な信号成分になる。この結果、光検出素子では、クロ
ストークが低く抑えられる。

【０１０５】請求項２に記載の光検出素子では、高濃度
障壁領域の深さ方向の厚みを小さくできる。したがっ
て、クロストーク低減の機能も果たしつつその製造工程
の簡略化も図られるので、有用性が高い。

【０１０６】請求項３に記載の光検出素子では、請求項
１と同様の高濃度障壁領域を形成することによって、ア
キュームレーション領域により付勢される電荷の移動方
向を適正な方向に規制するので、短波長光に適した光検
出素子のクロストークを確実に低下させことができる。

【０１０７】請求項４に記載の光検出素子の構成は、請
求項３に記載の光検出素子において、共通の半導体基体
内の同じ導電型である領域同士を連続させるているの
で、製造工程の複雑化が回避できる点において特に有利
である。

【０１０８】請求項５に記載の光検出素子では、排出領
域に高濃度障壁領域が対向するので、クロストーク低減
の効果が得られるだけでなく、画素の下方で発生した電
荷の一部が排出領域に取り込まれるという事態をある程
度回避できる利点もある。これによれば、固体撮像素子
全体の開口率の低下を防ぐことができる。

【０１０９】請求項６に記載の光検出素子では、高濃度
障壁領域の形成によって、画素の下方で発生した電荷が
排出領域に取り込まれにくくなる。この結果、光検出素
子では、全体の開口率が向上する。特に、この高濃度障
壁領域の形成位置を画素よりも意図的に深くした場合に
は、その高濃度障壁領域が、隣接画素の方向へ移動する
電荷の一部を遮る機能も兼ねるので、上記した効果の
他、クロストーク低減の効果も得られる。

【図面の簡単な説明】

【図１】第１実施形態の固体撮像素子を構成する主要部
の位置関係を平面的に示す図である。

【図２】図１のＡ−Ａ’位置における固体撮像素子の断
面図である。

【図３】図２の太点線部各位置における負電荷のポテン
シャルを示す図である。

【図４】第１実施形態の固体撮像素子の製造方法を示す
図である。

【図５】第１実施形態の固体撮像素子の製造方法を示す
図である。

【図６】第１実施形態の固体撮像素子の製造方法を示す
図である。

【図７】第１実施形態の固体撮像素子の製造方法を示す
図である。

【図８】第１実施形態の固体撮像素子の製造方法を示す
図である。

【図９】第１実施形態の固体撮像素子の製造方法を示す
図である。

【図１０】第１実施形態の固体撮像素子の製造方法を示
す図である。

【図１１】第２実施形態の固体撮像素子を示す図であ
る。

【図１２】図１１の太点線部各位置における負電荷のポ
テンシャルを示す図である。

【図１３】第２実施形態の固体撮像素子の製造方法を示
す図である。

【図１４】第２実施形態の固体撮像素子の製造方法を示
す図である。

【図１５】第２実施形態の固体撮像素子の製造方法を示
す図である。

【図１６】第２実施形態の固体撮像素子の製造方法を示
す図である。

【図１７】第２実施形態の固体撮像素子の製造方法を示
す図である。

【図１８】第２実施形態の固体撮像素子の製造方法を示
す図である。

【図１９】第２実施形態の固体撮像素子の製造方法を示
す図である。

【図２０】第３実施形態の固体撮像素子を示す図であ
る。

【図２１】図２０の太点線部各位置における負電荷のポ
テンシャルを示す図である。

【図２２】第４実施形態の固体撮像素子を構成する主要
部の位置関係を平面的に示す図である。

【図２３】図２２のＡ−Ａ’位置における固体撮像素子
の断面図である。

【図２４】第５実施形態の固体撮像素子を構成する主要
部の位置関係を平面的に示す図である。

【図２５】図２４のＢ−Ｂ’位置における固体撮像素子
の断面図である。

【図２６】第６実施形態の固体撮像素子を示す図であ
る。

【図２７】第７実施形態の固体撮像素子を構成する主要
部の位置関係を平面的に示す図である。

【図２８】図２７のＡ−Ａ’位置における固体撮像素子
の断面図である。

【図２９】第７実施形態の他の例を示す図である。

【図３０】第１従来例の固体撮像素子を構成する主要部
の位置関係を平面的に示す図である。

【図３１】図３０のＡ−Ａ’位置における固体撮像素子
の断面図である。

【図３２】第２従来例の固体撮像素子を構成する主要部
の位置関係を平面的に示す図である。

【図３３】図３２のＡ−Ａ’位置における固体撮像素子
の断面図である。

【符号の説明】

４０１，１０，１０ａ，１０ｂ，２０，３０，４０，５
０ Ｐ型エピタキシャル成長層 １１，２１，５１，７１ 障壁用高濃度Ｐ型領域 １２，２２，３２，３５ 障壁用高濃度Ｐ型領域による
ポテンシャルの山 １３，２３，３３ 埋め込みＣＣＤ用のＮ型拡散領域に
よるポテンシャルの山 １４，２４，３４ アキュームレーション用高濃度Ｐ型
領域によるポテンシャルの壁 １００ 水平ＣＣＤ １０１〜１０４ 埋め込みＣＣＤ用のＮ型拡散領域 １０５ 分離用Ｐ型拡散領域 ２０１〜２１６ ポリシリコン電極 ３０１〜３０４ ４相の駆動パルスが印加される端子 ３０５ 出力アンプ ４００ シリコン基板 ４０２ ゲート酸化膜 ４０３ アキュームレーション用高濃度Ｐ型領域 ４０４ 酸化膜 ４０９，５０９ 負電荷 ５０１〜５０５ 横型オーバーフロードレイン用のＮ型
拡散領域 ６３ Ｐ型不純物が注入された領域

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１導電型半導体基体の一方の主面側に
   第２導電型領域が形成されており、他方の主面である反
   主面側から入射する光に応じて前記第１導電型半導体基
   体内で発生した電荷のうち前記第２導電型領域に到達し
   た信号電荷を、その第２導電型領域の形成区域に割り付
   けられた各画素を単位として蓄積する光検出素子におい
   て、 前記第１導電型半導体基体内において前記各画素を区分
   する境界領域の下方には、第１導電型の高濃度障壁領域
   が形成され、 前記高濃度障壁領域は、前記各画素の下方かつその高濃
   度障壁領域と同じ基体深さに位置する領域よりも、第１
   導電型不純物濃度が高いことを特徴とする光検出素子。
2. 【請求項２】 請求項１に記載の光検出素子において、 前記高濃度障壁領域は、前記境界領域の下方に局在して
   いることを特徴とする光検出素子。
3. 【請求項３】 請求項１に記載の光検出素子において、 前記反主面には、第１導電型のアキュームレーション領
   域が形成されていることを特徴とする光検出素子。
4. 【請求項４】 請求項３に記載の光検出素子において、 前記高濃度障壁領域と前記アキュームレーション領域と
   は、連続していることを特徴とする光検出素子。
5. 【請求項５】 請求項１〜請求項４の何れか１項に記載
   の光検出素子において、 前記境界領域には、前記第２導電型領域と電気的に分離
   されると共にその第２導電型領域から溢れた電荷を吸収
   する第２導電型の排出領域が形成されていることを特徴
   とする光検出素子。
6. 【請求項６】 第１導電型半導体基体の一方の主面側に
   第２導電型領域が形成されており、他方の主面である反
   主面側から入射する光に応じて前記第１導電型半導体基
   体内で発生した電荷のうち前記第２導電型領域に到達し
   た信号電荷を、その第２導電型領域の形成区域に割り付
   けられた各画素を単位として蓄積する光検出素子であっ
   て、前記各画素を区分する境界領域には、前記第２導電
   型領域と電気的に分離されると共にその第２導電型領域
   から溢れた電荷を吸収する第２導電型の排出領域が形成
   されている光検出素子において、 前記排出領域に反主面側から隣接する位置には、第１導
   電型の高濃度障壁領域が形成され、 前記高濃度障壁領域は、その高濃度障壁領域のさらに反
   主面側の領域よりも、第１導電型不純物濃度が高いこと
   を特徴とする光検出素子。