JP2000294693A - Relaying substrate for semiconductor device and semiconductor device - Google Patents
Relaying substrate for semiconductor device and semiconductor deviceInfo
- Publication number
- JP2000294693A JP2000294693A JP9710199A JP9710199A JP2000294693A JP 2000294693 A JP2000294693 A JP 2000294693A JP 9710199 A JP9710199 A JP 9710199A JP 9710199 A JP9710199 A JP 9710199A JP 2000294693 A JP2000294693 A JP 2000294693A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- relay board
- pad
- substrate
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子を搭載
し、その半導体素子を外部基板に接続するための中継基
板に関する。特に、チップサイズパッケージ（以下、Ｃ
ＳＰ）に適した中継基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a relay board for mounting a semiconductor element and connecting the semiconductor element to an external board. In particular, chip size packages (hereinafter C
The present invention relates to a relay board suitable for SP).
【０００２】[0002]
【従来の技術】高集積化した半導体素子を外部基板（マ
ザーボード）に高密度実装するために、半導体素子をそ
の外形寸法にほぼ等しい大きさのインターポーザと呼ば
れる中継基板に搭載したＣＳＰを使用することが行われ
ている。2. Description of the Related Art In order to mount a highly integrated semiconductor element on an external substrate (motherboard) at a high density, a CSP in which the semiconductor element is mounted on a relay board called an interposer having a size substantially equal to the external dimensions is used. Has been done.
【０００３】従来のＣＳＰは、図７に示すように、絶縁
性シート材料であるポリイミド等からなる絶縁性フィル
ムベース１と金メッキ処理銅箔等の導体層２とポリイミ
ドレジストインク等のカバーコート層３とからなる中継
基板４に半導体素子ＩＣを搭載した構造を有する。ここ
で、半導体素子ＩＣは、中継基板４のカバーコート層３
側に形成された半導体素子接続用パッドＳＰにバンプＩ
ＣＢを介して接続されており、また、半導体素子接続用
パッドＳＰは、中継基板４の絶縁性フィルムベース１側
に形成されたボールグリッドアレイ（ＢＧＡ）用パッド
ＢＰに、リードとして機能する導体層２（ＬＤ）を介し
て接続されている。半導体素子接続用パッドＳＰ及びＢ
ＧＡ用パッドＢＰは、いずれも半導体素子の下面内（半
導体素子搭載領域内）に位置しており、また、ＢＧＡ用
パッドＢＰには、ハンダペーストを介して載せられたハ
ンダボールＳＢをリフローさせてハンダボールが固定さ
れている。As shown in FIG. 7, a conventional CSP comprises an insulating film base 1 made of polyimide or the like as an insulating sheet material, a conductor layer 2 made of gold-plated copper foil or the like, and a cover coat layer 3 made of polyimide resist ink or the like. The semiconductor device IC is mounted on the relay board 4 composed of the following. Here, the semiconductor element IC is formed of the cover coat layer 3 of the relay substrate 4.
Bumps I on the semiconductor device connection pads SP formed on the side
The semiconductor element connection pad SP is connected to the ball grid array (BGA) pad BP formed on the insulating film base 1 side of the relay board 4 by a conductor layer functioning as a lead. 2 (LD). Pads SP and B for connecting semiconductor elements
Each of the GA pads BP is located in the lower surface of the semiconductor element (in the semiconductor element mounting area). The BGA pad BP is formed by reflowing a solder ball SB placed via a solder paste. Solder balls are fixed.
【０００４】このような構造のＣＳＰの外部基板への実
装は、固定されたハンダボールＳＢを外部基板の接続パ
ッドに接触させながら再度リフローさせることにより行
われている。The mounting of the CSP having such a structure on an external substrate is performed by reflowing the fixed solder balls SB again while contacting the connection pads of the external substrate.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、半導体
素子と外部基板との間の熱膨張係数が大きく異なるた
め、経時的にハンダボールにクラックが生ずるという問
題がある。However, since the coefficient of thermal expansion between the semiconductor element and the external substrate is largely different, there is a problem that cracks occur in the solder balls with time.
【０００６】また、半導体素子接続用パッドとＢＧＡ用
パッドとを導通させるリードとなる導体層は、ＢＧＡ用
パッド間を縫うように配置される。従って、０．５ｍｍ
ピッチの格子状に配されたＢＧＡの場合、１００端子程
度の６ｍｍ角の半導体素子に対するリードとなる導体層
のピッチは数十μｍ程度と非常に狭いものとなり、加工
コストが増大する。[0006] A conductive layer serving as a lead for electrically connecting the semiconductor element connection pad and the BGA pad is arranged so as to sew between the BGA pads. Therefore, 0.5 mm
In the case of BGAs arranged in a grid pattern with a pitch, the pitch of the conductor layer serving as a lead for a 6 mm square semiconductor element having about 100 terminals is very narrow, about several tens of μm, and the processing cost increases.
【０００７】また、導通信頼性を確保するためには、ハ
ンダボール径を過度に小さくすることはできず、そのた
め外部基板にＣＳＰを実装した際の実装高さが高くなる
という問題がある。Further, in order to ensure conduction reliability, the diameter of the solder ball cannot be excessively reduced, and therefore, there is a problem that the mounting height when the CSP is mounted on an external substrate is increased.
【０００８】また、接合直後の電気的検査では異常が認
められないが経時劣化するような接合部は外観検査でし
ばしば高い精度で見つけ出すことができる。ところが、
ＢＧＡは半導体素子の直下に位置するために、ＣＳＰを
外部基板に接合した際に接合部の外観検査ができないと
いう問題がある。[0008] In addition, an electrical inspection immediately after the bonding shows no abnormality, but a bonded part which deteriorates with time can often be found with high accuracy by an appearance inspection. However,
Since the BGA is located immediately below the semiconductor element, there is a problem that when the CSP is bonded to the external substrate, the appearance of the bonded portion cannot be inspected.
【０００９】本発明は、以上の従来技術の課題を解決し
ようとするものであり、ＢＧＡに由来する問題点を解消
するために、ＢＧＡを利用することなく、超音波接合
（ＵＳＢ）やハンダペーストによる接合を利用でき、し
かも半導体素子に対して過度に大きくならず、外部基板
へ実装した後で接合部の外観検査が可能な、ＣＳＰ用イ
ンターポーザに特に適した中継基板を提供することを目
的とする。An object of the present invention is to solve the above-mentioned problems of the prior art. In order to solve the problems derived from BGA, ultrasonic bonding (USB) and solder paste are used without using BGA. It is an object of the present invention to provide a relay board particularly suitable for an interposer for a CSP, which can use bonding by a semiconductor device, and does not become excessively large with respect to a semiconductor element, and can inspect the appearance of a bonding portion after being mounted on an external board. I do.
【００１０】[0010]
【課題を解決するための手段】本発明者は、半導体素子
搭載領域の外側に位置する中継基板の下面に、ＵＳＢや
ハンダペーストによる接合が可能な外部基板接続用パッ
ドを設けることにより上述の目的を達成できることを見
出し、本発明を完成させるに至った。SUMMARY OF THE INVENTION The present inventor has set forth the above object by providing an external substrate connection pad which can be joined by USB or solder paste on the lower surface of a relay substrate located outside a semiconductor element mounting area. Have been achieved, and the present invention has been completed.
【００１１】即ち、本発明は、半導体素子を搭載し、そ
の半導体素子を外部基板に接続するための中継基板であ
って、中継基板が絶縁性フィルムベース、導体層及びカ
バーコート層が順次積層された構造を有し、中継基板の
半導体素子搭載領域内のカバーコート層側に半導体素子
接続用パッドが形成されており、中継基板の半導体素子
搭載領域外の絶縁性フィルムベース側に外部基板接続用
パッドが形成されており、半導体素子接続用パッドと外
部基板接続用パッドとはリードとして機能する導体層に
より導通していることを特徴とする中継基板を提供す
る。That is, the present invention relates to a relay board for mounting a semiconductor element and connecting the semiconductor element to an external board, wherein the relay board is formed by sequentially laminating an insulating film base, a conductor layer and a cover coat layer. A semiconductor element connection pad is formed on the cover coat layer side in the semiconductor element mounting area of the relay substrate, and an external substrate connection side is formed on the insulating film base side outside the semiconductor element mounting area of the relay substrate. A relay board is provided, wherein a pad is formed, and the semiconductor element connection pad and the external board connection pad are electrically connected by a conductor layer functioning as a lead.
【００１２】また、この中継基板に半導体素子が実装さ
れている半導体装置を提供する。Further, the present invention provides a semiconductor device in which a semiconductor element is mounted on the relay board.
【００１３】[0013]
【発明の実施の形態】以下、本発明の中継基板につい
て、半導体素子を搭載した状態の説明図を参照しながら
詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a relay board of the present invention will be described in detail with reference to an explanatory view of a state where a semiconductor element is mounted.
【００１４】本発明の中継基板は、図１に示すように、
搭載した半導体素子ＩＣを外部基板に接続するための中
継基板４である。この中継基板４は、ポリイミド等の絶
縁性フィルムベース１、銅箔等の導体層２及びレジスト
インク等のカバーコート層３が順次積層された構造を有
する。[0014] The relay board of the present invention, as shown in FIG.
A relay board 4 for connecting the mounted semiconductor element IC to an external board. The relay board 4 has a structure in which an insulating film base 1 such as a polyimide, a conductor layer 2 such as a copper foil, and a cover coat layer 3 such as a resist ink are sequentially laminated.
【００１５】中継基板４の半導体素子搭載領域内（ＡＲ
ＥＡ）（即ち、半導体素子ＩＣの直下の領域内）のカ
バーコート層３には、半導体素子接続用パッドＳＰが形
成されている。また、中継基板４の半導体素子搭載領域
外（ＡＲＥＡ）の絶縁性フィルムベース１側には、外
部基板接続用パッドＭＰが形成されている。外部基板接
続用パッドＭＰは、半導体素子ＩＣの周囲を極近接して
囲むように一列で配置することができる。また、半導体
素子接続用パッドＳＰと外部基板接続用パッドＭＰと
は、リードとして機能する導体層２（ＬＤ）により導通
している。なお、各パッドの表面は、金メッキ薄膜を形
成しておくことが好ましい。In the semiconductor element mounting area of the relay board 4 (AR
On the cover coat layer 3 of EA) (that is, in the region immediately below the semiconductor element IC), semiconductor element connection pads SP are formed. An external substrate connection pad MP is formed on the insulating film base 1 outside the semiconductor element mounting area (AREA) of the relay substrate 4. The external substrate connection pads MP can be arranged in a row so as to surround the periphery of the semiconductor element IC very closely. The semiconductor element connection pad SP and the external substrate connection pad MP are electrically connected by the conductor layer 2 (LD) functioning as a lead. Preferably, a gold-plated thin film is formed on the surface of each pad.
【００１６】本発明の中継基板４は、以上説明した構造
を有するため、それ自体を外部基板に実装する際、ＢＧ
Ａを利用することなく、カバーコート層３の上から超音
波接合装置を外部基板接続用パッドＭＰに適用すること
ができる。また、ハンダペーストを介して接合すること
もできる。The relay board 4 of the present invention has the above-described structure.
The ultrasonic bonding apparatus can be applied to the external substrate connection pad MP from above the cover coat layer 3 without using A. Also, bonding can be performed via a solder paste.
【００１７】また、ＢＧＡを使用しないので、半導体素
子とそれを搭載した中継基板とからなる２以上の半導体
装置を上下に積み重ねても全体の厚みを薄くすることが
できる。Further, since the BGA is not used, the overall thickness can be reduced even if two or more semiconductor devices each including a semiconductor element and a relay board on which the semiconductor element is mounted are vertically stacked.
【００１８】また、超音波接合やハンダペースト接合の
場合の外部基板接続用パッドＭＰのピッチ（通常０．２
ｍｍ以下）は、ＢＧＡピッチ（通常０．５ｍｍ〜０．８
ｍｍ）よりも非常に狭く設定することができる。従っ
て、隣接するパッド間を縫うように、リードとなる導体
層を多数配する必要がなくなり、結果的にリードとなる
隣接した導体層間のピッチを拡げることができ、製造時
間やコストの低減が可能となる。しかも、信頼性も向上
する。また、超音波接合やハンダペースト接合の場合の
半導体素子ＩＣの外縁と外部基板接続用パッドＭＰとの
距離も非常に小さく設定することができる。従って、半
導体素子ＩＣの外側に配されるリード部分の距離も短く
することができ、リードから輻射される電磁波が半導体
素子ＩＣに与える影響を小さくすることができる。In the case of ultrasonic bonding or solder paste bonding, the pitch of the external substrate connection pads MP (typically 0.2
mm or less) is the BGA pitch (normally 0.5 mm to 0.8 mm).
mm). Therefore, it is not necessary to arrange a large number of conductor layers serving as leads so as to sew between adjacent pads. As a result, the pitch between adjacent conductor layers serving as leads can be increased, and manufacturing time and cost can be reduced. Becomes In addition, reliability is improved. In addition, in the case of ultrasonic bonding or solder paste bonding, the distance between the outer edge of the semiconductor element IC and the external substrate connection pad MP can be set very small. Therefore, the distance of the lead portion disposed outside the semiconductor element IC can be shortened, and the influence of the electromagnetic wave radiated from the lead on the semiconductor element IC can be reduced.
【００１９】また、中継基板４は、半導体素子ＩＣより
も外側に半導体素子搭載領域外（ＡＲＥＡ）を有する
ので、半導体素子ＩＣと外部基板との熱膨張係数の差を
吸収することができる。Further, since the relay board 4 has a semiconductor element mounting area outside (AREA) outside the semiconductor element IC, it is possible to absorb a difference in thermal expansion coefficient between the semiconductor element IC and the external board.
【００２０】以上説明した構造の図１の中継基板４へ半
導体素子ＩＣを搭載する際には、半導体素子ＩＣの外部
接続用バンプＩＣＢを半導体素子接続用パッドＳＰに接
触させ、リフロー法等の公知の手法により行うことがで
きる。When the semiconductor element IC is mounted on the relay board 4 of FIG. 1 having the structure described above, the external connection bump ICB of the semiconductor element IC is brought into contact with the semiconductor element connection pad SP, and a known method such as a reflow method is used. Can be performed by the following method.
【００２１】また、半導体素子ＩＣが搭載された中継基
板４を外部基板に実装する際には、外部基板の接続パッ
ド（図示せず）に、中継基板４の外部基板接続用パッド
ＭＰを接触させながら超音波接合したり、また、印刷さ
れたハンダペーストをリフローさせることにより実装す
ることができる。When the relay board 4 on which the semiconductor element IC is mounted is mounted on an external board, the external board connecting pad MP of the relay board 4 is brought into contact with a connection pad (not shown) of the external board. It can be mounted by ultrasonic bonding while reflowing the printed solder paste.
【００２２】超音波接合する場合、図２に示すように、
中継基板４の外部基板接続用パッドＭＰに対応した部分
のカバーコート層３に超音波接合用パッドＵＰを形成
し、そこへ超音波接合装置を適用することが好ましい。
これにより、超音波接合を高い信頼性で且つ容易に行う
ことができる。In the case of ultrasonic bonding, as shown in FIG.
It is preferable to form an ultrasonic bonding pad UP on a portion of the cover coat layer 3 corresponding to the external substrate connecting pad MP of the relay substrate 4, and to apply an ultrasonic bonding device thereto.
Thereby, the ultrasonic bonding can be performed with high reliability and easily.
【００２３】ところで、従来、半導体素子ＩＣは、中継
基板４に搭載する前に予め全数検査していた。しかし、
半導体素子ＩＣ上に形成された端子間ピッチは非常に狭
いために、非常に高価な検査装置が必要となり、検査コ
スト及び検査時間も非常にかかるという問題があった。
そこで、未検査の半導体素子ＩＣを図２の中継基板４に
搭載し、中継基板４の超音波接合用パッドＵＰを半導体
素子検査装置のプロービングパッドとして利用すること
により、半導体素子ＩＣの検査を容易に行うことがで
き、半導体素子ＩＣの検査コストを大幅に低減させるこ
とができる。Conventionally, all semiconductor elements ICs have been inspected before mounting them on the relay board 4. But,
Since the pitch between terminals formed on the semiconductor element IC is very narrow, an extremely expensive inspection device is required, and there is a problem that the inspection cost and the inspection time are very long.
Therefore, by mounting an untested semiconductor element IC on the relay substrate 4 of FIG. 2 and using the ultrasonic bonding pad UP of the relay substrate 4 as a probing pad of the semiconductor element inspection apparatus, the inspection of the semiconductor element IC is facilitated. The inspection cost of the semiconductor element IC can be greatly reduced.
【００２４】図１の中継基板４の場合には、図３に示す
ように、外部基板接続用パッドＭＰの更に外側（ＡＲＥ
Ａ）の中継基板４のカバーコート層３に、半導体素子
検査用パッドＰＰを別途設け、それを半導体素子検査装
置のプロービングパッドとして使用すればよい。同様
に、図２の中継基板４の場合にも、図４に示すように、
超音波接合用パッドＵＰの更に外側の中継基板４のカバ
ーコート層３に、半導体素子検査用パッドＰＰを別途設
け、それを半導体素子検査装置のプロービングパッドと
して使用すれば、超音波接合用パッドＵＰに検査による
損傷を全く与えないようにできる。これらの場合、検査
後にＡＲＥＡを切除することが好ましい。In the case of the relay board 4 shown in FIG. 1, as shown in FIG.
A) A semiconductor device inspection pad PP may be separately provided on the cover coat layer 3 of the relay substrate 4 of A) and used as a probing pad of the semiconductor device inspection device. Similarly, also in the case of the relay board 4 of FIG. 2, as shown in FIG.
If a semiconductor element inspection pad PP is separately provided on the cover coat layer 3 of the relay board 4 further outside the ultrasonic bonding pad UP and is used as a probing pad of the semiconductor element inspection apparatus, the ultrasonic bonding pad UP Can be prevented from being damaged at all by the inspection. In these cases, it is preferable to remove the AREA after the examination.
【００２５】なお、図３及び図４の中継基板４の場合、
半導体素子接続用パッドＳＰと半導体素子検査用パッド
ＰＰとはリードとして機能する導体層２（ＬＤ）により
導通させればよい。In the case of the relay board 4 shown in FIGS. 3 and 4,
The semiconductor element connection pad SP and the semiconductor element inspection pad PP may be made conductive by the conductor layer 2 (LD) functioning as a lead.
【００２６】本発明の中継基板４においては、半導体素
子接続用パッドＳＰ及び外部基板接続用パッドＭＰに
は、半導体素子ＩＣや外部基板の接続端子の状態に応じ
て、適宜バンプを設けることができる。例えば、図５に
示すように双方のパッドにバンプＳＰＢ，ＭＰＢを設け
てもよい。In the relay board 4 of the present invention, the semiconductor element connection pads SP and the external board connection pads MP can be appropriately provided with bumps according to the state of the connection terminals of the semiconductor element IC and the external board. . For example, bumps SPB and MPB may be provided on both pads as shown in FIG.
【００２７】また、図６に示すように、半導体素子ＩＣ
の直下の導体層２をベタとしておくと、中継基板４の平
坦性を高いレベルで維持することができ、半導体素子Ｉ
Ｃを中継基板４に搭載する際、接続不良の発生を防止す
ることができる。この点でも、本発明の中継基板は、両
面に開口部が多数形成されているために平坦性が不十分
な従来のＢＧＡを有する中継基板に対し優れている。Further, as shown in FIG.
Is solid, the flatness of the relay substrate 4 can be maintained at a high level, and the semiconductor element I
When mounting C on the relay board 4, it is possible to prevent the occurrence of connection failure. Also in this regard, the relay board of the present invention is superior to a conventional relay board having a BGA having insufficient flatness due to a large number of openings formed on both surfaces.
【００２８】また、ベタの導体層２の下の絶縁性フィル
ムベース１にハンダ接合用開口部を設けた場合には、中
継基板４をハンダで外部基板に強固に接合することがで
きる。When an opening for soldering is provided in the insulating film base 1 below the solid conductor layer 2, the relay substrate 4 can be firmly bonded to the external substrate by soldering.
【００２９】以上説明した本発明の中継基板に種々の半
導体素子を搭載したものは、チップサイズパッケージン
グされた半導体装置となる。A semiconductor device mounted with various semiconductor elements on the above-described relay board of the present invention is a semiconductor device packaged in a chip size.
【００３０】[0030]
【発明の効果】本発明の中継基板は、ＢＧＡを利用する
ことなく、超音波接合（ＵＳＢ）やハンダペーストによ
る接合を利用でき、しかも半導体素子に対して過度に大
きくならず、外部基板へ実装した後で接合部の外観検査
が可能である。従って、ＣＳＰ用インターポーザに特に
適したボールレスの中継基板となる。The relay board of the present invention can use ultrasonic bonding (USB) or bonding by solder paste without using BGA, and is not excessively large for a semiconductor element, and is mounted on an external board. After that, the appearance of the joint can be inspected. Therefore, it becomes a ballless relay board particularly suitable for a CSP interposer.
【図１】本発明の中継基板の概略断面図である。FIG. 1 is a schematic sectional view of a relay board of the present invention.
【図２】本発明の中継基板の概略断面図である。FIG. 2 is a schematic sectional view of a relay board of the present invention.
【図３】本発明の中継基板の概略断面図である。FIG. 3 is a schematic sectional view of a relay board of the present invention.
【図４】本発明の中継基板の概略断面図である。FIG. 4 is a schematic sectional view of a relay board of the present invention.
【図５】本発明の中継基板の概略断面図である。FIG. 5 is a schematic sectional view of a relay board of the present invention.
【図６】本発明の中継基板の概略断面図である。FIG. 6 is a schematic sectional view of a relay board of the present invention.
【図７】従来の中継基板の概略断面図である。FIG. 7 is a schematic sectional view of a conventional relay board.
１ 絶縁性フィルムベース、２ 導体層、３ カバーコ
ート層、４ 中継基板、ＳＰ 半導体素子接続用パッ
ド、ＭＰ 外部基板接続用パッド、ＰＰ 半導体素子検
査用パッド、ＵＰ 超音波接合用パッド、ＩＣ 半導体
素子1 Insulating film base, 2 conductor layer, 3 cover coat layer, 4 relay board, SP semiconductor element connection pad, MP external board connection pad, PP semiconductor element inspection pad, UP ultrasonic bonding pad, IC semiconductor element
Claims (9)
部基板に接続するための中継基板であって、該中継基板
が絶縁性フィルムベース、導体層及びカバーコート層が
順次積層された構造を有し、中継基板の半導体素子搭載
領域内のカバーコート層側に半導体素子接続用パッドが
形成されており、中継基板の半導体素子搭載領域外の絶
縁性フィルムベース側に外部基板接続用パッドが形成さ
れており、半導体素子接続用パッドと外部基板接続用パ
ッドとはリードとして機能する導体層により導通してい
ることを特徴とする中継基板。1. A relay board for mounting a semiconductor element and connecting the semiconductor element to an external board, wherein the relay board has a structure in which an insulating film base, a conductor layer and a cover coat layer are sequentially laminated. A semiconductor element connection pad is formed on the cover coat layer side in the semiconductor element mounting area of the relay substrate, and an external substrate connection pad is formed on the insulating film base side outside the semiconductor element mounting area of the relay substrate. The relay board, wherein the semiconductor element connection pad and the external board connection pad are electrically connected by a conductor layer functioning as a lead.
カバーコート層に超音波接合用パッドが形成されている
請求項１記載の中継基板。2. The relay board according to claim 1, wherein an ultrasonic bonding pad is formed on a portion of the cover coat layer corresponding to the external board connecting pad.
のカバーコート層側に半導体素子検査用パッドが形成さ
れ、半導体素子接続用パッドと半導体素子検査用パッド
とはリードとして機能する導体層により導通している請
求項１記載の中継基板。3. A semiconductor element inspection pad is formed on the cover coat layer side of the relay substrate outside the external substrate connection pad, and the semiconductor element connection pad and the semiconductor element inspection pad are formed by a conductor layer functioning as a lead. The relay board according to claim 1, which is conductive.
カバーコート層に半導体素子検査用パッドが形成され、
半導体素子接続用パッドと超音波接合用パッドと半導体
素子検査用パッドとはリードとして機能する導体層によ
り導通している請求項２記載の中継基板。4. A semiconductor element inspection pad is formed on a cover coat layer of the relay substrate outside the ultrasonic bonding pad,
The relay board according to claim 2, wherein the semiconductor element connection pad, the ultrasonic bonding pad, and the semiconductor element inspection pad are electrically connected by a conductor layer functioning as a lead.
層がベタで形成されている請求項１記載の中継基板。5. The relay board according to claim 1, wherein the conductor layer in the semiconductor element mounting area of the relay board is formed solid.
導体層の絶縁性フィルムベースにハンダ接合用開口部が
設けられた請求項５記載の中継基板。6. The relay board according to claim 5, wherein an opening for solder bonding is provided in the insulating film base of the solid conductor layer in the semiconductor element mounting area of the relay board.
続用パッドの少なくともいずれか一方にバンプが形成さ
れている請求項１〜６のいずれかに記載の中継基板。7. The relay board according to claim 1, wherein a bump is formed on at least one of the semiconductor element connection pad and the external board connection pad.
求項１〜５のいずれかに記載の中継基板。8. The relay board according to claim 1, which is used for a chip size package.
板に半導体素子が実装されている半導体装置。9. A semiconductor device in which a semiconductor element is mounted on the relay board according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9710199A JP2000294693A (en) | 1999-04-02 | 1999-04-02 | Relaying substrate for semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9710199A JP2000294693A (en) | 1999-04-02 | 1999-04-02 | Relaying substrate for semiconductor device and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294693A true JP2000294693A (en) | 2000-10-20 |
Family
ID=14183235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9710199A Pending JP2000294693A (en) | 1999-04-02 | 1999-04-02 | Relaying substrate for semiconductor device and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294693A (en) |
-
1999
- 1999-04-02 JP JP9710199A patent/JP2000294693A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4473807B2 (en) | Multilayer semiconductor device and lower layer module of multilayer semiconductor device | |
| JP2819285B2 (en) | Stacked bottom lead semiconductor package | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
| US7755203B2 (en) | Circuit substrate and semiconductor device | |
| JPH11297889A (en) | Semiconductor package, mounting board and mounting method by use of them | |
| JP2005322921A (en) | Flip-chip semiconductor package for testing bumps and method of fabricating same | |
| JPH05211202A (en) | Composite flip-chip semiconductor device, its manufacture and method for burn-in | |
| TW201836107A (en) | Semiconductor device | |
| JP3260253B2 (en) | Inspection method for semiconductor device and conductive adhesive for inspection | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JPH05129366A (en) | Tab mounting structure for integrated circuit use | |
| US20040012078A1 (en) | Folded tape area array package with one metal layer | |
| JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7576551B2 (en) | Test socket and test board for wafer level semiconductor testing | |
| JPH09246426A (en) | Surface mounted type electronic component, wiring board, mounting board and mounting method | |
| JP4498336B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP3394479B2 (en) | Semiconductor device | |
| JP2000294693A (en) | Relaying substrate for semiconductor device and semiconductor device | |
| JP2004311535A (en) | Chip-size package semiconductor device | |
| JP2003249606A (en) | Semiconductor device and interposer | |
| JP2001358445A (en) | Mount structure of electronic component | |
| JP3895465B2 (en) | Board mounting method, board mounting structure | |
| JP3485424B2 (en) | IC package | |
| JPH08213497A (en) | Semiconductor device and its manufacture |