JP2000294122A - 電界放出型冷陰極及び平面ディスプレイの製造方法 - Google Patents

電界放出型冷陰極及び平面ディスプレイの製造方法

Info

Publication number
JP2000294122A
JP2000294122A JP10134499A JP10134499A JP2000294122A JP 2000294122 A JP2000294122 A JP 2000294122A JP 10134499 A JP10134499 A JP 10134499A JP 10134499 A JP10134499 A JP 10134499A JP 2000294122 A JP2000294122 A JP 2000294122A
Authority
JP
Japan
Prior art keywords
silicon
forming
porous
insulating layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10134499A
Other languages
English (en)
Inventor
Fuminori Ito
文則 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10134499A priority Critical patent/JP2000294122A/ja
Priority to US09/544,476 priority patent/US6340425B2/en
Publication of JP2000294122A publication Critical patent/JP2000294122A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials

Abstract

(57)【要約】 【課題】 エミッタ形成の制御性を向上させるととも
に、均一な電子放出を実現する電界放出型冷陰極及び平
面ディスプレイの製造方法を提供する。 【解決手段】 シリコン基板1上に絶縁層2を形成する
工程と、絶縁層2上にゲート電極3を形成する工程と、
絶縁層2とゲート電極3をエッチングし、ゲート開口部
を形成する工程と、ゲート開口部内のシリコン表面を電
解液6中でゲート電極3に対してシリコン基板1に正の
電位を印加して多孔質化する工程とを実施する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、平面ディスプレ
イ、CRT、電子顕微鏡、電子ビーム露光装置、及び各
種電子ビーム装置の電子ビーム源などとして利用するこ
とが可能な電界放出型冷陰極に関するものである。
【0002】
【従来の技術】近年、半導体微細加工技術を用いて形成
される電界放出型冷陰極は、平面ディスプレイ等の高性
能な電子源として、その応用が期待されている。従来の
電界放出型冷陰極の製造技術の一例として、特開平8−
250766号及び9−259795号には、多孔質シ
リコンを用いた電界放出型冷陰極及び表示装置が開示さ
れている。図7は多孔質シリコンを用いた冷陰極の構造
を示す図である。n型シリコン基板1上に多孔質シリコ
ン5を40μm形成した後、その上に15nmの極薄上
部電極14が積層される。
【0003】電子は以下に述べる機構により真空中に放
出されることが特開平9−259795号に記載されて
いる。基板1に対して、上部電極に正の電位を印加し、
シリコン基板1から多孔質層5に電子を注入すると、ダ
イオード電流IPSが流れる。多孔質シリコン5は高抵抗
であるので、印加電界の大部分はここに加わり、注入さ
れた電子は上部電極14に向けて多孔質シリコン5内を
移動する。上部電極に達した電子は、そこで強電界によ
り一部は上部電極14をトンネルし、放出電子(Ie
として外部の真空中に放出される。上記電界放出型冷陰
極のシリコン基板と上部電極に100Vの電圧を印加す
ると、ダイオード電流(IPS)は4mA/cm2で、放
出電流(Ie)は0.24nA/cm2になることが記載
されている。
【0004】また、特開平8−87956号には、図8
に示すように、多孔質シリコン5を取り囲むように絶縁
層16とその上にゲート電極15を積層した構造が開示
されている。この場合にはあらかじめ、シリコン基板1
上に絶縁層16とゲート電極15を形成し、ゲート開口
部を形成した後に、ゲート開口部内のシリコン表面を多
孔質化する。電子放出過程はシリコン基板1に対して、
ゲート電極15に正の電位を印加することにより、ゲー
ト開口部内に露出した多孔質シリコン表面に強電界が加
わり、その表面から電子が放出される。
【0005】上述したシリコン表面の多孔質化は陽極化
成を用いて行われる。図9は陽極化成を行う際の摸式図
である。フッ酸を含む電界液6に満たされたエッチング
槽10内に多孔質化するシリコン表面を含む素子を縦方
向に挿入する。図はゲート構造を有する電界放出型冷陰
極の場合の摸式図である。素子と対向する位置には白金
からなる対向電極17を配置し、シリコン基板1に対向
電極17に対して正の電位を印加し、一定電流を流す。
シリコン基板1がn型である場合はホールを供給し、反
応を促進させるため、通常光照射を行う。図9の場合で
は、この光照射を素子と対向電極17の隙間を使って斜
めから行う。また、図10は図9の素子と対向電極17
の配置を横型にした場合の摸式図である。この場合には
対向電極17をメッシュ状にし、その隙間を介してシリ
コン表面に光が供給される。このような陽極化成によっ
てシリコン表面が局所的にエッチングされ、その結果、
表面層はナノメートルオーダーの微細なシリコン結晶の
集合体となる。
【0006】
【発明が解決しようとする課題】図7に示した多孔質シ
リコンを用いた電界放出型冷陰極は、多孔質シリコン5
に強電界を印加するために、上部電極14を形成する必
要がある。上部電極14は多孔質シリコン内で加速され
た電子が真空中に放出される際に通過する必要があるた
め、通常、上部電極14の膜厚は上部電極中の電子の平
均自由工程レベルまで薄くすることが要求される。特願
平9−259795号には、金又は白金を上部電極に使
う場合、その膜厚は2から20nmが適当であると記載
されている。しかしながら、このような極薄の上部電極
の成膜は高価な装置と高い制御性及び均一性が要求され
る。さらに、平面ディスプレイにおいては複数の微細な
電子源を大面積に形成させる必要があるため、上部電極
の制御性、均一性、再現性はより一層深刻な問題とな
る。また、この構造は放出電流(Ie)に対して3桁な
いし4桁大きなダイオード電流(IPS)が流れるため、
そこで発生するジュール熱等は電子放出の安定性や寿命
等を劣化させ、また消費電力を大きくさせる要因にもな
る。
【0007】図8に示した電界放出型冷陰極は、多孔質
シリコン表面に加える強電界を絶縁層によって隔たれた
ゲート電極によって印加するため、極薄の成膜技術を必
要とせず、また素子内部に大きなダイオード電流が流れ
ないという利点を有する。ゲート構造を持つ電界放出冷
陰極は上記の利点を有するために、平面ディスプレイ等
の電子源として有効であるが、陽極化成時のシリコンの
多孔質化が不均一になるという問題点があった。
【0008】多孔質シリコンからの電子放出は多孔質シ
リコンの膜厚と多孔質シリコンを形成するシリコン微結
晶のサイズに大きく依存する。これらは、電解液中のフ
ッ酸の濃度、化成電流密度、化成時間、光照射量及びそ
の強度等に依存する。光照射はp型基板の場合は不要で
あるが、n型基板の場合には反応を促進させ、緻密なポ
ーラスを形成させるために重要である。基板の種類は特
開平8−87956号に記載されているように、電子放
出が飽和しないこと等の理由からn型基板が電子放出に
は適している。したがって、n型基板を用いて陽極化成
を行う際には均一に光照射を行うことが必須である。
【0009】しかし、図9に示す構成で陽極化成を行っ
た場合には、対向電極17とゲート構造を持つ基板1と
の間に斜め方向から光照射を行うため、ゲート電極15
と絶縁層16が光を遮蔽し、ゲート開口部内のシリコン
表面に光が均一に照射されない。これは、ゲート開口部
内のシリコンの一部のみが電子放出源となることを意味
し、放出電流を低下させることになる。また、光照射方
向と基板1とがより垂直になるように、対向電極17と
基板1との距離を遠ざけて斜めから光照射すると、対向
電極17と基板1に印加する電圧を大きくしなければな
らないため、大容量の大型の電源が必要となる。さら
に、複数の電子源が配列された大面積の平面ディスプレ
イを製造する際には、電解液6の液面近傍(上部)のゲ
ート開口部は光が照射されるが、液面から下の方に配置
されたゲート開口部内には対向電極17が光照射を遮る
ことになる。よって、多孔質化の面内均一性が低下し、
画像の不均一性や不安定性の要因にもなる。
【0010】また、図10に示すように対向電極17と
基板1を横に配置した場合には、メッシュ状の対向電極
を用いて上部より光照射を行うため、メッシュの部分は
光を遮蔽し、多孔質シリコンは不均一になる。さらに、
図9と図10の構成は共通に、対向電極17と基板1の
平行度が悪かったり、対向電極17が部分的に湾曲して
いたりすると、両者がもっとも接近しているところに化
成電流が集中するため、やはり電子放出の不均一性の要
因となる。
【0011】したがって、従来の手法によってゲート構
造を有する電界放出型冷陰極の陽極化成を行う際には、
光照射が不均一になり、放出電流の均一性、再現性の劣
化の要因となる。
【0012】本発明は、前述した事情に鑑みてなされた
もので、エミッタ形成の制御性を向上させるとともに、
均一な電子放出を実現する電界放出型冷陰極及び平面デ
ィスプレイの製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明に係る電界放出型冷陰極の製造方法は、シ
リコン基板上に絶縁層を形成する工程と、前記絶縁層上
にゲート電極を形成する工程と、前記絶縁層とゲート電
極をエッチングし、ゲート開口部を形成する工程と、前
記ゲート開口部内のシリコン表面を電解液中で前記ゲー
ト電極に対してシリコン基板に正の電位を印加して多孔
質化する工程とを含むことを特徴とする。
【0014】また、本発明に係る電界放出型冷陰極の製
造方法は、ガラス基板上に金属膜を形成する工程と、前
記金属膜上に多結晶シリコンを形成する工程と、前記多
結晶シリコン上に絶縁層を形成する工程と、前記絶縁層
上にゲート電極を形成する工程と、前記絶縁層とゲート
電極をエッチングし、ゲート開口部を形成する工程と、
前記ゲート開口部内の多結晶シリコン表面を電解液中で
前記ゲート電極に対して前記金属膜及び多結晶シリコン
に正の電位を印加して多孔質化する工程とを含むことを
特徴とする。
【0015】また、本発明に係る平面ディスプレイの製
造方法は、ガラス基板上に複数の平行なストライプ状の
金属膜を形成する工程と、前記金属膜上に多結晶シリコ
ンを形成する工程と、前記ストライプ状に形成された多
結晶シリコンと露出したガラス基板上に絶縁層を形成す
る工程と、前記絶縁層上に金属膜及び多結晶シリコンの
ストライプと直交するように複数の平行なストライプ状
のゲート電極を形成する工程と、前記金属膜及び多結晶
シリコンのストライプとゲート電極のストライプが交わ
る領域の絶縁層とゲート電極をエッチングし、ゲート開
口部を形成する工程と、前記ゲート開口部内の多結晶シ
リコン表面を電解液中で前記ゲート電極層に対して前記
金属膜及び多結晶シリコンに正の電位を印加して多孔質
化する工程とを含むことを特徴とする。
【0016】また、本発明に係る電界放出型冷陰極及び
平面ディスプレイの製造方法は、多孔質化における電圧
印加は、ゲート開口部内のシリコン又は多結晶シリコン
表面が電解液中に浸された後、シリコン又は多結晶シリ
コン表面の自然酸化膜が除去された後に行うことを特徴
とする。
【0017】また、本発明に係る電界放出型冷陰極及び
平面ディスプレイの製造方法は、ゲート開口部は複数に
分割されていることを特徴とする。
【0018】本発明によれば、ゲート開口部内のシリコ
ン表面の多孔質化を素子から電解液を隔てて配置される
対向電極を用いず、ゲート電極を利用して行うため、多
孔質シリコンの制御性及び均一性が向上する。また、エ
ミッタ領域を複数のゲート開口部で取り囲むことによっ
て、多孔質化の均一性をさらに向上させ、高い放出電流
を得ることができる。また、多孔質化における電圧印加
はシリコン表面の自然酸化膜が除去された後に行うこと
により、多孔質化の均一性と再現性を向上させることが
できる。平面型ディスプレイの製造においては、上記手
法を用いることにより、均一性の高い大画面の画像装置
を製造することができる。
【0019】
【発明の実施の形態】(第1の実施例)本発明の第1の
実施例を図1に示す。図1(1)に示すn型の単結晶シ
リコン基板1上に窒化膜からなる絶縁層2を1μm形成
し(図1(2))、その上部に白金からなるゲート電極
3を0.5μmを成膜する(図1(3))。その後、絶
縁層2とゲート電極3をエッチングし、図1(4)に示
すように5μm角の正方形のゲート開口部4を形成す
る。シリコン基板1はここでは高ドープのn型を用い
た。なお、基板1は陽極化成によって微結晶が多数残存
するアルミニウム等の材料であってもよい。絶縁層2は
後述するようにフッ酸のような強酸に対して耐性のある
材料が好ましく、ここでは窒化膜を用いた。窒化膜は熱
窒化やCVD法によって形成することができる。また、
ゲート電極3も強酸溶液に対して耐性のある金や白金等
が適している。
【0020】ゲート開口部を形成した後、基板1は図2
に示すような陽極化成法を用いて開口部内の基板表面を
多孔質化する。図2は従来例(図10)と比較して素子
の側面と背面を電解液から保護するための構造がより具
体的に示されているが、従来例と大きく異なるのはゲー
ト電極を陽極化成時の対向電極として用いている点であ
る。エッチング槽10内にフッ酸とエタノールを1:1
で混合した電解液6を満たし、ゲート電極3と絶縁層2
が形成されたシリコン基板1をその中に浸す。その際、
素子の測面や背面及び化成電流を流す際の配線を保護す
るために、素子及び配線はポリテトラフルオロエチレン
製の容器7とオーリング8、ポリテトラフルオロエチレ
ン製のチューブ9によって電解液6から完全に隔離され
る。これにより、電解液6に接するのはゲート電極3の
一部とゲート開口沿面の絶縁層2、及び開口部内のシリ
コン表面のみとなる。開口部のシリコン以外の材料、す
なわちゲート電極3(白金)及び絶縁層2(窒化膜)は
いずれもフッ酸に対して強い耐性を持つため、エッチン
グされたり、腐食されることはない。
【0021】電解液6に浸された素子は、液中でしばら
く放置した後、100Wのタングステンランプで光照射
を行いながらゲート電極3に対してシリコン基板1に正
の電位を印加し、50mA/cm2の一定化成電流を流
し、1μmの多孔層を形成した(図1(5))。この
際、ゲート電極3は従来例(図10)で示した対向電極
17の役割を担う。素子が電解液6に浸された後、液中
でしばらく放置するのは、ゲート開口部内のシリコン表
面の自然酸化膜を除去し、表面を清浄化するためであ
る。シリコン表面上に付着した自然酸化膜はフッ酸中で
溶解し、その後シリコン表面は水素で終端される。この
処理を行うことによって、陽極化成を行う前のシリコン
表面が清浄化され、より均一なシリコン多孔質層を形成
することができる。ここでは、その放置時間を2分間と
した。なお、この処理はゲート構造をもつシリコン表面
の多孔質化以外に、従来例(図7)で示した構造及び多
孔質層を用いたすべての素子にも適用可能である。
【0022】シリコンの陽極化成は、300mA/cm
2以下の化成電流密度では表面から局所的なシリコンの
溶出が生じ、多孔質層が形成される。多孔質シリコンは
多数の微細孔と残留シリコンからなる。多孔質シリコン
の膜厚はフッ酸の濃度、化成電流密度、化成時間、光照
射量及びその強度等に依存する。フッ酸の濃度はここで
は常にエタノールと1:1に制御しているが、多孔質層
の膜厚と化成電流密度及び化成時間の関係は図3のよう
になる。すなわち、化成電流密度が高く、化成時間が長
いほど、多孔質層の膜厚が増加する傾向を示す。図3で
示した結果はいずれも100Wのタングステンランプを
照射した場合である。先述したように、n型シリコンを
多孔質化するには光を照射する必要性があり、その照射
量や照射強度もまた多孔質シリコンの膜厚や膜質等に影
響を与える。したがって、n型シリコンを陽極化成する
には光照射を均一に行うことが重要である。本発明では
従来例(図9、10)で示したように電解液を隔てて配
置される対向電極17を用いていないため、部分的に光
を遮ることなく、均一に光照射を行うことができる。
【0023】(第2の実施例)本発明の第2の実施例を
図4に示す。図4(1)は図1に示した構造図を上方か
ら見たものである。先に示したように、ゲート電極3を
対向電極として用いた陽極化成は従来例で示した対向電
極17による光の遮蔽がないため、均一な多孔質シリコ
ン5が形成されるが、エミッタの面積が大きくなると、
開口部周辺と中心部の多孔質層が不均一になる。これ
は、化成電流がゲート電極に近いシリコン表面ほど大き
くなるためである。したがって、エミッタエリアが比較
的大きな電子放出デバイスにおいては、多孔質シリコン
のエミッタエリア内均一性を向上させる必要がある。
【0024】図4(2)はあらかじめゲート開口部を長
方形又は正方形に分割し、その後、多孔質化を行った場
合の構造図である。これにより、分割されたゲート開口
部周辺とゲート開口部の中心との距離が小さくなり、開
口部内のシリコン表面の多孔質化をより均一に行うこと
ができる。また、ゲート開口部の分割は6角形等の多角
形でもよく、例えば、図4(3)に示すように、円形で
あってもよい。
【0025】以上のゲート開口部の分割による効果は、
ゲート開口部内の多孔質シリコンの均一性を高めるのと
同時に、電子放出量も増大させることが可能となる。す
なわち、シリコン基板に対してゲート電極3に正の電位
を印加して電子を放出させる際、先述した理由と同様に
ゲート開口部周辺と中心部に均一に電界が加わり、多孔
質シリコン面内から効率よく電子を放出させることがで
きる。ただし、あらかじめ決められた一定エミッタエリ
ア内でゲート開口部を分割すると、そのなかに占めるゲ
ート電極の面積が大きくなるため、実質的なエミッタエ
リアは減少する。したがって、素子を設計する際にはエ
ミッタエリア内のゲート電極の幅を小さくし、有効なエ
ミッタエリアをできるだけ大きくする必要がある。
【0026】先述した第1及び第2の実施例は、いずれ
も単結晶シリコン基板上に絶縁層及びゲート電極を形成
し、開口部内の単結晶シリコン表面を多孔質化したが、
基板は単結晶以外にアモルファス、多結晶でも同様な効
果を得ることができる。例えば、ガラス基板上に多結晶
シリコンを成膜したものを基板として、第1及び第2の
実施例の方法を用いて電界放出型冷陰極を形成すること
も可能である。ただし、この場合にはガラスの融点によ
ってプロセス温度の上限が制限されるため、熱窒化のよ
うな高温プロセスを用いることはできない。
【0027】(第3の実施例)図5と図6は本発明の第
3の実施例を説明する図である。図5は平面ディスプレ
イの平面構造図である。ガラス基板上に形成されたゲー
ト開口部内の多孔質シリコン5、すなわち電子放出部が
赤(R)、緑(G)、青(B)に対応した複数のマトリ
クスを形成し、これと対応する位置に蛍光体を塗布した
ガラス基板が真空を介して配位される。平面ディスプレ
イは各画素に対応した放出電子が蛍光体へ加速し射突す
ることにより画像を得ることができる。
【0028】図6は本発明による、平面ディスプレイの
製造方法を示した断面構造図であり、図5の線Aの断面
を示すものである。まず、図6(1)に示すように、ガ
ラス基板11上に下部電極12を紙面に対して垂直方向
に膜厚が0.5μmになるようにストライプ状に形成
し、その上層には同様に多結晶シリコンを1.5μm形
成する。なお、この下部電極12と多結晶シリコン13
は図5の点線部に相当する。図6(1)の構造を形成し
た後、基板全面を覆うように窒化膜からなる絶縁層2を
CVD法等を用いて1μm成膜する(図6(2))。そ
の後、図6(3)に示すように紙面と平行方向にストラ
イプ状のゲート電極3を0.5μm形成する。形成され
たゲート電極3と絶縁膜2はRGBの各画素を形成する
ために、およそ200μm角の4角形にエッチングさ
れ、ゲート開口部4が形成される(図6(4))。
【0029】ゲート開口部4内の多結晶シリコン表面は
先述した図2の構成で多孔質化され、図6(5)に示す
ようにRGBに対応した電子放出部が形成される。陽極
化成条件は実施例1と同条件で行った。この場合におい
ても、開口部内の多結晶シリコン以外に電解液6に接す
るのはフッ酸に対して耐性のあるゲート電極3(白金)
と絶縁層2(窒化膜)のみであるため、陽極化成中にこ
れらがエッチングされたり腐食されたりすることはな
い。また、ゲート電極3を陽極化成時の対向電極として
用いることにより、光が遮蔽されず、画面全体にわたっ
て均一な多孔質シリコン5が形成されるため、均一でム
ラのない平面ディスプレイを製造することができる。ま
た、図5に示す多孔質シリコン5は図4(2)、(3)
に示したように多孔質化と電子放出の均一性をさらに高
めるために、複数に分割することも可能である。
【0030】以上述べた第1〜第3の実施例において、
光照射はシリコン表面にホールを誘起するためにシリコ
ンのバンドギャップ程度のエネルギーを持つ光を用いて
行われる。光照射のゲート開口内部及び平面ディスプレ
イの画素ごとの均一性を高めるには、光照射自体の面内
均一性も向上させる必要がある。光照射の基板面内依存
性が大きい場合にはレンズ系を用いて、光の指向性や均
一性を高めることができる。また、陽極化成時に基板を
回転させること等によっても、光照射の均一性を確保す
ることが可能である。また、以上述べた第1〜第3の実
施例において、形成された多孔質シリコンは電界効果を
高め放出電流を増加させるために、酸化あるいは窒化を
行ってもよい。
【0031】
【発明の効果】本発明によれば、ゲート開口部内のシリ
コン表面の多孔質化を素子から電解液を隔てて配置され
る対向電極を用いず、ゲート電極を利用して行うため、
多孔質シリコン形成時の制御性及び均一性が向上する。
また、エミッタ領域を複数のゲート開口部で取り囲むこ
とによって、多孔質化の均一性をさらに向上させ、高い
放出電流を得ることができる。また、多孔質化における
電圧印加は、シリコン表面の自然酸化膜が除去された後
に行うことにより、多孔質化の均一性と再現性を向上さ
せることができる。平面型ディスプレイの製造において
は、上記手法を用いることにより、均一性の高い大画面
の画像装置を製造することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す電界放出型冷陰極
の構造図である。
【図2】本発明における陽極化成の構成図である。
【図3】多孔質シリコンの膜厚と化成電流密度及び化成
時間の関係を示す図である。
【図4】本発明の第2の実施例を示す電界放出型冷陰極
の構造図である。
【図5】本発明の第3の実施例を示す電界放出型冷陰極
の平面構造図である。
【図6】本発明の第3の実施例を示す電界放出型冷陰極
の断面構造図である。
【図7】従来技術における電界放出型冷陰極の構造図で
ある。
【図8】従来技術における電界放出型冷陰極の構造図で
ある。
【図9】従来技術における陽極化成の構成図である。
【図10】従来技術における陽極化成の構成図である。
【符号の説明】
1 シリコン基板 2 絶縁層 3 ゲート電極 4 ゲート開口部 5 多孔質シリコン 6 電解液 7 容器 8 オーリング 9 チューブ 10 エッチング槽 11 ガラス基板 12 下部電極 13 多結晶シリコン 14 上部電極 15 ゲート電極 16 絶縁層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に絶縁層を形成する工程
    と、前記絶縁層上にゲート電極を形成する工程と、前記
    絶縁層とゲート電極をエッチングし、ゲート開口部を形
    成する工程と、前記ゲート開口部内のシリコン表面を電
    解液中で前記ゲート電極に対してシリコン基板に正の電
    位を印加して多孔質化する工程とを含むことを特徴とす
    る電界放出型冷陰極の製造方法。
  2. 【請求項2】 ガラス基板上に金属膜を形成する工程
    と、前記金属膜上に多結晶シリコンを形成する工程と、
    前記多結晶シリコン上に絶縁層を形成する工程と、前記
    絶縁層上にゲート電極を形成する工程と、前記絶縁層と
    ゲート電極をエッチングし、ゲート開口部を形成する工
    程と、前記ゲート開口部内の多結晶シリコン表面を電解
    液中で前記ゲート電極に対して前記金属膜及び多結晶シ
    リコンに正の電位を印加して多孔質化する工程とを含む
    ことを特徴とする電界放出型冷陰極の製造方法。
  3. 【請求項3】 ガラス基板上に複数の平行なストライプ
    状の金属膜を形成する工程と、前記金属膜上に多結晶シ
    リコンを形成する工程と、前記ストライプ状に形成され
    た多結晶シリコンと露出したガラス基板上に絶縁層を形
    成する工程と、前記絶縁層上に金属膜及び多結晶シリコ
    ンのストライプと直交するように複数の平行なストライ
    プ状のゲート電極を形成する工程と、前記金属膜及び多
    結晶シリコンのストライプとゲート電極のストライプが
    交わる領域の絶縁層とゲート電極をエッチングし、ゲー
    ト開口部を形成する工程と、前記ゲート開口部内の多結
    晶シリコン表面を電解液中で前記ゲート電極層に対して
    前記金属膜及び多結晶シリコンに正の電位を印加して多
    孔質化する工程とを含むことを特徴とする平面ディスプ
    レイの製造方法。
  4. 【請求項4】 多孔質化における電圧印加は、ゲート開
    口部内のシリコン又は多結晶シリコン表面が電解液中に
    浸された後、シリコン又は多結晶シリコン表面の自然酸
    化膜が除去された後に行うことを特徴とする請求項1〜
    3のいずれか1項に記載の電界放出型冷陰極又は平面デ
    ィスプレイの製造方法。
  5. 【請求項5】 ゲート開口部は複数に分割されているこ
    とを特徴とする請求項1〜3のいずれか1項に記載の電
    界放出型冷陰極又は平面ディスプレイの製造方法。
JP10134499A 1999-04-08 1999-04-08 電界放出型冷陰極及び平面ディスプレイの製造方法 Pending JP2000294122A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10134499A JP2000294122A (ja) 1999-04-08 1999-04-08 電界放出型冷陰極及び平面ディスプレイの製造方法
US09/544,476 US6340425B2 (en) 1999-04-08 2000-04-07 Method of manufacturing cold cathode device having porous emitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10134499A JP2000294122A (ja) 1999-04-08 1999-04-08 電界放出型冷陰極及び平面ディスプレイの製造方法

Publications (1)

Publication Number Publication Date
JP2000294122A true JP2000294122A (ja) 2000-10-20

Family

ID=14298233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10134499A Pending JP2000294122A (ja) 1999-04-08 1999-04-08 電界放出型冷陰極及び平面ディスプレイの製造方法

Country Status (2)

Country Link
US (1) US6340425B2 (ja)
JP (1) JP2000294122A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1237174A1 (en) * 2001-02-27 2002-09-04 Hewlett-Packard Company Electron source
SG111950A1 (en) * 2001-06-26 2005-06-29 Matsushita Electric Works Ltd Method of and apparatus for, manufacturing field emission-type electron source

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051764A1 (en) * 2003-09-04 2005-03-10 Huei-Pei Kuo Anodizing process for improving electron emission in electronic devices
TWI284342B (en) * 2004-12-17 2007-07-21 Tpo Displays Corp FED having polycrystalline silicon film emitters and method of fabricating polycrystalline silicon film emitters
US8907553B2 (en) 2012-01-24 2014-12-09 The United States of America as represented by the Secretary of Commerce, the National Institute of Standards and Technology Cold field electron emitters based on silicon carbide structures
JP2020141104A (ja) * 2019-03-01 2020-09-03 トヨタ自動車株式会社 エッチング装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
JP3243471B2 (ja) 1994-09-16 2002-01-07 三菱電機株式会社 電子放出素子の製造方法
JP3226745B2 (ja) 1995-03-09 2001-11-05 科学技術振興事業団 半導体冷電子放出素子及びこれを用いた装置
JPH09237567A (ja) 1996-02-29 1997-09-09 Mitsubishi Electric Corp 冷陰極素子及びその製造方法
US5863233A (en) * 1996-03-05 1999-01-26 Candescent Technologies Corporation Field emitter fabrication using open circuit electrochemical lift off
US5944975A (en) * 1996-03-26 1999-08-31 Texas Instruments Incorporated Method of forming a lift-off layer having controlled adhesion strength
JP3281533B2 (ja) 1996-03-26 2002-05-13 パイオニア株式会社 冷電子放出表示装置及び半導体冷電子放出素子
US5755944A (en) * 1996-06-07 1998-05-26 Candescent Technologies Corporation Formation of layer having openings produced by utilizing particles deposited under influence of electric field
US6139716A (en) * 1999-05-18 2000-10-31 The Regents Of The University Of California Submicron patterned metal hole etching

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1237174A1 (en) * 2001-02-27 2002-09-04 Hewlett-Packard Company Electron source
US6815875B2 (en) 2001-02-27 2004-11-09 Hewlett-Packard Development Company, L.P. Electron source having planar emission region and focusing structure
US7208867B2 (en) * 2001-02-27 2007-04-24 Hewlett-Packard Development Company, Lp. Focusing structure for electron source
SG111950A1 (en) * 2001-06-26 2005-06-29 Matsushita Electric Works Ltd Method of and apparatus for, manufacturing field emission-type electron source

Also Published As

Publication number Publication date
US6340425B2 (en) 2002-01-22
US20010052469A1 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
US6274881B1 (en) Electron emission element having semiconductor emitter with localized state, field emission type display device using the same, and method for producing the element and the device
JPH08225393A (ja) 改善されたダイヤモンド薄膜エミッタを用いた電界放射デバイス
KR100367282B1 (ko) 전계 방사형 전자원 및 그 제조방법
WO2000013197A1 (fr) Ensemble source a emission de champ, son procede de production, et son utilisation
JP2000294122A (ja) 電界放出型冷陰極及び平面ディスプレイの製造方法
JP2001035354A (ja) 電界放射型電子源およびその製造方法
US7592191B2 (en) Field emission backplate
JP4135309B2 (ja) 電界放射型電子源の製造方法
JP3079086B2 (ja) 電界放射型電子源の製造方法
JP3508652B2 (ja) 電界放射型電子源およびその製造方法
JP4616538B2 (ja) 電界放射型電子源の製造方法
JP3363429B2 (ja) 電界放射型電子源およびその製造方法
JP3084280B2 (ja) 電界放射型電子源の製造方法および平面発光装置の製造方法およびディスプレイ装置の製造方法
JPH0428138A (ja) 電子放出素子およびその製造方法
JP3587157B2 (ja) 電界放射型電子源およびその製造方法
JP3487230B2 (ja) 電界放射型電子源およびその製造方法およびディスプレイ装置
JP2002015658A (ja) 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置
JPS6062113A (ja) プラズマcvd装置
KR100302183B1 (ko) 전계방출표시소자의필드에미터어레이형성방법
JP3687520B2 (ja) 電界放射型電子源およびその製造方法
JP3508651B2 (ja) 電界放射型電子源およびその製造方法
KR100260260B1 (ko) 전계방출 표시소자의 제조방법
JP3963121B2 (ja) 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法
KR100244893B1 (ko) 저항층을 갖는 다이아몬드성 탄소 필드 에미터의 제조장치 및 그 제조방법
KR100464007B1 (ko) 전계 방출 소자의 mim 에미터 및 그 제조 방법