JP2000293960A - Recorder - Google Patents

Abstract

PROBLEM TO BE SOLVED: To make a footprint which is to be formed on a magnetic tape to be freely set-table. SOLUTION: The shapes of respective parts of a footprint are set by a CPU 40 by allowing parameter values at the time of forming a footprint which are set in respective addresses of the register of a CPU I/F 40 to be transferred to corresponding respective parts of a footprint forming part 11. A fixed frame length and the data length of one frame are set by the set value transferred from a corresponding address to a packing part A 20. A sync block length, the number of sync blocks in the sector and the gap length between respective sectors are set by the set value transferred from a corresponding address to a sync ID adding circuit 31. Moreover, the insertion position of a SAT(signal for attaining the tracking of a rotary head) is set by the set value transferred from a corresponding address to a TG 37. Furthermore, the pattern of the SAT is set by the set value transferred from a corresponding address to a SAT generating circuit 36.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、磁気テープ上の
記録フォーマットであるフットプリントがプログラムに
より可変に設定可能とされた記録装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording apparatus in which a footprint, which is a recording format on a magnetic tape, can be variably set by a program.

【０００２】[0002]

【従来の技術】記録媒体として磁気テープが用いられ、
ディジタルビデオ信号およびディジタルオーディオ信号
の記録再生を行うようにした、ディジタルビデオテープ
レコーダが普及している。2. Description of the Related Art A magnetic tape is used as a recording medium.
2. Description of the Related Art Digital video tape recorders for recording and reproducing digital video signals and digital audio signals have become widespread.

【０００３】このような装置では、ディジタルビデオデ
ータおよびディジタルオーディオデータを所定長のパケ
ット単位に格納し、パケットのそれぞれに、同期検出用
のシンクパターン、パケットのそれぞれを識別するため
のブロックＩＤ、データの内容を表すＩＤおよびエラー
訂正用のパリティを付加してシンクブロックを構成す
る。そして、このシンクブロックを、データの種類に応
じてグループ化してセクタとし、セクタ単位でシリアル
データとして磁気テープに記録される。記録は、回転ヘ
ッドによって磁気テープ上に斜めにトラックを形成す
る、ヘリカルスキャン方式で行われる。In such an apparatus, digital video data and digital audio data are stored in packet units of a predetermined length, and each packet has a sync pattern for detecting synchronization, a block ID for identifying each packet, and a data ID. The sync block is configured by adding an ID representing the contents of the above and a parity for error correction. Then, the sync blocks are grouped into sectors according to the type of data, and are recorded on the magnetic tape as serial data in sector units. Recording is performed by a helical scan method in which tracks are formed diagonally on a magnetic tape by a rotating head.

【０００４】図２４は、トラック上の各セクタの配置の
一例を概略的に示す。回転ヘッドが図の左側から右側へ
とトレースし、トラックが形成される。トラックは、上
述したように、実際には磁気テープに対して斜めに形成
され、１フレームのビデオデータは、複数、例えば４ト
ラックを用いて記録される。ビデオデータが記録される
ビデオセクタに挟まれて、オーディオデータを記録する
オーディオセクタが複数、配置される。この例では、Ｃ
ｈ１〜Ｃｈ８までの８チャンネル分のオーディオ信号を
扱うことができるようにされているため、Ａ１〜Ａ８の
８つのオーディオセクタが配される。FIG. 24 schematically shows an example of the arrangement of each sector on a track. The rotating head traces from the left side to the right side of the figure to form a track. As described above, the track is actually formed obliquely with respect to the magnetic tape, and one frame of video data is recorded using a plurality of, for example, four tracks. A plurality of audio sectors for recording audio data are arranged between video sectors for recording video data. In this example, C
Since audio signals for eight channels from h1 to Ch8 can be handled, eight audio sectors A1 to A8 are arranged.

【０００５】各セクタの間には、例えばオーディオ信号
のセクタ単位でのインサート編集が可能なように、オー
ディオデータの記録されないエディットギャップ（以
下、ＧＡＰと記述する）が配置される。また、１トラッ
ク中のビデオセクタの間の所定位置に、回転ヘッドのト
ラッキングをとるための信号（以下、ＳＡＴと記述す
る）が記録される。図２４の例では、所定のオーディオ
セクタの間にＳＡＴが配される。さらに、トラックの先
頭には、プリアンブルが設けられる。プリアンブルは、
再生時に、再生クロック用のＰＬＬがロックしやすいよ
うな信号、例えば「ＦＦ（１６進表記）」のデータが繰
り返し記録される。[0005] Between each sector, an edit gap (hereinafter referred to as GAP) in which audio data is not recorded is arranged so that, for example, insert editing can be performed in units of an audio signal sector. Further, a signal (hereinafter, referred to as SAT) for tracking the rotating head is recorded at a predetermined position between video sectors in one track. In the example of FIG. 24, the SAT is arranged between predetermined audio sectors. Further, a preamble is provided at the head of the track. The preamble is
At the time of reproduction, a signal that makes it easy to lock the reproduction clock PLL, for example, data of “FF (hexadecimal notation)” is repeatedly recorded.

【０００６】このような、磁気テープ上に形成される記
録パターンを、フットプリントと称する。[0006] Such a recording pattern formed on the magnetic tape is called a footprint.

【０００７】再生時には、回転ヘッドによって磁気テー
プ上のトラックがトレースされ、再生信号が得られる。
この再生信号の、上述のプリアンブル部分における信号
のエッジが検出され、このエッジ間隔を利用して、再生
クロック用のＰＬＬをロックさせる。再生クロックに同
期した再生ビット列からシンクパターンを検出し、各々
のシンクブロックの先頭位置を検出する。そして、検出
されたシンクブロック内のパケットを、ブロックＩＤ番
号およびデータ内容のＩＤとに応じて並べ替えて、元の
データ列を復号する。すなわち、シンクブロック先頭の
シンクパターンのビット列および出現周期、さらに、同
一セクタ内でブロックＩＤ番号が連続で、且つデータ内
容を表すＩＤが同じであるというということを利用し
て、シンクブロックの位相が特定される。At the time of reproduction, tracks on the magnetic tape are traced by the rotating head, and a reproduction signal is obtained.
The edge of the signal in the preamble portion of the reproduced signal is detected, and the PLL for the reproduced clock is locked using the edge interval. A sync pattern is detected from a reproduction bit string synchronized with the reproduction clock, and a head position of each sync block is detected. Then, the packets in the detected sync block are rearranged according to the block ID number and the data content ID, and the original data sequence is decoded. That is, by utilizing the fact that the bit sequence and the appearance period of the sync pattern at the head of the sync block and that the block ID number is continuous and the ID indicating the data content is the same within the same sector, the phase of the sync block is changed. Specified.

【０００８】従来のディジタルビデオテープレコーダで
は、ビデオフォーマットが限られていたため、磁気テー
プ上のフットプリントが１乃至２種類に限定されてい
た。したがって、例えば１台のディジタルビデオテープ
レコーダで異なるビデオフォーマットを扱う場合でも、
固定的なフットプリントを形成する専用のハードウェア
をビデオフォーマットのそれぞれについて設け、扱うビ
デオフォーマット毎にハードウェアを切り替えて対応す
ることが可能であった。In the conventional digital video tape recorder, the video format was limited, and thus the footprint on the magnetic tape was limited to one or two types. Therefore, for example, even if one digital video tape recorder handles different video formats,
It has been possible to provide dedicated hardware for forming a fixed footprint for each video format, and to switch the hardware for each video format to be handled.

【０００９】[0009]

【発明が解決しようとする課題】ところで、近年、ディ
ジタル放送の実施などに伴い、画枠サイズなどが異なる
様々な画像フォーマットが提案されている。従来から存
在する、フレーム周波数が２９．９７Ｈｚのインターレ
ス走査で４８０ライン×３２０画素（それぞれ有効ライ
ン数および有効水平画素数）のものや、フレーム周波数
が２５Ｈｚのインターレス走査で５７６ライン×３８４
画素のフォーマットに加えて、ビデオ信号のデータレー
ト（２５Ｍｂｐｓ）、走査モード（インターレスあるい
はプログレッシブ）およびフレーム周波数（２３．９７
６Ｈｚ、２５Ｈｚ、２９．９７Ｈｚ、５０Ｈｚおよび５
９．９４Ｈｚ）などの各種モードの組み合わせによる十
数種類以上のフォーマットが提案されている。In recent years, with the implementation of digital broadcasting, various image formats having different image frame sizes and the like have been proposed. Conventionally, a frame frequency of 480 lines × 320 pixels (the number of effective lines and the number of effective horizontal pixels) in interlaced scanning with a frame frequency of 29.97 Hz, and a frame frequency of 576 lines × 384 in interlaced scanning with a frame frequency of 25 Hz, respectively.
In addition to the pixel format, the video signal data rate (25 Mbps), scan mode (interlace or progressive) and frame frequency (23.97)
6Hz, 25Hz, 29.97Hz, 50Hz and 5
More than a dozen or more formats based on a combination of various modes such as 9.94 Hz) have been proposed.

【００１０】このように、多様な画像フォーマットが提
案されるのに伴い、これらの画像フォーマットを共通し
て統一的に扱えるような、所謂マルチレートに対応した
ビデオテープレコーダが求められていた。As described above, with the proposal of various image formats, there has been a demand for a so-called multi-rate video tape recorder capable of handling these image formats in a unified manner.

【００１１】ここで、このような異なるフォーマットの
ビデオデータを記録媒体上に記録することを考える。上
述したように、画枠サイズが異なるフォーマットのそれ
ぞれでは、ビデオデータの１編集単位、例えば１フレー
ムのビデオデータの総量が互いに異なる。そのため、ビ
デオデータを格納するパケットの長さが増減し、それに
伴い、シンクブロックの長さも変化することになる。Here, recording of video data of such different formats on a recording medium will be considered. As described above, in each of the formats having different image frame sizes, one editing unit of video data, for example, the total amount of video data of one frame is different from each other. Therefore, the length of the packet storing the video data increases or decreases, and accordingly, the length of the sync block also changes.

【００１２】また、別の例として、ビデオデータは、一
般的にデータ量が膨大となるため、記録の際には、所定
の方法で圧縮符号化がなされる。圧縮率を下げること
で、高画質化を図ることができる。このように、一つの
画枠サイズに対して異なる圧縮率で圧縮符号化を行うよ
うな場合でも、１フレームのビデオデータの総量が異な
ることになる。Further, as another example, video data generally has a huge data amount, and therefore, at the time of recording, compression encoding is performed by a predetermined method. By reducing the compression ratio, higher image quality can be achieved. As described above, even when compression encoding is performed at different compression ratios for one image frame size, the total amount of video data of one frame is different.

【００１３】１トラックに記録可能なデータ量には上限
があるため、１フレームのビデオデータの総量に応じた
フットプリントで信号を記録する必要がある。例えば、
１フレーム当たりのトラック数や、ＧＡＰの大きさ、シ
ンクブロックの長さなどをビデオフォーマットに応じて
変え、そのビデオフォーマットにおける１フレームのビ
デオデータの総量に応じたフットプリントを形成する。Since the amount of data that can be recorded on one track has an upper limit, it is necessary to record a signal with a footprint corresponding to the total amount of video data of one frame. For example,
The number of tracks per frame, the size of a GAP, the length of a sync block, and the like are changed according to the video format, and a footprint is formed according to the total amount of video data of one frame in the video format.

【００１４】しかしながら、上述の従来技術のような、
フットプリント毎に専用のハードウェアを設ける方法で
は、フットプリントの変更に対して自由度が無いという
問題点があった。すなわち、従来技術の方法では、予め
用意されたフットプリント以外には対応できなかった。However, as in the prior art described above,
The method of providing dedicated hardware for each footprint has a problem in that there is no flexibility in changing the footprint. That is, the method of the related art cannot cope with anything other than a previously prepared footprint.

【００１５】また、上述の従来技術のような、フットプ
リント毎に専用のハードウェアを設ける方法では、多数
のビデオフォーマットに対応させようとした場合、非常
にゲート数が多く、消費電力も大きい構成となってしま
う問題点があった。Further, in a method of providing dedicated hardware for each footprint as in the above-described prior art, when a large number of video formats are to be supported, the number of gates is very large and power consumption is large. There was a problem that would be.

【００１６】したがって、この発明の目的は、フットプ
リントを自在に設定可能な記録装置を提供することにあ
る。Accordingly, it is an object of the present invention to provide a recording apparatus capable of freely setting a footprint.

【００１７】[0017]

【課題を解決するための手段】この発明は、上述した課
題を解決するために、入力されたディジタルデータを、
磁気テープ上に所定のフットプリントによって形成され
たヘリカルトラックで記録する記録装置において、磁気
テープ上に記録されるフットプリントの形状を所定に設
定する設定手段と、設定手段で設定されたフットプリン
トの形状で、磁気テープ上に入力データを記録する記録
手段とを有する記録装置である。According to the present invention, in order to solve the above-mentioned problems, digital data input is
In a recording device that records on a helical track formed by a predetermined footprint on a magnetic tape, setting means for setting a shape of a footprint recorded on the magnetic tape to a predetermined shape, and setting of the footprint set by the setting means Recording means for recording input data on a magnetic tape in a shape.

【００１８】また、この発明は、入力されたディジタル
データを、磁気テープ上に所定のフットプリントによっ
て形成されたヘリカルトラックで記録する記録装置にお
いて、磁気テープ上に記録されるフットプリントの形状
を所定に設定する設定手段と、設定手段で設定されたフ
ットプリントの形状で、磁気テープ上に入力データを記
録する記録手段とを有し、設定手段によって、ヘリカル
トラックに対する回転ヘッドのトラッキングを取るため
の信号であるトラッキング信号の、ヘリカルトラックに
対する配置位置を可変に設定するようにしたこと特徴と
する記録装置である。According to another aspect of the present invention, there is provided a recording apparatus for recording input digital data on a helical track formed by a predetermined footprint on a magnetic tape, wherein the shape of the footprint recorded on the magnetic tape is specified. Setting means for setting, and recording means for recording input data on a magnetic tape in the form of a footprint set by the setting means, for setting the tracking of the rotary head with respect to the helical track by the setting means. A recording apparatus characterized in that an arrangement position of a tracking signal, which is a signal, with respect to a helical track is variably set.

【００１９】また、この発明は、入力されたディジタル
データを、磁気テープ上に所定のフットプリントによっ
て形成されたヘリカルトラックで記録する記録装置にお
いて、磁気テープ上に記録されるフットプリントの形状
を所定に設定する設定手段と、設定手段で設定されたフ
ットプリントの形状で、磁気テープ上に入力データを記
録する記録手段とを有し、設定手段によって、フットプ
リント上のデータの単位当たりの格納量を可変に設定す
るようにしたことを特徴とする記録装置である。According to the present invention, in a recording apparatus for recording input digital data on a helical track formed on a magnetic tape by a predetermined footprint, the shape of the footprint recorded on the magnetic tape is specified. And setting means for recording the input data on the magnetic tape in the form of the footprint set by the setting means, and the setting means stores the amount of data on the footprint per unit. Is set variably.

【００２０】また、この発明は、入力されたディジタル
データを、磁気テープ上に所定のフットプリントによっ
て形成されたヘリカルトラックで記録する記録装置にお
いて、磁気テープ上に記録されるフットプリントの形状
を所定に設定する設定手段と、設定手段で設定されたフ
ットプリントの形状で、磁気テープ上に入力データを記
録する記録手段とを有し、設定手段によって、フットプ
リント上の各データブロック間の入力データが記録され
ないギャップ部分の長さを可変に設定するようにしたこ
とを特徴とする記録装置である。According to the present invention, in a recording apparatus for recording input digital data on a helical track formed on a magnetic tape by a predetermined footprint, the shape of the footprint recorded on the magnetic tape is specified. Setting means, and recording means for recording input data on a magnetic tape in the form of a footprint set by the setting means, wherein the setting means sets input data between data blocks on the footprint. Is a recording apparatus characterized in that the length of a gap portion where no information is recorded is variably set.

【００２１】上述したように、この発明は、設定手段で
磁気テープ上に記録されるフットプリントの形状を所定
に設定し、設定されたフットプリントの形状で、磁気テ
ープ上に入力データを記録するようにしているため、１
機種で複数の記録フォーマットに対応することができ
る。As described above, according to the present invention, the shape of the footprint recorded on the magnetic tape is set by the setting means, and the input data is recorded on the magnetic tape in the set footprint shape. So that 1
The model can support a plurality of recording formats.

【００２２】[0022]

【発明の実施の形態】以下、この発明の実施の一形態に
ついて説明する。この発明では、磁気テープ上にフット
プリントを形成する形成手段をプログラマブルとして、
形成されるフットプリントの形状を制御する各パラメー
タを可変とする。これにより、要求される多様な形状の
フットプリントを、装置規模を大きくすること無く形成
することができる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. In the present invention, the forming means for forming the footprint on the magnetic tape is programmable,
Each parameter for controlling the shape of the formed footprint is made variable. Thus, footprints of various shapes required can be formed without increasing the scale of the apparatus.

【００２３】先ず、理解を容易とするために、この実施
の一形態に適用できる記録再生装置について説明する。
この記録再生装置は、放送局の環境で使用して好適なも
ので、互いに異なる複数のフォーマットのビデオ信号の
記録・再生を可能とするものである。例えば、ＮＴＳＣ
方式に基づいたインターレス走査で有効ライン数が４８
０本の信号（４８０ｉ信号）およびＰＡＬ方式に基づい
たインターレス走査で有効ライン数が５７６本の信号
（５７６ｉ信号）の両者を殆どハードウエアを変更せず
に記録・再生することが可能とされる。さらに、インタ
ーレス走査でライン数が１０８０本の信号（１０８０ｉ
信号）、プログレッシブ走査（ノンインターレス）でラ
イン数がそれぞれ４８０本、７２０本、１０８０本の信
号（４８０ｐ信号、７２０ｐ信号、１０８０ｐ信号）な
どの記録・再生も行うようにできる。First, for ease of understanding, a recording / reproducing apparatus applicable to this embodiment will be described.
This recording / reproducing apparatus is suitable for use in a broadcasting station environment, and enables recording / reproducing of video signals of a plurality of different formats. For example, NTSC
48 effective lines in interlaced scanning based on
Both zero signals (480i signals) and signals having 576 effective lines (576i signals) in interlaced scanning based on the PAL system can be recorded / reproduced with almost no hardware change. You. Further, a signal of 1080 lines (1080i
Signal), progressive scanning (non-interlace), and recording / reproducing of 480 lines, 720 lines, 1080 signals (480p signal, 720p signal, 1080p signal) and the like, respectively.

【００２４】また、この実施の一形態では、ビデオ信号
およびオーディオ信号は、ＭＰＥＧ２方式に基づき圧縮
符号化される。周知のように、ＭＰＥＧ２は、動き補償
予測符号化と、ＤＣＴによる圧縮符号化とを組み合わせ
たものである。ＭＰＥＧ２のデータ構造は、階層構造を
なしており、下位から、ブロック層、マクロブロック
層、スライス層、ピクチャ層、ＧＯＰ層およびシーケン
ス層となっている。In this embodiment, the video signal and the audio signal are compression-coded based on the MPEG2 system. As is well known, MPEG2 is a combination of motion compensated prediction coding and compression coding by DCT. The data structure of MPEG2 has a hierarchical structure, and includes a block layer, a macroblock layer, a slice layer, a picture layer, a GOP layer, and a sequence layer from the lowest level.

【００２５】ブロック層は、ＤＣＴを行う単位であるＤ
ＣＴブロックからなる。マクロブロック層は、複数のＤ
ＣＴブロックで構成される。スライス層は、ヘッダ部
と、行間をまたがらない任意個のマクロブロックより構
成される。ピクチャ層は、ヘッダ部と、複数のスライス
とから構成される。ピクチャは、１画面に対応する。Ｇ
ＯＰ(Group Of Picture)層は、ヘッダ部と、フレーム内
符号化に基づくピクチャであるＩピクチャと、予測符号
化に基づくピクチャであるＰおよびＢピクチャとから構
成される。The block layer is a unit for performing DCT, D
It consists of a CT block. The macroblock layer includes a plurality of D
It is composed of CT blocks. The slice layer is composed of a header section and any number of macroblocks that do not extend between rows. The picture layer includes a header section and a plurality of slices. A picture corresponds to one screen. G
The OP (Group Of Picture) layer includes a header portion, an I picture that is a picture based on intra-frame coding, and P and B pictures that are pictures based on predictive coding.

【００２６】Ｉピクチャ(Intra-coded picture：イント
ラ符号化画像) は、符号化されるときその画像１枚の中
だけで閉じた情報を使用するものである。従って、復号
時には、Ｉピクチャ自身の情報のみで復号できる。Ｐピ
クチャ(Predictive-coded picture ：順方向予測符号化
画像）は、予測画像（差分をとる基準となる画像）とし
て、時間的に前の既に復号されたＩピクチャまたはＰピ
クチャを使用するものである。動き補償された予測画像
との差を符号化するか、差分を取らずに符号化するか、
効率の良い方をマクロブロック単位で選択する。Ｂピク
チャ(Bidirectionally predictive-coded picture ：両
方向予測符号化画像）は、予測画像（差分をとる基準と
なる画像）として、時間的に前の既に復号されたＩピク
チャまたはＰピクチャ、時間的に後ろの既に復号された
ＩピクチャまたはＰピクチャ、並びにこの両方から作ら
れた補間画像の３種類を使用する。この３種類のそれぞ
れの動き補償後の差分の符号化と、イントラ符号化の中
で、最も効率の良いものをマクロブロック単位で選択す
る。An I-picture (Intra-coded picture) uses information that is closed only in one picture when it is coded. Therefore, at the time of decoding, decoding can be performed using only the information of the I picture itself. A P-picture (Predictive-coded picture: a forward predictive coded picture) uses a previously decoded I-picture or P-picture which is temporally previous as a predicted picture (a reference picture for taking a difference). . Whether to encode the difference from the motion-compensated predicted image, to encode without taking the difference,
The more efficient one is selected for each macroblock. A B picture (Bidirectionally predictive-coded picture) is a temporally previous I-picture or P-picture which is temporally preceding, and a temporally backward I-picture, We use three types of I-pictures or P-pictures already decoded, as well as interpolated pictures made from both. Among the three types of difference coding after motion compensation and intra coding, the most efficient one is selected for each macroblock.

【００２７】従って、マクロブロックタイプとしては、
フレーム内符号化(Intra) マクロブロックと、過去から
未来を予測する順方向(Foward)フレーム間予測マクロブ
ロックと、未来から過去を予測する逆方向(Backward)フ
レーム間予測マクロブロックと、前後両方向から予測す
る両方向マクロブロックとがある。Ｉピクチャ内の全て
のマクロブロックは、フレーム内符号化マクロブロック
である。また、Ｐピクチャ内には、フレーム内符号化マ
クロブロックと順方向フレーム間予測マクロブロックと
が含まれる。Ｂピクチャ内には、上述した４種類の全て
のタイプのマクロブロックが含まれる。Therefore, as the macroblock type,
Intra-frame coding (Intra) macroblock, forward (Fward) inter-frame prediction macroblock predicting the future from the past, and backward (Backward) interframe prediction macroblock predicting the future from the future, There is a bidirectional macroblock to be predicted. All macroblocks in an I picture are intra-coded macroblocks. The P picture includes an intra-frame coded macro block and a forward inter-frame predicted macro block. The B picture includes all four types of macroblocks described above.

【００２８】ＧＯＰには、最低１枚のＩピクチャが含ま
れ、ＰおよびＢピクチャは、存在しなくても許容され
る。最上層のシーケンス層は、ヘッダ部と複数のＧＯＰ
とから構成される。A GOP contains at least one I picture, and P and B pictures are allowed even if they do not exist. The top sequence layer is composed of a header section and multiple GOPs.
It is composed of

【００２９】ＭＰＥＧのフォーマットにおいては、スラ
イスが１つの可変長符号系列である。可変長符号系列と
は、可変長符号を復号化しなければデータの境界を検出
できない系列である。In the MPEG format, a slice is one variable-length code sequence. A variable-length code sequence is a sequence in which a data boundary cannot be detected unless a variable-length code is decoded.

【００３０】また、シーケンス層、ＧＯＰ層、ピクチャ
層、スライス層およびマクロブロック層の先頭には、そ
れぞれ、バイト単位に整列された所定のビットパターン
を有する識別コード（スタートコードと称される）が配
される。なお、上述した各層のヘッダ部は、ヘッダ、拡
張データまたはユーザデータをまとめて記述したもので
ある。シーケンス層のヘッダには、画像（ピクチャ）の
サイズ（縦横の画素数）等が記述される。ＧＯＰ層のヘ
ッダには、タイムコードおよびＧＯＰを構成するピクチ
ャ数等が記述される。At the head of the sequence layer, GOP layer, picture layer, slice layer, and macroblock layer, an identification code (referred to as a start code) having a predetermined bit pattern aligned in byte units is provided. Be placed. Note that the header section of each layer described above collectively describes a header, extension data, or user data. In the header of the sequence layer, the size of the image (picture) (the number of vertical and horizontal pixels) and the like are described. The time code, the number of pictures constituting the GOP, and the like are described in the header of the GOP layer.

【００３１】スライス層に含まれるマクロブロックは、
複数のＤＣＴブロックの集合であり、ＤＣＴブロックの
符号化系列は、量子化されたＤＣＴ係数の系列を０係数
の連続回数（ラン）とその直後の非０系列（レベル）を
１つの単位として可変長符号化したものである。マクロ
ブロックならびにマクロブロック内のＤＣＴブロックに
は、バイト単位に整列した識別コードは付加されない。
すなわち、これらは、１つの可変長符号系列ではない。The macro blocks included in the slice layer are:
It is a set of a plurality of DCT blocks, and the encoded sequence of the DCT block is a variable of a sequence of quantized DCT coefficients, with the number of consecutive 0 coefficients (run) and a non-zero sequence (level) immediately after it as one unit. It is a long code. The macroblock and the DCT block in the macroblock are not added with the identification codes arranged in byte units.
That is, they are not one variable-length code sequence.

【００３２】マクロブロックは、画面（ピクチャ）を１
６画素×１６ラインの格子状に分割したものである。ス
ライスは、例えばこのマクロブロックを水平方向に連結
してなる。連続するスライスの前のスライスの最後のマ
クロブロックと、次のスライスの先頭のマクロブロック
とは連続しており、スライス間でのマクロブロックのオ
ーバーラップを形成することは、許されていない。ま
た、画面のサイズが決まると、１画面当たりのマクロブ
ロック数は、一意に決まる。The macro block is composed of one screen (picture).
It is divided into a grid of 6 pixels × 16 lines. A slice is formed by connecting these macroblocks in the horizontal direction, for example. The last macroblock of the previous slice of a continuous slice and the first macroblock of the next slice are continuous, and it is not allowed to form a macroblock overlap between slices. When the size of the screen is determined, the number of macroblocks per screen is uniquely determined.

【００３３】一方、復号および符号化による信号の劣化
を避けるためには、符号化データ上で編集することが望
ましい。このとき、ＰピクチャおよびＢピクチャは、そ
の復号に、時間的に前のピクチャあるいは前後のピクチ
ャを必要とする。そのため、編集単位を１フレーム単位
とすることができない。この点を考慮して、この実施の
一形態では、１つのＧＯＰが１枚のＩピクチャからなる
ようにしている。On the other hand, in order to avoid signal deterioration due to decoding and encoding, it is desirable to edit the encoded data. At this time, the P picture and the B picture require a temporally preceding picture or a preceding and succeeding picture for decoding. Therefore, the editing unit cannot be set to one frame unit. In consideration of this point, in this embodiment, one GOP is made up of one I picture.

【００３４】また、例えば１フレーム分の記録データが
記録される記録領域が所定のものとされる。ＭＰＥＧ２
では、可変長符号化を用いているので、１フレーム期間
に発生するデータを所定の記録領域に記録できるよう
に、１フレーム分の発生データ量が制御される。さら
に、この実施の一形態では、磁気テープへの記録に適す
るように、１スライスを１マクロブロックから構成する
と共に、１マクロブロックを、所定長の固定枠に当ては
める。A recording area in which recording data for one frame is recorded is a predetermined area. MPEG2
Since the variable length coding is used, the amount of generated data for one frame is controlled so that data generated during one frame period can be recorded in a predetermined recording area. Further, in this embodiment, one slice is composed of one macroblock so as to be suitable for recording on a magnetic tape, and one macroblock is applied to a fixed frame having a predetermined length.

【００３５】図１は、この実施の一形態による記録再生
装置の記録側の構成の一例を示す。記録時には、所定の
インターフェース例えばＳＤＩ(Serial Data Interfac
e) の受信部を介してディジタルビデオ信号が端子１０
１から入力される。ＳＤＩは、（４：２：２）コンポー
ネントビデオ信号とディジタルオーディオ信号と付加的
データとを伝送するために、ＳＭＰＴＥによって規定さ
れたインターフェイスである。入力ビデオ信号は、ビデ
オエンコーダ１０２においてＤＣＴ(Discrete Cosine T
ransform) の処理を受け、係数データに変換され、係数
データが可変長符号化される。ビデオエンコーダ１０２
からの可変長符号化（ＶＬＣ）データは、ＭＰＥＧ２に
準拠したエレメンタリストリームである。この出力は、
セレクタ１０３の一方の入力端に供給される。FIG. 1 shows an example of the configuration on the recording side of the recording / reproducing apparatus according to this embodiment. At the time of recording, a predetermined interface such as SDI (Serial Data Interface)
e) The digital video signal is supplied to the terminal 10
Input from 1. SDI is an interface defined by SMPTE for transmitting (4: 2: 2) component video signals, digital audio signals, and additional data. An input video signal is converted into a DCT (Discrete Cosine T
(ransform), is converted into coefficient data, and the coefficient data is subjected to variable length coding. Video encoder 102
Is a variable length coded (VLC) data elementary stream compliant with MPEG2. This output is
The signal is supplied to one input terminal of the selector 103.

【００３６】一方、入力端子１０４を通じて、ＡＮＳＩ
／ＳＭＰＴＥ ３０５Ｍによって規定されたインターフ
ェイスである、ＳＤＴＩ(Serial Data Transport Inter
face) のフォーマットのデータが入力される。この信号
は、ＳＤＴＩ受信部１０５で同期検出される。そして、
バッファに一旦溜め込まれ、エレメンタリストリームが
抜き出される。抜き出されたエレメンタリストリーム
は、セレクタ１０３の他方の入力端に供給される。On the other hand, through the input terminal 104, the ANSI
SDTI (Serial Data Transport Inter), which is an interface defined by / SMPTE 305M
face) format data is input. This signal is synchronously detected by SDTI receiving section 105. And
Once stored in the buffer, the elementary stream is extracted. The extracted elementary stream is supplied to the other input terminal of the selector 103.

【００３７】セレクタ１０３で選択され出力されたエレ
メンタリストリームは、ストリームコンバータ１０６に
供給される。ストリームコンバータ１０６では、ＭＰＥ
Ｇ２の規定に基づきＤＣＴブロック毎に並べられていた
ＤＣＴ係数を、１マクロブロックを構成する複数のＤＣ
Ｔブロックを通して、周波数成分毎にまとめ、まとめた
周波数成分を並べ替える。並べ替えられた変換エレメン
タリストリームは、パッキングおよびシャフリング部１
０７に供給される。The elementary stream selected and output by the selector 103 is supplied to a stream converter 106. In the stream converter 106, the MPE
The DCT coefficients arranged for each DCT block based on the G2 rule are replaced with a plurality of DCTs constituting one macroblock.
Through the T block, frequency components are grouped, and the grouped frequency components are rearranged. The rearranged converted elementary stream is stored in the packing and shuffling unit 1.
07.

【００３８】エレメンタリストリームのビデオデータ
は、可変長符号化されているため、各マクロブロックの
データの長さが不揃いである。パッキングおよびシャフ
リング部１０７では、マクロブロックが固定枠に詰め込
まれる。このとき、固定枠からはみ出た部分は、固定枠
のサイズに対して余った部分に順に詰め込まれる。ま
た、タイムコード等のシステムデータが入力端子１０８
からパッキングおよびシャフリング部１０７に供給さ
れ、ピクチャデータと同様にシステムデータが記録処理
を受ける。また、走査順に発生する１フレームのマクロ
ブロックを並び替え、テープ上のマクロブロックの記録
位置を分散させるシャフリングが行われる。シャフリン
グによって、変速再生時に断片的にデータが再生される
時でも、画像の更新率を向上させることができる。Since the video data of the elementary stream is variable-length coded, the data length of each macroblock is not uniform. In the packing and shuffling unit 107, macro blocks are packed in a fixed frame. At this time, the portion that protrudes from the fixed frame is sequentially packed into a surplus portion with respect to the size of the fixed frame. Also, system data such as time code is input to the input terminal 108.
Is supplied to the packing and shuffling unit 107, and the system data is subjected to a recording process similarly to the picture data. Also, shuffling is performed in which the macroblocks of one frame generated in the scanning order are rearranged and the recording positions of the macroblocks on the tape are dispersed. Shuffling can improve the image update rate even when data is reproduced in pieces during variable speed reproduction.

【００３９】パッキングおよびシャフリング部１０７か
らのビデオデータおよびシステムデータ（以下、特に必
要な場合を除き、システムデータを含む場合も単にビデ
オデータと言う。）が外符号エンコーダ１０９に供給さ
れる。ビデオデータおよびオーディオデータに対するエ
ラー訂正符号としては、積符号が使用される。積符号
は、ビデオデータまたはオーディオデータの２次元配列
の縦方向に外符号の符号化を行い、その横方向に内符号
の符号化を行い、データシンボルを２重に符号化するも
のである。外符号および内符号としては、リードソロモ
ンコード(Reed-Solomon code) を使用できる。Video data and system data from the packing and shuffling unit 107 (hereinafter, also referred to as video data even when system data is included unless otherwise required) are supplied to the outer code encoder 109. A product code is used as an error correction code for video data and audio data. The product code encodes an outer code in a vertical direction of a two-dimensional array of video data or audio data, encodes an inner code in a horizontal direction thereof, and encodes data symbols doubly. As the outer code and the inner code, a Reed-Solomon code can be used.

【００４０】外符号エンコーダ１０９の出力がシャフリ
ング部１１０に供給され、複数のＥＣＣ(Error Correct
ig Code)ブロックにわたってシンクブロック単位で順番
を入れ替える、シャフリングがなされる。シンクブロッ
ク単位のシャフリングによって特定のＥＣＣブロックに
エラーが集中することが防止される。シャフリング部１
１０でなされるシャフリングをインターリーブと称する
こともある。シャフリング部１１０の出力が混合部１１
１に供給され、オーディオデータと混合される。なお、
混合部１１１は、後述のように、メインメモリにより構
成される。The output of the outer code encoder 109 is supplied to the shuffling unit 110 and a plurality of ECCs (Error Correction
ig Code) blocks are shuffled to change the order in sync block units. The shuffling in sync block units prevents errors from concentrating on a specific ECC block. Shuffling part 1
Shuffling performed at 10 may be referred to as interleaving. The output of the shuffling unit 110 is
1 and mixed with audio data. In addition,
The mixing unit 111 includes a main memory, as described later.

【００４１】１１２で示す入力端子からオーディオデー
タが供給される。この実施の一形態では、非圧縮のディ
ジタルオーディオ信号が扱われる。ディジタルオーディ
オ信号は、入力側のＳＤＩ受信部（図示しない）または
ＳＤＴＩ受信部１０５で分離されたもの、またはオーデ
ィオインターフェースを介して入力されたものである。
入力ディジタルオーディオ信号が遅延部１１３を介して
ＡＵＸ付加部１１４に供給される。遅延部１１３は、オ
ーディオ信号とビデオ信号と時間合わせ用のものであ
る。入力端子１１５から供給されるオーディオＡＵＸ
は、補助的データであり、オーディオデータのサンプリ
ング周波数等のオーディオデータに関連する情報を有す
るデータである。オーディオＡＵＸは、ＡＵＸ付加部１
１４にてオーディオデータに付加され、オーディオデー
タと同等に扱われる。Audio data is supplied from an input terminal denoted by reference numeral 112. In this embodiment, an uncompressed digital audio signal is handled. The digital audio signal is a signal separated by an SDI receiving unit (not shown) or an SDTI receiving unit 105 on the input side, or a signal input via an audio interface.
The input digital audio signal is supplied to the AUX adding unit 114 via the delay unit 113. The delay unit 113 is for time alignment of the audio signal and the video signal. Audio AUX supplied from input terminal 115
Is auxiliary data, which is data having information related to audio data such as the sampling frequency of audio data. The audio AUX is an AUX adding unit 1
At 14, the audio data is added to the audio data and treated the same as the audio data.

【００４２】ＡＵＸ付加部１１４からのオーディオデー
タおよびＡＵＸ（以下、特に必要な場合を除き、ＡＵＸ
を含む場合も単にオーディオデータと言う。）が外符号
エンコーダ１１６に供給される。外符号エンコーダ１１
６は、オーディオデータに対して外符号の符号化を行
う。外符号エンコーダ１１６の出力がシャフリング部１
１７に供給され、シャフリング処理を受ける。オーディ
オシャフリングとして、シンクブロック単位のシャフリ
ングと、チャンネル単位のシャフリングとがなされる。The audio data and AUX from the AUX adding unit 114 (hereinafter, AUX except when necessary)
Is also simply referred to as audio data. ) Is supplied to the outer code encoder 116. Outer code encoder 11
No. 6 encodes an outer code for audio data. The output of the outer code encoder 116 is the shuffling unit 1
17 and undergoes a shuffling process. As audio shuffling, shuffling in sync block units and shuffling in channel units are performed.

【００４３】シャフリング部１１７の出力が混合部１１
１に供給され、ビデオデータとオーディオデータが１チ
ャンネルのデータとされる。混合部１１１の出力がＩＤ
付加部１１８が供給され、ＩＤ付加部１１８にて、シン
クブロック番号を示す情報等を有するＩＤが付加され
る。ＩＤ付加部１１８の出力が内符号エンコーダ１１９
に供給され、内符号の符号化がなされる。さらに、内符
号エンコーダ１１９の出力が同期付加部１２０に供給さ
れ、シンクブロック毎の同期信号が付加される。同期信
号が付加されることによってシンクブロックが連続する
記録データが構成される。この記録データが記録アンプ
１２１を介して回転ヘッド１２２に供給され、磁気テー
プ１２３上に記録される。回転ヘッド１２２は、実際に
は、隣接するトラックを形成するヘッドのアジマスが互
いに異なる複数の磁気ヘッドが回転ドラムに取り付けら
れたものである。The output of the shuffling unit 117 is
1 and the video data and the audio data are converted into data of one channel. The output of the mixing unit 111 is ID
The adding unit 118 is supplied, and the ID adding unit 118 adds an ID including information indicating a sync block number. The output of the ID addition unit 118 is the inner code encoder 119
, And the inner code is encoded. Further, the output of the inner code encoder 119 is supplied to the synchronization adding section 120, and a synchronization signal for each sync block is added. By adding the synchronization signal, recording data in which the sync blocks are continuous is configured. This recording data is supplied to the rotary head 122 via the recording amplifier 121, and is recorded on the magnetic tape 123. In practice, the rotary head 122 is configured such that a plurality of magnetic heads having different azimuths of heads forming adjacent tracks are attached to the rotary drum.

【００４４】記録データに対して必要に応じてスクラン
ブル処理を行っても良い。また、記録時にディジタル変
調を行っても良く、さらに、パーシャル・レスポンスク
ラス４とビタビ符号を使用しても良い。The recording data may be scrambled as required. Further, digital modulation may be performed at the time of recording, and a partial response class 4 and Viterbi code may be used.

【００４５】図２は、この発明の実施の一形態の再生側
の構成の一例を示す。磁気テープ１２３から回転ヘッド
１２２で再生された再生信号が再生アンプ１３１を介し
て同期検出部１３２に供給される。再生信号に対して、
等化や波形整形などがなされる。また、ディジタル変調
の復調、ビタビ復号等が必要に応じてなされる。同期検
出部１３２は、シンクブロックの先頭に付加されている
同期信号を検出する。同期検出によって、シンクブロッ
クが切り出される。FIG. 2 shows an example of the configuration on the reproducing side according to an embodiment of the present invention. A reproduction signal reproduced by the rotary head 122 from the magnetic tape 123 is supplied to the synchronization detection unit 132 via the reproduction amplifier 131. For the playback signal,
Equalization and waveform shaping are performed. Further, demodulation of digital modulation, Viterbi decoding, and the like are performed as necessary. The synchronization detection unit 132 detects a synchronization signal added to the head of the sync block. The sync block is cut out by the synchronization detection.

【００４６】同期検出ブロック１３２の出力が内符号デ
コーダ１３３に供給され、内符号のエラー訂正がなされ
る。内符号デコーダ１３３の出力がＩＤ補間部１３４に
供給され、内符号によりエラーとされたシンクブロック
のＩＤ例えばシンクブロック番号が補間される。ＩＤ補
間部１３４の出力が分離部１３５に供給され、ビデオデ
ータとオーディオデータとが分離される。上述したよう
に、ビデオデータは、ＭＰＥＧのイントラ符号化で発生
したＤＣＴ係数データおよびシステムデータを意味し、
オーディオデータは、ＰＣＭ(Pulse Code Modulation)
データおよびＡＵＸを意味する。The output of the synchronization detection block 132 is supplied to the inner code decoder 133, where the error of the inner code is corrected. The output of the inner code decoder 133 is supplied to the ID interpolation unit 134, and the ID of the sync block in which the error occurred due to the inner code, for example, the sync block number is interpolated. The output of the ID interpolation unit 134 is supplied to the separation unit 135, where the video data and the audio data are separated. As described above, the video data means DCT coefficient data and system data generated by MPEG intra coding,
Audio data is PCM (Pulse Code Modulation)
Means data and AUX.

【００４７】分離部１３５からのビデオデータがデシャ
フリング部１３６において、シャフリングと逆の処理が
なされる。デシャフリング部１３６は、記録側のシャフ
リング部１１０でなされたシンクブロック単位のシャフ
リングを元に戻す処理を行う。デシャフリング部１３６
の出力が外符号デコーダ１３７に供給され、外符号によ
るエラー訂正がなされる。訂正できないエラーが発生し
た場合には、エラーの有無を示すエラーフラグがエラー
有りを示すものとされる。The video data from the separation unit 135 is subjected to a process reverse to shuffling in the deshuffling unit 136. The deshuffling unit 136 performs a process of restoring the shuffling in sync block units performed by the shuffling unit 110 on the recording side. Deshuffling part 136
Is supplied to the outer code decoder 137, and error correction by the outer code is performed. When an error that cannot be corrected occurs, an error flag indicating the presence or absence of the error is set to indicate the presence of the error.

【００４８】外符号デコーダ１３７の出力がデシャフリ
ングおよびデパッキング部１３８に供給される。デシャ
フリングおよびデパッキング部１３８は、記録側のパッ
キングおよびシャフリング部１０７でなされたマクロブ
ロック単位のシャフリングを元に戻す処理を行う。ま
た、デシャフリングおよびデパッキング部１３８では、
記録時に施されたパッキングを分解する。すなわち、マ
クロブロック単位にデータの長さを戻して、元の可変長
符号を復元する。さらに、デシャフリングおよびデパッ
キング部１３８において、システムデータが分離され、
出力端子１３９に取り出される。The output of the outer code decoder 137 is supplied to a deshuffling and depacking unit 138. The deshuffling and depacking unit 138 performs processing for restoring shuffling in macroblock units performed by the packing and shuffling unit 107 on the recording side. In the deshuffling and depacking unit 138,
Disassemble the packing applied during recording. That is, the length of the data is returned in units of macroblocks, and the original variable length code is restored. Further, in the deshuffling and depacking unit 138, the system data is separated,
It is taken out to the output terminal 139.

【００４９】デシャフリングおよびデパッキング部１３
８の出力が補間部１４０に供給され、エラーフラグが立
っている（すなわち、エラーのある）データが修整され
る。すなわち、変換前に、マクロブロックデータの途中
にエラーがあるとされた場合には、エラー箇所以降の周
波数成分のＤＣＴ係数が復元できない。そこで、例えば
エラー箇所のデータをブロック終端符号（ＥＯＢ）に置
き替え、それ以降の周波数成分のＤＣＴ係数をゼロとす
る。同様に、高速再生時にも、シンクブロック長に対応
する長さまでのＤＣＴ係数のみを復元し、それ以降の係
数は、ゼロデータに置き替えられる。さらに、補間部１
４０では、ビデオデータの先頭に付加されているヘッダ
がエラーの場合に、ヘッダ（シーケンスヘッダ、ＧＯＰ
ヘッダ、ピクチャヘッダ、ユーザデータ等）を回復する
処理もなされる。Deshuffling and depacking unit 13
The output of No. 8 is supplied to the interpolation unit 140, and the data for which the error flag is set (that is, there is an error) is corrected. That is, if it is determined that there is an error in the macroblock data before the conversion, the DCT coefficients of the frequency components after the error location cannot be restored. Therefore, for example, the data at the error location is replaced with a block end code (EOB), and the DCT coefficients of the subsequent frequency components are set to zero. Similarly, at the time of high-speed reproduction, only DCT coefficients up to the length corresponding to the sync block length are restored, and the coefficients thereafter are replaced with zero data. Further, the interpolation unit 1
In 40, when the header added to the head of the video data is an error, the header (sequence header, GOP
Header, picture header, user data, etc.) are also recovered.

【００５０】ＤＣＴブロックに跨がって、ＤＣＴ係数が
ＤＣ成分および低域成分から高域成分へと並べられてい
るため、このように、ある箇所以降からＤＣＴ係数を無
視しても、マクロブロックを構成するＤＣＴブロックの
それぞれに対して、満遍なくＤＣならびに低域成分から
のＤＣＴ係数を行き渡らせることができる。Since the DCT coefficients are arranged from the DC component and the low-frequency component to the high-frequency component over the DCT block, even if the DCT coefficients are ignored from a certain point onward, the macro block , DCT coefficients from DC and low-frequency components can be distributed evenly to each of the DCT blocks constituting.

【００５１】補間部１４０の出力がストリームコンバー
タ１４１に供給される。ストリームコンバータ１４１で
は、記録側のストリームコンバータ１０６と逆の処理が
なされる。すなわち、ＤＣＴブロックに跨がって周波数
成分毎に並べられていたＤＣＴ係数を、ＤＣＴブロック
毎に並び替える。これにより、再生信号がＭＰＥＧ２に
準拠したエレメンタリストリームに変換される。The output of the interpolation section 140 is supplied to the stream converter 141. In the stream converter 141, the reverse process to that of the stream converter 106 on the recording side is performed. That is, the DCT coefficients arranged for each frequency component across the DCT blocks are rearranged for each DCT block. Thereby, the reproduced signal is converted into an elementary stream conforming to MPEG2.

【００５２】また、ストリームコンバータ１４１の入出
力は、記録側と同様に、マクロブロックの最大長に応じ
て、十分な転送レート（バンド幅）を確保しておく。マ
クロブロックの長さを制限しない場合には、画素レート
の３倍のバンド幅を確保するのが好ましい。As for the input / output of the stream converter 141, a sufficient transfer rate (bandwidth) is ensured in accordance with the maximum length of the macroblock, similarly to the recording side. When the length of the macroblock is not limited, it is preferable to secure a bandwidth three times the pixel rate.

【００５３】ストリームコンバータ１４１の出力がビデ
オデコーダ１４２に供給される。ビデオデコーダ１４２
は、エレメンタリストリームを復号し、ビデオデータを
出力する。すなわち、ビデオデコーダ１４２は、逆量子
化処理と、逆ＤＣＴ処理とがなされる。復号ビデオデー
タが出力端子１４３に取り出される。外部とのインター
フェースには、例えばＳＤＩが使用される。また、スト
リームコンバータ１４１からのエレメンタリストリーム
がＳＤＴＩ送信部１４４に供給される。ＳＤＴＩ送信部
１４４には、経路の図示を省略しているが、システムデ
ータ、再生オーディオデータ、ＡＵＸも供給され、ＳＤ
ＴＩフォーマットのデータ構造を有するストリームへ変
換される。ＳＤＴＩ送信部１４４からのストリームが出
力端子１４５を通じて外部に出力される。The output of the stream converter 141 is supplied to the video decoder 142. Video decoder 142
Decodes the elementary stream and outputs video data. That is, the video decoder 142 performs an inverse quantization process and an inverse DCT process. The decoded video data is taken out to the output terminal 143. For the interface with the outside, for example, SDI is used. In addition, the elementary stream from the stream converter 141 is supplied to the SDTI transmitting unit 144. Although illustration of the path is omitted, the SDTI transmission unit 144 is also supplied with system data, reproduced audio data, and AUX, and
It is converted into a stream having a data structure of the TI format. The stream from the SDTI transmission unit 144 is output to the outside through the output terminal 145.

【００５４】分離部１３５で分離されたオーディオデー
タがデシャフリング部１５１に供給される。デシャフリ
ング部１５１は、記録側のシャフリング部１１７でなさ
れたシャフリングと逆の処理を行う。デシャフリング部
１１７の出力が外符号デコーダ１５２に供給され、外符
号によるエラー訂正がなされる。外符号デコーダ１５２
からは、エラー訂正されたオーディオデータが出力され
る。訂正できないエラーがあるデータに関しては、エラ
ーフラグがセットされる。The audio data separated by the separation unit 135 is supplied to the deshuffling unit 151. The deshuffling unit 151 performs a process opposite to the shuffling performed by the shuffling unit 117 on the recording side. The output of the deshuffling unit 117 is supplied to the outer code decoder 152, and error correction by the outer code is performed. Outer code decoder 152
Output the error-corrected audio data. An error flag is set for data having an uncorrectable error.

【００５５】外符号デコーダ１５２の出力がＡＵＸ分離
部１５３に供給され、オーディオＡＵＸが分離される。
分離されたオーディオＡＵＸが出力端子１５４に取り出
される。また、オーディオデータが補間部１５５に供給
される。補間部１５５では、エラーの有るサンプルが補
間される。補間方法としては、時間的に前後の正しいデ
ータの平均値で補間する平均値補間、前の正しいサンプ
ルの値をホールドする前値ホールド等を使用できる。補
間部１５５の出力が出力部１５６に供給される。出力部
１５６は、エラーであり、補間できないオーディオ信号
の出力を禁止するミュート処理、並びにビデオ信号との
時間合わせのための遅延量調整処理がなされる。出力部
１５６から出力端子１５７に再生オーディオ信号が取り
出される。The output of the outer code decoder 152 is supplied to an AUX separation section 153, where the audio AUX is separated.
The separated audio AUX is taken out to the output terminal 154. The audio data is supplied to the interpolation unit 155. The interpolating unit 155 interpolates a sample having an error. As the interpolation method, it is possible to use an average value interpolation for interpolating with the average value of correct data before and after in time, a previous value hold for holding a previous correct sample value, and the like. The output of the interpolation unit 155 is supplied to the output unit 156. The output unit 156 performs a mute process for inhibiting the output of an audio signal that is in error and cannot be interpolated, and performs a delay amount adjustment process for time alignment with a video signal. The reproduced audio signal is extracted from the output unit 156 to the output terminal 157.

【００５６】なお、図１および図２では省略されている
が、入力データと同期したタイミング信号を発生するタ
イミング発生部、記録再生装置の全体の動作を制御する
システムコントローラ（マイクロコンピュータ）等が備
えられている。Although not shown in FIGS. 1 and 2, a timing generator for generating a timing signal synchronized with input data, a system controller (microcomputer) for controlling the overall operation of the recording / reproducing apparatus, and the like are provided. Have been.

【００５７】この実施の一形態では、磁気テープへの信
号の記録は、回転する回転ヘッド上に設けられた磁気ヘ
ッドにより、斜めのトラックを形成する、ヘリカルスキ
ャン方式によって行われる。磁気ヘッドは、回転ドラム
上の、互いに対向する位置に、それぞれ複数個が設けら
れる。すなわち、磁気テープが回転ヘッドに１８０°程
度の巻き付け角で以て巻き付けられている場合、回転ヘ
ッドの１８０°の回転により、同時に複数本のトラック
を形成することができる。また、磁気ヘッドは、互いに
アジマスの異なる２個で一組とされる。複数個の磁気ヘ
ッドは、隣接するトラックのアジマスが互いに異なるよ
うに配置される。In this embodiment, signal recording on a magnetic tape is performed by a helical scan method in which an oblique track is formed by a magnetic head provided on a rotating rotary head. A plurality of magnetic heads are provided on the rotating drum at positions facing each other. That is, when the magnetic tape is wound around the rotary head at a winding angle of about 180 °, a plurality of tracks can be simultaneously formed by rotating the rotary head by 180 °. The magnetic heads are formed as a set of two magnetic heads having different azimuths. The plurality of magnetic heads are arranged such that azimuths of adjacent tracks are different from each other.

【００５８】図３は、上述した回転ヘッドにより磁気テ
ープ上に形成されるトラックフォーマットの一例を示
す。これは、１フレーム当たりのビデオおよびオーディ
オデータが８トラックで記録される例である。例えばフ
レーム周波数が２９．９７Ｈｚ、レートが５０Ｍｂｐ
ｓ、有効ライン数が４８０本で有効水平画素数が７２０
画素のインターレス信号（４８０ｉ信号）およびオーデ
ィオ信号が記録される。また、フレーム周波数が２５Ｈ
ｚ、レートが５０Ｍｂｐｓ、有効ライン数が５７６本で
有効水平画素数が７２０画素のインターレス信号（５７
６ｉ信号）およびオーディオ信号も、図３と同一のテー
プフォーマットによって記録できる。FIG. 3 shows an example of a track format formed on a magnetic tape by the rotary head described above. This is an example in which video and audio data per frame are recorded on eight tracks. For example, the frame frequency is 29.97 Hz, and the rate is 50 Mbp
s, the number of effective lines is 480, and the number of effective horizontal pixels is 720
A pixel interlace signal (480i signal) and an audio signal are recorded. When the frame frequency is 25H
z, the rate is 50 Mbps, the number of effective lines is 576, and the number of effective horizontal pixels is 720.
6i signal) and audio signal can also be recorded in the same tape format as in FIG.

【００５９】互いに異なるアジマスの２トラックによっ
て１セグメントが構成される。すなわち、８トラック
は、４セグメントからなる。セグメントを構成する１組
のトラックに対して、アジマスと対応するトラック番号
One segment is composed of two tracks having different azimuths. That is, eight tracks are composed of four segments. Track number corresponding to azimuth for a set of tracks constituting a segment

〔０〕とトラック番号〔１〕が付される。図３に示され
る例では、前半の８トラックと、後半の８トラックとの
間で、トラック番号が入れ替えられると共に、フレーム
毎に互いに異なるトラックシーケンスが付される。これ
により、アジマスが異なる１組の磁気ヘッドのうち一方
が、例えば目詰まりなどにより読み取り不能状態に陥っ
ても、前フレームのデータを利用してエラーの影響を小
とできる。[0] and a track number [1] are assigned. In the example shown in FIG. 3, track numbers are exchanged between the first eight tracks and the second eight tracks, and different track sequences are assigned to each frame. Thus, even if one of the set of magnetic heads having different azimuths becomes unreadable due to clogging or the like, the influence of an error can be reduced by using the data of the previous frame.

【００６０】トラックのそれぞれにおいて、両端側にビ
デオデータが記録されるビデオセクタが配され、ビデオ
セクタに挟まれて、オーディオデータが記録されるオー
ディオセクタが配される。なお、この図３および後述す
る図４は、テープ上のオーディオセクタの配置を示すも
のである。In each of the tracks, a video sector in which video data is recorded is arranged at both ends, and an audio sector in which audio data is recorded is arranged between the video sectors. 3 and FIG. 4, which will be described later, show the arrangement of audio sectors on the tape.

【００６１】図３のトラックフォーマットでは、８チャ
ンネルのオーディオデータを扱うことができるようにさ
れている。Ａ１〜Ａ８は、それぞれオーディオデータの
１〜８ｃｈのセクタを示す。オーディオデータは、セグ
メント単位で配列を変えられて記録される。オーディオ
データは、１フィールド期間で発生するオーディオサン
プル（例えばフィールド周波数が２９．９７Hzで、サン
プリング周波数が４８ｋHzの場合には、８００サンプル
または８０１サンプル）が偶数番目のサンプルと奇数番
目のサンプルとにわけられ、各サンプル群とＡＵＸによ
って積符号の１ＥＣＣブロックが構成される。In the track format shown in FIG. 3, eight channels of audio data can be handled. A1 to A8 indicate sectors of channels 1 to 8 of the audio data, respectively. The audio data is recorded with its arrangement changed in segment units. For audio data, audio samples generated in one field period (for example, when the field frequency is 29.97 Hz and the sampling frequency is 48 kHz, 800 or 801 samples) are divided into even-numbered samples and odd-numbered samples. Each sample group and AUX form one ECC block of a product code.

【００６２】図３では、１フィールド分のデータが４ト
ラックに記録されるので、オーディオデータの１チャン
ネル当たりの２個のＥＣＣブロックが４トラックに記録
される。２個のＥＣＣブロックのデータ（外符号パリテ
ィを含む）が４個のセクタに分割され、図３に示すよう
に、４トラックに分散されて記録される。２個のＥＣＣ
ブロックに含まれる複数のシンクブロックがシャフリン
グされる。例えばＡ１の参照番号が付された４セクタに
よって、チャンネル１の２ＥＣＣブロックが構成され
る。In FIG. 3, since data for one field is recorded on four tracks, two ECC blocks per channel of audio data are recorded on four tracks. The data of two ECC blocks (including the outer code parity) is divided into four sectors, and as shown in FIG. 3, the data is dispersedly recorded on four tracks. Two ECCs
A plurality of sync blocks included in the block are shuffled. For example, two ECC blocks of channel 1 are constituted by four sectors to which reference numbers A1 are assigned.

【００６３】また、ビデオデータは、この例では、１ト
ラックに対して４ＥＣＣブロック分のデータがシャフリ
ング（インターリーブ）され、Ｕｐｐｅｒ Ｓｉｄｅお
よびＬｏｗｅｒ Ｓｉｄｅで各セクタに分割され記録さ
れる。Ｌｏｗｅｒ Ｓｉｄｅのビデオセクタには、所定
位置にシステム領域が設けられる。In this example, video data of 4 ECC blocks is shuffled (interleaved) with respect to one track, divided into upper sectors and lower sides, and recorded. In the lower sector video sector, a system area is provided at a predetermined position.

【００６４】なお、図３において、ＳＡＴ１（Ｔｒ）お
よびＳＡＴ２（Ｔｍ）は、サーボロック用の信号が記録
されるエリアである。また、各記録エリアの間には、所
定の大きさのギャップ（Ｖｇ１，Ｓｇ１，Ａｇ，Ｓｇ
２，Ｓｇ３およびＶｇ２）が設けられる。In FIG. 3, SAT1 (Tr) and SAT2 (Tm) are areas where servo lock signals are recorded. In addition, a gap of a predetermined size (Vg1, Sg1, Ag, Sg) is provided between the recording areas.
2, Sg3 and Vg2).

【００６５】図３は、１フレーム当たりのデータを８ト
ラックで記録する例であるが、記録再生するデータのフ
ォーマットによっては、１フレーム当たりのデータを４
トラック、６トラックなどでの記録することができる。
図４Ａは、１フレームが６トラックのフォーマットであ
る。この例では、トラックシーケンスがFIG. 3 shows an example in which data per frame is recorded on eight tracks.
Recording can be performed on tracks, six tracks, and the like.
FIG. 4A shows a format in which one frame has six tracks. In this example, the track sequence is

〔０〕のみとさ
れる。Only [0] is set.

【００６６】図４Ｂに示すように、テープ上に記録され
るデータは、シンクブロックと称される等間隔に区切ら
れた複数のブロックからなる。図４Ｃは、シンクブロッ
クの構成を概略的に示す。詳細は後述するが、シンクブ
ロックは、同期検出するためのＳＹＮＣパターン、シン
クブロックのそれぞれを識別するためのＩＤ、後続する
データの内容を示すＤＩＤ、データパケットおよびエラ
ー訂正用の内符号パリティから構成される。データは、
シンクブロック単位でパケットとして扱われる。すなわ
ち、記録あるいは再生されるデータ単位の最小のものが
１シンクブロックである。シンクブロックが多数並べら
れて（図４Ｂ）、例えばビデオセクタが形成される（図
４Ａ）。As shown in FIG. 4B, the data recorded on the tape is composed of a plurality of equally-spaced blocks called sync blocks. FIG. 4C schematically shows a configuration of the sync block. As will be described later in detail, the sync block is composed of a SYNC pattern for detecting synchronization, an ID for identifying each sync block, a DID indicating the content of subsequent data, a data packet, and an inner code parity for error correction. Is done. Data is,
It is treated as a packet in sync block units. That is, the smallest data unit to be recorded or reproduced is one sync block. A number of sync blocks are arranged (FIG. 4B) to form, for example, a video sector (FIG. 4A).

【００６７】図５は、記録／再生の最小単位である、ビ
デオデータのシンクブロックのデータ構成をより具体的
に示す。この実施の一形態においては、記録するビデオ
データのフォーマットに適応して１シンクブロックに対
して１個乃至は２個のマクロブロックのデータ（ＶＬＣ
データ）が格納されると共に、１シンクブロックのサイ
ズが扱うビデオ信号のフォーマットに応じて長さが変更
される。図５Ａに示されるように、１シンクブロック
は、先頭から、２バイトのＳＹＮＣパターン、２バイト
のＩＤ、１バイトのＤＩＤ、例えば１１２バイト〜２０
６バイトの間で可変に規定されるデータ領域および１２
バイトのパリティ（内符号パリティ）からなる。なお、
データ領域は、ペイロードとも称される。FIG. 5 more specifically shows the data structure of a sync block of video data, which is the minimum unit of recording / reproduction. In this embodiment, data of one or two macroblocks (VLC) for one sync block is adapted to the format of video data to be recorded.
Data) is stored, and the length is changed according to the format of the video signal handled by the size of one sync block. As shown in FIG. 5A, one sync block is a 2-byte SYNC pattern from the beginning, a 2-byte ID, a 1-byte DID, for example, 112 bytes to 20 bytes.
Data area variably defined between 6 bytes and 12
It consists of byte parity (inner code parity). In addition,
The data area is also called a payload.

【００６８】先頭の２バイトのＳＹＮＣパターンは、同
期検出用であり、所定のビットパターンを有する。固有
のパターンに対して一致するＳＹＮＣパターンを検出す
ることで、同期検出が行われる。The first two-byte SYNC pattern is for synchronization detection and has a predetermined bit pattern. Synchronization detection is performed by detecting a SYNC pattern that matches the unique pattern.

【００６９】図６Ａは、ＩＤ０およびＩＤ１のビットア
サインの一例を示す。ＩＤは、シンクブロックが固有に
持っている重要な情報を持っており、各２バイト（ＩＤ
０およびＩＤ１）が割り当てられている。ＩＤ０は、１
トラック中のシンクブロックのそれぞれを識別するため
の識別情報（ＳＹＮＣ ＩＤ）が格納される。ＳＹＮＣ
ＩＤは、例えば各セクタ内のシンクブロックに対して
付された通し番号である。ＳＹＮＣ ＩＤは、８ビット
で表現される。ビデオのシンクブロックとオーディオの
シンクブロックとでそれぞれ別個にＳＹＮＣ ＩＤが付
される。FIG. 6A shows an example of the bit assignment of ID0 and ID1. The ID has important information inherent to the sync block, and each ID has 2 bytes (ID
0 and ID1). ID0 is 1
The identification information (SYNC ID) for identifying each of the sync blocks in the track is stored. SYNC
The ID is, for example, a serial number assigned to a sync block in each sector. The SYNC ID is represented by 8 bits. SYNC IDs are separately assigned to video sync blocks and audio sync blocks.

【００７０】ＩＤ１は、シンクブロックのトラックに関
する情報が格納される。ＭＳＢ側をビット７、ＬＳＢ側
をビット０とした場合、このシンクブロックに関して、
ビット７でトラックの上側（Ｕｐｐｅｒ）か下側（Ｌｏ
ｗｅｒ）かが示され、ビット５〜ビット２で、トラック
のセグメントが示される。また、ビット１は、トラック
のアジマスに対応するトラック番号が示され、ビット０
は、このシンクブロックがビデオデータおよびオーディ
オデータを区別するビットである。ID1 stores information on the track of the sync block. When the MSB side is bit 7 and the LSB side is bit 0, with respect to this sync block,
Bit 7 indicates whether the track is above (upper) or below (Lo)
wer), and bits 5 to 2 indicate the segment of the track. Bit 1 indicates the track number corresponding to the azimuth of the track.
Are bits for distinguishing video data and audio data by this sync block.

【００７１】図６Ｂは、ビデオの場合のＤＩＤのビット
アサインの一例を示す。ＤＩＤは、ペイロードに関する
情報が格納される。上述したＩＤ１のビット０の値に基
づき、ビデオおよびオーディオで、ＤＩＤの内容が異な
る。ビット７〜ビット４は、未定義（Ｒｅｓｅｒｖｅ
ｄ）とされている。ビット３および２は、ペイロードの
モードであり、例えばペイロードのタイプが示される。
ビット３および２は、補助的なものである。ビット１で
ペイロードに１個あるいは２個のマクロブロックが格納
されることが示される。ビット０でペイロードに格納さ
れるビデオデータが外符号パリティであるかどうかが示
される。FIG. 6B shows an example of bit assignment of DID in the case of video. The DID stores information related to the payload. The content of DID differs between video and audio based on the value of bit 0 of ID1 described above. Bits 7 to 4 are undefined (Reserve
d). Bits 3 and 2 are the mode of the payload, for example, indicating the type of the payload.
Bits 3 and 2 are auxiliary. Bit 1 indicates that one or two macroblocks are stored in the payload. Bit 0 indicates whether the video data stored in the payload is an outer code parity.

【００７２】図６Ｃは、オーディオの場合のＤＩＤのビ
ットアサインの一例を示す。ビット７〜ビット４は、Ｒ
ｅｓｅｒｖｅｄとされている。ビット３でペイロードに
格納されているデータがオーディオデータであるか、一
般的なデータであるかどうかが示される。ペイロードに
対して、圧縮符号化されたオーディオデータが格納され
ている場合には、ビット３がデータを示す値とされる。
ビット２〜ビット０は、ＮＴＳＣ方式における、５フィ
ールドシーケンスの情報が格納される。すなわち、ＮＴ
ＳＣ方式においては、ビデオ信号の１フィールドに対し
てオーディオ信号は、サンプリング周波数が４８ｋＨｚ
の場合、８００サンプルおよび８０１サンプルの何れか
であり、このシーケンスが５フィールド毎に揃う。ビッ
ト２〜ビット０によって、シーケンスの何処に位置する
かが示される。FIG. 6C shows an example of DID bit assignment in the case of audio. Bits 7-4 are R
Eserved. Bit 3 indicates whether the data stored in the payload is audio data or general data. If compression-encoded audio data is stored in the payload, bit 3 is a value indicating the data.
Bit 2 to bit 0 store information of a 5-field sequence in the NTSC system. That is, NT
In the SC system, the sampling frequency of an audio signal for one field of a video signal is 48 kHz.
Is either 800 samples or 801 samples, and this sequence is aligned every five fields. Bit 2 to bit 0 indicate where in the sequence it is located.

【００７３】図５に戻って説明すると、図５Ｂ〜図５Ｅ
は、上述のペイロードの例を示す。図５Ｂおよび図５Ｃ
は、ペイロードに対して、１および２マクロブロックの
ビデオデータ（可変長符号化データ）が格納される場合
の例をそれぞれ示す。図５Ｂに示される、１マクロブロ
ックが格納される例では、先頭の３バイトに、後続する
マクロブロックの長さを示す長さ情報ＬＴが配される。
なお、長さ情報ＬＴには、自分自身の長さを含んでも良
いし、含まなくても良い。また、図５Ｃに示される、２
マクロブロックが格納される例では、先頭に第１のマク
ロブロックの長さ情報ＬＴが配され、続けて第１のマク
ロブロックが配される。そして、第１のマクロブロック
に続けて第２のマクロブロックの長さを示す長さ情報Ｌ
Ｔが配され、続けて第２のマクロブロックが配される。
長さ情報ＬＴは、デパッキングのために必要な情報であ
る。Referring back to FIG. 5, FIG. 5B to FIG. 5E
Shows an example of the above-mentioned payload. 5B and 5C
Shows an example in which video data (variable-length coded data) of 1 and 2 macroblocks is stored for the payload, respectively. In the example shown in FIG. 5B in which one macroblock is stored, length information LT indicating the length of the following macroblock is arranged in the first three bytes.
The length information LT may or may not include its own length. 5C shown in FIG.
In an example in which a macroblock is stored, the length information LT of the first macroblock is arranged at the head, and the first macroblock is arranged subsequently. Then, length information L indicating the length of the second macroblock following the first macroblock
T is arranged, followed by a second macroblock.
The length information LT is information necessary for depacking.

【００７４】図５Ｄは、ペイロードに対して、ビデオＡ
ＵＸ（補助的）データが格納される場合の例を示す。先
頭の長さ情報ＬＴには、ビデオＡＵＸデータの長さが記
される。この長さ情報ＬＴに続けて、５バイトのシステ
ム情報、１２バイトのＰＩＣＴ情報、および９２バイト
のユーザ情報が格納される。ペイロードの長さに対して
余った部分は、Ｒｅｓｅｒｖｅｄとされる。FIG. 5D shows video A for the payload.
An example in which UX (auxiliary) data is stored will be described. The head length information LT describes the length of the video AUX data. Subsequent to the length information LT, 5-byte system information, 12-byte PICT information, and 92-byte user information are stored. The remaining portion of the payload length is reserved.

【００７５】図５Ｅは、ペイロードに対してオーディオ
データが格納される場合の例を示す。オーディオデータ
は、ペイロードの全長にわたって詰め込むことができ
る。オーディオ信号は、圧縮処理などが施されない、例
えばＰＣＭ形式で扱われる。これに限らず、所定の方式
で圧縮符号化されたオーディオデータを扱うようにもで
きる。FIG. 5E shows an example in which audio data is stored in the payload. Audio data can be packed over the entire length of the payload. The audio signal is not subjected to compression processing or the like, and is handled in, for example, a PCM format. The present invention is not limited to this, and audio data compressed and encoded by a predetermined method can be handled.

【００７６】この実施の一形態においては、各シンクブ
ロックのデータの格納領域であるペイロードの長さは、
ビデオシンクブロックとオーディオシンクブロックとで
それぞれ最適に設定されているため、互いに等しい長さ
ではない。また、ビデオデータを記録するシンクブロッ
クの長さと、オーディオデータを記録するシンクブロッ
クの長さとを、信号フォーマットに応じてそれぞれ最適
な長さに設定される。これにより、複数の異なる信号フ
ォーマットを統一的に扱うことができる。In this embodiment, the length of the payload, which is the data storage area of each sync block, is
Since the video sync block and the audio sync block are optimally set, the lengths are not equal to each other. In addition, the length of a sync block for recording video data and the length of a sync block for recording audio data are set to optimal lengths according to the signal format. Thereby, a plurality of different signal formats can be handled uniformly.

【００７７】図７Ａは、ＭＰＥＧエンコーダのＤＣＴ回
路から出力されるビデオデータ中のＤＣＴ係数の順序を
示す。ＤＣＴブロックにおいて左上のＤＣ成分から開始
して、水平ならびに垂直空間周波数が高くなる方向に、
ＤＣＴ係数がジグザグスキャンで出力される。その結
果、図７Ｂに一例が示されるように、全部で６４個（８
画素×８ライン）のＤＣＴ係数が周波数成分順に並べら
れて得られる。FIG. 7A shows the order of DCT coefficients in video data output from the DCT circuit of the MPEG encoder. Starting from the DC component at the upper left in the DCT block, in the direction where the horizontal and vertical spatial frequencies increase,
DCT coefficients are output by zigzag scan. As a result, as shown in an example in FIG. 7B, a total of 64 (8
DCT coefficients of (pixel × 8 lines) are obtained by being arranged in the order of frequency components.

【００７８】このＤＣＴ係数がＭＰＥＧエンコーダのＶ
ＬＣ部によって可変長符号化される。すなわち、最初の
係数は、ＤＣ成分として固定的であり、次の成分（ＡＣ
成分）からは、ゼロのランとそれに続くレベルに対応し
てコードが割り当てられる。従って、ＡＣ成分の係数デ
ータに対する可変長符号化出力は、周波数成分の低い
（低次の）係数から高い（高次の）係数へと、ＡＣ₁ ，
ＡＣ₂ ，ＡＣ₃ ，・・・と並べられたものである。可変
長符号化されたＤＣＴ係数をエレメンタリストリームが
含んでいる。This DCT coefficient is equal to V of the MPEG encoder.
Variable length coding is performed by the LC unit. That is, the first coefficient is fixed as a DC component, and the next component (AC
From the component), codes are assigned corresponding to the run of zero and the subsequent level. Accordingly, the variable-length coded output for the coefficient data of the AC component is obtained by converting AC ₁ ,
AC ₂ , AC ₃ ,... The elementary stream includes DCT coefficients subjected to variable length coding.

【００７９】ストリームコンバータ１０６では、供給さ
れた信号のＤＣＴ係数の並べ替えが行われる。すなわ
ち、それぞれのマクロブロック内で、ジグザグスキャン
によってＤＣＴブロック毎に周波数成分順に並べられた
ＤＣＴ係数がマクロブロックを構成する各ＤＣＴブロッ
クにわたって周波数成分順に並べ替えられる。In the stream converter 106, the DCT coefficients of the supplied signal are rearranged. That is, in each macroblock, DCT coefficients arranged in order of frequency components for each DCT block by zigzag scan are rearranged in order of frequency components over each DCT block constituting the macroblock.

【００８０】図８は、このストリームコンバータ１０６
におけるＤＣＴ係数の並べ替えを概略的に示す。（４：
２：２）コンポーネント信号の場合に、１マクロブロッ
クは、輝度信号Ｙによる４個のＤＣＴブロック（Ｙ₁ ，
Ｙ₂ ，Ｙ₃ およびＹ₄ ）と、色度信号Ｃｂ，Ｃｒのそれ
ぞれによる２個ずつのＤＣＴブロック（Ｃｂ₁ ，Ｃ
ｂ₂ ，Ｃｒ₁ およびＣｒ₂ ）からなる。FIG. 8 shows this stream converter 106.
2 schematically shows the rearrangement of the DCT coefficients in. (4:
2: 2) In the case of a component signal, one macroblock is composed of four DCT blocks (Y ₁ ,
Y _2, and Y ₃ and Y _4), chroma signal Cb, DCT blocks (Cb ₁ of every two according to each of Cr, C
b ₂ , Cr ₁ and Cr ₂ ).

【００８１】上述したように、ビデオエンコーダ１０２
では、ＭＰＥＧ２の規定に従いジグザグスキャンが行わ
れ、図８Ａに示されるように、各ＤＣＴブロック毎に、
ＤＣＴ係数がＤＣ成分および低域成分から高域成分に、
周波数成分の順に並べられる。一つのＤＣＴブロックの
スキャンが終了したら、次のＤＣＴブロックのスキャン
が行われ、同様に、ＤＣＴ係数が並べられる。As described above, the video encoder 102
Then, a zigzag scan is performed in accordance with the rules of MPEG2, and as shown in FIG. 8A, for each DCT block,
DCT coefficient is changed from DC component and low frequency component to high frequency component,
The frequency components are arranged in order. When scanning of one DCT block is completed, scanning of the next DCT block is performed, and similarly, DCT coefficients are arranged.

【００８２】すなわち、マクロブロック内で、ＤＣＴブ
ロックＹ₁ ，Ｙ₂ ，Ｙ₃ およびＹ₄、ＤＣＴブロックＣ
ｂ₁ ，Ｃｂ₂ ，Ｃｒ₁ およびＣｒ₂ のそれぞれについ
て、ＤＣＴ係数がＤＣ成分および低域成分から高域成分
へと周波数順に並べられる。そして、連続したランとそ
れに続くレベルとからなる組に、〔ＤＣ，ＡＣ₁ ，ＡＣ
₂ ，ＡＣ₃ ，・・・〕と、それぞれ符号が割り当てられ
るように、可変長符号化されている。That is, in the macro block, DCT blocks Y ₁ , Y ₂ , Y ₃ and Y ₄ , DCT block C
For each of b ₁ , Cb ₂ , Cr ₁ and Cr ₂ , the DCT coefficients are arranged in order of frequency from the DC component and the low-frequency component to the high-frequency component. Then, [DC, AC ₁ , AC
_2, AC _3, and..], So that codes are assigned, it is variable length coded.

【００８３】ストリームコンバータ１０６では、可変長
符号化され並べられたＤＣＴ係数を、一旦可変長符号を
解読して各係数の区切りを検出し、マクロブロックを構
成する各ＤＣＴブロックに跨がって周波数成分毎にまと
める。この様子を、図８Ｂに示す。最初にマクロブロッ
ク内の８個のＤＣＴブロックのＤＣ成分をまとめ、次に
８個のＤＣＴブロックの最も周波数成分が低いＡＣ係数
成分をまとめ、以下、順に同一次数のＡＣ係数をまとめ
るように、８個のＤＣＴブロックに跨がって係数データ
を並び替える。In the stream converter 106, the variable-length coded and arranged DCT coefficients are once decoded by the variable-length code to detect a break of each coefficient, and the frequency is spread over each DCT block constituting the macro block. Summarize by component. This is shown in FIG. 8B. First, the DC components of the eight DCT blocks in the macroblock are summarized, the AC coefficient components of the eight DCT blocks having the lowest frequency components are summarized, and the AC coefficients of the same order are grouped in order. The coefficient data is rearranged across the DCT blocks.

【００８４】並び替えられた係数データは、ＤＣ
（Ｙ₁ ），ＤＣ（Ｙ₂ ），ＤＣ（Ｙ₃ ），ＤＣ
（Ｙ₄ ），ＤＣ（Ｃｂ₁ ），ＤＣ（Ｃｂ₂ ），ＤＣ（Ｃ
ｒ₁ ），ＤＣ（Ｃｒ₂ ），ＡＣ₁ （Ｙ₁ ），ＡＣ₁ （Ｙ
₂ ），ＡＣ₁ （Ｙ₃ ），ＡＣ₁ （Ｙ₄ ），ＡＣ₁ （Ｃｂ
₁ ），ＡＣ₁ （Ｃｂ₂ ），ＡＣ₁ （Ｃｒ₁ ），ＡＣ
₁ （Ｃｒ₂ ），・・・である。ここで、ＤＣ、ＡＣ₁ 、
ＡＣ₂ 、・・・は、図７を参照して説明したように、ラ
ンとそれに続くレベルとからなる組に対して割り当てら
れた可変長符号の各符号である。The rearranged coefficient data is DC
(Y ₁ ), DC (Y ₂ ), DC (Y ₃ ), DC
(Y ₄ ), DC (Cb ₁ ), DC (Cb ₂ ), DC (C
r ₁ ), DC (Cr ₂ ), AC ₁ (Y ₁ ), AC ₁ (Y
₂ ), AC ₁ (Y ₃ ), AC ₁ (Y ₄ ), AC ₁ (Cb
₁ ), AC ₁ (Cb ₂ ), AC ₁ (Cr ₁ ), AC
₁ (Cr ₂ ),. Where DC, AC ₁ ,
AC ₂ ,... Are, as described with reference to FIG. 7, each of the variable-length codes assigned to the set consisting of the run and the subsequent level.

【００８５】ストリームコンバータ１０６で係数データ
の順序が並べ替えられた変換エレメンタリストリーム
は、パッキングおよびシャフリング部１０７に供給され
る。マクロブロックのデータの長さは、変換エレメンタ
リストリームと変換前のエレメンタリストリームとで同
一である。また、ビデオエンコーダ１０２において、ビ
ットレート制御によりＧＯＰ（１フレーム）単位に固定
長化されていても、マクロブロック単位では、長さが変
動している。パッキングおよびシャフリング部１０７で
は、マクロブロックのデータを固定枠に当てはめる。The converted elementary stream in which the order of the coefficient data is rearranged by the stream converter 106 is supplied to the packing and shuffling unit 107. The data length of the macroblock is the same for the converted elementary stream and the elementary stream before conversion. In the video encoder 102, even if the length is fixed in GOP (one frame) units by bit rate control, the length varies in macroblock units. The packing and shuffling unit 107 applies the data of the macroblock to the fixed frame.

【００８６】図９は、パッキングおよびシャフリング部
１０７でのマクロブロックのパッキング処理を概略的に
示す。マクロブロックは、所定のデータ長を持つ固定枠
に当てはめられ、パッキングされる。このとき用いられ
る固定枠のデータ長を、記録および再生の際のデータの
最小単位であるシンクブロック長と一致させている。こ
れは、シャフリングおよびエラー訂正符号化の処理を簡
単に行うためである。図９では、簡単のため、１フレー
ムに８マクロブロックが含まれるものと仮定する。FIG. 9 schematically shows a packing process of a macroblock in the packing and shuffling section 107. The macro block is applied to a fixed frame having a predetermined data length and is packed. The data length of the fixed frame used at this time is matched with the sync block length, which is the minimum unit of data during recording and reproduction. This is to simplify the processing of shuffling and error correction coding. In FIG. 9, for simplicity, it is assumed that one frame includes eight macroblocks.

【００８７】可変長符号化によって、図９Ａに一例が示
されるように、８マクロブロックの長さは、互いに異な
る。この例では、固定枠である１シンクブロックの長さ
と比較して、マクロブロック＃１のデータ，＃３のデー
タおよび＃６のデータがそれぞれ長く、マクロブロック
＃２のデータ，＃５のデータ，＃７のデータおよび＃８
のデータがそれぞれ短い。また、マクロブロック＃４の
データは、１シンクブロックと略等しい長さである。As shown in an example in FIG. 9A, the lengths of the eight macroblocks are different from each other due to the variable length coding. In this example, as compared with the length of one sync block, which is a fixed frame, the data of macro block # 1, the data of # 3 and the data of # 6 are each longer, and the data of macro block # 2, the data of # 5, # 7 data and # 8
The data of each is short. The data of the macro block # 4 has a length substantially equal to one sync block.

【００８８】パッキング処理によって、マクロブロック
が１シンクブロック長の固定長枠に詰め込まれる。過不
足無くデータを詰め込むことができるのは、１フレーム
期間で発生するデータ量が固定量に制御されているから
である。図９Ｂに一例が示されるように、１シンクブロ
ックと比較して長いマクロブロックは、シンクブロック
長に対応する位置で分割される。分割されたマクロブロ
ックのうち、シンクブロック長からはみ出た部分（オー
バーフロー部分）は、先頭から順に空いている領域に、
すなわち、長さがシンクブロック長に満たないマクロブ
ロックの後ろに、詰め込まれる。By the packing process, macro blocks are packed into a fixed-length frame having a length of one sync block. Data can be packed without excess or shortage because the amount of data generated in one frame period is controlled to a fixed amount. As shown in an example in FIG. 9B, a macroblock longer than one sync block is divided at a position corresponding to the sync block length. Of the divided macroblocks, the part (overflow part) that protrudes from the sync block length is placed in an area that is vacant in order from the top,
That is, it is packed after a macroblock whose length is less than the sync block length.

【００８９】図９Ｂの例では、マクロブロック＃１の、
シンクブロック長からはみ出た部分が、先ず、マクロブ
ロック＃２の後ろに詰め込まれ、そこがシンクブロック
の長さに達すると、マクロブロック＃５の後ろに詰め込
まれる。次に、マクロブロック＃３の、シンクブロック
長からはみ出た部分がマクロブロック＃７の後ろに詰め
込まれる。さらに、マクロブロック＃６のシンクブロッ
ク長からはみ出た部分がマクロブロック＃７の後ろに詰
め込まれ、さらにはみ出た部分がマクロブロック＃８の
後ろに詰め込まれる。こうして、各マクロブロックがシ
ンクブロック長の固定枠に対してパッキングされる。In the example of FIG. 9B, the macro block # 1
The portion that exceeds the sync block length is first packed after the macro block # 2, and when it reaches the length of the sync block, it is packed after the macro block # 5. Next, the portion of the macro block # 3 that is outside the sync block length is packed behind the macro block # 7. Further, the part of the macro block # 6 that protrudes from the sync block length is packed after the macro block # 7, and the part that protrudes further is packed after the macro block # 8. Thus, each macroblock is packed in a fixed frame of the sync block length.

【００９０】各マクロブロックの長さは、ストリームコ
ンバータ１０６において予め調べておくことができる。
これにより、このパッキング部１０７では、ＶＬＣデー
タをデコードして内容を検査すること無く、マクロブロ
ックのデータの最後尾を知ることができる。The length of each macroblock can be checked in advance by the stream converter 106.
As a result, the packing unit 107 can know the end of the data of the macro block without decoding the VLC data and checking the contents.

【００９１】図１０は、実施の一形態で使用されるエラ
ー訂正符号の一例を示し、図１０Ａは、ビデオデータに
対するエラー訂正符号の１ＥＣＣブロックを示し、図１
０Ｂは、オーディオデータに対するエラー訂正符号の１
ＥＣＣブロックを示す。図１０Ａにおいて、ＶＬＣデー
タがパッキングおよびシャフリング部１０７からのデー
タである。ＶＬＣデータの各行に対して、ＳＹＮＣパタ
ーン、ＩＤ、ＤＩＤが付加され、さらに、内符号のパリ
ティが付加されることによって、１ＳＹＮＣブロックが
形成される。FIG. 10 shows an example of an error correction code used in one embodiment. FIG. 10A shows one ECC block of an error correction code for video data.
0B is 1 of an error correction code for audio data.
Indicates an ECC block. In FIG. 10A, VLC data is data from the packing and shuffling unit 107. A SYNC pattern, ID, and DID are added to each row of VLC data, and a parity of an inner code is added to form one SYNC block.

【００９２】すなわち、ＶＬＣデータの配列の垂直方向
に整列する所定数のシンボル（バイト）から１０バイト
の外符号のパリティが生成され、その水平方向に整列す
る、ＩＤ、ＤＩＤおよびＶＬＣデータ（または外符号の
パリティ）の所定数のシンボル（バイト）から内符号の
パリティが生成される。図１０Ａの例では、１０個の外
符号パリティのシンボルと、１２個の内符号のパリティ
のシンボルとが付加される。具体的なエラー訂正符号と
しては、リードソロモン符号が使用される。また、図１
０Ａにおいて、１ＳＹＮＣブロック内のＶＬＣデータの
長さが異なるのは、５９．９４Ｈｚ、２５Ｈｚ、２３．
９７６Ｈｚのように、ビデオデータのフレーム周波数が
異なるのと対応するためである。That is, a 10-byte outer code parity is generated from a predetermined number of symbols (bytes) aligned in the vertical direction of the array of VLC data, and the ID, DID, and VLC data (or external data) aligned in the horizontal direction are generated. Parity of the inner code is generated from a predetermined number of symbols (bytes) of the code parity. In the example of FIG. 10A, 10 outer code parity symbols and 12 inner code parity symbols are added. As a specific error correction code, a Reed-Solomon code is used. FIG.
At 0A, the lengths of VLC data in one SYNC block are different at 59.94 Hz, 25 Hz, 23.
This is because the frame frequency of video data is different, such as 976 Hz.

【００９３】図１０Ｂに示すように、オーディオデータ
に対する積符号もビデオデータに対するものと同様に、
１０シンボルの外符号のパリティおよび１２シンボルの
内符号のパリティを生成するものである。オーディオデ
ータの場合は、サンプリング周波数が例えば４８ｋＨｚ
とされ、１サンプルが１６ビットに量子化される。１サ
ンプルを他のビット数例えば２４ビットに変換しても良
い。上述したフレーム周波数の相違に応じて、１ＳＹＮ
Ｃブロック内のオーディオデータの量が相違している。
前述したように、１フィールド分のオーディオデータ／
１チャンネルによって２ＥＣＣブロックが構成される。
１ＥＣＣブロックには、偶数番目および奇数番目の一方
のオーディオサンプルとオーディオＡＵＸとがデータと
して含まれる。As shown in FIG. 10B, the product code for audio data is the same as that for video data.
The parity of the 10-symbol outer code and the parity of the 12-symbol inner code are generated. In the case of audio data, the sampling frequency is, for example, 48 kHz.
And one sample is quantized to 16 bits. One sample may be converted into another bit number, for example, 24 bits. According to the difference in the frame frequency described above, 1SYN
The amount of audio data in the C block is different.
As described above, one field of audio data /
One channel forms two ECC blocks.
One ECC block includes one of the even-numbered and odd-numbered audio samples and the audio AUX as data.

【００９４】次に、この発明の実施の一形態によるフッ
トプリントの形成方法およびフットプリントを形成する
ための構成について説明する。図１１は、この実施の一
形態による、磁気テープ１２３上に形成されるフットプ
リントの例を示す。図１１Ａは、１編集単位が４トラッ
クからなる例である。また、図１１Ｂは、１編集単位が
６トラックからなる例である。なお、１編集単位は、ビ
デオ映像を編集する際の最小単位であって、この例では
１フレームである。Next, a method of forming a footprint and a structure for forming a footprint according to an embodiment of the present invention will be described. FIG. 11 shows an example of a footprint formed on the magnetic tape 123 according to this embodiment. FIG. 11A is an example in which one editing unit is composed of four tracks. FIG. 11B shows an example in which one editing unit includes six tracks. Note that one editing unit is the minimum unit for editing a video image, and is one frame in this example.

【００９５】上述もしたように、各トラックにおいて、
ＵｐｐｅｒおよびＬｏｗｅｒの各ビデオセクタＶ１およ
びＶ２に挟まれて、８セクタからなるオーディオセクタ
Ａ１〜Ａ８が配される。各オーディオセクタの両側に
は、オーディオデータのインサート編集などを行えるよ
うにするために、ギャップが配される。As described above, in each track,
Between the video sectors V1 and V2 of Upper and Lower, audio sectors A1 to A8 of eight sectors are arranged. Gaps are arranged on both sides of each audio sector so that insert editing of audio data can be performed.

【００９６】また、トラックには、ＵｐｐｅｒおよびＬ
ｏｗｅｒのビデオセクタの間に、回転ヘッド１２２のト
ラッキングを取るサーボ用の信号（ＳＡＴ信号と称す
る）が記録されるエリアであるＳＡＴが配される。ＳＡ
Ｔは、回転ドラムの精度やトラック構成などによって、
配置される数や位置が決められる。例えば、回転ヘッド
１２２の設けられる回転ドラムの精度が比較的低い場合
には、ＳＡＴ１およびＳＡＴ２の２つのＳＡＴが配され
る。また、図１１の例では、ＳＡＴ２のみが配置され
る。[0096] The tracks include Upper and L.
An SAT, which is an area in which a servo signal (referred to as an SAT signal) for tracking the rotating head 122 is recorded, is provided between the lower video sectors. SA
T depends on the accuracy of the rotating drum and the track configuration, etc.
The number and position to be arranged are determined. For example, when the accuracy of the rotating drum provided with the rotating head 122 is relatively low, two SATs, SAT1 and SAT2, are provided. In the example of FIG. 11, only SAT2 is arranged.

【００９７】ＳＡＴは、異なるトラックフォーマットの
それぞれにおいて、最適なトラッキングが得られる位置
に配置するのが好ましい。また、隣接トラックへのＳＡ
Ｔ信号のクロストークを防ぐために、ＳＡＴが配される
トラックの隣接するトラックにおいて、ＳＡＴに隣接す
るオーディオセクタの位置をギャップにする必要があ
る。このＳＡＴに対応するギャップは、ＳＡＴ長よりも
長く形成される。The SAT is preferably arranged at a position where optimum tracking is obtained in each of the different track formats. In addition, SA to adjacent track
In order to prevent the crosstalk of the T signal, it is necessary to make the position of the audio sector adjacent to the SAT a gap in the track adjacent to the track where the SAT is arranged. The gap corresponding to this SAT is formed longer than the SAT length.

【００９８】１編集単位すなわち１フレームが４トラッ
クからなる図１１Ａの例では、例えば１オーディオセク
タが９シンクブロックからなり、１編集単位が６トラッ
クからなる図１１Ｂの例では、例えば１オーディオセク
タが６シンクブロックからなる。すなわち、図１１Ａお
よび図１１Ｂの例では、１オーディオセクタの大きさが
異なる。ＳＡＴの配置に関する上述の条件を満たそうと
した場合、例えば図１１Ａおよび図１１Ｂにそれぞれ示
されるように、ＳＡＴの配置位置をトラックフォーマッ
トによって変更する必要が生じる。In the example of FIG. 11A in which one editing unit, that is, one frame is composed of four tracks, for example, one audio sector is composed of nine sync blocks, and in the example of FIG. 11B where one editing unit is composed of six tracks, for example, one audio sector is composed of one track. It consists of 6 sync blocks. That is, in the examples of FIGS. 11A and 11B, the size of one audio sector is different. When trying to satisfy the above-mentioned conditions regarding the SAT arrangement, it is necessary to change the SAT arrangement position according to the track format, as shown in FIGS. 11A and 11B, for example.

【００９９】すなわち、図１１Ａの例では、ＳＡＴ２
は、８セクタのオーディオセクタの中央に配され、１編
集単位が６トラックからなる図１１Ｂの例では、図１１
Ｂ中の下から５番目のオーディオセクタと６番目のオー
ディオセクタとの間に、ＳＡＴ２が配される。勿論、Ｓ
ＡＴ１および２の配置は、これらの例に限定されず、Ｕ
ｐｐｅｒおよびＬｏｗｅｒのビデオセクタの間の他の位
置に配されるようにすることも可能である。That is, in the example of FIG.
Is arranged at the center of an audio sector of 8 sectors, and in the example of FIG.
SAT2 is arranged between the fifth and sixth audio sectors from the bottom in B. Of course, S
The arrangement of ATs 1 and 2 is not limited to these examples,
It is also possible to arrange them at other positions between the upper and lower video sectors.

【０１００】図１２は、図１１に示されるような、複数
のフットプリントを形成するための構成の一例を示す。
この図１２に示される構成は、上述の図１に示した、ビ
デオ側ではパッキングおよびシャフリング部１０７か
ら、また、オーディオ側では外符号エンコーダ１１６か
ら、それぞれ記録アンプ１２１までの構成に対応する。
図１２において、メインメモリ１０およびＣＰＵ(Centr
al Processing Unit) ４０を除いて、例えば１個の集積
回路内に構成可能である。FIG. 12 shows an example of a configuration for forming a plurality of footprints as shown in FIG.
The configuration shown in FIG. 12 corresponds to the configuration from the packing and shuffling unit 107 on the video side and the outer code encoder 116 on the audio side to the recording amplifier 121 shown in FIG.
In FIG. 12, a main memory 10 and a CPU (Centr
The configuration can be made in, for example, one integrated circuit, except for the al processing unit (40).

【０１０１】図１２に示される構成は、概略的には、メ
インメモリ１０、フットプリント形成部１１およびフッ
トプリント形成部１１を制御する制御部１２とからな
る。制御部１２は、ＣＰＵ４０とＣＰＵ Ｉ／Ｆ４１と
からなる。ＣＰＵ Ｉ／Ｆ４１は、ＣＰＵ４０とフット
プリント形成部１１の各部との通信を制御するインター
フェイスである。ＣＰＵ Ｉ／Ｆ４１は、図示されない
複数アドレスを持つレジスタを有する。ＣＰＵ４０の命
令に基づき、ＣＰＵ Ｉ／Ｆ４１のこれらのレジスタの
複数アドレスのそれぞれに、フットプリントを形成する
際のパラメータ値がセットされる。ＣＰＵ Ｉ／Ｆ４１
のレジスタの、所定のアドレスにセットされた値がフッ
トプリント形成部１１の対応する部分に対して、設定値
として転送される。The configuration shown in FIG. 12 roughly comprises a main memory 10, a footprint forming unit 11, and a control unit 12 for controlling the footprint forming unit 11. The control unit 12 includes a CPU 40 and a CPU I / F 41. The CPU I / F 41 is an interface that controls communication between the CPU 40 and each unit of the footprint forming unit 11. The CPU I / F 41 has a register having a plurality of addresses (not shown). Based on a command from the CPU 40, a parameter value for forming a footprint is set in each of a plurality of addresses of these registers of the CPU I / F 41. CPU I / F41
The value set at a predetermined address of the register is transferred as a set value to the corresponding portion of the footprint forming unit 11.

【０１０２】メインメモリ１０は、例えばＳＤＲＡＭ(S
ynchronous Dynamic Random AccessMemory)で構成され
る。メインメモリは、互いに異なるデータが格納され
る、複数の領域を有する。メインメモリ１０は、ＳＤＲ
ＡＭ Ｉ／Ｆ２３によって読み出しおよび書き込みが制
御される。The main memory 10 is, for example, an SDRAM (S
Synchronous Dynamic Random Access Memory). The main memory has a plurality of areas in which different data are stored. The main memory 10 has an SDR
Reading and writing are controlled by the AM I / F 23.

【０１０３】ストリームコンバータ１０６から出力され
たビデオデータがパッキング部Ａ２０に供給される。パ
ッキング部Ａ２０では、供給されたビデオデータの各マ
クロブロックが固定枠長データと、固定枠を越える部分
であるオーバーフローデータとに分割される。固定枠長
データは、シンクブロックのデータ領域の長さ以下のデ
ータ長のデータである。パッキング部Ａ２０による分割
処理は、１編集単位（この例では１フレーム）毎に行わ
れる。[0103] The video data output from the stream converter 106 is supplied to the packing unit A20. In the packing unit A20, each macroblock of the supplied video data is divided into fixed frame length data and overflow data which is a portion beyond the fixed frame. The fixed frame length data is data having a data length equal to or less than the length of the data area of the sync block. The dividing process by the packing unit A20 is performed for each editing unit (one frame in this example).

【０１０４】詳細は後述するが、固定枠長データのデー
タ長すなわち固定枠の大きさは、ＣＰＵ Ｉ／Ｆ４１の
レジスタの対応するアドレスにセットされた設定値に基
づき設定される。同様に、１編集単位当たりのトラック
数や、１セクタ内のシンクブロック数も、ＣＰＵ Ｉ／
Ｆ４１のレジスタの対応するアドレスセットされた設定
値に基づき設定される。これらを設定することにより、
１編集単位すなわち１フレームの処理を何バイトで行わ
なければいけないかが分かる。Although the details will be described later, the data length of the fixed frame length data, that is, the size of the fixed frame, is set based on the set value set in the corresponding address of the register of the CPU I / F 41. Similarly, the number of tracks per editing unit and the number of sync blocks in one sector are also determined by the CPU I / I.
The address is set based on the set value corresponding to the address set in the register of F41. By setting these,
It can be understood how many bytes must be processed for one editing unit, that is, one frame.

【０１０５】固定枠長データは、シャフリング回路２１
を介してメインメモリ１０に書き込まれる。このとき、
シャフリング回路２１でメインメモリ１０に対する書き
込みアドレスを制御することによって、固定枠長データ
がシャフリングされる。一方、オーバーフローデータ
は、パッキング部Ｂ２２に供給され、図示されないメモ
リに一旦格納される。The fixed frame length data is stored in the shuffling circuit 21.
Is written to the main memory 10 via the. At this time,
By controlling the write address to the main memory 10 by the shuffling circuit 21, the fixed frame length data is shuffled. On the other hand, the overflow data is supplied to the packing unit B22 and temporarily stored in a memory (not shown).

【０１０６】メインメモリ１０から固定枠長データが読
み出され、パッキング部Ｂ２２に供給される。パッキン
グ部２２Ｂでは、外符号エンコーダ２４に設けられてい
る図示されないメモリに対し、固定枠長データにオーバ
ーフローデータをパッキングして書き込む。すなわち、
メインメモリ１０から固定枠長データを読み出し、外符
号エンコーダ２４に設けられている、１ＥＣＣブロック
分のメモリに書き込む。若し、固定枠長データに空き領
域があれば、すなわち、メインメモリ１０から読み出し
たデータのデータ長が、シンクブロックのデータ領域の
データ長以下であれば、その部分に対してオーバーフロ
ーデータを詰め込み、全体のデータ長がシンクブロック
のデータ領域の長さになるようにする。The fixed frame length data is read from the main memory 10 and supplied to the packing section B22. The packing unit 22B packs and writes the overflow data to the fixed frame length data in a memory (not shown) provided in the outer code encoder 24. That is,
The fixed frame length data is read from the main memory 10 and written into the memory for one ECC block provided in the outer code encoder 24. If there is an empty area in the fixed frame length data, that is, if the data length of the data read from the main memory 10 is less than or equal to the data length of the data area of the sync block, overflow data is packed into that part. , So that the entire data length is equal to the length of the data area of the sync block.

【０１０７】外符号エンコーダ２４のメモリに１ＥＣＣ
ブロック分のデータを書き込むと、書き込み処理を中断
し、外符号エンコーダ２４によって外符号パリティを生
成する。生成された外符号パリティは、外符号エンコー
ダ２４のメモリに書き込まれる。外符号エンコーダ２４
による処理が１ＥＣＣブロック分終了すると、データお
よび外符号パリティを内符号処理を行う順序に並び替え
て、メインメモリ１０のビデオ出力用の所定領域に書き
込む。このとき、ビデオインターリーブ回路２５によっ
て、メインメモリ１０に書き込むときのアドレスを制御
され、シンクブロック単位でのシャフリングが行われ
る。1 ECC in the memory of the outer code encoder 24
When the data for the block is written, the writing process is interrupted and the outer code encoder 24 generates the outer code parity. The generated outer code parity is written to the memory of the outer code encoder 24. Outer code encoder 24
Is completed for one ECC block, the data and the outer code parity are rearranged in the order in which the inner code processing is performed, and are written in a predetermined area for video output of the main memory 10. At this time, the address at the time of writing to the main memory 10 is controlled by the video interleave circuit 25, and shuffling is performed in sync block units.

【０１０８】一方、オーディオデータは、オーディオ外
符号エンコーダ２６に供給され、図示されないメモリに
一旦格納され、外符号パリティが生成される。データお
よび外符号パリティは、オーディオシャフリング／イン
ターリーブ回路２７を介してメインメモリ１０のオーデ
ィオ出力用の所定領域に書き込まれる。このとき、デー
タおよび外符号パリティは、オーディオシャフリング／
インターリーブ回路２７でメインメモリ１０に書き込む
ときのアドレスを制御され、チャンネル単位およびシン
クブロック単位でのシャフリングが行われる。On the other hand, the audio data is supplied to the audio outer code encoder 26, temporarily stored in a memory (not shown), and an outer code parity is generated. The data and the outer code parity are written to a predetermined area of the main memory 10 for audio output via the audio shuffling / interleaving circuit 27. At this time, the data and outer code parity are determined by audio shuffling /
The address at the time of writing to the main memory 10 is controlled by the interleave circuit 27, and shuffling is performed in channel units and sync block units.

【０１０９】なお、ビデオデータは、上述したように所
定のデータ長にパッキングされている。また、オーディ
オデータは、非圧縮で処理されているため、例えばビデ
オの１編集単位に対して固定長である。メインメモリ１
０には、ビデオデータおよびオーディオデータがそれぞ
れ隙間無く詰め込まれる。The video data is packed to a predetermined data length as described above. The audio data is processed uncompressed, and thus has a fixed length, for example, for one video editing unit. Main memory 1
0 is filled with video data and audio data without gaps.

【０１１０】メインメモリ１０からのデータの読み出し
は、シンクＩＤ付加回路３１の制御により、シンクブロ
ック単位で行われる。すなわち、シンクＩＤ付加回路３
１からＳＤＲＡＭ Ｉ／Ｆ２３に対して、メインメモリ
１０からシンクブロック単位でデータを読み出す読み出
し命令が出される。ＳＤＲＡＭ Ｉ／Ｆ２３の制御によ
り、この命令に基づきメインメモリ１０からシンクブロ
ック単位でデータが読み出される。例えばメインメモリ
１０の入出力を行うバス幅が８ビットであれば、８ビッ
トパラレルでデータが出力される。The reading of data from the main memory 10 is performed in sync block units under the control of the sync ID addition circuit 31. That is, the sink ID adding circuit 3
1 to the SDRAM I / F 23, a read command to read data from the main memory 10 in sync block units is issued. Under the control of the SDRAM I / F 23, data is read from the main memory 10 in sync block units based on this command. For example, if the bus width for input / output of the main memory 10 is 8 bits, data is output in 8-bit parallel.

【０１１１】詳細は後述するが、メインメモリ１０から
読み出すシンクブロックのデータ長は、上述したパッキ
ング部Ａ２０に対する固定枠長データのデータ長の設定
に伴い、ＣＰＵ Ｉ／Ｆ４１のレジスタの対応するアド
レスにセットされた設定値に基づき設定される。同様
に、１セクタ内のシンクブロック数も、ＣＰＵ Ｉ／Ｆ
４１のレジスタの所定のアドレスにセットされた設定値
に基づき設定される。さらに同様に、各セクタ間のギャ
ップの大きさも、ＣＰＵ Ｉ／Ｆ４１のレジスタの所定
のアドレスにセットされた設定値に基づき設定される。Although the details will be described later, the data length of the sync block read from the main memory 10 is set to the corresponding address of the register of the CPU I / F 41 in accordance with the setting of the data length of the fixed frame length data for the packing unit A20. It is set based on the set value. Similarly, the number of sync blocks in one sector is determined by the CPU I / F.
It is set based on the set value set at a predetermined address of the register 41. Further, similarly, the size of the gap between the sectors is set based on the set value set at a predetermined address of the register of the CPU I / F 41.

【０１１２】例えば６０ＭＨｚの基準信号に基づきタイ
ミングジェネレータＴＧ３７で生成されたＲＦクロック
を、シンクＩＤ付加回路３１が有する図示されないカウ
ンタでカウントすることで、１シンクブロックのデータ
長がカウントされ、メインメモリ１０からシンクブロッ
クが読み出される。そして、１セクタ内のシンクブロッ
ク数として設定された数のシンクブロックをメインメモ
リ１０から読み出したら、対応するギャップの大きさと
して設定されたタイミングだけ、例えば上述したシンク
ＩＤ付加回路３１が有する図示されないカウンタでＲＦ
クロックをカウントすることにより、メインメモリ１０
からのデータの読み出しを停止する。読み出しが停止さ
れている間は、ギャップを示す値「１１１１１１・・・
（１６進表記では「ＦＦＦＦ・・・」）」のデータを出
力する。For example, the data length of one sync block is counted by counting the RF clock generated by the timing generator TG 37 based on the reference signal of 60 MHz by a counter (not shown) of the sync ID addition circuit 31, and the main memory 10 Is read out from the sync block. Then, when the number of sync blocks set as the number of sync blocks in one sector is read from the main memory 10, only the timing set as the size of the corresponding gap, for example, the above-mentioned sync ID adding circuit 31 has not shown. RF at counter
By counting the clock, the main memory 10
Stop reading data from. While reading is stopped, the value indicating the gap “111111...
(“FFFF ...” in hexadecimal notation) ”is output.

【０１１３】読み出されたシンクブロックは、ＦＩＦＯ
３０でバッファリングされ、例えば略２７ＭＨｚのシス
テムクロックから上述したＲＦクロッククロックを乗せ
替えられる。以降の処理は、このＲＦクロックに基づき
行われる。クロックを乗せ替えられたシンクブロック
は、シンクＩＤ付加回路３１に供給される。The read sync block is a FIFO block.
The buffer is buffered at 30, and for example, the above-mentioned RF clock clock is changed from a system clock of approximately 27 MHz. Subsequent processing is performed based on this RF clock. The sync block to which the clock has been changed is supplied to the sync ID adding circuit 31.

【０１１４】シンクＩＤ付加回路３１では、シンクブロ
ック毎に同期信号を付加する。同期信号が付加されるこ
とで、シンクブロックが連続する記録データが構成され
る。シンクＩＤ付加回路３１で同期信号を付加されたシ
ンクブロックは、スクランブル回路３２に供給され、例
えばＭ系列を用いたスクランブル処理を施される。The sync ID adding circuit 31 adds a synchronization signal for each sync block. By adding the synchronization signal, recording data in which the sync blocks are continuous is configured. The sync block to which the sync signal has been added by the sync ID adding circuit 31 is supplied to the scrambling circuit 32 and subjected to scrambling using, for example, an M sequence.

【０１１５】スクランブル処理されたシンクブロック
は、内符号エンコーダ３３に供給され、シンクブロック
毎に内符号パリティを生成される。生成されたパリティ
は、シンクブロックに付加される。内符号エンコーダ３
３では、ＣＰＵ Ｉ／Ｆ４１のレジスタにセットされた
設定値に基づき、シンクブロックに対して付加する内符
号パリティの大きさが設定される。The scrambled sync block is supplied to the inner code encoder 33, and an inner code parity is generated for each sync block. The generated parity is added to the sync block. Inner code encoder 3
In 3, the size of the inner code parity added to the sync block is set based on the set value set in the register of the CPU I / F 41.

【０１１６】内符号パリティを付加されたシンクブロッ
クは、Ｐ／Ｓ回路３４でパラレルデータがシリアルデー
タに変換され、プリコーダ３５に供給される。プリコー
ダ３５では、供給されたシリアルデータのギャップ期間
のタイミングで、後述する構成によって値「１」と値
「０」とが２度ずつ繰り返される２Ｔパルスを生成し、
フットプリントにおけるギャップ部分を形成する。プリ
コーダ３５から出力されたデータは、ＳＡＴ生成回路３
６に供給される。ＳＡＴ生成回路３６では、後述するＳ
ＡＴ信号を生成し、生成されたＳＡＴ信号を、フットプ
リント上の所定のギャップ位置に重畳する。ＳＡＴ信号
を重畳するタイミングは、後述もするように、ＣＰＵ
Ｉ／Ｆ４１のレジスタの所定アドレスにセットされた設
定値に基づく、タイミングジェネレータＴＧ３７のタイ
ミング信号により制御される。In the sync block to which the inner code parity is added, parallel data is converted to serial data by the P / S circuit 34 and supplied to the precoder 35. The precoder 35 generates a 2T pulse in which the value “1” and the value “0” are repeated twice by the configuration described later at the timing of the gap period of the supplied serial data,
Form gaps in the footprint. The data output from the precoder 35 is output to the SAT generation circuit 3
6. In the SAT generation circuit 36, the S
An AT signal is generated, and the generated SAT signal is superimposed on a predetermined gap position on the footprint. The timing of superimposing the SAT signal is determined by the CPU as described later.
It is controlled by a timing signal of a timing generator TG37 based on a set value set at a predetermined address of a register of the I / F 41.

【０１１７】詳細は後述するが、ＳＡＴ生成回路３６で
は、複数種類のパターンのＳＡＴ信号を出力することが
できる。出力するＳＡＴ信号のパターンは、ＣＰＵ Ｉ
／Ｆ４１のレジスタの所定アドレスにセットされた設定
値に基づき選択ならびに設定される。As will be described in detail later, the SAT generation circuit 36 can output SAT signals of a plurality of types of patterns. The pattern of the output SAT signal is
/ F41 is selected and set based on the set value set at a predetermined address of the register of / F41.

【０１１８】ＳＡＴ生成回路３６から出力されたシリア
ルデータは、記録アンプ１２１に供給され、磁気テープ
１２３への記録に適した信号に変換される。記録アンプ
１２１から出力された記録信号は、回転ヘッド１２２に
よって磁気テープ１２３に記録され、所定のフットプリ
ントが形成される。The serial data output from the SAT generation circuit 36 is supplied to the recording amplifier 121 and is converted into a signal suitable for recording on the magnetic tape 123. The recording signal output from the recording amplifier 121 is recorded on the magnetic tape 123 by the rotary head 122 to form a predetermined footprint.

【０１１９】タイミングジェネレータＴＧ３７について
説明する。タイミングジェネレータＴＧ３７（以下、Ｔ
Ｇ３７と略称する）は、上述もしたように、水晶発振子
などの図示されない基準信号発生手段により発生され
た、例えば周波数が６０ＭＨｚの基準信号に基づき、Ｒ
Ｆクロックを生成する。そして、ＣＰＵ Ｉ／Ｆ４１の
レジスタの所定アドレスにセットされた設定値を受け取
って、所定のタイミング信号を出力する。例えばシンク
ＩＤ付加回路３１、スクランブル回路３２、内符号デコ
ーダ３３およびＳＡＴ生成回路３６それぞれに対応した
タイミング信号が生成され、各回路に供給される。Next, the timing generator TG37 will be described. Timing generator TG37 (hereinafter, T
G37), as described above, is based on a reference signal having a frequency of, for example, 60 MHz generated by reference signal generating means (not shown) such as a quartz oscillator.
Generate an F clock. Then, it receives a set value set at a predetermined address of a register of the CPU I / F 41 and outputs a predetermined timing signal. For example, timing signals corresponding to each of the sync ID addition circuit 31, the scramble circuit 32, the inner code decoder 33, and the SAT generation circuit 36 are generated and supplied to each circuit.

【０１２０】図１２の構成において、ＳＤＲＡＭ Ｉ／
Ｆ２３から出力側がＲＦプロセスと称される。ＲＦプロ
セスは、上述のＲＦクロックに基づき動作される。図１
３は、ＲＦプロセス部の構成の一例を、ビット処理の変
遷に関して示す。ＲＦプロセス部５０は、バイト処理部
５１、Ｐ／Ｓ（パラレル／シリアル変換部）３４および
シリアル処理部５２からなる。Ｐ／Ｓ３４より以前の構
成がバイト処理部５１と称され、Ｐ／Ｓ３４以降の構成
がシリアル処理部５２と称される。In the configuration of FIG. 12, SDRAM I /
The output side from F23 is called an RF process. The RF process is operated based on the above-mentioned RF clock. FIG.
3 shows an example of the configuration of the RF processing unit with respect to the transition of bit processing. The RF processing unit 50 includes a byte processing unit 51, a P / S (parallel / serial conversion unit) 34, and a serial processing unit 52. The configuration before P / S34 is called a byte processing unit 51, and the configuration after P / S34 is called a serial processing unit 52.

【０１２１】バイト処理部５１で、８ビットパラレル
で、８ビットが１クロックで処理されたデータは、Ｐ／
Ｓ回路３４で、ビットが連続したビットシリアルのデー
タに変換される。Ｐ／Ｓ回路３４以降の処理がビットシ
リアルで処理されるため、バイト単位すなわち８ビット
単位で処理が行われるＰ／Ｓ回路３４以前は、周波数が
ＲＦクロックの周波数の、１／８の周波数のクロックに
基づき処理される。The data processed by the byte processing unit 51 in parallel with 8 bits and 8 bits in one clock is represented by P /
In the S circuit 34, the bits are converted into continuous bit serial data. Since the processing after the P / S circuit 34 is processed in bit serial, before the P / S circuit 34 in which processing is performed in byte units, that is, in units of 8 bits, the frequency is 1/8 of the frequency of the RF clock. Processed based on the clock.

【０１２２】ギャップの期間において、シリアル処理部
５２ではプリコーダ３５による処理が行われる。図１４
は、プリコーダ３５の構成の一例を示す。プリコーダ３
５は、排他論理和（ＥＸＯＲ）回路５５と、それぞれ１
クロック分の遅延を有する２つの遅延回路５６および５
７とからなり、入力データとして、「１１１１１１１・
・・・」のように、値「１」が連続して入力されると、
出力側には、「１１００１１００１・・・」といった、
値「１」と「０」とが２回ずつ繰り返される、２Ｔパル
スが出力される。In the gap period, the processing by the precoder 35 is performed in the serial processing section 52. FIG.
Shows an example of the configuration of the precoder 35. Precoder 3
5 is an exclusive OR (EXOR) circuit 55,
Two delay circuits 56 and 5 having a clock delay
7 and the input data is “11111111 ·
… ”, The value“ 1 ”is input continuously.
On the output side, "110011001 ..."
A 2T pulse in which the values “1” and “0” are repeated twice each is output.

【０１２３】図１５は、ギャップ部分の信号を概略的に
示す。バイト処理部５１では、ギャップ部分は、図１５
Ａに示されるように、設定されたギャップ長の間が１６
進表記での値「ＦＦ，ＦＦ，ＦＦ，・・・」の信号で埋
められる。すなわち、このギャップ期間は、値「１１１
１・・・」の信号で埋められている。前後のセクタのデ
ータも、パラレルデータである。この信号がシリアル処
理部５１でプリコーダ３５による処理をされると、図１
５Ｂに示されるように、ギャップ長の期間が値「００１
１００１１・・・」の信号である２Ｔパルスで埋められ
る。前後のセクタのデータも、シリアルデータとされて
いる。FIG. 15 schematically shows a signal in a gap portion. In the byte processing unit 51, the gap is
As shown in FIG.
FF, FF, FF,... In hexadecimal notation. In other words, this gap period has the value “111”.
1 ... ". The data in the preceding and following sectors is also parallel data. When this signal is processed by the precoder 35 in the serial processing unit 51, FIG.
As shown in FIG. 5B, the period of the gap length has the value “001”.
10011... ". The data of the preceding and following sectors is also serial data.

【０１２４】図１６は、ＲＦプロセス５０から出力され
た信号を記録するための記録系の構成を概略的に示す。
上述したように、回転ヘッド１２２に設けられる磁気ヘ
ッドは、互いにアジマスの異なる２個で一組とされる。
ここでは、これらを、磁気ヘッド１２２Ａおよび１２２
Ｂとする。２個の磁気ヘッドに対応して、記録アンプ１
２１も、記録アンプ１２１Ａおよび１２１Ｂの２つが設
けられる。さらに、ＲＦプロセス５０からも、磁気ヘッ
ド１２２Ａおよび１２２Ｂに対応して、２系統の出力信
号が出力される。ＲＦプロセス５０から出力された２系
統の記録信号が記録アンプ１２１Ａおよび１２１Ｂにそ
れぞれ供給され、磁気ヘッド１２２Ａおよび１２２Ｂに
よって、磁気テープ１２３に記録される。FIG. 16 schematically shows a configuration of a recording system for recording a signal output from RF process 50.
As described above, the magnetic heads provided on the rotary head 122 are paired with two magnetic heads having different azimuths.
Here, these are referred to as magnetic heads 122A and 122A.
B. Recording amplifier 1 corresponding to two magnetic heads
21 is also provided with two recording amplifiers 121A and 121B. Further, the RF process 50 also outputs two output signals corresponding to the magnetic heads 122A and 122B. The two recording signals output from the RF process 50 are supplied to the recording amplifiers 121A and 121B, respectively, and are recorded on the magnetic tape 123 by the magnetic heads 122A and 122B.

【０１２５】記録の際の回転ヘッド１２２の回転および
磁気テープ１２３の走行は、サーボ６０によって制御さ
れる。サーボ６０では、例えば磁気テープ１２３の長手
方向のトラックに記録されたコントロール信号を、図示
されない固定ヘッドで再生してモニタし、この再生され
たコントロール信号に基づきキャプスタンモータを駆動
することで、磁気テープ１２３の走行速度の制御を行
う。The rotation of the rotary head 122 and the running of the magnetic tape 123 during recording are controlled by the servo 60. In the servo 60, for example, a control signal recorded on a track in the longitudinal direction of the magnetic tape 123 is reproduced and monitored by a fixed head (not shown), and a capstan motor is driven based on the reproduced control signal, thereby obtaining a magnetic signal. The running speed of the tape 123 is controlled.

【０１２６】また、回転ヘッド１２２の所定の回転角度
で出力されるパルス信号と、入力されたビデオデータに
よるフレームパルスとに基づき、回転ヘッド１２２の回
転速度を制御する。また、サーボ６０は、例えば回転ヘ
ッド１２２の１８０°の回転に同期して、トラックスタ
ートパルスを出力する。トラックスタートパルスは、磁
気ヘッド１２２Ａおよび１２２Ｂに対応して、２本出力
される。２本のトラックスタートパルスは、ＲＦプロセ
ス５０に供給される。The rotation speed of the rotary head 122 is controlled based on a pulse signal output at a predetermined rotation angle of the rotary head 122 and a frame pulse based on the input video data. The servo 60 outputs a track start pulse in synchronization with, for example, the rotation of the rotary head 122 by 180 °. Two track start pulses are output corresponding to the magnetic heads 122A and 122B. The two track start pulses are supplied to the RF process 50.

【０１２７】図１７は、記録信号と各タイミングパルス
との一例の関係を示す概略的なタイミングチャートであ
る。この図１７の例では、８トラックのデータで１フレ
ームが構成される。図１７Ａは、フレームパルスを示
し、図１７Ｂは、トラックスタートパルスを示す。トラ
ックスタートパルスは、磁気ヘッド１２２Ａおよび１２
２Ｂにそれぞれ対応して２本出力されている。図１７Ｃ
および図１７Ｄは、それぞれ磁気ヘッド１２２Ａおよび
１２２Ｂに供給される記録信号である。トラックスター
トパルスのタイミングで、磁気ヘッド１２２Ａおよび１
２２Ｂに対する１トラック分の記録信号の供給が開始さ
れる。FIG. 17 is a schematic timing chart showing an example of the relationship between a recording signal and each timing pulse. In the example of FIG. 17, one frame is composed of data of eight tracks. FIG. 17A shows a frame pulse, and FIG. 17B shows a track start pulse. The track start pulse is applied to the magnetic heads 122A and 122A.
Two are output corresponding to 2B respectively. FIG. 17C
FIG. 17D shows recording signals supplied to the magnetic heads 122A and 122B, respectively. At the timing of the track start pulse, the magnetic heads 122A and 122A
Supply of a recording signal for one track to 22B is started.

【０１２８】図１７Ｅ、図１７Ｆおよび図１７Ｇは、図
１７Ａ〜図１７Ｄの最初の１トラック期間を拡大して示
す。記録データは、図１７Ｇに示されるように、ビデオ
データ、オーディオデータ、ビデオデータの順番で供給
される。ＳＡＴ信号は、図１７Ｆに示されるＳＡＴイン
サートパルスに基づき、所定位置に重畳される。ＳＡＴ
インサートパルスは、ＣＰＵ Ｉ／Ｆのレジスタの所定
アドレスにセットされた設定値に基づきＴＧ３７で生成
され、ＳＡＴ生成回路３６に供給される。FIGS. 17E, 17F and 17G are enlarged views of the first one track period in FIGS. 17A to 17D. As shown in FIG. 17G, the recording data is supplied in the order of video data, audio data, and video data. The SAT signal is superimposed on a predetermined position based on the SAT insert pulse shown in FIG. 17F. SAT
The insert pulse is generated by the TG 37 based on the set value set at a predetermined address of the register of the CPU I / F, and is supplied to the SAT generation circuit 36.

【０１２９】上述したように、この発明では、ＣＰＵ
Ｉ／Ｆ４１のレジスタのアドレスにセットされた設定値
により、フットプリントの各パラメータを設定すること
ができる。以下、ＣＰＵ Ｉ／Ｆ４１の各レジスタの設
定値と、設定されるパラメータについて説明する。ＣＰ
Ｕ Ｉ／Ｆ４１の所定のレジスタに値をセットすること
で、(1) ＳＡＴに関する設定、(2) １編集単位のトラッ
ク数／セクタ内シンク数／シンクブロック長、ならび
に、内符号パリティの大きさ、(3) ギャップに関する設
定、これらの項目について、設定することができる。As described above, in the present invention, the CPU
Each parameter of the footprint can be set by the set value set in the address of the register of the I / F 41. Hereinafter, the set values of the registers of the CPU I / F 41 and the parameters to be set will be described. CP
By setting a value in a predetermined register of the UI 41, (1) setting related to SAT, (2) the number of tracks per edit unit / the number of syncs in a sector / sync block length, and the size of the inner code parity (3) Settings related to gaps, and these items can be set.

【０１３０】ＣＰＵ Ｉ／Ｆ４１は、例えば、８ビット
のビット幅を有し、８ビットのデータを格納できる複数
のレジスタを有する。レジスタのそれぞれには、固有の
アドレスが割り当てられる。ＣＰＵ Ｉ／Ｆ４１に対し
てレジスタのアドレスを指定することで、アドレスに対
応するレジスタへのデータの書き込みおよびアドレスに
対応するレジスタに格納されたデータの読み出しを行う
ことができる。また、レジスタは、単独あるいは複数が
組み合わされて用いられる。The CPU I / F 41 has, for example, a bit width of 8 bits and a plurality of registers capable of storing 8-bit data. Each register is assigned a unique address. By designating the address of a register to the CPU I / F 41, data can be written to the register corresponding to the address and data stored in the register corresponding to the address can be read. The registers are used singly or in combination.

【０１３１】先ず、(1) の、ＳＡＴに関する設定につい
て説明する。図１８は、ＳＡＴの設定に関する、ＣＰＵ
Ｉ／Ｆ４１のレジスタのアドレスと、そのアドレスに
対する設定値の一例を示す。First, the setting relating to the SAT in (1) will be described. FIG. 18 is a diagram showing the CPU related to the setting of the SAT.
An example of an address of a register of the I / F 41 and a set value for the address are shown.

【０１３２】なお、図１８および以下に示す同様の図に
おいて、アドレスは、「０ｘ」以下の数値による１６進
表記がなされている。ビットは、レジスタのビット幅の
８ビット中のビット位置を示す。例えば[7] は、レジス
タの７ビット目を示す。また、[:] は範囲を示し、[0:
7] は、０ビット目から７ビット目までの８ビットの範
囲のビット位置を示す。Note that, in FIG. 18 and similar figures shown below, the addresses are represented in hexadecimal notation with numerical values of “0x” or less. The bit indicates a bit position in 8 bits of the bit width of the register. For example, [7] indicates the seventh bit of the register. [:] Indicates a range, and [0:
7] indicates a bit position in the range of 8 bits from the 0th bit to the 7th bit.

【０１３３】図１８の説明に戻り、アドレス〔０ｘ００
８０〕は、対応するレジスタの８ビットのそれぞれを用
いて、ＳＡＴ信号の配置に関する設定が行われる。図１
９に一例が示されるように、８トラックで１フレーム
（１編集単位）が形成されるこのフットプリントでは、
ビデオセクタがＵｐｐｅｒおよびＬｏｗｅｒに分けら
れ、これらＵｐｐｅｒおよびＬｏｗｅｒのビデオセクタ
の間に、８セクタからなるオーディオセクタが配され
る。Returning to the description of FIG. 18, the address [0x00
80], the setting regarding the arrangement of the SAT signal is performed using each of the 8 bits of the corresponding register. FIG.
As shown in FIG. 9, in this footprint in which one frame (one editing unit) is formed by eight tracks,
The video sector is divided into Upper and Lower video sectors, and an audio sector consisting of eight sectors is arranged between the Upper and Lower video sectors.

【０１３４】この例では左から奇数番目のトラックに対
して、Ｌｏｗｅｒビデオセクタの直後にＳＡＴ１が配さ
れ、５番目のギャップ（ＧＡＰ５）にＳＡＴ２が配され
る。ＳＡＴ１の配置位置は、Ｌｏｗｅｒビデオセクタの
直後に固定的である。この例では、アドレス〔０ｘ００
８０〕のビット位置[6:4] に設定された値で、ＳＡＴ２
を、第２番目のギャップ（ＧＡＰ２）〜第９番目のギャ
ップ（ＧＡＰ９）のうちどこのギャップ位置に配置する
かが設定される。In this example, for odd-numbered tracks from the left, SAT1 is allocated immediately after the Lower video sector, and SAT2 is allocated to the fifth gap (GAP5). The location of SAT1 is fixed immediately after the Lower video sector. In this example, the address [0x00
80], the value set in bit positions [6: 4] of SAT2
Is set in which gap position from the second gap (GAP2) to the ninth gap (GAP9).

【０１３５】また、この実施の一形態では、連続する４
トラックに配置されるＳＡＴ１およびＳＡＴ２を一組と
して、それぞれの位置のＳＡＴのＯＮ／ＯＦＦ（すなわ
ち、それぞれの位置に該当するＳＡＴを配置するか否
か）、所定トラックのＳＡＴ１およびＳＡＴ２の入れ替
えを設定することができる。この例では、アドレス〔０
ｘ００８０〕のビット位置[0] 〜[3] 、ビット位置[7]
の値で、ＳＡＴのＯＮ／ＯＦＦおよびＳＡＴの入れ替え
が設定される。In this embodiment, four consecutive
As a set of SAT1 and SAT2 arranged on a track, ON / OFF of SAT at each position (that is, whether or not SAT corresponding to each position is arranged), and replacement of SAT1 and SAT2 of a predetermined track are set. can do. In this example, the address [0
x0080] bit positions [0] to [3], bit position [7]
SAT ON / OFF and SAT replacement are set.

【０１３６】ＴＧ３７により、ＣＰＵ Ｉ／Ｆ４１のア
ドレス〔０ｘ００８０〕のレジスタがアクセスされ、レ
ジスタに格納された値が読み出される。各ビットの値に
基づき、例えば、ＳＡＴインサートパルスのＯＮ／ＯＦ
Ｆおよび出力位置が制御され、ＳＡＴのＯＮ／ＯＦＦ、
ＳＡＴの入れ替えが行われる。The register at the address [0x0080] of the CPU I / F 41 is accessed by the TG 37, and the value stored in the register is read. Based on the value of each bit, for example, ON / OF of the SAT insert pulse
F and output position are controlled, SAT ON / OFF,
The replacement of the SAT is performed.

【０１３７】図２０は、レジスタのアドレス〔０ｘ００
８０〕の設定値による、ＳＡＴのＯＮ／ＯＦＦおよびＳ
ＡＴの入れ替えの例を示す。図２０Ａに一例が示される
ように、４トラックを一組と考え、この４トラックに配
置される２つのＳＡＴ１をそれぞれＳＡＴ−ａ、ＳＡＴ
−ｃとし、２つのＳＡＴ２をそれぞれＳＡＴ−ｂ、ＳＡ
Ｔ−ｄとする。これらＳＡＴ−ａ、ＳＡＴ−ｂ、ＳＡＴ
−ｃおよびＳＡＴ−ｄが各々独立にＯＮ／ＯＦＦされ
る。例えばＳＡＴ１をＯＦＦとして、ＳＡＴ１をを書き
込まないように設定することで、ビデオデータを書き込
む領域を多く確保することができるようになる。FIG. 20 shows the register address [0x00
80], SAT ON / OFF and S
An example of AT replacement will be described. As shown in FIG. 20A, four tracks are considered as one set, and two SATs 1 arranged on the four tracks are referred to as SAT-a and SAT 1, respectively.
−c, the two SAT2s are SAT-b and SA, respectively.
Td. These SAT-a, SAT-b, SAT
-C and SAT-d are independently turned on / off. For example, by setting SAT1 to OFF and setting SAT1 not to be written, a large area for writing video data can be secured.

【０１３８】また、図２０Ｂに一例が示されるように、
例えばＳＡＴ−ｄとＳＡＴ−ｃとが入れ替えられる。本
来ＳＡＴ−ｄにはＳＡＴ２信号が記録され、ＳＡＴ−ｃ
にはＳＡＴ１信号が記録されている。入れ替えを行う
と、ＳＡＴ−ｃにはＳＡＴ１信号が記録され、ＳＡＴ−
ｄにはＳＡＴ２信号が記録される。As shown in FIG. 20B,
For example, SAT-d and SAT-c are interchanged. The SAT-d originally records the SAT2 signal, and the SAT-c
Record the SAT1 signal. After the replacement, the SAT-c records the SAT1 signal, and the SAT-c
The SAT2 signal is recorded in d.

【０１３９】アドレス〔０ｘ００８２〕〜〔０ｘ００８
９〕は、２つのアドレスが組み合わせられて、それぞれ
１０ビットずつが用いられて、ＳＡＴ１およびＳＡＴ２
の長さならびにスタート位置が設定される。この例で
は、設定は、それぞれ８〜１０２３の範囲で可能であ
る。ＳＡＴ信号の長さは、図２１に一例が示されるよう
に、フットプリント上にＳＡＴ信号が記録される長さで
ある。ＳＡＴ信号のスタート位置は、ＳＡＴ信号の位置
の直前のセクタの終端から、ＳＡＴ信号の開始位置まで
の長さである。Addresses [0x0082] to [0x008]
9] is a combination of two addresses, each using 10 bits, and SAT1 and SAT2.
Length and start position are set. In this example, the setting is possible in the range of 8 to 1023, respectively. The length of the SAT signal is a length at which the SAT signal is recorded on the footprint, as shown in an example in FIG. The start position of the SAT signal is the length from the end of the sector immediately before the position of the SAT signal to the start position of the SAT signal.

【０１４０】ＴＧ３７により、ＣＰＵ Ｉ／Ｆ４１のア
ドレス〔０ｘ００８２〕〜〔０ｘ００８９〕のレジスタ
がアクセスされ、それぞれのレジスタに格納された設定
値が読み出される。読み出された設定値に基づき、図示
されないカウンタによってＲＦクロックをカウントし、
図１７Ｆに示したＳＡＴインサートパルスが生成され
る。このＳＡＴインサートパルスがＳＡＴ生成回路３６
に供給され、記録信号の、設定値に基づく位置にＳＡＴ
信号が重畳される。The registers at addresses [0x0082] to [0x0089] of the CPU I / F 41 are accessed by the TG 37, and the set values stored in the respective registers are read. The RF clock is counted by a counter (not shown) based on the read set value,
The SAT insert pulse shown in FIG. 17F is generated. This SAT insert pulse is applied to the SAT generation circuit 36.
And the SAT at the position based on the set value of the recording signal.
The signal is superimposed.

【０１４１】また、この実施の一形態では、ＳＡＴ１お
よびＳＡＴ２の信号パターンを設定可能とされている。
６４ビットからなるＳＡＴ信号のパターンを任意に設定
することが可能とされていると共に、６４ビットからな
るパターンのビットのそれぞれを１〜３２回の範囲で繰
り返したパターンが設定可能である。In this embodiment, the signal patterns of SAT1 and SAT2 can be set.
It is possible to arbitrarily set the pattern of the 64-bit SAT signal, and it is also possible to set a pattern in which each of the bits of the 64-bit pattern is repeated in a range of 1 to 32 times.

【０１４２】この例では、レジスタのアドレス〔０ｘ４
１０８〕〜〔０ｘ４１０Ｆ〕のＰＡＴＴＥＮの６４ビッ
トに対して任意にビットを格納することで、６４ビット
からなるＳＡＴ２の信号パターンが設定される。また、
アドレス〔０ｘ００８Ｂ〕中の５ビットの設定値に基づ
き、上述のアドレス〔０ｘ４１０８〕〜〔０ｘ４１０
Ｆ〕によるＰＥＲＩＯＤにより、ＳＡＴ２の信号パター
ンの各ビットの繰り返し回数が設定される。繰り返し回
数は、５ビットを用いて１〜３１回の範囲で設定可能で
ある。ＳＡＴ１に対しても、同様に信号パターンと繰り
返し回数とが設定できる。In this example, the register address [0x4
108] to [0x410F], by arbitrarily storing bits for the 64 bits of PATTEN, a SAT2 signal pattern consisting of 64 bits is set. Also,
Based on the set value of 5 bits in the address [0x008B], the above-mentioned addresses [0x4108] to [0x410]
F], the number of repetitions of each bit of the SAT2 signal pattern is set. The number of repetitions can be set in the range of 1 to 31 times using 5 bits. Similarly, the signal pattern and the number of repetitions can be set for SAT1.

【０１４３】例えば、アドレス〔０ｘ４１０８〕〜〔０
ｘ４１０Ｆ〕の各ビット [0],[1],[2],[3],[4],[5],[6],・・・ に対して、ＰＥＲＩＯＤ[4:0] の値を〔１〕、〔２〕お
よび〔３〕と設定した場合には、ＳＡＴ２信号のパター
ンは、 ＰＥＲＩＯＤ[4:0] ＝１で、[0],[1],[2],[3],・・・ ＰＥＲＩＯＤ[4:0] ＝２で、[0],[0],[1],[1],[2],[2],
[3],[3],・・・ ＰＥＲＩＯＤ[4:0] ＝３で、[0],[0],[0],[1],[1],[1],
[2],[2],[2],[3],[3],[3] ・・・ このようになる。For example, addresses [0x4108] to [0
x410F], the value of PERIOD [4: 0] is set to [0], [1], [2], [3], [4], [5], [6],. When [1], [2] and [3] are set, the pattern of the SAT2 signal is PERIOD [4: 0] = 1 and [0], [1], [2], [3],.・ ・ When PERIOD [4: 0] = 2, [0], [0], [1], [1], [2], [2],
[3], [3], ... PERIOD [4: 0] = 3, [0], [0], [0], [1], [1], [1],
[2], [2], [2], [3], [3], [3] ...

【０１４４】このように、ＳＡＴ生成回路３６では、Ｓ
ＡＴ信号パターンが設定可能とされプログラマブルとさ
れているため、従来技術による単一の周波数からなるＳ
ＡＴ信号を出力できると共に、特殊なパターンも高い自
由度で発生させることができる。なお、ＳＡＴ生成回路
３６において、ＳＡＴ１信号およびＳＡＴ２信号を発生
するパターン発生器は、互いに独立しており、ＳＡＴ１
およびＳＡＴ２の信号パターンは、それぞれ独立に異な
るパターンとすることができる。As described above, in the SAT generation circuit 36, S
Since the AT signal pattern is settable and programmable, the S signal having a single frequency according to the related art is used.
An AT signal can be output, and a special pattern can be generated with a high degree of freedom. In the SAT generation circuit 36, the pattern generators that generate the SAT1 signal and the SAT2 signal are independent of each other.
And SAT2 signal patterns can be independently different.

【０１４５】次に、(2) の、１編集単位のトラック数／
セクタ内シンク数／シンクブロック長の設定について説
明する。図２２は、トラック数／セクタ内シンク数／シ
ンクブロック長の設定に関する、ＣＰＵ Ｉ／Ｆ４１の
レジスタのアドレスと、そのアドレスに対する設定値の
一例を示す。Next, in (2), the number of tracks per edit unit /
The setting of the number of syncs in a sector / sync block length will be described. FIG. 22 shows an example of an address of a register of the CPU I / F 41 and a set value for the address regarding the setting of the number of tracks / the number of syncs within a sector / the length of a sync block.

【０１４６】ＣＰＵ Ｉ／Ｆ４１のレジスタのアドレス
〔０ｘ０００Ｄ〕は、ビデオパッキング部およびＲＦプ
ロセス５０における、１編集単位、例えば１フレームの
トラック数を設定する。この例では、４〜８の範囲の偶
数がトラック数として設定可能である。上述した、１フ
レームが８トラックからなる図３の例や、１フレームが
６トラックからなる図４の例は、このアドレス〔０ｘ０
００Ｄ〕に対応する値をセットすることで実現される。
なお、ビデオパッキング部は、ここでは、ＳＤＲＡＭＩ
／Ｆ２３以前のビデオデータ処理に関する構成を指す。[0146] The address [0x000D] of the register of the CPU I / F 41 sets the number of tracks in one editing unit, for example, one frame in the video packing unit and the RF process 50. In this example, an even number in the range of 4 to 8 can be set as the number of tracks. The above-described example of FIG. 3 in which one frame is composed of eight tracks and the example of FIG. 4 in which one frame is composed of six tracks are represented by the address [0x0
00D] is set.
It should be noted that the video packing unit here is an SDRAMI.
/ F23 refers to a configuration related to video data processing.

【０１４７】アドレス〔０ｘ０００Ｅ〕は、パッキング
部およびＲＦプロセス５０における、１セクタ内のシン
クブロック数を設定する。この例では、１１２〜１９２
の範囲の、偶数がシンクブロック数として設定可能であ
る。アドレス〔０ｘ００２４〕は、ビデオパッキング部
のビデオデータ長を設定する。この例では、１１０〜１
６０バイトが設定可能な範囲である。すなわち、アドレ
ス〔０ｘ００２４〕に格納された値によって、１シンク
ブロックのデータ長が設定され、パッキングの固定枠長
が設定される。このアドレス〔０ｘ００２４〕に対応し
て、アドレス〔０ｘ００６４〕は、ＲＦプロセス５０の
１シンクブロックのデータ長が設定される。この例で
は、１１０〜１６０バイトが設定可能な範囲である。ア
ドレス〔０ｘ００２４〕および〔０ｘ００６４〕は、互
いに同じ値が設定される。The address [0x000E] sets the number of sync blocks in one sector in the packing unit and the RF process 50. In this example, 112-192
Can be set as the number of sync blocks. The address [0x0024] sets the video data length of the video packing unit. In this example, 110-1
60 bytes is a settable range. That is, the data length of one sync block is set by the value stored at the address [0x0024], and the fixed frame length of packing is set. In correspondence with the address [0x0024], the data length of one sync block of the RF process 50 is set in the address [0x0064]. In this example, 110 to 160 bytes are a settable range. The addresses [0x0024] and [0x0064] are set to the same value.

【０１４８】パッキング部２０Ａによって、ＣＰＵ Ｉ
／Ｆ４１のレジスタのアドレス〔０ｘ０００Ｄ〕、〔０
ｘ０００Ｅ〕および〔０ｘ００６４〕がアクセスされ、
設定値が取り込まれる。パッキング部２０Ａでは、これ
らのアドレスから得られた設定値に基づき、固定枠長デ
ータの設定などを行う。The packing unit 20A allows the CPU I
/ F41 register addresses [0x000D], [0
x000E] and [0x0064] are accessed,
The set value is imported. The packing unit 20A sets fixed frame length data based on the set values obtained from these addresses.

【０１４９】同様に、ＲＦプロセス５０のシンクＩＤ付
加回路３１によって、アドレス〔０ｘ０００Ｅ〕および
〔０ｘ００６４〕がアクセスされ、これらのアドレスに
格納された設定値が取り込まれる。アドレス〔０ｘ００
６４〕で取り込まれた設定値により、シンクブロックの
長さが設定される。例えば、上述したように、シンクＩ
Ｄ付加回路３１は、図示されないカウンタによりＲＦク
ロックをカウントすることで、メインメモリ１０からの
データの読み出しを制御する。アドレス〔０ｘ００６
４〕で取り込まれた設定値により、カウンタの設定を行
う。シンクＩＤ付加回路３３によって、設定されたシン
クブロック長に基づき例えばメインメモリ１０からシン
クブロック毎にデータが読み出される。Similarly, the addresses [0x000E] and [0x0064] are accessed by the sink ID addition circuit 31 of the RF process 50, and the set values stored in these addresses are fetched. Address [0x00
64], the length of the sync block is set. For example, as described above, sink I
The D addition circuit 31 controls reading of data from the main memory 10 by counting the RF clock by a counter (not shown). Address [0x006
The counter is set according to the set value taken in [4]. The sink ID adding circuit 33 reads data from the main memory 10 for each sync block based on the set sync block length.

【０１５０】また、アドレス〔０ｘ０００Ｅ〕で取り込
まれた設定値により、セクタ内のシンクブロック数が設
定される。これにより、例えばメインメモリ１０からの
シンクブロックの読み出しが制御され、ギャップ期間が
形成される。The number of sync blocks in the sector is set by the set value taken in at the address [0x000E]. Thereby, for example, reading of the sync block from the main memory 10 is controlled, and a gap period is formed.

【０１５１】なお、ビデオパッキング部とＲＦプロセス
５０とでは、シンクブロックのデータ長は等しい。その
ため、ＣＰＵ Ｉ／Ｆ４１のレジスタのアドレス〔０ｘ
００２４〕および〔０ｘ００６４〕には、実質的に同一
の値が格納される。The data length of the sync block is equal between the video packing unit and the RF process 50. Therefore, the address of the register of the CPU I / F 41 [0x
0024] and [0x0064] store substantially the same value.

【０１５２】一方、内符号エンコーダ３３によって、Ｃ
ＰＵ Ｉ／Ｆ４１のレジスタのアドレス〔０ｘ００６
２〕がアクセスされ、設定値が取り込まれる。これによ
り、内符号エンコーダ３３によって付加される内符号パ
リティの数が設定される。１０〜１４の範囲の偶数が内
符号パリティ数として設定可能である。内符号パリティ
数を多く設定すると、ビデオデータのエラー訂正能力が
向上する。一方で、同一のビットレートでビデオデータ
を記録する場合を考えると、内符号パリティ数を減らし
て、その代わりにビデオデータのデータ数を増やし、画
質の向上を図ることも可能である。On the other hand, by the inner code encoder 33, C
Address of register of PU I / F 41 [0x006
2] is accessed and the set values are fetched. Thereby, the number of inner code parities added by the inner code encoder 33 is set. An even number in the range of 10 to 14 can be set as the inner code parity number. When the number of inner code parities is increased, the error correction capability of video data is improved. On the other hand, when video data is recorded at the same bit rate, it is possible to reduce the number of inner code parities and increase the number of video data instead, thereby improving image quality.

【０１５３】次に、(3) の、ギャップに関する設定につ
いて説明する。図２３は、ギャップの設定に関する、Ｃ
ＰＵ Ｉ／Ｆ４１のレジスタのアドレスと、そのアドレ
スに対する設定値の一例を示す。１トラックに設けられ
る９個のギャップのそれぞれについて、アドレスが割り
当てられる。図２４に一例が示されるように、トラック
に対してＧＡＰ１、ＧＡＰ２、ＧＡＰ３、ＧＡＰ４、Ｇ
ＡＰ５、ＧＡＰ６、ＧＡＰ７、ＧＡＰ８およびＧＡＰ９
の９個のギャップが配置される。この例では、これら９
個のギャップに対して、アドレス〔０ｘ４００４〕、
〔０ｘ４００Ｃ〕、〔０ｘ４０１４〕、〔０ｘ４０１
Ｃ〕、〔０ｘ４０２４〕、〔０ｘ４０２Ｃ〕、〔０ｘ４
０３４〕、〔０ｘ４０３Ｃ〕および〔０ｘ４０４４〕
（以下、まとめてアドレス〔０ｘ４００４〕〜〔０ｘ４
０４４〕と記述する）がそれぞれ割り当てられる。Next, the setting of (3) relating to the gap will be described. FIG. 23 is a graph showing the C
An example of a register address of the PU I / F 41 and a set value for the address are shown. An address is assigned to each of the nine gaps provided in one track. As shown in an example in FIG. 24, GAP1, GAP2, GAP3, GAP4, G
AP5, GAP6, GAP7, GAP8 and GAP9
Are arranged. In this example, these 9
Address [0x4004],
[0x400C], [0x4014], [0x401
C], [0x4024], [0x402C], [0x4
034], [0x403C] and [0x4044]
(Hereinafter, addresses [0x4004] to [0x4
044]) are assigned.

【０１５４】図示されていないが、アドレスのそれぞれ
は、例えば２つのアドレスが組にされ、それぞれアドレ
スでアクセスされるレジスタに対して１６ビットのデー
タを格納可能とされている。各ギャップの長さがバイト
単位で設定される。この例では、１６ビットを用いて、
８〜６５５３５バイトの範囲で、偶数バイトが設定可能
である。Although not shown, each of the addresses is, for example, a group of two addresses, and a register accessed by each address can store 16-bit data. The length of each gap is set in bytes. In this example, using 16 bits,
Even bytes can be set in the range of 8 to 65535 bytes.

【０１５５】上述したように、ギャップは、シンクＩＤ
付加回路３１で、メインメモリ１０からのシンクブロッ
クの読み出しを停止し、その間、１６進表記で「ＦＦＦ
Ｆ・・・・」のデータをＲＦクロックに応じて出力する
ことで、形成される。例えば、シンクＩＤ付加回路３１
は、ギャップ期間をカウントするカウンタを、ギャップ
の数に対応して９個有し、それぞれのカウンタにおいて
所定の設定値までＲＦクロックをカウントすることで、
９個のギャップ各々のギャップ期間を形成する。As described above, the gap is the sync ID.
The addition circuit 31 stops reading the sync block from the main memory 10, and during that time, "FFFF" in hexadecimal notation
.. "Are output in response to the RF clock. For example, the sync ID adding circuit 31
Has nine counters for counting the gap period corresponding to the number of gaps, and each counter counts the RF clock up to a predetermined set value,
A gap period is formed for each of the nine gaps.

【０１５６】シンクＩＤ付加回路３１により上述のアド
レス〔０ｘ４００４〕〜〔０ｘ４０４４〕がアクセスさ
れ、設定値が取り込まれる。例えば、取り込まれた設定
値のそれぞれは、上述の９個のカウンタの設定値とさ
れ、ギャップ期間が設定される。ギャップ期間は、９個
のギャップのそれぞれについて、独立して設定が可能で
ある。これにより、図１１を用いて上述したように、隣
接するトラック同士で、ＳＡＴの隣のオーディオセクタ
の位置をギャップにするような設定を、自在に行うこと
ができる。The addresses [0x4004] to [0x4044] are accessed by the sink ID addition circuit 31, and the set values are fetched. For example, each of the taken-in setting values is set as the setting value of the above-described nine counters, and the gap period is set. The gap period can be set independently for each of the nine gaps. As a result, as described above with reference to FIG. 11, it is possible to freely set the position of the audio sector adjacent to the SAT as a gap between adjacent tracks.

【０１５７】また、９個のギャップ期間がそれぞれ独立
に大きさを設定して形成できるため、ＳＡＴ２を、任意
のオーディオセクタの間に配することが容易にできる。Further, since the nine gap periods can be formed by setting their sizes independently, the SAT 2 can be easily arranged between arbitrary audio sectors.

【０１５８】[0158]

【発明の効果】以上説明したように、この発明によれ
ば、レジスタに設定値をセットすることで磁気テープ上
のフットプリントを自在に変更することで、フットプリ
ントをプログラマブルに可変できるので、１機種のディ
ジタルビデオテープレコーダで様々なビデオフォーマッ
トに対応することができる効果がある。As described above, according to the present invention, the footprint on the magnetic tape can be freely changed by setting the set value in the register, so that the footprint can be changed in a programmable manner. There is an effect that various digital video tape recorders can support various video formats.

【０１５９】この発明の実施の一形態によれば、レジス
タに設定値をセットすることで、トラック上のＳＡＴの
挿入位置を、１編集単位で可変に設定することができる
ため、１機種のディジタルビデオテープレコーダで様々
なビデオフォーマットに対応することができる効果があ
る。According to the embodiment of the present invention, by setting the set value in the register, the insertion position of the SAT on the track can be variably set in units of one edit. There is an effect that a video tape recorder can support various video formats.

【０１６０】また、この発明の実施の一形態によれば、
１編集単位のトラック数、１セクタ内のシンクブロック
数および１シンクブロックのデータ長を、レジスタに設
定値をセットすることで可変に設定することができるた
め、１機種のディジタルビデオテープレコーダで様々な
ビデオフォーマットに対応することができる効果があ
る。According to one embodiment of the present invention,
The number of tracks in one editing unit, the number of sync blocks in one sector, and the data length of one sync block can be variably set by setting a set value in a register, so that various types of digital video tape recorders can be used. There is an effect that it can correspond to various video formats.

【０１６１】さらに、この発明の実施の一形態によれ
ば、レジスタに設定値をせっとすることで、１トラック
のセクタ間のギャップ長を、各ギャップ毎に可変に設定
することができるため、１機種のディジタルビデオテー
プレコーダで様々なビデオフォーマットに対応すること
ができる効果がある。Further, according to the embodiment of the present invention, the gap length between the sectors of one track can be variably set for each gap by leaving the set value in the register. There is an effect that one type of digital video tape recorder can support various video formats.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の一実施形態の記録側の構成を示すブ
ロック図である。FIG. 1 is a block diagram showing a configuration on a recording side according to an embodiment of the present invention.

【図２】この発明の一実施形態の再生側の構成を示すブ
ロック図である。FIG. 2 is a block diagram showing a configuration of a reproducing side according to an embodiment of the present invention.

【図３】トラックフォーマットの一例を示す略線図であ
る。FIG. 3 is a schematic diagram illustrating an example of a track format.

【図４】トラックフォーマットの他の例を示す略線図で
ある。FIG. 4 is a schematic diagram illustrating another example of a track format.

【図５】シンクブロックの構成の複数の例を示す略線図
である。FIG. 5 is a schematic diagram illustrating a plurality of examples of a configuration of a sync block.

【図６】シンクブロックに付加されるＩＤおよびＤＩＤ
の内容を示す略線図である。FIG. 6 shows an ID and a DID added to a sync block.
FIG.

【図７】ビデオエンコーダの出力の方法と可変長符号化
を説明するための略線図である。FIG. 7 is a schematic diagram for explaining an output method of a video encoder and variable-length encoding.

【図８】ビデオエンコーダの出力の順序の並び替えを説
明するための略線図である。FIG. 8 is a schematic diagram for explaining rearrangement of an output order of a video encoder.

【図９】順序の並び替えられたデータをシンクブロック
にパッキングする処理を説明するための略線図である。FIG. 9 is a schematic diagram for explaining a process of packing data rearranged in order into a sync block.

【図１０】ビデオデータおよびオーディオデータに対す
るエラー訂正符号を説明するための略線図である。FIG. 10 is a schematic diagram for explaining an error correction code for video data and audio data.

【図１１】磁気テープ上に形成されるフットプリントの
例を示す略線図である。FIG. 11 is a schematic diagram illustrating an example of a footprint formed on a magnetic tape.

【図１２】複数のフットプリントを形成するための構成
の一例を示すブロック図である。FIG. 12 is a block diagram illustrating an example of a configuration for forming a plurality of footprints.

【図１３】ＲＦプロセス部の構成の一例を、ビット処理
の変遷に関して示すブロック図である。FIG. 13 is a block diagram illustrating an example of a configuration of an RF processing unit with respect to transition of bit processing.

【図１４】プリコーダの構成の一例を示すブロック図で
ある。FIG. 14 is a block diagram illustrating an example of a configuration of a precoder.

【図１５】ギャップ部分の信号を概略的に示す略線図で
ある。FIG. 15 is a schematic diagram schematically showing a signal in a gap portion.

【図１６】ＲＦプロセスから出力された信号を記録する
ための記録系の構成を概略的に示すブロック図である。FIG. 16 is a block diagram schematically showing a configuration of a recording system for recording a signal output from an RF process.

【図１７】記録信号と各タイミングパルスとの一例の関
係を示す概略的なタイミングチャートである。FIG. 17 is a schematic timing chart showing an example of a relationship between a recording signal and each timing pulse.

【図１８】ＳＡＴの設定に関する、ＣＰＵ Ｉ／Ｆのレ
ジスタのアドレスと、そのアドレスに対する設定値の一
例を示す略線図である。FIG. 18 is a schematic diagram illustrating an example of an address of a register of a CPU I / F and a set value for the address with respect to the setting of the SAT.

【図１９】８トラックで１フレームが形成されるフット
プリントの例を示す略線図である。FIG. 19 is a schematic diagram illustrating an example of a footprint in which one frame is formed by eight tracks.

【図２０】レジスタのアドレス〔０ｘ００８０〕の設定
値による、ＳＡＴのＯＮ／ＯＦＦおよびＳＡＴの入れ替
えの例を示す略線図である。FIG. 20 is a schematic diagram illustrating an example of ON / OFF of SAT and replacement of SAT according to a set value of a register address [0x0080].

【図２１】ＳＡＴ信号の配置の一例を示す略線図であ
る。FIG. 21 is a schematic diagram illustrating an example of an arrangement of a SAT signal.

【図２２】トラック数／セクタ内シンク数／シンクブロ
ック長の設定に関する、ＣＰＵＩ／Ｆのレジスタのアド
レスと、そのアドレスに対する設定値の一例を示す略線
図である。FIG. 22 is a schematic diagram illustrating an example of an address of a register of a CPU I / F and a set value for the address regarding the setting of the number of tracks / the number of syncs within a sector / the length of a sync block.

【図２３】ギャップの設定に関する、ＣＰＵ Ｉ／Ｆ４
１のレジスタのアドレスと、そのアドレスに対する設定
値の一例を示す略線図である。FIG. 23 shows a CPU I / F4 relating to setting of a gap.
FIG. 3 is a schematic diagram illustrating an example of an address of one register and a set value for the address.

【図２４】トラック上の各セクタの配置の一例を概略的
に示す略線図である。FIG. 24 is a schematic diagram schematically showing an example of an arrangement of each sector on a track.

【符号の説明】[Explanation of symbols]

１０・・・メインメモリ、１１・・・フットプリント形
成部、１２・・・制御部、２０・・・パッキング部Ａ、
２２・・・パッキング部Ｂ、２３・・・ＳＤＲＡＭ Ｉ
／Ｆ、２４・・・外符号エンコーダ、３１・・・シンク
ＩＤ付加回路、３３・・・内符号エンコーダ、３４・・
・Ｐ／Ｓ、３５・・・プリコーダ、３６・・・ＳＡＴ生
成回路、４０・・・ＣＰＵ、４１・・・ＣＰＵ Ｉ／
Ｆ、５０・・・ＲＦプロセス、６０・・・サーボ、１１
４・・・ＡＵＸ付加回路、１１６・・・外符号エンコー
ダ、１１７・・・シャフリング、１１８・・・ＩＤ付加
回路、１１９・・・内符号エンコーダ、１２０・・・Ｓ
ＹＮＣ付加回路、１２２・・・回転ヘッド、１２３・・
・磁気テープ、１３２・・・ＳＹＮＣ検出回路、１３３
・・・内符号デコーダ、１３４・・・ＩＤ補間回路、１
５１・・・デシャフリング回路、１５２・・・外符号デ
コーダ、１５３・・・ＡＵＸ分離回路、１５５・・・補
間回路、１５６・・・出力部10: Main memory, 11: Footprint forming unit, 12: Control unit, 20: Packing unit A,
22 ... Packing part B, 23 ... SDRAM I
/ F, 24: outer code encoder, 31: sync ID addition circuit, 33: inner code encoder, 34
P / S, 35: Precoder, 36: SAT generation circuit, 40: CPU, 41: CPU I /
F, 50: RF process, 60: Servo, 11
4: AUX addition circuit, 116: outer code encoder, 117: shuffling, 118: ID addition circuit, 119: inner code encoder, 120: S
YNC additional circuit, 122 ... rotating head, 123 ...
.Magnetic tape, 132... SYNC detection circuit, 133
... Inner code decoder, 134 ... ID interpolation circuit, 1
51: deshuffling circuit, 152: outer code decoder, 153: AUX separation circuit, 155: interpolation circuit, 156: output unit

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C053 FA21 GA11 GB02 GB06 GB11 GB37 JA02 JA07 JA24 KA05 KA24 LA06 5D042 GA01 HA12 HB01 5D044 AB05 AB07 BC01 CC03 DE02 DE03 DE04 DE15 DE32 DE35 DE46 DE68  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C053 FA21 GA11 GB02 GB06 GB11 GB37 JA02 JA07 JA24 KA05 KA24 LA06 5D042 GA01 HA12 HB01 5D044 AB05 AB07 BC01 CC03 DE02 DE03 DE04 DE15 DE32 DE35 DE46 DE68

Claims (25)

【特許請求の範囲】[Claims] 【請求項１】 入力されたディジタルデータを、磁気テ
ープ上に所定のフットプリントによって形成されたヘリ
カルトラックで記録する記録装置において、 磁気テープ上に記録されるフットプリントの形状を所定
に設定する設定手段と、 上記設定手段で設定された上記フットプリントの形状
で、上記磁気テープ上に入力データを記録する記録手段
とを有する記録装置。1. A recording device for recording input digital data on a helical track formed by a predetermined footprint on a magnetic tape, wherein a setting for setting a shape of a footprint to be recorded on the magnetic tape to a predetermined value. Recording means for recording input data on the magnetic tape in the form of the footprint set by the setting means. 【請求項２】 請求項１に記載の記録装置において、 上記設定手段によって、ヘリカルトラックに対する回転
ヘッドのトラッキングを取るための信号であるトラッキ
ング信号の、上記ヘリカルトラックに対する配置位置を
可変に設定するようにしたことを特徴とする記録装置。2. The recording apparatus according to claim 1, wherein the setting means variably sets an arrangement position of a tracking signal, which is a signal for tracking the rotary head with respect to the helical track, with respect to the helical track. A recording device, comprising: 【請求項３】 請求項２に記載の記録装置において、 上記設定手段によって、上記トラッキング信号のパター
ンを可変に設定するようにしたことを特徴とする記録装
置。3. The recording apparatus according to claim 2, wherein the pattern of the tracking signal is variably set by the setting means. 【請求項４】 請求項２に記載の記録装置において、 上記設定手段によって、上記トラッキング信号を、上記
フットプリント上の各データブロック間の上記入力デー
タが記録されないギャップ部分に対して、選択的に配置
するようにしたことを特徴とする記録装置。4. The recording apparatus according to claim 2, wherein the setting means selectively applies the tracking signal to a gap portion where the input data between the data blocks on the footprint is not recorded. A recording device, wherein the recording device is arranged. 【請求項５】 請求項２に記載の記録装置において、 上記設定手段によって、上記トラッキング信号を上記入
力データが記録されないギャップ部分に配置するとき
の、上記ギャップ部分に対する開始位置を可変に設定す
るようにしたことを特徴とする記録装置。5. The recording apparatus according to claim 2, wherein the setting unit variably sets a start position for the gap when the tracking signal is arranged in a gap where the input data is not recorded. A recording device, comprising: 【請求項６】 請求項１に記載の記録装置において、 上記設定手段によって、上記フットプリント上のデータ
の単位当たりの格納量を可変に設定するようにしたこと
を特徴とする記録装置。6. The recording apparatus according to claim 1, wherein the setting unit variably sets a storage amount per unit of the data on the footprint. 【請求項７】 請求項６に記載の記録装置において、 上記データ単位当たりの格納量は、１編集単位当たりの
トラック数であることを特徴とする記録装置。7. The recording apparatus according to claim 6, wherein the storage amount per data unit is the number of tracks per editing unit. 【請求項８】 請求項６に記載の記録装置において、 上記データ単位当たりの格納量は、セクタ内のシンクブ
ロック数であることを特徴とする記録装置。8. The recording apparatus according to claim 6, wherein the storage amount per data unit is the number of sync blocks in a sector. 【請求項９】 請求項６に記載の記録装置において、 上記データ単位当たりの格納量は、シンクブロックのデ
ータ長であることを特徴とする記録装置。9. The recording apparatus according to claim 6, wherein the storage amount per data unit is a data length of a sync block. 【請求項１０】 請求項６に記載の記録装置において、 上記データ単位当たりの格納量は、内符号パリティ数で
あることを特徴とする記録装置。10. The recording apparatus according to claim 6, wherein the storage amount per data unit is an inner code parity number. 【請求項１１】 請求項１に記載の記録装置において、 上記設定手段によって、上記フットプリント上の各デー
タブロック間の、上記入力データが記録されないギャッ
プ部分の長さを可変に設定するようにしたことを特徴と
する記録装置。11. The recording apparatus according to claim 1, wherein the setting means variably sets a length of a gap portion between the data blocks on the footprint where the input data is not recorded. A recording device, characterized in that: 【請求項１２】 請求項１１記載の記録装置において、 上記設定手段によって、上記ギャップ部分の長さを、上
記各データブロック間それぞれの上記ギャップ部分で個
別に設定するようにしたことを特徴とする記録装置。12. The recording apparatus according to claim 11, wherein the length of the gap portion is individually set at the gap portion between each of the data blocks by the setting means. Recording device. 【請求項１３】 請求項１１記載の記録装置において、 上記設定手段によって、隣接トラックに記録された、ヘ
リカルトラックに対する回転ヘッドのトラッキングを取
るための信号であるトラッキング信号に対応する部分
に、上記ギャップ部分を形成するようにしたことを特徴
とする記録装置。13. The recording apparatus according to claim 11, wherein the gap corresponding to a tracking signal recorded on the adjacent track by the setting means, which is a signal for tracking the rotary head with respect to the helical track, is provided. A recording device characterized by forming a portion. 【請求項１４】 入力されたディジタルデータを、磁気
テープ上に所定のフットプリントによって形成されたヘ
リカルトラックで記録する記録装置において、 磁気テープ上に記録されるフットプリントの形状を所定
に設定する設定手段と、 上記設定手段で設定された上記フットプリントの形状
で、上記磁気テープ上に入力データを記録する記録手段
とを有し、 上記設定手段によって、ヘリカルトラックに対する回転
ヘッドのトラッキングを取るための信号であるトラッキ
ング信号の、上記ヘリカルトラックに対する配置位置を
可変に設定するようにしたこと特徴とする記録装置。14. A recording apparatus for recording input digital data on a helical track formed by a predetermined footprint on a magnetic tape, wherein a setting for setting a shape of a footprint to be recorded on the magnetic tape to a predetermined value. Means, and recording means for recording input data on the magnetic tape in the shape of the footprint set by the setting means, for tracking the rotating head with respect to the helical track by the setting means. A recording apparatus characterized in that an arrangement position of a tracking signal, which is a signal, with respect to the helical track is variably set. 【請求項１５】 請求項１４に記載の記録装置におい
て、 上記設定手段によって、上記トラッキング信号のパター
ンを可変に設定するようにしたことを特徴とする記録装
置。15. The recording apparatus according to claim 14, wherein the pattern of the tracking signal is variably set by the setting means. 【請求項１６】 請求項１４に記載の記録装置におい
て、 上記設定手段によって、上記トラッキング信号を、上記
フットプリント上の各データブロック間の上記入力デー
タが記録されないギャップ部分に対して、選択的に配置
するようにしたことを特徴とする記録装置。16. The recording apparatus according to claim 14, wherein the setting means selectively applies the tracking signal to a gap portion where the input data between each data block on the footprint is not recorded. A recording device, wherein the recording device is arranged. 【請求項１７】 請求項１４に記載の記録装置におい
て、 上記設定手段によって、上記トラッキング信号を上記入
力データが記録されないギャップ部分に配置するとき
の、上記ギャップ部分に対する開始位置を可変に設定す
るようにしたことを特徴とする記録装置。17. The recording apparatus according to claim 14, wherein the setting unit variably sets a start position for the gap when the tracking signal is arranged in a gap where the input data is not recorded. A recording device, comprising: 【請求項１８】 入力されたディジタルデータを、磁気
テープ上に所定のフットプリントによって形成されたヘ
リカルトラックで記録する記録装置において、 磁気テープ上に記録されるフットプリントの形状を所定
に設定する設定手段と、 上記設定手段で設定された上記フットプリントの形状
で、上記磁気テープ上に入力データを記録する記録手段
とを有し、 上記設定手段によって、上記フットプリント上のデータ
の単位当たりの格納量を可変に設定するようにしたこと
を特徴とする記録装置。18. A recording apparatus for recording input digital data on a helical track formed on a magnetic tape by a predetermined footprint, wherein a setting for setting a shape of a footprint recorded on the magnetic tape to a predetermined value. Means, and recording means for recording input data on the magnetic tape in the shape of the footprint set by the setting means, wherein the setting means stores data on the footprint per unit. A recording apparatus characterized in that the amount is variably set. 【請求項１９】 請求項１８に記載の記録装置におい
て、 上記データ単位当たりの格納量は、１編集単位当たりの
トラック数であることを特徴とする記録装置。19. The recording apparatus according to claim 18, wherein the storage amount per data unit is the number of tracks per editing unit. 【請求項２０】 請求項１８に記載の記録装置におい
て、 上記データ単位当たりの格納量は、セクタ内のシンクブ
ロック数であることを特徴とする記録装置。20. The recording apparatus according to claim 18, wherein the storage amount per data unit is the number of sync blocks in a sector. 【請求項２１】 請求項１８に記載の記録装置におい
て、 上記データ単位当たりの格納量は、シンクブロックのデ
ータ長であることを特徴とする記録装置。21. The recording apparatus according to claim 18, wherein the storage amount per data unit is a data length of a sync block. 【請求項２２】 請求項１８に記載の記録装置におい
て、 上記データ単位当たりの格納量は、内符号パリティ数で
あることを特徴とする記録装置。22. The recording apparatus according to claim 18, wherein the storage amount per data unit is an inner code parity number. 【請求項２３】 入力されたディジタルデータを、磁気
テープ上に所定のフットプリントによって形成されたヘ
リカルトラックで記録する記録装置において、 磁気テープ上に記録されるフットプリントの形状を所定
に設定する設定手段と、 上記設定手段で設定された上記フットプリントの形状
で、上記磁気テープ上に入力データを記録する記録手段
とを有し、 上記設定手段によって、上記フットプリント上の各デー
タブロック間の上記入力データが記録されないギャップ
部分の長さを可変に設定するようにしたことを特徴とす
る記録装置。23. A recording apparatus for recording inputted digital data on a helical track formed by a predetermined footprint on a magnetic tape, wherein a setting for setting a shape of a footprint to be recorded on the magnetic tape to a predetermined value. Means, and recording means for recording input data on the magnetic tape in the shape of the footprint set by the setting means, wherein the setting means sets the distance between each data block on the footprint. A recording apparatus wherein a length of a gap portion where no input data is recorded is variably set. 【請求項２４】 請求項２３記載の記録装置において、 上記設定手段によって、上記ギャップ部分の長さを、上
記各データブロック間それぞれの上記ギャップ部分で個
別に設定するようにしたことを特徴とする記録装置。24. The recording apparatus according to claim 23, wherein the length of the gap portion is individually set at the gap portion between each of the data blocks by the setting means. Recording device. 【請求項２５】 請求項２３記載の記録装置において、 上記設定手段によって、隣接トラックに記録された、ヘ
リカルトラックに対する回転ヘッドのトラッキングを取
るための信号であるトラッキング信号に対応する部分
に、上記ギャップ部分を形成するようにしたことを特徴
とする記録装置。25. The recording apparatus according to claim 23, wherein the gap corresponding to a tracking signal recorded on an adjacent track by the setting means, which is a signal for tracking the rotary head with respect to the helical track, is provided. A recording device characterized by forming a portion.