JP3956510B2 - Synchronization detecting device and method, and reproducing device - Google Patents
Synchronization detecting device and method, and reproducing device Download PDFInfo
- Publication number
- JP3956510B2 JP3956510B2 JP31759798A JP31759798A JP3956510B2 JP 3956510 B2 JP3956510 B2 JP 3956510B2 JP 31759798 A JP31759798 A JP 31759798A JP 31759798 A JP31759798 A JP 31759798A JP 3956510 B2 JP3956510 B2 JP 3956510B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization
- length
- pattern
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、記録媒体から再生された、互いに異なる少なくとも２つのデータ長のデータブロックから同期パターンを検出する同期検出装置および方法、ならびに、再生装置に関する。
【０００２】
【従来の技術】
近年、記録媒体として磁気テープが用いられ、ディジタルビデオ信号およびディジタルオーディオ信号の記録再生を行うようにした、ディジタルビデオテープレコーダが普及しつつある。
【０００３】
このような装置では、ディジタルビデオデータおよびディジタルオーディオデータを所定長のパケット単位に格納し、パケットのそれぞれに、同期検出用の同期パターン、パケットのそれぞれを識別するためのブロックＩＤ、データの内容を表すＩＤおよびエラー訂正用のパリティを付加してシンクブロックを構成する。そして、このシンクブロックを、データの種類に応じてグループ化してセクタとし、セクタ単位でシリアルデータとして磁気テープに記録される。記録は、回転ヘッドによって磁気テープ上に斜めにトラックを形成する、ヘリカルスキャン方式で行われる。
【０００４】
また、記録に際して、同一セクタ内の各シンクブロックの長さは同じにされると共に、ブロックＩＤが連続、且つデータ内容を表すＩＤは、同じ値とされる。
【０００５】
図２３は、トラック上の各セクタの配置の一例を概略的に示す。回転ヘッドが図の左側から右側へとトレースし、トラックが形成される。トラックは、上述したように、実際には磁気テープに対して斜めに形成され、１フレームのビデオデータは、複数、例えば４トラックを用いて記録される。ビデオデータが記録されるビデオセクタに挟まれて、オーディオデータを記録するオーディオセクタが複数、配置される。この例では、Ｃｈ１〜Ｃｈ８までの８チャンネル分のオーディオ信号を扱うことができるようにされているため、Ａ１〜Ａ８の８つのオーディオセクタが配される。
【０００６】
各セクタの間には、例えばオーディオ信号のセクタ単位でのインサート編集が可能なように、オーディオデータの記録されないエディットギャップ（ＥＧ）が配置される。また、トラックの先頭には、プリアンブルが設けられる。プリアンブルは、再生時に、再生クロック用のＰＬＬがロックしやすいような信号、例えば「ＦＦ（１６進表記）」のデータが繰り返し記録される。さらに、記録媒体上での最短記録波長は、１トラック分のデータ量に依存する。
【０００７】
再生時には、回転ヘッドによって磁気テープ上のトラックがトレースされ、再生信号が得られる。この再生信号の、上述のプリアンブル部分における信号のエッジが検出され、このエッジ間隔を利用して、再生クロック用のＰＬＬをロックさせる。そして、再生信号から、シンク検出回路によって、再生クロックに同期した再生ビット列から同期パターンを検出し、各々のシンクブロックの先頭位置を検出する。そして、検出されたシンクブロック内のパケットを、ブロックＩＤ番号およびデータ内容のＩＤとに応じて並べ替えて、元のデータ列を復号する。すなわち、シンクブロック先頭の同期パターンのビット列および出現周期、さらに、同一セクタ内でブロックＩＤ番号が連続で、且つデータ内容を表すＩＤが同じであるというということを利用して、シンクブロックの位相が特定される。
【０００８】
例えば、同期パターンのビット列が固有パターンと一致し、且つシンクブロック長だけ遅延した位置に同一のパターンが検出され、さらに、ブロックＩＤ番号が適正であった場合に、シンクブロックの位相が特定される。
【０００９】
ここで、データ列の復号時に、データ列にエラーが生じている場合について考える。ここでは、データ列のビット間隔は常に同じで、ランダムエラーだけが付加されたと仮定する。この場合、同期パターン間のビット間隔は、同一セクタ内で常に同じであるため、セクタの先頭で同期検出ができれば、あとはブロック長に基づきフライホイール処理を行うことで、後ろの同期ブロックの先頭位相は特定できる。よって、この場合には、セクタの先頭位置での同期検出確率が十分確保されていれば良いことになる。
【００１０】
なお、フライホイール処理は、以前検出された同期に引き続き同期信号を発生させる処理であり、イナーシャ回路で実現される。
【００１１】
【発明が解決しようとする課題】
実際のディジタルビデオテープレコーダでは、ビデオとオーディオの２種類のデータを扱う。例えばビデオの編集単位当たりの、データ量の異なる２種類のデータを１種類の長さのシンクブロックに格納して扱うためには、どちらかのデータ長に冗長な部分を挿入して長さを合わせることになる。
【００１２】
例えば、欧州諸国などで採用されているＰＡＬ／ＳＥＣＡＭ方式のフォーマットを考えると、周期が５０Ｈｚの１フィールド内のオーディオデータのサンプル数は、サンプリング周波数を４８ＫＨｚとした場合、９１０サンプルとなる（１サンプルは、２４ビット＋制御ビット）。これをビデオのデータ数に合わせたブロック長Ｌのシンクブロックに収めようとした場合、
９１０サンプル×（２４ビット＋制御ビット）＝Ｌ×ｎ ・・・（１）
となる。但し、ｎは、整数である。したがって、オーディオデータのバイト数をＬの整数倍にすれば、無駄な記録エリアが無く、効率がよい。
【００１３】
一方、ビデオデータは、総データ量、処理の単位である画像ブロックの最小単数、編集単位当たりのトラック数などで、最適なシンクブロック長が決まる。つまり、シンクブロック長は、格納されるデータの種類によって最適な値が異なることとなり、オーディオデータとビデオデータの両者にとって最適なシンクブロック長の組み合わせが無い場合には、どちらかのシンクブロックに対して冗長なデータを挿入しなければ同じ長さにできないため、効率が悪くなってしまう。
【００１４】
そこで、オーディオデータとビデオデータを格納するシンクブロックの長さを、それぞれ最適なものを選択するような記録フォーマットとすれば、記録効率を上げることができる。すなわち、１つの記録フォーマット中に、長さの異なるシンクブロックが混在することになる。
【００１５】
上述したように、再生時には、シンク検出回路によって同期パターンを検出し、シンクブロックを切り出す必要がある。図２４は、従来技術によるシンク検出回路の構成の一例を示す。この回路は、データ長がＬであるシンクブロックに対応している。端子３００から供給された入力データは、データ長Ｌに対応するディレイ３０１に供給されると共に、比較回路３０４の一方の入力端に供給される。比較回路３０４の他方の入力端には、入力データがディレイ３０１で遅延されたものが供給される。
【００１６】
ディレイ３０１から出力されたデータ列は、ディレイライン３０３を介して２Ｌ分遅延され、可変シフタ３０５に供給される。
【００１７】
また、入力データは、シンク比較回路３０２にも供給され、内部でラッチされる。そして、ラッチされている入力データに対して、各ビット位置で８ビットからなる同期パターンとの比較を行う。比較結果として、同期パターンの検出結果と、どのビット位置でパターンが一致したのかを示すビットシフト量が比較回路３０４に供給される。比較回路３０４では、この検出結果に基づき一方および他方の入力端に供給されたデータ列からシンクブロックを検出し、シンクブロックに格納されたブロックＩＤ番号およびデータ内容のＩＤに基づき、上述したように、シンクブロックの妥当性を判断すると共に、シンクブロックの位相を特定する。
【００１８】
比較回路３０４で得られたシンクブロックの位相情報に基づき、シンク位置補正回路３０６でシンク位置補正情報が生成される。このシンク位置補正情報は、可変シフタ３０５およびイナーシャ回路３０７とに供給される。イナーシャ回路３０７では、シンク位置補正情報と、予め与えられたシンクブロック長Ｌとに基づき、シンクブロック長に対応した同期パルスが生成される。一方、ディレイライン３０３を介して可変シフタ３０５に供給されたデータ列は、シンク位置補正情報に基づき所定量だけビットシフトされる。そして、イナーシャ回路３０７から供給された同期パルスに基づき、出力データとして出力端３０８に導出される。また、イナーシャ回路３０７で生成された同期パルスは、端子３０９にも導出される。
【００１９】
このように、従来技術によるシンク検出回路では、同期パターンを検出する回路を１組しか持たず、一連の入力データ中に異なる長さのデータブロックがある場合には、対応できなかった。また、同期信号である同期パルスを生成するイナーシャ回路３０７は、パルス発生周期が固定的とされていて、複数のデータ長からなるデータ列には対応できなかったという問題点があった。
【００２０】
１種類の同期パターン間隔しか扱えないシンク検出回路で、複数のシンクブロック長を有するデータ列を処理する方法としては、入力されたデータ列に対応して検出するシンクブロック長を切り替える制御信号を用いることが考えられる。例えば、トラック上のオーディオおよびビデオセクタの位置に対して、再生ヘッドの位置情報から切り替えタイミングを生成することが可能である。
【００２１】
しかしながら、この方法では、例えばデータレートが高く、再生ヘッド数が多く必要な再生システムでは、再生ヘッドのそれぞれに対応する制御信号を生成しなければならないという問題点があった。
【００２２】
また、記録時と異なるテープ速度で再生を行う、変速再生の際に回転ヘッドの回転数を制御するようなシステムでは、切り替えタイミングが動的に変化することになり、制御信号を生成するのがこんなであるという問題点があった。
【００２３】
さらに、図２４の従来技術による構成のように、全体で処理が３Ｌ分遅延する回路において、このままの状態で制御信号を用いて、検出ブロック長をＬから、Ｌよりも短いＫに瞬時に切り替えると、データを遅延させている回路上の（３Ｌ−Ｋ）分の長さのデータが消失してしまうという問題点があった。これは、全ディレイ上に３Ｌ分のデータが存在するのに、データ長Ｋのタイミングでデータが出力されるように制御されてしまうからである。
【００２４】
したがって、この発明の目的は、データ列中に混在する、異なる長さのデータブロックのそれぞれを自動的に検出できるようにした同期検出装置および方法、ならびに、再生装置を提供することにある。
【００２５】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、同期を検出するための同期パターンを有する互いに異なる少なくとも２つのデータ長のデータブロックの同期を検出する同期検出装置において、入力データに対して同期パターンの検出を行う同期パターン検出手段と、入力データを所定単位長毎に順に格納すると共に、格納されているデータを所定単位長毎に古い順から出力する、第１のデータ長Ｌに対応する長さの第１のメモリ手段と、パターン検出手段の検出結果に基づき、第１のメモリ手段に入力されるデータと第１のメモリ手段から出力されるデータとが共に同期パターンと一致するかどうかを検出する第１の比較手段と、第１のメモリ手段と同時に入力データが入力され、入力データを所定長単位毎に順に格納すると共に、格納されているデータを所定単位長毎に古い順から出力する、第１のデータ長Ｌより短く、且つ、第１のデータ長Ｌと整数倍の関係に無い第２のデータ長Ｋに対応する長さの第２のメモリ手段と、パターン検出手段の検出結果に基づき、第２のメモリ手段に入力されるデータと第２のメモリ手段から出力されるデータとが共に同期パターンと一致するかどうかを検出する第２の比較手段とを有し、第１の比較手段および第２の比較手段のうち何れか一方で同期パターンの一致が検出されたら、同期検出がなされたとすることを特徴とする同期検出装置である。
【００２６】
また、この発明は、記録媒体に記録された、同期を検出するための同期パターンを有する互いに異なる少なくとも２つのデータ長のデータブロックを再生する再生装置において、記録媒体から再生された再生データに対して同期パターンの検出を行う同期パターン検出手段と、再生データを所定単位長毎に順に格納すると共に、格納されているデータを所定単位長毎に古い順から出力する、第１のデータ長Ｌに対応する長さの第１のメモリ手段と、パターン検出手段の検出結果に基づき、第１のメモリ手段に入力されるデータと第１のメモリ手段から出力されるデータとが共に同期パターンと一致するかどうかを検出する第１の比較手段と、第１のメモリ手段と同時に再生データが入力され、再生データを所定長単位毎に順に格納すると共に、格納されているデータを所定単位長毎に古い順から出力する、第１のデータ長Ｌより短く、且つ、第１のデータ長Ｌと整数倍の関係に無い第２のデータ長Ｋに対応する長さの第２のメモリ手段と、パターン検出手段の検出結果に基づき、第２のメモリ手段に入力されるデータと第２のメモリ手段から出力されるデータとが共に同期パターンと一致するかどうかを検出する第２の比較手段と、第１の比較手段および第２の比較手段のうち何れか一方で同期パターンの一致が検出されたら、同期検出がなされたとし、再生データを、第１の比較手段および第２の比較手段のうち同期パターンの一致が検出された方に対応するデータ長からなるデータブロック単位で出力する出力手段とを有することを特徴とする再生装置である。
【００２７】
また、この発明は、同期を検出するための同期パターンを有する互いに異なる少なくとも２つのデータ長のデータブロックの同期を検出する同期検出方法において、第１のデータ長Ｌに対応する長さの第１のメモリに対して、入力データを所定単位長毎に順に格納すると共に、第１のメモリから格納されているデータを所定単位長毎に古い順から出力するステップと、第１のデータ長Ｌより短く、且つ、第１のデータ長Ｌと整数倍の関係に無い第２のデータ長Ｋに対応する長さの第２のメモリに対して、第１のメモリと同時に入力データが入力され、入力データを所定長単位毎に順に格納すると共に、第２のメモリに格納されているデータを所定単位長毎に古い順から出力するステップと、入力データに対して同期パターンの検出を行う同期パターン検出のステップと、パターン検出のステップによる検出結果に基づき、第１のメモリに入力されるデータと第１のメモリから出力されるデータとが共に同期パターンと一致するかどうかを検出する第１の比較のステップと、パターン検出のステップの検出結果に基づき、第２のメモリに入力されるデータと第２のメモリから出力されるデータとが共に同期パターンと一致するかどうかを検出する第２の比較のステップとを有し、第１の比較のステップおよび第２の比較のステップのうち何れか一方で同期パターンの一致が検出されたら、同期検出がなされたとすることを特徴とする同期検出方法である。
【００２８】
上述したように、この発明は、第１および第２のデータ長Ｌ、Ｋにそれぞれ対応する長さの、第１および第２のメモリ手段に対してデータが入力され、これら第１および第２のメモリ手段それぞれについて、入力データと出力データとが比較され、第１および第２のメモリ手段の何れかにおいて、入出力の双方に同期パターンが検出されたときに同期検出がなされたとされているため、互いに異なる少なくとも２つのデータ長に対して、自動的に同期検出を行うことができる。
【００２９】
【発明の実施の形態】
以下、この発明をディジタルビデオテープレコーダに対して適用した一実施形態について説明する。この一実施形態は、放送局の環境で使用して好適なもので、互いに異なる複数のフォーマットのビデオ信号の記録・再生を可能とするものである。例えば、ＮＴＳＣ方式に基づいたインターレス走査で有効ライン数が４８０本の信号（４８０ｉ信号）およびＰＡＬ方式に基づいたインターレス走査で有効ライン数が５７６本の信号（５７６ｉ信号）の両者を殆どハードウエアを変更せずに記録・再生することが可能とされる。さらに、インターレス走査でライン数が１０８０本の信号（１０８０ｉ信号）、プログレッシブ走査（ノンインターレス）でライン数がそれぞれ４８０本、７２０本、１０８０本の信号（４８０ｐ信号、７２０ｐ信号、１０８０ｐ信号）などの記録・再生も行うようにできる。
【００３０】
また、この一実施形態では、ビデオ信号信号はＭＰＥＧ２方式に基づき圧縮符号化され、オーディオ信号は非圧縮で扱われる。周知のように、ＭＰＥＧ２は、動き補償予測符号化と、ＤＣＴによる圧縮符号化とを組み合わせたものである。ＭＰＥＧ２のデータ構造は、階層構造をなしており、下位から、ブロック層、マクロブロック層、スライス層、ピクチャ層、ＧＯＰ層およびシーケンス層となっている。
【００３１】
ブロック層は、ＤＣＴを行う単位であるＤＣＴブロックからなる。マクロブロック層は、複数のＤＣＴブロックで構成される。スライス層は、ヘッダ部と、行間をまたがらない任意個のマクロブロックより構成される。ピクチャ層は、ヘッダ部と、複数のスライスとから構成される。ピクチャは、１画面に対応する。ＧＯＰ(Group Of Picture)層は、ヘッダ部と、フレーム内符号化に基づくピクチャであるＩピクチャと、予測符号化に基づくピクチャであるＰおよびＢピクチャとから構成される。
【００３２】
Ｉピクチャ(Intra-coded picture：イントラ符号化画像) は、符号化されるときその画像１枚の中だけで閉じた情報を使用するものである。従って、復号時には、Ｉピクチャ自身の情報のみで復号できる。Ｐピクチャ(Predictive-coded picture ：順方向予測符号化画像）は、予測画像（差分をとる基準となる画像）として、時間的に前の既に復号されたＩピクチャまたはＰピクチャを使用するものである。動き補償された予測画像との差を符号化するか、差分を取らずに符号化するか、効率の良い方をマクロブロック単位で選択する。Ｂピクチャ(Bidirectionally predictive-coded picture ：両方向予測符号化画像）は、予測画像（差分をとる基準となる画像）として、時間的に前の既に復号されたＩピクチャまたはＰピクチャ、時間的に後ろの既に復号されたＩピクチャまたはＰピクチャ、並びにこの両方から作られた補間画像の３種類を使用する。この３種類のそれぞれの動き補償後の差分の符号化と、イントラ符号化の中で、最も効率の良いものをマクロブロック単位で選択する。
【００３３】
従って、マクロブロックタイプとしては、フレーム内符号化(Intra) マクロブロックと、過去から未来を予測する順方向(Foward)フレーム間予測マクロブロックと、未来から過去を予測する逆方向(Backward)フレーム間予測マクロブロックと、前後両方向から予測する両方向マクロブロックとがある。Ｉピクチャ内の全てのマクロブロックは、フレーム内符号化マクロブロックである。また、Ｐピクチャ内には、フレーム内符号化マクロブロックと順方向フレーム間予測マクロブロックとが含まれる。Ｂピクチャ内には、上述した４種類の全てのタイプのマクロブロックが含まれる。
【００３４】
ＧＯＰには、最低１枚のＩピクチャが含まれ、ＰおよびＢピクチャは、存在しなくても許容される。最上層のシーケンス層は、ヘッダ部と複数のＧＯＰとから構成される。
【００３５】
ＭＰＥＧのフォーマットにおいては、スライスが１つの可変長符号系列である。可変長符号系列とは、可変長符号を復号化しなければデータの境界を検出できない系列である。
【００３６】
また、シーケンス層、ＧＯＰ層、ピクチャ層、スライス層およびマクロブロック層の先頭には、それぞれ、バイト単位に整列された所定のビットパターンを有する識別コード（スタートコードと称される）が配される。なお、上述した各層のヘッダ部は、ヘッダ、拡張データまたはユーザデータをまとめて記述したものである。シーケンス層のヘッダには、画像（ピクチャ）のサイズ（縦横の画素数）等が記述される。ＧＯＰ層のヘッダには、タイムコードおよびＧＯＰを構成するピクチャ数等が記述される。
【００３７】
スライス層に含まれるマクロブロックは、複数のＤＣＴブロックの集合であり、ＤＣＴブロックの符号化系列は、量子化されたＤＣＴ係数の系列を０係数の連続回数（ラン）とその直後の非０系列（レベル）を１つの単位として可変長符号化したものである。マクロブロックならびにマクロブロック内のＤＣＴブロックには、バイト単位に整列した識別コードは付加されない。すなわち、これらは、１つの可変長符号系列ではない。
【００３８】
マクロブロックは、画面（ピクチャ）を１６画素×１６ラインの格子状に分割したものである。スライスは、例えばこのマクロブロックを水平方向に連結してなる。連続するスライスの前のスライスの最後のマクロブロックと、次のスライスの先頭のマクロブロックとは連続しており、スライス間でのマクロブロックのオーバーラップを形成することは、許されていない。また、画面のサイズが決まると、１画面当たりのマクロブロック数は、一意に決まる。
【００３９】
一方、復号および符号化による信号の劣化を避けるためには、符号化データ上で編集することが望ましい。このとき、ＰピクチャおよびＢピクチャは、その復号に、時間的に前のピクチャあるいは前後のピクチャを必要とする。そのため、編集単位を１フレーム単位とすることができない。この点を考慮して、この一実施形態では、１つのＧＯＰが１枚のＩピクチャからなるようにしている。
【００４０】
また、例えば１フレーム分の記録データが記録される記録領域が所定のものとされる。ＭＰＥＧ２では、可変長符号化を用いているので、１フレーム期間に発生するデータを所定の記録領域に記録できるように、１フレーム分の発生データ量が制御される。さらに、この一実施形態では、磁気テープへの記録に適するように、１スライスを１マクロブロックから構成すると共に、１マクロブロックを、所定長の固定枠に当てはめる。
【００４１】
図１は、この一実施形態による記録再生装置の記録側の構成の一例を示す。記録時には、所定のインターフェース例えばＳＤＩ(Serial Data Interface) の受信部を介してディジタルビデオ信号が端子１０１から入力される。ＳＤＩは、（４：２：２）コンポーネントビデオ信号とディジタルオーディオ信号と付加的データとを伝送するために、ＳＭＰＴＥによって規定されたインターフェイスである。入力ビデオ信号は、ビデオエンコーダ１０２においてＤＣＴ(Discrete Cosine Transform) の処理を受け、係数データに変換され、係数データが可変長符号化される。ビデオエンコーダ１０２からの可変長符号化（ＶＬＣ）データは、ＭＰＥＧ２に準拠したエレメンタリストリームである。この出力は、セレクタ１０３の一方の入力端に供給される。
【００４２】
一方、入力端子１０４を通じて、ＡＮＳＩ／ＳＭＰＴＥ ３０５Ｍによって規定されたインターフェイスである、ＳＤＴＩ(Serial Data Transport Interface) のフォーマットのデータが入力される。この信号は、ＳＤＴＩ受信部１０５で同期検出される。そして、バッファに一旦溜め込まれ、エレメンタリストリームが抜き出される。抜き出されたエレメンタリストリームは、セレクタ１０３の他方の入力端に供給される。
【００４３】
セレクタ１０３で選択され出力されたエレメンタリストリームは、ストリームコンバータ１０６に供給される。ストリームコンバータ１０６では、ＭＰＥＧ２の規定に基づきＤＣＴブロック毎に並べられていたＤＣＴ係数を、１マクロブロックを構成する複数のＤＣＴブロックを通して、周波数成分毎にまとめ、まとめた周波数成分を並べ替える。並べ替えられた変換エレメンタリストリームは、パッキングおよびシャフリング部１０７に供給される。
【００４４】
エレメンタリストリームのビデオデータは、可変長符号化されているため、各マクロブロックのデータの長さが不揃いである。パッキングおよびシャフリング部１０７では、マクロブロックが固定枠に詰め込まれる。このとき、固定枠からはみ出た部分は、固定枠のサイズに対して余った部分に順に詰め込まれる。また、タイムコード等のシステムデータが入力端子１０８からパッキングおよびシャフリング部１０７に供給され、ピクチャデータと同様にシステムデータが記録処理を受ける。また、走査順に発生する１フレームのマクロブロックを並び替え、テープ上のマクロブロックの記録位置を分散させるシャフリングが行われる。シャフリングによって、変速再生時に断片的にデータが再生される時でも、画像の更新率を向上させることができる。
【００４５】
パッキングおよびシャフリング部１０７からのビデオデータおよびシステムデータ（以下、特に必要な場合を除き、システムデータを含む場合も単にビデオデータと言う。）が外符号エンコーダ１０９に供給される。ビデオデータおよびオーディオデータに対するエラー訂正符号としては、積符号が使用される。積符号は、ビデオデータまたはオーディオデータの２次元配列の縦方向に外符号の符号化を行い、その横方向に内符号の符号化を行い、データシンボルを２重に符号化するものである。外符号および内符号としては、リードソロモンコード(Reed-Solomon code) を使用できる。
【００４６】
外符号エンコーダ１０９の出力がシャフリング部１１０に供給され、複数のＥＣＣ(Error Correctig Code)ブロックにわたってシンクブロック単位で順番を入れ替える、シャフリングがなされる。シンクブロック単位のシャフリングによって特定のＥＣＣブロックにエラーが集中することが防止される。シャフリング部１１０でなされるシャフリングをインターリーブと称することもある。シャフリング部１１０の出力が混合部１１１に供給され、オーディオデータと混合される。なお、混合部１１１は、後述のように、メインメモリにより構成される。
【００４７】
１１２で示す入力端子からオーディオデータが供給される。この一実施形態では、非圧縮のディジタルオーディオ信号が扱われる。ディジタルオーディオ信号は、入力側のＳＤＩ受信部（図示しない）またはＳＤＴＩ受信部１０５で分離されたもの、またはオーディオインターフェースを介して入力されたものである。入力ディジタルオーディオ信号が遅延部１１３を介してＡＵＸ付加部１１４に供給される。遅延部１１３は、オーディオ信号とビデオ信号と時間合わせ用のものである。入力端子１１５から供給されるオーディオＡＵＸは、補助的データであり、オーディオデータのサンプリング周波数等のオーディオデータに関連する情報を有するデータである。オーディオＡＵＸは、ＡＵＸ付加部１１４にてオーディオデータに付加され、オーディオデータと同等に扱われる。
【００４８】
ＡＵＸ付加部１１４からのオーディオデータおよびＡＵＸ（以下、特に必要な場合を除き、ＡＵＸを含む場合も単にオーディオデータと言う。）が外符号エンコーダ１１６に供給される。外符号エンコーダ１１６は、オーディオデータに対して外符号の符号化を行う。外符号エンコーダ１１６の出力がシャフリング部１１７に供給され、シャフリング処理を受ける。オーディオシャフリングとして、シンクブロック単位のシャフリングと、チャンネル単位のシャフリングとがなされる。
【００４９】
シャフリング部１１７の出力が混合部１１１に供給され、ビデオデータとオーディオデータが１チャンネルのデータとされる。混合部１１１の出力がＩＤ付加部１１８が供給され、ＩＤ付加部１１８にて、シンクブロック番号を示す情報等を有するＩＤが付加される。ＩＤ付加部１１８の出力が内符号エンコーダ１１９に供給され、内符号の符号化がなされる。さらに、内符号エンコーダ１１９の出力が同期付加部１２０に供給され、シンクブロック毎の同期信号が付加される。同期信号が付加されることによってシンクブロックが連続する記録データが構成される。この記録データが記録アンプ１２１を介して回転ヘッド１２２に供給され、磁気テープ１２３上に記録される。回転ヘッド１２２は、実際には、隣接するトラックを形成するヘッドのアジマスが互いに異なる複数の磁気ヘッドが回転ドラムに取り付けられたものである。
【００５０】
記録データに対して必要に応じてスクランブル処理を行っても良い。また、記録時にディジタル変調を行っても良く、さらに、パーシャル・レスポンスクラス４とビタビ符号を使用しても良い。
【００５１】
図２は、この発明の一実施形態の再生側の構成の一例を示す。磁気テープ１２３から回転ヘッド１２２で再生された再生信号が再生アンプ１３１を介して同期検出部１３２に供給される。再生信号に対して、等化や波形整形などがなされる。また、ディジタル変調の復調、ビタビ復号等が必要に応じてなされる。同期検出部１３２は、シンクブロックの先頭に付加されている同期信号を検出する。同期検出によって、シンクブロックが切り出される。
【００５２】
同期検出回路１３２の出力が内符号エンコーダ１３３に供給され、内符号のエラー訂正がなされる。内符号エンコーダ１３３の出力がＩＤ補間部１３４に供給され、内符号によりエラーとされたシンクブロックのＩＤ例えばシンクブロック番号が補間される。ＩＤ補間部１３４の出力が分離部１３５に供給され、ビデオデータとオーディオデータとが分離される。上述したように、ビデオデータは、ＭＰＥＧのイントラ符号化で発生したＤＣＴ係数データおよびシステムデータを意味し、オーディオデータは、ＰＣＭ(Pulse Code Modulation) データおよびＡＵＸを意味する。
【００５３】
分離部１３５からのビデオデータがデシャフリング部１３６において、シャフリングと逆の処理がなされる。デシャフリング部１３６は、記録側のシャフリング部１１０でなされたシンクブロック単位のシャフリングを元に戻す処理を行う。デシャフリング部１３６の出力が外符号デコーダ１３７に供給され、外符号によるエラー訂正がなされる。訂正できないエラーが発生した場合には、エラーの有無を示すエラーフラグがエラー有りを示すものとされる。
【００５４】
外符号デコーダ１３７の出力がデシャフリングおよびデパッキング部１３８に供給される。デシャフリングおよびデパッキング部１３８は、記録側のパッキングおよびシャフリング部１０７でなされたマクロブロック単位のシャフリングを元に戻す処理を行う。また、デシャフリングおよびデパッキング部１３８では、記録時に施されたパッキングを分解する。すなわち、マクロブロック単位にデータの長さを戻して、元の可変長符号を復元する。さらに、デシャフリングおよびデパッキング部１３８において、システムデータが分離され、出力端子１３９に取り出される。
【００５５】
デシャフリングおよびデパッキング部１３８の出力が補間部１４０に供給され、エラーフラグが立っている（すなわち、エラーのある）データが修整される。すなわち、変換前に、マクロブロックデータの途中にエラーがあるとされた場合には、エラー箇所以降の周波数成分のＤＣＴ係数が復元できない。そこで、例えばエラー箇所のデータをブロック終端符号（ＥＯＢ）に置き替え、それ以降の周波数成分のＤＣＴ係数をゼロとする。同様に、高速再生時にも、シンクブロック長に対応する長さまでのＤＣＴ係数のみを復元し、それ以降の係数は、ゼロデータに置き替えられる。さらに、補間部１４０では、ビデオデータの先頭に付加されているヘッダがエラーの場合に、ヘッダ（シーケンスヘッダ、ＧＯＰヘッダ、ピクチャヘッダ、ユーザデータ等）を回復する処理もなされる。
【００５６】
ＤＣＴブロックに跨がって、ＤＣＴ係数がＤＣ成分および低域成分から高域成分へと並べられているため、このように、ある箇所以降からＤＣＴ係数を無視しても、マクロブロックを構成するＤＣＴブロックのそれぞれに対して、満遍なくＤＣならびに低域成分からのＤＣＴ係数を行き渡らせることができる。
【００５７】
補間部１４０の出力がストリームコンバータ１４１に供給される。ストリームコンバータ１４１では、記録側のストリームコンバータ１０６と逆の処理がなされる。すなわち、ＤＣＴブロックに跨がって周波数成分毎に並べられていたＤＣＴ係数を、ＤＣＴブロック毎に並び替える。これにより、再生信号がＭＰＥＧ２に準拠したエレメンタリストリームに変換される。
【００５８】
また、ストリームコンバータ１４１の入出力は、記録側と同様に、マクロブロックの最大長に応じて、十分な転送レート（バンド幅）を確保しておく。マクロブロックの長さを制限しない場合には、画素レートの３倍のバンド幅を確保するのが好ましい。
【００５９】
ストリームコンバータ１４１の出力がビデオデコーダ１４２に供給される。ビデオデコーダ１４２は、エレメンタリストリームを復号し、ビデオデータを出力する。すなわち、ビデオデコーダ１４２は、逆量子化処理と、逆ＤＣＴ処理とがなされる。復号ビデオデータが出力端子１４３に取り出される。外部とのインターフェースには、例えばＳＤＩが使用される。また、ストリームコンバータ１４１からのエレメンタリストリームがＳＤＴＩ送信部１４４に供給される。ＳＤＴＩ送信部１４４には、経路の図示を省略しているが、システムデータ、再生オーディオデータ、ＡＵＸも供給され、ＳＤＴＩフォーマットのデータ構造を有するストリームへ変換される。ＳＤＴＩ送信部１４４からのストリームが出力端子１４５を通じて外部に出力される。
【００６０】
分離部１３５で分離されたオーディオデータがデシャフリング部１５１に供給される。デシャフリング部１５１は、記録側のシャフリング部１１７でなされたシャフリングと逆の処理を行う。デシャフリング部１１７の出力が外符号デコーダ１５２に供給され、外符号によるエラー訂正がなされる。外符号デコーダ１５２からは、エラー訂正されたオーディオデータが出力される。訂正できないエラーがあるデータに関しては、エラーフラグがセットされる。
【００６１】
外符号デコーダ１５２の出力がＡＵＸ分離部１５３に供給され、オーディオＡＵＸが分離される。分離されたオーディオＡＵＸが出力端子１５４に取り出される。また、オーディオデータが補間部１５５に供給される。補間部１５５では、エラーの有るサンプルが補間される。補間方法としては、時間的に前後の正しいデータの平均値で補間する平均値補間、前の正しいサンプルの値をホールドする前値ホールド等を使用できる。補間部１５５の出力が出力部１５６に供給される。出力部１５６は、エラーであり、補間できないオーディオ信号の出力を禁止するミュート処理、並びにビデオ信号との時間合わせのための遅延量調整処理がなされる。出力部１５６から出力端子１５７に再生オーディオ信号が取り出される。
【００６２】
なお、図１および図２では省略されているが、入力データと同期したタイミング信号を発生するタイミング発生部、記録再生装置の全体の動作を制御するシステムコントローラ（マイクロコンピュータ）等が備えられている。
【００６３】
この一実施形態では、磁気テープへの信号の記録は、回転する回転ヘッド上に設けられた磁気ヘッドにより、斜めのトラックを形成する、ヘリカルスキャン方式によって行われる。磁気ヘッドは、回転ドラム上の、互いに対向する位置に、それぞれ複数個が設けられる。すなわち、磁気テープが回転ヘッドに１８０°程度の巻き付け角で以て巻き付けられている場合、回転ヘッドの１８０°の回転により、同時に複数本のトラックを形成することができる。また、磁気ヘッドは、互いにアジマスの異なる２個で一組とされる。複数個の磁気ヘッドは、隣接するトラックのアジマスが互いに異なるように配置される。
【００６４】
図３は、上述した回転ヘッドにより磁気テープ上に形成されるトラックフォーマットの一例を示す。これは、１フレーム当たりのビデオおよびオーディオデータが８トラックで記録される例である。例えばフレーム周波数が２９．９７Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が４８０本で有効水平画素数が７２０画素のインターレス信号（４８０ｉ信号）およびオーディオ信号が記録される。また、フレーム周波数が２５Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が５７６本で有効水平画素数が７２０画素のインターレス信号（５７６ｉ信号）およびオーディオ信号も、図３と同一のテープフォーマットによって記録できる。
【００６５】
互いに異なるアジマスの２トラックによって１セグメントが構成される。すなわち、８トラックは、４セグメントからなる。セグメントを構成する１組のトラックに対して、アジマスと対応するトラック番号〔０〕とトラック番号〔１〕が付される。図３に示される例では、前半の８トラックと、後半の８トラックとの間で、トラック番号が入れ替えられると共に、フレーム毎に互いに異なるトラックシーケンスが付される。これにより、アジマスが異なる１組の磁気ヘッドのうち一方が、例えば目詰まりなどにより読み取り不能状態に陥っても、前フレームのデータを利用してエラーの影響を小とできる。
【００６６】
トラックのそれぞれにおいて、両端側にビデオデータが記録されるビデオセクタが配され、ビデオセクタに挟まれて、オーディオデータが記録されるオーディオセクタが配される。なお、この図３および後述する図４は、テープ上のオーディオセクタの配置を示すものである。
【００６７】
図３のトラックフォーマットでは、８チャンネルのオーディオデータを扱うことができるようにされている。Ａ１〜Ａ８は、それぞれオーディオデータの１〜８ｃｈのセクタを示す。オーディオデータは、セグメント単位で配列を変えられて記録される。オーディオデータは、１フィールド期間で発生するオーディオサンプル（例えばフィールド周波数が２９．９７Hzで、サンプリング周波数が４８ｋHzの場合には、８００サンプルまたは８０１サンプル）が偶数番目のサンプルと奇数番目のサンプルとにわけられ、各サンプル群とＡＵＸによって積符号の１ＥＣＣブロックが構成される。
【００６８】
図３では、１フィールド分のデータが４トラックに記録されるので、オーディオデータの１チャンネル当たりの２個のＥＣＣブロックが４トラックに記録される。２個のＥＣＣブロックのデータ（外符号パリティを含む）が４個のセクタに分割され、図３に示すように、４トラックに分散されて記録される。２個のＥＣＣブロックに含まれる複数のシンクブロックがシャフリングされる。例えばＡ１の参照番号が付された４セクタによって、チャンネル１の２ＥＣＣブロックが構成される。
【００６９】
また、ビデオデータは、この例では、１トラックに対して４ＥＣＣブロック分のデータがシャフリング（インターリーブ）され、Ｕｐｐｅｒ ＳｉｄｅおよびＬｏｗｅｒ Ｓｉｄｅで各セクタに分割され記録される。Ｌｏｗｅｒ Ｓｉｄｅのビデオセクタには、所定位置にシステム領域が設けられる。
【００７０】
なお、図３において、ＳＡＴ１（Ｔｒ）およびＳＡＴ２（Ｔｍ）は、サーボロック用の信号が記録されるエリアである。また、各記録エリアの間には、所定の大きさのギャップ（Ｖｇ１，Ｓｇ１，Ａｇ，Ｓｇ２，Ｓｇ３およびＶｇ２）が設けられる。
【００７１】
図３は、１フレーム当たりのデータを８トラックで記録する例であるが、記録再生するデータのフォーマットによっては、１フレーム当たりのデータを４トラック、６トラックなどでの記録することができる。図４Ａは、１フレームが６トラックのフォーマットである。この例では、トラックシーケンスが〔０〕のみとされる。
【００７２】
図４Ｂに示すように、テープ上に記録されるデータは、シンクブロックと称される等間隔に区切られた複数のブロックからなる。図４Ｃは、シンクブロックの構成を概略的に示す。詳細は後述するが、シンクブロックは、同期検出するためのＳＹＮＣパターン、シンクブロックのそれぞれを識別するためのＩＤ、後続するデータの内容を示すＤＩＤ、データパケットおよびエラー訂正用の内符号パリティから構成される。データは、シンクブロック単位でパケットとして扱われる。すなわち、記録あるいは再生されるデータ単位の最小のものが１シンクブロックである。シンクブロックが多数並べられて（図４Ｂ）、例えばビデオセクタが形成される（図４Ａ）。
【００７３】
図５は、記録／再生の最小単位である、ビデオデータのシンクブロックのデータ構成をより具体的に示す。この一実施形態においては、記録するビデオデータのフォーマットに適応して１シンクブロックに対して１個乃至は２個のマクロブロックのデータ（ＶＬＣデータ）が格納されると共に、１シンクブロックのサイズが扱うビデオ信号のフォーマットに応じて長さが変更される。図５Ａに示されるように、１シンクブロックは、先頭から、２バイトのＳＹＮＣパターン、２バイトのＩＤ、１バイトのＤＩＤ、例えば１１２バイト〜２０６バイトの間で可変に規定されるデータ領域および１２バイトのパリティ（内符号パリティ）からなる。なお、データ領域は、ペイロードとも称される。
【００７４】
先頭の２バイトのＳＹＮＣパターンは、同期検出用であり、所定のビットパターンを有する。固有のパターンに対して一致するＳＹＮＣパターンを検出することで、同期検出が行われる。
【００７５】
図６Ａは、ＩＤ０およびＩＤ１のビットアサインの一例を示す。ＩＤは、シンクブロックが固有に持っている重要な情報を持っており、各２バイト（ＩＤ０およびＩＤ１）が割り当てられている。ＩＤ０は、１トラック中のシンクブロックのそれぞれを識別するための識別情報（ＳＹＮＣ ＩＤ）が格納される。ＳＹＮＣ ＩＤは、例えば各セクタ内のシンクブロックに対して付された通し番号である。ＳＹＮＣ ＩＤは、８ビットで表現される。ビデオのシンクブロックとオーディオのシンクブロックとでそれぞれ別個にＳＹＮＣ ＩＤが付される。
【００７６】
ＩＤ１は、シンクブロックのトラックに関する情報が格納される。ＭＳＢ側をビット７、ＬＳＢ側をビット０とした場合、このシンクブロックに関して、ビット７でトラックの上側（Ｕｐｐｅｒ）か下側（Ｌｏｗｅｒ）かが示され、ビット５〜ビット２で、トラックのセグメントが示される。また、ビット１は、トラックのアジマスに対応するトラック番号が示され、ビット０は、このシンクブロックがビデオデータおよびオーディオデータを区別するビットである。
【００７７】
図６Ｂは、ビデオの場合のＤＩＤのビットアサインの一例を示す。ＤＩＤは、ペイロードに関する情報が格納される。上述したＩＤ１のビット０の値に基づき、ビデオおよびオーディオで、ＤＩＤの内容が異なる。ビット７〜ビット４は、未定義（Ｒｅｓｅｒｖｅｄ）とされている。ビット３および２は、ペイロードのモードであり、例えばペイロードのタイプが示される。ビット３および２は、補助的なものである。ビット１でペイロードに１個あるいは２個のマクロブロックが格納されることが示される。ビット０でペイロードに格納されるビデオデータが外符号パリティであるかどうかが示される。
【００７８】
図６Ｃは、オーディオの場合のＤＩＤのビットアサインの一例を示す。ビット７〜ビット４は、Ｒｅｓｅｒｖｅｄとされている。ビット３でペイロードに格納されているデータがオーディオデータであるか、一般的なデータであるかどうかが示される。ペイロードに対して、圧縮符号化されたオーディオデータが格納されている場合には、ビット３がデータを示す値とされる。ビット２〜ビット０は、ＮＴＳＣ方式における、５フィールドシーケンスの情報が格納される。すなわち、ＮＴＳＣ方式においては、ビデオ信号の１フィールドに対してオーディオ信号は、サンプリング周波数が４８ｋＨｚの場合、８００サンプルおよび８０１サンプルの何れかであり、このシーケンスが５フィールド毎に揃う。ビット２〜ビット０によって、シーケンスの何処に位置するかが示される。
【００７９】
図５に戻って説明すると、図５Ｂ〜図５Ｅは、上述のペイロードの例を示す。図５Ｂおよび図５Ｃは、ペイロードに対して、１および２マクロブロックのビデオデータ（可変長符号化データ）が格納される場合の例をそれぞれ示す。図５Ｂに示される、１マクロブロックが格納される例では、先頭の３バイトに、後続するマクロブロックの長さを示す長さ情報ＬＴが配される。なお、長さ情報ＬＴには、自分自身の長さを含んでも良いし、含まなくても良い。また、図５Ｃに示される、２マクロブロックが格納される例では、先頭に第１のマクロブロックの長さ情報ＬＴが配され、続けて第１のマクロブロックが配される。そして、第１のマクロブロックに続けて第２のマクロブロックの長さを示す長さ情報ＬＴが配され、続けて第２のマクロブロックが配される。長さ情報ＬＴは、デパッキングのために必要な情報である。
【００８０】
図５Ｄは、ペイロードに対して、ビデオＡＵＸ（補助的）データが格納される場合の例を示す。先頭の長さ情報ＬＴには、ビデオＡＵＸデータの長さが記される。この長さ情報ＬＴに続けて、５バイトのシステム情報、１２バイトのＰＩＣＴ情報、および９２バイトのユーザ情報が格納される。ペイロードの長さに対して余った部分は、Ｒｅｓｅｒｖｅｄとされる。
【００８１】
図５Ｅは、ペイロードに対してオーディオデータが格納される場合の例を示す。オーディオデータは、ペイロードの全長にわたって詰め込むことができる。オーディオ信号は、圧縮処理などが施されない、例えばＰＣＭ形式で扱われる。これに限らず、所定の方式で圧縮符号化されたオーディオデータを扱うようにもできる。
【００８２】
この一実施形態においては、各シンクブロックのデータの格納領域であるペイロードの長さは、ビデオシンクブロックとオーディオシンクブロックとでそれぞれ最適に設定されているため、互いに等しい長さではない。また、ビデオデータを記録するシンクブロックの長さと、オーディオデータを記録するシンクブロックの長さとを、信号フォーマットに応じてそれぞれ最適な長さに設定される。これにより、複数の異なる信号フォーマットを統一的に扱うことができる。
【００８３】
図７Ａは、ＭＰＥＧエンコーダのＤＣＴ回路から出力されるビデオデータ中のＤＣＴ係数の順序を示す。ＤＣＴブロックにおいて左上のＤＣ成分から開始して、水平ならびに垂直空間周波数が高くなる方向に、ＤＣＴ係数がジグザグスキャンで出力される。その結果、図７Ｂに一例が示されるように、全部で６４個（８画素×８ライン）のＤＣＴ係数が周波数成分順に並べられて得られる。
【００８４】
このＤＣＴ係数がＭＰＥＧエンコーダのＶＬＣ部によって可変長符号化される。すなわち、最初の係数は、ＤＣ成分として固定的であり、次の成分（ＡＣ成分）からは、ゼロのランとそれに続くレベルに対応してコードが割り当てられる。従って、ＡＣ成分の係数データに対する可変長符号化出力は、周波数成分の低い（低次の）係数から高い（高次の）係数へと、ＡＣ1 ，ＡＣ2 ，ＡＣ3 ，・・・と並べられたものである。可変長符号化されたＤＣＴ係数をエレメンタリストリームが含んでいる。
【００８５】
ストリームコンバータ１０６では、供給された信号のＤＣＴ係数の並べ替えが行われる。すなわち、それぞれのマクロブロック内で、ジグザグスキャンによってＤＣＴブロック毎に周波数成分順に並べられたＤＣＴ係数がマクロブロックを構成する各ＤＣＴブロックにわたって周波数成分順に並べ替えられる。
【００８６】
図８は、このストリームコンバータ１０６におけるＤＣＴ係数の並べ替えを概略的に示す。（４：２：２）コンポーネント信号の場合に、１マクロブロックは、輝度信号Ｙによる４個のＤＣＴブロック（Ｙ1 ，Ｙ2 ，Ｙ3 およびＹ4 ）と、色度信号Ｃｂ，Ｃｒのそれぞれによる２個ずつのＤＣＴブロック（Ｃｂ1 ，Ｃｂ2 ，Ｃｒ1 およびＣｒ2 ）からなる。
【００８７】
上述したように、ビデオエンコーダ１０２では、ＭＰＥＧ２の規定に従いジグザグスキャンが行われ、図８Ａに示されるように、各ＤＣＴブロック毎に、ＤＣＴ係数がＤＣ成分および低域成分から高域成分に、周波数成分の順に並べられる。一つのＤＣＴブロックのスキャンが終了したら、次のＤＣＴブロックのスキャンが行われ、同様に、ＤＣＴ係数が並べられる。
【００８８】
すなわち、マクロブロック内で、ＤＣＴブロックＹ1 ，Ｙ2 ，Ｙ3 およびＹ4 、ＤＣＴブロックＣｂ1 ，Ｃｂ2 ，Ｃｒ1 およびＣｒ2 のそれぞれについて、ＤＣＴ係数がＤＣ成分および低域成分から高域成分へと周波数順に並べられる。そして、連続したランとそれに続くレベルとからなる組に、〔ＤＣ，ＡＣ1 ，ＡＣ2 ，ＡＣ3 ，・・・〕と、それぞれ符号が割り当てられるように、可変長符号化されている。
【００８９】
ストリームコンバータ１０６では、可変長符号化され並べられたＤＣＴ係数を、一旦可変長符号を解読して各係数の区切りを検出し、マクロブロックを構成する各ＤＣＴブロックに跨がって周波数成分毎にまとめる。この様子を、図８Ｂに示す。最初にマクロブロック内の８個のＤＣＴブロックのＤＣ成分をまとめ、次に８個のＤＣＴブロックの最も周波数成分が低いＡＣ係数成分をまとめ、以下、順に同一次数のＡＣ係数をまとめるように、８個のＤＣＴブロックに跨がって係数データを並び替える。
【００９０】
並び替えられた係数データは、ＤＣ（Ｙ1 ），ＤＣ（Ｙ2 ），ＤＣ（Ｙ3 ），ＤＣ（Ｙ4 ），ＤＣ（Ｃｂ1 ），ＤＣ（Ｃｂ2 ），ＤＣ（Ｃｒ1 ），ＤＣ（Ｃｒ2 ），ＡＣ1 （Ｙ1 ），ＡＣ1 （Ｙ2 ），ＡＣ1 （Ｙ3 ），ＡＣ1 （Ｙ4 ），ＡＣ1 （Ｃｂ1 ），ＡＣ1 （Ｃｂ2 ），ＡＣ1 （Ｃｒ1 ），ＡＣ1 （Ｃｒ2 ），・・・である。ここで、ＤＣ、ＡＣ1 、ＡＣ2 、・・・は、図７を参照して説明したように、ランとそれに続くレベルとからなる組に対して割り当てられた可変長符号の各符号である。
【００９１】
ストリームコンバータ１０６で係数データの順序が並べ替えられた変換エレメンタリストリームは、パッキングおよびシャフリング部１０７に供給される。マクロブロックのデータの長さは、変換エレメンタリストリームと変換前のエレメンタリストリームとで同一である。また、ビデオエンコーダ１０２において、ビットレート制御によりＧＯＰ（１フレーム）単位に固定長化されていても、マクロブロック単位では、長さが変動している。パッキングおよびシャフリング部１０７では、マクロブロックのデータを固定枠に当てはめる。
【００９２】
図９は、パッキングおよびシャフリング部１０７でのマクロブロックのパッキング処理を概略的に示す。マクロブロックは、所定のデータ長を持つ固定枠に当てはめられ、パッキングされる。このとき用いられる固定枠のデータ長を、記録および再生の際のデータの最小単位であるシンクブロック長と一致させている。これは、シャフリングおよびエラー訂正符号化の処理を簡単に行うためである。図９では、簡単のため、１フレームに８マクロブロックが含まれるものと仮定する。
【００９３】
可変長符号化によって、図９Ａに一例が示されるように、８マクロブロックの長さは、互いに異なる。この例では、固定枠である１シンクブロックの長さと比較して、マクロブロック＃１のデータ，＃３のデータおよび＃６のデータがそれぞれ長く、マクロブロック＃２のデータ，＃５のデータ，＃７のデータおよび＃８のデータがそれぞれ短い。また、マクロブロック＃４のデータは、１シンクブロックと略等しい長さである。
【００９４】
パッキング処理によって、マクロブロックが１シンクブロック長の固定長枠に詰め込まれる。過不足無くデータを詰め込むことができるのは、１フレーム期間で発生するデータ量が固定量に制御されているからである。図９Ｂに一例が示されるように、１シンクブロックと比較して長いマクロブロックは、シンクブロック長に対応する位置で分割される。分割されたマクロブロックのうち、シンクブロック長からはみ出た部分（オーバーフロー部分）は、先頭から順に空いている領域に、すなわち、長さがシンクブロック長に満たないマクロブロックの後ろに、詰め込まれる。
【００９５】
図９Ｂの例では、マクロブロック＃１の、シンクブロック長からはみ出た部分が、先ず、マクロブロック＃２の後ろに詰め込まれ、そこがシンクブロックの長さに達すると、マクロブロック＃５の後ろに詰め込まれる。次に、マクロブロック＃３の、シンクブロック長からはみ出た部分がマクロブロック＃７の後ろに詰め込まれる。さらに、マクロブロック＃６のシンクブロック長からはみ出た部分がマクロブロック＃７の後ろに詰め込まれ、さらにはみ出た部分がマクロブロック＃８の後ろに詰め込まれる。こうして、各マクロブロックがシンクブロック長の固定枠に対してパッキングされる。
【００９６】
各マクロブロックの長さは、ストリームコンバータ１０６において予め調べておくことができる。これにより、このパッキング部１０７では、ＶＬＣデータをデコードして内容を検査すること無く、マクロブロックのデータの最後尾を知ることができる。
【００９７】
図１０は、一実施形態で使用されるエラー訂正符号の一例を示し、図１０Ａは、ビデオデータに対するエラー訂正符号の１ＥＣＣブロックを示し、図１０Ｂは、オーディオデータに対するエラー訂正符号の１ＥＣＣブロックを示す。図１０Ａにおいて、ＶＬＣデータがパッキングおよびシャフリング部１０７からのデータである。ＶＬＣデータの各行に対して、ＳＹＮＣパターン、ＩＤ、ＤＩＤが付加され、さらに、内符号のパリティが付加されることによって、１ＳＹＮＣブロックが形成される。
【００９８】
すなわち、ＶＬＣデータの配列の垂直方向に整列する所定数のシンボル（バイト）から１０バイトの外符号のパリティが生成され、その水平方向に整列する、ＩＤ、ＤＩＤおよびＶＬＣデータ（または外符号のパリティ）の所定数のシンボル（バイト）から内符号のパリティが生成される。図１０Ａの例では、１０個の外符号パリティのシンボルと、１２個の内符号のパリティのシンボルとが付加される。具体的なエラー訂正符号としては、リードソロモン符号が使用される。また、図１０Ａにおいて、１ＳＹＮＣブロック内のＶＬＣデータの長さが異なるのは、５９．９４Ｈｚ、２５Ｈｚ、２３．９７６Ｈｚのように、ビデオデータのフレーム周波数が異なるのと対応するためである。
【００９９】
図１０Ｂに示すように、オーディオデータに対する積符号もビデオデータに対するものと同様に、１０シンボルの外符号のパリティおよび１２シンボルの内符号のパリティを生成するものである。オーディオデータの場合は、サンプリング周波数が例えば４８ｋＨｚとされ、１サンプルが１６ビットに量子化される。１サンプルを他のビット数例えば２４ビットに変換しても良い。上述したフレーム周波数の相違に応じて、１ＳＹＮＣブロック内のオーディオデータの量が相違している。前述したように、１フィールド分のオーディオデータ／１チャンネルによって２ＥＣＣブロックが構成される。１ＥＣＣブロックには、偶数番目および奇数番目の一方のオーディオサンプルとオーディオＡＵＸとがデータとして含まれる。
【０１００】
次に、図２を用いて上述した、同期検出回路１３２について、さらに詳細に説明する。図１１は、この発明による同期検出回路１３２の構成の一例を示す。この同期検出回路１３２は、互いにデータ長の異なるシンクブロックを、自動的に検出できるようにされており、この発明の主旨をなすものである。
【０１０１】
なお、以下では、この同期検出回路１３２では、〔Ｌ＞Ｋ〕および〔２Ｋ＞Ｌ〕であるような、２種類の異なるデータ長ＬおよびＫを有するシンクブロックの検出を行うものとする。データ長ＬおよびＫは、所定周波数のクロックのＬおよびＫクロック分に相当する。
【０１０２】
ビットシリアルである入力データが端子１に対して入力される。この入力データは、シフトレジスタＬ１０、シフトレジスタＫ１１、比較（Ｌ）回路１２の一方の入力端、比較（Ｋ）１３回路の一方の入力端およびシンク比較回路１４にそれぞれ供給される。
【０１０３】
シフトレジスタＬ１０およびシフトレジスタＫ１１は、それぞれデータ長ＬおよびＫに対応するビット長を有する。シフトレジスタＬ１０の出力は、２Ｌ分の遅延を有するディレイライン１９と、長さＬの同期パターンに対応した比較（Ｌ）回路１２の他方の入力端に供給される。シフトレジスタＫ１１の出力は、長さＫの同期パターンに対応した比較（Ｋ）回路１３の他方の入力端に供給される。シンク比較回路１４による、同期パターン検出結果と、同期パターンがどのビット位置で一致したかを示すビットシフト量情報とが比較（Ｌ）回路１２および比較（Ｋ）回路１３にそれぞれ供給される。
【０１０４】
比較（Ｌ）回路１２での検出結果およびシフト量が信号ＣＬとしてシンク検出回路１５に供給される。同様に、比較（Ｋ）回路１３での検出結果およびシフト量が信号ＣＫとしてシンク検出回路１５に供給される。シンク検出回路１５では、信号ＣＬあるいは信号ＣＫに基づき、シンク情報の検出ならびホールドがなされる。ホールドされたシンク情報は、位相制御回路１６で位相制御され、シンクＲＡＭ１７に書き込まれる。シンクＲＡＭ１７における、先頭から（２Ｌ−Ｋ）の長さに相当する位置からシンク情報が読み出され、イナーシャ回路１８に供給される。
【０１０５】
一方、出力制御回路２０には、シンクＲＡＭ１７から、（３Ｌ−Ｋ）だけ遅延されたシンク情報が供給されると共に、イナーシャ回路１８で生成された同期パルスが供給される。供給されたこれらのシンク情報および同期パルスに基づき、ディレイライン１９に格納された入力データが読み出され、シンクブロックとして出力端２１に導出される。また、イナーシャ回路１８で生成された同期パルスは、出力端２２にも導出される。
【０１０６】
次に、上述した同期検出回路１３２での処理について、さらに詳細に説明する。上述したように、シンクブロックは、先頭の２バイトに同期パターンが配され、３バイト目にＩＤ番号（ＩＤ０）、４バイト目に付加情報（ＩＤ１）が配される。付加情報には、このシンクブロックに格納されているデータの種別が記される。
【０１０７】
シンクブロックは、実際には、記録媒体から再生されたシリアルデータを単純に、８ビット毎にシリアル−パラレル変換された１バイト単位のデータを扱うため、元のシンクブロックを構成するデータに対してビットシフトされた状態で入力される。この様子を、図１２に示す。入力データは、図１２Ａのように単純に８ビット（１オクテット）を単位として扱われる。図１２Ｂに一例が示されるように、この入力データの区切りと元の（記録時の）データの区切りとは、必ずしも対応しておらず、各バイトのデータは、例えば図１２Ｃに示されるように、入力データの区切りに対して、この例では３ビット、シフトしている。
【０１０８】
入力データと元のデータとのビットシフト量は、同期パターンの検出時に、そのデータをどれだけシフトすれば固有の同期パターンになるかによって判断される。ここでは、入力したデータ列のビットシフト量が０で、元のデータと一致しているとして説明する。この例では、入力データと、入力に対してＬおよびＫクロック分遅延されたデータを参照する。そして、それらのデータを、ビットシフトした値が固有の同期パターンと一致するかどうか、ＩＤ番号の連続性およびＩＤ情報の同一性を検証し、全てが適正であった場合に、同期パターンが検出されたと判断している。
【０１０９】
図１３Ａは、入力端１から入力される入力データの一例を示す。同期パターンを先頭とする各シンクブロックの長さがＬで示される。この入力データが入力端１に供給され、シフトレジスタＬ１０およびシフトレジスタＫ１１に、それぞれ順次供給される。データが入力され続けると、シフトレジスタＬ１０内のレジスタが図１４Ａのような状態となる。なお、図１４Ａ中で、ＳＹＮＣ（Ｌ）は、同期パターンの前半の８ビットを示し、ＳＹＮＣ（Ｈ）は、後半の８ビットを示す。
【０１１０】
入力端１からの直接的な入力データと、シフトレジスタＬ１０の出力とが比較（Ｌ）回路１２の一方および他方の入力端に供給される。例えば、比較（Ｌ）回路１２の一方の入力端に供給されるデータは、図１４Ａの「Ａ」の位置のデータであり、他方の入力端に供給されるデータは、「Ｂ」の位置のデータである。
【０１１１】
比較（Ｌ）回路１２は、例えば図１５に一例が示されるような構成とされる。なお、比較（Ｋ）回路１３も、同様の構成とされる。シフトレジスタＬ１０が端子３０から入力され、８ビットパラレルのレジスタ３１、３２に８ビットずつが格納される。同様に、入力端１からの入力データが端子３４から入力され、８ビットパラレルのレジスタ３５、３６に８ビットずつが格納される。これら、レジスタ３１、３２に格納されたデータと、レジスタ３５、３６に格納されたデータとが一致するかどうかを、ＥＸＯＲ回路３３、３７ならびにＮＯＲ回路３８を用いて調べる。この様子を、図１４Ｂに示す。比較結果は、出力端３９に導出される。
【０１１２】
なお、入力データは、予めシンク比較回路１４で同期パターンと一致するかどうかが調べられ、その結果が比較（Ｌ）回路１２および比較（Ｋ）回路１３にそれぞれ通知される。シンク比較回路１４では、図１６に一例が示されるように、内部でラッチしている入力データに対して、各ビット位置で８ビットの同期パターンと比較する。シンク比較回路１４から、比較（Ｌ）回路１２および比較（Ｋ）回路１３に対して、同期パターンが検出されたかどうかを示す検出結果と、同期パターンが検出された場合、その同期パターンがどのビット位置で一致したのかを示すビットシフト量とが供給される。
【０１１３】
このような処理を行うことによって、データ長Ｌの間隔で同期パターンが入力されると、比較（Ｌ）回路１２では、シンク比較回路１４で検出されたのと同一のビット位置で同期パターンが一致したことを検出することができる。そして、検出結果とビットシフト量とが信号ＣＬとして出力される。これにより、図１３Ａに示される各シンクブロックの位置を確認することができる。
【０１１４】
一方、シフトレジスタＫ１１においては、レジスタのビット長が入力されているシンクブロックのバイト数よりも短いので、上述した図１４Ａに示されるような状態にはならない。こちらの検出回路側で同期パターンを検出することが無い。
【０１１５】
同様に、データ長がＫであるシンクブロックが連続的に入力されると、このときには、シフトレジスタＫ１１および比較（Ｋ）回路１３が、上述した図１４Ａおよび図１４Ｂの状態となるため、同期パターンの一致を検出することができる。また、この場合、シフトレジスタＬ１０および比較（Ｌ）回路１２は、図１４Ａおよび図１４Ｂの状態にならないため、こちらの検出回路側では、同期パターンが検出されることがない。
【０１１６】
このように、図１１の回路を用いて、入力データ上に特別にデータ長の情報を持たせなくても、複数のシンクブロックを検出することができる。原理的には、検出するデータ長毎に、シフトレジスタおよび比較回路を設けることで、同時に検出することが可能なデータ長の種類を増やすことができる。
【０１１７】
次に、入力したデータを出力する際の、シンクブロックの先頭の位置を示す同期パルスを生成する方法について説明する。本来、この同期検出回路１３２で扱われるデータは、図１３Ａで示したように、シンクブロックが連続的に入力されるものである。しかしながら、記録ならびに伝送系の過程で生じたエラーなどのため、データの一部若しくは連続したある区間だけ消失している可能性がある。シンクブロックのデータ部分、すなわちデータパケットは、エラー訂正符号を構成しているので、このように同期パターンを含むデータの一部が欠落しても、エラー訂正ができる可能性がある。しかし、エラー訂正処理を実行させるためには、エラー訂正符号の先頭、つまりシンクブロックの先頭の位置が正しく検出されていることが必要である。
【０１１８】
そこで、同一セクタ内では、同じ長さのシンクブロックが連続して記録されていることを考えると、一度、特定のデータ長で同期パターンを検出したならば、その時点でのデータ長の間隔でシンクブロックが並んでいる可能性が高いと考えられる。したがって、同期パターンを検出できなくても、次に同期パターンを検出するまで、前回検出された同期パルスを出力し続けることにより、この同期パルスに基づきデータを再生することができる可能性がある。例えば、図１３Ｃに示されるように、シンクブロック長に対応する同期パルスに基づき、図１３Ｂの如く、シンクブロックを正しく再生することができる。
【０１１９】
このための手段として、一度、同期パターンを検出できたなら、出力データの先頭にタイミングを合わせて一定間隔でパルスを出力するような回路を用いる。上述したイナーシャ回路１８がこの回路に相当する。
【０１２０】
図１７は、上述のイナーシャ回路１８の構成の一例を示す。この回路１８は、データ長ＬおよびＫの２種類のデータ長に対応したものである。端子５０に対して、データ長をＬあるいはＫの何れかに決定するための、識別信号Ｌ／Ｋが供給される。識別信号Ｌ／Ｋは、例えば、同期パターンの検出をシフトレジスタ１０Ｌを用いて行ったか、シフトレジスタＫ１１を用いて行ったかを示す識別信号である。また、端子５１に対して、同期パターンの検出のタイミングに対応した信号（スタートパルス）が供給される。
【０１２１】
スタートパルスは、Ｌ／Ｋカウンタ５２のスタート端子ＳＴに供給されると共に、当初端子５１側が選択されているスイッチ回路５４を介して、ＯＲ回路５８の一方の入力端に供給される。ＯＲ回路５８の出力は、後述するカウンタ５９のロード入力端に供給される。
【０１２２】
端子５０に入力された識別信号Ｌ／Ｋは、Ｌ／Ｋカウンタ５２のイネーブル端子ＥＮに供給されると共に、スイッチ回路５３の選択制御信号として用いられる。スイッチ回路５３は、この識別信号Ｌ／Ｋの内容に応じて入力端５３Ａおよび５３Ｂを選択される。入力端５３Ａおよび５３Ｂの選択に応じて、カウンタ５９のロードデータ端子に対して、データ長ＬおよびＫに対応した初期値が例えば図示されないシステムコントローラから供給されロードされる。
【０１２３】
カウンタ５９は、所定のクロックに基づき、ロードされた初期値からカウントダウンする。そして、カウント値が〔０〕になったところで、同期パルスを１クロック分、出力する。出力された同期パルスは、出力端６０に導出されると共に、ＯＲ回路５８の他方の入力端に供給される。同期パルスが出力されると、再度、スイッチ回路５３を介して初期値がロードされ、カウントダウンが再開される。
【０１２４】
カウンタ５９でのカウントは、ＯＲ回路５８から出力されるパルスを起点として開始される。すなわち、端子５１から供給されたスタートパルスか、あるいは、カウンタ５９から出力される同期パルスの何れかが起点とされる。そして、カウントの途中であっても、ＯＲ回路５８からのパルスが供給されれば、ロードデータ端子から初期値がロードされ、その初期値からのカウントダウンが開始される。したがって、入力データの同期パターンの検出位置が変わった場合でも、カウントの途中で初期値がロードされるので、入力データに追随した同期パルスを出力することができる。なお、スイッチ回路５４は、この回路１８の動作に応じて適宜選択される。スイッチ回路５４の選択によっては、後述するＬ／Ｋカウンタ５２から出力が起点とされる。
【０１２５】
図１８は、データ長がＬである場合の、イナーシャ回路１８での動作タイミングの一例を示す。カウンタ５９では、図１８Ａのクロックに基づきカウントダウンが行われる。例えば、タイミングＡでスタートパルスと識別信号Ｌ／Ｋとが入力される（図１８Ｂおよび図１８Ｃ）。すると、次のクロックで、ロードデータ端子からデータ長Ｌに対応した初期値が入力され、初期値からのカウントダウンがなされる（図１８Ｄ）。そして、カウント値が〔０〕になると（タイミングＢ）、スタートパルスが入力されなくても、図１８Ｅに示されるように同期パルスが出力される。これにより、一度スタートされると、一定間隔で同期パルスを出力することができる。
【０１２６】
また、タイミングＣのように、カウンタ５９によるカウントダウンの途中でスタートパルスが入力されると、その時点で初期値がロードされる。さらに、タイミングＤのように、カウント値が〔０〕になるのとスタートパルスの入力とが同時でも、上述のタイミングＢと同様に、その時点で初期値がロードされる。
【０１２７】
このように、スタートパルスが入力されてからＬクロック後に、同期パルスが出力される。一方、データ長がＫの場合でも、イナーシャ回路１８内で（Ｌ−Ｋ）クロック分のディレイが調整され（後述する）、その後、カウンタ５９でのカウントダウンが開始される。そのため、出力データ（シンクブロック）を出力するのに際して、Ｌクロック分だけ遅延させる必要がある。この出力データの遅延は、図１１におけるディレイライン１９内の、ディレイ１９Ｂを用いて行われる。
【０１２８】
次に、同期パターンの検出結果をイナーシャ回路１８に伝達する方法について、図１９〜図２１を用いて説明する。先ず、図２０を用いて、データ長がＬの場合について説明する。図１９は、タイミングＡが最も新しい時間に入力された同期パターンを示し、入力端子１に対して同期パターンがＤ、Ｃ、ＢおよびＡの順番で入力されることが示される。なお、Ａ、Ｂ、ＣおよびＤそれぞれのタイミングで入力された同期パターンに対応したシンクブロックを、それぞれシンクブロックＡ、Ｂ、ＣおよびＤと称する。
【０１２９】
図１９のＡおよびＢのタイミングで同期パターンが検出された場合、シフトレジスタＬ１０およびディレイライン１９には、それぞれ図２０に示されるように、各データが格納される。すなわち、シンクブロックＣがディレイライン１９中のディレイ１９Ｂに格納され、シンクブロックＢがディレイ１９Ａに格納される。一方、シンクブロックＡは、シフトレジスタＬ１０に格納されている。
【０１３０】
シンクブロックＢに対してイナーシャ回路１８をスタートさせなければいけない。このシンクブロックＢの先頭に相当するシンクＲＡＭ１７上の格納位置は、シンクＲＡＭ１７の先頭から（Ｌ−Ｋ）分進んだ位置、すなわち、（シンクＲＡＭ１７の最終出力位置から２Ｌ遡った位置である。このシンクＲＡＭ１７には、各シンクブロックの対応する位置に、そのシンクブロックの、同期パターンの検出情報、シンクブロック長およびビットシフト量が格納される。最終出力位置からＬクロック前の格納位置から、イナーシャ回路１８に対して同期パターンの検出情報が出力される。同期パターン検出情報は、例えば識別信号Ｌ／Ｋである。
【０１３１】
図２１は、データ長がＫの場合の例である。この場合も、上述のデータ長がＬの場合と動作は同様にしてなされる。このデータ長がＫの場合には、シンクブロックＢに対して、同期パターン検出情報をシンクＲＡＭ１７の先頭、すなわち、最終出力位置から（３Ｌ−Ｋ）だけ遡った位置である。したがって、ディレイライン１９中のシンクブロックＢのタイミングと、シンクＲＡＭ１７中の対応するデータのタイミングとは、同タイミングとされる。
【０１３２】
ここで、シンクＲＡＭ１７からのイナーシャ回路１８へのデータの出力位置は、シンクブロック長がＬかＫかに関わらず、シンクＲＡＭ１７の最終出力位置からＬクロック前の位置で読み出している。一方、シンクブロック長がＫの場合には、イナーシャ回路１８でもＫクロック周期の同期パルスを出力するため、このままでは、同期パルスの出力と、ディレイライン１９中のシンクブロックデータとの出力位相が（Ｌ−Ｋ）クロック分、ずれてしまうことになる。
【０１３３】
そこで、イナーシャ回路１８中の、Ｌ／Ｋカウンタ５２が用いられる（図１７）。Ｌ／Ｋカウンタ５２は、データ長のＬとＫの差分だけをカウントするカウンタである。Ｌ／Ｋカウンタ５２は、端子５０からイネーブル端子ＥＮに供給された識別信号Ｌ／Ｋに基づき、シンクブロック長がＫであるときだけ、カウント動作を行う。図示されないシステムコントローラにより、データ長ＬおよびＫが初期値として供給される。Ｌ／Ｋカウンタ５２は、端子５１から入力されスタート端子ＳＴに供給される、スタートパルスによって起動される。起動されると、（Ｌ−Ｋ）からカウントダウンが開始され、カウント値が〔０〕になると、１クロック分のパルスが出力される。
【０１３４】
スイッチ回路５４は、シンクＲＡＭ１７のイナーシャ回路１８への出力がシンクブロック長Ｋであるときに、Ｌ／Ｋカウンタ５２の出力を選択するように切り替えられる。出力されたパルスは、スイッチ回路５４およびＯＲ回路５８を介して、カウンタ５９のロード端子に供給される。これにより、カウンタ５９では、ロードデータ端子から初期値が読み込まれ、カウントダウンが再開される。このように、Ｌ／Ｋカウンタ５２でカウンタ５９での再カウントを遅延させることにより、イナーシャ回路１８の同期パルス出力と、ディレイライン１９およびシンクＲＡＭ１７の出力のタイミングが合うように調整される。
【０１３５】
シンクＲＡＭ１７への書き込みは、位相制御回路１６によって制御される。比較（Ｌ）回路１２あるいは比較（Ｋ）回路１３からシンク検出回路１５に対して、同期パターンの検出結果が供給され検出報告がなされると、シンク検出回路１５では、その報告に基づき、同期パターンの検出タイミング、すなわち、比較（Ｌ）回路１２および比較（Ｋ）回路１３の何方から検出報告があったかの情報を、位相制御回路１６に供給する。
【０１３６】
位相制御回路１６では、この情報に基づき、シンクＲＡＭ１７への書き込みアドレスを求めると共に、シンクＲＡＭ１７に対して書き込むデータを作成する。シンクＲＡＭ１７へは、上述したように、シンク検出フラグブロック長情報（Ｌ／Ｋ）およびビットシフト量が書き込まれる。それらが位相制御回路１６で作成される。また、シンクＲＡＭ１７に対する書き込みアドレスは、図２０および図２１を用いて説明したように、イナーシャ回路１８による処理を開始させるシンクブロックＢが、データ長がＫの場合にはシンクＲＡＭ１７の先頭から書き込まれ、データ長がＬの場合には、シンクＲＡＭ１７の先頭から（Ｌ−Ｋ）クロック分遅延された位置から書き込まれる。
【０１３７】
なお、データ列の記録媒体への記録時に、予め、データ長とシンクブロックを識別するための識別情報を、シンクブロックのデータ中に格納しておくことができる。こうすることで、再生時に、検出したデータ長と、シンクブロック種別の妥当性をのチェックを行い、後段のアプリケーションソフトウェアで誤った処理を行うことを防ぐことができる。
【０１３８】
この適用例としては、ビデオデータとオーディオデータのシンクブロック長を予め決めておき、ＩＤ情報（ＩＤ１）の中の、オーディオ／ビデオを示すフラグと、検出されたシンクブロックのデータ長との関係が一致したときのみ、正しい同期パターンが検出されたと見做すという処理が考えられる。
【０１３９】
このような識別情報として、例えば、シンクブロック中のＩＤ１、ＤＩＤおよび長さ情報ＬＴを用いることができる。
【０１４０】
この一実施形態では、シンク検出回路１５において、このチェックが行われる。すなわち、このチェックにより不当であると判断された場合には、同期パターンが検出されなかったとして処理され、位相制御回路１６への上述の報告を行わないようにする。
【０１４１】
シンク検出情報は、出力データへ反映される。すなわち、最終出力段である出力制御回路２０では、イナーシャ回路１８出力と、同期パターンの検出情報に基づき、ディレイライン１９からの出力データを、ビットシフト量だけシフトさせ、元のデータの１バイト単位に復元する。
【０１４２】
図２２は、出力制御回路２０から出力されるデータの例を示す。この例では、データ長Ｌが〔６〕とされている。図２２Ａのクロックに基づき全体的な動作が行われる。端子１からの入力データは、データ長が〔６〕のシンクブロックＡに続いて、データ長が〔４〕に相当するデータギャップとなる。続けて、データ長が（６）のシンクブロックＣが入力される。このように、入力データから同期パターンが検出され、カウンタ５９により、データ長Ｌからカウントダウンされる。カウント値が〔０〕になると、同期パルスが生成され、データが出力される。データ長が〔６〕のままで、データ長の異なる（Ｌ＞）データギャップが入力されても、次に正常なシンクブロックＣが入力されると、カウント値が〔０〕になる前にデータ長Ｌに対応する値からカウントダウンが開始される。これにより、シンクブロックしは、正常に出力される。
【０１４３】
なお、上述では、データ長がＬおよびＫの間隔での同期パターンの参照を行っているが、これはこの例に限定されない。すなわち、同様の処理で、Ｌ，２，３，・・・，ｎＬ、Ｋ，２Ｋ，３Ｋ，・・・，ｍＫの間隔で、同期パターンの参照を行うことも、可能である。
【０１４４】
また、上述では、この記録媒体として磁気テープを用いるようにしているが、これはこの例に限定されない。この発明は、例えば、ハードディスクや光磁気ディスクなどの、ディスク状記録媒体に適用することが可能である。また、記録媒体だけでなく、ネットワークなどの通信を介して伝送されたデータに対しても適用可能である。
【０１４５】
【発明の効果】
以上説明したように、この発明によれば、複数の長さのシンクブロックから構成されるディジタルデータ列から、各シンクブロックの位相を検出する際に、検出するブロック長の切り替え信号などを外部から入力する必要が無いので、再生装置のシステム構成を簡単にすることができるという効果がある。
【０１４６】
また、この一実施形態によれば、入力された異なるシンクブロック長の差分に基づき、データの出力を制御しているため、シンクブロック長が切り替わる点で、データが消失しないように処理することができる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施形態の記録側の構成を示すブロック図である。
【図２】この発明の一実施形態の再生側の構成を示すブロック図である。
【図３】トラックフォーマットの一例を示す略線図である。
【図４】トラックフォーマットの他の例を示す略線図である。
【図５】シンクブロックの構成の複数の例を示す略線図である。
【図６】シンクブロックに付加されるＩＤおよびＤＩＤの内容を示す略線図である。
【図７】ビデオエンコーダの出力の方法と可変長符号化を説明するための略線図である。
【図８】ビデオエンコーダの出力の順序の並び替えを説明するための略線図である。
【図９】順序の並び替えられたデータをシンクブロックにパッキングする処理を説明するための略線図である。
【図１０】ビデオデータおよびオーディオデータに対するエラー訂正符号を説明するための略線図である。
【図１１】この発明による同期検出回路の構成の一例を示すブロック図である。
【図１２】入力データのビットシフトを説明するための略線図である。
【図１３】入力データならびに同期パルスを説明するための略線図である。
【図１４】シフトレジスタを用いたシンク検出を説明するための略線図である。
【図１５】比較（Ｌ）回路および比較（Ｋ）回路の構成の一例を示すブロック図である。
【図１６】シンク比較回路での同期パターン検出を説明するための略線図である。
【図１７】この発明によるイナーシャ回路の構成の一例を示すブロック図である。
【図１８】イナーシャ回路での動作タイミングの一例を示すタイミングチャートである。
【図１９】同期パターンの検出結果をイナーシャ回路に伝達する方法を説明するための略線図である。
【図２０】同期パターンの検出結果をイナーシャ回路に伝達する方法を説明するための略線図である。
【図２１】同期パターンの検出結果をイナーシャ回路に伝達する方法を説明するための略線図である。
【図２２】出力制御回路から出力されるデータの例を示すタイミングチャートである。
【図２３】トラック上の各セクタの配置の一例を概略的に示す略線図である。
【図２４】従来技術によるシンク検出回路の構成の一例を示すブロック図である。
【符号の説明】
１０・・・シフトレジスタＬ、１１・・・シフトレジスタＫ、１２・・・比較（Ｌ）回路、１３・・・比較（Ｋ）回路、１４・・・シンク比較回路、１５・・・シンク検出回路、１６・・・位相制御回路、１７・・・シンクＲＡＭ、１８・・・イナーシャ回路、１９・・・ディレイライン、２０・・・出力制御回路、５２・・・Ｌ／Ｋカウンタ、５９・・・カウンタ、１００・・・記録再生装置、１１４・・・ＡＵＸ付加回路、１１６・・・外符号エンコーダ、１１７・・・シャフリング、１１８・・・ＩＤ付加回路、１１９・・・内符号エンコーダ、１２０・・・同期付加回路、１２３・・・磁気テープ、１３２・・・同期検出回路、１３３・・・内符号デコーダ、１３４・・・ＩＤ補間回路、１５１・・・デシャフリング回路、１５２・・・外符号デコーダ、１５３・・・ＡＵＸ分離回路、１５５・・・補間回路、１５６・・・出力部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a synchronization detection apparatus and method for detecting a synchronization pattern from at least two data blocks having different data lengths reproduced from a recording medium, and a reproduction apparatus.
[0002]
[Prior art]
In recent years, a magnetic tape is used as a recording medium, and a digital video tape recorder that records and reproduces a digital video signal and a digital audio signal is becoming widespread.
[0003]
In such an apparatus, digital video data and digital audio data are stored in units of packets of a predetermined length, and a synchronization pattern for synchronization detection, a block ID for identifying each packet, and data contents are stored in each packet. The sync block is configured by adding the ID to be represented and the parity for error correction. The sync blocks are grouped according to the type of data into sectors, and are recorded on the magnetic tape as serial data in units of sectors. Recording is performed by a helical scan method in which tracks are formed obliquely on a magnetic tape by a rotary head.
[0004]
Further, at the time of recording, the lengths of the sync blocks in the same sector are made the same, the block IDs are continuous, and the IDs representing the data contents are the same values.
[0005]
FIG. 23 schematically shows an example of the arrangement of each sector on the track. The rotating head traces from the left side to the right side of the figure to form a track. As described above, the track is actually formed obliquely with respect to the magnetic tape, and one frame of video data is recorded using a plurality of, for example, four tracks. A plurality of audio sectors for recording audio data are arranged between video sectors for recording video data. In this example, since audio signals for eight channels from Ch1 to Ch8 can be handled, eight audio sectors A1 to A8 are arranged.
[0006]
Between each sector, an edit gap (EG) in which no audio data is recorded is arranged so that, for example, insert editing can be performed in units of sectors of the audio signal. A preamble is provided at the head of the track. In the preamble, a signal for easily locking the reproduction clock PLL, for example, data of “FF (hexadecimal notation)” is repeatedly recorded. Further, the shortest recording wavelength on the recording medium depends on the data amount for one track.
[0007]
At the time of reproduction, a track on the magnetic tape is traced by the rotary head, and a reproduction signal is obtained. The edge of the signal in the preamble portion of the reproduced signal is detected, and the reproduced clock PLL is locked using the edge interval. Then, the sync pattern is detected from the playback bit string synchronized with the playback clock from the playback signal by the sync detection circuit, and the head position of each sync block is detected. Then, the detected packets in the sync block are rearranged according to the block ID number and the data content ID, and the original data string is decoded. That is, by using the fact that the sync block head sync pattern bit string and appearance period, and the block ID numbers are continuous in the same sector and the ID representing the data contents are the same, the phase of the sync block is Identified.
[0008]
For example, when the sync pattern bit string matches the unique pattern and the same pattern is detected at a position delayed by the sync block length, and the block ID number is appropriate, the sync block phase is specified. .
[0009]
Here, consider a case where an error occurs in the data string when the data string is decoded. Here, it is assumed that the bit interval of the data string is always the same and only a random error is added. In this case, since the bit interval between the synchronization patterns is always the same within the same sector, if synchronization can be detected at the head of the sector, then flywheel processing is performed based on the block length, so that the head of the subsequent synchronization block is The phase can be specified. Therefore, in this case, it is only necessary to ensure a sufficient synchronization detection probability at the head position of the sector.
[0010]
The flywheel process is a process for generating a synchronization signal following the previously detected synchronization, and is realized by an inertia circuit.
[0011]
[Problems to be solved by the invention]
An actual digital video tape recorder handles two types of data, video and audio. For example, in order to store and handle two types of data with different data amounts per video editing unit in one type of sync block, insert a redundant part into one of the data lengths. To match.
[0012]
For example, considering the PAL / SECAM format used in European countries, the number of audio data samples in one field with a period of 50 Hz is 910 samples when the sampling frequency is 48 KHz (one sample). Is 24 bits + control bits). When trying to fit this in a sync block with a block length L that matches the number of video data,
910 samples × (24 bits + control bits) = L × n (1)
It becomes. However, n is an integer. Therefore, if the number of bytes of audio data is an integral multiple of L, there is no useless recording area and efficiency is improved.
[0013]
On the other hand, the optimum sync block length of video data is determined by the total amount of data, the minimum number of image blocks that are units of processing, the number of tracks per editing unit, and the like. In other words, the optimum value of the sync block length differs depending on the type of stored data. If there is no optimum sync block length combination for both audio data and video data, either sync block length is If redundant data is not inserted, the length cannot be made the same, resulting in poor efficiency.
[0014]
Therefore, if the sync block for storing the audio data and the video data has a recording format in which the optimum length is selected, the recording efficiency can be increased. That is, sync blocks having different lengths are mixed in one recording format.
[0015]
As described above, at the time of reproduction, it is necessary to detect the synchronization pattern by the sync detection circuit and cut out the sync block. FIG. 24 shows an example of the configuration of a sync detection circuit according to the prior art. This circuit corresponds to a sync block whose data length is L. The input data supplied from the
[0016]
The data string output from the
[0017]
The input data is also supplied to the
[0018]
Based on the sync block phase information obtained by the
[0019]
As described above, the sync detection circuit according to the prior art has only one set of circuits for detecting a synchronization pattern, and cannot cope with a case where data blocks having different lengths are included in a series of input data. In addition, the
[0020]
As a method of processing a data string having a plurality of sync block lengths by a sync detection circuit that can handle only one type of sync pattern interval, a control signal for switching the sync block length to be detected corresponding to the input data string is used. It is possible. For example, the switching timing can be generated from the position information of the reproducing head for the position of the audio and video sectors on the track.
[0021]
However, this method has a problem that, for example, in a reproduction system that requires a high data rate and a large number of reproduction heads, it is necessary to generate a control signal corresponding to each reproduction head.
[0022]
Also, in a system in which playback is performed at a tape speed different from that at the time of recording, and the rotational speed of the rotary head is controlled during variable speed playback, the switching timing changes dynamically, and the control signal is generated. There was a problem that this was the case.
[0023]
Further, as in the configuration according to the prior art of FIG. 24, in the circuit in which the processing is delayed by 3L as a whole, the detection block length is instantaneously switched from L to K shorter than L using the control signal in this state. In this case, there is a problem that data of a length of (3L-K) on the circuit that delays data is lost. This is because control is performed so that data is output at the timing of the data length K even though 3 L worth of data exists on all delays.
[0024]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a synchronization detection device and method, and a playback device that can automatically detect data blocks of different lengths mixed in a data string.
[0025]
[Means for Solving the Problems]
In order to solve the above-described problem, the present invention provides a synchronization detection apparatus for detecting synchronization of at least two data blocks having different data lengths having a synchronization pattern for detecting synchronization, and for synchronizing the input data with the synchronization pattern A length corresponding to the first data length L, in which the input data is sequentially stored every predetermined unit length, and the stored data is output from the oldest order every predetermined unit length. Whether the data inputted to the first memory means and the data outputted from the first memory means both coincide with the synchronization pattern based on the first memory means and the detection result of the pattern detecting means. Input data is input simultaneously with the first comparing means to be detected and the first memory means, and the input data is sequentially stored for each predetermined length unit. Data corresponding to a second data length K that is shorter than the first data length L and is not an integer multiple of the first data length L. Based on the detection result of the second memory means and the pattern detection means, it is detected whether the data inputted to the second memory means and the data outputted from the second memory means both coincide with the synchronization pattern. And a second comparison means, and a synchronization detection is performed when a synchronization pattern match is detected in either one of the first comparison means and the second comparison means. It is.
[0026]
The present invention also provides a reproducing apparatus for reproducing at least two different data length data blocks having a synchronization pattern for detecting synchronization recorded on a recording medium, with respect to reproduced data reproduced from the recording medium. A synchronization pattern detecting means for detecting the synchronization pattern and storing the reproduction data in order for each predetermined unit length and outputting the stored data in order from the oldest for each predetermined unit length. Based on the detection result of the corresponding first memory means and the pattern detection means, the data input to the first memory means and the data output from the first memory means both match the synchronization pattern. The reproduction data is input simultaneously with the first comparison means for detecting whether or not and the first memory means, and the reproduction data is sequentially stored for each predetermined length unit. Corresponding to a second data length K that is shorter than the first data length L and that is not in an integral multiple relationship with the first data length L, the stored data is output in order from the oldest for every predetermined unit length. Whether the data input to the second memory means and the data output from the second memory means match the synchronization pattern based on the length of the second memory means and the detection result of the pattern detection means If the coincidence of the synchronization pattern is detected in any one of the second comparison means for detecting the first comparison means, and the first comparison means and the second comparison means, it is assumed that synchronization detection has been made, A reproducing apparatus comprising: output means for outputting data block units each having a data length corresponding to the one of the comparison means and the second comparison means for which the synchronization pattern match is detected.
[0027]
The present invention also provides a synchronization detection method for detecting synchronization of data blocks having at least two different data lengths having a synchronization pattern for detecting synchronization, wherein the first of the length corresponding to the first data length L From the first data length L, a step of sequentially storing input data for each predetermined unit length and outputting data stored in the first memory from the oldest order for each predetermined unit length. Input data is input simultaneously with the first memory to the second memory having a length corresponding to the second data length K that is short and has no integer multiple relationship with the first data length L. A step of sequentially storing data in units of a predetermined length and outputting data stored in the second memory from an old order in units of a predetermined unit length, and performing synchronization pattern detection on input data First detecting whether the data input to the first memory and the data output from the first memory both match the synchronization pattern based on the detection result of the turn detection step and the pattern detection step The second step of detecting whether the data input to the second memory and the data output from the second memory both match the synchronization pattern based on the detection results of the comparison step and the pattern detection step The synchronization detection is characterized in that the synchronization detection is performed when a synchronization pattern match is detected in any one of the first comparison step and the second comparison step. Is the method.
[0028]
As described above, according to the present invention, data is input to the first and second memory means having lengths corresponding to the first and second data lengths L and K, respectively. For each of the memory means, the input data and the output data are compared, and the synchronization detection is made when either of the first and second memory means detects a synchronization pattern for both input and output. Therefore, synchronization detection can be automatically performed for at least two different data lengths.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which the present invention is applied to a digital video tape recorder will be described. This embodiment is suitable for use in a broadcast station environment, and enables recording / playback of video signals in a plurality of different formats. For example, both signals with 480 effective lines (480i signal) in interlaced scanning based on the NTSC system and signals with 576 effective lines (576i signal) in interlaced scanning based on the PAL system are almost hard. It is possible to record and play back without changing the wear. Furthermore, signals with 1080 lines (1080i signal) in interlaced scanning and signals with 480 lines, 720 lines, and 1080 lines in progressive scanning (non-interlaced) (480p signal, 720p signal, 1080p signal), respectively. Recording / playback can be performed.
[0030]
In this embodiment, the video signal signal is compression-encoded based on the MPEG2 system, and the audio signal is handled uncompressed. As is well known, MPEG2 is a combination of motion compensation predictive coding and compression coding by DCT. The data structure of MPEG2 has a hierarchical structure, and from the lower order is a block layer, a macroblock layer, a slice layer, a picture layer, a GOP layer, and a sequence layer.
[0031]
The block layer is composed of DCT blocks that are units for performing DCT. The macroblock layer is composed of a plurality of DCT blocks. The slice layer is composed of a header part and an arbitrary number of macroblocks that do not extend between rows. The picture layer is composed of a header part and a plurality of slices. A picture corresponds to one screen. The GOP (Group Of Picture) layer is composed of a header part, an I picture that is a picture based on intra-frame coding, and a P and B picture that are pictures based on predictive coding.
[0032]
An I picture (Intra-coded picture) uses information that is closed only in one picture when it is encoded. Therefore, at the time of decoding, it can be decoded only with the information of the I picture itself. A P picture (Predictive-coded picture: a forward predictive coded picture) uses a previously decoded I picture or P picture that is temporally previous as a predicted picture (an image that serves as a reference for obtaining a difference). . Whether the difference from the motion compensated predicted image is encoded or encoded without taking the difference is selected in units of macroblocks. A B picture (Bidirectionally predictive-coded picture) is a previously decoded I picture or P picture that is temporally previous, as a predicted picture (a reference picture for obtaining a difference). Three types of I pictures or P pictures that have already been decoded and interpolated pictures made from both are used. Among the three types of motion-compensated difference encoding and intra-encoding, the most efficient one is selected for each macroblock.
[0033]
Therefore, macroblock types include intra-frame (Intra) macroblocks, forward (Foward) inter-frame prediction macroblocks that predict the future from the past, and backward (Backward) frames that predict the past from the future. There are prediction macroblocks and bidirectional macroblocks that predict from both the front and rear directions. All macroblocks in an I picture are intraframe coded macroblocks. Further, the P picture includes an intra-frame encoded macro block and a forward inter-frame prediction macro block. The B picture includes all the four types of macroblocks described above.
[0034]
A GOP includes at least one I picture, and P and B pictures are allowed even if they do not exist. The uppermost sequence layer includes a header part and a plurality of GOPs.
[0035]
In the MPEG format, a slice is one variable length code sequence. A variable-length code sequence is a sequence in which a data boundary cannot be detected unless the variable-length code is decoded.
[0036]
In addition, an identification code (referred to as a start code) having a predetermined bit pattern arranged in units of bytes is arranged at the heads of the sequence layer, GOP layer, picture layer, slice layer, and macroblock layer. . In addition, the header part of each layer mentioned above describes a header, extension data, or user data collectively. In the header of the sequence layer, the size (number of vertical and horizontal pixels) of the image (picture) is described. In the GOP layer header, a time code, the number of pictures constituting the GOP, and the like are described.
[0037]
The macroblock included in the slice layer is a set of a plurality of DCT blocks, and the coded sequence of the DCT block is a sequence of quantized DCT coefficients, the number of consecutive 0 coefficients (run), and the non-zero sequence immediately thereafter. (Level) is variable length encoded as one unit. Identification codes arranged in byte units are not added to the macroblock and the DCT block in the macroblock. That is, these are not one variable length code sequence.
[0038]
The macro block is obtained by dividing a screen (picture) into a grid of 16 pixels × 16 lines. The slice is formed by, for example, connecting the macro blocks in the horizontal direction. The last macroblock of the previous slice and the first macroblock of the next slice are continuous, and it is not allowed to form macroblock overlap between slices. When the screen size is determined, the number of macro blocks per screen is uniquely determined.
[0039]
On the other hand, in order to avoid signal degradation due to decoding and encoding, it is desirable to edit on the encoded data. At this time, the P picture and the B picture require the temporally previous picture or the previous and subsequent pictures for decoding. For this reason, the editing unit cannot be set to one frame unit. In consideration of this point, in this embodiment, one GOP is made up of one I picture.
[0040]
Further, for example, a recording area in which recording data for one frame is recorded is a predetermined one. Since MPEG2 uses variable length coding, the amount of data generated for one frame is controlled so that data generated in one frame period can be recorded in a predetermined recording area. Further, in this embodiment, one slice is composed of one macro block and one macro block is applied to a fixed frame having a predetermined length so as to be suitable for recording on a magnetic tape.
[0041]
FIG. 1 shows an example of the configuration of the recording side of the recording / reproducing apparatus according to this embodiment. At the time of recording, a digital video signal is input from the terminal 101 via a receiving unit of a predetermined interface, for example, SDI (Serial Data Interface). SDI is an interface defined by SMPTE for transmitting (4: 2: 2) component video signals, digital audio signals and additional data. The input video signal is subjected to DCT (Discrete Cosine Transform) processing in the
[0042]
On the other hand, SDTI (Serial Data Transport Interface) format data, which is an interface defined by ANSI / SMPTE 305M, is input through the
[0043]
The elementary stream selected and output by the
[0044]
Since the video data of the elementary stream is variable-length encoded, the data lengths of the macroblocks are not uniform. In the packing and shuffling
[0045]
Video data and system data from the packing and shuffling unit 107 (hereinafter, unless otherwise required, system data is also simply referred to as video data) is supplied to the
[0046]
The output of the
[0047]
Audio data is supplied from an
[0048]
Audio data and AUX from the AUX adding unit 114 (hereinafter referred to simply as audio data including AUX unless otherwise required) are supplied to the
[0049]
The output of the shuffling unit 117 is supplied to the
[0050]
You may perform a scramble process with respect to recording data as needed. Also, digital modulation may be performed during recording, and
[0051]
FIG. 2 shows an example of the configuration on the reproduction side of one embodiment of the present invention. A reproduction signal reproduced by the
[0052]
The output of the
[0053]
The video data from the
[0054]
The output of the
[0055]
The output of the deshuffling and
[0056]
Since the DCT coefficients are arranged from the DC component and the low-frequency component to the high-frequency component across the DCT block, a macroblock is configured even if the DCT coefficient is ignored from a certain point in this way. For each DCT block, DCT coefficients from DC and low frequency components can be distributed evenly.
[0057]
The output of the
[0058]
As for the input / output of the stream converter 141, as in the recording side, a sufficient transfer rate (bandwidth) is secured according to the maximum length of the macroblock. When the length of the macroblock is not limited, it is preferable to secure a bandwidth that is three times the pixel rate.
[0059]
The output of the stream converter 141 is supplied to the
[0060]
The audio data separated by the
[0061]
The output of the
[0062]
Although omitted in FIGS. 1 and 2, a timing generator for generating a timing signal synchronized with input data, a system controller (microcomputer) for controlling the overall operation of the recording / reproducing apparatus, and the like are provided. .
[0063]
In this embodiment, the signal recording on the magnetic tape is performed by a helical scan method in which an oblique track is formed by a magnetic head provided on a rotating rotary head. A plurality of magnetic heads are provided on the rotary drum at positions facing each other. That is, when the magnetic tape is wound around the rotary head with a winding angle of about 180 °, a plurality of tracks can be simultaneously formed by rotating the rotary head at 180 °. Further, two magnetic heads having different azimuths are used as one set. The plurality of magnetic heads are arranged so that adjacent tracks have different azimuths.
[0064]
FIG. 3 shows an example of a track format formed on the magnetic tape by the rotary head described above. This is an example in which video and audio data per frame are recorded in 8 tracks. For example, an interlace signal (480i signal) and an audio signal having a frame frequency of 29.97 Hz, a rate of 50 Mbps, an effective line number of 480, and an effective horizontal pixel number of 720 pixels are recorded. Further, an interlace signal (576i signal) and an audio signal having a frame frequency of 25 Hz, a rate of 50 Mbps, an effective line number of 576, and an effective horizontal pixel number of 720 pixels can be recorded in the same tape format as in FIG.
[0065]
One segment is composed of two tracks of different azimuths. That is, 8 tracks are composed of 4 segments. A track number [0] and a track number [1] corresponding to azimuth are assigned to a set of tracks constituting a segment. In the example shown in FIG. 3, the track numbers are interchanged between the first 8 tracks and the second 8 tracks, and different track sequences are attached to each frame. As a result, even if one of the pair of magnetic heads having different azimuths becomes unreadable due to clogging, for example, the influence of the error can be reduced using the data of the previous frame.
[0066]
In each of the tracks, a video sector in which video data is recorded is disposed on both ends, and an audio sector in which audio data is recorded is disposed between the video sectors. FIG. 3 and FIG. 4 described later show the arrangement of audio sectors on the tape.
[0067]
In the track format shown in FIG. 3, 8-channel audio data can be handled. A1 to A8 indicate
[0068]
In FIG. 3, since data for one field is recorded on four tracks, two ECC blocks per channel of audio data are recorded on four tracks. Data of two ECC blocks (including outer code parity) are divided into four sectors, and are distributed and recorded on four tracks as shown in FIG. A plurality of sync blocks included in two ECC blocks are shuffled. For example, a 2 ECC block of
[0069]
In this example, video data for 4 ECC blocks is shuffled (interleaved) with respect to one track, and is divided into each sector by Upper Side and Lower Side and recorded. A system area is provided at a predetermined position in the video sector of the Lower Side.
[0070]
In FIG. 3, SAT1 (Tr) and SAT2 (Tm) are areas in which servo lock signals are recorded. In addition, gaps (Vg1, Sg1, Ag, Sg2, Sg3, and Vg2) having a predetermined size are provided between the recording areas.
[0071]
FIG. 3 shows an example in which data per frame is recorded in 8 tracks, but data per frame can be recorded in 4 tracks, 6 tracks, etc. depending on the format of data to be recorded and reproduced. FIG. 4A shows a format in which one frame has 6 tracks. In this example, the track sequence is only [0].
[0072]
As shown in FIG. 4B, the data recorded on the tape is composed of a plurality of blocks called “sink blocks” divided at equal intervals. FIG. 4C schematically shows the configuration of the sync block. As will be described in detail later, the sync block is composed of a sync pattern for detecting synchronization, an ID for identifying each sync block, a DID indicating the content of subsequent data, a data packet, and an inner code parity for error correction. Is done. Data is handled as a packet in sync block units. That is, the smallest data unit to be recorded or reproduced is one sync block. A large number of sync blocks are arranged (FIG. 4B) to form, for example, a video sector (FIG. 4A).
[0073]
FIG. 5 more specifically shows the data structure of the sync block of video data, which is the minimum unit of recording / reproduction. In this embodiment, data of one or two macroblocks (VLC data) is stored in one sync block according to the format of video data to be recorded, and the size of one sync block is The length is changed according to the format of the video signal to be handled. As shown in FIG. 5A, one sync block is composed of a 2-byte SYNC pattern, 2-byte ID, 1-byte DID, for example, a data area variably defined between 112 bytes and 206 bytes, and 12 bytes from the top. Consists of byte parity (internal code parity). The data area is also called a payload.
[0074]
The first 2-byte SYNC pattern is for synchronization detection and has a predetermined bit pattern. Synchronization detection is performed by detecting a SYNC pattern that matches a unique pattern.
[0075]
FIG. 6A shows an example of bit assignments of ID0 and ID1. The ID has important information inherent to the sync block, and 2 bytes (ID0 and ID1) are assigned to each ID. ID0 stores identification information (SYNC ID) for identifying each sync block in one track. The SYNC ID is, for example, a serial number assigned to the sync block in each sector. The SYNC ID is expressed by 8 bits. A SYNC ID is assigned to each of the video sync block and the audio sync block.
[0076]
ID1 stores information related to the track of the sync block. If the MSB side is
[0077]
FIG. 6B shows an example of DID bit assignment in the case of video. The DID stores information related to the payload. Based on the value of
[0078]
FIG. 6C shows an example of DID bit assignment in the case of audio.
[0079]
Returning to FIG. 5, FIGS. 5B to 5E show examples of the above-described payload. FIGS. 5B and 5C show examples of cases where video data (variable-length encoded data) of 1 and 2 macroblocks is stored in the payload, respectively. In the example shown in FIG. 5B in which one macroblock is stored, length information LT indicating the length of the subsequent macroblock is arranged in the first three bytes. The length information LT may or may not include its own length. Also, in the example shown in FIG. 5C in which two macroblocks are stored, the length information LT of the first macroblock is arranged at the head, and then the first macroblock is arranged. Then, the length information LT indicating the length of the second macro block is arranged following the first macro block, and the second macro block is arranged subsequently. The length information LT is information necessary for depacking.
[0080]
FIG. 5D shows an example where video AUX (auxiliary) data is stored for the payload. The length information LT describes the length of the video AUX data. Following this length information LT, 5-byte system information, 12-byte PICT information, and 92-byte user information are stored. The remaining portion with respect to the length of the payload is reserved.
[0081]
FIG. 5E shows an example where audio data is stored in the payload. Audio data can be packed over the entire length of the payload. The audio signal is not subjected to compression processing or the like, for example, is handled in the PCM format. However, the present invention is not limited to this, and audio data compressed and encoded by a predetermined method can be handled.
[0082]
In this embodiment, the length of the payload, which is the data storage area of each sync block, is optimally set for each of the video sync block and the audio sync block, and is not equal to each other. Also, the length of the sync block for recording video data and the length of the sync block for recording audio data are set to optimum lengths according to the signal format. Thereby, a plurality of different signal formats can be handled in a unified manner.
[0083]
FIG. 7A shows the order of DCT coefficients in video data output from the DCT circuit of the MPEG encoder. Starting from the upper left DC component in the DCT block, DCT coefficients are output in a zigzag scan in the direction of increasing horizontal and vertical spatial frequencies. As a result, as shown in FIG. 7B, a total of 64 (8 pixels × 8 lines) DCT coefficients are arranged in order of frequency components.
[0084]
This DCT coefficient is variable length encoded by the VLC part of the MPEG encoder. That is, the first coefficient is fixed as a DC component, and codes are assigned from the next component (AC component) corresponding to a run of zero and the subsequent level. Therefore, the variable length coding output for the coefficient data of the AC component is changed from the low (low order) coefficient of the frequency component to the high (high order) coefficient. 1 , AC 2 , AC Three , ... are arranged. The elementary stream includes variable length encoded DCT coefficients.
[0085]
In the
[0086]
FIG. 8 schematically shows the rearrangement of DCT coefficients in the
[0087]
As described above, the
[0088]
That is, in the macro block, the DCT block Y 1 , Y 2 , Y Three And Y Four , DCT block Cb 1 , Cb 2 , Cr 1 And Cr 2 DCT coefficients are arranged in order of frequency from the DC component and the low-frequency component to the high-frequency component. Then, a set consisting of a continuous run and the following level is divided into [DC, AC 1 , AC 2 , AC Three ,...], And variable length coding is performed so that codes are assigned.
[0089]
In the
[0090]
The rearranged coefficient data is DC (Y 1 ), DC (Y 2 ), DC (Y Three ), DC (Y Four ), DC (Cb 1 ), DC (Cb 2 ), DC (Cr 1 ), DC (Cr 2 ), AC 1 (Y 1 ), AC 1 (Y 2 ), AC 1 (Y Three ), AC 1 (Y Four ), AC 1 (Cb 1 ), AC 1 (Cb 2 ), AC 1 (Cr 1 ), AC 1 (Cr 2 ), ... Where DC, AC 1 , AC 2 ,... Are each code of a variable length code assigned to a set consisting of a run and a subsequent level, as described with reference to FIG.
[0091]
The converted elementary stream in which the order of the coefficient data is rearranged by the
[0092]
FIG. 9 schematically illustrates a macroblock packing process in the packing and shuffling
[0093]
As an example is shown in FIG. 9A, the lengths of 8 macroblocks are different from each other by variable length coding. In this example, the data of
[0094]
By the packing process, macroblocks are packed into a fixed length frame having a length of one sync block. The reason why data can be packed without excess or deficiency is that the amount of data generated in one frame period is controlled to a fixed amount. As shown in an example in FIG. 9B, a macroblock that is longer than one sync block is divided at a position corresponding to the sync block length. Of the divided macroblocks, the portion that overflows from the sync block length (overflow portion) is packed into an area that is vacant in order from the top, that is, after the macroblock whose length is less than the sync block length.
[0095]
In the example of FIG. 9B, the portion of the
[0096]
The length of each macro block can be checked in advance by the
[0097]
FIG. 10 shows an example of an error correction code used in one embodiment, FIG. 10A shows a 1 ECC block of the error correction code for video data, and FIG. 10B shows a 1 ECC block of the error correction code for audio data. . In FIG. 10A, VLC data is data from the packing and shuffling
[0098]
That is, a parity of 10 bytes of outer code is generated from a predetermined number of symbols (bytes) aligned in the vertical direction of the VLC data array, and ID, DID and VLC data (or outer code parity) aligned in the horizontal direction. The parity of the inner code is generated from a predetermined number of symbols (bytes). In the example of FIG. 10A, 10 outer code parity symbols and 12 inner code parity symbols are added. A Reed-Solomon code is used as a specific error correction code. In FIG. 10A, the lengths of VLC data in one SYNC block are different because they correspond to different frame frequencies of video data such as 59.94 Hz, 25 Hz, and 23.976 Hz.
[0099]
As shown in FIG. 10B, the product code for audio data is similar to that for video data, and generates 10-symbol outer code parity and 12-symbol inner code parity. In the case of audio data, the sampling frequency is 48 kHz, for example, and one sample is quantized to 16 bits. One sample may be converted into another number of bits, for example, 24 bits. The amount of audio data in one SYNC block differs according to the difference in frame frequency described above. As described above, two ECC blocks are formed by one field of audio data / one channel. One ECC block includes even-numbered and odd-numbered audio samples and audio AUX as data.
[0100]
Next, the
[0101]
In the following, it is assumed that the
[0102]
Input data which is bit serial is input to the
[0103]
Shift register L10 and shift register K11 have bit lengths corresponding to data lengths L and K, respectively. The output of the shift register L10 is supplied to the
[0104]
The detection result and shift amount in the comparison (L)
[0105]
On the other hand, the sync information delayed by (3L-K) is supplied from the
[0106]
Next, processing in the above-described
[0107]
Since the sync block actually handles serial data reproduced from the recording medium simply in units of 1 byte in which serial-parallel conversion is performed every 8 bits, data corresponding to the original sync block is processed. Input in a bit-shifted state. This is shown in FIG. Input data is simply handled in units of 8 bits (1 octet) as shown in FIG. 12A. As an example is shown in FIG. 12B, the input data delimiter does not necessarily correspond to the original (recording) data delimiter, and the data of each byte is, for example, as shown in FIG. 12C. In this example, the input data is delimited by 3 bits.
[0108]
The bit shift amount between the input data and the original data is determined by detecting how much the data is shifted when the synchronization pattern is detected. Here, the description will be made assuming that the bit shift amount of the input data string is 0 and coincides with the original data. In this example, input data and data delayed by L and K clocks with respect to the input are referred to. Then, verify whether the bit-shifted value of the data matches the unique sync pattern, the continuity of the ID number and the identity of the ID information, and if all are correct, the sync pattern is detected Judging that it was done.
[0109]
FIG. 13A shows an example of input data input from the
[0110]
Direct input data from the
[0111]
The comparison (L)
[0112]
It is to be noted that the input data is checked in advance by the
[0113]
By performing such processing, when a synchronization pattern is input at intervals of the data length L, the comparison (L)
[0114]
On the other hand, in the shift register K11, since the bit length of the register is shorter than the number of bytes of the input sync block, the state as shown in FIG. This detection circuit side does not detect a synchronization pattern.
[0115]
Similarly, when sync blocks having a data length of K are continuously input, the shift register K11 and the comparison (K)
[0116]
In this way, a plurality of sync blocks can be detected by using the circuit of FIG. 11 without specially providing data length information on input data. In principle, by providing a shift register and a comparison circuit for each data length to be detected, the types of data lengths that can be detected simultaneously can be increased.
[0117]
Next, a method for generating a synchronization pulse indicating the start position of the sync block when outputting the input data will be described. Originally, the data handled by the
[0118]
Therefore, considering that sync blocks of the same length are continuously recorded in the same sector, once a synchronization pattern is detected with a specific data length, the data length interval at that time is detected. There is a high possibility that the sync blocks are lined up. Therefore, even if the synchronization pattern cannot be detected, there is a possibility that data can be reproduced based on this synchronization pulse by continuing to output the previously detected synchronization pulse until the next synchronization pattern is detected. For example, as shown in FIG. 13C, based on the sync pulse corresponding to the sync block length, the sync block can be correctly reproduced as shown in FIG. 13B.
[0119]
As a means for this purpose, a circuit is used that outputs a pulse at a constant interval in time with the head of the output data once the synchronization pattern has been detected. The
[0120]
FIG. 17 shows an example of the configuration of the
[0121]
The start pulse is supplied to the start terminal ST of the L /
[0122]
The identification signal L / K input to the terminal 50 is supplied to the enable terminal EN of the L /
[0123]
The counter 59 counts down from the loaded initial value based on a predetermined clock. When the count value reaches [0], a synchronization pulse is output for one clock. The output synchronization pulse is led to the output terminal 60 and supplied to the other input terminal of the
[0124]
Counting by the
[0125]
FIG. 18 shows an example of the operation timing in the
[0126]
Further, when a start pulse is input during the countdown by the
[0127]
Thus, the synchronization pulse is output L clocks after the start pulse is input. On the other hand, even when the data length is K, a delay of (LK) clocks is adjusted in the inertia circuit 18 (described later), and then the countdown by the
[0128]
Next, a method for transmitting the synchronization pattern detection result to the
[0129]
When the synchronization pattern is detected at the timings A and B in FIG. 19, each data is stored in the shift register L10 and the
[0130]
The
[0131]
FIG. 21 shows an example when the data length is K. In this case, the operation is the same as in the case where the data length is L. When the data length is K, the sync pattern detection information is the head of the
[0132]
Here, the output position of data from the
[0133]
Therefore, the L /
[0134]
The
[0135]
Writing to the
[0136]
Based on this information, the
[0137]
It should be noted that identification information for identifying the data length and the sync block can be stored in the data of the sync block in advance when the data string is recorded on the recording medium. By doing this, it is possible to check the validity of the detected data length and sync block type during reproduction, and prevent erroneous processing from being performed in the subsequent application software.
[0138]
As an application example, the sync block length of video data and audio data is determined in advance, and the relationship between the flag indicating audio / video in the ID information (ID1) and the data length of the detected sync block is as follows. Only when they match, it can be considered that a correct synchronization pattern is detected.
[0139]
As such identification information, for example, ID1, DID and length information LT in the sync block can be used.
[0140]
In this embodiment, this check is performed in the
[0141]
The sync detection information is reflected in the output data. That is, in the
[0142]
FIG. 22 shows an example of data output from the
[0143]
In the above description, reference is made to the synchronization pattern at intervals of the data length L and K, but this is not limited to this example. That is, it is also possible to refer to the synchronization pattern at intervals of L, 2, 3,..., NL, K, 2K, 3K,.
[0144]
In the above description, a magnetic tape is used as the recording medium, but this is not limited to this example. The present invention can be applied to a disk-shaped recording medium such as a hard disk or a magneto-optical disk. Further, the present invention can be applied not only to a recording medium but also to data transmitted via communication such as a network.
[0145]
【The invention's effect】
As described above, according to the present invention, when a phase of each sync block is detected from a digital data sequence composed of sync blocks having a plurality of lengths, a block length switching signal to be detected is externally input. Since there is no need to input, there is an effect that the system configuration of the playback apparatus can be simplified.
[0146]
Further, according to this embodiment, since the output of data is controlled based on the difference between different input sync block lengths, processing is performed so that data is not lost at the point where the sync block length is switched. There is an effect that can be done.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a recording side according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration on the playback side according to an embodiment of the present invention.
FIG. 3 is a schematic diagram illustrating an example of a track format.
FIG. 4 is a schematic diagram illustrating another example of a track format.
FIG. 5 is a schematic diagram illustrating a plurality of examples of the configuration of a sync block.
FIG. 6 is a schematic diagram showing contents of ID and DID added to a sync block.
FIG. 7 is a schematic diagram for explaining a video encoder output method and variable-length coding.
FIG. 8 is a schematic diagram for explaining rearrangement of the output order of the video encoder;
FIG. 9 is a schematic diagram for explaining a process of packing the data in which the order is rearranged into a sync block;
FIG. 10 is a schematic diagram for explaining error correction codes for video data and audio data;
FIG. 11 is a block diagram showing an example of the configuration of a synchronization detection circuit according to the present invention.
FIG. 12 is a schematic diagram for explaining bit shift of input data;
FIG. 13 is a schematic diagram for explaining input data and a synchronization pulse;
FIG. 14 is a schematic diagram for explaining sync detection using a shift register;
FIG. 15 is a block diagram illustrating an example of a configuration of a comparison (L) circuit and a comparison (K) circuit.
FIG. 16 is a schematic diagram for explaining synchronization pattern detection in a sync comparison circuit;
FIG. 17 is a block diagram showing an example of the configuration of an inertia circuit according to the present invention.
FIG. 18 is a timing chart showing an example of operation timing in the inertia circuit.
FIG. 19 is a schematic diagram for explaining a method of transmitting a detection result of a synchronization pattern to an inertia circuit.
FIG. 20 is a schematic diagram for explaining a method of transmitting a detection result of a synchronization pattern to an inertia circuit.
FIG. 21 is a schematic diagram for explaining a method of transmitting a detection result of a synchronization pattern to an inertia circuit.
FIG. 22 is a timing chart showing an example of data output from the output control circuit.
FIG. 23 is a schematic diagram schematically illustrating an example of an arrangement of sectors on a track.
FIG. 24 is a block diagram showing an example of the configuration of a sync detection circuit according to the prior art.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
入力データに対して同期パターンの検出を行う同期パターン検出手段と、
上記入力データを所定単位長毎に順に格納すると共に、格納されているデータを上記所定単位長毎に古い順から出力する、第１のデータ長Ｌに対応する長さの第１のメモリ手段と、
上記パターン検出手段の検出結果に基づき、上記第１のメモリ手段に入力されるデータと上記第１のメモリ手段から出力されるデータとが共に上記同期パターンと一致するかどうかを検出する第１の比較手段と、
上記第１のメモリ手段と同時に上記入力データが入力され、上記入力データを上記所定長単位毎に順に格納すると共に、格納されているデータを上記所定単位長毎に古い順から出力する、上記第１のデータ長Ｌより短く、且つ、上記第１のデータ長Ｌと整数倍の関係に無い第２のデータ長Ｋに対応する長さの第２のメモリ手段と、
上記パターン検出手段の検出結果に基づき、上記第２のメモリ手段に入力されるデータと上記第２のメモリ手段から出力されるデータとが共に上記同期パターンと一致するかどうかを検出する第２の比較手段と
を有し、
上記第１の比較手段および上記第２の比較手段のうち何れか一方で上記同期パターンの上記一致が検出されたら、同期検出がなされたとすることを特徴とする同期検出装置。In a synchronization detection device for detecting synchronization of data blocks having at least two different data lengths having a synchronization pattern for detecting synchronization,
Synchronization pattern detection means for detecting a synchronization pattern for input data;
First memory means having a length corresponding to a first data length L, which sequentially stores the input data for each predetermined unit length and outputs the stored data from the oldest order for each predetermined unit length; ,
Based on the detection result of the pattern detection means, a first for detecting whether the data inputted to the first memory means and the data outputted from the first memory means both coincide with the synchronization pattern A comparison means;
The input data is input simultaneously with the first memory means, the input data is stored in order for each predetermined length unit, and the stored data is output from the oldest order for each predetermined unit length. Second memory means having a length corresponding to a second data length K that is shorter than the data length L of 1 and not in an integer multiple relationship with the first data length L;
Based on the detection result of the pattern detection means, a second for detecting whether the data inputted to the second memory means and the data outputted from the second memory means both coincide with the synchronization pattern A comparison means,
A synchronization detection apparatus, wherein synchronization is detected when the coincidence of the synchronization pattern is detected by either one of the first comparison means and the second comparison means.
上記第１のデータ長Ｌと上記第２のデータ長Ｋとは、（Ｌ＞Ｋ）且つ（２Ｋ＞Ｌ）の関係であることを特徴とする同期検出装置。In the synchronous detection device according to claim 1,
The synchronization detecting device, wherein the first data length L and the second data length K have a relationship of (L> K) and (2K> L).
上記入力データを遅延させる遅延手段と、
上記同期検出がなされたら、同期が検出されたデータ長に対応した間隔で同期信号を出力する同期信号生成手段と、
上記同期信号生成手段によって生成された上記同期信号に同期させて上記遅延手段からデータを出力する出力制御手段と
をさらに有し、
上記同期信号生成手段は、上記第２の比較手段で上記同期パターンの上記一致が検出された場合には、上記第１のデータ長と上記第２のデータ長との差分に対応する時間だけ遅延されて上記同期信号を出力するようにしたことを特徴とする同期検出装置。In the synchronous detection device according to claim 1,
Delay means for delaying the input data;
When the synchronization is detected, a synchronization signal generating means for outputting a synchronization signal at an interval corresponding to the data length for which synchronization is detected;
Output control means for outputting data from the delay means in synchronization with the synchronization signal generated by the synchronization signal generation means,
The synchronization signal generation means delays by a time corresponding to the difference between the first data length and the second data length when the coincidence of the synchronization pattern is detected by the second comparison means. And outputting the synchronization signal.
上記第１および第２のデータ長からなるデータブロックのそれぞれに対して格納された、上記第１および第２のデータ長に対応した識別情報と、上記同期検出の結果とを比較するようにしたことを特徴とする同期検出装置。In the synchronous detection device according to claim 1,
The identification information corresponding to the first and second data lengths stored for each of the data blocks having the first and second data lengths is compared with the result of the synchronization detection. A synchronization detection device characterized by the above.
記録媒体から再生された再生データに対して同期パターンの検出を行う同期パターン検出手段と、
上記再生データを所定単位長毎に順に格納すると共に、格納されているデータを上記所定単位長毎に古い順から出力する、第１のデータ長Ｌに対応する長さの第１のメモリ手段と、
上記パターン検出手段の検出結果に基づき、上記第１のメモリ手段に入力されるデータと上記第１のメモリ手段から出力されるデータとが共に上記同期パターンと一致するかどうかを検出する第１の比較手段と、
上記第１のメモリ手段と同時に上記再生データが入力され、上記再生データを上記所定長単位毎に順に格納すると共に、格納されているデータを上記所定単位長毎に古い順から出力する、上記第１のデータ長Ｌより短く、且つ、上記第１のデータ長Ｌと整数倍の関係に無い第２のデータ長Ｋに対応する長さの第２のメモリ手段と、
上記パターン検出手段の検出結果に基づき、上記第２のメモリ手段に入力されるデータと上記第２のメモリ手段から出力されるデータとが共に上記同期パターンと一致するかどうかを検出する第２の比較手段と、
上記第１の比較手段および上記第２の比較手段のうち何れか一方で上記同期パターンの上記一致が検出されたら、同期検出がなされたとし、上記再生データを、上記第１の比較手段および上記第２の比較手段のうち上記同期パターンの上記一致が検出された方に対応するデータ長からなるデータブロック単位で出力する出力手段と
を有することを特徴とする再生装置。In a reproducing apparatus for reproducing data blocks of at least two different data lengths having a synchronization pattern for detecting synchronization recorded on a recording medium,
Synchronization pattern detection means for detecting a synchronization pattern for reproduction data reproduced from a recording medium;
First memory means having a length corresponding to a first data length L, which sequentially stores the reproduction data for each predetermined unit length and outputs the stored data from the oldest order for each predetermined unit length; ,
Based on the detection result of the pattern detection means, a first for detecting whether the data inputted to the first memory means and the data outputted from the first memory means both coincide with the synchronization pattern A comparison means;
The reproduction data is input simultaneously with the first memory means, the reproduction data is sequentially stored for each predetermined length unit, and the stored data is output from the oldest for each predetermined unit length. Second memory means having a length corresponding to a second data length K that is shorter than the data length L of 1 and not in an integer multiple relationship with the first data length L;
Based on the detection result of the pattern detection means, a second for detecting whether the data inputted to the second memory means and the data outputted from the second memory means both coincide with the synchronization pattern A comparison means;
When the coincidence of the synchronization pattern is detected by either one of the first comparison unit and the second comparison unit, it is assumed that synchronization detection has been performed, and the reproduction data is converted into the first comparison unit and the above-described comparison unit. A playback apparatus comprising: output means for outputting in units of data blocks each having a data length corresponding to the one in which the coincidence of the synchronization pattern is detected among the second comparison means.
上記第１のデータ長Ｌと上記第２のデータ長Ｋとは、（Ｌ＞Ｋ）且つ（２Ｋ＞Ｌ）の関係であることを特徴とする再生装置。The playback apparatus according to claim 5, wherein
The reproduction apparatus according to claim 1, wherein the first data length L and the second data length K have a relationship of (L> K) and (2K> L).
上記再生データを遅延させる遅延手段と、
上記同期検出がなされたら、同期が検出されたデータ長に対応した間隔で同期信号を出力する同期信号生成手段と、
上記同期信号生成手段によって生成された上記同期信号に同期させて上記遅延手段からデータを出力する出力制御手段と
をさらに有し、
上記同期信号生成手段は、上記第２の比較手段で上記同期パターンの上記一致が検出された場合には、上記第１のデータ長と上記第２のデータ長との差分に対応する時間だけ遅延されて上記同期信号を出力するようにしたことを特徴とする再生装置。The playback apparatus according to claim 5, wherein
Delay means for delaying the reproduction data;
When the synchronization is detected, a synchronization signal generating means for outputting a synchronization signal at an interval corresponding to the data length for which synchronization is detected;
Output control means for outputting data from the delay means in synchronization with the synchronization signal generated by the synchronization signal generation means,
The synchronization signal generation means delays by a time corresponding to the difference between the first data length and the second data length when the coincidence of the synchronization pattern is detected by the second comparison means. And outputting the synchronizing signal.
上記出力手段から出力される、上記第１および第２のデータ長からなる上記データブロックのそれぞれに対して格納された、上記第１および第２のデータ長に対応した識別情報と、上記同期検出の結果とを比較するようにしたことを特徴とする再生装置。The playback apparatus according to claim 5, wherein
Identification information corresponding to the first and second data lengths stored for each of the data blocks having the first and second data lengths output from the output means, and the synchronization detection A reproduction apparatus characterized in that the result of the comparison is compared.
第１のデータ長Ｌに対応する長さの第１のメモリに対して、入力データを所定単位長毎に順に格納すると共に、該第１のメモリから格納されているデータを上記所定単位長毎に古い順から出力するステップと、
上記第１のデータ長Ｌより短く、且つ、上記第１のデータ長Ｌと整数倍の関係に無い第２のデータ長Ｋに対応する長さの第２のメモリに対して、上記第１のメモリと同時に上記入力データが入力され、上記入力データを上記所定長単位毎に順に格納すると共に、該第２のメモリに格納されているデータを上記所定単位長毎に古い順から出力するステップと、
上記入力データに対して同期パターンの検出を行う同期パターン検出のステップと、
上記パターン検出のステップによる検出結果に基づき、上記第１のメモリに入力されるデータと上記第１のメモリから出力されるデータとが共に上記同期パターンと一致するかどうかを検出する第１の比較のステップと、
上記パターン検出のステップの検出結果に基づき、上記第２のメモリに入力されるデータと上記第２のメモリから出力されるデータとが共に上記同期パターンと一致するかどうかを検出する第２の比較のステップと
を有し、
上記第１の比較のステップおよび上記第２の比較のステップのうち何れか一方で上記同期パターンの上記一致が検出されたら、同期検出がなされたとすることを特徴とする同期検出方法。In a synchronization detection method for detecting synchronization of data blocks of at least two different data lengths having a synchronization pattern for detecting synchronization,
Input data is sequentially stored for each predetermined unit length in a first memory having a length corresponding to the first data length L, and data stored from the first memory is stored for each predetermined unit length. To output from the oldest to
For a second memory having a length shorter than the first data length L and corresponding to a second data length K that is not an integer multiple of the first data length L, the first data length L The step of inputting the input data simultaneously with the memory, sequentially storing the input data for each predetermined length unit, and outputting the data stored in the second memory from the oldest order for each predetermined unit length; ,
A synchronization pattern detection step for detecting a synchronization pattern for the input data;
A first comparison for detecting whether the data input to the first memory and the data output from the first memory both match the synchronization pattern based on the detection result of the pattern detection step. And the steps
A second comparison for detecting whether the data input to the second memory and the data output from the second memory both match the synchronization pattern based on the detection result of the pattern detection step And having steps of
A synchronization detection method, wherein synchronization is detected when the coincidence of the synchronization pattern is detected in any one of the first comparison step and the second comparison step.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31759798A JP3956510B2 (en) | 1998-11-09 | 1998-11-09 | Synchronization detecting device and method, and reproducing device |
| US09/435,967 US6470142B1 (en) | 1998-11-09 | 1999-11-08 | Data recording apparatus, data recording method, data recording and reproducing apparatus, data recording and reproducing method, data reproducing apparatus, data reproducing method, data record medium, digital data reproducing apparatus, digital data reproducing method, synchronization detecting apparatus, and synchronization detecting method |
| DE69938118T DE69938118T2 (en) | 1998-11-09 | 1999-11-08 | Data recording device and method |
| EP99308875A EP1001635B1 (en) | 1998-11-09 | 1999-11-08 | Data recording apparatus and method |
| KR1019990049425A KR100654072B1 (en) | 1998-11-09 | 1999-11-09 | Data recording apparatus, data recording method, data recording and reproducing apparatus, data recording and reproducing method, data reproducing apparatus, data reproducing method, data record medium, digital data reproducing apparatus, digital data reproducing method, synchronization detecting apparatus, and synchronization detecting method |
| CNB991277554A CN1168258C (en) | 1998-11-09 | 1999-11-09 | Data recording, recording and reproducing, reproducing and synchronous detecting device and method, recording medium |
| US10/172,673 US7398007B2 (en) | 1998-11-09 | 2002-06-14 | Data recording and reproducing method and apparatus for adding synchronization data during recording and detecting synchronization data during reproduction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31759798A JP3956510B2 (en) | 1998-11-09 | 1998-11-09 | Synchronization detecting device and method, and reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000152175A JP2000152175A (en) | 2000-05-30 |
| JP3956510B2 true JP3956510B2 (en) | 2007-08-08 |
Family
ID=18090000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31759798A Expired - Fee Related JP3956510B2 (en) | 1998-11-09 | 1998-11-09 | Synchronization detecting device and method, and reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3956510B2 (en) |
-
1998
- 1998-11-09 JP JP31759798A patent/JP3956510B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000152175A (en) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100654072B1 (en) | Data recording apparatus, data recording method, data recording and reproducing apparatus, data recording and reproducing method, data reproducing apparatus, data reproducing method, data record medium, digital data reproducing apparatus, digital data reproducing method, synchronization detecting apparatus, and synchronization detecting method | |
| JP4010066B2 (en) | Image data recording apparatus and recording method, and image data recording / reproducing apparatus and recording / reproducing method | |
| JP3921841B2 (en) | Signal processing apparatus and method, and recording apparatus, reproducing apparatus, and recording / reproducing apparatus | |
| JP4182641B2 (en) | Data processing apparatus and method, and recording apparatus and method | |
| KR100642532B1 (en) | Data processing apparatus and data recording apparatus | |
| JP2000149454A (en) | Signal processor and processing method, recording device reproducing device, recording and reproducing device, and video signal recording and reproducing device | |
| KR100739262B1 (en) | Recording apparatus and method, and reproducing apparatus and method | |
| US6807366B1 (en) | Data recording apparatus, data recording/reproducing apparatus, data recording method, and data recording/reproducing method | |
| KR100719780B1 (en) | Data transmitting apparatus and method thereof, recording apparatus, and recording and reproducing apparatus | |
| JP3956510B2 (en) | Synchronization detecting device and method, and reproducing device | |
| JP4010067B2 (en) | Synchronization detecting device and method, and reproducing device | |
| KR100681992B1 (en) | Recording apparatus and method | |
| JP4099556B2 (en) | Recording apparatus and method, reproducing apparatus and method, and recording / reproducing apparatus and method | |
| JP2000132914A (en) | Data processor and data recorder | |
| JP2000134110A (en) | Data transmitter and transmission method | |
| JP2001169243A (en) | Recorder and recording method, and reproducing device and reproducing method | |
| JP2000312341A (en) | Data transmitter, method therefor, recorder and recording and reproducing device | |
| JP4051782B2 (en) | Data processing apparatus and method, and data reproducing apparatus | |
| JP2000149455A (en) | Data recorder and recording method, data recording and reproducing device and recording and reproducing method, and data recording medium | |
| JP3978903B2 (en) | Data recording apparatus, data recording method, data processing apparatus, and data processing method | |
| JP2000152177A (en) | Data processor and its method, and data reproducing device | |
| JP2000293435A (en) | Device and method for reproducing data | |
| JP2000123485A (en) | Recording device and method | |
| JP2000195171A (en) | Signal processing device and method, and reproducing device | |
| JP2000156052A (en) | Recording device and method, reproducing device and method, recording/reproducing device and video signal recording/reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |